CN104240881B - 阵列型片式电阻器及其制造方法 - Google Patents
阵列型片式电阻器及其制造方法 Download PDFInfo
- Publication number
- CN104240881B CN104240881B CN201310415369.4A CN201310415369A CN104240881B CN 104240881 B CN104240881 B CN 104240881B CN 201310415369 A CN201310415369 A CN 201310415369A CN 104240881 B CN104240881 B CN 104240881B
- Authority
- CN
- China
- Prior art keywords
- electrode
- resistor
- array type
- lateral electrode
- type chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/01—Mounting; Supporting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
Abstract
提供了一种阵列型片式电阻器,包括:片式本体;四对下电极,被布置在所述片式本体的下表面的两侧,并且形成该四对下电极以延伸至所述片式本体的边缘;侧电极,形成该侧电极以使所述下电极被延伸至所述片式本体的侧面;以及电阻器,被插在所述片式本体的下表面的下电极之间并通过接触部分电连接至所述下电极,其中在所述侧电极的宽度被定义为d1、邻近侧电极之间的距离被定义为d2及所述侧电极的高度被定义为h时,在d1/d2为0.5至1.5的情况下,h的值为4300/d1μm或更大以及为0.24d2+87.26μm或更小。
Description
相关申请的交叉引用
本申请要求于2013年6月5日向韩国知识产权局提交的韩国专利申请No.10-2013-0064483的优先权,该申请的公开通过引用的方式结合于此。
技术领域
本发明涉及阵列型片式电阻器(array type chip resistor)及其制造方法,并且更具体地,涉及一种能够确保粘结强度并具有改进的可靠性的阵列型片式电阻器及其制造方法。
背景技术
阵列型片式电阻器适用于实现精密电阻器并因而在诸如便携式摄像机、数码相机和机动车辆之类的各种电子设备中使用的需求已经在扩大。
通常,具有阵列型片式电阻器形式的存储模块电阻器(memory module resistor)被安装在模块基板(module substrate)的外部连接端子附近。
阵列型片式电阻器用于调整电流并降低整个电路中的电压。
一般的片式电阻器具有以下结构。就片式电阻器而言,电阻器通过诸如镍铬合金(NiCr)之类的材料的溅射、沉积等而被形成在绝缘基板上,并且可以提供连接至该电阻器并形成在绝缘基板的两侧上的侧电极。此外,由诸如玻璃或树脂聚合物之类的材料形成以保护电阻器的保护层被形成在该电阻器上。
在半导体存储模块的模块基板上安装阵列型片式电阻器的方法包括安装阵列型片式电阻器以允许具有电阻器本体的表面面朝上的方法以及安装阵列型片式电阻器以允许具有电阻器本体的表面面朝下的方法。
在阵列型片式电阻器被安装以允许电阻器本体面朝上的情况下,电阻器部分被暴露出来,以使电阻器部分或电极部分会在组装过程期间或用户处理期间极易遭受物理损坏。因此,电极可能会被剥去或者电阻器可能会被折断,从而会产生电气开路缺陷。
因此,为了解决以上描述的问题,可以使用通过允许具有电阻器本体的表面面朝下来安装镀覆层(plating layer)的方法。
特别地,在安装配置为具有电阻器本体的表面面朝下的阵列型片式电阻器被安装在基板上的情况下,镀覆层被形成在侧电极的表面上以便被电连接至阵列型片式电阻器,并且该阵列型片式电阻器可以被粘结到基板上。
根据相关技术,侧电极被形成以从阵列型片式电阻器的下表面上的电阻器本体开始以的形式在长度方向上在阵列型片式电阻器的两端处延伸至该阵列型片式电阻器的部分侧表面和上表面上,并且以被电连接至电阻器。
因此,在在组装过程期间或在由用户处理期间物理碰撞或损坏被施加至阵列型片式电阻器的情况下,布置在阵列型片式电阻器上的电极与邻近电极接触,从而电气短路可能被产生或者阵列型片式电阻器可能与基板分离。
特别地,为了将阵列型片式电阻器安装在基板上,镀覆层被形成在侧电极的上部上,其中镀覆层相对软,从而在将来自外界的冲击施加于其上时有可能接触邻近电极。
因此,为了解决阵列型片式电阻器与基板分离的问题,已经要求能够确保粘结强度和解决由于邻近电极之间的接触而产生的短路问题的方案。
以下相关技术文献涉及阵列型片式电阻器。但是,以上提到的专利文献并未公开邻近侧电极之间的间隔与其高度之间的关系。
[相关技术文献]
韩国专利公开出版No.2011-0025452
发明内容
本发明的目的是提供一种能够确保粘结强度和防止在邻近侧电极之间可能产生的短路的阵列型片式电阻器及其制造方法。
根据本发明的一个方面,提供了一种阵列型片式电阻器,包括:片式本体;四对下电极,被布置在所述片式本体的下表面的两侧上并且被形成以延伸至所述片式本体的边缘;侧电极,被形成以使所述下电极被延伸至所述片式本体的侧面;以及电阻器,被插在所述片式本体的下表面上的下电极之间并通过接触部分电连接至所述下电极,其中在所述侧电极的宽度被定义为d1、邻近侧电极之间的距离被定义为d2及所述侧电极的高度被定义为h时,在d1/d2为0.5至1.5的情况下,h的值为4300/d1μm或更大以及为0.24d2+87.26μm或更小。
所述片式本体可以具有1400μm的长度。
所述侧电极可以具有140至233μm的宽度d1。
邻近侧电极之间的距离d2可以为200至400μm。
所述接触部分可以具有在所述下电极之下形成的所述电阻器。
所述接触部分可以具有在所述电阻器之下形成的所述下电极。
所述阵列型片式电阻器还可以包括:保护层,用于覆盖所述电阻器并具有同时覆盖所述下电极的一部分的两侧;调整电极(leveling electrode),与暴露在所述保护层的外侧的下电极接触;镀覆层,形成在所述调整电极上;以及绝缘层,用于覆盖位于该绝缘层底侧上的所述保护层。
布置在所述片式本体的端部的侧电极的宽度和布置在所述四对侧电极的中间部分的侧电极的宽度可以是彼此不同的。
根据本发明的一个方面,提供了一种阵列型片式电阻器,包括:片式本体;两对下电极,被布置在所述片式本体的下表面的两侧上,并且被形成以延伸至所述片式本体的边缘;侧电极,被形成以使所述下电极被延伸至所述片式本体的侧面;以及电阻器,被插在所述片式本体的下表面上的下电极之间并通过接触部分电连接至所述下电极,其中在所述侧电极的宽度被定义为d1、邻近侧电极之间的距离被定义为d2及所述侧电极的高度被定义为h时,在d1/d2为0.5至1.5的情况下,h的值为7000/d1μm或更大以及为0.15d2+105μm或更小。
所述片式本体可以具有800μm的长度。
所述侧电极可以具有200至300μm的宽度d1。
邻近侧电极之间的距离d2可以为200至400μm。
所述接触部分可以具有在所述下电极之下形成的所述电阻器。
所述接触部分可以具有在所述电阻器之下形成的所述下电极。
所述阵列型片式电阻器还可以包括:保护层,用于覆盖所述电阻器并具有同时覆盖所述下电极的一部分的两侧;调整电极,与暴露在所述保护层的外侧的下电极接触;镀覆层,形成在所述调整电极上;以及绝缘层,用于覆盖位于该绝缘层的底侧上的所述保护层。
根据本发明的一个方面,提供了一种制造阵列型片式电阻器的方法,该方法包括:准备基板;在所述基板的下表面上印刷下电极和电阻器;以预定的高度刻蚀所述基板的上表面以形成包括两对或四对下电极的形状;在所刻蚀的基板的上表面上形成上掩膜层;通过根据刻蚀形成的形状划分其上形成有上掩膜层的所述基板来准备片式本体;堆叠所述片式本体;以及在所堆叠的片式本体的两侧上形成自所述下电极开始延伸的侧电极。
所述形成所述侧电极可以包括:在邻近侧电极之间形成侧掩膜层;以及在其上形成有上掩膜层的所堆叠的片式本体的侧面处形成侧电极。
该方法还可以包括移除所述上掩膜层和所述侧掩膜层。
在以预定高度刻蚀所述基板的上表面以具有包括四对下电极的形状的情况下,在所述侧电极的宽度被定义为d1、邻近侧电极之间的距离被定义为d2、所述侧电极的高度被定义为h及所述基板的厚度被定义为t时,所述基板的刻蚀高度可以为t-(0.24d2+87.26)μm或更大以及可以为t-(4300/d1)μm或更小。
在以预定高度刻蚀所述基板的上表面以具有包括两对下电极的形状的情况下,在所述侧电极的宽度被定义为d1、邻近侧电极之间的距离被定义为d2、所述侧电极的高度被定义为h及所述基板的厚度被定义为t时,所述基板的刻蚀高度可以为t-(0.15d2+105)μm或更大以及可以为t-(7000/d1)μm或更小。
附图说明
本发明的以上和其他的方面、特征和其他优势将从结合附图的以下具体描述中被更加清楚的理解,其中:
图1是根据本发明实施方式的阵列型片式电阻器的示意性透视图;
图2是沿着图1的阵列型片式电阻器的线A-A’的示意性剖视图;
图3A和3B是图2的C部分的放大示图;
图4是图1的阵列型片式电阻器在长度方向l上的示意性侧视图;
图5是根据本发明另一实施方式的阵列型片式电阻器的示意性透视图;
图6是沿着图5的阵列型片式电阻器的线B-B’的示意性剖视图;
图7是图5的阵列型片式电阻器在长度方向l上的示意性侧视图;以及
图8是根据本发明实施方式的用于制造阵列型片式电阻器的方法的示意性流程图。
具体实施方式
在下文中,本发明的实施方式将参照附图进行具体描述。但是,本发明可以以多种不同的形式体现,并不应被限制于于此所述的实施方式。相反地,这些实施方式被提供以使该公开是彻底的和完整的,并且将向本领域技术人员充分传达本发明的范围。在附图中,为了清楚,元件的形状和尺寸可能被放大,并且相同的参考标号将在整个附图中被用于指定相同或类似的元件。
图1是根据本发明实施方式的阵列型片式电阻器的示意性透视图,以及图2是沿着图1的阵列型片式电阻器的线A-A’的示意性剖视图。
根据该本发明实施方式的阵列型片式电阻器将参照图1和2进行描述。
根据该本发明实施方式的阵列型片式电阻器100可以包括:片式本体110;四对下电极130,被布置在片式本体110的下表面的两侧上并被形成以延伸至片式本体110的边缘;侧电极140,其通过允许下电极130延伸至片式本体的侧面而被形成;以及电阻器120,其插在片式本体的下表面上的下电极130之间并通过接触部分C电连接至下电极130。
如图所示,根据本发明实施方式的片式本体110可以被配置成具有薄板形状(该薄板形状具有矩形平行六面体形状),并且可以由铝质材料形成(该铝制材料的表面被阳极氧化以能够绝缘)。
此外,由于片式本体110由具有良好热传导性的材料形成,所以片式本体110充当在执行片式本体110的表面安装时辐射由电阻器120产生的热的热扩散通道。
片式本体110可以具有矩形的平行六面体形状,但并不限于此。
片式本体110可以具有1400μm的长度l。
片式本体110可以具有180μm的厚度t。
片式本体110的下表面被提供有多个下电极130,这些下电极130以预定间隔被布置在下表面的两端上。
主要以氧化钌(RuO)作为其主要成分的电阻器120被印刷在片式本体110的中间部分处,并位于下电极130的内部。
在这种情况下,电阻器120和被布置在电阻器120外侧处的多个下电极130通过接触部分C相互电连接。
在电阻器120被印刷在形成于片式本体110的下表面的两侧上的下电极130的内部时,该电阻器可以被印刷以覆盖下电极130的一部分,以稳定地且电气地连接电阻器120和下电极130。
此外,在将阵列型片式电阻器100安装在印刷电路板(PCB)上时,下电极130面向形成在PCB上的焊盘,以通过焊料S进行电气粘结。
同时,用于保护电阻器120免受外部冲击的保护层160可以覆盖被印刷以在下电极130之间具有预定厚度的电阻器120。
在这种情况下,保护层160可以由二氧化硅(SiO2)或玻璃形成,并可以通过保护层的形式形成在电阻器120上。
出于保护电阻器120的目的,保护层160形成在电阻器120的整个暴露表面上,但是为了完全密封电阻器120,下电极130的被提供在电阻器120的外侧的内部部分也可以同时被覆盖。
其上形成有保护层160的电阻器120(其通过在表面安装时中断流过阵列型片式电阻器100的电流来实现阻性特征)需要实现适当的电容值,并且可以通过执行激光修整过程来具有适当电容的电阻值以在形成保护层160之后能够实现适当的电容值。
也就是,在阵列型片式电阻器100中可以实现的电阻值为100Ω时,因为在印刷电阻器120时形成具有精确的100Ω的电阻器120是困难的,所以电阻器120被形成以实现大约80至90Ω的电阻值,并且具有刻蚀形状的凹槽部分通过使用激光修整电阻器120来形成,以使电阻值被增加以及100Ω的设计值能够被实现。
在这种情况下,保护层160被形成在电阻器120上并之后执行电阻器120的修整的原因是在激光修整过程时由保护层160防止电阻器120的破裂。
在形成覆盖电阻器120的保护层160之后,电接触下电极130的调整电极170被提供。
调整电极170可以形成在下电极130上及形成在覆盖下电极130的一部分的保护层160的边缘,并通过扩展下电极130的减小的有效区域来实现稳定的电极接触。
此外,调整电极170形成在下电极130上以为了具有预定的高度,以及形成除了下电极130以外的调整电极170的原因是增加超过除印刷在片式本体110的下表面上的电阻器120和保护层160之外的(以下描述的)绝缘层的高度的最终电极的高度。
也就是,调整电极170将该调整电极170的高度和与形成在片式本体110的下表面的中间部分的电阻器120和保护层160的高度近似相同的高度相匹配,并在形成电阻器120和保护层160时与下电极130的减少的有效区域进行接触以扩展电极的面积,以便容易地确保电极的稳定性并之后容易地形成镀覆层。
同时,镀覆层180形成在调整电极170上,以用于形成最终的外部电极。
镀覆层180可以通过连续地执行镍(Ni)镀覆和锡(Sn)镀覆而被形成,并且镀覆层180可以通过电镀或无电镀而被形成。
在这种情况下,镍镀覆层为在焊接时用于保护调整电极170的镀覆层,以及锡镀覆层被形成以用于在焊接时容易焊接。
此外,根据本发明实施方式的阵列型片式电阻器100还可以包括在使用镀覆层180形成外部电极时覆盖整个保护层160的绝缘层190。绝缘层190可以由玻璃或类似于保护层160的聚合物材料形成,并最终用于保护电阻器120。
此外,绝缘层190完全阻止电阻器120暴露在外部以保护电阻器120免受外部冲击,并覆盖保护层160的整个表面和部分调整电极170(调整电极170为附加电极),以使在形成镀覆层180以用于形成外部电极时,可以防止镀液渗透到电阻器120中。
在这种情况下,形成在绝缘层190的两侧部分的镀覆层180可以被形成以具有大于绝缘层190的中间部分的高度的高度。
根据本发明的实施方式,将绝缘层190的两侧部分的镀覆层180的高度形成为相对高的原因是为了在将阵列型片式电阻器100安装在主基板(PCB)上时能够实现稳定安装并且更具体地为了防止产生翘曲(Tombstone)缺陷,其中翘曲缺陷指示出在所形成的绝缘层190的凸中间部分高于镀覆层180的情况下,PCB上的阵列型片式电阻器100在焊接阵列型片式电阻器100时由于中间的凸部分而被安装成向着一侧倾斜。
图3A和3B是图2的C部分的放大示图。参照图3A,在接触部分C中,电阻器120可以在下电极130下面形成。
在下电极130被形成为如图3A所示的情况下,电阻器120的电阻通过在印刷下电极130之后形成电阻器120而被容易地形成以接近设计值。
此外,参照图3B,在接触部分C中,下电极130可以在电阻器120下面形成。
在下电极130被形成为如图3B所示的情况下,电阻器120和下电极130之间的电连接可以通过在印刷电阻器120之后形成下电极130而容易地执行。
图4是图1的阵列型片式电阻器在长度方向l的示意性侧视图。
在侧电极140的宽度被定义为d1以及彼此邻近的侧电极140之间的距离被定义为d2时,侧电极140的高度可以被定义为h。
在这种情况下,侧电极140的基于侧电极140的宽度d1和彼此邻近的侧电极140之间的距离d2的高度的关系将在以下表1中进行描述。
[表1]
在测试由外界强制冲击导致的短路时,短路测试和由电极之间的焊料导致的短路测试在产生短路的情况下被指示为X,以及在未产生短路的情况下被指示为O。
在800gf或1500gf的力被施加至附着至PCB的阵列型片式电阻器100时,粘结强度在10个样本中的至少一个样本被分离的情况下被指示为X,以及在没有样本被分离的情况下被指示为O。
参照表1,可以理解的是在侧电极140的高度变高时,在800gf和1500gf的力被施加的情况下粘结强度增加。
特别地,在一个侧电极140具有4300μm2或更大的面积时,即使施加1500gf的力,附着至PCB的阵列型片式电阻器100被分离的情况也不会产生。
因此,为了确保能够防止阵列型片式电阻器100被分离的现象的粘结强度,在外部冲击被施加至阵列型片式电阻器100时或在用户处理期间,在d1/d2为0.5至1.5时,侧电极140的高度需要为4300/d1μm或更大。
也就是,在侧电极140的高度为4300/d1μm或更小的情况下,在冲击被施加至阵列型片式电阻器100时或在具有附着于其上的阵列型片式电阻器100的基板的调整期间阵列型片式电阻器100被触摸时,阵列型片式电阻器100可以被分离,这使得缺陷可能产生。
参照表1,在焊料短路或短路测试的情况下,应当理解的是在侧电极140之间的距离d2增加时,产生短路的可能性被降低。
为了防止出现电阻器120因受到冲击而损坏的现象,电阻器120可以形成在片式本体110的下表面上。
根据相关技术,侧电极140被扩展以达到上表面或被形成至片式本体110侧面的最顶端部分。
在电阻器120被形成于其下表面上的阵列型片式电阻器100被安装在PCB上的情况下,冲击被施加至上部的可能性非常高。因此,存在着形成于上部的电极被向外推以从而产生短路或者形成在上角中的电极被推出以从而产生短路的许多情况。
特别地,为了将阵列型片式电阻器100安装在PCB上,在侧电极中使用焊料,其中因焊料对上角或下角的冲击而产生短路的可能性非常高。
为了防止这种情况,侧电极140的高度h需要依赖于彼此邻近的侧电极140之间的距离d2而变化。
也就是,当彼此邻近的侧电极140之间的距离d2增加时,侧电极140的高度h需要相对短,以及在彼此邻近的侧电极140之间的距离d2减小时,侧电极140的高度可能变得相对长。
参照表1,在d1/d2为0.5至1.5时,在侧电极140的高度h为0.24d2+87.26μm或更少的情况下,因焊料短路和在短路测试中的短路所造成的缺陷还未产生。
也就是,在侧电极140的高度h超过0.24d2+87.26μm的情况下,侧电极140的高度h与彼此邻近的侧电极140之间的距离d2相比非常高,这使得即使在仅有小的冲击作用于阵列型片式电阻器100的情况下,侧电极140或焊料S的上部被推出以产生短路,从而降低可靠性。
因此,为了在防止由侧电极或焊料造成的短路的同时通过确保粘结强度来防止由于外部冲击而使得阵列型片式电阻器100被分离,在d1/d2为0.5至1.5的情况下,h的值可以为4300/d1μm或更大并可以为0.24d2+87.26μm或更小。
通过检测1000个阵列型片式电阻器100,可以测量出是否产生了镀覆缺陷。
在侧电极的高度相对低的情况下,镀覆不可能被恰当地形成,这使得镀覆缺陷可能会被产生。
在根据本发明另一实施方式的、h的值为4300/d1μm或更大的阵列型片式电阻器100中,在1000个阵列型片式电阻器100中,不存在其中产生镀覆缺陷的片式电阻器。
在h的值小于4300/d1μm的阵列型片式电阻器100的情况下,应当理解的是,随着侧电极140高度的减少,在其中产生镀覆缺陷的阵列型片式电阻器100越来越多。
通过分别以125℃和-45℃加热和冷却阵列型片式电阻器10015分钟并执行在最高温度和最低温度维持3分钟的循环1000次,电极强度在10个阵列型片式电阻器100中的一者或多者中产生缺陷的情况下被指示为X,在没有缺陷的情况下被指示为O。
对于焊接之后电极的破裂而言,阵列型片式电阻器100分别在125℃和-45℃下被加热和冷却15分钟,以及对于10个阵列型片式电阻器100,在最高温度和最低温度下维持3分钟的循环被执行1000次。
在焊接之后电极破裂的情况下,在侧电极140相对窄和长时,从片式本体110的破裂由于来自上部的焊料S应力而被产生。
因此,对于侧电极140的宽度d1来说,在侧电极140的高度h相对高时,电极破裂可能在焊接之后产生。
特别地,在h为170μm或更小的情况下,在针对10个阵列型片式电阻器100执行电极破裂测试时电极破裂没有产生。
但是,在h超过170μm的情况下,在10个阵列型片式电阻器100中的一个或多个阵列型片式电阻器100中会产生电极破裂。
d1和d2的值可以通过d1/d2的比值来确定,因为根据本发明实施方式的片式本体110的长度l为1400μm。
特别地,侧电极的宽度d1可以为140至233μm,以及邻近侧电极之间的距离d2可以为200至400μm。
图5是根据本发明另一实施方式的阵列型片式电阻器200的示意性透视图,以及图6是沿着图5的阵列型片式电阻器200的线B-B’的示意性剖视图。
根据本发明另一实施方式的阵列型片式电阻器200将参照图5和图6进行描述。
关于图5和图6,根据本发明另一实施方式的阵列型片式电阻器200可以包括:片式本体210;两对下电极230,其被布置在片式本体210的下表面的两侧上并被形成以使布置在片式本体的两侧上的电极延伸至片式本体210的边缘;侧电极240,其通过允许下电极130延伸至片式本体210的侧面而被形成;以及电阻器220,其插在片式本体210的下表面上的下电极230之间并通过接触部分C电连接至下电极230。
如图所示,根据本发明实施方式的片式本体210可以被配置成具有薄板形状(该薄板形状具有矩形平行六面体形状),并且可以由铝质材料形成(该铝制材料的表面被阳极氧化以能够绝缘)。
此外,由于片式本体210由具有良好热传导性的材料形成,所以片式本体210充当在执行片式本体210的表面安装时辐射由电阻器220产生的热的热扩散通道。
片式本体210可以具有800μm的长度l。
片式本体210可以具有180μm的厚度t。
片式本体210的下表面被提供有多个下电极230,这些下电极230以预定间隔被布置在下表面的两端上。
主要以氧化钌(RuO)作为其主要成分的电阻器220被印刷在片式本体210的中间部分处,并位于下电极230的内部。
在这种情况下,电阻器220和布置在电阻器220外侧处的多个下电极230通过接触部分C相互电连接。
在电阻器220被印刷在形成于片式本体210的下表面的两侧上的下电极230的内部时,该电阻器可以被印刷以覆盖下电极230的一部分,以稳定地且电气地连接在电阻器220和下电极230之间。
此外,在将阵列型片式电阻器200安装在印刷电路板(PCB)上时,下电极230面向形成在PCB上的焊盘,以通过焊料S进行电气粘结。
同时,用于保护电阻器220免受外部冲击的保护层260可以覆盖被印刷以在下电极230之间具有预定厚度的电阻器220。
在这种情况下,保护层260可以由二氧化硅(SiO2)或玻璃材料形成,并可以通过保护层的形式形成在电阻器220上。
出于保护电阻器220的目的,保护层260形成在电阻器220的整个暴露表面上,但是为了完全密封电阻器220,下电极230的被提供在电阻器220的外侧的内部部分也可以同时被覆盖。
其上形成有保护层260的电阻器220(其通过在表面安装时中断流过阵列型片式电阻器200的电流来实现阻性特征)需要实现适当的电容值,并且可以通过执行激光修整过程来具有适当电容的电阻值以在形成保护层260之后能够实现适当的电容值。
也就是,在阵列型片式电阻器200中可以实现的电阻值为100Ω时,因为在印刷电阻器220时形成具有精确的100Ω的电阻器220是困难的,所以电阻器220被形成以实现大约80至90Ω的电阻值,并且具有刻蚀形状的凹槽部分通过使用激光修整电阻器220来形成,以使电阻值被增加以及100Ω的设计值能够被实现。
在这种情况下,保护层260被形成在电阻器220上并之后执行电阻器220的修整的原因是在激光修整过程时由保护层260防止电阻器220的破裂。
在形成覆盖电阻器220的保护层260之后,电接触下电极230的调整电极270被提供。
调整电极270可以形成在下电极230上及形成在覆盖下电极230的一部分的保护层260的边缘,并通过扩展下电极230的减小的有效区域来实现稳定的电极接触。
此外,调整电极270形成在下电极230上以为了具有预定的高度,以及形成除了下电极230以外的调整电极270的原因是增加超过除印刷在片式本体110的下表面上的电阻器220和保护层260之外的(以下描述的)绝缘层的高度的最终电极的高度。
也就是,调整电极270的高度应当与形成在片式本体210的下表面的中间部分上的电阻器220和保护层260的高度近似相同,并在形成电阻器220和保护层260时调整电极270与下电极230的减少的有效区域接触以从而扩展电极的面积,以便容易地确保电极的稳定性并之后容易地形成镀覆层。
同时,镀覆层280形成在调整电极270上,以用于形成最终的外部电极。
镀覆层280可以通过连续地执行镍(Ni)镀覆和锡(Sn)镀覆而被形成,并且镀覆层280可以通过电镀或无电镀而被形成。
在这种情况下,镍镀覆层为在焊接时用于保护调整电极270的镀覆层,以及锡镀覆层被形成以用于在焊接时容易焊接。
此外,根据本发明实施方式的阵列型片式电阻器200还可以包括在使用镀覆层280形成外部电极时覆盖整个保护层260的绝缘层290。绝缘层290可以由玻璃或类似于保护层260的聚合物材料形成,并最终用于保护电阻器220。
此外,绝缘层290完全阻止电阻器220暴露在外部以保护电阻器220免受外部冲击,并覆盖保护层260的整个表面和部分调整电极270(调整电极270为附加电极),以使在形成镀覆层280以用于形成外部电极时,可以防止镀液渗透到电阻器220中。
在这种情况下,形成在绝缘层290的两侧部分的镀覆层280可以被形成以具有大于绝缘层290的中间部分的高度的高度。
根据本发明的实施方式,将绝缘层290的两侧部分的镀覆层280的高度形成为相对高的原因是为了在将阵列型片式电阻器200安装在主基板(PCB)上时能够实现稳定安装并且更具体地为了防止产生翘曲(Tombstone)缺陷,其中翘曲缺陷指示出在所形成的绝缘层290的凸中间部分高于镀覆层280的情况下,PCB上的阵列型片式电阻器200在焊接阵列型片式电阻器200时由中间的凸部分而被安装成向着一侧倾斜。
图7是图5的阵列型片式电阻器在长度方向l的示意性侧视图。
在侧电极240的宽度被定义为d1以及彼此邻近的侧电极240之间的距离被定义为d2时,侧电极240的高度可以被定义为h。
在这种情况下,侧电极140的基于侧电极240的宽度d1和彼此邻近的侧电极240之间的距离d2的高度的关系将在以下表2中进行描述。
[表2]
在测试由外界强制冲击导致的短路时,短路测试和由电极之间的焊料导致的短路测试在产生短路的情况下被指示为X,以及在未产生短路的情况下被指示为O。
在800gf的力被施加至附着至PCB的阵列型片式电阻器200时,粘结强度在10个样本中的至少一个样本被分离的情况下被指示为X,以及在没有样本被分离的情况下被指示为O。
参照表2,可以理解的是在侧电极240的高度h增加时,在800gf的力被施加的情况下粘结强度增加。
特别地,在一个侧电极240具有7000μm2或更大的面积时,即使施加800gf的力,附着至PCB的阵列型片式电阻器200被分离的情况也不会产生。
因此,为了确保能够防止阵列型片式电阻器200被分离的现象的粘结强度,在外部冲击被施加至阵列型片式电阻器200的情况下或在用户处理期间,在d1/d2为0.5至1.5时,侧电极240的高度需要为7000/d1μm或更大。
也就是,在侧电极240的高度为7000/d1μm或更小的情况下,在冲击被施加至阵列型片式电阻器200或在具有附着于其上的阵列型片式电阻器200的基板的调整期间阵列型片式电阻器200被触摸时,阵列型片式电阻器200可以被分离,这使得缺陷可能产生。
参照表2,在焊料短路或短路测试的情况下,应当理解的是在侧电极240之间的距离d2增加时,产生短路的可能性被降低。
为了防止出现电阻器220因受到冲击而损坏的现象,电阻器220可以形成在片式本体210的下表面上。
根据相关技术,侧电极240被扩展以达到上表面或被形成至片式本体210侧面的最顶端部分。
在电阻器220被形成于其下表面上的阵列型片式电阻器200被安装在PCB上的情况下,冲击被施加至上部的可能性非常高。因此,存在着形成于上部的电极被向外推以从而产生短路或者形成在上角中的电极被推出以从而产生短路的许多情况。
特别地,为了将阵列型片式电阻器200安装在PCB上,在侧电极中使用焊料,其中因焊料在上角或下角处的冲击而产生短路的可能性非常高。
为了防止这种情况,侧电极240的高度h需要依赖于彼此邻近的侧电极240之间的距离d2而变化。
也就是,当彼此邻近的侧电极240之间的距离d2增加时,侧电极240的高度h需要是短的,以及在彼此邻近的侧电极240之间的距离d2减小时,侧电极240的高度h可能变长。
参照表2,在d1/d2为0.5至1.5时,在侧电极240的高度h为0.15d2+105μm或更少的情况下,因焊料短路和在短路测试中的短路所造成的缺陷还未产生。
也就是,在侧电极240的高度h超过0.15d2+105μm的情况下,侧电极240的高度h与彼此邻近的侧电极240之间的距离d2相比非常高,这使得即使在仅有小的冲击作用于阵列型片式电阻器200的情况下,侧电极240或焊料S的上部被推出以产生短路,从而降低可靠性。
因此,为了在防止由侧电极或焊料造成的短路的同时通过确保粘结强度来防止由于外部冲击而使得阵列型片式电阻器200被分离,在d1/d2为0.5至1.5的情况下,h的值可以为7000/d1μm或更大并可以为0.15d2+105μm或更小。
通过检测1000个阵列型片式电阻器200,可以测量出是否产生了镀覆缺陷。
在侧电极的高度相对低的情况下,镀覆不可能被恰当地形成,这使得镀覆缺陷可能会被产生。
在根据本发明另一实施方式的、h的值为7000/d1μm或更大的阵列型片式电阻器200中,在1000个阵列型片式电阻器200中,不存在其中产生镀覆缺陷的片式电阻器。
在h的值小于7000/d1μm的阵列型片式电阻器200的情况下,应当理解的是,随着侧电极240高度h的减少,在其中产生镀覆缺陷的阵列型片式电阻器200越来越多。
通过分别以125℃和-45℃加热和冷却阵列型片式电阻器20015分钟并执行在最高温度和最低温度维持3分钟的循环1000次,电极强度在10个阵列型片式电阻器200中的一者或多者中产生缺陷的情况下被指示为X,在没有缺陷的情况下被指示为O。
对于焊接之后电极的破裂,阵列型片式电阻器200分别在125℃和-45℃下被加热和冷却15分钟,以及对于10个阵列型片式电阻器200,在最高温度和最低温度下维持3分钟的循环被执行1000次。
在焊接之后电极破裂的情况下,在侧电极240相对窄和长时,从片式本体210的破裂由于来自上部的焊料S的应力而被产生。
因此,对于侧电极240的宽度d1来说,在侧电极240的高度h相对高时,电极破裂可能在焊接之后产生。
特别地,在h为170μm或更小的情况下,在针对10个阵列型片式电阻器200执行电极破裂测试时电极破裂没有产生。
但是,在h超过170μm的情况下,在10个阵列型片式电阻器200中的一个或多个阵列型片式电阻器200中会产生电极破裂。
d1和d2的值可以通过d1/d2的比值来确定,因为根据本发明实施方式的片式本体210的长度l为800μm。
特别地,侧电极的宽度d1可以为200至300μm,以及邻近侧电极之间的距离d2可以为200至400μm。
图8是根据本发明实施方式的用于制造阵列型片式电阻器100和200的方法的示意性流程图。
参照图8,根据本发明实施方式的制造阵列型片式电阻器的方法可以包括:S110、准备基板;S120、将下电极和电阻器印刷在基板的下表面上;S130、将基板的上表面以预定高度进行刻蚀以具有包括两对或四对下电极的形状;S140、在所刻蚀的基板的上表面上形成上掩膜层;S150、通过根据所刻蚀的形状划分其上形成有掩膜层的基板来准备片式本体;S160、将片式本体进行堆叠;以及S170、在所堆叠的片式本体的两侧上形成自下电极开始延伸的侧电极。
上掩膜层可以通过选择能够容易地执行附着和清洗的化学掩膜材料或物理掩膜材料来形成。
上掩膜层可以由从用于掩膜的光硬化剂或膏(paste)构成的组中选择的至少一者来形成,但不限于此。
用于掩膜的膏可以包括乙基纤维素和添加物(玻璃熔块、陶瓷粉)。
特别地,在将膏用于掩膜的情况下,用于掩膜的膏可以用水(H2O)、NaOH、C2H5OH等清洗,以使其容易被移除。
至于用于掩膜的膏,该膏可以容易地在喷涂、印刷或旋涂方案中被施加,但不限于此。
用于掩膜的膏可以在不需要形成侧电极140的部分处以适当的方法和条件形成侧掩膜层。
用于形成侧电极的方法将具体地被描述。侧电极可以通过刻蚀基板的上表面(步骤S130)和形成上掩膜层(步骤S140)来具有适合的高度。
也就是,在步骤S130中刻蚀基板的上表面时的刻蚀深度为通过从片式本体的厚度t减去待形成的侧电极的高度h所得到的值,以刻蚀基板。
接下来,在在步骤S140中在基板的上部的整个表面或所刻蚀的部分上形成上掩膜层之后,在步骤S150和S160中通过划分基板来准备片式本体并且堆叠片式本体。
在这种情况下,查看所堆叠的片式本体的剖面,可以理解的是,上掩膜层被形成在片式本体的上表面和所刻蚀的部分上或者仅被形成在所刻蚀的部分上,因为上掩膜层是在基板被刻蚀之后形成的,其中基板被刻蚀的值为从片式本体的厚度t中减去待形成的侧电极的高度h所得到的值。
因此,在在步骤S170中执行在所堆叠的片式本体的侧面处形成侧电极的情况下,因为侧电极因在所刻蚀的部分处形成的上掩膜层而没有被形成在所刻蚀的部分处,所以具有所需高度的侧电极可以被容易地形成。
为了确保所完成的阵列型片式电阻器的粘结强度以从而防止阵列型片式电阻器由于外界冲击而被分离以及防止由侧电极或焊料引起的短路,侧电极的高度可以被如下形成。
首先,在以预定高度刻蚀基板的上表面以具有四对下电极的情况下,在侧电极的宽度被定义为d1、邻近侧电极之间的距离被定义为d2、侧电极的高度被定义为h以及基板的厚度被定义为t时,基板的刻蚀高度可以为t-(0.24d2+87.26)μm或更大并且可以为t-(4300/d1)μm或更小。
其次,在以预定高度刻蚀基板的上表面以具有两对下电极的情况下,在侧电极的宽度被定义为d1、邻近侧电极之间的距离被定义为d2、侧电极的高度被定义为h以及基板的厚度被定义为t时,基板的刻蚀高度可以为t-(0.15d2+105)μm或更大并且可以为t-(7000/d1)μm或更小。
根据本发明的实施方式,步骤S170中侧电极的形成可以被执行以包括:在邻近侧电极之间形成侧掩膜层;以及在其上形成有掩膜层的所堆叠片式本体的侧面处形成侧电极。
侧掩膜层可以通过选择能够被容易地附着和清洗的化学掩膜材料或物理掩膜材料来形成。
侧掩膜层可以由从用于掩膜的光硬化剂或膏构成的组中选择的至少一者来形成,但不限于此。
用于掩膜的膏可以包括乙基纤维素和添加物(玻璃粉(glass fritz)、陶瓷粉)。
特别地,在使用用于掩膜的膏的情况下,用于掩膜的膏可以用水(H2O)、NaOH、C2H5OH等容易地清洗,以使其容易被移除。
至于用于掩膜的膏,该膏可以容易地在喷涂、印刷或旋涂方案中被施加,但不限于此。
用于掩膜的膏可以在不需要形成侧电极140的部分处以适当的方法和条件形成侧掩膜层。
此外,在使用光硬化剂的情况下,根据光硬化剂是正光硬化剂还是负光硬化剂,侧掩膜层的形成可以在不需要形成电极的部分处或者在需要形成电极的部分处被适当地执行。
也就是,在正光硬化剂的情况下,在侧掩膜层150被形成在片式本体110的侧面之后,与光硬化剂起反应的源被施加至形成侧电极140的部分,并且该源接着可以以物理方法或化学方法被移除。
也就是,在负光硬化剂的情况下,与正光硬化剂不同,与光硬化剂起反应的源被施加至没有形成侧电极140的部分,并且该源接着可以以物理方法或化学方法被移除。
在侧掩膜层被适当地形成之后,侧电极的形成可以使用诸如溅射、浸渍、印刷等方法而被容易地执行。
根据相关技术,侧电极在形成掩膜和执行溅射的方案中被形成,而不是为了形成侧电极而形成掩膜层。
在这种情况下,溅射的材料也被淀积在掩膜上,因而逐渐减小掩膜之间的间隔。
进一步地,在通过根据相关技术的方法来形成侧电极的情况下,在侧电极没有以所需形状被形成时,所有的所堆叠片式本体需要被丢弃,这使得产量可能下降。
但是,因为根据本发明实施方式的制造阵列型片式电阻器的方法使用能够被容易地移除的材料,所以在掩膜没有以所需侧电极形状被形成时,在执行清洗之后,该过程可以被再次执行,这使得产量可能提高。
此外,因为溅射的材料被淀积在掩膜上和掩膜的形状因根据相关技术的情况未出现而被改变的问题,所以侧电极的形状的一致性可以被保证。
根据本发明实施方式的制造阵列型片式电阻器的方法还可以包括移除上掩膜层和侧掩膜层。
这些掩膜层的移除可以根据所使用的材料通过使用化学方法或物理方法来执行。
本发明不限于以上的描述,并且特别地,在阵列型片式电阻器中形成的侧电极的宽度、侧电极之间的间隔、侧电极之间的高度等可以被形成在满足本发明的数值范围的范围内。
例如,在包括在其中形成四对侧电极的阵列型片式电阻器中,布置在端部的侧电极的宽度被形成为相对宽的,以及布置在中间部分的侧电极的宽度被形成为相对窄的,以便可以确保粘结强度以及可以确保更宽的电极间隔。
如上所述,根据本发明的实施方式,通过根据阵列型片式电阻器中侧电极的宽度和邻近侧电极之间的间隔来设置侧电极的高度,可以确保阵列型片式电阻器的粘结强度以及可以防止在外界冲击或用户处理时可能产生的侧电极之间的短路,以便可以确保阵列型片式电阻器的可靠性。
虽然已经结合实施方式示出和描述了本发明,但是对本领域技术人员来说显而易见的是,在不背离所附权利要求定义的本发明的思想和范围的情况下,可以进行修改和改变。
Claims (17)
1.一种阵列型片式电阻器,包括:
片式本体;
四对下电极,所述四对下电极被布置在所述片式本体的下表面的两侧上并且被形成以延伸至所述片式本体的边缘;
侧电极,该侧电极被形成以使所述下电极被延伸至所述片式本体的侧面;以及
电阻器,该电阻器被插在所述片式本体的所述下表面的所述下电极之间并通过接触部分电连接至所述下电极,
其中在所述侧电极的宽度被定义为d1,d1在140至233μm之间,邻近侧电极之间的距离被定义为d2及所述侧电极的高度被定义为h时,在d1/d2为0.5至1.5的情况下,h的值为4300/d1μm或更大以及为0.24d2+87.26μm或更小。
2.根据权利要求1所述的阵列型片式电阻器,其中所述片式本体具有1400μm的长度l。
3.根据权利要求1所述的阵列型片式电阻器,其中邻近侧电极之间的距离d2为200至400μm。
4.根据权利要求1所述的阵列型片式电阻器,其中所述接触部分具有在所述下电极之下形成的所述电阻器。
5.根据权利要求1所述的阵列型片式电阻器,其中所述接触部分具有在所述电阻器之下形成的所述下电极。
6.根据权利要求1所述的阵列型片式电阻器,该阵列型片式电阻器还包括:
保护层,该保护层覆盖所述电阻器并具有同时覆盖所述下电极的一部分的两侧;
调整电极,该调整电极与暴露在所述保护层的外侧的所述下电极接触;
镀覆层,该镀覆层形成在所述调整电极上;以及
绝缘层,该绝缘层用于覆盖位于该绝缘层的底侧上的所述保护层。
7.根据权利要求1所述的阵列型片式电阻器,所述阵列型片式电阻器包括四对侧电极,其中,在靠近所述片式本体的端部布置的侧电极的宽度和布置在中间部分的侧电极的宽度是彼此不同的。
8.一种阵列型片式电阻器,包括:
片式本体;
两对下电极,所述两对下电极被布置在所述片式本体的下表面的两侧上并且被形成以延伸至所述片式本体的边缘;
侧电极,该侧电极被形成以使所述下电极被延伸至所述片式本体的侧面;以及
电阻器,该电阻器被插在所述片式本体的所述下表面上的所述下电极之间并通过接触部分电连接至所述下电极,
其中在所述侧电极的宽度被定义为d1,d1在200至300μm之间,邻近侧电极之间的距离被定义为d2及所述侧电极的高度被定义为h时,在d1/d2为0.5至1.5的情况下,h的值为7000/d1μm或更大以及为0.15d2+105μm或更小。
9.根据权利要求8所述的阵列型片式电阻器,其中所述片式本体具有800μm的长度l。
10.根据权利要求8所述的阵列型片式电阻器,其中邻近侧电极之间的距离d2为200至400μm。
11.根据权利要求8所述的阵列型片式电阻器,其中所述接触部分具有在所述下电极之下形成的所述电阻器。
12.根据权利要求8所述的阵列型片式电阻器,其中所述接触部分具有在所述电阻器之下形成的所述下电极。
13.根据权利要求8所述的阵列型片式电阻器,该阵列型片式电阻器还包括:
保护层,该保护层覆盖所述电阻器并具有同时覆盖所述下电极的一部分的两侧;
调整电极,该调整电极与暴露在所述保护层的外侧的所述下电极接触;
镀覆层,该镀覆层形成在所述调整电极上;以及
绝缘层,该绝缘层用于覆盖位于该绝缘层的底侧上的所述保护层。
14.一种制造阵列型片式电阻器的方法,该方法包括:
准备基板;
在所述基板的下表面上印刷下电极和电阻器;
以预定高度刻蚀所述基板的上表面以具有包括四对下电极的形状;
在所刻蚀的基板的上表面上形成上掩膜层;
通过根据所刻蚀的形状划分其上形成有所述上掩膜层的所述基板来准备片式本体;
堆叠所述片式本体;以及
在所堆叠的片式本体的两侧上形成自所述下电极延伸的侧电极;
其中,在所述侧电极的宽度被定义为d1,d1在140-233μm之间,邻近侧电极之间的距离被定义为d2、所述侧电极的高度被定义为h及所述基板的厚度被定义为t时,所述基板的刻蚀高度为t-(0.24d2+87.26)μm或更大以及为t-(4300/d1)μm或更小。
15.根据权利要求14所述的方法,其中形成所述侧电极包括:
在邻近侧电极之间形成侧掩膜层;以及
在其上形成有所述侧掩膜层的所堆叠的片式本体的侧面处形成所述侧电极。
16.根据权利要求15所述的方法,该方法还包括移除所述上掩膜层和所述侧掩膜层。
17.一种制造阵列型片式电阻器的方法,该方法包括:
准备基板;
在所述基板的下表面上印刷下电极和电阻器;
以预定高度刻蚀所述基板的上表面以具有包括两对下电极的形状;
在所刻蚀的基板的上表面上形成上掩膜层;
通过根据所刻蚀的形状划分其上形成有所述上掩膜层的所述基板来准备片式本体;
堆叠所述片式本体;以及
在所堆叠的片式本体的两侧上形成自所述下电极延伸的侧电极;
其中,在所述侧电极的宽度被定义为d1,d1在200-300μm之间,邻近侧电极之间的距离被定义为d2、所述侧电极的高度被定义为h及所述基板的厚度被定义为t时,所述基板的刻蚀高度为t-(0.15d2+105)μm或更大以及为t-(7000/d1)μm或更小。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2013-0064483 | 2013-06-05 | ||
KR1020130064483A KR101499716B1 (ko) | 2013-06-05 | 2013-06-05 | 어레이 타입 칩 저항기 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104240881A CN104240881A (zh) | 2014-12-24 |
CN104240881B true CN104240881B (zh) | 2017-09-29 |
Family
ID=52004771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310415369.4A Active CN104240881B (zh) | 2013-06-05 | 2013-09-12 | 阵列型片式电阻器及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8987864B2 (zh) |
JP (1) | JP5819366B2 (zh) |
KR (1) | KR101499716B1 (zh) |
CN (1) | CN104240881B (zh) |
TW (1) | TWI485723B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6262458B2 (ja) | 2013-07-17 | 2018-01-17 | ローム株式会社 | チップ抵抗器、チップ抵抗器の実装構造 |
US9881962B2 (en) * | 2013-12-10 | 2018-01-30 | Sony Corporation | Semiconductor apparatus, solid state imaging device, imaging apparatus and electronic equipment, and manufacturing method thereof |
EP3503128B1 (en) * | 2017-12-22 | 2023-11-29 | Nokia Technologies Oy | An apparatus, system and method for electrical connection |
CN108538527B (zh) * | 2018-06-19 | 2024-01-26 | 常德思高技术有限公司 | 一种片式电阻器及其制造方法 |
JP7099158B2 (ja) * | 2018-08-09 | 2022-07-12 | 富士電機株式会社 | 模擬素子及び抵抗素子の不良検査方法 |
CN112071541A (zh) * | 2020-09-11 | 2020-12-11 | 翔声科技(厦门)有限公司 | 反贴式芯片电阻器及其生产工艺及软灯条 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1503279A (zh) * | 2002-08-12 | 2004-06-09 | 兴亚株式会社 | 小型电子零件 |
CN1692454A (zh) * | 2002-10-31 | 2005-11-02 | 罗姆股份有限公司 | 固定式网络电阻器 |
CN102013298A (zh) * | 2009-09-04 | 2011-04-13 | 三星电机株式会社 | 阵列式片状电阻器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0349309A (ja) * | 1989-07-17 | 1991-03-04 | Murata Mfg Co Ltd | 電子部品およびその製造方法 |
JPH09306709A (ja) * | 1996-05-13 | 1997-11-28 | Rohm Co Ltd | チップネットワーク電子部品 |
JP3765225B2 (ja) * | 2000-06-14 | 2006-04-12 | 株式会社村田製作所 | チップ型多連電子部品 |
JP2006278903A (ja) * | 2005-03-30 | 2006-10-12 | Rohm Co Ltd | 二連チップ抵抗器 |
JP2007053135A (ja) * | 2005-08-15 | 2007-03-01 | Fuji Xerox Co Ltd | ネットワーク抵抗器 |
WO2009005108A1 (ja) * | 2007-06-29 | 2009-01-08 | Koa Corporation | 抵抗器 |
US8242878B2 (en) | 2008-09-05 | 2012-08-14 | Vishay Dale Electronics, Inc. | Resistor and method for making same |
JP3146570U (ja) | 2008-09-10 | 2008-11-20 | 華新科技股▲分▼有限公司 | 凹型電極を有するチップ抵抗アレイ |
KR101058602B1 (ko) | 2009-09-04 | 2011-08-22 | 삼성전기주식회사 | 어레이 타입 칩 저항기 |
KR101058606B1 (ko) * | 2009-09-04 | 2011-08-22 | 삼성전기주식회사 | 어레이 타입 칩 저항기 |
KR101058664B1 (ko) * | 2009-09-04 | 2011-08-22 | 삼성전기주식회사 | 어레이 타입 칩 저항기 |
CN102013297B (zh) * | 2009-09-04 | 2013-08-28 | 三星电机株式会社 | 阵列式片状电阻器 |
KR101228688B1 (ko) | 2010-11-25 | 2013-02-01 | 삼성전기주식회사 | 적층형 세라믹 캐패시터 |
CN202736613U (zh) * | 2012-04-28 | 2013-02-13 | 苏州达方电子有限公司 | 晶片电阻器 |
-
2013
- 2013-06-05 KR KR1020130064483A patent/KR101499716B1/ko active IP Right Grant
- 2013-08-14 TW TW102129101A patent/TWI485723B/zh active
- 2013-08-16 JP JP2013169093A patent/JP5819366B2/ja active Active
- 2013-09-05 US US14/018,801 patent/US8987864B2/en active Active
- 2013-09-12 CN CN201310415369.4A patent/CN104240881B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1503279A (zh) * | 2002-08-12 | 2004-06-09 | 兴亚株式会社 | 小型电子零件 |
CN1692454A (zh) * | 2002-10-31 | 2005-11-02 | 罗姆股份有限公司 | 固定式网络电阻器 |
CN102013298A (zh) * | 2009-09-04 | 2011-04-13 | 三星电机株式会社 | 阵列式片状电阻器 |
Also Published As
Publication number | Publication date |
---|---|
JP2014239198A (ja) | 2014-12-18 |
US8987864B2 (en) | 2015-03-24 |
KR20140142847A (ko) | 2014-12-15 |
TW201447933A (zh) | 2014-12-16 |
JP5819366B2 (ja) | 2015-11-24 |
TWI485723B (zh) | 2015-05-21 |
CN104240881A (zh) | 2014-12-24 |
US20140361405A1 (en) | 2014-12-11 |
KR101499716B1 (ko) | 2015-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104240881B (zh) | 阵列型片式电阻器及其制造方法 | |
JP4571201B2 (ja) | インターポーザ | |
CN103258606B (zh) | 阵列式片状电阻器 | |
CN107230542B (zh) | 电子部件 | |
US10290402B2 (en) | Chip resistor and method of making the same | |
JP5012191B2 (ja) | 多層配線板およびその製造方法並びにプローブ装置 | |
US20090121344A1 (en) | Silicon interposer and semiconductor device package and semiconductor device incorporating the same | |
CN104637637A (zh) | 阵列式片状电阻器 | |
CN110085127B (zh) | 柔性显示母板及柔性显示屏制作方法 | |
JP2003158002A (ja) | チップ型電子部品とその製造方法 | |
US8847080B2 (en) | Laminated wiring board | |
US20200075383A1 (en) | Ceramics substrate and electrostatic chuck | |
KR20230042242A (ko) | 칩 저항 소자 및 칩 저항 소자 어셈블리 | |
JP5964658B2 (ja) | 薄膜配線基板 | |
CN107204228B (zh) | 电子部件及其制造方法 | |
CN108074690A (zh) | 片式电阻器以及片式电阻器组件 | |
US20090002124A1 (en) | Apertured chip resistor and method for fabricating same | |
JP2010040242A (ja) | 過電圧保護部品、これを用いた電気回路および過電圧保護方法 | |
CN107086097B (zh) | 贴片电阻元件以及贴片电阻元件组件 | |
US9824798B2 (en) | Resistor element and method of manufacturing the same | |
CN108806902A (zh) | 片式电阻器及片式电阻器组件 | |
CN106910581A (zh) | 片式电阻器及其制造方法 | |
JP2002305126A (ja) | チップ抵抗器 | |
KR20100035276A (ko) | 스팀 발생기 | |
JP2002261185A (ja) | 多数個取り配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |