TWI455035B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI455035B
TWI455035B TW098130921A TW98130921A TWI455035B TW I455035 B TWI455035 B TW I455035B TW 098130921 A TW098130921 A TW 098130921A TW 98130921 A TW98130921 A TW 98130921A TW I455035 B TWI455035 B TW I455035B
Authority
TW
Taiwan
Prior art keywords
circuit
layer
semiconductor device
transistor
terminal
Prior art date
Application number
TW098130921A
Other languages
English (en)
Other versions
TW201108122A (en
Inventor
Yutaka Shionoiri
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201108122A publication Critical patent/TW201108122A/zh
Application granted granted Critical
Publication of TWI455035B publication Critical patent/TWI455035B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H02M1/126—Arrangements for reducing harmonics from ac input or output using passive filters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Near-Field Transmission Systems (AREA)

Description

半導體裝置
本發明有關能透過無線通訊之資料通訊(傳送及接收)的半導體裝置。
近年來，使用無線通訊(下文中將稱為無線通訊系統)之個別識別技術已引起注意；尤其，RFID標籤(亦稱為IC標籤，IC晶片，RF標籤，無線標籤，或電子標籤)已有效於個別物體的生產，管理，及其類似者。此外，期待將RFID標籤使用於個別鑑認。
無線通訊系統係其中資料通訊係以無線電信號執行於亦用作電源供應源的傳送器/接收器或諸如通訊裝置的傳送器/接收器(亦稱為詢問器或讀取器/寫入器)，與諸如RFID標籤的傳送器/接收器(在下文中稱為RFID標籤)之間的系統。
關於無線通訊系統，為了要擴展通訊裝置與RFID標籤之間的通訊距離，已積極地進行用以改善自通訊裝置至RFID標籤之電源供應效率的研究與發展。
大致地，功率會與距離的平方成比例地自其中在該處將功率發射出至觀察點之點衰減；也就是說，通訊裝置與RFID標籤之間的距離(下文中稱為通訊距離)愈長，則RFID標籤所接收之功率的量額會愈小，雖然如此，但當通訊距離變得更短時，則該RFID標籤會接收到更大量的功率。
RFID標籤所接收的功率量大，其意指所接收之信號的振幅大；而RFID標籤所接收的功率小，則意指所接收之信號的振幅小。
在使用RFID標籤的情況中，雜訊會產生問題(專利文獻1)。因為當所接收之信號的振幅大時，雜訊的量會變大，用於RFID標籤操作之定電壓會由於雜訊而變動，且因而，故障可能會發生。另一方面，當所接收之信號的振幅小時，雜訊的量會變小；惟，所接收之信號本身會由於瞬間的外部雜訊而不利地受到重大的問題，因而，用於RFID標籤操作之定電壓會變動，且故障亦可能發生。
[參考]
[專利文獻1]PCT國際專利申請案第2006-503502號之日譯
鑑於上述問題，本發明之目的在於盡可能地抑制能透過無線通訊之資料通訊的半導體裝置中所接收之定電壓的雜訊之不利效應；進一步地，本發明之目的在於以具有最小雜訊之定電壓來正常地執行通訊，即使在其中RFID標籤在該處所接收之功率量變大的情況中亦然。
為了要解決上述問題，本發明提供一種具有以下結構的半導體裝置。
在依據本發明實施例的半導體裝置中，濾波器係設置於輸入電路與諸如調整器、定電壓電路、或限制器電路之用以產生定電壓的電路之間。
具有其中輸入定電壓之電路(下文稱為回授電路)而該定電壓係產生於用以產生定電壓的電路中，可改變半導體裝置的阻抗。
回授電路可係任何電路或元件，只要其可藉由產生的定電壓之輸入以改變半導體裝置的阻抗即可。例如，回授電路可係諸如可變電阻器或可變電容器之元件，或其中二極體元件係串聯連接之電路。
在能透過無線通訊之資料通訊的半導體中，濾波器係設置於輸入電路與諸如調整器、定電壓電路、或限制器電路之用以產生定電壓的電路之間。藉由提供濾波器，可將所輸入至諸如調整器、定電壓電路、或限制器電路之用以產生定電壓的電路之雜訊去除；從而，定電壓會適當地更少變動，使得可防止故障或諸如完全不操作之操作缺陷。進一步地，可抑制所輸入至回授電路之定電壓中的變動。回授係以所產生之定電壓而執行，使得輸入阻抗改變；因此，可提供會更少損壞的電路，即使當大量的功率被輸入至該電路時亦然。
本發明之實施例將參照圖式來加以特定地敘述；然而，在此所揭示之本發明並未受限於以下的說明，因為其將由熟習於本項技藝之該等人士所易於瞭解的是，可對該等模式及其細節做成各式各樣的改變及修正，而不會背離此處所揭示之本發明的精神及範疇。因此，在此所揭示之本發明不應被解讀成為受限於以下實施例中的說明。注意的是，共用的參考符號指示下文所描述之本發明結構中的該等圖式中的相同部件。
進一步地，在本發明中，連接意指電性連接；因此，另一元件或其類似物可設置於元件之間。
[實施例1]
將敘述其係本發明實施例之能透過無線通訊的資料通訊之半導體裝置。
半導體裝置201包含輸入電路204，用以產生定電壓之電路205，回授電路206，濾波器207，及電路部分208(第1圖)。
輸入電路204整流所輸入之AC信號以產生DC信號。輸入電路204可係任何電路，只要其可整流所輸入之信號以產生DC電壓即可；例如，可給定其中諸如半波整流器電路或全波整流器電路之整流器電路與諸如電容器或線圈之元件結合的電路。
用以產生定電壓之電路205產生比輸入電路204中所產生之DC電壓更小或相等的定電壓。用以產生定電壓之電路205可係任何電路，只要其可保持所產生的電壓恆定即可；例如，可給定調整器。
回授電路206以用以產生定電壓之電路205中所產生的定電壓來改變半導體裝置201的阻抗，且防止產生強大的電源供應，即使當接收到高密度的無線電波時亦然。回授電路206可係任何電路，只要其可改變半導體裝置201的阻抗即可；例如，可給定其中使用一電晶體之開關元件與電阻器結合的電路。
濾波器207係設置於輸入電路204與用以產生定電壓之電路205之間，濾波器207去除所增加至輸入電路204中所產生之DC電壓的雜訊，且去除雜訊的DC電壓係供應至用以產生定電壓之電路205。
做為濾波器207，例如係給定其中電阻器及電容器串聯連接的電路。藉由調整電阻器之電阻值與電容器之電容值的乘積，可調整所欲去除之雜訊的頻率。
在其中電阻器及電容器係串聯連接於該處的情況中，假定頻率係fc ，電容值係C，以及電阻值係R時滿足fc <1/(2πCR)，則此公式顯示的是，低於1/(2πCR)之頻率會適當地通過濾波器，而高於1/(2πCR)的頻率則會更少地通過該濾波器。藉由使用此公式，可依據欲予以去除之所增加至DC電壓的雜訊之頻率來估計電容值C及電阻值R。
例如，為了要去除具有比1MHz更高之頻率的雜訊，可藉由使用上述公式而使CR小於160×10-9 ；例如，C=16pF及R=10kΩ可滿足該CR。
依據本發明實施例之半導體裝置可將所輸入至諸如調整器、定電壓電路、或限制器電路之用以產生定電壓的電路之雜訊去除；從而，定電壓會適當地更少變動，使得可防止故障或諸如完全不操作之操作缺陷。進一步地，因而可抑制所輸入至回授電路之定電壓中的變動。回授係以其之變動被抑制的定電壓而執行，使得輸入阻抗改變；因此，可提供會更少損壞的電路，即使當大量的功率被輸入至該電路時亦然。
[實施例2]
將敘述當使用依據本發明實施例之半導體裝置於RFID標籤時之該半導體裝置的結構及操作。
首先，將敘述該結構。
第3圖係無線通訊系統之示意圖。該無線通訊系統主要包含通訊裝置3010，天線單元3020，RFID標籤300，及控制終端機3030。天線單元3020係連接至通訊裝置3010，以及控制終端機3030控制該通訊裝置。
RFID標籤300的電路組態係顯示於第2圖之中，RFID標籤300包含天線301及半導體積體電路313。注意的是，依據本發明實施例之RFID標籤303無需一定要包含天線電路。該半導體裝置313包含其均係依據本發明實施例之半導體裝置的組件之輸入電路440，用以產生定電壓之電路450，回授電路460，濾波器470，及電路部分360。電路部分360包含重設電路340，解調電路350，時脈產生電路370，碼提取電路380，碼識別電路390，調變電路400，信號輸出控制電路410，循環冗餘核對(下文中稱為CRC)電路420，及記憶體430。
接著，將參照第2及3圖來敘述操作。
無線電信號係傳送自天線單元3020，該天線單元3020係連接至通訊裝置3010。該無線電信號包含自通訊裝置3010至RFID標籤300的命令；然後，該無線電信號係由RFID標籤300之中所包含的天線301所接收。
由天線301所接收之無線電信號係傳送至輸入電路440做為AC信號，該AC信號係電性信號。輸入電路440包含整流器電路及電容器，所接收的無線電信號係藉由通過整流器電路以整流且接著由電容器予以平滑化；然後，輸入電路440產生DC電壓(下文中稱為VIN )。
雖然當輸入電路440產生VIN 時係使用電容器，但亦可使用線圈或線圈及電容器二者。輸入電路440可具有任何組態，只要其可自整流的信號產生VIN 即可。
VIN 係透過濾波器470以傳送至用以產生定電壓之電路450，且在該處之中產生定電壓(下文中稱為VDD )。濾波器470去除所增加至VIN 的雜訊；從而，抑制了VDD 中的變動。VDD 係輸入至回授電路460，該回授電路460操作及改變輸入阻抗，以致可提供會更少損壞的電路，即使當大量的功率被輸入至該電路時亦然。
VDD 係供應至各個電路區塊。注意的是，低電源供應電位(VSS )係共用於此實施例之中。
由天線301所接收之無線電信號亦係傳送至解調電路350做為AC信號，該解調電路350整流及解調該信號。
解調之信號可藉由提供類比放大器鄰接於解調電路350而予以放大，藉由放大解調之信號，可使信號波形成形。若信號波形具有和緩的曲線時，則信號的延遲大，且在一些情況中，操作變得不穩定；然而，當信號波形係陡峭時，則信號的延遲短，且操作可呈現穩定。
進一步地，由天線301所接收之無線電信號亦係傳送至時脈產生電路370做為AC信號，該時脈產生電路370畫分該AC信號的頻率且產生參考時脈信號。由時脈產生電路370所產生的參考時脈信號係傳送至各個電路區塊，且使用於各個電路區塊中之信號的閂鎖及選擇、時間計數、及其類似者。
解調之信號及參考時脈信號係傳送至碼提取電路380。該碼提取電路380自解調之信號提取命令，該命令係自通訊裝置3010傳送至RFID標籤300；此外，該碼提取電路380產生控制碼識別電路390之信號。
由碼提取電路380所提取之命令係傳送至碼識別電路390。該碼識別電路390識別來自通訊裝置3010的命令；此外，碼識別電路390控制CRC電路420，記憶體430，及信號輸出控制電路410。
如上述，將來自通訊裝置3010的命令識別，且CRC電路420、記憶體430、及信號輸出控制電路410係依據所識別的命令而操作。然而，將包含諸如ID號碼之儲存或寫入於記憶體430中的唯一資料之信號輸出，或將資料儲存於記憶體430之中。
信號輸出控制電路410將包含諸如ID號碼之儲存或寫入於記憶體430中的唯一資料之信號轉換成為藉由符合諸如ISO之標準的編碼方法所編碼之信號；依據所編碼之信號，由天線301所接收之無線電信號係由調變電路400所調變。
調變的信號係由連接至通訊裝置3010之天線單元3020所接收；然後，所接收的信號係分析於通訊裝置3010之中，以辨識使用依據本發明實施例之半導體裝置的RFID標籤300中之諸如ID號碼的唯一資料。
藉由使用上述結構，依據本發明實施例之半導體裝置可將所輸入至諸如調整器、定電壓電路、或限制器電路之用以產生定電壓的電路之雜訊去除；從而，定電壓會適當地更少變動，使得可防止故障或諸如完全不操作之操作缺陷。進一步地，因而可抑制所輸入至回授電路之定電壓中的變動。回授係以其之變動被抑制的定電壓而執行，使得輸入阻抗改變；因此，可提供會更少損壞的電路，即使當大量的功率被輸入至該電路時亦然。
此實施例可藉由與上一實施例適當地結合而實施。
[實施例3]
將敘述依據本發明實施例之半導體裝置的電路組態。
半導體裝置233包含輸入電路224，用以產生定電壓之電路225，回授電路226，濾波器227，及電路部分228(第4圖)。
半導體裝置233的二輸入端子+V及-V係分別連接至諸如天線之接收無線電信號的元件之+端子及-端子。
輸入電路224包含第一電容器220，第一電晶體221，第二電晶體222，及第二電容器223。第一電容器220之一端子係連接至+V端子，以及另一端子係連接至第一電晶體221的閘極端子及源極端子。第一電晶體221的閘極端子及源極端子係相互連接，且第一電晶體221作用成為二極體。此外，第一電晶體221的汲極端子係連接至第二電容器223的一端子。以與第一電晶體221之情況相似的方式，第二電晶體222的閘極端子及源極端子係相互連接，且第二電晶體222作用成為二極體。進一步地，第二電晶體222的汲極端子係連接至第一電晶體221的閘極端子及源極端子。再者，第二電晶體222的閘極端子及源極端子係連接至第二電容器223的另一端子。注意的是，第二電容器223的另一端子亦連接至-V端子。第一電容器220，第一電晶體221，及第二電晶體222組成半波電壓倍增器整流器電路。
濾波器227包含第一電阻器230及第三電容器229。第一電阻器230的一端子係連接至第二電容器223的一端子，以及第一電阻器230的另一端子係連接至第三電容器229的一端子及用以產生定電壓之電路225的輸入。第三電容器229的另一端子係連接至-V端子。雖然第三電容器229在第4圖中係連接至-V端子及第一電阻器230的一端子，但該第三電容器229可連接至-V端子及該第一電阻器230的另一端子。
回授電路226包含第三電晶體231及第二電阻器232。第三電晶體231的源極端子、閘極端子、及汲極端子係分別連接至-V端子、用以產生定電壓之電路225的輸出、及第二電阻器232的一端子，該第二電阻器232的另一端子係連接至輸入電路224中之第一電容器220的另一端子以及第一電晶體221的閘極端子及源極端子。
雖然描述其中回授電路226包含第三電晶體231及第二電阻器232之實例，但第二電阻器232可以以電容器或二極體來加以置換。回授電路226可係任何電路，只要其可改變半導體裝置233的阻抗即可。
將簡單地敘述半導體裝置233的操作。由天線所接收之無線電信號係輸入至輸入電路224做為AC信號，輸入至輸入電路224之AC信號係由半波電壓倍增器整流器電路所整流，以產生其振幅係AC信號的半波振幅之約略兩倍大的信號；然後，所產生之信號係由第二電容器223所平滑化而變成DC電壓(下文中亦稱為VIN )。
VIN 通過濾波器227且被傳送至用以產生定電壓之電路225，使得產生比VIN 更低且更穩定的定電壓(下文中稱為VDD )。用以產生定電壓之電路225可具有任何電路組態，只要其可保持由電壓及電流的其中之一或二者所產生的電壓恆定即可；例如，可給定調整器電路。
濾波器227去除所增加至輸入電路224中所產生之VIN 的雜訊，且去除雜訊之DC電壓可供應至用以產生定電壓的電路225。
因而，可抑制用以產生定電壓之電路225中所產生的VDD 中之變動。
在其中一電阻器及一電容器係如具有上述組態之濾波器227的情況中似地連接於該處的情況中，假定頻率係fc ，電容值係C，以及電阻值係R時，滿足fc <1/(2πCR)，則此公式顯示的是，低於1/(2πCR)之頻率會適當地通過濾波器，而高於1/(2πCR)的頻率則會更少地通過該濾波器。藉由使用此公式，可依據欲予以去除之所增加至VDD 的雜訊之頻率來估計電容值C及電阻值R。
例如，為了要去除具有比1MHz更高之頻率的雜訊，可藉由使用上述公式而使CR小於160×10-9 ；例如，C=16pF及R=10kΩ可滿足該CR。
VDD 係供應至電路部分228；此外，VDD 亦被輸入至回授電路226。
當所產生的VDD 超過回授電路226中之第三電晶體231的臨限電壓時，第三電晶體231會變成在導電之狀態中；導電意指電晶體導通且電流流動。電流自輸入AC信號之輸入電路224中的第一電容器220之另一端子，自第一電晶體221之閘極端子及源極端子，以及自第二電晶體222之汲極端子流過第二電阻器232及第三電晶體231，藉以改變半導體裝置233的阻抗。
在上述組態中，所有的電晶體均係n通道電晶體，但可選擇性地使用p通道電晶體。
藉由使用上述組態，依據本發明實施例之半導體裝置可將所輸入至用以產生定電壓的電路之雜訊去除；從而，定電壓會適當地更少變動，使得可防止故障或諸如完全不操作之操作缺陷。進一步地，因而可抑制所輸入至回授電路之定電壓中的變動。回授係以其之變動被抑制的定電壓而執行，使得輸入阻抗改變；因此，可提供會更少損壞的電路，即使當大量的功率被輸入至該電路時亦然。
此實施例可藉由與上述實施例之任一者適當地結合而實施。
[實施例4]
在實施例4之中，將敘述依據本發明實施例之半導體裝置中的濾波器電路之另一實例。
半導體裝置333包含輸入電路324，用以產生定電壓之電路325，回授電路326，濾波器327，及電路部分328(第5圖)。
半導體裝置333的二輸入端子+V及-V係分別連接至諸如天線之接收無線電信號的元件之+端子及-端子。
輸入電路324包含第一電容器320，第一電晶體321，第二電晶體322，及第二電容器323。第一電容器320之一端子係連接至+V端子，以及第一電容器320之另一端子係連接至第一電晶體321的閘極端子及源極端子。第一電晶體321的閘極端子及源極端子係相互連接，且第一電晶體321作用成為二極體；此外，第一電晶體321的汲極端子係連接至第二電容器323的一端子。以與第一電晶體321之情況相似的方式，第二電晶體322的閘極端子及源極端子係相互連接，且第二電晶體322作用成為二極體。進一步地，第二電晶體322的汲極端子係連接至第一電晶體321的閘極端子及源極端子。再者，第二電晶體322的閘極端子及源極端子係連接至第二電容器323的另一端子。注意的是，第二電容器323的另一端子亦連接至-V端子；第一電容器320，第一電晶體321，及第二電晶體322組成半波電壓倍增器整流器電路。
濾波器327包含第一電感器330及第三電容器329。第一電感器330的一端子係連接至第三電容器329的一端子及用以產生定電壓之電路325的輸入。第一電感器330的另一端子係連接至第二電容器323及輸入電路324的輸出。第三電容器329的另一端子係連接至-V端子。雖然第三電容器329在第5圖中係連接至-V端子及第一電感器330的一端子，但該第三電容器329可連接至-V端子及該第一電感器330的另一端子。
回授電路326包含第三電晶體331及第二電阻器332。第三電晶體331的源極端子、閘極端子、及汲極端子係分別連接至-V端子、用以產生定電壓之電路325的輸出、及第二電阻器332的一端子。該第二電阻器332的另一端子係連接至輸入電路324中之第一電容器320的另一端子以及第一電晶體320的閘極端子及源極端子。
雖然描述其中第5圖中之回授電路326包含第三電晶體331及第二電阻器332的實例，但第二電阻器332可以以電容器或二極體來加以置換。回授電路326可係任何電路，只要其可改變半導體裝置333的阻抗即可。
將簡單地敘述半導體裝置333的操作。由天線所接收之無線電信號係輸入至輸入電路324做為AC信號。輸入至輸入電路324之AC信號係由半波電壓倍增器整流器電路所整流，以產生其振幅係AC信號的半波振幅之約略兩倍大的信號。然後，所產生之信號係由第二電容器323所平滑化而變成DC電壓(下文中亦稱為VIN )。
VIN 通過濾波器327且被傳送至用以產生定電壓之電路325，使得產生比VIN 更低且更穩定的定電壓(下文中稱為VDD )。用以產生定電壓之電路325可具有任何電路組態，只要其可保持由電壓及電流的其中之一或二者所產生的電壓恆定即可。例如，可給定調整器電路。
濾波器327去除所增加至輸入電路224中所產生之VIN 的雜訊，且去除雜訊之DC電壓可供應至用以產生定電壓的電路325。
因而，可抑制用以產生定電壓之電路325中所產生的VDD 中之變動。
在其中一電感器及一電容器係如具有上述組態之濾波器327的情況中似地相互連接於該處的情況中，假定頻率係fc ，電感係L，以及電容值係C時，滿足fc<1/(2π(LC)1/2 )。則此公式顯示的是，低於1/(2π(LC)1/2 )之頻率fc 會適當地通過濾波器，而高於1/(2π(LC)1/2 )的頻率則會更少地通過該濾波器。藉由使用此公式，電感係L，以及電容值C可依據其傳送係欲予以抑制之AC信號的頻率來加以估計。注意的是，假定標稱阻抗係R時，則將滿足R=(L/C)1/2 。
例如，為了要使高於1MHz之頻率更少地通過濾波器，可藉由使用上述公式而使LC小於1.38×10-16 。例如，L=3μH，C=46pF，及可滿足該LC。
VDD 係供應至電路部分328。此外，VDD 亦被輸入至回授電路326。
當所產生的VDD 超過回授電路326中之第三電晶體331的臨限電壓時，第三電晶體會變成為在導電之狀態中。電流自輸入AC信號之輸入電路324中的第一電容器320之另一端子，自第一電晶體321之閘極端子及源極端子，以及自第二電晶體322之汲極端子流過第二電阻器332及第三電晶體331，藉以改變半導體裝置333的阻抗。
在上述組態中，所有的電晶體均係n通道電晶體，但可選擇性地使用p通道電晶體。
藉由使用上述組態，可將所輸入至用以產生定電壓的電路之雜訊去除。從而，定電壓會適當地更少變動，使得可防止故障或諸如完全不操作之操作缺陷。進一步地，因而可抑制所輸入至回授電路之定電壓中的變動。回授係以其之變動被抑制的定電壓而執行，使得輸入阻抗改變；因此，可提供會更少損壞的電路，即使當大量的功率被輸入至該電路時亦然。
此實施例可藉由與上述實施例之任一者適當地結合而實施。
[實施例5]
在此實施例中，將敘述依據本發明實施例之半導體裝置的結構之實例。
首先，將敘述依據本發明實施例之半導體裝置的結構之實例。第6A及6B圖係透視圖，其描繪依據此實施例之半導體裝置的結構。
依據此實施例之半導體裝置包含密封層500，密封層501，及複數個功能性電路502(點線部分)，該等功能性電路502係以密封層500及501來覆蓋(第6A圖)。
此外，第6B圖係其中為便利起見，第6A圖中之複數個功能性電路502由實線所顯示以及密封層501由點線所顯示之圖式。如第6B圖中所示，以密封層500及密封層501所覆蓋之複數個功能性電路502包含各形成於功能性電路502之上的天線503。
接著，將參照第7圖來敘述此實施例中之半導體裝置的橫剖面結構。第7圖係沿著第6圖中的線A-B所取得之橫剖面視圖。
此實施例中之半導體裝置包含複數個功能性電路502，各個功能性電路502包含：密封層500；分離層504，係設置於密封層500之上；半導體元件層505，係設置於分離層504之上；第一絕緣層506及第二絕緣層507，其係設置於半導體元件層505之上且具有開口部分；導電層508，部分之導電層508係透過開口部分而與半導體元件層505接觸；第三絕緣層509，係設置以便覆蓋導電層508及第二絕緣層507；以及密封層501，係設置於第三絕緣層509之上(第7圖)。
密封層500係第一密封層，以及密封層501係第二密封層。密封層500及501係相互接觸於其邊緣部分處，且分離層504、半導體元件層505、第一絕緣層506、第二絕緣層507、導電層508、及第三絕緣層509係以包含密封層500及501之密封層來覆蓋。做為密封層500及501，例如可使用其中纖維體510或其類似物係以樹脂浸漬之材料(例如，預浸物)，如第7圖中所描繪。在此情況中，纖維體510係使用有機化合物或無機化合物之高強度纖維的梭織布或不織布。特定地，高強度纖維係具有高彈性模量於張力中之纖維，或具有高的楊氏模量之纖維。做為高強度纖維的典型實例，可給定聚乙烯醇纖維、聚酯纖維、聚醯胺纖維、聚乙烯纖維、聚芳醯胺纖維、聚對苯撐苯并雙噁唑纖維、玻璃纖維、及碳纖維。做為玻璃纖維，可給定使用E玻璃、S玻璃、D玻璃、Q玻璃、或其類似物的玻璃纖維。注意的是，纖維體510可由上述高強度纖維的一種或上述高強度纖維的複數者所形成。
當使用碳纖維做為纖維體510，而使纖維體510導電時，可抑制靜電崩潰。
纖維體510可係梭織布或不織布，梭織布係使用集束纖維(單股紗線)(在下文中，集束纖維稱為紗線束)於經紗及緯紗所編織成的織布，而不織布則係藉由隨機地或以一方向地堆疊複數種纖維之紗線束而獲得。在梭織布的情況中，可適當地使用平紋織布、斜紋織布、緞紋織布、或其類似物。
紗線束可具有圓形形狀或橢圓形形狀於橫剖面中。做為紗線束之纖維，可使用其中已接受以高壓水流、使用液體做為媒質的高頻振動、連續的超音波振動、具有滾子之沖壓、或其類似者之開棉的紗線束之纖維。接受開棉的紗線束之纖維具有大的寬度，具有更小數目之單股紗線於厚度方向中，以及具有橢圓形形狀或扁平形狀於橫剖面中。進一步地，藉由使用鬆弛扭轉之紗線於紗線束之纖維，紗線束易於變平且具有橢圓形形狀或扁平形狀於橫剖面中。使用具有橢圓形形狀或扁平形狀於橫剖面中的紗線束於此方式中，可降低纖維體510的厚度。從而，可降低密封層500及密封層501的厚度，且因此，可製造出薄的半導體裝置。紗線束之纖維的直徑範圍可自4微米(μm)至400微米(μm)，較佳地，自4微米至200微米。該纖維的厚度範圍可自4微米至20微米；而且，該纖維可根據纖維的材料而進一步地變薄，且該纖維的厚度可依據將被使用於該纖維的材料而適當地設定。
第8A及8B圖各自地顯示做為纖維體510之梭織布的頂視圖，該梭織布係使用紗線束於經紗及緯紗而編織成。
纖維體510係使用以規則間距所間隔的經紗510a及以規則間距所間隔的緯紗510b所編織成(第8A圖)，此一纖維體具有無經紗510a及緯紗510b的區域(稱為籃孔510c)。在該纖維體510中，可更容易地以有機樹脂來浸漬纖維體，藉以可進一步地增加纖維體510與元件層之間的黏著性。
在纖維體510中，經紗510a及緯紗510b的密度可變高，且籃孔510c的比例可變低(第8B圖)。典型地，籃孔510c的尺寸係較佳地小於局部沖壓部分的面積；更典型地，籃孔510c較佳地具有矩形形狀，且具備具有長度自0.01毫米(mm)至0.2毫米(mm)的側邊。當纖維體的籃孔510c具有此一小的面積時，即使當壓力係由具有尖銳尖端之構件(典型地，諸如鋼筆或鉛筆之書寫工具)所施加時，壓力亦可由整個纖維體510所吸收。
進一步地，為了要增強有機樹脂進入至紗線束之纖維的內部之滲透率，可使纖維接受表面處理。例如，可給定電暈放電處理、電漿放電處理、或用以激活纖維之表面的類似處理，以做為該表面處理。進一步地，可給定使用甲矽烷耦合劑或鈦酸鹽耦合劑之表面處理。
做為浸漬纖維體510及密封半導體元件層505的表面之樹脂，可使用諸如環氧樹脂、不飽和多元酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺三嗪樹脂、或氰酸鹽樹脂之熱硬化樹脂。選擇性地，可使用諸如聚苯醚樹脂、聚醚醯亞胺樹脂、或氟樹脂之熱塑性樹脂。選擇性地，可使用紫外線硬化樹脂或有機塑膠樹脂；且選擇性地，可使用複數個上述之熱硬化樹脂及熱塑性樹脂。當使用上述樹脂時，纖維體510可藉由熱處理而堅實地固定至半導體元件層505。注意的是，樹脂的玻璃躍遷溫度愈高，則樹脂會更少地由於局部壓力而損壞，此係較佳的。
密封層500及501之各者的厚度較佳地係在10微米至100微米之範圍，更佳地，係在10微米至30微米之範圍。藉由使用具有此一厚度的密封層，可製造出能彎曲之薄的半導體裝置。
可將高度熱傳導性充填物分散於纖維體510的樹脂或紗線束之中。做為高度熱傳導性充填物，可給定氮化鋁、氮化硼、氮化矽、氧化鋁、及其類似物。做為該高度熱傳導性充填物，亦可給定銀、銅、或其類似物之金屬粒子。當傳導性充填物包含於有機樹脂或纖維紗線束之中時，可易於將元件層之中所產生的熱釋放到外面。因而，可抑制半導體裝置的熱貯存，且因此，可抑制半導體裝置的崩潰。
選擇性地，可將碳粒子分散於纖維體510的樹脂或紗線束之中。尤其，當薄膜電晶體(TFT)包含於半導體元件層505之中，且包含其中分散碳粒子之樹脂或纖維體510的密封層500及501係設置於該TFT之下面時，可防止TFT由於靜電而崩潰。
分離層504係用作分離將被設置於另一基板之上的半導體元件層505與使用以提供該半導體元件層505的基板之層。該分離層504係形成為具有單層的結構或層列的結構，該等結構包含由諸如鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、或矽(Si)之元素；或包含該等元素之任一者做為其主要成分的合金或化合物材料所形成之層。包含矽之層可具有非晶結構、微晶結構、或多晶結構。
在其中分離層504具有單層的結構於該處之情況中，較佳地係形成鎢層、鉬層、或包含鎢及鉬之混合物的層。選擇性地，可形成包含鎢之氧化物或氮氧化物的層、包含鉬之氧化物或氮氧化物之層、包含鎢及鉬的混合物之氧化物或氮氧化物的層。注意的是，鎢及鉬的混合物對應於鎢及鉬的合金。
在其中分離層504具有層列的結構於該處之情況中，較佳地係分別形成金屬層及金屬氧化物層以做為第一層及第二層。典型地，形成鎢層、鉬層、或包含鎢及鉬之混合物的層以做為第一層，以及形成包含鎢、鉬、或鎢及鉬之混合物的氧化物、氮化物、氮氧化物、或氧化氮化物的層以做為第二層。
注意的是，在其中分離層504係形成為具有分別包含金屬層及金屬氧化物層以做為第一層及第二層之層列結構於該處的情況中，可使用的是，先將包含鎢之層形成為金屬層以及將氧化物所形成的絕緣層形成於該處之上，使得包含鎢之氧化物的層係形成於包含鎢之層與絕緣層之間的介面處，以當作金屬氧化物層。進一步地，可使金屬層的表面接受熱氧化處理、氧電漿處理、或使用諸如臭氧水之強氧化溶液的處理，以形成金屬氧化物層。
鎢之氧化物的實例包含WO2 、W2 O5 、W4 O11 、WO3 ，以及其類似物。
半導體元件層505係其中形成實施例1中所描述之半導體積體電路的層。較佳地，半導體元件層505係形成為自1微米至10微米，更佳地，自1微米至5微米的厚度；當半導體元件層505具有上述範圍之內的厚度時，可形成能彎曲的半導體裝置。此外，該半導體裝置之頂部表面的面積較佳地係4平方毫米(mm2 )或更大，更佳地係9平方毫米或更大。
此處，將參照第9及10圖來敘述半導體元件層505之更特定的結構。第9及10圖係各自地描繪此實施例中之半導體元件層的結構之橫剖面視圖。
在此實施例中之半導體元件層505包含基底層600及設置於該基底層600上之複數個電晶體601。該複數個電晶體601各自地包含：半導體層602，其包含雜質層；間極絕緣層603，係設置以便覆蓋半導體層602；閘極電極604，係以閘極絕緣層603插入於該處之間而設置於部分半導體層602之上；第一層間絕緣層605及第二層間絕緣層606，其係設置於閘極電極604及閘極絕緣層603之上，且具有開口部分；以及電極607，其係設置以便透過開口部分而與半導體層602之部分離質區接觸(第9圖)。
設置於與電晶體601之電極607相同的層中之電極608係透過第9圖中之第一絕緣層506及第二絕緣層507的開口部分而與部分之導電層508接觸。
做為基底層600，可使用氧化矽膜、包含氮之氧化矽膜、氮化矽膜、或包含氧之氮化矽膜的其中之一者；或上述該等膜之二者或更多者的堆疊。
基底層600可具有基底層600a及600b之雙層結構，其中該等基底層的其中之一者係藉由蝕刻法而部分地去除(第10圖)。即使在該蝕刻法之後，藉由留下另一半導體層，亦可抑制雜質的結合。
半導體層602包含通道區以及源極及汲極區。做為半導體層602，可使用非晶半導體，微晶半導體，半非晶半導體，或多晶半導體。微晶半導體係具有非晶結構與晶體結構(包含單晶及多晶)之間的中間結構以及在自由能量中穩定之狀態的半導體，且包含具有伴隨著晶格形變之短程排序的晶體區。包含具有直徑自0.5奈米(nm)至20奈米(nm)之晶粒的晶體區係至少包含於部分的微晶半導體膜之中。當包含矽以做為主要成分時，喇曼(Raman)光譜會偏移至比520cm-1 更低的波數側，視為係衍生自矽晶格之(111)及(220)的繞射峯值係藉由X射線繞射而觀察；氫或鹵素係以1原子百分比或更多而被包含著，以補償懸浮鍵。例如，在其中使用半非晶矽(SAS)於該處的情況中，半導體層602係藉由執行輝光放電分解(電漿CVD)於材料氣體上而形成。做為該材料氣體，可使用SiH4 、Si2 H6 、SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 、或其類似物；此外，可將GeF4 混合至該材料氣體之內。選擇性地，該材料氣體可以以H2 ，或H2 與選擇自He、Ar、Kr、及Ne之稀有氣體元素的一種或更多種來加以稀釋；在此情況中，稀釋比係自2至1000，壓力係自0.1Pa至133Pa，以及電源供應頻率係自1MHz至120MHz，較佳地，自13MHz至60MHz。此外，用以加熱基板之溫度係300℃或更低。做為膜中的雜質元素之諸如氧、氮、碳的氛圍構成雜質之雜質濃度較佳地係1×1020 /cm-3 或更小；特定地，氧的濃度係5×1019 /cm-3 或更小，較佳地，係1×1019 /cm-3 或更小。
半導體層602的雜質區作用成為源極及汲極區，且係藉由諸如磷或砷之n型雜質元素或諸如硼之p型雜質元素的添加而形成。進一步地，其係與該等雜質區接觸之電極作用成為源極及汲極電極。進一步地，給予相同導電性類型的雜質元素可添加至各個半導體層602。選擇性地，給予不同導電性類型的雜質元素可添加至該等半導體層602。此外，在此實施例中，可提供其之雜質濃度係比在用作源極及汲極區的雜質區中之雜質濃度更低的低濃度雜質區(亦稱為LDD區)。藉由提供低濃度雜質區，可抑制截止(off)電流。
做為閘極絕緣層603，可使用氧化矽膜、包含氮之氧化矽膜、氮化矽膜、及包含氧之氮化矽膜的其中之一者，或上述該等膜之二者或更多者的堆疊。閘極絕緣層603可藉由濺鍍法，電漿CVD法，或其類似方法以形成。
閘極電極604可具有導電膜之單層結構，或二或三個導電膜之層列結構。做為閘極電極604之材料，可使用導電膜。例如，可使用諸如鉭、鈦、鉬、鎢、鉻、或矽之元素的單一膜；包含上述元素之氮化物膜(典型地，氮化鉭膜、氮化鎢膜、或氮化鈦膜)；其中結合上述元素的合金膜(典型地，Mo-W合金或Mo-Ta合金)；包含上述元素之矽化物膜(典型地，矽化鎢膜或矽化鈦膜)；或其類似物。注意的是，上述之單一膜、氮化物膜、合金膜、矽化物膜、及其類似物可具有單層之結構或層列之結構。
做為第一層間絕緣層605及第二層間絕緣層606之各者，例如可使用氧化矽膜、包含氮之氧化矽膜、氮化矽膜、或包含氧之氮化矽膜的其中之一者，或上述該等膜之二者或更多者的堆疊。
做為電極607，可使用諸如鋁、鎳、碳、鎢、鉬、鈦、鉑、銅、鉭、金、或錳之元素的單一膜，包含上述元素之氮化物膜，其中結合上述元素的合金膜，包含上述元素之矽化物膜，或其類似物。例如，做為包含複數個上述元素的合金，可使用包含碳及鈦的鋁合金、包含鎳的鋁合金、包含碳及鎳的鋁合金、包含碳及錳的鋁合金、或其類似物。例如，在形成具有層列的結構之電極607的情況中，藉由使用其中鋁係插入於鉬、鈦、或其類似物之間的結構，可增加鋁對熱或化學反應的抵抗力。
注意的是，在此實施例中之半導體元件層505的結構並未受限於第9圖及第10圖中的結構，且可提供諸如二極體、電阻器、電容器、或具有浮動閘極之電晶體的半導體元件。
進一步地，例如電晶體601可具有反向交錯結構、FinFET結構、或其類似結構，而不會受限於第9及10圖之中的結構。藉由使用FinFET結構，可抑制由於電晶體尺寸中之小型化所引起的短通道效應。進一步地，可將諸如SOI基板之半導體基板使用於電晶體601。因為使用半導體基板所製造出之電晶體具有高的遷移率，所以可降低電晶體的尺寸。選擇性地，亦可使用利用有機半導體所形成之電晶體、利用碳奈米管所形成之電晶體、或其類似物。
第一絕緣層506作用成為層間絕緣層，且例如，可使用氧化矽膜、包含氮之氧化矽膜、氮化矽膜、及包含氧之氮化矽膜的其中之任一者。或上述該等膜之二者或更多者的堆疊。藉由以第一絕緣層506來覆蓋半導體元件層505，可抑制雜質進入至將成為半導體積體電路的半導體元件層505之內的結合。
第二絕緣層507作用成為層間絕緣層，且例如可使用樹脂以形成。
導電層508作用成為第6B圖中所描繪的天線503，且可使用例如銀、金、銅、鎳、鉑、鈀、鉭、鉬、鈦、鋁、及其類似物的其中之任一者或更多者以形成。在此實施例中，天線具有迴圈形狀，使得可減少功能性電路的面積；然而，天線503的形狀並未受限於該迴圈形狀，且任何形狀可予以使用，只要該天線可接收無線電波即可。例如可使用偶極天線、折摺式偶極天線、開槽天線、彎折天線、微帶天線、或其類似物。
做為第三絕緣層509，可使用非晶矽膜、氧化矽膜、包含氮之氧化矽膜、氮化矽膜、或包含氧之氮化矽膜的其中之任一者，或上述該等膜之二者或更多的堆疊。此外，在其中使用非晶矽膜於該處的情況中，可將給予一導電性類型的雜質元素添加至該非晶矽膜。藉由雜質元素之添加而給予一導電性類型，可防止元件的靜電崩潰。注意的是，半導體裝置可藉由不設置有第三絕緣層509而降低厚度。
在第7圖中所描繪的半導體裝置中，複數個半導體元件層505、第一絕緣層506、及導電層508係以密封層500及501來加以覆蓋。具有此結構，可抑制雜質進入至將成為半導體積體電路的半導體元件層505之內的結合。
進一步地，如在第11圖中所描繪的功能性電路502之中似地，此實施例的半導體裝置可具有其中密封層500及密封層501係相互接觸於區域514之中的結構，且半導體元件層505、第一絕緣層506、及導電層508係以密封層500及501來加以覆蓋。具有該結構，可抑制雜質進入至將成為半導體積體電路的半導體元件層505之內的結合。
在此方式中，藉由使用此實施例之半導體裝置的上述結構，可增加冗餘性，且因此可增加可靠度。此外，因為可抑制雜質進入至半導體積體電路之內的結合，可降低對彎曲的應力，且因此，可增加對外力的抵抗力，以及可增加各個功能性電路的可靠度。
其次，將參照第12A及12B圖、第13A及13圖、第14A及14B圖、以及第15A及15B圖來敘述此實施例中之半導體裝置的製造方法。第12A及12B圖、第13A及13B圖、第14A及14B圖、以及第15A及15B圖係描繪此實施例中之半導體裝置的製造方法；在此，將敘述具有第9圖中所描繪的結構之半導體裝置的製造方法。
分離層504係形成於基板511之上，以及半導體元件層505係形成於分離層504之上(第12A圖)。分離層504可由濺鍍法、電漿VCD法、塗層法、印刷法、或其類似方法所形成。注意的是，塗層法係用以藉排放溶液於將被處理的物體上而沈積膜的方法，且包含例如，旋塗法及滴注法。此外，滴注法係用以藉由自小孔來排放包含微粒子之組成物的液滴，而以預定的形狀來形成圖案之方法。
第一絕緣層506及第二絕緣層507係形成以便覆蓋半導體元件層505。
第一絕緣層506及第二絕緣層507係藉由蝕刻法而予以部分地去除(第12B圖)。此時，係至少留下覆蓋半導體元件層505之部分的第一絕緣層506及部分的第二絕緣層507。此外，開口部分係形成於留在半導體元件層505上之部分的第一絕緣層506及部分的第二絕緣層507之中。
導電層508係形成以便以第一絕緣層506及第二絕緣層507插入於該處之間，而與半導體元件層505中的電極部分地接觸(第13A圖)。導電膜508可藉由滴注法(噴墨法、配料法、或其類似方法)來排放包含可應用到導電膜508之上述材料的金屬粒子之液滴、糊狀物、或其類似物至基板，且使乾燥並焙燒，而形成。藉由滴注法以形成導電層，可減少步驟的數目，且因此，可獲得成本的降低。
第三絕緣層509係形成以便覆蓋第二絕緣層507以及導電層508(第13B圖)。
密封層501係接合至第三絕緣層509(第14A圖)。做為接合方法，例如，可給定壓制接合層501以使其接合至第三絕緣層509的方法。
可由光或熱所分離的黏著帶512係設置於密封層501之上，且當將滾子滾壓於該黏著帶512之上時，分離層504會與基板511分離(第14B圖)。
將其上形成分離層504之表面以雷射來照射，以形成凹槽515於部分的分離層504、部分的第三絕緣層509、及部分的密封層501之中(第15A圖)。注意的是，黏著帶512可在凹槽515的形成之前或之後予以去除。
密封層500係接合至其中將基板511分離於該處之面的分離層504之表面(第15B圖)。做為接合方法，例如，可給定壓制密封層500以供接合之用的方法；藉由接合密封層500，包含於密封層500及501中的樹脂會流至凹槽515之內，以致使密封層500及密封層501聚集在一起。在此情況中，可將其中密封層500及密封層501並不會在該處聚集在一起之比凹槽515更外側的邊緣部分予以去除。
以此方式，可製造出具有第9圖中所描繪之結構的半導體裝置。藉由使用此實施例之製造方法，可獲得其中半導體元件層505係插入於密封層500及501之間的結構。注意的是，描述於此實施例中之半導體裝置的製造方法係實例，且可使用任何其他的製造方法。
此外，將參照第16圖來敘述此實施例中之設置有增幅器天線以取代功能性電路之天線的半導體裝置。第16圖係透視圖，其描繪此實施例中之半導體裝置的另一結構。
此實施例之半導體裝置的另一結構包含：功能性電路700；基板701(點線部分)，其係設置於功能性電路700之上；以及天線702，其係設置於基板701的一表面之上(第16圖)。
功能性電路700具有與第7圖中所描繪之功能性電路相同的結構。
注意的是，在此實施例中，天線702具有迴圈形狀，以致可減少半導體裝置的面積；然而，天線702的形狀並未受限於迴圈形狀，且可使用任何形狀，只要天線702可接收無線電波即可；例如，可使用偶極天線、折摺式偶極天線、開槽天線、彎折天線、微帶天線、或其類似物。
選擇性地，天線702可無需使用基板701而附著至功能性電路700。藉由省略基板701，可降低半導體基板的厚度。
接著，將參照第17圖來敘述此實施例中之半導體裝置的橫剖面結構。第17圖係沿著第16圖中之線A-B所取得的橫剖面視圖。
此實施例中之半導體裝置包含功能性電路700及基板701。該功能性電路700包含密封層703；分離層704，係設置於密封層703之上；半導體元件層705，係設於分離層704之上；第一絕緣層706及第二絕緣層707，係設置於半導體元件層705之上，且具有開口部分；導電層708，其之一部分係透過開口部分而與半導體元件層705接觸；第三絕緣層709，係設置以便覆蓋導電層708及第二絕緣層707；以及密封層710，係設置於第三絕緣層709之上。基板701係形成於密封層710之上，且設置有導電層711(第17圖)。
注意的是，可使用於第7圖中之密封層500、分離層504、半導體元件層505、第一絕緣層506、第二絕緣層507、導電層508、第三絕緣層509、及密封層501的結構亦可分別地使用於密封層703、分離層704、半導體元件層705、第一絕緣層706、第二絕緣層707、導電層708、第三絕緣層709、及密封層710(第17圖)。
導電層711作用成為天線702，其係第16圖中之增幅器天線，且導電層711可使用例如銀、金、銅、鎳、鉑、鈀、鉭、鉬、鈦、鋁、及其類似物的其中之一者或更多者以形成。
注意的是，在此實施例中，天線702具有迴圈形狀，使得可減少功能性電路的面積；然而，天線702的形狀並未受限於迴圈形狀，且任何形狀可予以使用，只要該天線可接收無線電波即可；例如，可使用偶極天線、折摺式偶極天線、開槽天線、彎折天線、微帶天線、或其類似物。
以此方式，在其中設置將成為第一天線之導電層708及將成為用作增幅器天線的第二天線之導電層711的情況中，可無需第一天線與第二天線間之接觸地交換功率。此外，藉由提供第二天線，在可接收之無線電波的頻帶上並無任何限制，且因此，可延長通訊距離。
其次，將敘述第17圖中之半導體裝置的製造方法(第18A及18B圖)。第18A及18B圖係橫剖面視圖，其描繪具有另一結構之此實施例的半導體裝置之製造方法。
功能性電路700係由描繪於第12A及12B圖、第13A及13B圖。第14A及14B圖、及第15A及15B圖中之半導體裝置的製造方法所形成(第18圖)。
功能性電路700與其上形成導電層711之基板701係相互附著，使得其上形成導電層711之表面面向功能性電路700(第18B圖)。此時，基板701及功能性電路700可以以黏著層插入於其間而相互附著。藉由提供該黏著層，可增加所附著之該等表面的接合強度。
如上述地，可製造出設置有第二天線(天線702)之半導體裝置。藉由使用此實施例中之製造方法，可獲得其中半導體元件層705係以密封層703及710覆蓋的結構。進一步地，即使在使用第二天的情況中，藉由提供複數個功能性電路於第二天線之下面，亦可減少半導體裝置的面積。
注意的是，描述於此實施例中之半導體裝置的製造方法係實例，且任何其他的製造方法可予以使用。
注意的是，此實施例可與其他實施例的任一者適當地結合。
[實施例6]
在此實施例中，將敘述依據本發明實施例之半導體裝置的應用實例。
將敘述依據本發明實施例之半導體裝置的特定應用實例(第19A至9F圖)。第19A至19F圖係描繪此實施例中之半導體裝置的應用實例之圖式。
將敘述上述該等實施例中之半導體裝置的應用實例(第19A至19F圖)。該半導體裝置係藉由設置於以下之中而被廣泛地使用，例如紙鈔、硬幣、證券、記名債券、文件(諸如駕照或居留卡，請參閱第19A圖)、封裝容器(諸如包裝紙或瓶子，請參閱第19C圖)、儲存媒體(諸如DVD軟體或錄影帶，請參閱第19B圖)、運輸工具(諸如腳踏車，請參閱第19D圖)、個人物品(諸如手提袋或眼鏡)、食物、植物、動物、人體、衣服、日用品、諸如電子器具之產品(液晶顯示裝置、EL顯示裝置、電視機、或行動電話)、或產品上之標籤(請參閱第19E及19F圖)、或其類似物。
依據本發明實施例之半導體裝置800係藉由例如安裝於印刷板上、附著於其表面、或嵌入於其中，以固定至產品。例如，該半導體裝置800可嵌入於書籍的紙張之中或嵌入於封裝的有機樹脂之中。因為依據本發明實施例之半導體裝置800可降低尺寸、厚度、及重量，所以可不損壞產品設計地固定至產品。進一步地，紙鈔、硬幣、證券、記名債券、文件、或其類似物可藉由設置有依據本發明實施例之半導體裝置800而具有識別功能，且可使用該等識別功能以防止偽造。進一步地，諸如檢查系統之系統的效率可藉由提供本發明之半導體裝置於例如封裝容器、儲存媒體、個人物品、食物、衣服、日用品、或電子器具之中而改善，甚至運輸工具可藉由設置有本發明之半導體裝置而具有對偷竊或其類似者的安全性。
如上述，因為依據本發明實施例之半導體裝置具有高的可靠度，所以藉由使用該半導體裝置於此實施例中所給定之目的，可改善產品之鑑認、安全性、或其類似者。
此申請案係根據2008年9月17日在日本專利局所申請之日本專利申請案序號2008-237863，該申請案的全部內容係結合於本文以供參考之用。
201、233、333、800．．．半導體裝置
204、224、324、440．．．輸入電路
205、225、325、450．．．用以產生定電壓之電路
206、226、326、460．．．回授電路
207、227、327、470．．．濾波器
208、228、328、360．．．電路部分
220、320．．．第一電容器
221、321．．．第一電晶體
222、322．．．第二電晶體
223、323．．．第二電容器
229、329．．．第三電容器
230．．．第一電阻器
231、331．．．第三電晶體
232、332．．．第二電阻器
300．．．RFID標籤
301、503、702．．．天線
313．．．半導體積體電路
330．．．第一電感器
340．．．重設電路
350．．．解調電路
370．．．時脈產生電路
380．．．碼提取電路
390．．．碼識別電路
400．．．調變電路
410．．．信號輸出控制電路
420．．．CRC電路
430．．．記憶體
500、501、703、710．．．密封層
502、700．．．功能性電路
504、704．．．分離層
505、705．．．半導體元件層
506、706．．．第一絕緣層
507、707．．．第二絕緣層
508、708、711．．．導電層
509、709．．．第三絕緣層
510．．．纖維體
510a．．．經紗
510b．．．緯紗
510c．．．籃孔
511、701．．．基板
512．．．黏著帶
513．．．滾子
514．．．區域
515．．．凹槽
600．．．基底層
601．．．電晶體
602．．．半導體層
603．．．閘極絕緣層
604．．．閘極電極
605．．．第一層間絕緣層
606．．．第二層間絕緣層
607．．．電極
在附圖中：
第1圖係描繪其係本發明實施例之實施例1的圖式；
第2圖係描繪其係本發明實施例之實施例2的圖式；
第3圖係描繪其係本發明實施例之實施例2的圖式；
第4圖係描繪其係本發明實施例之實施例3的圖式；
第5圖係描繪其係本發明實施例之實施例4的圖式；
第6A及6B圖係透視圖，各描繪依據其係本發明實施例之實施例5的半導體裝置之結構；
第7圖係橫剖面視圖，描繪依據其係本發明實施例之實施例5的半導體裝置之結構；
第8A及8B圖係頂視圖，各描繪依據實施例5之梭織布；
第9圖係橫剖面視圖，描繪依據其係本發明實施例之實施例5的半導體裝置之半導體元件層的結構；
第10圖係橫剖面視圖，描繪依據其係本發明實施例之實施例5的半導體裝置之半導體元件層的結構；
第11圖係橫剖面視圖，描繪依據其係本發明實施例之實施例5的半導體裝置之另一結構；
第12A及12B圖係橫剖面視圖，描繪依據其係本發明實施例之實施例5的半導體裝置之製造方法；
第13A及13B圖係橫剖面視圖，描繪依據其係本發明實施例之實施例5的半導體裝置之製造方法；
第14A及14B圖係橫剖面視圖，描繪依據其係本發明實施例之實施例5的半導體裝置之製造方法；
第15A及15B圖係橫剖面視圖，描繪依據其係本發明實施例之實施例5的半導體裝置之製造方法；
第16圖係透視圖，描繪依據其係本發明實施例之實施例5的半導體裝置之另一結構；
第17圖係橫剖面視圖，描繪依據其係本發明實施例之實施例5的半導體裝置之另一結構；
第18A及18B圖係橫剖面視圖，描繪依據其係本發明實施例之實施例5的半導體裝置之製造方法；以及
第19A至19F圖係描繪依據其係本發明實施例之實施例6的半導體裝置之應用實例。
201．．．半導體裝置
204．．．輸入電路
205．．．用以產生定電壓之電路
206．．．回授電路
207．．．濾波器
208．．．電路部分
VIN．．．DC電壓
VDD．．．定電壓

Claims (12)

  1. 一種半導體裝置，包含：一輸入電路；一電路，其係組構以產生定電壓；一電路部分；一濾波器，係電性連接於該輸入電路與組構以產生該定電壓之該電路的輸入之間；以及一回授電路，其係組構以改變該半導體裝置的阻抗，其中組構以產生該定電壓之該電路的輸出係電性連接至該回授電路及該電路部分的輸入。
  2. 如申請專利範圍第1項之半導體裝置，其中該濾波器包含一電阻器及一電容器，其中該電阻器之一端子係電性連接至該電容器之一端子及組構以產生該定電壓之該電路的該輸入，且該電阻器之另一端子係電性連接至該輸入電路的輸出，以及其中該電容器之另一端子係電性連接至該回授電路。
  3. 如申請專利範圍第1項之半導體裝置，其中該濾波器包含一電感器及一電容器，其中該電感器之一端子係電性連接至該電容器之一端子及組構以產生該定電壓之該電路的該輸入，且該電感器之另一端子係電性連接至該輸入電路的輸出，以及其中該電容器之另一端子係電性連接至該回授電路。
  4. 如申請專利範圍第1項之半導體裝置，其中該回授電路包含一電阻器及一電晶體，其中該電晶體之源極或汲極的其中之一者係電性連接至該電阻器之一端子，且該電晶體之該源極或該汲極的其中之另一者係電性連接至該濾波器，其中該電晶體之閘極係電性連接至組構以產生該定電壓之該電路的該輸出，以及其中該電阻器之另一端子係電性連接至該輸入電路。
  5. 如申請專利範圍第1項之半導體裝置，其中該回授電路包含一電容器及一電晶體，其中該電晶體之源極或汲極的其中之一者係電性連接至該電容器之一端子，且該電晶體之該源極或該汲極的其中之另一者係電性連接至該濾波器，其中該電晶體之閘極係電性連接至組構以產生該定電壓之該電路的輸出，以及其中該電容器之另一端子係電性連接至該輸入電路。
  6. 如申請專利範圍第1項之半導體裝置，其中該回授電路包含一二極體及一電晶體，其中該電晶體之源極或汲極的其中之一者係電性連接至該二極體之一端子，且該電晶體之該源極及該汲極的其中之另一者係電性連接至該濾波器，其中該電晶體之閘極係電性連接至組構以產生該定電壓之該電路的輸出，以及其中該二極體之另一端子係電性連接至該輸入電路。
  7. 一種半導體裝置，包含：一天線；一輸入電路，係電性連接至該天線；一電路，其係組構以產生定電壓；一電路部分；一濾波器，係電性連接於該輸入電路與組構以產生該定電壓之該電路的輸入之間；以及一回授電路，其係組構以改變該半導體裝置的阻抗，其中組構以產生該定電壓之該電路的輸出係電性連接至該回授電路及該電路部分的輸入。
  8. 如申請專利範圍第7項之半導體裝置，其中該濾波器包含一電阻器及一電容器，其中該電阻器之一端子係電性連接至該電容器之一端子及組構以產生該定電壓之該電路的該輸入，且該電阻器之另一端子係電性連接至該輸入電路的輸出，以及其中該電容器之另一端子係電性連接至該回授電路。
  9. 如申請專利範圍第7項之半導體裝置，其中該濾波器包含一電感器及一電容器，其中該電感器之一端子係電性連接至該電容器之一端子及組構以產生該定電壓之該電路的該輸入，且該電感器之另一端子係電性連接至該輸入電路的輸出，以及其中該電容器之另一端子係電性連接至該回授電路。
  10. 如申請專利範圍第7項之半導體裝置，其中該回授電路包含一電阻器及一電晶體，其中該電晶體之源極或汲極的其中之一者係電性連接至該電阻器之一端子，且該電晶體之該源極或該汲極的其中之另一者係電性連接至該濾波器，其中該電晶體之閘極係電性連接至組構以產生該定電壓之該電路的該輸出，以及其中該電阻器之另一端子係電性連接至該輸入電路。
  11. 如申請專利範圍第7項之半導體裝置，其中該回授電路包含一電容器及一電晶體，其中該電晶體之源極或汲極的其中之一者係電性連接至該電容器之一端子，且該電晶體之該源極及該汲極的其中之另一者係電性連接至該濾波器，其中該電晶體之閘極係電性連接至組構以產生該定電壓之該電路的輸出，以及其中該電容器之另一端子係電性連接至該輸入電路。
  12. 如申請專利範圍第7項之半導體裝置，其中該回授電路包含一二極體及一電晶體，其中該電晶體之源極或汲極的其中之一者係電性連接至該二極體之一端子，且該電晶體之該源極及該汲極的其中之另一者係電性連接至該濾波器，其中該電晶體之閘極係電性連接至組構以產生該定電壓之該電路的輸出，以及其中該二極體之另一端子係電性連接至該輸入電路。
TW098130921A 2008-09-17 2009-09-14 半導體裝置 TWI455035B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008237863 2008-09-17

Publications (2)

Publication Number Publication Date
TW201108122A TW201108122A (en) 2011-03-01
TWI455035B true TWI455035B (zh) 2014-10-01

Family

ID=42006631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098130921A TWI455035B (zh) 2008-09-17 2009-09-14 半導體裝置

Country Status (5)

Country Link
US (1) US8284579B2 (zh)
EP (1) EP2329429A4 (zh)
JP (1) JP2010097598A (zh)
TW (1) TWI455035B (zh)
WO (1) WO2010032573A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130061678A (ko) * 2010-04-16 2013-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전원 회로
US8928466B2 (en) * 2010-08-04 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9106205B2 (en) * 2010-12-29 2015-08-11 University Of Central Florida Research Foundation, Inc. Wireless SAW sensors having integrated antennas
US9793039B1 (en) 2011-05-04 2017-10-17 The Board Of Trustees Of The University Of Alabama Carbon nanotube-based integrated power inductor for on-chip switching power converters
JP5447433B2 (ja) * 2011-05-13 2014-03-19 株式会社安川電機 電子機器および電子機器が設けられた電力変換装置
US9590514B1 (en) * 2013-03-15 2017-03-07 The Board Of Trustees Of The University Of Alabama, For And On Behalf Of The University Of Alabama Carbon nanotube-based integrated power converters
JP6460592B2 (ja) 2013-07-31 2019-01-30 株式会社半導体エネルギー研究所 Ｄｃｄｃコンバータ、及び半導体装置
KR101452642B1 (ko) * 2013-09-02 2014-10-22 엘에스산전 주식회사 역률 보상 회로
EP3009956B1 (de) * 2014-10-13 2016-09-14 Sick Ag Verfahren zum Erkennen ob sich ein Transponder eines RFID Systems in einem Grenzbereich befindet, RFID-System und Sicherheitsschalter
JP6622649B2 (ja) * 2015-12-21 2019-12-18 ホシデン株式会社 非接触通信モジュール
CN106909952A (zh) * 2017-02-20 2017-06-30 安徽正鑫厨房科技有限公司 一种基于电子射频的农产品质量监管系统
EP3807819B1 (en) * 2018-06-18 2024-06-19 Avery Dennison Retail Information Services LLC Small footprint high performing passive rfid tag

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521590A (en) * 1902-10-02 1996-05-28 Citizen Watch Co., Ltd. Data carrier
JP2000353217A (ja) * 1998-07-22 2000-12-19 Nippon Telegr & Teleph Corp <Ntt> 非接触ｉｃカード読み取り装置
TW452743B (en) * 1998-07-24 2001-09-01 Checkpoint Systems Inc Low noise signal generator for use with an RFID system
TWI279992B (en) * 2005-04-08 2007-04-21 Fujitsu Ltd RFID transceiver device

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2326239B2 (de) * 1973-05-23 1977-06-23 Standard Elektrik Lorenz Ag, 7000 Stuttgart Anordnung zur erzeugung einer drehzahlabhaengigen gleichspannung ohne restwelligkeit
JPH08186513A (ja) 1994-12-27 1996-07-16 Toshiba Corp 無線カード通信装置
US5804997A (en) 1995-09-19 1998-09-08 Fujitsu Limited Current-to-voltage converting device and light receiver
US5841641A (en) * 1996-05-01 1998-11-24 Compaq Computer Corporation Protected zero-crossing detection using switching transistor's on-resistance
JPH10260741A (ja) 1997-03-17 1998-09-29 Oki Electric Ind Co Ltd 定電圧発生回路
JP3940939B2 (ja) * 1997-09-08 2007-07-04 吉川アールエフシステム株式会社 データキャリア
JP3892563B2 (ja) 1998-01-22 2007-03-14 株式会社東芝 情報記憶媒体
JP2000224846A (ja) * 1999-02-01 2000-08-11 Nec Gumma Ltd 電源装置
US6134130A (en) 1999-07-19 2000-10-17 Motorola, Inc. Power reception circuits for a device receiving an AC power signal
JP3475888B2 (ja) * 2000-01-11 2003-12-10 株式会社村田製作所 スイッチング電源装置
US6229443B1 (en) * 2000-06-23 2001-05-08 Single Chip Systems Apparatus and method for detuning of RFID tag to regulate voltage
JP3867854B2 (ja) * 2000-07-14 2007-01-17 株式会社山武 電磁誘導結合装置
US6509727B2 (en) 2000-11-24 2003-01-21 Texas Instruments Incorporated Linear regulator enhancement technique
JP2002368647A (ja) 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd データキャリア
JP2003124832A (ja) * 2001-07-26 2003-04-25 Sharp Corp 衛星放送受信用コンバータ及び衛星放送受信システム
JP2003085506A (ja) * 2001-09-12 2003-03-20 Yoshikawa Rf System Kk データキャリアにおける過電圧防止回路
US6954053B2 (en) 2002-07-10 2005-10-11 Atmel Corporation Interface for shunt voltage regulator in a contactless smartcard
JP3614157B2 (ja) 2002-07-30 2005-01-26 オムロン株式会社 Ｒｆｉｄタグならびにｒｆｉｄタグにおける共振周波数の調整方法
KR20060063769A (ko) 2002-10-18 2006-06-12 심볼테크놀로지스,인코포레이티드 잡음이 있는 에어 채널 상에서 고유 식별 번호들을 갖는ｒｆｉｄ 태그들의 집단을 효율적으로 판독하기 위한 방법
JP4380275B2 (ja) 2003-09-12 2009-12-09 ソニー株式会社 データ通信装置
US7026824B2 (en) 2003-10-31 2006-04-11 Faraday Technology Corp. Voltage reference generator with negative feedback
JP2005173862A (ja) * 2003-12-10 2005-06-30 Toshiba Corp 非接触式ｉｃカード
JP2005202721A (ja) * 2004-01-16 2005-07-28 Matsushita Electric Ind Co Ltd 非接触データキャリア
JP2005234827A (ja) 2004-02-18 2005-09-02 Sony Corp アンテナモジュール及びこれを備えた携帯情報端末
JP4096315B2 (ja) 2004-08-04 2008-06-04 セイコーエプソン株式会社 表示システム
US7317378B2 (en) * 2004-08-17 2008-01-08 Tagent Corporation Product identification tag device and reader
JP2006195730A (ja) * 2005-01-13 2006-07-27 Konica Minolta Photo Imaging Inc 非接触型ｉｃカードのリーダ／ライタ装置
KR100554889B1 (ko) 2005-03-21 2006-03-03 주식회사 한림포스텍 무접점 충전 시스템
US20060267769A1 (en) 2005-05-30 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Terminal device and communication system
KR20080036168A (ko) 2005-06-24 2008-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 무선 통신 시스템
US7538673B2 (en) * 2005-08-26 2009-05-26 Texas Instruments Incorporated Voltage regulation circuit for RFID systems
EP1966740B1 (en) * 2005-12-27 2016-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
GB0610227D0 (en) * 2006-05-23 2006-07-05 Innovision Res & Tech Plc Near field rf communicators and near field communications enabled devices
EP1863090A1 (en) 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
EP1909384A3 (en) 2006-10-06 2015-11-25 Semiconductor Energy Laboratory Co., Ltd. Rectifier circuit with variable capacitor, semiconductor device using the circuit, and driving method therefor
US7889528B2 (en) * 2006-11-29 2011-02-15 Semiconductor Energy Laroratory Co., Ltd. Rectifier circuit, power supply circuit, and semiconductor device
WO2008069259A1 (en) 2006-12-05 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus, film formation method, manufacturing apparatus, and method for manufacturing light-emitting device
JP5222545B2 (ja) * 2006-12-26 2013-06-26 株式会社半導体エネルギー研究所 送受信回路及び当該送受信回路を具備する半導体装置
US8358202B2 (en) 2006-12-26 2013-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7741823B2 (en) 2007-01-29 2010-06-22 Agere Systems Inc. Linear voltage regulator with improved large transient response
EP1973069B1 (en) 2007-03-22 2013-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5268395B2 (ja) 2007-03-26 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8314685B2 (en) * 2007-08-27 2012-11-20 Texas Instruments Incorporated Data detector for UHF RFID tags
JP5248240B2 (ja) 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
US7738272B2 (en) * 2007-11-30 2010-06-15 Infineon Technologies Ag Circuit and method for rectifying and regulating voltages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521590A (en) * 1902-10-02 1996-05-28 Citizen Watch Co., Ltd. Data carrier
JP2000353217A (ja) * 1998-07-22 2000-12-19 Nippon Telegr & Teleph Corp <Ntt> 非接触ｉｃカード読み取り装置
TW452743B (en) * 1998-07-24 2001-09-01 Checkpoint Systems Inc Low noise signal generator for use with an RFID system
TWI279992B (en) * 2005-04-08 2007-04-21 Fujitsu Ltd RFID transceiver device

Also Published As

Publication number Publication date
WO2010032573A1 (en) 2010-03-25
EP2329429A4 (en) 2015-07-29
TW201108122A (en) 2011-03-01
EP2329429A1 (en) 2011-06-08
JP2010097598A (ja) 2010-04-30
US20100066325A1 (en) 2010-03-18
US8284579B2 (en) 2012-10-09

Similar Documents

Publication Publication Date Title
TWI455035B (zh) 半導體裝置
TWI442513B (zh) 半導體裝置的製造方法
TWI475748B (zh) 半導體裝置及其製造方法
JP5514925B2 (ja) 半導体装置
TWI480806B (zh) 半導體裝置以及使用該半導體裝置的無線標籤
TWI458027B (zh) 半導體裝置及其製造方法
JP5464914B2 (ja) 半導体装置の作製方法
TWI447822B (zh) 半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法
JP5189429B2 (ja) 半導体装置及びその作製方法
TWI452675B (zh) 半導體裝置和其製造方法
TWI472009B (zh) 半導體裝置及其製造方法
KR101758105B1 (ko) 단자 구조, 및 전자 장치 및 그 제작 방법
KR101219068B1 (ko) 반도체 장치 및 이를 이용한 무선 통신 시스템
JP5144313B2 (ja) 半導体装置
JP4789696B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees