TWI451700B - 時脈資料回復電路 - Google Patents

時脈資料回復電路 Download PDF

Info

Publication number
TWI451700B
TWI451700B TW100144603A TW100144603A TWI451700B TW I451700 B TWI451700 B TW I451700B TW 100144603 A TW100144603 A TW 100144603A TW 100144603 A TW100144603 A TW 100144603A TW I451700 B TWI451700 B TW I451700B
Authority
TW
Taiwan
Prior art keywords
signal
clock
phase
generate
recovery circuit
Prior art date
Application number
TW100144603A
Other languages
English (en)
Other versions
TW201325096A (zh
Inventor
Po Shing Yu
Chia Hsiang Chang
Ting Hao Wang
Original Assignee
Global Unichip Corp
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Unichip Corp, Taiwan Semiconductor Mfg filed Critical Global Unichip Corp
Priority to TW100144603A priority Critical patent/TWI451700B/zh
Priority to CN201210128314.0A priority patent/CN103138750B/zh
Priority to US13/692,017 priority patent/US8547152B2/en
Priority to JP2012265381A priority patent/JP5301723B2/ja
Publication of TW201325096A publication Critical patent/TW201325096A/zh
Priority to US14/010,997 priority patent/US8648633B1/en
Application granted granted Critical
Publication of TWI451700B publication Critical patent/TWI451700B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

時脈資料回復電路
本發明係關於一種時脈資料回復電路(Clock and Data Recovery Circuit，CDR Circuit)，特別係關於可降低位元錯誤率(Bit Error Rate，BER)之時脈資料回復電路。
在光纖網路通訊之領域中，接收端需要一時脈資料回復電路(Clock and Data Recovery Circuit，CDR Circuit)以還原接收信號。一般而言，時脈資料回復電路都包括一鎖相迴路電路(Phase Locked Loop Circuit，PLL Circuit)，其用以提供一控制電位給振盪器。時脈資料回復電路主要係用以根據接收信號，產生一還原資料和一還原時脈。
在傳統技術當中，由於製程上的變異，時脈資料回復電路常會產生還原資料和還原時脈之間的相位誤差，而增加了位元錯誤率(Bit Error Rate，BER)。為了解決上述問題，需要設計一種新的時脈資料回復電路來改善相位對齊(Phase Alignment)並降低位元錯誤率。
本發明提供一種時脈資料回復電路，包括：一鎖相迴路電路，提供一參考電位；一第一延遲器，根據一控制信號，延遲一輸入資料以產生一第一延遲信號；一邊緣偵測器，根據該第一延遲信號和該輸入資料，產生一邊緣信號； 一第二延遲器，延遲該邊緣信號以產生一第二延遲信號；一閘式壓控振盪器，根據該第二延遲信號和該參考電位，產生一輸出回復時脈；一相位偵測器，偵測該第一延遲信號和該輸出回復時脈之間的相位差，以產生一相位信號和一輸出回復資料；以及一增益放大器，放大該相位信號一放大倍率，以產生該控制信號。
另外，本發明提供一種時脈資料回復電路，包括：一鎖相迴路電路，提供一參考電位；一第一延遲器，延遲一輸入資料以產生一第一延遲信號；一邊緣偵測器，根據該第一延遲信號和該輸入資料，產生一邊緣信號；一第二延遲器，根據一控制信號，延遲該邊緣信號以產生一第二延遲信號；一閘式壓控振盪器，根據該第二延遲信號和該參考電位，產生一輸出回復時脈；一相位偵測器，偵測該第一延遲信號和該輸出回復時脈之間的相位差，以產生一相位信號和一輸出回復資料；以及一增益放大器，放大該相位信號一放大倍率，以產生該控制信號。
第1圖係顯示根據本發明一實施例所述之時脈資料回復電路100之示意圖。如第1圖所示，時脈資料回復電路100包括：延遲器110、120、邊緣偵測器(Edge Detector)130、閘式壓控振盪器(Gated Voltage-Controlled Oscillator，GVCO)140、相位偵測器(Phase Detector，PD)150、增益放大器160，以及鎖相迴路電路(Phase Locked Loop Circuit，PLL Circuit)170。
鎖相迴路電路170提供一參考電位VREF以控制閘式壓控振盪器140。延遲器110係根據控制信號SC1，延遲輸入資料DATAIN以產生延遲信號SD1，其中控制信號SC1係用以調整延遲器110之延遲時間。邊緣偵測器130係根據延遲信號SD1和輸入資料DATAIN，產生一邊緣信號SE。更詳細地說，邊緣偵測器130係用以偵測延遲信號SD1和輸入資料DATAIN的上升邊緣(Rising Edge)或(且)下降邊緣(Falling Edge)，並據以產生邊緣信號SE。延遲器120係用以延遲邊緣信號SE，以產生延遲信號SD2。閘式壓控振盪器140係根據延遲信號SD2和參考電位VREF，產生一輸出回復時脈CLKO。相位偵測器150係用以偵測延遲信號SD1和輸出回復時脈CLKO之間的相位差，以產生一相位信號SPH和一輸出回復資料DATAOUT。增益放大器160係用以放大相位信號SPH一放大倍率K1，以產生控制信號SC1。值得注意的是，放大倍率K1可以是一正數或一負數，但不可以等於0。控制信號SC1可以用方程式1表示如下。
方程式1：SC1=K1 * SPH，其中，SPH代表相位信號，而K1代表增益放大器160之放大倍率。
在本發明一實施例中，鎖相迴路電路170包括：相位頻率偵測器(Phase Frequency Detector，PFD)172、電荷幫浦(Charge Pump，CP)174、低通濾波器(Low Pass Filter，LPF)176、閘式壓控振盪器178，以及除頻器(Divider)179。相位頻率偵測器172係根據一參考時脈CLKR和一除頻時脈CLKD產生一相位頻率信號SPF。電荷幫浦174係根據相位頻率信號SPF，產生一電流信號SCR。低通濾波器176係用以過濾電流信號SCR以產生參考電位VREF。閘式壓控振盪器178係根據參考電位VREF和工作電位VDD，產生一振盪信號SSC。除頻器179係根據振盪信號SSC，產生除頻時脈CLKD，其中除頻時脈CLKD之頻率為振盪信號SSC之頻率的1/N倍(N為一正數)。值得注意的是，鎖相迴路電路170僅為一舉例，本發明亦可使用其他種類的鎖相迴路電路。
第2A圖係顯示根據本發明一實施例所述之邊緣偵測器130之示意圖。如第2A圖所示，邊緣偵測器130可以是一反及閘(NAND Gate)210，其根據延遲信號SD1和輸入資料DATAIN，產生邊緣信號SE。
第2B圖係顯示根據本發明另一實施例所述之邊緣偵測器130之示意圖。如第2B圖所示，邊緣偵測器130亦可以是一互斥閘(XOR Gate)220，其根據延遲信號SD1和輸入資料DATAIN，產生邊緣信號SE。
第3圖係顯示根據本發明另一實施例所述之時脈資料回復電路300之示意圖。第3圖所示之時脈資料回復電路 300和第1圖所示之時脈資料回復電路100相似，而差異處僅為下列所述。增益放大器160和其回授路徑皆被移除，而加入另一增益放大器180。增益放大器180係用以放大相位信號SPH一放大倍率K2，以產生控制信號SC2。值得注意的是，放大倍率K2可以是一正數或一負數，但不可以等於0。控制信號SC2可以用方程式2表示如下。
方程式2：SC2=K2 * SPH，其中，SPH代表相位信號，而K2代表增益放大器180之放大倍率。
在本實施例中，延遲器120係根據控制信號SC2，延遲邊緣信號SE以產生延遲信號SD2，其中控制信號SC2係用以調整延遲器120之延遲時間。
第4圖係顯示根據本發明再一實施例所述之時脈資料回復電路400之示意圖。第4圖所示之時脈資料回復電路400和第1圖所示之時脈資料回復電路100相似，而差異處僅為下列所述。時脈資料回復電路400係包括兩個增益放大器160、180，其中，增益放大器160係用以放大相位信號SPH一放大倍率K1，以產生控制信號SC1；而增益放大器180係用以放大相位信號SPH一放大倍率K2，以產生控制信號SC2。放大倍率K1、K2可以分別為一正數、一負數，或是0；然而，必須注意的是，放大倍率K1、K2 不可以同時為0。
本發明所提供之時脈資料回復電路可以改善相位對齊，並且能降低位元錯誤率。本發明解決了傳統之時脈資料回復電路因製程變異而造成輸出不穩定的問題。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、300、400‧‧‧時脈資料回復電路
110、120‧‧‧延遲器
130‧‧‧邊緣偵測器
140、178‧‧‧閘式壓控振盪器
150‧‧‧相位偵測器
160、180‧‧‧增益放大器
170‧‧‧鎖相迴路電路
172‧‧‧相位頻率偵測器
174‧‧‧電荷幫浦
176‧‧‧低通濾波器
179‧‧‧除頻器
210‧‧‧反及閘
220‧‧‧互斥閘
CLKD‧‧‧除頻時脈
CLKO‧‧‧輸出回復時脈
CLKR‧‧‧參考時脈
DATAIN‧‧‧輸入資料
DATAOUT‧‧‧輸出回復資料
K1、K2‧‧‧放大倍率
SC1、SC2‧‧‧控制信號
SD1、SD2‧‧‧延遲信號
SE‧‧‧邊緣信號
SPH‧‧‧相位信號
SPF‧‧‧相位頻率信號
SCR‧‧‧電流信號
SSC‧‧‧振盪信號
VDD‧‧‧工作電位
VREF‧‧‧參考電位
第1圖係顯示根據本發明一實施例所述之時脈資料回復電路之示意圖；第2A圖係顯示根據本發明一實施例所述之邊緣偵測器之示意圖；第2B圖係顯示根據本發明另一實施例所述之邊緣偵測器之示意圖；第3圖係顯示根據本發明另一實施例所述之時脈資料回復電路之示意圖；第4圖係顯示根據本發明再一實施例所述之時脈資料回復電路之示意圖。
100‧‧‧時脈資料回復電路
110、120‧‧‧延遲器
130‧‧‧邊緣偵測器
140、178‧‧‧閘式壓控振盪器
150‧‧‧相位偵測器
160‧‧‧增益放大器
170‧‧‧鎖相迴路電路
172‧‧‧相位頻率偵測器
174‧‧‧電荷幫浦
176‧‧‧低通濾波器
179‧‧‧除頻器
CLKD‧‧‧除頻時脈
CLKO‧‧‧輸出回復時脈
CLKR‧‧‧參考時脈
DATAIN‧‧‧輸入資料
DATAOUT‧‧‧輸出回復資料
SC1‧‧‧控制信號
SD1、SD2‧‧‧延遲信號
SE‧‧‧邊緣信號
SPH‧‧‧相位信號
SPF‧‧‧相位頻率信號
SCR‧‧‧電流信號
SSC‧‧‧振盪信號
VDD‧‧‧工作電位
VREF‧‧‧參考電位

Claims (10)

  1. 一種時脈資料回復電路，包括：一鎖相迴路電路，提供一參考電位；一第一延遲器，根據一控制信號，延遲一輸入資料以產生一第一延遲信號；一邊緣偵測器，根據該第一延遲信號和該輸入資料，產生一邊緣信號；一第二延遲器，延遲該邊緣信號以產生一第二延遲信號；一第一閘式壓控振盪器，根據該第二延遲信號和該參考電位，產生一輸出回復時脈；一相位偵測器，偵測該第一延遲信號和該輸出回復時脈之間的相位差，以產生一相位信號和一輸出回復資料；以及一增益放大器，放大該相位信號一放大倍率，以產生該控制信號。
  2. 如申請專利範圍第1項所述之時脈資料回復電路，其中該鎖相迴路電路包括：一相位頻率偵測器，根據一參考時脈和一除頻時脈產生一相位頻率信號；一電荷幫浦，根據該相位頻率信號，產生一電流信號；一低通濾波器，過濾該電流信號以產生該參考電位；一第二閘式壓控振盪器，根據該參考電位和一工作電位，產生一振盪信號；以及 一除頻器，根據該振盪信號，產生該除頻時脈。
  3. 如申請專利範圍第1項所述之時脈資料回復電路，其中該邊緣偵測器為一反及閘。
  4. 如申請專利範圍第1項所述之時脈資料回復電路，其中該邊緣偵測器為一互斥閘。
  5. 如申請專利範圍第1項所述之時脈資料回復電路，其中該放大倍率不等於0。
  6. 一種時脈資料回復電路，包括：一鎖相迴路電路，提供一參考電位；一第一延遲器，延遲一輸入資料以產生一第一延遲信號；一邊緣偵測器，根據該第一延遲信號和該輸入資料，產生一邊緣信號；一第二延遲器，根據一控制信號，延遲該邊緣信號以產生一第二延遲信號；一第一閘式壓控振盪器，根據該第二延遲信號和該參考電位，產生一輸出回復時脈；一相位偵測器，偵測該第一延遲信號和該輸出回復時脈之間的相位差，以產生一相位信號和一輸出回復資料；以及一增益放大器，放大該相位信號一放大倍率，以產生該控制信號。
  7. 如申請專利範圍第6項所述之時脈資料回復電路，其中該鎖相迴路電路包括： 一相位頻率偵測器，根據一參考時脈和一除頻時脈產生一相位頻率信號；一電荷幫浦，根據該相位頻率信號，產生一電流信號；一低通濾波器，過濾該電流信號以產生該參考電位；一第二閘式壓控振盪器，根據該參考電位和一工作電位，產生一振盪信號；以及一除頻器，根據該振盪信號，產生該除頻時脈。
  8. 如申請專利範圍第6項所述之時脈資料回復電路，其中該邊緣偵測器為一反及閘。
  9. 如申請專利範圍第6項所述之時脈資料回復電路，其中該邊緣偵測器為一互斥閘。
  10. 如申請專利範圍第6項所述之時脈資料回復電路，其中該放大倍率不等於0。
TW100144603A 2011-12-05 2011-12-05 時脈資料回復電路 TWI451700B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW100144603A TWI451700B (zh) 2011-12-05 2011-12-05 時脈資料回復電路
CN201210128314.0A CN103138750B (zh) 2011-12-05 2012-04-25 时钟脉冲数据恢复电路
US13/692,017 US8547152B2 (en) 2011-12-05 2012-12-03 Clock and data recovery circuit
JP2012265381A JP5301723B2 (ja) 2011-12-05 2012-12-04 クロックデータ再生回路
US14/010,997 US8648633B1 (en) 2011-12-05 2013-08-27 Clock and data recovery circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100144603A TWI451700B (zh) 2011-12-05 2011-12-05 時脈資料回復電路

Publications (2)

Publication Number Publication Date
TW201325096A TW201325096A (zh) 2013-06-16
TWI451700B true TWI451700B (zh) 2014-09-01

Family

ID=48498143

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100144603A TWI451700B (zh) 2011-12-05 2011-12-05 時脈資料回復電路

Country Status (4)

Country Link
US (2) US8547152B2 (zh)
JP (1) JP5301723B2 (zh)
CN (1) CN103138750B (zh)
TW (1) TWI451700B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI451700B (zh) * 2011-12-05 2014-09-01 Global Unichip Corp 時脈資料回復電路
US8803573B2 (en) * 2012-10-09 2014-08-12 Lsi Corporation Serializer-deserializer clock and data recovery gain adjustment
JP6032082B2 (ja) * 2013-03-25 2016-11-24 富士通株式会社 受信回路及び半導体集積回路
US8907706B2 (en) * 2013-04-29 2014-12-09 Microsemi Semiconductor Ulc Phase locked loop with simultaneous locking to low and high frequency clocks
CN105099410B (zh) * 2014-05-16 2018-08-28 瑞昱半导体股份有限公司 时脉资料回复电路与方法以及等化讯号分析电路与方法
GB2532491A (en) * 2014-11-21 2016-05-25 Nordic Semiconductor Asa AM demodulation
US10483989B2 (en) 2015-09-11 2019-11-19 Sony Semiconductor Solutions Corporation Phase-locked loop, phase-locking method, and communication unit
TWI637617B (zh) * 2016-10-03 2018-10-01 奇景光電股份有限公司 時脈資料回復電路與電子裝置
CN107918442B (zh) * 2016-10-10 2020-12-11 联发科技股份有限公司 频率调整装置以及调整频率的方法
US10097341B1 (en) * 2017-08-30 2018-10-09 Keyssa Systems, Inc. Testing of clock and data recovery circuits
US10862427B1 (en) * 2020-04-24 2020-12-08 Hong Kong Applied Science and Technology Research Institute Company, Limited Advanced multi-gain calibration for direct modulation synthesizer
CN113810893B (zh) * 2021-11-17 2022-03-18 北京紫光青藤微系统有限公司 用于时钟信号恢复的装置及方法、nfc芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983506A (en) * 1975-07-11 1976-09-28 International Business Machines Corporation Acquisition process in a phase-locked-loop by gated means
US7259604B2 (en) * 2005-08-03 2007-08-21 Micron Technology, Inc. Initialization scheme for a reduced-frequency, fifty percent duty cycle corrector
US20100225369A1 (en) * 2006-02-03 2010-09-09 Interuniversitair Microelektronica Centrum (Imec) Devices Comprising Delay Line for Applying Variable Delay to Clock Signal
US20110187423A1 (en) * 2010-02-02 2011-08-04 International Business Machines Corporation Multi-output pll output shift

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6047357A (ja) * 1983-08-24 1985-03-14 Hitachi Ltd 直線導入器
JP2560113B2 (ja) * 1989-06-07 1996-12-04 日本電気ホームエレクトロニクス株式会社 データ復調回路
JPH03265312A (ja) * 1990-03-15 1991-11-26 Fujitsu Ltd Ｐｌｌ回路の同期時間短縮方式
JP3219063B2 (ja) * 1998-11-05 2001-10-15 日本電気株式会社 位相同期制御装置及び位相同期制御方法
ITMI20011291A1 (it) * 2001-06-19 2002-12-19 St Microelectronics Srl Metodo di calibrazione automatica di un sistema ad aggancio di fase
CN101677244B (zh) * 2003-12-11 2017-08-04 考文森智财管理公司 用于pll/dll的高输出阻抗电荷泵
US7512203B2 (en) * 2005-03-30 2009-03-31 Silicon Laboratories Inc. Data cleaning with an asynchronous reference clock
CN1968019A (zh) * 2005-11-16 2007-05-23 弥亚微电子（上海）有限公司 一种用于市电精确检测的全数字锁相环路
JP4783245B2 (ja) * 2006-09-01 2011-09-28 株式会社日立製作所 送受信機、送信機、ならびに受信機
US7724161B1 (en) * 2006-12-12 2010-05-25 Marvell International Ltd. Truncation for three-level digital amplifier
WO2008114205A2 (en) * 2007-03-20 2008-09-25 Nxp B.V. Fast powering-up of data communication system
JP5044434B2 (ja) * 2008-02-14 2012-10-10 株式会社東芝 位相同期回路及びこれを用いた受信機
JP5105072B2 (ja) * 2008-02-19 2012-12-19 Ｎｅｃエンジニアリング株式会社 タイミング情報採取装置
US8184762B2 (en) * 2008-11-06 2012-05-22 Iwatt, Inc. Digital phase lock loop with multi-phase master clock
JP5397025B2 (ja) * 2009-06-02 2014-01-22 ソニー株式会社 クロック再生装置および電子機器
EP2339753B1 (en) * 2009-12-24 2012-07-04 Nxp B.V. A digital phase locked loop
US8884710B2 (en) * 2011-10-25 2014-11-11 Invensense, Inc. Gyroscope with phase and duty-cycle locked loop
TWI451700B (zh) * 2011-12-05 2014-09-01 Global Unichip Corp 時脈資料回復電路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983506A (en) * 1975-07-11 1976-09-28 International Business Machines Corporation Acquisition process in a phase-locked-loop by gated means
US7259604B2 (en) * 2005-08-03 2007-08-21 Micron Technology, Inc. Initialization scheme for a reduced-frequency, fifty percent duty cycle corrector
US20100225369A1 (en) * 2006-02-03 2010-09-09 Interuniversitair Microelektronica Centrum (Imec) Devices Comprising Delay Line for Applying Variable Delay to Clock Signal
US20110187423A1 (en) * 2010-02-02 2011-08-04 International Business Machines Corporation Multi-output pll output shift

Also Published As

Publication number Publication date
JP2013118638A (ja) 2013-06-13
US8547152B2 (en) 2013-10-01
US20130141145A1 (en) 2013-06-06
CN103138750B (zh) 2016-05-04
TW201325096A (zh) 2013-06-16
JP5301723B2 (ja) 2013-09-25
US8648633B1 (en) 2014-02-11
CN103138750A (zh) 2013-06-05

Similar Documents

Publication Publication Date Title
TWI451700B (zh) 時脈資料回復電路
US7239188B1 (en) Locked-loop integrated circuits having speed tracking circuits therein
US20030091139A1 (en) System and method for adjusting phase offsets
JP2009165109A (ja) 半導体素子、クロック同期化回路、及び、クロック同期化回路の駆動方法
US11245401B2 (en) Apparatus and methods for high frequency clock generation
US7688122B2 (en) Charge pump with cascode biasing
JPWO2008012915A1 (ja) 位相検出装置および位相同期装置
US9240879B2 (en) Signal generator, electronic system comprising the signal generator and method of generating signals
JP3555608B2 (ja) フェイズロックドループ回路及びクロック再生回路
TW202105915A (zh) 鎖相迴路電路
Huang et al. A 2.1-GHz third-order cascaded PLL with sub-sampling DLL and clock-skew-sampling phase detector
US9197398B2 (en) Distributed phase-correction circuit
CN106911330A (zh) 一种占空比稳定电路
US6721380B2 (en) Fully differential CMOS phase-locked loop
JP2014522174A (ja) 位相ロックループ
US9467154B2 (en) Low power and integrable on-chip architecture for low frequency PLL
US8885787B2 (en) Clock and data recovery using LC voltage controlled oscillator and delay locked loop
US8531218B1 (en) Frequency generating system
JP5177905B2 (ja) Ｃｄｒ回路
JP6513535B2 (ja) 自己注入位相同期回路
US20110254633A1 (en) Method and apparatus for alleviating charge leakage of vco for phase lock loop
Hu et al. A 2.4-GHz ring-VCO-based time-to-voltage conversion PLL achieving low-jitter and low-spur performance
Chien et al. A 8.1/5.4/2.7/1.62 Gb/s receiver for DisplayPort version 1.3 with automatic bit-rate tracking scheme
JP2012231447A (ja) 位相ロックループ回路
Wang et al. A low-jitter PLL with new cross-coupled VCO delay cell for SerDes CDR in 55-nm CMOS technology