CN103138750A - 时钟脉冲数据恢复电路 - Google Patents

时钟脉冲数据恢复电路 Download PDF

Info

Publication number
CN103138750A
CN103138750A CN2012101283140A CN201210128314A CN103138750A CN 103138750 A CN103138750 A CN 103138750A CN 2012101283140 A CN2012101283140 A CN 2012101283140A CN 201210128314 A CN201210128314 A CN 201210128314A CN 103138750 A CN103138750 A CN 103138750A
Authority
CN
China
Prior art keywords
signal
phase
clock pulse
produces
produce
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101283140A
Other languages
English (en)
Other versions
CN103138750B (zh
Inventor
喻柏莘
张家祥
汪鼎豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd, Global Unichip Corp filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103138750A publication Critical patent/CN103138750A/zh
Application granted granted Critical
Publication of CN103138750B publication Critical patent/CN103138750B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种时钟脉冲数据恢复电路，包括：锁相回路电路、第一延迟器、第二延迟器、边缘检测器、门式压控振荡器、相位检测器，以及增益放大器。锁相回路电路提供参考电位。第一延迟器根据控制信号，延迟输入数据以产生第一延迟信号。边缘检测器根据第一延迟信号和输入数据，产生一边缘信号。第二延迟器延迟边缘信号以产生第二延迟信号。门式压控振荡器根据第二延迟信号和参考电位，产生输出恢复时钟脉冲。相位检测器检测第一延迟信号和输出恢复时钟脉冲之间的相位差，以产生相位信号和输出恢复数据。增益放大器放大相位信号一放大倍率，以产生控制信号。本发明所提供的时钟脉冲数据恢复电路可以改善相位对齐，并且能降低位元错误率。

Description

时钟脉冲数据恢复电路
技术领域
本发明涉及一种时钟脉冲数据恢复电路(Clock and Data RecoveryCircuit，CDR Circuit)，尤其涉及可降低位元错误率(Bit Error Rate，BER)的时钟脉冲数据恢复电路。
背景技术
在光纤网路通信的领域中，接收端需要一时钟脉冲数据恢复电路(Clockand Data Recovery Circuit，CDR Circuit)以还原接收信号。一般而言，时钟脉冲数据恢复电路都包括一锁相回路电路(Phase Locked Loop Circuit，PLLCircuit)，其用以提供一控制电位给振荡器。时钟脉冲数据恢复电路主要用以根据接收信号，产生一还原数据和一还原时钟脉冲。
在传统技术当中，由于工艺上的变异，时钟脉冲数据恢复电路常会产生还原数据和还原时钟脉冲之间的相位误差，而增加了位元错误率(Bit ErrorRate，BER)。为了解决上述问题，需要设计一种新的时钟脉冲数据恢复电路来改善相位对齐(Phase Alignment)并降低位元错误率。
发明内容
为了解决上述问题，本发明提供一种时钟脉冲数据恢复电路，包括：一锁相回路电路，提供一参考电位；一第一延迟器，根据一控制信号，延迟一输入数据以产生一第一延迟信号；一边缘检测器，根据该第一延迟信号和该输入数据，产生一边缘信号；一第二延迟器，延迟该边缘信号以产生一第二延迟信号；一门式压控振荡器，根据该第二延迟信号和该参考电位，产生一输出恢复时钟脉冲；一相位检测器，检测该第一延迟信号和该输出恢复时钟脉冲之间的相位差，以产生一相位信号和一输出恢复数据；以及一增益放大器，放大该相位信号一放大倍率，以产生该控制信号。
另外，本发明提供一种时钟脉冲数据恢复电路，包括：一锁相回路电路，提供一参考电位；一第一延迟器，延迟一输入数据以产生一第一延迟信号；一边缘检测器，根据该第一延迟信号和该输入数据，产生一边缘信号；一第二延迟器，根据一控制信号，延迟该边缘信号以产生一第二延迟信号；一门式压控振荡器，根据该第二延迟信号和该参考电位，产生一输出恢复时钟脉冲；一相位检测器，检测该第一延迟信号和该输出恢复时钟脉冲之间的相位差，以产生一相位信号和一输出恢复数据；以及一增益放大器，放大该相位信号一放大倍率，以产生该控制信号。
本发明所提供的时钟脉冲数据恢复电路可以改善相位对齐，并且能降低位元错误率。本发明解决了传统的时钟脉冲数据恢复电路因工艺变异而造成输出不稳定的问题。
附图说明
图1为显示根据本发明一实施例所述的时钟脉冲数据恢复电路的示意图；
图2A为显示根据本发明一实施例所述的边缘检测器的示意图；
图2B为显示根据本发明另一实施例所述的边缘检测器的示意图；
图3为显示根据本发明另一实施例所述的时钟脉冲数据恢复电路的示意图；
图4为显示根据本发明再一实施例所述的时钟脉冲数据恢复电路的示意图。
上述附图中的附图标记说明如下：
100、300、400～时钟脉冲数据恢复电路；
110、120～延迟器；
130～边缘检测器；
140、178～门式压控振荡器；
150～相位检测器；
160、180～增益放大器；
170～锁相回路电路；
172～相位频率检测器；
174～电荷帮浦；
176～低通滤波器；
179～除频器；
210～与非门；
220～异或门；
CLKD～除频时钟脉冲；
CLKO～输出恢复时钟脉冲；
CLKR～参考时钟脉冲；
DATAIN～输入数据；
DATAOUT～输出恢复数据；
K1、K2～放大倍率；
SC1、SC2～控制信号；
SD1、SD2～延迟信号；
SE～边缘信号；
SPH～相位信号；
SPF～相位频率信号；
SCR～电流信号；
SSC～振荡信号；
VDD～工作电位；
VREF～参考电位
具体实施方式
图1为显示根据本发明一实施例所述的时钟脉冲数据恢复电路100的示意图。如图1所示，时钟脉冲数据恢复电路100包括：延迟器110、120、边缘检测器(Edge Detector)130、门式压控振荡器(Gated Voltage-ControlledOscillator，GVCO)140、相位检测器(Phase Detector，PD)150、增益放大器160，以及锁相回路电路(Phase Locked Loop Circuit，PLL Circuit)170。
锁相回路电路170提供一参考电位VREF以控制门式压控振荡器140。延迟器110根据控制信号SC1，延迟输入数据DATAIN以产生延迟信号SD1，其中控制信号SC1用以调整延迟器110的延迟时间。边缘检测器130根据延迟信号SD1和输入数据DATAIN，产生一边缘信号SE。更详细地说，边缘检测器130用以检测延迟信号SD1和输入数据DATAIN的上升边缘(RisingEdge)或(且)下降边缘(Falling Edge)，并据以产生边缘信号SE。延迟器120用以延迟边缘信号SE，以产生延迟信号SD2。门式压控振荡器140根据延迟信号SD2和参考电位VREF，产生一输出恢复时钟脉冲CLKO。相位检测器150系用以检测延迟信号SD1和输出恢复时钟脉冲CLKO之间的相位差，以产生一相位信号SPH和一输出恢复数据DATAOUT。增益放大器160用以放大相位信号SPH一放大倍率K1，以产生控制信号SC1。值得注意的是，放大倍率K1可以是一正数或一负数，但不可以等于0。控制信号SC1可以用方程式1表示如下。
方程式1：
SC1＝K1*SPH，
其中，SPH代表相位信号，而K1代表增益放大器160的放大倍率。
在本发明一实施例中，锁相回路电路170包括：相位频率检测器(PhaseFrequency Detector，PFD)172、电荷帮浦(Charge Pump，CP)174、低通滤波器(Low Pass Filter，LPF)176、门式压控振荡器178，以及除频器(Divider)179。相位频率检测器172根据一参考时钟脉冲CLKR和一除频时钟脉冲CLKD产生一相位频率信号SPF。电荷帮浦174根据相位频率信号SPF，产生一电流信号SCR。低通滤波器176用以过滤电流信号SCR以产生参考电位VREF。门式压控振荡器178根据参考电位VREF和工作电位VDD，产生一振荡信号SSC。除频器179根据振荡信号SSC，产生除频时钟脉冲CLKD，其中除频时钟脉冲CLKD的频率为振荡信号SSC的频率的1/N倍(N为一正数)。值得注意的是，锁相回路电路170仅为一举例，本发明亦可使用其他种类的锁相回路电路。
图2A为显示根据本发明一实施例所述的边缘检测器130的示意图。如图2A所示，边缘检测器130可以是一与非门(NAND Gate)210，其根据延迟信号SD1和输入数据DATAIN，产生边缘信号SE。
图2B为显示根据本发明另一实施例所述的边缘检测器130的示意图。如图2B所示，边缘检测器130亦可以是一异或门(XOR Gate)220，其根据延迟信号SD1和输入数据DATAIN，产生边缘信号SE。
图3为显示根据本发明另一实施例所述的时钟脉冲数据恢复电路300的示意图。图3所示的时钟脉冲数据恢复电路300和图1所示的时钟脉冲数据恢复电路100相似，而差异处仅为下列所述。增益放大器160和其回授路径皆被移除，而加入另一增益放大器180。增益放大器180用以放大相位信号SPH一放大倍率K2，以产生控制信号SC2。值得注意的是，放大倍率K2可以是一正数或一负数，但不可以等于0。控制信号SC2可以用方程式2表示如下。
方程式2：
SC2＝K2*SPH，
其中，SPH代表相位信号，而K2代表增益放大器180的放大倍率。
在本实施例中，延迟器120根据控制信号SC2，延迟边缘信号SE以产生延迟信号SD2，其中控制信号SC2用以调整延迟器120之延迟时间。
图4为显示根据本发明再一实施例所述的时钟脉冲数据恢复电路400的示意图。图4所示的时钟脉冲数据恢复电路400和图1所示的时钟脉冲数据恢复电路100相似，而差异处仅为下列所述。时钟脉冲数据恢复电路400包括两个增益放大器160、180，其中，增益放大器160用以放大相位信号SPH一放大倍率K1，以产生控制信号SC1；而增益放大器180用以放大相位信号SPH一放大倍率K2，以产生控制信号SC2。放大倍率K1、K2可以分别为一正数、一负数，或是0；然而，必须注意的是，放大倍率K1、K2不可以同时为0。
本发明所提供的时钟脉冲数据恢复电路可以改善相位对齐，并且能降低位元错误率。本发明解决了传统的时钟脉冲数据恢复电路因工艺变异而造成输出不稳定的问题。
本发明虽以较佳实施例揭示如上，然其并非用以限定本发明的范围，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (10)

1.一种时钟脉冲数据恢复电路，包括：
一锁相回路电路，提供一参考电位；
一第一延迟器，根据一控制信号，延迟一输入数据以产生一第一延迟信号；
一边缘检测器，根据该第一延迟信号和该输入数据，产生一边缘信号；
一第二延迟器，延迟该边缘信号以产生一第二延迟信号；
一第一门式压控振荡器，根据该第二延迟信号和该参考电位，产生一输出恢复时钟脉冲；
一相位检测器，检测该第一延迟信号和该输出恢复时钟脉冲之间的相位差，以产生一相位信号和一输出恢复数据；以及
一增益放大器，放大该相位信号一放大倍率，以产生该控制信号。
2.如权利要求1所述的时钟脉冲数据恢复电路，其中该锁相回路电路包括：
一相位频率检测器，根据一参考时钟脉冲和一除频时钟脉冲产生一相位频率信号；
一电荷帮浦，根据该相位频率信号，产生一电流信号；
一低通滤波器，过滤该电流信号以产生该参考电位；
一第二门式压控振荡器，根据该参考电位和一工作电位，产生一振荡信号；以及
一除频器，根据该振荡信号，产生该除频时钟脉冲。
3.如权利要求1所述的时钟脉冲数据恢复电路，其中该边缘检测器为一与非门。
4.如权利要求1所述的时钟脉冲数据恢复电路，其中该边缘检测器为一异或门。
5.如权利要求1所述的时钟脉冲数据恢复电路，其中该放大倍率不等于0。
6.一种时钟脉冲数据恢复电路，包括：
一锁相回路电路，提供一参考电位；
一第一延迟器，延迟一输入数据以产生一第一延迟信号；
一边缘检测器，根据该第一延迟信号和该输入数据，产生一边缘信号；
一第二延迟器，根据一控制信号，延迟该边缘信号以产生一第二延迟信号；
一第一门式压控振荡器，根据该第二延迟信号和该参考电位，产生一输出恢复时钟脉冲；
一相位检测器，检测该第一延迟信号和该输出恢复时钟脉冲之间的相位差，以产生一相位信号和一输出恢复数据；以及
一增益放大器，放大该相位信号一放大倍率，以产生该控制信号。
7.如权利要求6所述的时钟脉冲数据恢复电路，其中该锁相回路电路包括：
一相位频率检测器，根据一参考时钟脉冲和一除频时钟脉冲产生一相位频率信号；
一电荷帮浦，根据该相位频率信号，产生一电流信号；
一低通滤波器，过滤该电流信号以产生该参考电位；
一第二门式压控振荡器，根据该参考电位和一工作电位，产生一振荡信号；以及
一除频器，根据该振荡信号，产生该除频时钟脉冲。
8.如权利要求6所述的时钟脉冲数据恢复电路，其中该边缘检测器为一与非门。
9.如权利要求6所述的时钟脉冲数据恢复电路，其中该边缘检测器为一异或门。
10.如权利要求6所述的时钟脉冲数据恢复电路，其中该放大倍率不等于0。
CN201210128314.0A 2011-12-05 2012-04-25 时钟脉冲数据恢复电路 Active CN103138750B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100144603 2011-12-05
TW100144603A TWI451700B (zh) 2011-12-05 2011-12-05 時脈資料回復電路

Publications (2)

Publication Number Publication Date
CN103138750A true CN103138750A (zh) 2013-06-05
CN103138750B CN103138750B (zh) 2016-05-04

Family

ID=48498143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210128314.0A Active CN103138750B (zh) 2011-12-05 2012-04-25 时钟脉冲数据恢复电路

Country Status (4)

Country Link
US (2) US8547152B2 (zh)
JP (1) JP5301723B2 (zh)
CN (1) CN103138750B (zh)
TW (1) TWI451700B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107918442A (zh) * 2016-10-10 2018-04-17 晨星半导体股份有限公司 频率调整装置以及调整频率的方法
WO2021212554A1 (en) * 2020-04-24 2021-10-28 Hong Kong Applied Science and Technology Research Institute Company Limited Advanced multi-gain calibration for direct modulation synthesizer
CN113810893A (zh) * 2021-11-17 2021-12-17 北京紫光青藤微系统有限公司 用于时钟信号恢复的装置及方法、nfc芯片

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI451700B (zh) * 2011-12-05 2014-09-01 Global Unichip Corp 時脈資料回復電路
US8803573B2 (en) * 2012-10-09 2014-08-12 Lsi Corporation Serializer-deserializer clock and data recovery gain adjustment
JP6032082B2 (ja) * 2013-03-25 2016-11-24 富士通株式会社 受信回路及び半導体集積回路
US8907706B2 (en) * 2013-04-29 2014-12-09 Microsemi Semiconductor Ulc Phase locked loop with simultaneous locking to low and high frequency clocks
CN105099410B (zh) * 2014-05-16 2018-08-28 瑞昱半导体股份有限公司 时脉资料回复电路与方法以及等化讯号分析电路与方法
GB2532491A (en) * 2014-11-21 2016-05-25 Nordic Semiconductor Asa AM demodulation
US10483989B2 (en) 2015-09-11 2019-11-19 Sony Semiconductor Solutions Corporation Phase-locked loop, phase-locking method, and communication unit
TWI637617B (zh) * 2016-10-03 2018-10-01 奇景光電股份有限公司 時脈資料回復電路與電子裝置
US10097341B1 (en) * 2017-08-30 2018-10-09 Keyssa Systems, Inc. Testing of clock and data recovery circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983506A (en) * 1975-07-11 1976-09-28 International Business Machines Corporation Acquisition process in a phase-locked-loop by gated means
US20070030754A1 (en) * 2005-08-03 2007-02-08 Micron Technology, Inc. Initialization scheme for a reduced-frequency, fifty percent duty cycle corrector
CN101510777A (zh) * 2008-02-14 2009-08-19 株式会社东芝 相位同步电路和接收器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6047357A (ja) * 1983-08-24 1985-03-14 Hitachi Ltd 直線導入器
JP2560113B2 (ja) * 1989-06-07 1996-12-04 日本電気ホームエレクトロニクス株式会社 データ復調回路
JPH03265312A (ja) * 1990-03-15 1991-11-26 Fujitsu Ltd Ｐｌｌ回路の同期時間短縮方式
JP3219063B2 (ja) * 1998-11-05 2001-10-15 日本電気株式会社 位相同期制御装置及び位相同期制御方法
ITMI20011291A1 (it) * 2001-06-19 2002-12-19 St Microelectronics Srl Metodo di calibrazione automatica di un sistema ad aggancio di fase
CN101677244B (zh) * 2003-12-11 2017-08-04 考文森智财管理公司 用于pll/dll的高输出阻抗电荷泵
US7512203B2 (en) * 2005-03-30 2009-03-31 Silicon Laboratories Inc. Data cleaning with an asynchronous reference clock
CN1968019A (zh) * 2005-11-16 2007-05-23 弥亚微电子（上海）有限公司 一种用于市电精确检测的全数字锁相环路
ATE472194T1 (de) * 2006-02-03 2010-07-15 Imec Vorrichtungen mit einer verzögerungsleitung zum anwenden einer variablen verzögerung auf ein taktsignal
JP4783245B2 (ja) * 2006-09-01 2011-09-28 株式会社日立製作所 送受信機、送信機、ならびに受信機
US7724161B1 (en) * 2006-12-12 2010-05-25 Marvell International Ltd. Truncation for three-level digital amplifier
EP2127186A2 (en) * 2007-03-20 2009-12-02 Nxp B.V. Fast powering-up of data communication system
JP5105072B2 (ja) * 2008-02-19 2012-12-19 Ｎｅｃエンジニアリング株式会社 タイミング情報採取装置
US8184762B2 (en) * 2008-11-06 2012-05-22 Iwatt, Inc. Digital phase lock loop with multi-phase master clock
JP5397025B2 (ja) * 2009-06-02 2014-01-22 ソニー株式会社 クロック再生装置および電子機器
EP2339753B1 (en) * 2009-12-24 2012-07-04 Nxp B.V. A digital phase locked loop
US8149035B2 (en) * 2010-02-02 2012-04-03 International Business Machines Corporation Multi-output PLL output shift
US8884710B2 (en) * 2011-10-25 2014-11-11 Invensense, Inc. Gyroscope with phase and duty-cycle locked loop
TWI451700B (zh) * 2011-12-05 2014-09-01 Global Unichip Corp 時脈資料回復電路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983506A (en) * 1975-07-11 1976-09-28 International Business Machines Corporation Acquisition process in a phase-locked-loop by gated means
US20070030754A1 (en) * 2005-08-03 2007-02-08 Micron Technology, Inc. Initialization scheme for a reduced-frequency, fifty percent duty cycle corrector
CN101510777A (zh) * 2008-02-14 2009-08-19 株式会社东芝 相位同步电路和接收器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107918442A (zh) * 2016-10-10 2018-04-17 晨星半导体股份有限公司 频率调整装置以及调整频率的方法
CN107918442B (zh) * 2016-10-10 2020-12-11 联发科技股份有限公司 频率调整装置以及调整频率的方法
WO2021212554A1 (en) * 2020-04-24 2021-10-28 Hong Kong Applied Science and Technology Research Institute Company Limited Advanced multi-gain calibration for direct modulation synthesizer
CN113810893A (zh) * 2021-11-17 2021-12-17 北京紫光青藤微系统有限公司 用于时钟信号恢复的装置及方法、nfc芯片
CN113810893B (zh) * 2021-11-17 2022-03-18 北京紫光青藤微系统有限公司 用于时钟信号恢复的装置及方法、nfc芯片

Also Published As

Publication number Publication date
JP5301723B2 (ja) 2013-09-25
US8648633B1 (en) 2014-02-11
CN103138750B (zh) 2016-05-04
US8547152B2 (en) 2013-10-01
JP2013118638A (ja) 2013-06-13
TWI451700B (zh) 2014-09-01
TW201325096A (zh) 2013-06-16
US20130141145A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
CN103138750B (zh) 时钟脉冲数据恢复电路
US7330058B2 (en) Clock and data recovery circuit and method thereof
US7965117B2 (en) Charge pump for phase locked loop
US20200127668A1 (en) Phase locked loop
US8019022B2 (en) Jitter-tolerance-enhanced CDR using a GDCO-based phase detector
US8971423B1 (en) Systems and methods for locking an oscillator to an incoming data signal
CN104539285A (zh) 数据时钟恢复电路
US10277389B2 (en) Phase detectors for clock and data recovery
US10122368B2 (en) Compact high speed duty cycle corrector
US7839220B2 (en) Phase-locked loop runaway detector
Lee et al. A 5.4/2.7/1.62-Gb/s receiver for DisplayPort version 1.2 with multi-rate operation scheme
US9197398B2 (en) Distributed phase-correction circuit
CN103516357B (zh) 轨到轨输入电压范围的电压控制振荡器
Huang et al. A 2.1-GHz third-order cascaded PLL with sub-sampling DLL and clock-skew-sampling phase detector
US6721380B2 (en) Fully differential CMOS phase-locked loop
CN114244350A (zh) 加速充电帮浦及锁相回路以及其操作方法
US8885787B2 (en) Clock and data recovery using LC voltage controlled oscillator and delay locked loop
US7266172B2 (en) Fully differential CMOS phase-locked loop
CN101594144A (zh) 锁相环路
US9806722B2 (en) High frequency delay lock loop systems
CN109150166B (zh) 一种锁相环路的带宽控制系统和方法
Lin et al. A 2.7-Gb/s clock and data recovery circuit based on D/PLL
Lee et al. A 5.4 Gb/s clock and data recovery circuit using the seamless loop transition scheme without phase noise degradation
Kalita et al. Design and implementation of a high speed clock and data recovery delay locked loop using SC filter
CN205249185U (zh) 锁相环

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant