TWI449049B - 具有動態的多種模式操作的非揮發性記憶體 - Google Patents

具有動態的多種模式操作的非揮發性記憶體 Download PDF

Info

Publication number
TWI449049B
TWI449049B TW097105441A TW97105441A TWI449049B TW I449049 B TWI449049 B TW I449049B TW 097105441 A TW097105441 A TW 097105441A TW 97105441 A TW97105441 A TW 97105441A TW I449049 B TWI449049 B TW I449049B
Authority
TW
Taiwan
Prior art keywords
flash memory
programming
storage mode
mbc
sbc
Prior art date
Application number
TW097105441A
Other languages
English (en)
Other versions
TW200845016A (en
Inventor
Jin-Ki Kim
Original Assignee
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mosaid Technologies Inc filed Critical Mosaid Technologies Inc
Publication of TW200845016A publication Critical patent/TW200845016A/zh
Application granted granted Critical
Publication of TWI449049B publication Critical patent/TWI449049B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Description

具有動態的多種模式操作的非揮發性記憶體
本發明係關於非揮發性記憶體。本發明尤其關於具有多種模式操作的非揮發性記憶體。
快閃記憶體是一種廣泛被用來作為諸如數位相機及可攜式數位音樂播放器等的消費電子產品的大量儲存裝置之經常被使用類型之非揮發性記憶體。廣泛被使用的快閃記憶體晶片之密度(目前)可高達4GB，其適用於流行的通用序列匯流排(USB)快閃碟，這是因為快閃記憶體晶片的尺寸較小。
8百萬像素數位相機以及具有音樂及視訊能力的可攜式數位娛樂裝置之出現已刺激了對能夠儲存大量資料的超高容量之需求，而單一快閃記憶體裝置無法滿足此種需求。因此，將多個快閃記憶體裝置結合在一記憶體系統中，以便有效地增加可用儲存容量。例如，此類應用可能需要20GB的快閃記憶體儲存密度。可針對硬碟機(Hard Disk Drive；簡稱HDD)應用而實現較高密度的系統。
第1圖是先前技術的典型快閃記憶體之一般方塊圖。快閃記憶體(10)包含：諸如控制電路(12)等的邏輯電路，用以控制快閃記憶體電路的各種功能；暫存器，用以儲存位址資訊、資料資訊、及命令資料資訊；高電壓電路，用以產生所需的編程及抹除電壓；以及核心記憶體電路，用 以存取記憶體陣列(14)。控制電路(12)包含一命令解碼器及邏輯，用以執行諸如讀取、編程、及抹除功能等的內部快閃記憶體作業。快閃記憶體(10)的所示電路方塊之功能是此項技術中習知的。熟悉此項技術者當可了解：第1圖所示之快閃記憶體(10)代表許多可能的組態中之一種可能的快閃記憶體組態。
第1圖所示之快閃記憶體(10)之記憶單元陣列(14)包含任何數目之記憶體組(bank)，而該記憶體組是特定快閃記憶體裝置所選擇之一設計參數。第2圖是第1圖所示記憶單元陣列(14)的一記憶體組(20)的組織之一示意圖。記憶體組(20)被組織成k+1的區塊(block)，且每一區塊包含i+1個分頁(page)。k及i都是整數值。每一分頁對應於被耦合到一共同字線之一列記憶單元。下文中將提供對區塊的記憶單元之詳細說明。
每一區塊包含一些NAND記憶單元串，而各記憶單元串具有多達i+1個被串聯配置且在電氣上相互耦合之快閃記憶單元(22)。因此，字線WL0至WLi被耦合到記憶單元串中之每一快閃記憶單元的閘極。被耦合到信號SSL(串選擇線)之一串選擇裝置(24)將該記憶單元串選擇性地連接到一位元線(26)，而被耦合到信號GSL(接地選擇線)之一接地選擇裝置(28)將該記憶單元串選擇性地連接到一諸如VSS等的一源極線。串選擇裝置(24)及接地選擇裝置(28)是n通道電晶體。
有j+1條由記憶體組(20)的所有區塊共用之位元線 (26)，且每一位元線(26)被耦合到每一區塊[0]至[k]中之一NAND記憶單元串。變數j是一整數值。每一字線(WL0至WLi)、SSL、及GSL信號被耦合到區塊中之每一NAND記憶單元串中之相同對應的電晶體裝置。如熟悉此項技術者當可了解的，沿著一字線的快閃記憶單元中儲存的資料被稱為一分頁的資料。
一資料暫存器(30)在記憶體組(20)之外被耦合到每一位元線，以便將一分頁之欲編程的資料儲存到一分頁的快閃記憶單元。資料暫存器(30)也包含一些感測電路，用以感測自一分頁的快閃記憶單元所讀取之資料。在編程作業期間，該等資料暫存器執行編程驗證作業，以便確保資料已被正確地編程到與所選擇的字線耦合之該等快閃記憶單元。一區塊內之編程通常開始於與WL0對應的分頁，且循序向上進行到WLi，以便填滿該區塊。或者，編程可開始於WLi，且循序向下進行到WL0。然後，編程自一新區塊的WL0繼續進行。在一裝置內，區塊通常被循序編程。
快閃記憶體(10)的快閃記憶單元可在兩種不同模式中之一種模式下儲存資料。可在每一記憶單元有單一位元(Single Bit per Cell；簡稱SBC)儲存模式或每一記憶單元有多個位元(Multiple Bit per Cell；簡稱MBC)儲存模式下儲存資料。在該SBC儲存模式下，正好一位元的資訊被儲存在一記憶單元中，以便代表兩種可能狀態中之一種狀態。在該MBC儲存模式下，兩位元被儲存在一記憶單元中，以便代表四種可能狀態中之一種狀態。當然，可將三 個位元或更多的位元儲存在一記憶單元中，但是爾後將使用兩個位元被儲存在一記憶單元之例子。在MBC儲存模式(每一記憶單元有兩個或更多個位元)下儲存資料之優點在於：使用相同數目的記憶單元時，儲存容量至少為SBC儲存模式下的兩倍。在SBC儲存模式或MBC儲存模式下儲存資料時，快閃記憶體(10)的主要電路實質上是相同的。因此，快閃記憶體製造商於製程期間施加一遮罩選項(mask option)，以便將快閃記憶體(10)配置成可執行特定SBC演算法或或特定MBC演算法。這是因為在SBC與MBC讀取及編程作業之間以不同的方式控制快閃記憶體電路。
第3圖示出在SBC儲存模式下的被抹除之記憶單元及被編程之記憶單元之一臨界電壓(Vt)分佈圖。由於製程及電壓供應的變化，被抹除及被編程之臨界電壓係分佈在一電壓範圍內。如第3圖所示，被抹除之記憶單元具有在-3伏特與-1伏特之間的一負臨界電壓，而被編程之記憶單元具有在1伏特與3伏特之間的一正臨界電壓。該等範圍係取決於記憶單元之所需臨界電壓。該等臨界電壓範圍例示了可被用於特定快閃記憶體裝置之可能臨界電壓，然而，熟悉此項技術者當可了解：對被用於被抹除及被編程之記憶單元之臨界電壓的選擇將取決於快閃記憶體裝置的設計及製程。熟悉此項技術者當可了解：不同的快閃記憶體裝置將有適合特定設計或應用之不同的臨界電壓範圍。
第4圖示出在MBC儲存模式下的被抹除之記憶單元及 被編程之記憶單元之臨界電壓(Vt)分佈圖。被抹除之記憶單元具有一負的臨界電壓，且有記憶單元將儲存的三個正的臨界電壓範圍，每一正的臨界電壓範圍對應於一不同的狀態。最好是應將每一狀態的最大及最小臨界電壓範圍最小化，但應將該等範圍間之間隔最大化。
習知快閃記憶體裝置在其無法再被用來可靠地儲存資料之前有次數有限的抹除-編程週期。更具體而言，快閃記憶單元會遭遇到編程/抹除週期的耗損，這種現象是快閃記憶單元因累積的編程及抹除作業而使其性能漸進的降低。請注意，必然先抹除一記憶體區塊，然後才以資料編程該記憶體區塊，因而可將該等週期稱為編程及抹除週期。熟悉此項技術者當可了解所有目前習知的快閃記憶體都被配置成區塊抹除，意指：如果只要修改一區塊中之一分頁的資料，就要抹除包含該分頁的整個區塊，該區塊包含被修改的分頁及未被修改的分頁。此種累積性編程及抹除作業之效應是使得記憶單元的編程及抹除特性遠離最佳特徵的改變。當記憶單元的性能降低時，必須有較高的編程及抹除電壓，才能將記憶單元編程或抹除至所需之臨界電壓。最後，記憶單元將無法正確地保存資料(亦即，所需之臨界電壓)。例如，目前SBC快閃記憶體的典型額定抹除-編程週期大約為100,000週期。然而，目前MBC快閃記憶體有較少的10,000額定界限週期。前文所述的抹除-編程週期只是例子，但是我們當了解：MBC抹除-編程週期比SBC抹除-編程週期低了顯著的倍數。
目前，大部分的可購得之快閃記憶體是MBC型，這是因為MBC型有相對於其晶片尺寸較大之儲存密度。雖然MBC型適用於大部分的消費者應用，但是該10,000週期的編程-抹除界限對資料編程及抹除頻繁的其他應用是不夠的。因此，當一MBC快閃記憶體到達其10,000週期的使用期限時，該MBC快閃記憶體即無法再被使用，而必須丟棄。此種問題對於諸如有更頻繁的編程-抹除週期之HDD應用等的商業應用更為嚴重。因為HDD應用需要比大部分的消費者應用更高的資料完整性，所以MBC快閃記憶體因其較短的10,000週期使用期限而不適用。
因此，最好是能提供一種適用於消費者及商業應用且具有較長的使用期限之快閃記憶體及快閃記憶體系統。
本發明實施例之一觀點是消除或減輕先前快閃記憶體系統的至少一種缺點。
在第一觀點中，提供了具有一記憶體陣列之快閃記憶體裝置。該快閃記憶體裝置包含一命令解碼器、一控制邏輯電路、以及用來編程記憶單元之快閃記憶體電路。該命令解碼器回應一外部編程命令，而發出一每一記憶單元有多個位元(MBC)編程命令及每一記憶單元有單一位元(SBC)編程命令中之一編程命令。該控制邏輯電路回應該每一記憶單元有多個位元編程命令或該每一記憶單元有單一位元編程命令，而執行一編程演算法。該快閃記憶體電 路回應該編程演算法，而編程該記憶體陣列之各記憶單元。根據本發明之一實施例，該命令解碼器包含用來發出SBC編程命令之一SBC命令解碼器、以及用來發出MBC編程命令之一MBC命令解碼器。
在本觀點之另一實施例中，該記憶體陣列包含：第一分部，該等第一分部被配置成回應該MBC編程命令而在一MBC儲存模式下儲存資料；以及第二分部，該等第二分部被配置成回應該SBC編程命令而在一SBC儲存模式下儲存資料。該等第一分部及該等第二分部可包括記憶體區塊或記憶體分頁。每一分部係與用來指定MBC儲存模式或SBC儲存模式的一模式標記相關聯，其中每一分部是該記憶體陣列中之一記憶體分頁。
在一第二觀點中，提供了一種將資料儲存在快閃記憶體裝置之方法。該方法包含下列步驟：將該快閃記憶體裝置的一分部自一第一儲存模式轉換至一第二儲存模式，該分部具有用來指示該第一儲存模式或該第二儲存模式之一對應的模式標記；以及將資料編程到該分部及一替代分部中之一分部。根據該觀點之一實施例，該第一儲存模式是每一記憶單元有多個位元(MBC)儲存模式，且該第二儲存模式是每一記憶單元有單一位元(SBC)儲存模式，而且係回應一預定準則而執行該轉換步驟。該預定準則是一MBC編程/抹除界限，且該轉換步驟包含下列步驟：將對應於該分部之一編程/抹除計數器之計數與該MBC編程/抹除界限比較。該編程步驟包含下列步驟：如果該編程/ 抹除計數器之計數小於該預定的MBC編程/抹除界限，則將資料編程到該分部；以及如果該編程/抹除計數器之計數至少是該預定的MBC編程/抹除界限，則將資料編程到該替代分部。該編程步驟可包含下列步驟：如果資料被編程到該替代分部，則抹除該分部；以及將對應於該分部之模式標記設定為用來指示該第二儲存模式之一狀態，或重定該編程/抹除計數器。
在該觀點之另一實施例中，該預定準則是資料的一特定設定檔(profile)，其中資料的該特定設定檔包括一組資料檔案類型。該編程步驟包含下列步驟：如果資料具有與特定設定檔一致之一設定檔，將資料編程到該分部；以及如果該設定檔與該特定設定檔不一致，將資料編程到該替代分部。在又一實施例中，該分部包括一區塊，其中該區塊具有一預定數目的分頁，或該分部包括一分頁，且一區塊中包含一預定數目的分頁。在另一實施例中，該第一儲存模式是每一記憶單元有單一位元(SBC)儲存模式，且該第二儲存模式是每一記憶單元有多個位元(MBC)儲存模式，而且該轉換步驟包含下列步驟：將對應於該分部的一SBC編程/抹除計數器之計數與一回收界限比較；以及如果該編程/抹除計數器之計數小於該回收界限，則檢查對應於該分部的一鎖定位元(lock bit)之狀態。該轉換步驟進一步包含下列步驟：如果該鎖定位元之狀態為偽(false)，則改變對應於該分部的一模式標記之狀態。該轉換步驟進一步包含下列步驟：在改變了該模式標記的狀態之後，將 該鎖定位元設定為真(true)。
在一第三觀點中，提供了一種多模式快閃記憶體裝置。該多模式快閃記憶體裝置包含一記憶體陣列，該記憶體陣列具有一些快閃記憶單元，用以在SBC儲存模式下於每一記憶單元中儲存單一位元(SBC)，並在MBC儲存模式下於每一記憶單元中儲存多個位元(MBC)。根據該觀點之實施例，該記憶體陣列的一第一區塊儲存SBC資料，且該記憶體陣列的一第二區塊儲存MBC資料，或該記憶體陣列的一區塊中之一第一分頁儲存SBC資料，且該記憶體陣列的該區塊中之一第二分頁儲存MBC資料，其中該第一分頁及該第二分頁分別儲存一模式標記，該模式標記具有用來指示SBC資料或MBC資料的存在之一邏輯狀態。
在一第四觀點中，提供了一種在一快閃記憶體系統中於每一記憶單元有多個位元(MBC)儲存模式及每一記憶單元有單一位元(SBC)儲存模式之其一之下選擇性地編程資料之方法。該方法包含下列步驟：接收資料；決定該資料的高可靠性等級或低可靠性等級；如果決定該資料屬於高可靠性，則在SBC儲存模式下編程該資料；以及如果決定該資料屬於低可靠性，則在MBC儲存模式下編程該資料。在本觀點之一實施例中，在SBC儲存模式下編程資料之該步驟包含下列步驟：將資料編程到一快閃記憶體裝置的一記憶體陣列中之被選擇的SBC分頁；以及將對應於每一被選擇的SBC分頁之模式標記設定為第一狀態。 此外，在MBC儲存模式下編程資料之該步驟包含下列步驟：將資料編程到該快閃記憶體裝置的該記憶體陣列中之被選擇的MBC分頁；以及將對應於每一被選擇的MBC分頁之模式標記設定為第二狀態。
在一第五觀點中，提供了一種自具有每一記憶單元有多個位元(MBC)分頁及每一記憶單元有單一位元(SBC)分頁之一快閃記憶體系統讀取資料之方法。該方法包含下列步驟：接收用來讀取快閃記憶體陣列的至少一分頁之讀取位址；如果對應於該至少一分頁之模式標記係處於第一邏輯狀態，則在該讀取位址上執行一MBC讀取作業；以及如果對應於該至少一分頁之模式標記係處於第二邏輯狀態，則在該讀取位址上執行一SBC讀取作業。該方法包含下列步驟：在接收該讀取位址之前，先以對應於該快閃記憶體陣列的每一分頁之模式標記初始化一位址映射表。在本觀點之一實施例中，初始化之該步驟包含下列步驟：啟動該快閃記憶體陣列；讀取該快閃記憶體陣列的每一分頁中儲存之模式標記；以及以對應於該快閃記憶體陣列的每一分頁之邏輯位址登錄點(entry)而儲存該等模式標記。讀取模式標記之該步驟包含下列步驟：執行一SBC讀取作業，以便讀取該快閃記憶體陣列的每一分頁中之模式標記。在另一實施例中，該接收步驟包含下列步驟：自一快閃記憶體控制器將一外部讀取命令發出到一快閃記憶體裝置，其中係回應該讀取位址及對應於該讀取位址的模式標記位元之邏輯狀態，而產生該外部讀取命令。執行MBC讀 取作業之該步驟可包含下列步驟：將該快閃記憶體裝置內之該外部讀取命令解碼；以及發出一內部MBC讀取命令及一內部SBC讀取命令中之其一。
對此項技術具有一般知識者在配合各附圖而參閱下文中對本發明特定實施例的說明之後，將可易於了解該等所述實施例之其他觀點及特徵。
一般而言，至少某些實施例提供了一種延長快閃記憶體裝置的使用期限之方法及系統。可將該快閃記憶體裝置動態地配置成在每一記憶單元有單一位元(SBC)儲存模式或每一記憶單元有多個位元(MBC)儲存模式下儲存資料，因而SBC資料及MBC資料共存於相同的記憶體陣列內。該記憶體裝置被稱為多模式快閃記憶體裝置。該記憶體的每一分頁中儲存之一或多個模式標記位元被用來指示將資料儲存在對應的記憶體區塊時所使用的儲存模式之類型。一控制器監視對應於每一分頁的編程-抹除週期之數目，而選擇性地改變儲存模式，以便將該多模式快閃記憶體裝置之使用期限最大化。
可將所述之實施例應用於諸如第1圖所示之單一MBC快閃記憶體裝置以及諸如第5及6圖所示之MBC快閃記憶體裝置之系統。
第5圖是與一主機系統(102)整合的一快閃記憶體系統(100)。快閃記憶體系統(100)包含與主機系統(102)通訊之 一快閃記憶體控制器(104)、以及多個多模式快閃記憶體裝置(106)。主機系統(102)將包含諸如一微控制器、一微處理器、或一電腦系統等的一處理裝置。第5圖所示之快閃記憶體系統(100)被配置成包含一通道(108)，其中各多模式快閃記憶體裝置(106)係平行地被耦合到通道(108)。熟悉此項技術者當可了解：記憶體系統(100)可具有較多或較少的與其耦合之記憶體裝置。
通道(108)包含一組共用之匯流排(圖中未示出)，而匯流排包含資料及被耦合到所有記憶體裝置(106)之控制線。雖然圖中未示出，但是係以快閃記憶體控制器(104)提供的各別之晶片選擇信號起動/抑制每一記憶體裝置。快閃記憶體控制器(104)負責根據主機系統(102)的作業而將命令及資料經由通道(108)發出到一被選擇的記憶體裝置(106)。自該等記憶體裝置讀取的資料係經由通道(108)而被傳送回到快閃記憶體控制器(104)及主機系統(102)。通常將快閃記憶體系統(100)稱為多點傳輸(multi-drop)組態，其中該等多模式快閃記憶體裝置(106)係平行地被耦合到通道(108)。熟悉此項技術者當可了解：快閃記憶體控制器(104)可具有多個通道，每一通道具有以多點傳輸組態被耦合之一些快閃記憶體裝置(106)。每一多模式快閃記憶體裝置(106)都被實施為具有第2圖所示之記憶體組組織之NAND快閃記憶體裝置。該等快閃記憶體裝置(106)可具有相同的容量或不同的容量。
第6圖是具有以序列方式被耦合的記憶體裝置的一快 閃記憶體系統之一方塊圖。快閃記憶體系統(120)包含與主機系統(124)通訊之一快閃記憶體控制器(122)、以及四個以序列方式被耦合之多模式快閃記憶體裝置(126)。該等四個快閃記憶體裝置中之每一快閃記憶體裝置具有一輸入/輸出電路，用以協助各記憶體裝置間之作業。於2005年12月30日提出申請且共同擁有之美國專利申請案11/354,023以及於2006年7月31日提出申請且共同擁有之美國專利申請案11/496,278中說明了此種快閃記憶體裝置之一例子。
根據一實施例，該多模式快閃記憶體裝置背預設為在MBC儲存模式下儲存資料。係執行一使用期限延長機制，而延長每一多模式快閃記憶體裝置之使用期限。第7圖是一使用期限延長機制之一流程圖。
第一步驟是通常係回應一編程指令而執行之記憶單元轉換步驟(200)。監視被配置在MBC儲存模式下之所有分部之編程/抹除週期，且將到達一預定界限的任何分部自動地轉換到SBC儲存模式。分部是可被轉換的記憶單元之最小單位或群組，例如，一記憶體區塊或一分頁。這是因為到達該預定界限的任何MBC儲存模式分部將無法再可靠地儲存資料，但是該等分部可被用來在一設定次數的編程/抹除週期中於SBC儲存模式下儲存資料。如果不再保存在SBC儲存模式下儲存的資料，則該記憶單元轉換演算法亦將分部自SBC儲存模式轉換為MBC儲存模式。
然後進入步驟(202)，此時根據所選擇的儲存模式而 編程資料。在系統預設下，所有記憶體區塊分部都被設定為在MBC儲存模式下儲存資料。然而，如果使用者選擇儲存需要較高儲存可靠性之資料，則至少所需數目的分部被，且被設定為在SBC儲存模式下儲存資料。快閃記憶體控制器(例如，104或122)可被配置成將一些特定資料檔案延伸檔名類型識別為需要較高儲存可靠性的資料檔案。例如，在WindowsTM作業系統平台中具有“.exe”延伸檔名的可執行應用程式將在SBC儲存模式下被儲存，而具有“.avi”延伸檔名的視訊資料檔案則不需要較高的儲存可靠性。因此，被配置在SBC儲存模式下之分部將有比被配置在MBC儲存模式下之分部較長的使用期限。
使用使用期限延長機制的上述步驟中之任何步驟時，將會延長多模式快閃記憶體裝置之使用期限。然而，在該多模式快閃記憶體裝置的作業期間，使用了兩個步驟時，將到達最大的使用期限。
第8a及8b圖示出將記憶體的分部自MBC儲存模式轉換為SBC儲存模式以及反向的轉換，其中一分部目前是一記憶體區塊。為了便於圖示，第8a圖所示之多模式快閃記憶體裝置(300)包含四個記憶體區塊(302)，該等四個記憶體區塊中之每一記憶體區塊包含四個分頁(304)。假設記憶體裝置(300)使其所有的區塊(302)於開始時都被設定為在MBC儲存模式下儲存資料，且接受前文中參照第7圖所述的由使用者促成的或自動的記憶單元轉換演算法。因此，例如，多模式快閃記憶體裝置(300)具有第8a圖所 示之SBC及MBC分頁的組態，其中有陰影的區塊被設定為在SBC儲存模式下儲存資料，沒有陰影的區塊被設定為在MBC儲存模式下儲存資料。
第8b圖示出在分頁(304)已被轉換之後的多模式快閃記憶體裝置(300)之映射。在第一例子中，已決定包含分頁(306)、(308)、(310)、及(312)之MBC儲存模式區塊已到達預定數目之編程/抹除週期。因此，該等區塊被轉換為SBC儲存模式。監視區塊(302)中之每一分頁(304)的編程/抹除週期，且當該等分頁中之至少一分頁到達該預定數目時，執行區塊轉換。
在第二例子中，已決定包含分頁(314)、(315)、(316)、及(317)之SBC儲存模式區塊不再儲存資料。當該區塊中之資料被抹除且該區塊中不儲存任何其他資料時，即可作出上述決定。檢查SBC分頁(314)、(315)、(316)、及(317)的SBC編程/抹除週期之數目，且將因該等分頁的各別SBC編程/抹除週期中之至少一週期已到達一預定界限，而將整個區塊轉換回MBC儲存模式。下文中將說明與MBC至SBC儲存模式以及SBC至MBC儲存模式的轉換有關之特定細節。
第8a及8b圖示出SBC儲存模式與MBC儲存模式之間的基於區塊的分部之轉換。第8c及8d圖示出SBC儲存模式與MBC儲存模式之間的基於分頁的分部之轉換。如第8c圖所示，分頁(318)及(320)被設定為在MBC儲存模式下儲存資料，且分頁(322)及(324)被設定為在SBC儲存 模式下儲存資料。在該第一例子中，藉由監視編程/抹除週期而決定：分頁(318)及(320)已到達預定的MBC編程/抹除週期界限。因此，執行個別分頁轉換為SBC儲存模式。在該第二例子中，藉由監視編程/抹除週期而決定：分頁(322)及(324)已到達一預定界限。因此，執行個別分頁轉換為MBC儲存模式。
藉由檢查該等分頁(304)中之一分頁中儲存的一模式標記(至少一位元)，而完成對記憶體裝置(300)中之任何區塊(302)的儲存模式之決定。因而可讓記憶體裝置(300)對被選擇的區塊(302)執行適當的編程及讀取作業。第9圖示出一分頁(304)，尤其示出該分頁的被分配之欄位。分頁(304)包含一使用者資料欄位(350)及一備用資料欄位(352)。使用者資料欄位(350)儲存自使用者接收的資料，而備用資料欄位(352)被保留給快閃記憶體裝置或快閃記憶體控制器使用。在本例子中，使用者資料欄位(350)的容量是2KB，而備用資料欄位(352)的容量是64KB。在備用資料欄位(352)中，一或多個位元被指定為一儲存模式標記(354)，且數個位元被指定為用來追蹤對該分頁執行的MBC編程/抹除週期的數目之一編程/抹除週期計數器(356)。
包含了一SBC計數器(358)，用以追蹤該分頁執行的SBC編程/抹除週期之總數，以便支援SBC至MBC以及後續的MBC至SBC轉換。一例示應用是：使用SBC儲存模式而在高速下編程資料，且於稍後轉換為MBC儲存模式 ，以便在閒置期間提高記憶體容量。可提供一或有的鎖定位元(360)，用以防止SBC儲存模式分頁被轉換為MBC儲存模式。下文中將說明該特徵之進一步細節。雖然記憶體區塊(302)將包含任何數目之分頁(304)，但是可選擇該等分頁(304)中之任何一或多個分頁來儲存標記位元、SBC計數器值、以及對應於記憶體區塊(302)的或有之鎖定位元。
多模式快閃記憶體裝置(300)將模式標記(354)用來決定所要使用的特定讀取、編程、及抹除演算法。如前文所述，涉及特定電壓位準的設定及控制信號的時序之讀取及編程演算法對於在SBC及MBC儲存模式下被儲存的資料將有所不同。熟悉此項技術者都習知此種差異。尤其，如果將要被讀取或編程的一分部(例如，一區塊)已使其對應的模式標記(354)被設定為一特定的邏輯狀態，則該快閃記憶體裝置將執行MBC儲存模式演算法。否則，則該快閃記憶體裝置將執行SBC儲存模式演算法。則該多模式快閃記憶體裝置之命令解碼器及邏輯電路控制SBC及MBC儲存模式特定演算法之執行。
在某些實施例中，該多模式快閃記憶體裝置將包含執行SBC及MBC儲存模式特定作業所需的所有電路及控制邏輯。請注意，一MBC快閃記憶體裝置通常包含一SBC快閃記憶體裝置所使用的所有電路。專用MBC與SBC快閃記憶體裝置間之主要差異是用來執行該等演算法之控制電路及邏輯電路。
第10圖是包含一多模式快閃記憶體裝置的一快閃記憶體系統之一方塊圖。快閃記憶體系統(400)包含一快閃記憶體控制器(402)以及一多模式快閃記憶體裝置(404)。雖然為了圖式的方便而只示出一裝置(404)，但是系統(400)可包含任何數目之被耦合到相同通道的裝置(404)，且系統(400)可包含任何數目之通道。現在將說明快閃記憶體控制器(402)及多模式快閃記憶體裝置(404)之細節。
快閃記憶體控制器(402)之一典型組件是一邏輯至實體位址轉換器(406)，該位址轉換器(406)負責將主機系統提供之每一邏輯位址映射至該多模式快閃記憶體裝置中之一對應的實體位址。熟悉此項技術者當可了解：位址映射被用來確保在資料被移動或被重新編程以執行損耗平均(wear leveling)作業時，該資料之邏輯位址一貫地指向該資料在記憶體陣列中之實際實體位置。此外，該轉換器通常被實施為一位址映射表。根據本實施例，取得多模式快閃記憶體裝置(404)的每一分部之每一模式標記(MODE)，且連同該分部在該映射表中之對應的邏輯位址條目而儲存該模式標記。如果該分部是一區塊，則儲存對應於該區塊的邏輯位址之對應的模式標記。或者，如果該分部是一分頁，則取得並儲存每一分頁之模式標記。因此，快閃記憶體控制器(402)將發出具有與被選擇的位址相關聯的儲存模式類型有關的資訊之外部命令(CMD)。
第10圖所示之多模式快閃記憶體裝置(404)包含：其中包含命令解碼器(408)及控制邏輯(410)之一多模式控制 電路(405)、快閃記憶體電路(412)、以及一記憶體陣列(414)。為了圖式的清晰，已將快閃記憶體電路(412)及記憶體陣列(414)簡化，然而，熟悉此項技術者當可了解：這些電路方塊包含了用來確保多模式快閃記憶體裝置(404)的正確作業之所有必要組件。命令解碼器(408)接收快閃記憶體控制器(402)所發出的外部命令CMD，將該外部命令CMD解碼，並將一對應的內部控制命令發出到控制邏輯(410)。熟悉此項技術者當可了解：該外部命令CMD將包含諸如將要被執行的作業類型、將要被編程的使用者資料、以及將要被編程的資料或將要被讀取的資料之位址等的資訊。控制邏輯(410)是一狀態機，該狀態機具有用來執行其中包括諸如編程驗證作業等的任何補充作業之所有標準SBC及MBC讀取及編程作業之邏輯。控制邏輯(410)也包含用來執行下文中將要說明的多模式快閃記憶體裝置特有的邏輯功能之邏輯電路。
命令解碼器(408)包含一MBC命令解碼器(416)、一SBC命令解碼器(418)、以及一共同命令解碼器(420)。MBC命令解碼器(416)發出諸如MBC讀取命令RD_MBC及MBC編程命令PGM_MBC等的MBC儲存模式特定命令。SBC命令解碼器(418)發出諸如SBC讀取命令RD_SBC及SBC編程命令PGM_SBC等的SBC儲存模式特定命令。共同命令解碼器(420)發出諸如抹除命令等的不是針對SBC或MBC儲存模式而被配置的記憶體分部特定之命令。圖中係將該等三個子命令解碼器(416)、(418)、及(420) 示為不同的電路方塊，以便示出命令解碼器(408)發出的命令類型之分類，但不必然表示用來產生該等命令的特定電路或邏輯群組。
現在將參照第11圖所示之流程圖而說明快閃記憶體系統(400)之一般作業。在執行所示作業方法的步驟之前，假設：模式標記資訊已被載入到位址轉換器(406)。現在，在步驟(450)中，接收到一主機要求，該主機要求可包括諸如一讀取或編程要求。該要求將包含將資料編程到多模式快閃記憶體裝置(404)的邏輯位址、或自多模式快閃記憶體裝置(404)讀取資料的邏輯位址。在步驟(452)中，快閃記憶體控制器(402)查詢位址映射表，並根據所要求的邏輯位址及該位址映射表中之對應的模式標記的狀態，而產生其中包含與要求的儲存模式(SBC或MBC儲存模式)作業的必要類型有關的指示之適當的命令CMD。在步驟(454)中，將命令解碼器(408)所接收的該CMD命令解碼，且MBC命令解碼器(416)或SBC命令解碼器(418)發出SBC儲存模式或MBC儲存模式讀取/編程命令。當然，該CMD命令可能是諸如共同命令解碼器(420)發出的抹除作業等的非特定儲存模式命令。在步驟(456)中，控制邏輯(410)執行所要求的演算法，並以適當之方式控制必要的多模式快閃記憶體電路(412)。
在多模式快閃記憶體裝置(404)執行任何作業之前，先以該模式標記設定快閃記憶體控制器(402)的該位址映射表之起始值。最好是在諸如快閃記憶體系統(400)的啟 動期間等的並未執行任何使用者作業之期間執行該位址映射表之起始值設定。第12圖是設定位址映射表的起始值的一方法之一流程圖。在步驟(500)中，啟動快閃記憶體系統(400)。然後在步驟(502)中，快閃記憶體裝置(404)掃描其記憶體陣列，以便存取所有其標記位元之邏輯狀態。藉由執行快閃記憶體裝置(404)中之所有分頁的讀取作業，並只將模式標記資訊(MODE)提供給快閃記憶體控制器(402)，而完成上述步驟。如果同時讀出了整個分頁的資料，則只使用標記位元，且不理會自該等分頁讀出的其餘資料。然後在步驟(504)中以該MODE標記資料填入該位址映射表。
為了將速度最大化，並簡化模式標記讀出程序，使用SBC儲存模式讀取演算法讀出所有的分頁。更具體而言，該SBC讀取演算法偵測標記位元的被抹除狀態是否存在。可將兩個二進位邏輯狀態用來決定分部(亦即，諸如區塊或分頁)的SBC或MBC儲存模式組態。最好是在製造/測試期間預先編程快閃記憶體裝置，使該快閃記憶體裝置的所有模式標記位元都被設定為用來指示將在MBC儲存模式下編程資料之一邏輯狀態(被抹除狀態)。在標準作業期間，將對快閃記憶體裝置(404)執行編程及抹除作業，因而最終將有至少一分部(不論是記憶體的一分頁或區塊)之模式標記被改變。
第13圖是藉由自動地改變模式標記的狀態而延長多模式快閃記憶體裝置(404)的使用期限之一方法之一流程圖 。該方法概述了在改變一模式標記之前的特定準則或條件。該方法開始於步驟(550)，此時資料被編程到該多模式快閃記憶體裝置。假設在該多模式快閃記憶體裝置的記憶體陣列中有SBC儲存模式分部及MBC儲存模式分部之混合。因此，在步驟(550)中，將執行一SBC或MBC編程作業。
在步驟(552)中，在一編程/抹除週期之後，監視記憶體陣列的每一分部的編程週期之數目。或者，可在一編程/抹除週期之前，先執行該監視步驟。請注意，對記憶體的一分部執行的每一編程作業之前的某一時點有一先執行的抹除作業，因而抹除週期及編程週期的數目實質上是相同的。該位址映射表可包含用於每一分部的一編程/抹除計數器，且開始時係以分頁的備用資料欄位(352)中儲存的一對應之計數器值填入該編程/抹除計數器。可在該系統的啟動期間載入該等計數器值，且在資料被編程時將該等計數器值設定回該分頁。步驟(552)中之監視作業包含下列步驟：將目前被編程的一或多個分部的編程/抹除計數器之計數與一預定界限比較。有兩個作為依據的預定界限。一個界限是SBC儲存模式界限，而另一個界限是MBC儲存模式界限。例如，MBC儲存模式分部將有10,000編程/抹除週期之界限，且SBC儲存模式分部將有100,000編程/抹除週期之界限。在完成編程作業之前或之後，執行該比較。然後，如果到達了適用的預定界限，則採取三種可能行動中之一種行動。
第一種可能的行動是在步驟(554)中將MBC儲存模式分部轉換為SBC儲存模式，而延長該等分部之使用期限。因此，把將被轉換的MBC儲存模式分部中目前儲存的任何資料移到或編程到可用的MBC儲存模式分部。然後在步驟(556)中，改變該位址映射表中之對應的模式標記位元，以便指示該等分部被設定為SBC儲存模式。當資料被編程到分頁時，設定該分頁之標記位元欄位。
第二種可能的行動是在步驟(558)中將SBC儲存模式分部轉換為MBC儲存模式，而回收該等分部。該程序是步驟(554)中述及的程序之反向程序。係在兩個條件下執行回收，第一個條件是SBC編程/抹除週期之數目是在小於標準SBC界限(該標準SBC界限可以是100,000週期)的一預定值之下。這是因為被編程到接近100,000週期之SBC記憶單元的性能將將低到無法在MBC儲存模式可靠地儲存資料之狀態。所以，使用一較低之SBC轉MBC的回收界限。選擇該較低的界限，使該等分部將可靠地確保10,000編程/抹除週期之標準MBC界限。在一實施例中，該較小的SBC轉MBC回收界限將對應於MBC界限。例如，如果MBC界限是10,000週期，則在SBC記憶單元經歷了10,000或更少次SBC編程/抹除週期之情形下，可將該等SBC記憶單元轉換為MBC儲存模式。第二個條件是不再使用SBC分部中儲存的資料，亦即，資料已被抹除且不被重新編程到相同的分部。當一分部被抹除時，即更新位址映射表，以便指示該分部是空出的。一旦滿足了這 兩個條件之後，即在步驟(556)中改變位址映射表中之模式標記狀態。因此，回收此種SBC分部以便得到高密度儲存是有利的。
第三種可能的行動是：當SBC分部已到達其SBC編程/抹除週期界限時，在步驟(560)中使該等SBC分部退休。在此種情形中，只需映射出該等分部，且不再被該快閃記憶體系統使用。無法使用的分部之映射出(mapping out)是快閃記憶體系統中之習知作業。然而，在此時點之前，分部將在MBC及SBC儲存模式下儲存資料，因而將分部的使用期限最大化。
前文所述之實施例假設多模式快閃記憶體預設使其所有分部被配置成在MBC儲存模式下儲存資料。然而，主機系統可將任何MBC儲存模式分部轉換為SBC儲存模式。第14圖是主機系統可選擇性地編程MBC及SBC儲存模式資料的方法之一流程圖。可將該方法執行為第13圖所示之使用期限延長方法中之步驟(550)的一次常式。於步驟(600)中開始時，快閃記憶體控制器將自主機接收一編程指令，並識別將要被編程的資料之類型。資料類型可能是諸如JPEG等的影像檔案、諸如試算表或文字文件等的各種應用程式資料檔案、以及可執行程式等的資料類型。因為每一檔案將有一特定的延伸檔名，所以該快閃記憶體控制器將識別該特定的延伸檔名。該快閃記憶體控制器然後在步驟(602)中決定該資料檔案是否需要高可靠性。可諸如檢查其中包含被視為需要高可靠性的所有資料類型之一 表，而執行上述步驟。例如，可將可執行程式視為需要高可靠性。請注意，主機系統可預先選擇需要高可靠性之資料類型。
如果該資料類型並未出現在該表，則該方法繼續進入步驟(604)，且該多模式快閃記憶體裝置在MBC儲存模式下編程資料。更具體而言，該快閃記憶體控制器自其位址映射表中識別模式標記被設定為MBC儲存模式之空出的分部，並將適當之MBC編程命令發出到該多模式快閃記憶體裝置。該多模式快閃記憶體裝置在接收到該命令之後，將以前文中參照第10圖所述之方式繼續進行內部編程作業。一旦內度編程驗證作業決定了資料已被成功地編程之後，即在步驟(606)中遞增該位址映射表中對應於被選擇的分頁之編程/抹除計數器之計數。
回到步驟(602)，如果該資料類型出現在該表，則該方法繼續進入步驟(608)，此時該快閃記憶體控制器檢查是否有可用的空出之SBC儲存模式分部。如果有可用的空出之SBC儲存模式分部，則在步驟(610)中指示該多模式快閃記憶體裝置在SBC儲存模式下將資料編程到對應的實體位置。否則，在步驟(612)中藉由反轉必要的MBC儲存模式分部之模式標記，而將該等分部轉換為SBC儲存模式。然後執行步驟(610)，以便在SBC儲存模式下編程資料。在步驟(610)中之SBC儲存模式編程之後，在步驟(606)中遞增對應的編程/抹除計數器之計數。因此，使用者選擇性地在MBC或SBC儲存模式下編程多模式快閃 記憶體裝置中之資料。
前文所述之方法將資料檔案類型分類為高或低可靠性類型。在一替代實施例中，可將資料檔案類型分類為不同的可靠性等級。然後，主機系統可設定一臨界值，用以決定要將哪些可靠性等級分類為高可靠性資料。
如前文所述，該快閃記憶體系統可自動地執行使用期限延長演算法。第15圖是將MBC儲存模式分部自動地轉換為SBC儲存模式分部的一方法之一流程圖。在步驟(650)中，快閃記憶體控制器先接收一編程指令。例如，該編程指令是要修改該多模式快閃記憶體裝置的相同分部中儲存之一現有檔案。在步驟(652)中，將被選擇的分部的編程/抹除計數器之計數與MBC儲存模式的預定週期界限比較。如果計數器值小於該界限，則在步驟(654)中只須將資料編程到該多模式快閃記憶體裝置中之相同分部。否則，已到達了該界限，且在步驟(656)中將資料編程到新的分部。然後在步驟(658)中，抹除原始的分部，以便清除資料。最後在步驟(660)中，反轉該位址映射表中之原始分部的模式標記之狀態，因而將該等分部指定為SBC儲存模式分部。在步驟(662)中，重定被轉換為SBC儲存模式之該等分部的編程/抹除計數器，這是因為在該等分部的使用期限屆滿且無法再被使用之前還有一預定數目之SBC編程/抹除週期。
一替代的經過修改之序列是：編程資料；遞增計數器之計數；以及然後將編程/抹除計數器之計數與該預定週 期界限比較。如果計數器值小於該週期界限，則不採取任何進一步的行動。否則，將最近被編程的資料移到或重新編程到可用的MBC儲存模式分部。可在該系統閒置時，執行該重新編程作業。然後抹除原始分部，且將模式標記位元反轉。
將資料編程到SBC儲存模式分部之步驟與第15圖所示之步驟實質上相同。以SBC編程/抹除界限取代MBC編程/抹除界限，且如果SBC分部編程/抹除計數器之計數等於SBC編程/抹除界限，則只須使SBC儲存模式分部退休而不再使用。然後將該SBC資料編程到一可用之SBC儲存模式分部。如果只能使用MBC儲存模式分部，則執行第14圖所示之方法，以便將所需之MBC儲存模式分部轉換為SBC儲存模式，並編程資料。
在前文所述之實施例中，可將一計數器用來追蹤MBC編程/抹除週期，然後在被轉換為SBC儲存模式時，重新使用該計數器來追蹤SBC編程/抹除週期。根據一或有之實施例，如果可回收SBC分部，則提供各別的SBC及MBC編程/抹除計數器。
第16圖所示之方法概述了回收一SBC儲存模式分部之步驟。可在快閃記憶體系統工作期間的任何時間執行該方法。該方法開始於步驟(700)，此時識別空的(亦即，並未預期要儲存任何資料的)每一SBC儲存模式分部。在步驟(702)中，將SBC編程/抹除計數器之計數與MBC回收界限比較。如果該計數器之計數至少為該回收界限，則本 程序終止於步驟(704)，且該SBC儲存模式分部將不會被轉換為MBC儲存模式。另一方面，如果該SBC編程/抹除計數器之計數小於該回收界限，則在步驟(706)中檢查一鎖定位元之狀態。被設定為有效狀態之該鎖定位元指示第14圖所示之自動轉換方法先前已將現有的SBC分部自MBC儲存模式轉換為SBC儲存模式。換言之，如果該SBC儲存模式分部已用完了其MBC編程/抹除週期，則沒有將該分部自SBC儲存模式回收以便進一步用來作為一MBC儲存模式分部之理由。如果該鎖定位元並未被設定，則在步驟(708)中改變其對應的模式標記之狀態。在步驟(710)中，設定該鎖定位元，以便在該分部已被轉換回SBC儲存模式之情形下防止進一步回收該分部。
前文所述之方法提供了編程多模式快閃記憶體裝置中之資料並在編程作業期間延長多模式快閃記憶體裝置的使用期限之技術。在這些作業中，係將模式標記用來決定將要在MBC或SBC儲存模式下編程資料，並將模式標記用來執行該等模式間之自動轉換。一旦被編程之後，即將該模式標記用來決定將要執行的讀取作業之類型。第17圖是概述自多模式快閃記憶體裝置讀取資料之一方法。
開始於步驟(750)時，快閃記憶體控制器接收一讀取指令。該讀取指令將包含所需資料之邏輯位址。在步驟(752)中，該快閃記憶體控制器然後將檢查位址映射表，以便得知對應於該邏輯位址的模式標記位元之狀態。如果該模式標記的狀態是諸如邏輯“1”等的第一狀態，則產生 一MBC儲存模式讀取命令CMD，並將該MBC儲存模式讀取命令CMD提供給該多模式快閃記憶體裝置。該多模式快閃記憶體裝置於回應時，將在步驟(754)中將該命令解碼，並發出一RD_MBC命令。然後在步驟(756)中執行MBC讀取。否則，該多模式快閃記憶體裝置將在步驟(758)中發出一RD_SBC命令，然後在步驟(760)中執行一SBC讀取。不論讀取命令的特定類型為何，都將自該記憶體陣列讀出資料，並將資料提供給該快閃記憶體控制器。因此，使用者可自相同的多模式快閃記憶體裝置存取在SBC及MBC儲存模式下被編程的資料。
在所有前文所述之實施例中，以對使用者明顯之方式執行由該快閃記憶體控制器及該多模式快閃記憶體裝置執行之選擇性MBC或SBC程序。並沒有使用者要求的任何額外之指令或指令修改，這是因為係由該快閃記憶體控制器執行SBC/MBC儲存模式作業之所有決定。因此，以一主機系統實施本發明所述之快閃記憶體系統只需有最小的管理負擔。
因此，可控制多模式快閃記憶體裝置的前文所述之實施例，以便在SBC儲存模式或MBC儲存模式下選擇性地編程資料，因而在兩種儲存模式下被編程的資料同時共存在相同的記憶體陣列內。可根據被編程資料的類型而在使用者控制下執行該選擇性編程，及(或)經由預先設定的演算法而自動地執行該選擇性編程。藉由以兩種類型的儲存模式儲存資料，即可使多模式快閃記憶體裝置之使用期限 延長到超過只在MBC儲存模式下儲存資料的快閃記憶體裝置之使用期限。前文所述實施例中提到的分部可以是記憶體組、記憶體區塊、或分頁。
在前文之說明中，為了便於解說，述及許多細節，以便提供對各實施例的徹底了解。然而，熟悉本門技術者當可了解：這些特定細節不是實施該等實施例所必須的。在其他的情形中，係以方塊圖之形式示出習知的電氣結構及電路，以便不會模糊了該等實施例之觀點。例如，不論本發明中所述之實施例被實施為軟體常式、硬體電路、韌體、或以上各項之組合，都不提供特定之細節。
前文所述實施例之用意只是舉例。在不脫離最後的申請專利範圍所唯一界定的範圍下，熟悉此項技術者可對該等特定實施例作出各種改變、修改、及變化。
10‧‧‧快閃記憶體
12‧‧‧控制電路
14‧‧‧記憶單元陣列
20‧‧‧記憶體組
22‧‧‧快閃記憶單元
24‧‧‧串選擇裝置
26‧‧‧位元線
28‧‧‧接地選擇裝置
30‧‧‧資料暫存器
100,120,400‧‧‧快閃記憶體系統
102,124‧‧‧主機系統
104,122,402‧‧‧快閃記憶體控制器
106,126,300,404‧‧‧多模式快閃記憶體裝置
108‧‧‧通道
302‧‧‧記憶體區塊
304,306,308,310,312,314,315,316,317,318,320,322,324‧‧‧分頁
350‧‧‧使用者資料欄位
352‧‧‧備用資料欄位
354‧‧‧儲存模式標記
356‧‧‧編程/抹除週期計數器
358‧‧‧SBC計數器
360‧‧‧鎖定位元
406‧‧‧位址轉換器
405‧‧‧多模式控制電路
408‧‧‧命令解碼器
410‧‧‧控制邏輯
412‧‧‧快閃記憶體電路
414‧‧‧記憶體陣列
416‧‧‧MBC命令解碼器
418‧‧‧SBC命令解碼器
420‧‧‧共同命令解碼器
前文中已參照各附圖而以舉例方式說明了各實施例，在該等附圖中：第1圖是先前技術的快閃記憶體之方塊圖；第2圖是第1圖所示快閃記憶體裝置的一記憶體組的組織之一示意圖；第3圖是在每一記憶單元有單一位元儲存模式下的被抹除之記憶單元及被編程之記憶單元之一臨界電壓(Vt)分佈圖；第4圖是在每一記憶單元有多個位元儲存模式下的被 抹除之記憶單元及被編程之記憶單元之一臨界電壓(Vt)分佈圖；第5圖是一多點快閃記憶體系統之一方塊圖；第6圖是以序列方式配置的快閃記憶體系統之一方塊圖；第7圖是延長多模式快閃記憶體裝置的使用期限的一方法之一流程圖；第8a及8b圖示出在MBC儲存模式與SBC儲存模式之間轉換的記憶體區塊；第8c及8d圖示出在MBC儲存模式與SBC儲存模式之間轉換的分頁；第9圖是記憶體陣列的一分頁的各被分配欄位之示意圖；第10圖是包含一多模式快閃記憶體裝置的一快閃記憶體系統之一方塊圖；第11圖是操作第10圖所示快閃記憶體系統的一方法之一流程圖；第12圖是以模式標記資訊，起始化位址映射表的一方法之一流程圖；第13圖是延長多模式快閃記憶體裝置的使用期限的一方法之一流程圖；第14圖是以使用者可選擇之方式編程MBC及SBC儲存模式資料的一方法之一流程圖；第15圖是將MBC儲存模式分部自動地轉換為SBC儲 存模式分部的一方法之一流程圖；第16圖是回收SBC儲存模式分部的一方法之一流程圖；以及第17圖是自多模式快閃記憶體裝置讀取資料的一方法之一流程圖。

Claims (65)

  1. 一種快閃記憶體裝置，包含：一NAND快閃記憶體陣列，具有一記憶體區塊，該記憶體區塊具有一用以儲存每一記憶單元有多個位元(MBC)資料之一第一分頁；一命令解碼器，用以回應一外部編程命令，而發出一每一記憶單元有多個位元(MBC)編程命令及每一記憶單元有單一位元(SBC)編程命令中之其一的編程命令；一控制邏輯電路，用以回應該MBC命令或該SBC命令，而執行一編程演算法；以及用以編程之快閃記憶體電路，用以回應該編程演算法，而將該NAND快閃記憶體陣列中該記憶體區塊之一第二分頁儲存SBC資料。
  2. 如申請專利範圍第1項之快閃記憶體裝置，其中該命令解碼器包含用來發出SBC編程命令之一SBC命令解碼器、以及用來發出MBC編程命令之一MBC命令解碼器。
  3. 如申請專利範圍第1項之快閃記憶體裝置，其中該記憶體陣列包含：第一分部，該等第一分部被配置成回應該MBC編程命令而在一MBC儲存模式下儲存資料；以及第二分部，該等第二分部被配置成回應該SBC編程命令而在一SBC儲存模式下儲存資料。
  4. 如申請專利範圍第3項之快閃記憶體裝置，其中該等第一分部及該等第二分部包含一組記憶體分頁。
  5. 如申請專利範圍第3項之快閃記憶體裝置，其中每一分部係與用來指定該MBC儲存模式或該SBC儲存模式的一模式標記相關聯。
  6. 一種將資料儲存在NAND快閃記憶體裝置之方法，包含下列步驟：(a)啟動該NAND快閃記憶體裝置，以將至少一分部設定於一第一儲存模式或一第二儲存模式；(b)執行內部快閃操作，以於該NAND快閃記憶體裝置被啟動後回應命令；(c)將該快閃記憶體裝置的至少一分部自該第一儲存模式轉換至該第二儲存模式，以回應該等命令中之一特定命令；以及(d)將資料編程到設置於該第一儲存模式下之一第一分部或設置於該第二儲存模式下之一第二分部，以回應一編程命令。
  7. 如申請專利範圍第6項之方法，其中該第一儲存模式是每一記憶單元有多個位元(MBC)儲存模式，且該第二儲存模式是每一記憶單元有單一位元(SBC)儲存模式。
  8. 如申請專利範圍第7項之方法，其中係回應一預定準則而執行該轉換步驟。
  9. 如申請專利範圍第8項之方法，其中該預定準則是一MBC編程/抹除界限。
  10. 如申請專利範圍第9項之方法，其中該轉換步驟包含下列步驟：比較對應於該分部之一編程/抹除計數與該 MBC編程/抹除界限。
  11. 如申請專利範圍第10項之方法，其中該編程步驟包含下列步驟：如果該編程/抹除計數小於該預定的MBC編程/抹除界限，則將資料編程到該第一分部；以及如果該編程/抹除計數至少是該預定的MBC編程/抹除界限，則將資料編程到該第二分部。
  12. 如申請專利範圍第11項之方法，其中該編程步驟進一步包含下列步驟：如果資料被編程到該第二分部，則抹除該第一分部。
  13. 如申請專利範圍第11項之方法，其中該編程步驟進一步包含下列步驟：將對應於該第一分部之模式標記設定為用來指示該第二儲存模式之一狀態。
  14. 如申請專利範圍第11項之方法，其中該編程步驟進一步包含下列步驟：重定該編程/抹除計數。
  15. 如申請專利範圍第8項之方法，其中該預定準則是資料的一特定設定檔。
  16. 如申請專利範圍第15項之方法，其中資料的該特定設定檔包含一組資料檔案類型。
  17. 如申請專利範圍第16項之方法，其中該編程步驟包含下列步驟：如果資料具有與特定設定檔一致之一設定檔，則將該資料編程到該第一分部；以及如果該設定檔與該特定設定檔不一致，則將該資料編程到該第二分部。
  18. 如申請專利範圍第6項之方法，其中該第一分部包含一區塊，該區塊具有一預定數目的分頁。
  19. 如申請專利範圍第6項之方法，其中該第一分部包含一分頁，且一區塊中包含一預定數目的分頁。
  20. 如申請專利範圍第6項之方法，其中該第一儲存模式是每一記憶單元有單一位元(SBC)儲存模式，且該第二儲存模式是每一記憶單元有多個位元(MBC)儲存模式。
  21. 如申請專利範圍第20項之方法，其中該轉換步驟包含下列步驟：將對應於該第一分部的一SBC編程/抹除計數與一回收界限比較；以及如果該編程/抹除計數小於該回收界限，則檢查對應於該第一分部的一鎖定位元之狀態。
  22. 如申請專利範圍第21項之方法，其中該轉換步驟進一步包含下列步驟：如果該鎖定位元之狀態為偽，則改變對應於該第一分部的一模式標記之狀態。
  23. 如申請專利範圍第22項之方法，其中該轉換步驟進一步包含下列步驟：在改變了該模式標記的狀態之後，將該鎖定位元設定為真。
  24. 一種在一NAND快閃記憶體裝置中於每一記憶單元有多個位元(MBC)儲存模式及每一記憶單元有單一位元(SBC)儲存模式中之其一的儲存模式下選擇性地編程資料之方法，包含下列步驟：(a)接收資料；(b)決定該資料的高可靠性等級或低可靠性等級；(c)如果決定該資料屬於高可靠性，則在SBC儲存模式下編程該資料至SBC分部； (d)如果決定該資料屬於低可靠性，則在MBC儲存模式下編程該資料至MBC分部；以及(e)將任一該MBC分部之轉換至該SBC儲存模式，或將任一該SBC分部轉換至該MBC儲存模式。
  25. 如申請專利範圍第24項之選擇性地編程資料之方法，其中該轉換步驟包含下列步驟：將辨識出為該SBC分部或該MBC分部之儲存模式資料編程至該NAND快閃記憶體裝置。
  26. 如申請專利範圍第25項之選擇性地編程資料之方法，其中更包含下列步驟：防止一SBC分部轉換為該MBC儲存模式。
  27. 如申請專利範圍第26項之選擇性地編程資料之方法，其中該防止轉換包含編程鎖定資料以防止該MBC儲存模式資料之編程。
  28. 一種自具有每一記憶單元有多個位元(MBC)分頁及每一記憶單元有單一位元(SBC)分頁之一NAND快閃記憶體陣列讀取資料之方法，包含下列步驟：(a)接收用來讀取該NAND快閃記憶體陣列的該MBC分頁或該SBC分頁之讀取位址；(b)如果對應於該MBC分頁之模式標記係處於第一邏輯狀態，則在該讀取位址上執行一MBC讀取作業；以及(c)如果對應於該SBC分頁之模式標記係處於第二邏輯狀態，則在該讀取位址上執行一SBC讀取作業。
  29. 如申請專利範圍第28項之讀取資料之方法，包含 下列步驟：將具有對應於該快閃記憶體陣列的每一分頁之模式標記一位址映射表起始化，以接收該讀取位址。
  30. 如申請專利範圍第29項之讀取資料之方法，其中該起始化步驟包含下列步驟：啟動該快閃記憶體陣列；讀取該快閃記憶體陣列的每一分頁中儲存之模式標記；以及連同對應於該快閃記憶體陣列的每一分頁之邏輯位址登錄點而儲存該等模式標記。
  31. 如申請專利範圍第30項之讀取資料之方法，其中該讀取該等模式標記步驟包含下列步驟：執行一SBC讀取作業，以便讀取該快閃記憶體陣列的每一分頁中之模式標記。
  32. 如申請專利範圍第28項之讀取資料之方法，其中該接收步驟包含下列步驟：自一快閃記憶體控制器將一外部讀取命令發出到一快閃記憶體裝置，其中係回應該讀取位址及對應於該讀取位址的模式標記位元之邏輯狀態，而產生該外部讀取命令。
  33. 如申請專利範圍第32項之讀取資料之方法，其中執行該MBC讀取作業步驟包含下列步驟：將該快閃記憶體裝置內之該外部讀取命令解碼；以及發出一內部MBC讀取命令及一內部SBC讀取命令中之其一。
  34. 一種快閃記憶體裝置，包含：一NAND快閃記憶體陣列，具有一於一第一儲存模式 下儲存資料之一第一記憶體區塊，及於一第二儲存模式下儲存資料之一第二記憶體區塊；以及一控制邏輯電路，用以回應一編程命令，而執行一轉換演算法，以將該第二記憶體區塊轉換為於該第一儲存模式下儲存資料。
  35. 如申請專利範圍第34項之快閃記憶體裝置，其中更包含：快閃記憶體電路，用以編程儲存於該第二記憶體區塊之資料至於第一儲存模式下儲存資料之一至少一其他記憶體區塊。
  36. 如申請專利範圍第35項之快閃記憶體裝置，其中該第一儲存模式是每一記憶單元有單一位元(SBC)儲存模式，且該第二儲存模式是每一記憶單元有多個位元(MBC)儲存模式。
  37. 如申請專利範圍第35項之快閃記憶體裝置，其中該第一儲存模式是每一記憶單元有多個位元(MBC)儲存模式，且該第二儲存模式是每一記憶單元有單一位元(SBC)儲存模式。
  38. 如申請專利範圍第34項之快閃記憶體裝置，其中該第二記憶體區塊儲存一模式標記位元，該模式標記具有對應於該第二儲存模式之一邏輯位準。
  39. 如申請專利範圍第38項之快閃記憶體裝置，其中更包含快閃記憶體電路，用以於該第一儲存模式下編程資料至該第二記憶體區塊，及用以對具有對應於該第一儲存 模式之邏輯位準之模式標記作編程。
  40. 一種在一NAND快閃記憶體裝置之一分部中編程資料之方法，包含下列步驟：於一第一儲存模式下編程該資料至該分部；監視該分部的編程/抹除週期；以及如果該分部的編程/抹除週期到達一預定界限，則將該分部轉換為第二儲存模式。
  41. 如申請專利範圍第40項之方法，其中該分部為一第一分部，且該轉換步驟包含下列步驟：於該第一儲存模式下，編程儲存於第一分部之資料至一第二分部。
  42. 如申請專利範圍第41項之方法，其中該轉換步驟更包含下列步驟：改變對應於該第一分部之儲存模式資料，以辨識該第一分部之該第二儲存模式。
  43. 如申請專利範圍第42項之方法，其中該儲存模式資料包含一位址映射表中之一模式標記位元，以辨識該分部之該第二儲存模式。
  44. 如申請專利範圍第42項之方法，其中該改變步驟更包含下列步驟：編程該第一分部之一標記位元欄位中之一位元，以辨識該第一分部之儲存模式。
  45. 如申請專利範圍第40項之方法，其中該第一儲存模式是每一記憶單元有多個位元(MBC)儲存模式，該第二 儲存模式是每一記憶單元有單一位元(SBC)儲存模式。
  46. 如申請專利範圍第40項之方法，其中該第一儲存模式是每一記憶單元有單一位元(SBC)儲存模式，且該第二儲存模式是每一記憶單元有多個位元(MBC)儲存模式。
  47. 如申請專利範圍第40項之方法，其中該分部包含一記憶體區塊。
  48. 如申請專利範圍第40項之方法，其中該分部包含一記憶體區塊之分頁。
  49. 如申請專利範圍第40項之方法，其中該編程步驟進一步包含下列步驟：當該資料編程至該分部時，增加一對應於該分部之編程/抹除週期之計數器。
  50. 如申請專利範圍第40項之方法，其中於該轉換步驟後，重定對應於該分部之編程/抹除週期之計數器。
  51. 一種快閃記憶體裝置，包含：一快閃記憶體陣列；一命令解碼器，用以於包含於一外部編程命令之資料被解碼時，發出一每一記憶單元有多個位元(MBC)編程命令或每一記憶單元有單一位元(SBC)編程命令中之其一的編程命令；一控制邏輯電路，用以執行一編程演算法，以回應該MBC編程命令或該SBC編程命令中之其一；以及用以編程之快閃記憶體電路，用以回應該編程演算 法，將該快閃記憶體陣列之區塊中之第一記憶單元儲存MBC資料，或將該快閃記憶體陣列之該區塊中之第二記憶單元儲存SBC資料。
  52. 如申請專利範圍第51項之快閃記憶體裝置，其中該外部編程命令包含：一指令，關於該命令解碼器應發出該每一記憶單元有多個位元編程命令或該每一記憶單元有單一位元(SBC)編程命令。
  53. 如申請專利範圍第51項之快閃記憶體裝置，其中該命令解碼器包含用來發出SBC編程命令之一SBC命令解碼器、以及用來發出MBC編程命令之一MBC命令解碼器。
  54. 如申請專利範圍第51項之快閃記憶體裝置，其中該第一區塊是於一MBC儲存模式下儲存資料之第一分部之其一，且第二區塊是只於一SBC儲存模式下儲存資料之第二分部之其一。
  55. 如申請專利範圍第54項之快閃記憶體裝置，其中該第一區塊與該第二區塊係與用來指定該MBC儲存模式或該SBC儲存模式的裝置相關聯。
  56. 如申請專利範圍第54項之快閃記憶體裝置，其中該第一區塊包含用以於該MBC儲存模式下儲存資料之一第一記憶體分頁，以及於該SBC儲存模式下儲存資料之一第二記憶體分頁。
  57. 如申請專利範圍第54至56項中任一項之快閃記憶 體裝置，其中該快閃記憶體陣列包含複數個第三記憶單元，用以儲存可辨識該快閃記憶體陣列中何處係對應於該第一分部的資訊。
  58. 如申請專利範圍第54至56項中任一項之快閃記憶體裝置，其中更包含用以儲存可辨識該快閃記憶體陣列中何處係對應於該第一分部的資訊之裝置，該儲存資訊可於該快閃記憶體陣列操作期間可被改變。
  59. 一種在一快閃記憶體系統中於每一記憶單元有多個位元(MBC)儲存模式及每一記憶單元有單一位元(SBC)儲存模式中之其一的儲存模式下選擇性地編程資料之方法，包含下列步驟：(a)接收資料；(b)決定該資料的高可靠性等級或低可靠性等級；(c)如果決定該資料屬於高可靠性，則在SBC儲存模式下編程一快閃記憶體裝置中之一快閃記憶體陣列之第一區塊之資料；以及(d)如果決定該資料屬於低可靠性，則在MBC儲存模式下編程一快閃記憶體裝置中之一快閃記憶體陣列之第二區塊之資料。
  60. 如申請專利範圍第59項之選擇性地編程資料之方法，其中該快閃記憶體系統中一快閃控制器提供該快閃記憶體裝置資訊，當該資訊被解碼時，該快閃記憶體裝置發出一MBC編程命令或一SBC編程命令。
  61. 如申請專利範圍第59項之選擇性地編程資料之方 法，其中該決定步驟包含下列步驟：由該一快閃控制器指示該快閃記憶體裝置，於該快閃記憶體裝置內發出一MBC編程命令或一SBC編程命令。
  62. 如申請專利範圍第59項至61項中任一之選擇性地編程資料之方法，包含下列步驟：在該快閃記憶體系統啟動期間，起始化一位址映射表，該位址映射表儲存有用以辨識儲存於該MBC儲存模式下之資料，以及儲存於該SBC儲存模式下之資料的資訊。
  63. 如申請專利範圍第62項之選擇性地編程資料之方法，其中該起始化步驟包含自該快閃記憶體裝置獲得該資訊。
  64. 如申請專利範圍第63項之選擇性地編程資料之方法，其中該資訊是自該快閃記憶體陣列之記憶單元獲得。
  65. 如申請專利範圍第59項之選擇性地編程資料之方法，其中該快閃記憶體系統之一快閃控制器包含：一表單；以及指令，用以於該SBC儲存模式下或該MBC儲存模式下，編程根據該表單中之登錄點所產生資料。
TW097105441A 2007-02-16 2008-02-15 具有動態的多種模式操作的非揮發性記憶體 TWI449049B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US89025207P 2007-02-16 2007-02-16
US11/829,410 US7646636B2 (en) 2007-02-16 2007-07-27 Non-volatile memory with dynamic multi-mode operation

Publications (2)

Publication Number Publication Date
TW200845016A TW200845016A (en) 2008-11-16
TWI449049B true TWI449049B (zh) 2014-08-11

Family

ID=39689589

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097105441A TWI449049B (zh) 2007-02-16 2008-02-15 具有動態的多種模式操作的非揮發性記憶體

Country Status (9)

Country Link
US (5) US7646636B2 (zh)
EP (2) EP2490224A3 (zh)
JP (3) JP5421127B2 (zh)
KR (6) KR100938334B1 (zh)
CN (1) CN101617372B (zh)
CA (1) CA2675565C (zh)
ES (1) ES2477493T3 (zh)
TW (1) TWI449049B (zh)
WO (1) WO2008098363A1 (zh)

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090193184A1 (en) * 2003-12-02 2009-07-30 Super Talent Electronics Inc. Hybrid 2-Level Mapping Tables for Hybrid Block- and Page-Mode Flash-Memory System
US7852654B2 (en) * 2006-12-28 2010-12-14 Hynix Semiconductor Inc. Semiconductor memory device, and multi-chip package and method of operating the same
US7646636B2 (en) 2007-02-16 2010-01-12 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
TWI368224B (en) * 2007-03-19 2012-07-11 A Data Technology Co Ltd Wear-leveling management and file distribution management of hybrid density memory
US7460398B1 (en) * 2007-06-19 2008-12-02 Micron Technology, Inc. Programming a memory with varying bits per cell
KR101379820B1 (ko) * 2007-10-17 2014-04-01 삼성전자주식회사 멀티-비트 프로그래밍 장치와 메모리 데이터 검출 장치
US8001316B2 (en) * 2007-12-27 2011-08-16 Sandisk Il Ltd. Controller for one type of NAND flash memory for emulating another type of NAND flash memory
US7949851B2 (en) * 2007-12-28 2011-05-24 Spansion Llc Translation management of logical block addresses and physical block addresses
US9477587B2 (en) * 2008-04-11 2016-10-25 Micron Technology, Inc. Method and apparatus for a volume management system in a non-volatile memory device
US8464021B2 (en) * 2008-05-28 2013-06-11 Spansion Llc Address caching stored translation
US20100017556A1 (en) * 2008-07-19 2010-01-21 Nanostar Corporationm U.S.A. Non-volatile memory storage system with two-stage controller architecture
US20100017649A1 (en) * 2008-07-19 2010-01-21 Nanostar Corporation Data storage system with wear-leveling algorithm
KR20100010355A (ko) * 2008-07-22 2010-02-01 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 및 소거 방법
US9280466B2 (en) 2008-09-09 2016-03-08 Kabushiki Kaisha Toshiba Information processing device including memory management device managing access from processor to memory and memory management method
US8145855B2 (en) 2008-09-12 2012-03-27 Sandisk Technologies Inc. Built in on-chip data scrambler for non-volatile memory
US8429330B2 (en) * 2008-09-12 2013-04-23 Sandisk Technologies Inc. Method for scrambling data in which scrambling data and scrambled data are stored in corresponding non-volatile memory locations
JP5268617B2 (ja) * 2008-12-17 2013-08-21 キヤノン株式会社 画像形成装置、画像形成装置の制御方法及びコンピュータプログラム
TWI393142B (zh) * 2008-12-29 2013-04-11 Macronix Int Co Ltd 記憶體裝置與其控制方法
US8380914B1 (en) * 2008-12-31 2013-02-19 Micron Technology, Inc. Extended address mode for serial flash memory
EP2374063B1 (en) * 2009-01-05 2017-11-22 SanDisk Technologies LLC Non-volatile memory and method with write cache partitioning
US8094500B2 (en) 2009-01-05 2012-01-10 Sandisk Technologies Inc. Non-volatile memory and method with write cache partitioning
US8040744B2 (en) * 2009-01-05 2011-10-18 Sandisk Technologies Inc. Spare block management of non-volatile memories
US8700840B2 (en) 2009-01-05 2014-04-15 SanDisk Technologies, Inc. Nonvolatile memory with write cache having flush/eviction methods
US8244960B2 (en) * 2009-01-05 2012-08-14 Sandisk Technologies Inc. Non-volatile memory and method with write cache partition management methods
US8266503B2 (en) 2009-03-13 2012-09-11 Fusion-Io Apparatus, system, and method for using multi-level cell storage in a single-level cell mode
US8261158B2 (en) * 2009-03-13 2012-09-04 Fusion-Io, Inc. Apparatus, system, and method for using multi-level cell solid-state storage as single level cell solid-state storage
US8370702B2 (en) * 2009-06-10 2013-02-05 Micron Technology, Inc. Error correcting codes for increased storage capacity in multilevel memory devices
US7916533B2 (en) * 2009-06-24 2011-03-29 Sandisk Corporation Forecasting program disturb in memory by detecting natural threshold voltage distribution
JP2011186555A (ja) * 2010-03-04 2011-09-22 Toshiba Corp メモリ管理装置及び方法
CN101630266B (zh) * 2009-08-21 2013-12-18 成都市华为赛门铁克科技有限公司 固件加载方法、装置和固态硬盘
US8854882B2 (en) 2010-01-27 2014-10-07 Intelligent Intellectual Property Holdings 2 Llc Configuring storage cells
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
KR101655306B1 (ko) * 2010-02-24 2016-09-07 삼성전자주식회사 메모리 시스템 및 그것의 액세스 방법
US9245653B2 (en) 2010-03-15 2016-01-26 Intelligent Intellectual Property Holdings 2 Llc Reduced level cell mode for non-volatile memory
JP5612508B2 (ja) * 2010-03-25 2014-10-22 パナソニック株式会社 不揮発性メモリコントローラ及び不揮発性記憶装置
US8737138B2 (en) * 2010-11-18 2014-05-27 Micron Technology, Inc. Memory instruction including parameter to affect operating condition of memory
US9836370B2 (en) 2010-11-18 2017-12-05 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Backup memory administration using an active memory device and a backup memory device
WO2012069862A1 (en) * 2010-11-24 2012-05-31 Sony Ericsson Mobile Communications Ab Dynamically configurable embedded flash memory for electronic devices
US8621328B2 (en) 2011-03-04 2013-12-31 International Business Machines Corporation Wear-focusing of non-volatile memories for improved endurance
US8671240B2 (en) * 2011-07-18 2014-03-11 Memory Technologies Llc User selectable balance between density and reliability
JP5971509B2 (ja) * 2011-08-30 2016-08-17 ソニー株式会社 情報処理装置および方法、並びに記録媒体
US9117493B2 (en) * 2011-09-01 2015-08-25 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising off-die address/data translator
US9024425B2 (en) * 2011-09-01 2015-05-05 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional memory comprising an integrated intermediate-circuit die
US9588883B2 (en) * 2011-09-23 2017-03-07 Conversant Intellectual Property Management Inc. Flash memory system
KR20130060791A (ko) * 2011-11-30 2013-06-10 삼성전자주식회사 마모도 제어 로직을 포함하는 메모리 시스템, 데이터 저장 장치, 메모리 카드, 그리고 솔리드 스테이트 드라이브
US8995183B2 (en) * 2012-04-23 2015-03-31 Sandisk Technologies Inc. Data retention in nonvolatile memory with multiple data storage formats
CN103455440A (zh) * 2012-06-04 2013-12-18 慧荣科技股份有限公司 快闪内存装置及快闪内存的数据存取方法
FR2993380B1 (fr) * 2012-07-10 2020-05-15 Morpho Procede pour proteger une carte a puce contre une attaque physique destinee a modifier le comportement logique d'un programme fonctionnel
KR101975406B1 (ko) * 2012-07-11 2019-05-07 삼성전자주식회사 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 및 그것의 메모리 블록 관리, 소거, 및 프로그램 방법들
US8750045B2 (en) 2012-07-27 2014-06-10 Sandisk Technologies Inc. Experience count dependent program algorithm for flash memory
US8804452B2 (en) 2012-07-31 2014-08-12 Micron Technology, Inc. Data interleaving module
TWI486965B (zh) * 2012-10-03 2015-06-01 Pixart Imaging Inc 使用於存取裝置與控制裝置之間之一傳輸埠的通訊方法以及存取裝置
KR101906966B1 (ko) 2012-11-05 2018-12-07 삼성전자주식회사 논리 장치 및 이의 동작 방법
KR102053953B1 (ko) * 2013-02-04 2019-12-11 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법
KR20140105343A (ko) * 2013-02-22 2014-09-01 삼성전자주식회사 디바이스 및 디바이스에서 복수의 모드를 이용한 데이터의 보안 방법
US9153331B2 (en) * 2013-03-13 2015-10-06 Sandisk Technologies Inc. Tracking cell erase counts of non-volatile memory
KR102039537B1 (ko) * 2013-03-15 2019-11-01 삼성전자주식회사 불휘발성 저장 장치 및 그것의 운영체제 이미지 프로그램 방법
CN104103318B (zh) * 2013-04-12 2019-11-05 三星电子株式会社 操作存储控制器的方法和包括存储控制器的数据存储设备
JP6213040B2 (ja) * 2013-08-19 2017-10-18 富士通株式会社 半導体記憶装置および半導体記憶装置の制御方法
US9519577B2 (en) 2013-09-03 2016-12-13 Sandisk Technologies Llc Method and system for migrating data between flash memory devices
US9442670B2 (en) 2013-09-03 2016-09-13 Sandisk Technologies Llc Method and system for rebalancing data stored in flash memory devices
US9513692B2 (en) * 2013-09-18 2016-12-06 Intel Corporation Heterogenous memory access
US20150120988A1 (en) * 2013-10-28 2015-04-30 Skymedi Corporation Method of Accessing Data in Multi-Layer Cell Memory and Multi-Layer Cell Storage Device Using the Same
US9612773B2 (en) * 2013-11-21 2017-04-04 Samsung Electronics Co., Ltd. User device having a host flash translation layer (FTL), a method for transferring an erase count thereof, a method for transferring reprogram information thereof, and a method for transferring a page offset of an open block thereof
US9218886B2 (en) 2013-12-10 2015-12-22 SanDisk Technologies, Inc. String dependent parameter setup
US20150169228A1 (en) * 2013-12-12 2015-06-18 Sandisk Technologies Inc. System and method of storing data at a non-volatile memory
JP6308433B2 (ja) * 2014-05-21 2018-04-11 コニカミノルタ株式会社 画像形成装置及び制御方法並びに制御プログラム
US8891303B1 (en) 2014-05-30 2014-11-18 Sandisk Technologies Inc. Method and system for dynamic word line based configuration of a three-dimensional memory device
US9645749B2 (en) * 2014-05-30 2017-05-09 Sandisk Technologies Llc Method and system for recharacterizing the storage density of a memory device or a portion thereof
JP6146675B2 (ja) * 2014-06-03 2017-06-14 コニカミノルタ株式会社 画像形成装置及びフラッシュメモリの制御方法並びに制御プログラム
US9665311B2 (en) 2014-09-02 2017-05-30 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by making specific logical addresses unavailable
US9519427B2 (en) 2014-09-02 2016-12-13 Sandisk Technologies Llc Triggering, at a host system, a process to reduce declared capacity of a storage device
US9158681B1 (en) 2014-09-02 2015-10-13 Sandisk Technologies Inc. Process and apparatus to reduce declared capacity of a storage device by conditionally trimming
US9582212B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Notification of trigger condition to reduce declared capacity of a storage device
US9652153B2 (en) 2014-09-02 2017-05-16 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by reducing a count of logical addresses
US9552166B2 (en) 2014-09-02 2017-01-24 Sandisk Technologies Llc. Process and apparatus to reduce declared capacity of a storage device by deleting data
US9582203B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by reducing a range of logical addresses
US9582202B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by moving data
US9563370B2 (en) 2014-09-02 2017-02-07 Sandisk Technologies Llc Triggering a process to reduce declared capacity of a storage device
US9582193B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Triggering a process to reduce declared capacity of a storage device in a multi-storage-device storage system
US9582220B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Notification of trigger condition to reduce declared capacity of a storage device in a multi-storage-device storage system
US9524112B2 (en) 2014-09-02 2016-12-20 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by trimming
US9524105B2 (en) 2014-09-02 2016-12-20 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by altering an encoding format
US9563362B2 (en) 2014-09-02 2017-02-07 Sandisk Technologies Llc Host system and process to reduce declared capacity of a storage device by trimming
JP6266479B2 (ja) * 2014-09-12 2018-01-24 東芝メモリ株式会社 メモリシステム
TWI514251B (zh) * 2014-10-09 2015-12-21 Realtek Semiconductor Corp 資料配置方法與裝置
KR20160052278A (ko) 2014-11-04 2016-05-12 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102297541B1 (ko) 2014-12-18 2021-09-06 삼성전자주식회사 메모리 영역의 신뢰성에 기초하여 데이터를 저장하는 저장 장치 및 스토리지 시스템
KR102295208B1 (ko) 2014-12-19 2021-09-01 삼성전자주식회사 프로그램 영역을 동적으로 할당하는 저장 장치 및 그것의 프로그램 방법
KR102282962B1 (ko) * 2014-12-22 2021-07-30 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US10788994B1 (en) * 2014-12-30 2020-09-29 EMC IP Holding Company LLC Disaggregation of flash management
TWI544490B (zh) 2015-02-05 2016-08-01 慧榮科技股份有限公司 資料儲存裝置及其資料維護方法
KR20160108659A (ko) 2015-03-04 2016-09-20 에스케이하이닉스 주식회사 반도체 메모리 장치의 동작 방법 및 반도체 메모리 장치를 포함하는 메모리 시스템
US9606737B2 (en) 2015-05-20 2017-03-28 Sandisk Technologies Llc Variable bit encoding per NAND flash cell to extend life of flash-based storage devices and preserve over-provisioning
US9639282B2 (en) 2015-05-20 2017-05-02 Sandisk Technologies Llc Variable bit encoding per NAND flash cell to improve device endurance and extend life of flash-based storage devices
US10096355B2 (en) * 2015-09-01 2018-10-09 Sandisk Technologies Llc Dynamic management of programming states to improve endurance
US9401216B1 (en) 2015-09-22 2016-07-26 Sandisk Technologies Llc Adaptive operation of 3D NAND memory
US9691473B2 (en) 2015-09-22 2017-06-27 Sandisk Technologies Llc Adaptive operation of 3D memory
CN107533523A (zh) 2015-09-30 2018-01-02 慧与发展有限责任合伙企业 使用存储器控制器基于存储器初始化状态指示符管理存储器的存取
KR102424702B1 (ko) * 2015-11-19 2022-07-25 삼성전자주식회사 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치
US9946473B2 (en) 2015-12-03 2018-04-17 Sandisk Technologies Llc Efficiently managing unmapped blocks to extend life of solid state drive
US9946483B2 (en) 2015-12-03 2018-04-17 Sandisk Technologies Llc Efficiently managing unmapped blocks to extend life of solid state drive with low over-provisioning
US10007458B2 (en) * 2015-12-18 2018-06-26 Microsemi Solutions (U.S.), Inc. Method of configuring memory cells in a solid state drive based on read/write activity and controller therefor
JP6156710B2 (ja) * 2016-05-16 2017-07-05 ソニー株式会社 情報処理装置および方法、並びに記録媒体
US10121555B2 (en) * 2016-05-26 2018-11-06 Advanced Micro Devices, Inc. Wear-limiting non-volatile memory
US10055158B2 (en) 2016-09-22 2018-08-21 Qualcomm Incorporated Providing flexible management of heterogeneous memory systems using spatial quality of service (QoS) tagging in processor-based systems
US9971537B1 (en) * 2016-10-26 2018-05-15 Pure Storage, Inc. Hardware support to track and transition flash LUNs into SLC mode
JP6789788B2 (ja) * 2016-12-12 2020-11-25 株式会社メガチップス メモリ装置、コントローラ、ホスト装置、データ処理システム、制御プログラム、メモリ装置の動作方法及びホスト装置の動作方法
US10282094B2 (en) * 2017-03-31 2019-05-07 Samsung Electronics Co., Ltd. Method for aggregated NVME-over-fabrics ESSD
CN109378027A (zh) * 2017-08-09 2019-02-22 光宝科技股份有限公司 固态储存装置的控制方法
DE102017221710A1 (de) * 2017-12-01 2019-06-06 Continental Automotive Gmbh Datenspeichervorrichtung für ein Kraftfahrzeug
US11288116B2 (en) * 2018-02-15 2022-03-29 Micron Technology, Inc. End of service life of data storage devices
JP7128088B2 (ja) * 2018-11-02 2022-08-30 キオクシア株式会社 メモリシステム
KR20200053965A (ko) * 2018-11-09 2020-05-19 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
JP7095568B2 (ja) * 2018-11-21 2022-07-05 Tdk株式会社 メモリコントローラ及びこれを備えるフラッシュメモリシステム
KR20200075565A (ko) * 2018-12-18 2020-06-26 에스케이하이닉스 주식회사 스마트 카 시스템
US11194473B1 (en) * 2019-01-23 2021-12-07 Pure Storage, Inc. Programming frequently read data to low latency portions of a solid-state storage array
US10817187B2 (en) 2019-01-24 2020-10-27 Western Digital Technologies, Inc. Balancing the block wearing leveling for optimum SSD endurance
CN111831591B (zh) * 2019-04-19 2022-06-07 澜起科技股份有限公司 用于对存储模块进行访问控制的装置及方法
WO2020220246A1 (en) * 2019-04-30 2020-11-05 Yangtze Memory Technologies Co., Ltd. Electronic apparatus and method of managing read levels of flash memory
DE112019007368T5 (de) * 2019-05-31 2022-02-17 Micron Technology, Inc. Speichergerät und verfahren zur überwachung der leistungen eines speichergeräts
US10949126B2 (en) * 2019-07-25 2021-03-16 ScaleFlux, Inc. Solid-state storage device speed performance and endurance through host-side data classification and embedded write caching
TWI714267B (zh) * 2019-09-18 2020-12-21 華邦電子股份有限公司 非揮發性記憶體及其資料寫入方法
KR20220020717A (ko) * 2020-08-12 2022-02-21 삼성전자주식회사 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템
US11615839B2 (en) 2021-07-06 2023-03-28 Sandisk Technologies Llc Non-volatile memory with variable bits per memory cell
US20230053269A1 (en) * 2021-08-16 2023-02-16 Sandisk Technologies Llc Memory device with improved endurance
US20230410923A1 (en) * 2022-06-21 2023-12-21 Sandisk Technologies Llc Hybrid precharge select scheme to save program icc
US20230420042A1 (en) * 2022-06-23 2023-12-28 Sandisk Technologies Llc Memory device with unique read and/or programming parameters

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097637A (en) * 1994-06-02 2000-08-01 Intel Corporation Dynamic single bit per cell to multiple bit per cell memory
US6456528B1 (en) * 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
EP1343172A2 (en) * 1996-04-19 2003-09-10 Kabushiki Kaisha Toshiba Memory system
US20050180209A1 (en) * 2004-02-15 2005-08-18 M-Systems Flash Disk Pioneers, Ltd. Method of managing a multi-bit-cell flash memory
US20050286297A1 (en) * 2004-06-25 2005-12-29 Micron Technology, Inc. Multiple level cell memory device with single bit per cell, re-mappable memory block
US20060004952A1 (en) * 2004-02-15 2006-01-05 M-Systems Flash Disk Pioneers, Ltd. Method of managing a multi-bit-cell flash memory
US7082056B2 (en) * 2004-03-12 2006-07-25 Super Talent Electronics, Inc. Flash memory device and architecture with multi level cells
US20070025151A1 (en) * 2005-07-28 2007-02-01 Jin-Yub Lee Flash memory device capable of storing multi-bit data and single-bit data

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163021A (en) * 1989-04-13 1992-11-10 Sundisk Corporation Multi-state EEprom read and write circuits and techniques
US6230233B1 (en) * 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
KR950000273B1 (ko) * 1992-02-21 1995-01-12 삼성전자 주식회사 불휘발성 반도체 메모리장치 및 그 최적화 기입방법
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
US5367484A (en) * 1993-04-01 1994-11-22 Microchip Technology Incorporated Programmable high endurance block for EEPROM device
US5822256A (en) * 1994-09-06 1998-10-13 Intel Corporation Method and circuitry for usage of partially functional nonvolatile memory
KR0142367B1 (ko) * 1995-02-04 1998-07-15 김광호 열 리던던씨를 가지는 불휘발성 반도체 메모리의 소거 검증회로
US5671388A (en) * 1995-05-03 1997-09-23 Intel Corporation Method and apparatus for performing write operations in multi-level cell storage device
US6728851B1 (en) * 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US5835935A (en) * 1995-09-13 1998-11-10 Lexar Media, Inc. Method of and architecture for controlling system data with automatic wear leveling in a semiconductor non-volatile mass storage memory
KR100272037B1 (ko) * 1997-02-27 2000-12-01 니시무로 타이죠 불휘발성 반도체 기억 장치
US5930167A (en) * 1997-07-30 1999-07-27 Sandisk Corporation Multi-state non-volatile flash memory capable of being its own two state write cache
JPH11224491A (ja) * 1997-12-03 1999-08-17 Sony Corp 不揮発性半導体記憶装置およびそれを用いたｉｃメモリカード
JPH11176178A (ja) * 1997-12-15 1999-07-02 Sony Corp 不揮発性半導体記憶装置およびそれを用いたｉｃメモリカード
US6118705A (en) * 1998-03-13 2000-09-12 Atmel Corporation Page mode erase in a flash memory array
US6359810B1 (en) * 1998-03-13 2002-03-19 Atmel Corporation Page mode erase in a flash memory array
JP2000173281A (ja) * 1998-12-04 2000-06-23 Sony Corp 半導体記憶装置
JP2001006374A (ja) * 1999-06-17 2001-01-12 Hitachi Ltd 半導体記憶装置及びシステム
KR100343449B1 (ko) 1999-10-19 2002-07-11 박종섭 플레시 메모리 회로 및 시스템
JP4282197B2 (ja) * 2000-01-24 2009-06-17 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6732221B2 (en) * 2001-06-01 2004-05-04 M-Systems Flash Disk Pioneers Ltd Wear leveling of static areas in flash memory
JP2003022687A (ja) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体記憶装置
US6717847B2 (en) * 2001-09-17 2004-04-06 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US7554842B2 (en) * 2001-09-17 2009-06-30 Sandisk Corporation Multi-purpose non-volatile memory card
US6643169B2 (en) * 2001-09-18 2003-11-04 Intel Corporation Variable level memory
US6807106B2 (en) * 2001-12-14 2004-10-19 Sandisk Corporation Hybrid density memory card
JP4270832B2 (ja) * 2002-09-26 2009-06-03 株式会社東芝 不揮発性半導体メモリ
US6847550B2 (en) * 2002-10-25 2005-01-25 Nexflash Technologies, Inc. Nonvolatile semiconductor memory having three-level memory cells and program and read mapping circuits therefor
JP4270994B2 (ja) 2003-09-29 2009-06-03 株式会社東芝 不揮発性半導体記憶装置
KR100705221B1 (ko) * 2004-09-03 2007-04-06 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법
JP2008020937A (ja) * 2004-10-29 2008-01-31 Matsushita Electric Ind Co Ltd 不揮発性記憶装置
JP2006164408A (ja) * 2004-12-08 2006-06-22 Toshiba Corp 不揮発性半導体記憶装置及びそのデータ消去方法。
US7308525B2 (en) * 2005-01-10 2007-12-11 Sandisk Il Ltd. Method of managing a multi-bit cell flash memory with improved reliablility and performance
US20060282610A1 (en) * 2005-06-08 2006-12-14 M-Systems Flash Disk Pioneers Ltd. Flash memory with programmable endurance
SG130988A1 (en) * 2005-09-29 2007-04-26 Trek 2000 Int Ltd Portable data storage device incorporating multiple flash memory units
US7366013B2 (en) * 2005-12-09 2008-04-29 Micron Technology, Inc. Single level cell programming in a multiple level cell non-volatile memory device
TWI311327B (en) * 2006-01-26 2009-06-21 Nuvoton Technology Corporatio Method for page random write and read in the block of flash memory
JP4805696B2 (ja) 2006-03-09 2011-11-02 株式会社東芝 半導体集積回路装置およびそのデータ記録方式
US7593259B2 (en) * 2006-09-13 2009-09-22 Mosaid Technologies Incorporated Flash multi-level threshold distribution scheme
KR100809320B1 (ko) * 2006-09-27 2008-03-05 삼성전자주식회사 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑정보 관리 장치 및 방법
KR100773400B1 (ko) * 2006-10-26 2007-11-05 삼성전자주식회사 멀티 비트 플래시 메모리 장치
US7852654B2 (en) * 2006-12-28 2010-12-14 Hynix Semiconductor Inc. Semiconductor memory device, and multi-chip package and method of operating the same
US7646636B2 (en) * 2007-02-16 2010-01-12 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
US7804718B2 (en) * 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
US8825939B2 (en) 2007-12-12 2014-09-02 Conversant Intellectual Property Management Inc. Semiconductor memory device suitable for interconnection in a ring topology
US8261158B2 (en) * 2009-03-13 2012-09-04 Fusion-Io, Inc. Apparatus, system, and method for using multi-level cell solid-state storage as single level cell solid-state storage
US8266503B2 (en) * 2009-03-13 2012-09-11 Fusion-Io Apparatus, system, and method for using multi-level cell storage in a single-level cell mode

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097637A (en) * 1994-06-02 2000-08-01 Intel Corporation Dynamic single bit per cell to multiple bit per cell memory
EP1343172A2 (en) * 1996-04-19 2003-09-10 Kabushiki Kaisha Toshiba Memory system
US6456528B1 (en) * 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US20050180209A1 (en) * 2004-02-15 2005-08-18 M-Systems Flash Disk Pioneers, Ltd. Method of managing a multi-bit-cell flash memory
US20060004952A1 (en) * 2004-02-15 2006-01-05 M-Systems Flash Disk Pioneers, Ltd. Method of managing a multi-bit-cell flash memory
US7082056B2 (en) * 2004-03-12 2006-07-25 Super Talent Electronics, Inc. Flash memory device and architecture with multi level cells
US20050286297A1 (en) * 2004-06-25 2005-12-29 Micron Technology, Inc. Multiple level cell memory device with single bit per cell, re-mappable memory block
US20070025151A1 (en) * 2005-07-28 2007-02-01 Jin-Yub Lee Flash memory device capable of storing multi-bit data and single-bit data

Also Published As

Publication number Publication date
WO2008098363A8 (en) 2008-11-06
KR20090077840A (ko) 2009-07-15
EP2126923A4 (en) 2010-03-17
JP2010518546A (ja) 2010-05-27
WO2008098363A1 (en) 2008-08-21
CN101617372B (zh) 2014-03-26
KR20130098439A (ko) 2013-09-04
EP2490224A3 (en) 2013-08-21
KR20140146229A (ko) 2014-12-24
KR20140013079A (ko) 2014-02-04
ES2477493T3 (es) 2014-07-17
CA2675565A1 (en) 2008-08-21
EP2126923A1 (en) 2009-12-02
KR20160043121A (ko) 2016-04-20
US20100174854A1 (en) 2010-07-08
TW200845016A (en) 2008-11-16
US20130141973A1 (en) 2013-06-06
US8391064B2 (en) 2013-03-05
US20080198651A1 (en) 2008-08-21
US20140010019A1 (en) 2014-01-09
EP2490224A2 (en) 2012-08-22
JP5421127B2 (ja) 2014-02-19
KR20090081426A (ko) 2009-07-28
US7646636B2 (en) 2010-01-12
CA2675565C (en) 2014-12-09
US20120023285A1 (en) 2012-01-26
JP2015156251A (ja) 2015-08-27
JP2013229100A (ja) 2013-11-07
US8045377B2 (en) 2011-10-25
US8553457B2 (en) 2013-10-08
US8767461B2 (en) 2014-07-01
EP2126923B1 (en) 2014-04-09
CN101617372A (zh) 2009-12-30
KR100938334B1 (ko) 2010-01-22

Similar Documents

Publication Publication Date Title
TWI449049B (zh) 具有動態的多種模式操作的非揮發性記憶體
US11150808B2 (en) Flash memory system
US8116138B2 (en) Memory device distributed controller system
CN106445401B (zh) 表格更新方法、存储器储存装置及存储器控制电路单元
KR20120052216A (ko) 위성 파일 시스템을 구비한 멀티-뱅크 비휘발성 메모리 시스템
JP2009003569A (ja) 半導体記憶装置
KR20160086474A (ko) 불휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
JP2009003571A (ja) 半導体記憶装置