TWI448085B - 同步重計時類比至數位轉換的系統與方法 - Google Patents

同步重計時類比至數位轉換的系統與方法 Download PDF

Info

Publication number
TWI448085B
TWI448085B TW097129668A TW97129668A TWI448085B TW I448085 B TWI448085 B TW I448085B TW 097129668 A TW097129668 A TW 097129668A TW 97129668 A TW97129668 A TW 97129668A TW I448085 B TWI448085 B TW I448085B
Authority
TW
Taiwan
Prior art keywords
output
comparators
interleaving
analog
multiplexer
Prior art date
Application number
TW097129668A
Other languages
English (en)
Other versions
TW200952347A (en
Inventor
Erik Chmelar
Choshu Ito
William Loh
Original Assignee
Lsi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lsi Corp filed Critical Lsi Corp
Publication of TW200952347A publication Critical patent/TW200952347A/zh
Application granted granted Critical
Publication of TWI448085B publication Critical patent/TWI448085B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

同步重計時類比至數位轉換的系統與方法
本發明關係於處理數位信號的系統與方法，更明確地說，有關於用於類比至數位轉換的系統與方法。
類比至數位轉換器係用於若干半導體裝置中，以將一類比電信號轉換為其數位代表值。在轉換程序中，一連續類比信號被轉換為一連串代表在預定取樣時間之類比信號之分立或等化數位值。簡單類比至數位轉換器在一特定靜態範圍操作，該範圍典型定義以包圍期待之類比輸入信號。圖1顯示例示之先前技藝的快閃類比至數位轉換器100。快閃類比至數位轉換器100包含一比較器排120，包含若干比較器121、122、123、124、125，其各接收一個別參考臨限(即ref(n-1)、ref(n-2)、ref(3)、ref(2)及ref(1)。另外，各個比較器121、122、123、124、125接收一類比輸入105，及比較類比輸入105與個別參考臨限。該等參考臨限係被選擇，以使得比較器排120的組合輸出係為表示為數位輸出170的溫度碼。當適當操作時，數位輸出170包含一不中斷連串的0，其後跟一不中斷連串的1，在0與1間的轉換表示類比輸入105的位準(即沒有泡沫的溫度計碼)。在部份例子中，數位輸出170係被提供至編碼器180，其可以提供較溫度計碼更縮小之編碼輸入190。
在此一快閃類比至數位轉換器中，藉由降低於後續參考電壓間之位準差，來增加解析度。當類比至數位轉換器100的範圍被維持不變時，增加解析度則需要在比較器的數量係對應增加。這造成兩個缺點。第一，額外比較器增加功率及面積消耗。第二，在類比輸入105上之雜訊及在比較器121、122、123、124、125間之製程差異常造成不完美的溫度計碼(即溫度計碼展現泡沫)，其中，在達續參考電壓間之差變成更小。隨後，為了補償在溫度計碼中之不完美，編碼器180的複雜度就顯著增加。這造成額外之不想要功率及面積的成本。
於此，為了前述理由，在本技藝中有需要用於類比至數位轉換的先進系統與方法。
本發明有關於處理數位信號的系統與方法，更明確地說，有關於類比至數位轉換的系統與方法。
本發明之各種實施例提供重計時類比至數位轉換電路。此類比至數位轉換電路包含第一組次階交插及第二組次階交插。第一組次階交插包含：第一次階交插，其具有第一組比較器，同步至第一時鐘相；及第二次階交插，其具有第二組比較器，同步至第二時鐘相。第二組次階交插包含第三次階交插，具有第三組比較器，同步化至第三時鐘相，及第四次階交插，具有第四組比較器，同步化至第四時鐘相。一通用交插至少部份根據來自第二組次階交插的輸出，選擇第一組比較器之一，及至少部份根據來自第一組次階交插的輸出，選擇第三組比較器之一。在前述實施例的部份例子中，第一次階交插之輸出與第二次階交插之輸出被同步至第三時鐘相，及第三次階交插的輸出與第四次階交插之輸出被同步至第一時鐘相。
本發明之其他實施例提供類比至數位轉換的方法。該方法包含使用第一組比較器，執行第一組類比至數位轉換；使用第二組比較器，執行第二組類比至數位轉換；使用第三組比較器，執行第三組類比至數位轉換；及使用第四組比較器，執行第四組類比至數位轉換。至少部份根據第一暫存結果自第一組類比至數位轉換選擇一結果，以提供第一選擇結果。至少部份根據第一選擇結果，由第二組類比至數位轉換選擇一結果，以提供一第二選擇結果。至少部份根據第二暫存結果，自第三組類比至數位轉換選擇一結果，以提供第三選擇結果。至少部份根據第三選擇結果，自第四組類比至數位轉換選擇一結果。第四選擇結果係被暫存以提供第一暫存結果，及第二選擇結果被暫存，以提供第二暫存結果。在部份例子中，執行第一組類比至數位轉換，以同步至第一時鐘相；執行第二組類比至數位轉換，以同步至第二時鐘相；執行第三組類比至數位轉換，以同步至第三時鐘相；及執行第四組類比至數位轉換，以同步至第四時鐘相。在部份例子中，暫存第四選擇結果與第一時鐘相同步，及暫存第二選擇結果與第三時鐘相同步。
本發明之其他實施例提供通訊系統。此等通訊系統包含：一接收器，利用至少一重計時類比至數位轉換器。重計時類比至數位轉換器包含：第一組次階交插及第二組次階交插。該第一組次階交插包含：第一次階交插，具有第一組比較器同步至第一時鐘相；及第二次階交插，具有第二組比較器同步至第二時鐘相。第二組次階交插包含第三次階交插，具有第三組比較器，同步至第三時鐘相，及第四次階交插，具有第四組比較器，同步至第四時鐘相。至少部份根據第二組次階交插的輸出，一通用交插選擇第一組比較器之一；及至少部份根據第一組次階交插的輸出，選擇第三組比較器之一。在前述實施例之部份例子中，第一次階交插的輸出與第二次階交插的輸出係被同步至第三時鐘相，及第三次階交插的輸出與第四次階交插的輸出被同步至第一時鐘相。
在部份實施例的例子中，該系統包含一傳送器及一媒體。在部份例子中，資訊係被由傳送器經由媒體提供至接收器。在特定例子中，該系統係為儲存系統，及該媒體為儲存媒體。在一特定例子中，系統為無線通訊系統，及媒體為無線通訊媒體。
此發明內容只提供對本發明部份實施例的概要描述。本發明之其他目的、特性、優點及其他優點將由以下之詳細說明、隨附之申請專利範圍及附圖加以了解。
本發明各種實施例之進一步了解可以藉由參考被描述於本說明書其他部份的附圖加以完成。於圖中，相同元件符號表示所有圖類似元件。在部份例子中，具有小寫字構成之下標係有關於具有一元件符號的多個類似元件之一。當參考沒有下標的元件符號時，應表示所有此等多數類似元件。
本發明有關於處理數位信號的系統與方法，及更明確地說，有關於類比至數位轉換的系統與方法。
一動態範圍類比至數位轉換器係為一特殊目的類比至數位轉換器，其可以使用以檢測經由一已知通道傳送的位元順序。動態類比至數位轉換器的例子係描述於由Chmelar等人所申請於2008年四月24日之"類比至數位轉換器"的美國專利申請第12/108,791號案中。前述申請案係於此併入作為參考。此一動態類比至數位轉換器使用一或更多比較器，其比較一輸入與一參考電壓。動態類比至數位轉換器的輸出可以然後被用以選擇在後續位元週期之比較的輸入範圍。
如同Chmelar等人所申請之"類比至數位轉換的系統與方法"的美國專利第12/134,488號案所述，類比至數位轉換器可以以一修正決定回授等化(DFE)電路加以統一，以取得預測動態類比至數位轉換器的未來範圍的優點。前述案件係被併入作為參考。更明確地說，所併入DFE可以降低或免除發生於有關處理通道中之一串列位元順序的符碼間干擾。圖2a及2b描繪類比至數位轉換器的兩例子，其係被加入一修改DFE。在此時，使用一多工樹及一介入暫存器實施的部份位階管線。
參考圖2a，描繪一用於範圍選擇之使用DFE的統一類比至數位轉換器200。類比至數位轉換器200利用類似於美國專利申請第12/134,523號並為Gribok等人所申請之多工樹。前述申請案係受讓給同一實體，並併入本案作為參考。類比至數位轉換器200包含一排八個比較器210，其各個比較類比輸入220與個別參考電壓(未示出)。更明確地說，一個別參考電壓係被提供至各個比較器210，具有參考電壓延伸於類比至數位轉換器200的輸入範圍間。在部份例子中，個別參考電壓係可程式，使得類比至數位轉換器200的輸入範圍可以調整。各個比較器210係為一個別閘控時鐘所計時，該閘控時鐘係為一排AND閘230所產生。各個AND閘230邏輯及運算一時鐘輸入224與致能位元282及致能位元292的組合。更明確地說，只要致能位元282及致能位元292被主張為低，及時鐘輸入224被主張為高，則四分之一比較器210(即比較器之a，e)係被計時。只要致能位元282及致能位元292均被主張為高，及時鐘輸入224被主張為高，則四分之一比較器210(即比較器d，h)係被計時。只要致能位元282為主張低，及致能位元292被主張為高及時鐘輸入224被主張為高，則四分之一比較器210(即比較器b，f)被計時。只要致能位元282被主張為高，致能位元292被主張為低，及時鐘輸入224被主張為高，則四分之一比較器210(即比較器c，g)被計時。以此方式，在任一給定位元週期中，只有四分之一比較器210消耗功率。如同前述參考文獻所更完整討論，可以藉由儲存額外的歷史資訊而產生更多致能位元，這可以造成更少百分比之比較器210被致動，或更少致能位元被產生，這時在任意給定時鐘週期中有更大百分比之比較器210被計時。
一輸出位元284係等效於主張一位元週期前之比較器210之一的輸出，及致能位元282等效於主張兩位元週期前的比較器210之一的輸出，及致能位元292等效於主張三位元週期前的比較器210之一的輸出，其中這三個係根據同步多工器樹所選擇的先前位元主張，該三同步多工樹包含第一層多工器240、第一層正反器250、第二層多工器260、及第三層多工器270。致能位元282係被儲存在正反器280中，及輸出位元致能位元292係儲存於正反器290中。致能位元282、致能位元292係被提供至AND閘230，以致能一選擇次組的比較器210的時鐘。再者，致能位元致能位元292驅動第一層多工器240及第二層多工器260中的多工器的選擇輸入。致能位元282驅動第三層多工器270的選擇輸入。
參考圖2b，有另一類比至數位轉換器201，其使用多工樹211，實施於同步組合邏輯。類比至數位轉換器201包含若干比較器215，其各個比較類比輸入291及個別參考電壓(未示出)，其隔開類比至數位比較器201的輸入範圍。更明確地說，一可區別參考電壓被提供各個比較器215作為參考電壓，各參考電壓延伸經過類比至數位轉換器201的輸入範圍。在部份情形下，個別參考電壓係可程式，使得類比至數位轉換器201的輸入範圍可被調整。比較器215之一的輸出位元285係使用多工樹211加以選擇。輸出位元285係根據先前決定輸出加以選擇，使得符碼間干擾被降低。更明確地說，輸出位元285係被提供給正反器295。由正反器295提供之單一致能位元297係被使用作為用於不同層多工樹211選擇輸入。使用正反器，各個層之多工樹211的輸出被同步至時鐘信號225。以此方式，來自正反器295的致能位元297接收三個連續值的輸出位元285(即，來自三個連續位元週期的輸出位元285的值)。輸出位元285的三個連續值係被使用以移動來自比較器215之一的個別比較器輸出通過多工樹211，直到輸出提供作為輸出位元285為止。
即使極端快速的比較器，參考圖2a及2b之類比至數位轉換器提供近乎最大資料率。
Tcq +tmux +tsu <T，其中T為用以同步化類比至數位轉換器的時鐘的週期，tcq 為所需穩定新計時正反器輸出的時間，及tsu 係為用於中介正反器的設定時間。不管交插的位準、管線深度、或所用的推測位元為何，最大資料率被限制。這是因為正反器係用以在時鐘週期間傳送資料。此等正反器可以是很慢的電路元件。例如，在部份技術中，tcq 及tsu 的組合可以為180ps。其中想要每秒6G位元的資料率，tcq 及tsu 的組合超出時鐘週期(T)，使得上述電路不能完成想要結果。
本發明之部份實施例提供重計時類比至數位轉換器，被統一有修正DFE，以完成較使用對應未重計時電路所能完成為高的頻寬操作。更明確地說，本發明部份實施例藉由利用兩或更多階層的交插，提供上述重計時。這可以例如包含一通用階層交插，其具有一或更多次階交插。此一次階交插可以包含若一次階交插。例如，當一次階交插被使用以配合通用階層的交插時，來自比較器的資料係在次階交插中被處理。次階交插的輸出係被傳送至通用交插。
參考圖3a，顯示依據本發明各種實施例之同步重計時類比至數位轉換器300。類比至數位轉換器300使用八個不同相的主時鐘加以計時。八時鐘相係被標示為c1、c2、c3、c4、c5、c6、c7、c8。在部份情形中，八相位為主時鐘的均勻分佈的相位，各個相位大約超前前一相位45度。為了簡單起見，主時鐘及八時鐘相並未個別顯示。相反地，類比至數位轉換器300的計時電路元件係被標示為c1-c8，以表示八個時鐘相的哪一個係使用以計時該特定電路元件。類比至數位轉換器300包含八個次階交插310、320、330、340、350、360、370、380。八個次階交插被實施為兩通用交插390、395。更明確地說，通用交插390包含一群四次階交插(即次階交插310、320、330、340)及通用交插395包含一群四次階交插(即次階交插350、360、370、380)。
類比至數位轉換器300包含若干比較器，各個比較一類比輸入(未示出)與個別參考電壓302、304、306、308。參考電壓302、304、306、308係藉由自一查看表309選擇一特定預定輸出加以程式化。該自查看表309的選擇輸出係被提供至四個數位至類比轉換器301、303、305及307，其隨後分別驅動參考電壓302、304、306、308。
次階交插310包含一組四個比較器312，其各個比較類比輸入至個別參考電壓302、304、306、308。來自比較器312的輸出被一組四個正反器314之一個別正反器所暫存。正反器314的輸出之一係使用兩個層多工器316加以選擇，及多工器316之輸出係為正反器318所暫存。暫存輸出係在圖上被標示為A1。應注意，所有正反器314被同步至時鐘相c5。正反器318係被同步至時鐘相c5。
次階交插320包含一組四比較器322，其各個比較類比輸入與參考電壓302、304、306、308的個別參考電壓。來自比較器322的輸出係為一組四個正反器324之個別正反器所暫存。正反器324之輸出之一係使用兩層多工器326加以選擇，及多工器326的輸出係為正反器328所暫存。暫存輸出係在圖上被標示為A2。應注意，所有比較器322係被同步至時鐘相c2，及所有正反器324係被同步至時鐘相c6。正反器328被同步至時鐘相c5。
次階交插330包含一組四比較器332，其各個比較類比輸入與參考電壓302、304、306、308的個別參考電壓。來自比較器332的輸出係為一組四個正反器334之個別正反器所暫存。正反器334之輸出之一係使用兩層多工器336加以選擇，及多工器336的輸出係為正反器338所暫存。暫存輸出係在圖上被標示為A3。應注意，所有比較器332係被同步至時鐘相c3，及所有正反器334係被同步至時鐘相c7。正反器338被同步至時鐘相c5。
次階交插340包含一組四比較器342，其各個比較類比輸入與參考電壓302、304、306、308的個別參考電壓。來自比較器342的輸出係為一組四個正反器344之個別正反器所暫存。正反器344之輸出之一係使用兩層多工器346加以選擇，及多工器346的輸出係為正反器348所暫存。暫存輸出係在圖上被標示為A4。應注意，所有比較器342係被同步至時鐘相c4，及所有正反器344係被同步至時鐘相c8。正反器348被同步至時鐘相c5。
次階交插350包含一組四比較器352，其各個比較類比輸入與參考電壓302、304、306、308的個別參考電壓。來自比較器352的輸出係為一組四個正反器354之個別正反器所暫存。正反器354之輸出之一係使用兩層多工器356加以選擇，及多工器356的輸出係為正反器358所暫存。暫存輸出係在圖上被標示為A5。應注意，所有比較器352係被同步至時鐘相c5，及所有正反器354係被同步至時鐘相c1。正反器358被同步至時鐘相c1。
次階交插360包含一組四比較器362，其各個比較類比輸入與參考電壓302、304、306、308的個別參考電壓。來自比較器362的輸出係為一組四個正反器364之個別正反器所暫存。正反器364之輸出之一係使用兩層多工器366加以選擇，及多工器366的輸出係為正反器368所暫存。暫存輸出係在圖上被標示為A6。應注意，所有比較器362係被同步至時鐘相c6，及所有正反器364係被同步至時鐘相c2。正反器368被同步至時鐘相c1。
次階交插370包含一組四比較器372，其各個比較類比輸入與參考電壓302、304、306、308的個別參考電壓。來自比較器372的輸出係為一組四個正反器374之個別正反器所暫存。正反器374之輸出之一係使用兩層多工器376加以選擇，及多工器376的輸出係為正反器378所暫存。暫存輸出係在圖上被標示為A7。應注意，所有比較器372係被同步至時鐘相c7，及所有正反器374係被同步至時鐘相c3。正反器378被同步至時鐘相c1。
次階交插380包含一組四比較器382，其各個比較類比輸入與參考電壓302、304、306、308的個別參考電壓。來自比較器382的輸出係為一組四個正反器384之個別正反器所暫存。正反器384之輸出之一係使用兩層多工器386加以選擇，及多工器386的輸出係為正反器388所暫存。暫存輸出係在圖上被標示為A8。應注意，所有比較器382係被同步至時鐘相c8，及所有正反器384係被同步至時鐘相c4。正反器388被同步至時鐘相c1。
多工器316的輸出係根據A7及A8的組合加以選擇。更明確地說，A7操作以在第一層多工器316的正反器314的輸出間作選擇，及A8操作以在第一層多工器316之輸出間作選擇。多工器326的輸出係根據A8及多工器316的輸出加以選擇。更明確地說，A8操作以在第一層多工器326中之正反器324的輸出間作選擇，及多工器316的輸出操作以在第一層多工器326的輸出間作選擇。多工器336的輸出係依據多工器316的輸出與多工器326之輸出的組合加以選擇。更明確地說，多工器316的輸出操作以於第一層多工器336的正反器334之輸出間作選擇，及多工器326的輸出操作以於第一層多工器336之輸出間作選擇。多工器346之輸出係根據多工器326的輸出與多工器336之輸出的組合加以選擇。更明確地說，多工器326之輸出操作以在第一層多工器346之正反器344的輸出間作選擇，及多工器336之輸出操作以在第一層多工器346的輸出間作選擇。
多工器356之輸出係根據A3及A4的組合加以選擇。更明確地說，A3操作以在第一層多工器356之正反器354之輸出間作選擇及A4操作以在第一層多工器356的輸出間作選擇。多工器366的輸出係根據A4及多工器356的輸出的組合加以選擇。更明確地說，A4操作以在第一層多工器366之正反器364之輸出間作選擇，及多工器356的輸出操作以在第一層多工器366的輸出間作選擇。多工器376的輸出係根據多工器356的輸出及多工器366的輸出的組合加以選擇。更明確地說，多工器356輸出操作以於第一層多工器376中之正反器374的輸出間作選擇及多工器366的輸出操作以在第一層多工器376的輸出間作選擇。多工器386之輸出係根據多工器366的輸出與多工器376的輸出的組合加以選擇。更明確地說，多工器366的輸出操作以在第一層多工器386之正反器384的輸出間作選擇，及多工器376的輸出操作以在第一層多工器386之輸出間作選擇。
參考圖3b，同步重計時類比至數位轉換器300的操作將參考時序圖301加以描述。應注意的是，為了簡化時鐘至q(clock to q)、設定時間及組合延遲並未顯示。時序圖301描述一例示操作，及為熟習於本技藝者所了解，其他時序圖可以用以描述同步重計時類比至數位轉換器300的其他例示操作。如所示，在時鐘c1中，比較器312各個被以次交插位準計時，正反器354係被計時，以使得輸出356可用，及正反器358、368、378、388均被計時，使A5-A8在通用交插位準處在相同時鐘緣上可用。在時鐘c2，比較器322各個被以次交插位準計時，及正反器364各個被計時，使得輸出366可用。在時鐘c3，比較器332各個被計時於次交插位準，及正反器374各個被計時，使得輸出376可用。在時鐘c4，比較器324被各個計時於次交插位準，及正反器384被各個計時使得輸出386可用。在時鐘c5，比較器352被各個計時於次交插位準，正反器314被計時，使得輸出316可用，及正反器318、328、338、348均被計時，使得A1-A4在通用交插位準，於相同時鐘緣處可用。在時鐘c6，比較器362各個被計時於次交插位準，及正反器324各個被計時，使得輸出326可用。在時鐘c7，比較器372各個被計時於次交插，及正反器334被各個計時，使得輸出336可用。在時鐘c8，比較器384被各個計時於次交插位準，及正反器344被各個計時，使得輸出346可用。再次，輸出316、326、336、356、366、376及A3、A4、A7、A8被用以選擇適當之比較器輸出。
同步重計時類比至數位轉換器300經由兩階層的交插，執行方塊處理。更明確地說，次階交插310、320、330、340根據時鐘c1-c4加以交插；及次階交插350、360、370、380根據時鐘c5-c8加以交插。來自次階交插310、320、330、340的區塊輸出係根據時鐘c5加以通用交插，及來自次階交插310、320、330、340的區塊輸出係根據時鐘c1加以通用交插。應注意的是，前述通用交插係以使用其他時鐘相加以完成。例如，次階交插310、320、330、340可以根據時鐘c8加以通用交插，及來自次階交插310、320、330、340的區塊輸出可以根據時鐘c4加以通用交插。此方法造成一時鐘週期潛伏期的降低。根據於此提供之揭示，熟習於本技藝者可以了解，在依據本發明之各種不同實施例下，各種次階交插及通用交插的其他組合係有可能的。
資料轉移的重計時發生於通用交插之間。換句話說，資料傳送的重計時透過使用一時鐘相的正反器318、238、338、348及使用另一時鐘相的正反器358、268、378、388的同步化加以發生。因此，於一通用交插(即來自次階交插310、320、330、340的輸出)及另一通用交插(即來自次階交插350、360、370、380的輸出)間之資料轉換具有的時間量等於4T(即圖3b所繪之主時鐘的四週期)。
次階交插及通用交插的想要量可以根據包含比較器延遲、正反器及在電路中允許之多工器的潛伏期加以決定。例如，假設比較器、正反器及多工器延遲係使得次階交插(j)的數量為四，及通用交插(i)的數量為2。再者，假設想要資料轉移通道展現需要分接頭數等於2的符碼間干擾特性。前述設計侷限造成圖3a的電路，其中分接頭的數量表示在各個次階交插310、320、330、340、350、360、370、380中的四個比較器(即2^分接頭)。應為熟習於本技藝者所注意到，對分接頭的數量、次階交插的數量、或通用交插的數量之修改將得到不同電路設計。再者，應注意的是，多階次階交插可以依據本發明之不同實施例加以完成。
以下將討論依據本發明部份實施例之同步重計時類比至數位轉換器的實施所得之臨限計時。公式考量了以下變數：tap=分接頭數；i=通用交插；j=次階交插；T=主時鐘週期；tcq=正反器時鐘至q延遲；tsu=正反器設立時間；tmux=多工器延遲；tcomp=比較器延遲；ccomp=比較器電容；cwire=電線電容。
假設i=2，以下公式表示有關於同步重計時類比至數位轉換器的時序侷限：Tcomp+tsu<jT；(1)Tcq+(j+t-1)*tmux+tsu<(j+1)T(2)再次，對於i=2，則電路元件數量為：DAC的數量=2tap ；比較器的數量=2j*2tap ；正反器的數量=2j*(2tap +1)；多工器的數量=2j*(2tap -11)。
電路的輸入電容係依據下式加以計算：輸入電容=2j*2tap *ccomp+f(cwire)i的其他值係有可能，然而，設定i=2最小化輸入電容。再者，雖然增加i可以增加允許執行比較等緣至緣時間週期(見公式(1))，但並不會增加允許正反器的緣至緣時間週期(見公式(2))。
通常，具有i通用交插及j次交插的同步重計時類比至數位轉換器需要(i*j)時鐘相(即時鐘域)，各個具有頻率為主時鐘頻率的1/(j*j)。各個時鐘相的相位差為2πp/(i*j)，其中p=0，...i*j-1。
參考圖4，顯示有依據本發明部份實施例之包含具有同步重計時類比至數位轉換器的接收器420的通訊系統400。通訊系統400包含一發射器410，其經由傳送媒體430發射代表資料組之信號至接收器420。傳送媒體430可以但並不限於無線傳送媒體、電線傳送媒體、磁儲存媒體、或光傳送媒體。根據於此之揭示，熟習於本技藝者可以了解到各種可以用於本發明不同實施例之傳送媒體。接收器420包含類似於參考圖3a所述之同步重計時類比至數位轉換器。在部份例子中，通訊系統400可以為具有發射器410及接收器420為電話及/或電話塔的行動電話系統。或者，通訊系統400可以為具有發射器410為寫入功能，及傳送媒體430為磁儲存媒體、及接收器420為讀取功能的磁儲存媒體。根據於此所提供之揭示，熟習於本技藝者可以了解，各種的其他系統可以依據本發明不同實施例表示為通訊系統治400。
總結，本發明提供新穎的用於類比至數位轉換的系統、裝置、方法及配置。雖然本發明一或多數實施例的詳細說明已經說明如上，但熟習於本技藝者可以在不脫離本發明精神下完成各種修改、替換及等效。因此，上述說明不應被視為本發明之範圍限制，本發明之範圍係由隨附之申請專利範圍所界定。
100．．．類比至數位轉換器
105．．．類比輸入
120．．．比較器排
121-125．．．比較器
170．．．數位輸出
180．．．編碼器
190．．．編碼輸出
200．．．類比至數位轉換器
210．．．比較器
220．．．類比輸入
224．．．時鐘輸入
230．．．AND閘
240．．．多工器
250．．．正反器
260．．．多工器
270．．．多工器
280．．．正反器
282．．．致能位元
290．．．正反器
292．．．致能位元
201．．．類比至數位轉換器
211．．．多工器樹
215．．．比較器
225．．．時鐘信號
285．．．輸出位元
295．．．正反器
297．．．致能位元
300．．．重計時類比至數位轉換器
301．．．數位至類比轉換器
302．．．參考電壓
303．．．數位至類比轉換器
304．．．參考電壓
305．．．數位至類比轉換器
306．．．參考電壓
307．．．數位至類比轉換器
308．．．參考電壓
309．．．查看表
310．．．次階交插
312．．．四比較器
314．．．四正反器
316．．．多工器
318．．．正反器
320．．．次階交插
322．．．四比較器
324．．．四正反器
326．．．多工器
328．．．正反器
330．．．次階交插
332．．．四比較器
334．．．四正反器
336．．．多工器
338．．．正反器
340．．．次階交插
342．．．四比較器
344．．．四正反器
346．．．多工器
348．．．正反器
350．．．次階交插
352．．．四比較器
354．．．四正反器
356．．．多工器
358．．．正反器
360．．．次階交插
362．．．四比較器
364．．．四正反器
366．．．多工器
368．．．正反器
370．．．次階交插
372．．．四比較器
374．．．四正反器
376．．．多工器
378．．．正反器
380．．．次階交插
382．．．四比較器
384．．．四正反器
386．．．多工器
388．．．正反器
390．．．通用交插
395．．．通用交插
400．．．通訊系統
410．．．發射器
420．．．接收器
430．．．傳送媒體
圖1為先前技術之快閃類比至數位轉換器；
圖2a為使用依據本發明部份實施例之組合邏輯實施的多工器的類比至數位轉換器；
圖2b為使用依據本發明一或多數實施例之同步組合邏輯實施的多工樹的類比至數位轉換器；
圖3a描繪依據本發明各實施例之同步重計時類比至數位轉換器；
圖3b為描繪圖3a之同步重計時類比至數位轉換器的例示操作時序圖；及
圖4為描繪包含依據本發明部份實施例之同步計時類比至數位轉換器的通訊系統。
300．．．重計時類比至數位轉換器
301．．．數位至類比轉換器
302．．．參考電壓
303．．．數位至類比轉換器
304．．．參考電壓
305．．．數位至類比轉換器
306．．．參考電壓
307．．．數位至類比轉換器
308．．．參考電壓
309．．．查看表
310．．．次階交插
312．．．四比較器
314．．．四正反器
316．．．多工器
318．．．正反器
320．．．次階交插
322．．．四比較器
324．．．四正反器
326．．．多工器
328．．．正反器
330．．．次階交插
332．．．四比較器
334．．．四正反器
336．．．多工器
338．．．正反器
340．．．次階交插
342．．．四比較器
344．．．四正反器
346．．．多工器
348．．．正反器
350．．．次階交插
352．．．四比較器
354．．．四正反器
356．．．多工器
358．．．正反器
360．．．次階交插
362．．．四比較器
364．．．四正反器
366．．．多工器
368．．．正反器
370．．．次階交插
372．．．四比較器
374．．．四正反器
376．．．多工器
378．．．正反器
380．．．次階交插
382．．．四比較器
384．．．四正反器
386．．．多工器
388．．．正反器
390．．．通用交插
395．．．通用交插

Claims (20)

  1. 一種重計時類比至數位轉換電路，該電路包含：一第一組次階交插，其中該第一組次階交插包含：第一次階交插，其中該第一次階交插包括一第一組比較器，同步至第一時鐘相；第二次階交插，其中該第二次階交插包括一第二組比較器，同步至第二時鐘相；一第二組次階交插，其中該第二組次階交插包括：第三次階交插，其中該第三次階交插包括第三組比較器，同步至第三時鐘相；第四次階交插，其中該第四次階交插包括第四組比較器，同步至第四時鐘相；及一通用交插，其中該通用交插至少部份根據來自第二組次階交插的輸出，選擇該第一組比較器之一，及其中該通用交插至少部份根據來自該第一組次階交插的輸出，選擇該第三組比較器之一。
  2. 如申請專利範圍第1項所述之電路，其中該第一次階交插的輸出與該第二次階交插的輸出係被同步至第三時鐘相。
  3. 如申請專利範圍第2項所述之電路，其中該第三次階交插的輸出與第四次階交插之輸出被同步至第一時鐘相。
  4. 如申請專利範圍第3項所述之電路，其中該來自第二組次階交插的輸出係為同步至該第一時鐘相的該第四次階交插的輸出，及其中該來自第一組次階交插的輸出係為同步至該第三時鐘相的該第二次階交插的該輸出。
  5. 如申請專利範圍第1項所述之電路，其中該電路更包含一數量的參考電壓，及其中各個該數量的參考電壓係被提供至在各個該第一組比較器、該第二組比較器、該第三組比較器及該第四組比較器的個別比較器。
  6. 如申請專利範圍第5項所述之電路，其中該等參考電壓係為個別數位至類比轉換器所產生，各個數位至類比轉換器接收不同的可程式數位值。
  7. 如申請專利範圍第6項所述之電路，其中該可程式數位值係被維持於一查看表中。
  8. 如申請專利範圍第1項所述之電路，其中該來自該第一組比較器的輸出係被提供給一暫存器，該暫存器使用該第三時鐘相加以計時，及其中來自該暫存器之該等輸出之一係為一多工器至少部份根據來自第二組次階交插的輸出加以選擇。
  9. 如申請專利範圍第8項所述之電路，其中該多工器係為第一多工器，其中該暫存器為第一暫存器，其中來自該第二組比較器的輸出係被提供給第二暫存器，該第二暫存器係使用第四時鐘相加以計時，及來自該第二暫存器的輸出之一係為第二多工器至少部份根據來自該第一多工器的輸出加以選擇。
  10. 如申請專利範圍第1項所述之電路，其中來自該第三組的比較器的該輸出被提供給一使用該第一時鐘相計時的暫存器，及其中來自該暫存器的該輸出之一係為一多工器所至少部份根據來自該第一組次階交插的該輸出加以選擇。
  11. 如申請專利範圍第10項所述之電路，其中該多工器係為第一多工器，其中該暫存器係為第一暫存器，其中來自該第四組比較器的該輸出係被提供給一使用該第二時鐘相計時的第二暫存器，及其中來自該第二暫存器之該輸出之一係為一第二多工器所至少部份根據來自該第一多工器的該輸出加以選擇。
  12. 一種類比至數位轉換的方法，該方法包含：使用第一組比較器，執行第一組類比至數位轉換；使用第二組比較器，執行第二組類比至數位轉換；使用第三組比較器，執行第三組類比至數位轉換；使用第四組比較器，執行第四組類比至數位轉換；至少部份根據第一暫存結果，由該第一組類比至數位轉換選擇一結果，以提供一第一選擇結果；至少部份根據該第一選擇結果，由該第二組類比至數位轉換選擇一結果，以提供一第二選擇結果；至少部份根據該第二暫存結果，自該第三組類比至數位轉換選擇一結果，以提供一第三選擇結果；及至少部份根據該第三選擇結果，自該第四組類比至數位轉換選擇一結果，以提供一第四選擇結果；暫存該第四選擇結果，以提供該第一暫存結果；及暫存該第二選擇結果，以提供該第二暫存結果。
  13. 如申請專利範圍第12項所述之方法，其中執行該第一組類比至數位轉換係同步至第一時鐘相，其中執行該第二組類比至數位轉換係同步至第二時鐘相，其中執行該第三組類比至數位轉換係同步至第三時鐘相；及其中執行該第四組類比至數位轉換係同步至第四時鐘相。
  14. 如申請專利範圍第12項所述之方法，其中暫存該第四選擇結果係與該第一時鐘相同步，及其中暫存該第二選擇結果係與該第三時鐘相同步。
  15. 一種通訊系統，該系統包含：一接收器，包括一重計時類比至數位轉換器，其中該重計時類比至數位轉換器包括：一第一組次階交插，其中該第一組次階交插包括：一第一次階交插，其中該第一次階交插包括第一組比較器，同步至第一時鐘相；一第二次階交插，其中該第二次階交插包括第二組比較器，同步至第二時鐘相；一第二組次階交插，其中該第二組次階交插包括：一第三次階交插，其中該第一次階交插包括第三組比較器，同步至第三時鐘相；一第四次階交插，其中該第四次階交插包括第四組比較器，同步至第四時鐘相；及一通用交插，其中該通用交插至少部份根據來自該第二組次階交插的輸出，選擇該第一組比較器的一比較器，及其中該通用交插至少部份根據來自該第一組次階交插的輸出，選擇該第三組比較器的一比較器。
  16. 如申請專利範圍第15項所述之系統，其中該系統更包含一發射器與一媒體，及其中資訊係由該發射器經由該媒體提供給該接收器。
  17. 如申請專利範圍第16項所述之系統，其中該系統為一儲存系統，及其中該媒體為一儲存媒體。
  18. 如申請專利範圍第16項所述之系統，其中該系統為一無線通訊系統，及其中該媒體為一無線通訊媒體。
  19. 如申請專利範圍第15項所述之系統，其中來自該第一組比較器的該輸出被提供給使用該第三時鐘相計時的第一暫存器，其中來自該第一暫存器的該輸出之一係為一第一多工器至少部份根據自該第二組次階交插的該輸出加以選擇，其中來自該第一多工器的該輸出係被提供給使用第三時鐘相計時的第三暫存器，其中來自該第二組比較器的該輸出係被提供給使用第四時鐘相計時的第二暫存器，其中來自該第二暫存器的該輸出之一係為第二多工器至少部份根據來自該第一多工器的該輸出加以選擇，及其中來自該第二多工器的該輸出係被提供給使用該第三時鐘相計時的第四暫存器。
  20. 如申請專利範圍第15項所述之系統，其中來自該第三組比較器的該輸出係被提供給使用該第一時鐘相計時的第一暫存器，其中來自該第一暫存器的該輸出之一係為一第一多工器所至少部份根據來自該第一組次階交插的該輸出加以選擇，其中來自該第一多工器的該輸出被提供給使用該第一時鐘相計時的第三暫存器，其中來自該第二組比較器的該輸出係被提供給使用該第二時鐘相計時的第二暫存器，其中來自該第二暫存器的該輸出之一係為第二多工器至少部份根據來自該第一多工器的該輸出加以選擇，及其中來自該第二多工器的該輸出係被提供給使用該第一時鐘相計時的第四暫存器。
TW097129668A 2008-06-06 2008-08-05 同步重計時類比至數位轉換的系統與方法 TWI448085B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2008/066060 WO2009148457A1 (en) 2008-06-06 2008-06-06 Systems and methods for synchronous, retimed analog to digital conversion

Publications (2)

Publication Number Publication Date
TW200952347A TW200952347A (en) 2009-12-16
TWI448085B true TWI448085B (zh) 2014-08-01

Family

ID=41398371

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097129668A TWI448085B (zh) 2008-06-06 2008-08-05 同步重計時類比至數位轉換的系統與方法

Country Status (7)

Country Link
US (1) US7956790B2 (zh)
EP (1) EP2198519A4 (zh)
JP (1) JP5244233B2 (zh)
KR (1) KR20110033101A (zh)
CN (1) CN101821951B (zh)
TW (1) TWI448085B (zh)
WO (1) WO2009148457A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8096091B2 (en) * 2009-03-10 2012-01-17 Cristina james Plank precision spacing device
US9014313B2 (en) 2012-02-07 2015-04-21 Lsi Corporation Error signature analysis for data and clock recovery in a communication system
US8615062B2 (en) 2012-02-07 2013-12-24 Lsi Corporation Adaptation using error signature analysis in a communication system
US8923382B2 (en) 2012-03-16 2014-12-30 Lsi Corporation Tap adaptation with a fully unrolled decision feedback equalizer
US8982941B2 (en) 2012-03-16 2015-03-17 Lsi Corporation Predictive selection in a fully unrolled decision feedback equalizer
CN104124969A (zh) * 2013-04-26 2014-10-29 上海华虹宏力半导体制造有限公司 流水线模数转换器
FR3043477B1 (fr) * 2015-11-10 2017-11-24 E2V Semiconductors Procede de synchronisation de convertisseurs de donnees par un signal transmis de proche en proche
WO2021202618A1 (en) * 2020-03-30 2021-10-07 Sitrus Technology Adc having adjustable threshold levels for pam signal processing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450085A (en) * 1993-08-31 1995-09-12 Advanced Micro Devices, Inc. Method and apparatus for high speed analog to digital conversion using multiplexed flash sections
US5861829A (en) * 1997-04-28 1999-01-19 Marvell Technology Group, Ltd. High-speed, low power, medium resolution analog-to-digital converter and method of stabilization
US7333580B2 (en) * 2002-01-28 2008-02-19 Broadcom Corporation Pipelined parallel processing of feedback loops in a digital circuit
US20080048896A1 (en) * 2006-08-25 2008-02-28 Broadcom Corporation Gain control for interleaved analog-to-digital conversion for electronic dispersion compensation

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686617A (en) 1986-06-06 1987-08-11 Rca Corporation Current limited constant frequency dc converter
US4672518A (en) 1986-07-30 1987-06-09 American Telephone And Telegraph Co., At&T Bell Labs Current mode control arrangement with load dependent ramp signal added to sensed current waveform
US5173698A (en) 1986-12-24 1992-12-22 Zdzislaw Gulczynski Flash analog-to-digital converter with integrating input stage
US5510745A (en) 1987-07-29 1996-04-23 Fujitsu Limited High-speed electronic circuit having a cascode configuration
US4837495A (en) 1987-10-13 1989-06-06 Astec U.S.A. (Hk) Limited Current mode converter with controlled slope compensation
JPH01106526A (ja) * 1987-10-19 1989-04-24 Mitsubishi Electric Corp Ａｄ変換器
US4885674A (en) 1988-03-28 1989-12-05 Varga Ljubomir D Synthesis of load-independent switch-mode power converters
JPH01318431A (ja) 1988-06-20 1989-12-22 Toshiba Corp アナログ／ディジタル変換回路
US5072221A (en) 1988-08-04 1991-12-10 Signal Processing Technologies, Inc. Error limiting analog to digital converter
US5182477A (en) 1990-03-22 1993-01-26 Silicon Systems, Inc. Bipolar tunable transconductance element
JPH0456519A (ja) 1990-06-26 1992-02-24 Mitsubishi Electric Corp Ａ／ｄ変換器
JPH04129354A (ja) 1990-09-20 1992-04-30 Fujitsu Ltd サービス要求調停制御方式
JP2669213B2 (ja) * 1991-09-05 1997-10-27 日本電気株式会社 直並列型アナログ／デジタル変換器
JPH05218867A (ja) * 1992-02-03 1993-08-27 Advantest Corp ２個のアナログ・ディジタル・コンバータをインターリーブ動作させる高速波形ディジタイザ
EP0608933B1 (en) 1993-01-26 1998-06-17 Koninklijke Philips Electronics N.V. Differential amplifier with high common-mode rejection
US5296856A (en) 1993-03-04 1994-03-22 Mantong Frank L Window tracking ADC
US5809060A (en) 1994-02-17 1998-09-15 Micrilor, Inc. High-data-rate wireless local-area network
JPH0823277A (ja) * 1994-07-05 1996-01-23 Matsushita Electric Ind Co Ltd アナログ−デジタル変換器及びデジタル−アナログ変換器
JP2835299B2 (ja) 1995-07-25 1998-12-14 東光株式会社 自励式ｄｃ−ｄｃコンバータ
US5734297A (en) 1996-03-29 1998-03-31 Philips Electronics North America Corporation Rail-to-rail input stages with constant gm and constant common-mode output currents
US5801564A (en) 1996-06-28 1998-09-01 Symbios, Inc. Reduced skew differential receiver
US5789973A (en) 1996-09-04 1998-08-04 Motorola, Inc. Resistorless operational transconductance amplifier circuit
JPH10285037A (ja) 1997-04-10 1998-10-23 Mitsubishi Electric Corp アナログ−デジタル変換回路
US5929705A (en) 1997-04-15 1999-07-27 Fairchild Semiconductor Corporation CMOS rail-to-rail input/output amplifier
US5936466A (en) 1997-08-04 1999-08-10 International Business Machines Corporation Differential operational transconductance amplifier
DE19740193C1 (de) 1997-09-12 1999-03-11 Siemens Ag Integriertes Tiefpaßfilter
JPH11103253A (ja) 1997-09-29 1999-04-13 Nec Corp アナログ−デジタル変換器
US6002356A (en) 1997-10-17 1999-12-14 Microchip Technology Incorporated Power saving flash A/D converter
TW381373B (en) 1997-12-31 2000-02-01 Ind Tech Res Inst Virtual two-phase current mode analog-digital converter
US6111467A (en) 1998-05-04 2000-08-29 Tritech Microelectronics, Ltd. Circuit for time constant tuning of gm-C filters
US6081219A (en) 1998-05-05 2000-06-27 Lucent Technology, Inc. Power saving arrangement for a flash A/D converter
JP2000059220A (ja) 1998-08-03 2000-02-25 Mitsubishi Electric Corp アナログ／ディジタル変換器制御方法
WO2000044098A1 (en) 1999-01-19 2000-07-27 Steensgaard Madsen Jesper Residue-compensating a / d converter
US6373423B1 (en) 1999-12-14 2002-04-16 National Instruments Corporation Flash analog-to-digital conversion system and method with reduced comparators
JP4178702B2 (ja) 1999-12-28 2008-11-12 ソニー株式会社 差動増幅器、コンパレータ、及びａ／ｄコンバータ
US6744432B1 (en) 2000-03-17 2004-06-01 Ati International Srl Method and apparatus for determining a representative Z values in a video graphics system
US6605993B2 (en) 2000-05-16 2003-08-12 Fujitsu Limited Operational amplifier circuit
US6717945B1 (en) 2000-06-19 2004-04-06 Northrop Grumman Corporation Queue size arbitration method and apparatus to enhance performance of crossbar cell switch
US6404372B1 (en) 2000-08-10 2002-06-11 National Semiconductor Corporation Asynchronous A/D converter with moving window
US6404374B1 (en) 2000-10-13 2002-06-11 Topic Semiconductor Corp. Comparator circuit for analog-to-digital converter
US6556081B2 (en) 2000-12-15 2003-04-29 Texas Instruments Incorporated Single-ended, ultra low voltage class AB power amplifier architecture having a common-mode feedback quiescent current control circuit
US6580382B2 (en) 2001-05-11 2003-06-17 Mstar Semiconductor, Inc. Programmable gain analog-to-digital converter
US6975682B2 (en) 2001-06-12 2005-12-13 Raytheon Company Multi-bit delta-sigma analog-to-digital converter with error shaping
JP4680448B2 (ja) 2001-09-04 2011-05-11 ルネサスエレクトロニクス株式会社 高速サンプリングレシーバー
US6563445B1 (en) 2001-11-28 2003-05-13 Analog Devices, Inc. Self-calibration methods and structures for pipelined analog-to-digital converters
US6816101B2 (en) 2002-03-08 2004-11-09 Quelian, Inc. High-speed analog-to-digital converter using a unique gray code
US6756841B2 (en) 2002-03-15 2004-06-29 Intel Corporation Variable offset amplifier circuits and their applications
US6583747B1 (en) 2002-05-24 2003-06-24 Broadcom Corporation Subranging analog to digital converter with multi-phase clock timing
US7190298B2 (en) 2002-05-24 2007-03-13 Broadcom Corporation Resistor ladder interpolation for subranging ADC
US6600373B1 (en) 2002-07-31 2003-07-29 Agere Systems, Inc. Method and circuit for tuning a transconductance amplifier
US6784824B1 (en) 2002-08-29 2004-08-31 Xilinx, Inc. Analog-to-digital converter which is substantially independent of capacitor mismatch
US7002504B2 (en) 2003-05-05 2006-02-21 Maxim Integrated Products, Inc. Dynamic element matching in high speed data converters
AU2003239887A1 (en) 2003-05-27 2005-01-21 Georgia Tech Research Corporation Floating-gate reference circuit
US7019507B1 (en) 2003-11-26 2006-03-28 Linear Technology Corporation Methods and circuits for programmable current limit protection
US7068203B2 (en) 2003-12-31 2006-06-27 Texas Instruments Incorporated Switched-capacitor circuits with reduced finite-gain effect
US7091783B2 (en) 2004-01-14 2006-08-15 Agere Systems Inc. Rejection circuitry for variable-gain amplifiers and continuous-time filters
US7129874B2 (en) 2004-06-10 2006-10-31 Nordic Semiconductor Asa Method and apparatus for operating a pipelined ADC circuit
US6956517B1 (en) 2004-06-12 2005-10-18 L-3 Integrated Systems Company Systems and methods for multi-channel analog to digital conversion
KR100644273B1 (ko) 2004-12-21 2006-11-10 한국전자통신연구원 광대역 가변 입력 매칭 저잡음 증폭기
US7116260B2 (en) 2005-01-26 2006-10-03 Raytheon Company Mismatch shaped analog to digital converter
KR100674966B1 (ko) 2005-03-23 2007-01-26 삼성전자주식회사 동작중에도 아날로그 디지털 변환기의 특성을 검사할 수있는 이미지 촬상용 반도체 장치
US7262724B2 (en) 2005-03-31 2007-08-28 Freescale Semiconductor, Inc. System and method for adjusting dynamic range of analog-to-digital converter
US7148833B1 (en) 2005-08-26 2006-12-12 Micron Technology, Inc. Sharing operational amplifier between two stages of pipelined ADC and/or two channels of signal processing circuitry
KR100782324B1 (ko) 2006-02-03 2007-12-06 삼성전자주식회사 씨모스 이미지 센서의 아날로그 디지털 변환기 및 아날로그디지털 변환 방법
US7209068B1 (en) 2006-02-03 2007-04-24 Agere Systems Inc. Analog to digital converter elements and methods for using such
US7362153B2 (en) 2006-05-01 2008-04-22 Intel Corporation Receiver latch circuit and method
US7696915B2 (en) 2008-04-24 2010-04-13 Agere Systems Inc. Analog-to-digital converter having reduced number of activated comparators
US10879108B2 (en) 2016-11-15 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Topographic planarization method for lithography process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450085A (en) * 1993-08-31 1995-09-12 Advanced Micro Devices, Inc. Method and apparatus for high speed analog to digital conversion using multiplexed flash sections
US5861829A (en) * 1997-04-28 1999-01-19 Marvell Technology Group, Ltd. High-speed, low power, medium resolution analog-to-digital converter and method of stabilization
US7333580B2 (en) * 2002-01-28 2008-02-19 Broadcom Corporation Pipelined parallel processing of feedback loops in a digital circuit
US20080048896A1 (en) * 2006-08-25 2008-02-28 Broadcom Corporation Gain control for interleaved analog-to-digital conversion for electronic dispersion compensation

Also Published As

Publication number Publication date
EP2198519A1 (en) 2010-06-23
CN101821951A (zh) 2010-09-01
US7956790B2 (en) 2011-06-07
EP2198519A4 (en) 2012-10-31
WO2009148457A1 (en) 2009-12-10
TW200952347A (en) 2009-12-16
JP2011523293A (ja) 2011-08-04
KR20110033101A (ko) 2011-03-30
CN101821951B (zh) 2014-07-23
US20100194616A1 (en) 2010-08-05
JP5244233B2 (ja) 2013-07-24

Similar Documents

Publication Publication Date Title
TWI448085B (zh) 同步重計時類比至數位轉換的系統與方法
JP5237443B2 (ja) ラッチベースのアナログ−デジタル変換のためのシステム及び方法
EP3363170B1 (en) Pam-4 dfe architectures with symbol-transition dependent dfe tap values
US9614538B1 (en) Analog-to-digital conversion based on signal prediction
US9378843B1 (en) Collaborative analog-to-digital and time-to-delay conversion based on signal prediction
US20100328124A1 (en) Current steering digital-to-analog converter
JP2020511073A (ja) 分解能プログラマブルｓａｒ型ａｄｃ
JP6700566B2 (ja) 等化回路、受信回路、及び半導体集積回路
WO2008095989A1 (en) Gray code to sign and magnitude converter
EP2015457B1 (en) Serial-to-parallel conversion circuit and method of designing the same
EP2122830B1 (en) A clock circuit
CN112751552A (zh) 具有前光标消除的自适应接收器
US7605737B2 (en) Data encoding in a clocked data interface
JP5521891B2 (ja) 受信回路
Cai et al. Statistical modeling of metastability in ADC-based serial I/O receivers
US20130177063A1 (en) Digital Phase Equalizer for Serial Link Receiver and Method Thereof
Cai Design of High-Speed Power-Efficient A/D Converters For Wireline ADC-Based Receiver Applications
Zargaran-Yazd et al. A 10 Gb/s low-power serdes receiver based on a hybrid speculative/SAR digitization technique

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees