TWI442698B - 用於可程式增益放大器之增益調整 - Google Patents

用於可程式增益放大器之增益調整 Download PDF

Info

Publication number
TWI442698B
TWI442698B TW096133391A TW96133391A TWI442698B TW I442698 B TWI442698 B TW I442698B TW 096133391 A TW096133391 A TW 096133391A TW 96133391 A TW96133391 A TW 96133391A TW I442698 B TWI442698 B TW I442698B
Authority
TW
Taiwan
Prior art keywords
gain
circuit
resistor
array
coupled
Prior art date
Application number
TW096133391A
Other languages
English (en)
Other versions
TW200822548A (en
Inventor
Rodney Alan Hughes
Original Assignee
Nat Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Semiconductor Corp filed Critical Nat Semiconductor Corp
Publication of TW200822548A publication Critical patent/TW200822548A/zh
Application granted granted Critical
Publication of TWI442698B publication Critical patent/TWI442698B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/02—Manually-operated control
    • H03G3/04—Manually-operated control in untuned amplifiers
    • H03G3/10—Manually-operated control in untuned amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45136—One differential amplifier in IC-block form being shown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45522—Indexing scheme relating to differential amplifiers the FBC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Description

用於可程式增益放大器之增益調整
本發明大致上係關於電子電路。更明確言之，本發明係關於一種用於調整關於一個可程式增益放大器之增益的技術。
許多電子係為採用可程式增益放大器作為一個基本的類比建構方塊。一個傳統的可程式增益放大器(800)之範例係顯示於圖8。可程式增益放大器800係包含一個運算放大器(AMP)，三個電阻器(R81－R83)及二個開關(S81－S82)。該運算放大器係包含一個非反相輸入端(INP)，一個反相輸入端(INM)，及一個輸出端(AOUT)。開關S81係連接於AOUT及節點N81之間。開關S82係連接於AOUT及節點N82之間。電阻器R81係連接於節點N81及INM之間。電阻器R82係連接於節點N82及INM之間。電阻器R83係連接於INM及一個電路接地(GND)之間。
於操作時，運算放大器AMP係建構成於該非反相輸入端(INP)處接收一個輸入訊號(例如，IN)，且於該輸出端(AOUT)處提供一個輸出訊號(例如，OUT)，該輸出訊號係根據一個增益縮放因子(X)而相關於該輸入訊號。該增益縮放因子(X)係由輸出端(OUT)及該反相輸入端(INM)之間之反饋路徑上之阻抗所決定。
開關S81及S82係配置成改變該反饋元件(電阻器R81及電阻器R82)之選擇，以調整該增益縮放因子(X)。當開關S81係閉路時，該選擇出之反饋元件係為電阻器R81；而當開關S82係閉路時，該選擇出之反饋元件係為電阻器R82。輸入訊號(IN)及輸出訊號(OUT)之間之關係係由反饋元件及開關決定如下：OUT＝IN*(1＋X)，其中，X係由該些反饋元件決定。於一個範例中，當開關S1閉路且開關S2開路時，X＝R81/R83。於另一個範例中，當開關S2閉路且開關S1開路時，X＝R82/R83。
根據本發明之一個態樣，其係提供一種可程式增益放大器電路，其係用於接收一個輸入訊號，且提供一個具有一個對應於一個使用者啟動增益設定之可調整增益的輸出訊號。該可程式增益放大器電路係包含：一個運算放大器電路，其係包含：一個非反相輸入端，其係建構成接收該輸入訊號；一個反相輸入端，其係建構成接收一個反饋訊號；及一個輸出端，其係建構成提供該輸出訊號。該可程式增益放大器電路係進一步包含：一個增益選擇電路，其係配置作為一個第一可變電阻器電路，其係具有：一個第一電阻器，其係於該輸出端及一個第一中間節點之間；一個第二電阻器，其係於該第一中間節點及該反相輸入端之間；及一個第三電阻器，其係於該反相輸入端及該參考端之間，其中，與該第二電阻器及該第三電阻器相關之值係改變，以回應於一個增益選擇控制訊號。該可程式增益放大器電路係進一步包含：一個增益調整電路，其係配置作為一個第二可變電阻器電路，其係具有：一個第四電阻器，其係於該輸出端及一個第二中間節點之間；及一個第五電阻器，其係於該二中間節點及該參考端之間，其中，與該第四電阻器及該第五電阻器相關之值係改變，以回應於一個增益修整設定控制訊號，其中，該第一中間節點係耦合至該第二中間節點。該可程式增益放大器電路係進一步包含：一個控制電路，其係配置成提供該增益選擇控制訊號及該增益修整設定控制訊號，以回應於該使用者啟動增益設定。
根據本發明之另一個態樣，其係提供一種用於決定可程式增益放大器電路內之增益修整設定的方法。該可程式增益放大器電路係接收一個輸入訊號，且提供一個輸出訊號以回應於該輸入訊號，其中，該可程式增益放大器係具有一個對應於一個使用者啟動增益設定之可調整增益。該方法係包含：選擇與該可程式增益放大器相關之每一個增益設定，其中，該可程式增益放大器係包含一個運算放大器、一個增益設定電路、一個增益調整電路及一個跨接電阻器電路，其中，該增益設定電路係為一個第一數位控制電位計，其係耦合於該運算放大器之一個輸出端及一個參考端之間，其中，該增益調整電路係為一個第二數位控制電位計，其係耦合於該運算放大器之該輸出端及該參考端之間，其中，該第一數位控制電位計之一個第一游標端係耦合至該運算放大器之該非反相輸入端，其中，該第二數位控制電位計之一個第二游標端係透過該跨接電阻器電路耦合至該第一數位控制電位計內一個中間點；對於每一個選擇出之增益設定：組構該可程式增益放大器電路，以回應於該選擇出之增益設定，使得該可程式增益放大器之理想增益係為：IDEAL_GAIN＝1＋RF/RA，其中，RA及RF係由該第一數位控制電位計之該游標位置所決定，以回應於該選擇出之增益設定；對於該選擇出之增益設定，選擇每一個與該可程式增益放大器相關之修整設定；藉由移動該第二游標位置，組構該可程式增益放大器電路，以回應於該選擇出之修整設定，使得該可程式增益放大器之整體增益係被提高或降低；及對於每一個修整設定，評估該可程式增益放大器相關之增益誤差；自該些評估出之增益誤差中辨識一個最小增益誤差；及對於該選擇出之增益設定，儲存與最小增益誤差相關之修整設定。
許多不同的實施例將參照圖式而予以詳細說明，其中，類似的元件符號係於全部圖式中代表類似的元件及組件。參照許多不同的實施例係不限制本發明之範疇，其係僅由後附之申請專利範圍之範疇所限制。此外，任何於此說明書中所提出之範例係不意欲為限制之用，且僅提供用於本發明之許多可能的實施例之一些實施例。
於整個說明書及申請專利範圍中，下列名詞係採用至少於此明顯相關之意義，除非前後文係明白地指定其他方面。下文所確認之意義係不意欲限制該些名詞，然而僅係提供該些名詞之使用的示範性範例。“一個(a)”、“一個(an)”及“該”係可以包含對於單數及複數之指示。“在．．．之中(in)”之意義係可以包含“在．．．之中(in)”及“在．．．之上(on)”。“連接”一詞係可以意謂被連接之物件之間之直接電性、電磁、機械、邏輯上或其他連結，其之間無任何電性、機械、邏輯上或其他中介物。“耦合”一詞係能夠意謂物件之間之直接連結、透過一或多個中介物之間接連結，或者以可以不構成一項連結之方式於物件之間之通訊。“電路”一詞係能夠意謂一個單一元件或複數個元件、主動及/或被動、離散或積體化，其係耦合在一起以提供一個期望的功能。“訊號”一詞係能夠意謂至少電流、電壓、電荷、資料或其他如此之可確認的數量。
簡單言之，本發明大體上係關於一種用於修整一個可程式增益放大器(PGA)上之增益調整。一個示範性可程式增益放大器電路係包含一個增益調整電路及一個增益選擇電路，其係皆耦合至一個放大器之一個輸出端。該增益選擇電路係完成至該放大器之反饋，而該增益調整電路係配置成提高或減少該增益選擇電路之增益。該增益調整電路係能夠配置作為對於該可程式增益放大器電路之整體增益的修整調整，其中，一個不同的修整調整係能夠映射至每一個增益設定，諸如自一個查找表而來的增益設定。於其他示範性實施方式中，該可程式增益放大器電路係能夠使用一個調整機制，根據一個工作週期、脈波寬度或Σ－△調整而週期地於複數個增益設定之間切換，使得整體增益係於許多不同的增益設定之間混合。於又一個進一步之實施方式中，該調整機制係能夠配置成利用一個對於該可程式增益放大器電路之整體增益的時間平均效果。
概述
單石放大器通常係使用於需要準確訊號增益之應用中。這些放大器係例行地採用電阻式反饋分壓元件，諸如薄膜電晶體，以控制整體訊號增益。雖然係採用步驟以獲得準確的反饋比值，電阻器不匹配係能夠造成重大的整體放大器增益誤差。擾亂電阻器比值之情況的範例係包含處理相關差異以及操作情況相關差異。示範性處理差異係包含處理：薄片電阻、摻雜濃度、寄生電容、寄生電阻、寄生電感及寄生洩漏等等上之梯度及變異。示範性操作情況相關差異係包含：電阻器間之溫度差(熱梯度)及電阻器間之操作電壓差(電壓係數效應)，等等。
薄膜電阻器之連續雷射修整係已經於過去被使用於校正電阻不匹配所造成之增益誤差。然而，許多製造成本，諸如測試時間、測試設備、雷射修整設備及其他製造成本，係能夠使如此之修整技術對於許多市場而言係成本過高的。修整微電子電路之程序係亦能夠造成電路中之擾動，其係限制修整之準確性，或者延長實施修整所需之次數(再次增加成本)。
其他製造壓力係能夠產生，其係減少修整之準確性。雷射修整典型地係在將晶圓切割成為稱為晶片之複數個片狀體之前對於一個半導體晶圓實施。示範性半導體處理步驟係包含：將晶圓切片，以環氧樹脂附接該晶片或者一個共晶連接(eutectic attachment)，將晶片上之接墊接合至一個導線架，形成及密封封裝，以及其他方面。這些半導體處理步驟之每一個係能夠產生晶片壓力(例如，表面應力，急轉，彎曲，微撞擊等等)，其係能夠改變該反饋元件之整體值，且因此係直接影響後晶圓修整增益準確性。
本揭示內容係考量上述每一個問題以及其他問題，且提供一種用於以一個數位裝置修整及/或調整一個可程式放大器電路內之增益之裝置。該數位裝置係能夠包含一個用於當一個增益設定係被選擇用於該可程式增益放大器時調整該選擇出之增益設定的增益修整。該增益修整係能夠被使用於根據一預定量而提高或減少該增益，使得期望的整體增益係達成。該數位裝置係能夠包含適合於調整該可程式增益放大器之整體增益以回應於一或多個數位控制訊號之電路。每一個數位控制訊號係能夠由任何數量之輸入裝置所提供，諸如舉例而言自與該晶圓相關之接腳或接墊而來，自一個接收一個數位訊號(或複數個數位訊號)且產生另一個數位訊號(或複數個數位訊號)之解碼器邏輯電路而來，及自一個接收一個類比輸入訊號且產生一或多個數位控制訊號之類比至數位轉換器而來。數位增益調整及修整之應用係增加用於準確訊號放大之機會的數量，包含電路內校準方法。
修整增益放大器
圖1A係為一個顯示根據本發明之至少一個態樣而配置之示範性可程式增益放大器電路(100)之示意圖。可程式增益放大器電路100係包含：一個增益調整電路(X1)，一個增益選擇電路(X2)，一個運算放大器(AMP,X3)，一個電阻器(RSPAN,X4)，一個控制電路(X5)，及一個選用查找表(X6)。於某些實施方式中，電阻器X4係能夠以一條接線取代，實際上為0歐姆之電阻值。
該運算放大器(X3)係包含一個非反相輸入端(INP)，一個反相輸入端(INM)，及一個輸出端(AOUT)。該增益調整電路(X1)係耦合於AOUT及一個參考端(REF)之間。該增益選擇電路係亦耦合於AOUT及該參考端(REF)之間。該電阻器(X4)係耦合於該增益調整電路(X1)內之一個第一分接點端及該增益選擇電路(X2)內之一個第二分接點端之間。該控制電路係配置成接收輸入訊號(例如，增益調整，校準等等)，且提供一個第一控制訊號(增益修整設定(GAIN TRIM SETTING))至該增益調整電路(X1)及一個第二控制訊號(增益選擇(GAIN SELECT))至該增益選擇電路(X2)。可選擇地，該控制電路(X5)係配置成與該查找表(X6)交互作用，以儲存及/或取出與該第一及第二控制訊號相關之先前決定之值。
該參考端(REF)係建構成耦合一個參考電壓(例如，VREF)至該可程式增益放大器電路(100)。該參考電壓係能夠為任何適當的接地參考電壓(GND)，諸如舉例而言，0伏特，一個高電源電壓(例如，VDD)，一個低電源電壓(例如，VSS)，一個中間電源電壓(例如，〔VDD－VSS〕/2)等等。
該增益調整電路(X1)係以類似於一個電位計之方式建構，其中，電位計游標位置係對應於一個可變分接點，其係耦合至電阻器X4之一側。與該增益調整電路(X1)相關之總和電阻係為對應於RBOOST及RCUT之兩個電阻值的總和。與於RBOOST及RCUT相關之特定電阻值係可變的，以回應於該第一控制訊號(GAIN TRIM SETTING)，使得一個期望的分接點係能夠以類似於調整一個電位計上電位計游標位置之方式達成。該增益調整電路(X1)係配置成回應於該第一控制訊號(GAIN TRIM SETTING)，其係能夠被實施為一或多個數位控制訊號。
該增益選擇電路(X2)係亦以類似於一個電位計之方式建構，其中，電位計之一個固定分接點係耦合至電阻器X4之另一側，且其中，該電位計之一個可變分接點係耦合至該運算放大器(X3)之該反相輸入端(INM)。該可變分接點係類似於一個電位計上之一個電位計游標位置。與該增益選擇電路(X2)相關之總和電阻值係為對應於RA及RF之兩個電阻值的總和。與於RA及RF相關之特定電阻值係可變的，以回應於該第二控制訊號(GAIN SELECT)，使得一個可變分接點係能夠以類似於調整一個電位計上電位計游標位置之方式達成。該增益選擇電路(X2)係配置成回應於該第二控制訊號(GAIN SELECT)，其係能夠被實施為一或多個數位控制訊號。
一個輸入訊號(IN)係耦合至該運算放大器(X3)之該非反相輸入端(INP)。用於該可程式增益放大器電路(100)之輸出訊號(OUT)係對應於該運算放大器之輸出(AOUT)。該增益選擇電路(X2)係以類似於一個非反相放大器之反饋電路之方式操作，其中，該反相輸入端(INM)係操作為兩個電阻器(RA及RF)之間之反饋點(FB)。該增益選擇電路(X2)係調整與該兩個電阻器(RA及RF)相關之值，以回應於該第二控制訊號(GAIN SELECT)，以達成一個用於該可程式增益放大器電路(100)之期望增益設定。該期望增益係由下列方程式所決定：OUT＝IN*(1＋RF/RA)。
該增益調整電路(X1)係配置成與該增益選擇電路(X2)合作，以藉由提高或減少該增益一期望量，而由選擇出之增益設定(亦即，增益＝1＋RF/RA)中修改該可程式增益放大器電路(100)之整體增益。與該增益選擇電路(X2)相關之電阻值係大約類似於該增益調整電路(X1)之電阻值。於理想增益內提高或減少的量係由電阻值RBOOST及RCUT所決定。當該游標位置係於減少方向上移動時，電阻值RCUT係於電阻值上減少，而RBOOST係同時於值上增加。當該游標位置係於提高方向上移動時，電阻值RBOOST係於電阻值上減少，而RCUT係同時於值上增加。RBOOST係實際上與RA類似，使得一個用於RBOOST之低電阻值係減少用於RA之有效的電阻值。因此，可看見一個RA之減少的有效值係造成該可程式增益放大器電路(100)之增益上的增加。類似地，一個RA之增加的有效值係造成該可程式增益放大器電路(100)之增益上的減少。
該控制電路(X5)係配置成：當一個期望的增益設定係由一個使用者選擇(例如，透過訊號GAIN ADJ)時，改變至該增益調整電路(X1)及該增益選擇電路(X2)之控制訊號。當該期望的增益設定被選擇時，用於該增益設定之電位計游標位置係透過該第一控制訊號(GAIN SELECT)而被選擇。一項增益調整亦係透過該第二控制訊號(GAIN TRIM SETTING)而被實施，使得該可程式增益放大器電路(100)之整體增益係提高或減少，以達成一個準確的整體增益。每一個增益設定係能夠具有一個不同的預定修整量，其係對應於一對用於GAIN SELECT及GAIN TRIM SETTING之控制訊號組。該些修整量係能夠於一個校準序列期間被決定，如同將隨後參照圖7而予以討論。該控制電路(X5)係能夠配置成：諸如當該可程式增益放大器電路(100)係正被測試時，於一個校準模式下操作，且當該可程式增益放大器電路(100)係正被一個使用者操作時，於一個非校準模式下操作。
與該可程式增益放大器電路(100)之整體增益的修整相關之調整係能夠儲存於一個查找表(X6)之中，諸如一個熔線圖(fuse map)，一個動態記憶體，一個快閃記憶體，一個唯讀記憶體，或某些能夠使用於儲存值以用於後續取出之其他儲存裝置。與對於選擇出之增益之修整調整相關之範圍係一部分根據與RSPAN、RBOOST及RCUT相關之值而定。於一個範例中，該選擇出之增益係能夠提高10%或減少10%。於另一個範例中，該選擇出之增益係能夠提高10%或減少5%。其他量係亦能夠被考量，使得一個期望的增益調整範圍係能夠被達成。在回顧下述許多不同的電路及方法之後，增益設定之間之修整係能夠進一步瞭解。
圖1B係為一個顯示根據本發明之至少一個態樣而配置之另一個示範性可程式增益放大器電路(110)之示意圖。可程式增益放大器電路110係包含：一個增益調整電路(X10)，一個增益選擇電路(X2)，一個運算放大器(AMP,X3)及一個電阻器(RSPAN,X4)。於圖1B中，圖1A中之該增益調整電路(X1)係以另一個增益調整電路(X10)取代，該增益調整電路(X10)係根據上文所述之相同原理操作。額外的控制電路及選用的查找表係不顯示，然而其係如上文所述被考量到。
該增益調整電路(X1)係配置成與該增益選擇電路(X2)合作，以藉由提高或減少該增益一期望量，而由選擇出之增益設定(亦即，增益＝1＋RF/RA)中修改該可程式增益放大器電路(110)之整體增益。與該增益選擇電路(X2)相關之電阻值係大約類似於該增益調整電路(X10)之電阻值。對於圖1B而言，於理想增益內提高或減少的量係由電阻值RBOOST及RCUT所決定。然而，用於電阻值RBOOST及RCUT之有效電阻值係由三個可變電阻電路(X11,X12及X13)所決定。
該增益調整電路(X10)係亦耦合於該輸出端(AOUT)及該參考端(REF)之間，其中，節點N1係對應於該參考端(REF)，且節點N2係對應於該輸出端(AOUT)。可變電阻電路X11及X12係串聯於節點N1及N2之間，如圖所描繪。可變電阻電路X11及X12係包含可調整游標位置，其係分別耦合至節點N4及N5。可變電阻電路X13係耦合於節點N4及N5之間，且係包含一個可調整電位計游標，其係耦合至節點N3。節點N3係對應於該電阻器(RSPAN,X4)，其係耦合該增益調整電路(X10)至該增益選擇電路(X2)。
於操作時，可變電阻電路X11至X13係配置成提供用於RBOOST及RCUT之有效電阻值，諸如示於圖1A。針對N1向節點N3看進去之電阻係對應於用於RBOOST之有效電阻值，而針對N2向節點N3看進去之電阻係對應於用於RCUT之有效電阻值。為了反映圖1A及圖1B之間之關係，可變電阻電路X11係被標示為RBOOST’，而可變電阻電路X12係被標示為RCUT’。
當用於可變電阻電路X12之電位計游標位置係於CUT’方向上移動時，用於RCUT之有效電阻值係減少，而RBOOST係同時於值上增加。當用於可變電阻電路X11之電位計游標位置係於RBOOST’方向上移動時，用於RBOOST之有效電阻值係減少，而用於RCUT之有效電阻值係增加。用於可變電阻電路X13之電位計游標位置係亦能夠朝向RCUT’或RBOOST’方向，以類似方式調整用於RCUT及RBOOST之有效電阻值。
RBOOST之有效電阻值係再度針對電阻器RA為一個類似的組態，而RCUT之有效電阻值係再度針對電阻器RF為一個類似的組態。對於該可程式增益放大器電路(110)而言，用於RA之一個減少的有效值係造成增益上之增加，而用於RA之一個增加的有效值係造成增益上之減少。對於該可程式增益放大器電路(110)而言，用於RF之減少的有效值係再度造成增益上的減少，而用於RF之增加的有效值係再度造成增益上的增加。
圖1C係為一個顯示用於一個示範性可程式增益放大器電路之增益誤差效果的圖(120)，該可程式增益放大器電路係諸如於圖1B中所說明之可程式增益放大器電路。
於圖1C內之增益誤差係被決定為期望的增益設定及一個製造出之電路所達成之真正的增益設定之間之差。於某些範例中，該增益誤差係能夠藉由增加自該增益調整電路(例如，X1或X10)之有效增益設定而減少，而於其他範例中，該增益誤差係能夠藉由減少有效增益設定而減少。再者，該增益誤差之斜率係亦能夠藉由改變用於該增益調整電路(例如，X10)之設定而被改變。
如示於圖1B，可變電阻電路X11係包含至少三個示範性電位計游標位置(A1，A2及A3)，而可變電阻電路X12係包含至少另外三個示範性電位計游標位置(B1，B2及B3)。節點N1及N4之間之有效電阻值係於游標位置A3處最低，於游標位置A2處略高，且於游標位置A1處最高。節點N5及N2之間之有效電阻值係於游標位置B1處最低，於游標位置B2處略高，且於游標位置B3處最高。
對於圖1C而言，圖1B之增益調整電路X10的增益調整設定係具有對應於位置對A3,B3；A2,B1；及A1,B2之游標設定。用於游標位置對A3,B3之增益誤差係具有對應於m1之斜率。對於此範例而言，當游標位置對A1,B2被選擇時，整體增益誤差之減少係產生，其中，整體斜率係大約維持於m1。自游標位置對A1,B2改變成游標位置對A2,B1係造成自m1至m2之整體斜率減少，如圖所示。如圖1B及圖1C所示，移動該些游標位置設定接近可變電阻電路X11及X12之間之共同節點係造成整體增益調整範圍上之減少，如同藉由該增益誤差斜率減少所反映。類似地，移動該些游標位置設定更遠離該共同節點係造成整體增益調整範圍上之增加，如同藉由該增益誤差斜率增加所反映。移動該些游標位置一起朝向節點N1係傾向於移動整體增益調整朝向提高，同時維持一個類似的斜率。
數位調整電阻器電路
圖2係為一個顯示於根據本發明之至少一個態樣所配置之另一個示範性可程式增益放大器電路內之一個示範性可調整電阻器拓樸(200)之示意圖。可調整電阻器拓樸200係包含一個N串接耦合電阻器(RS1－RSN)及一個多工器電路(MUX,X21)。一個示範性閂鎖電路(X22)、查找表(X23)及控制電路(X24)係亦顯示於圖2。
電阻器RS1－RSN係串聯於REF及OUT之間。電阻器RS1係耦合於節點REF及節點P1之間。電阻器RS2係耦合於節點P1及節點P2之間。電阻器RSN－1係耦合於節點PN－2及節點PN－1之間。電阻器RSN係耦合於節點PN－1及節點PN之間，其中，PN係耦合至OUT。節點P1至PN係耦合至多工器電路X21。該多工器電路(X21)係回應於一個控制訊號(例如，GAIN TRIM SETTING)，以耦合節點P1至PN之一至電阻器RSPAN。該多工器電路(X21)係配置成與電阻器陣列(RS1－RSN)合作，以提供用於一個數位控制電位計之必要的功能。
該多工器電路(X21)係描繪為一個受控開關陣列(S1－SN)，其中，每一個開關係配置成耦合節點P1至PN之一個個別節點至電阻器RSPAN。該開關陣列係意欲提供由該多工器所提供之功能之一個範例。在不偏離本發明之精神之下，如此之功能係可以由電晶體、傳輸閘、邏輯電路及配置成提供一個多工器功能之其他電路所提供。
任何數量之電阻器及開關係能夠被使用於達成一期望數量之分接點及一個期望的可調整範圍。與該些電阻器相關之值係能夠被選擇以達成一個期望的粗糙度。於一個範例中，相等值之電阻器係被選擇。於另一個範例中，每一個電阻器係根據一個二進位縮放(例如，1倍，2倍，4倍等等)而相關於前一個電阻器。於又另一個範例中，每一個電阻器係根據一個線性縮放因子而相關於前一個電阻器。於又另一個範例中，每一個電阻器係根據一個對數縮放因子而相關於前一個電阻器。其他任意指定值係亦能夠隨著需要而被選擇。
於一個範例中，該多工器電路係被一個GAIN TRIM SETTING控制訊號所控制，該GAIN TRIM SETTING控制訊號係由閂鎖器22所提供。閂鎖器22係能夠透過自該控制電路(X24)而來的控制訊號而被設定或清除。當設定訊號被致動時，閂鎖器22係儲存一個由查找表X23提供之值(查找表設定)，其係亦由該控制電路(X24)諸如透過訊號READ、WRITE、ADDR、DATA及EN而被控制。
一個示範性查找表(X24)係能夠被實施為一個可程式唯讀記憶體或某些其他可程式儲存裝置。每一個位址(ADDR)係能夠結合一個用於該可程式增益放大器電路之特定增益設定。當一個ADDR係被使用於存取該查找表時(例如，當ADDR係準備好時，致動該READ及EN訊號)，一個查找表設定值係被取出，以用於相關增益設定。於某些實施方式中，值係能夠藉由使用DATA而被儲存於該查找表(X23)之中，以當該WRITE訊號及EN訊號係被致動時，儲存與ADDR相關之值。所述之範例係意欲作為一個查找表之一個非限制性範例，且許多其他範例係可以被考量到，諸如唯讀記憶體(ROM)、隨機存取記憶體(RAM)、快閃記憶體、可程式邏輯陣列(PLA)，等等。
一個示範性控制電路(X24)係能夠調適成接收自一或多個與一個積體電路相關之接墊而來的輸入訊號(例如，1N1,1N2等等)。該些接墊係可以使用晶圓探測技術、使用與封裝積體電路相關之接腳或透過某一其他機制而被接取。由控制電路X24所接收之訊號(例如，D1,D2等等)係被處理，以提供用於測試增益/修整設定、儲存校準資料及用於操作該可程式增益放大器電路之必要的控制訊號。一個模式控制功能方塊係能夠被使用於辨識及選擇一個用於該可程式增益放大器電路之操作模式。示範性模式係包含：一個測試模式，其中，該使用者係能夠以人工方式選擇增益及修整值；一個儲存模式，其中，該使用者係能夠儲存與一個用於一個增益設定之修整值相關之設定；及一個操作模式，其中，該使用者係能夠使用先前儲存之校準修整值而設計該可程式增益放大器電路之增益。一個位址暫存器係能夠被使用於提供用於存取該查找表(X3)之值。一個資料暫存器係能夠被使用於提供用於儲存於該查找表(X3)內之值。當該測試模式被致能時，該控制電路係能夠被使用於選擇用於該可程式增益放大器電路內之個別增益設定的每一個修整設定。
圖3A係為一個顯示於根據本發明之至少一個態樣所配置之另一個示範性可程式增益放大器電路內之另一個示範性可調整電阻器拓樸(300)之示意圖。可調整電阻器拓樸300係包含一個陣列之N個平行組構之電阻器(RP1－RPN)及一個多工器/選擇器電路。一個示範性暫存器電路(X31)係描繪用於一個閂鎖裝置，其係儲存圖2內之該增益修整設定控制訊號。
電阻器RP1－RPN係以一個平行組態配置，其中，每一個電阻器係包含一個共同耦合至電阻器RSPAN之第一端。該多工器/選擇器電路係於節點P1－PN處耦合至每一個電阻器之一個第二端。該多工器/選擇器電路係配置成選擇性地耦合每一個電阻器至兩個節點之一，一個節點係對應於REF且另一個節點係對應於OUT。
該多工器/選擇器電路係描繪為開關電路S1－SN，其中，每一個開關電路係結合電阻器RP1－RPN之個別電阻器。每一個開關係顯示為兩個位置開關，然而，該些電路係意欲作為一個功能顯示，其係能夠被實施為電晶體、傳輸閘、數位邏輯電路及配置成提供期望功能之任何其他電路。該些開關電路係回應於該控制訊號(例如，GAIN TRIM SETTING)，以獨立地耦合每一個節點(P1至PN)至REF或OUT。該多工器/選擇器電路係配置成與電阻器陣列(RS1－RSN)合作，以提供用於一個數位控制電位計之必要的功能。
任何數量之電阻器及開關係能夠被使用於達成一個具有一個期望範圍之期望調整數量。與該些電阻器相關之值係能夠被選擇以達成一個期望的粗糙度。於一個範例中，相等值之電阻器係被選擇。於另一個範例中，每一個電阻器係根據一個二進位縮放(例如，1倍，2倍，4倍等等)而相關於前一個電阻器。於又另一個範例中，每一個電阻器係根據一個線性縮放因子而相關於前一個電阻器。於又另一個範例中，每一個電阻器係根據一個對數縮放因子而相關於前一個電阻器。其他任意指定值係亦能夠隨著需要而被選擇。
圖3B係為一個顯示於根據本發明之至少一個態樣所配置之又另一個示範性可程式增益放大器電路內之另一個示範性可調整電阻器拓樸(310)之示意圖。可調整電阻器拓樸310係為一個R－2R電阻器階梯電路，其係包含4個可選擇節點(P1－P4)，其係被一個多工器/選擇器電路選擇。一個示範性暫存器電路(X31)係再次描繪用於一個閂鎖裝置，其係儲存該增益修整設定控制訊號。
類似於圖3A，該多工器/選擇器電路係配置成選擇性地耦合自該電阻器階梯電路而來之每一個可選擇的節點至兩個節點之一，一個節點(N1)係對應於REF且另一個節點(N2)係對應於OUT。該多工器/選擇器電路係描繪為開關電路S1－SN，其中，每一個開關電路係結合該電阻器階梯電路內之個別電阻器。該些開關電路係回應於該控制訊號(例如，GAIN TRIM SETTING)，以獨立地耦合每一個節點(P1至PN)至REF或OUT。
該R－2R電阻器階梯電路係包含一個節點(N3)，其係共同耦合至電阻器RSPAN。一個具有2R值之電阻器係耦合於下列節點對之每一對之間：N3,P4；N33,P3；N32,P2；N31,P1；N30,N1及N30,N2。一個具有R值之電阻器係耦合於下列節點對之每一對之間：N3,N33；N33,N32；N32,N31及N31,N30。雖然顯示為一個4位元R－2R階梯，如同熟習本項技術者所將體認，任何其他數量之位元解析度係能夠被使用。
該R－2R階梯電路係配置成選擇性地於節點N1及N2之間切換點P1－P4，以回應於該增益修整設定訊號。節點N30看進去之有效電阻係對應於2R及2R之並聯組合，其係表示為2R || 2R，其係等於一個R之值。節點N31看進去之有效電阻係對應於R串聯節點N30看進去之電阻之組合，其係表示為R＋RN30，其係等於2R之值。此程序係持續至節點N3看進去之電阻，其係再次等於2R之值。
每一個敘述之圖係能夠被組合，以提供一個期望的功能。另外的範例係亦可以被考量，以提供任何數量之可能性，包含額外的模式控制電路，串列控制訊號，平行控制訊號，內部存取修整表，外部存取修整表，等等。
圖4係為一個顯示於根據本發明之至少一個態樣所配置之又另一個示範性可程式增益放大器電路內之另一個示範性可調整電阻器拓樸(400)之示意圖。電阻器拓樸400係包含一個細微增益調整電路(X41)，一個粗略增益調整電路(X42)，一個增益選擇電路(X43)，三個電阻器(X44－X46)，及一個運算放大器電路(X47)。於某些實施方式中，電阻器X44及/或X45係能夠以接線取代，實際上為0歐姆之電阻值。於某些其他實施方式中，電阻器X46係結合該增益選擇電路(X43)，諸如示於圖1A或圖1B。
該運算放大器(X47)係包含一個非反相輸入端(INP)，一個反相輸入端(INM)，及一個輸出端(AOUT)。該粗略增益調整電路(X42)及該細微增益調整電路(X41)係耦合於AOUT及一個參考端(REF)之間。該增益選擇電路係亦耦合於AOUT(透過電阻器X46)及該參考端(REF)之間。電阻器(X44)係耦合於該細微增益調整電路(X41)內之一個第一細微調整分接點端及該粗略增益調整電路(X42)及電阻器X46之間之分接點之間。電阻器(X45)係耦合於該粗略增益調整電路(X42)內之一個粗略調整分接點端及該粗略增益調整電路(X42)及電阻器X46之間之該分接點之間。
該參考端(REF)係建構成耦合一個參考電壓(例如，VREF)至該可程式增益放大器電路(100)。該參考電壓係能夠為任何適當的接地參考電壓(GND)，諸如舉例而言，0伏特，一個高電源電壓(例如，VDD)，一個低電源電壓(例如，VSS)，一個中間電源電壓(例如，〔VDD－VSS〕/2)等等。
示於圖4之範例係實質上類似於圖1A及圖1B之範例，其係修改該增益調整電路成包含粗略調整裝置及細微調整裝置。該增益選擇電路(X43)係再次建構成類似於一個電位計，其中，該電位計內之一個可變分接點係耦合至該運算放大器(X47)之該反相輸入端(INM)，以提供一個反饋訊號(FB)。一個輸入訊號(IN)係再次耦合至該運算放大器(X47)之非反相輸入端(INP)。
該細微增益調整電路(X41)、該粗略增益調整電路(X42)及該增益選擇電路(X43)係皆建構成操作為數位控制電位計，其係類似於先前討論過之電位計。該細微增益調整電路(X41)之游標係被調整，以回應於一個第一控制訊號(FINE GAIN TRIM SELECT)；同時該粗略增益調整電路(X42)之游標及該增益選擇電路(X43)之游標係被調整，以回應於一個第二控制訊號(COARSE GAIN TRIM SELECT,GAIN SELECT)。於一個範例中，該細微增益調整電路(X41)係被實施為一個串聯組構電阻器陣列，而該增益選擇電路(X43)係被實施為一個並聯組構電阻器陣列。其他範例亦係可以被考量，其中，所有可調整電阻器電路係可以彼此為不同的拓樸或者彼此為相同的拓樸。
調整增益調整
圖5A係為一個顯示根據本發明之至少一個態樣之採用一個調整拓樸之另一個示範性可程式增益放大器電路(500)之示意圖。可程式增益放大器電路500係包含：一個第一及第二增益設定網路(X51,X52)，一個開關電路(SW,X53)，一個控制邏輯電路(X54)，一個選用查找表(X55)，一個選用感測器電路(X56)，一個選用電阻器(R)，及一個運算放大器電路(X59)。該感測器電路係能夠為任何種類之感測器，諸如但不限於一個溫度感測器(X57)及一個電壓感測器(X58)等等。
該運算放大器(X59)係包含一個非反相輸入端(INP)，一個反相輸入端(INM)，及一個輸出端(AOUT)。該第一增益設定網路(X51)係耦合於該開關電路(X53)之一個第一端及該運算放大器電路(X59)之該輸出端(AOUT)之間。該第二增益設定網路(X52)係耦合於該開關電路(X53)之一個第二端及該運算放大器電路(X59)之該輸出端(AOUT)之間。該開關電路(X53)亦包含一個第三端，其係透過選用電阻器R而耦合至該運算放大器之反相輸入端(INM)。
於操作時，該開關電路係配置成耦合該第一及第二端之一至該開關電路(X53)之該第三端。當該第一端係耦合至該開關電路(X53)之該第三端時，該可程式增益放大器電路(500)之整體增益係對應於由該第一增益設定網路(X51)所提供之增益設定。當該第二端係耦合至該開關電路(X53)之該第三端時，該可程式增益放大器電路(500)之整體增益係對應於由該第二增益設定網路(X52)所提供之增益設定。該控制邏輯電路(X54)係配置成提供一個增益控制訊號至該開關電路，使得一個期望的混合係於該第一增益設定網路(X51)而來的增益及該第二增益設定網路(X52)而來的增益之間達成。藉由調整與該增益控制訊號相關之脈波寬度(或者平均脈波密度，諸如在時間平均過取樣調整機制，諸如Σ－△調整)，該些增益之間任何期望的混合係能夠達成。該選用查找表係能夠再次被使用於取出與一個修整增益相關之值。對於此範例而言，該些修整值係對應於一個工作週期設定。
於一個範例中，一個第一增益設定網路(X51)係配置成提供一個1.5之增益，且一個第二增益設定網路(X52)係配置成提供一個2.5之增益。當工作週期係設定為0%時，整體增益係僅為1.5。類似地，當工作週期係設定為100%時，整體增益係僅為2.5。然而，當工作週期係設定為50%時，該可程式增益放大器電路(500)之整體增益係對應於2。藉由改變工作週期於0%及100%之間，該增益係能夠於1.5及2.5之間實際地調整。一個廣泛範圍的調整係能夠在無任何額外的電路修改之下，僅藉由改變該第一增益設定及該第二增益設定之間工作週期的調整而被實施。
於某些範例中，該控制邏輯電路係能夠配置成藉由監視由一個感測器電路(X56)提供而來之電壓、電流、操作溫度等等，而評估與該電路相關之操作情況。對於調整之許多不同的改變係能夠由該控制邏輯電路(X54)根據動態測量出之操作情況而實施。以此方式，該可程式增益放大器電路(500)之增益係能夠被仔細控制。於某些實例中，當被監視之操作情況之一係改變超過一預定臨限值時，係可能期望改變調整技術。
圖5B係為一個顯示根據本發明之至少一個態樣之採用一個調整拓樸之另一個示範性可程式增益放大器電路(510)之示意圖。可程式增益放大器電路510係包含：一個第一及第二增益設定網路(X51B,X52B)，及一個運算放大器電路(X59)，其係配置成類似於圖5A。每一個增益設定電路係包含一個開關電路(SW,X53)，一個選用電阻器(RA,RB)，及兩個增益設定網路(X51B,X52B)。
該第一增益設定網路(X51B)係包含增益設定網路1及2，該增益設定網路1及2係分別具有對應之增益值G1及G2。該第二增益設定網路(X52B)係包含增益設定網路3及4，該增益設定網路3及4係分別具有對應之增益值G3及G4。每一個增益設定網路係選擇性地透過其之個別開關電路(X53)及選用電阻器(R)而耦合於節點INM及AOUT之間，以回應於該增益控制訊號。
於操作時，該些開關電路係配置成選擇性地耦合該運算放大器電路(X59)之反饋迴路內之一或多個增益設定網路，其係為一個大致上類似於圖5A之方式。與該(些)增益控制訊號相關之脈波寬度係能夠再次達成該些可取得增益(G1－G4)之間任何期望的混合。此外，每一個增益設定網路係能夠配置成具有一個根據期望的增益之期望頻率，以達成一個頻率補償增益調整。
於一個範例中，增益G1及G3係選擇在一起，以達成－1.0%之增益誤差調整；增益G1及G4係選擇在一起，以達成－0.5%之增益誤差調整；增益G2及G3係選擇在一起，以達成＋0.5%之增益誤差調整；增益G2及G4係選擇在一起，以達成＋1.0%之增益誤差調整。
圖5C係為一個顯示根據本發明之至少一個態樣之採用一個調整拓樸之又另一個示範性可程式增益放大器電路(520)之示意圖。可程式增益放大器電路520係包含：4個增益設定網路(N1－N4)，一個選用運算放大器電路(X59)，一個開關電路(SW,X53C)，及一個選用電阻器(R)。
該第一增益設定網路(N1)係具有增益值G1，而第二、第三及第四增益設定網路(N2－N4)係分別具有對應之增益值G2，G3及G4。每一個增益設定網路係選擇性地透過其之該開關電路(X53C)及選用電阻器(R)而耦合於節點INM及AOUT之間，以回應於該增益控制訊號。每一個增益設定(G1－G4)係能夠選用地具有一個不同的頻率相關增益特性。
於操作時，該開關電路(X53C)係配置成選擇性地耦合該運算放大器電路(X59)之反饋迴路內之一個增益設定網路(N1－N4)，其係為一個大致上類似於圖5A之方式。與該增益控制訊號相關之脈波寬度係能夠再次達成該可取得的增益(G1－G4)之間任何期望的混合。舉例而言，增益設定網路N1係於時間t1時被選擇，增益設定網路N2係於時間t2時被選擇，增益設定網路N3係於時間t3時被選擇，增益設定網路N4係於時間t4時被選擇。
期望的增益設定係能夠藉由改變每一個增益設定於一個週期(例如，T)內為活動的/非活動的之時間量而達成，其中，該增益設定樣式係重複。於一個範例中，時間t2,t3及t4係在時間上分隔開，且對於每一個選擇的增益設定具有相同的活動時間，使得整體增益係對應於G1,G2,G3及G4之平均值。於其他範例中，僅增益設定G1及G3係使用於相同的時間，使得整體增益係為G1及G3之平均值。於又另一個範例中，每一個增益設定係使用於一個不同的時間量，使得每一個增益設定係施加至重複增益設定之間之整體週期的非相等百分比。過取樣時間平均調整機制，諸如Σ－△調整，係亦能夠被使用。
圖6A係為一個顯示根據本發明之至少一個態樣之採用一個調整拓樸之又另一個示範性可程式增益放大器電路(600)之示意圖。可程式增益放大器電路600係包含：一個運算放大器電路(X61)，一個數位控制電位計(X62)，一個開關電路(X63)，一個第一電容器電路(C1,X64)，一個第二電容器電路(C2,X65)，一個選用電阻器電路(R,X66)，及一個控制電路(X67)。該控制電路(X67)係包含用於一個調整器(X68)及一個控制邏輯(X69)之功能方塊。
該運算放大器電路(X61)係包含一個非反相輸入端(INP)，一個反相輸入端(INM)，及一個輸出端(AOUT)。該數位控制電位計(X62)係耦合於該運算放大器電路(X61)之該輸出端(AOUT)及一個參考電位(REF)之間，且亦包含一個固定分接點及一個可變分接點。該固定分接點係耦合至該些電容器電路(X64,X65)之第一端及選用電阻器電路(R)。該第一電容器電路(X64)之該第二端係耦合至該參考電位(REF)，且該第二電容器電路(X65)之該第二端係耦合至該運算放大器電路(X61)之該輸出端(AOUT)。該開關電路(X63)之第一端係耦合至該參考電位(REF)。該開關電路(X63)之第二端係耦合至該運算放大器電路(X61)之該輸出端(AOUT)。該開關電路(X63)亦包含一個第三端，其係透過選用電阻器R而耦合至該選用電阻器電路(R)之第二端。
於操作時，該開關電路(X63)係配置成耦合該第一及第二端點之一至該開關電路(X63)之第三端。當該第一端係耦合至該第三端時，該可程式增益放大器電路(600)之整體增益係對應於一個第一增益設定。當該第二端係耦合至該第三端時，該可程式增益放大器電路(600)之整體增益係對應於一個第二增益設定。該控制電路(X67)係配置成提供一個增益選擇控制訊號，以調整由該數位控制電位計電路(X62)提供之反饋。該控制電路(X67)係進一步配置成提供一個增益修整控制訊號，以調整與調整該開關電路(X63)相關之脈波寬度。該些操作特色係提供一個由該些電容器平滑化之時間平均增益。
圖6B係為一個顯示採用一個類似於圖6A之調整拓樸之另一個示範性可程式增益放大器電路(610)之示意圖。類似於圖6A之可程式增益放大器電路600，該可程式增益放大器電路610係包含：一個運算放大器電路(X61)，一個數位控制電位計(X62)，一個開關電路(X63)，一個第一電容器電路(C1,X64)，一個第二電容器電路(C2,X65)，及一個選用電阻器電路(R,X66)。
該可程式增益放大器電路610係進一步包含一個可調整電阻器電路(X68B,RC2)及一個選用電阻器(X67B,RC1)。可調整電阻器電路X68B係耦合於節點N1及N2之間，節點N1及N2係分別對應於該參考電位(REF)及該運算放大器電路(X61)之輸出。一個用於可調整電阻器電路(X68B)之游標端係耦合至節點N3，其係對應於透過該選用電阻器(X67B)之電容器C1及C2之間之共同節點。
該可調整開關電路(X63)之操作係與先前敘述於圖6A之開關電路相同。然而，該可調整電阻器電路(X68B)係配置成操作作為一個粗略增益調整電路，其係以類似於先前所述之方式而改變該數位控制電位計(X62)之整體增益，舉例而言，藉由圖1A及1B所述之方式。操作特色係再次提供由電容器(C1及C2)所平滑化之時間平均增益。
圖6C係為一個顯示採用一個類似於圖6A及圖6B之調整拓樸之另一個示範性可程式增益放大器電路(620)之示意圖。類似於可程式增益放大器電路600，可程式增益放大器電路620係包含：一個運算放大器電路(X61)，一個數位控制電位計(X62)，一個開關電路(X63)，一個第一電容器電路(C1,X64)，一個第二電容器電路(C2,X65)，一個選用電阻器電路(R1,X66)，及一個控制電路(X67)。
該可程式增益放大器電路620係進一步包含一個第二開關電路(X68C)及一個電阻器(X67C,R2)。開關電路X68係包含透過電阻器R2耦合至節點N1、N2及N3之接觸端。節點N1係對應於該參考電位(REF)，而節點N2係對應於該運算放大器電路(X61)之輸出。節點N3係對應於電容器C1及C2之間之共同節點。
該可調整開關電路(X63)之操作係與先前敘述於圖6A及圖6B之開關電路相同。然而，該開關電路(X68C)係配置成與電阻器R2一起操作作為一個粗略增益調整電路，其係以類似於先前所述之方式而改變該數位控制電位計(X62)之整體增益，舉例而言，藉由圖1A及1B所述之方式。操作特色係再次提供由電容器(C1及C2)所平滑化之時間平均增益。電阻器R1及R2係能夠具有不同的值，使得由開關操作所提供之調整量對於該兩個開關電路(X63及X68C)而言係不同的。
如同熟習本項技術者於閱讀本揭示內容之後將體認，由圖5A、5B、5C、6A、6B及6C而來之開關電路(X53,X53C,X63及X68C)之調整係能夠以一個類似於Σ－△調整或其他時間平均調整機制之方式被提供，以提供可程式增益放大器電路600之廣泛範圍的增益修整特色。
圖6A、6B及6C之該些可程式增益放大器電路(600，610，620)係亦可以包含圖5A之該選用感測器電路(X56)，其中，該選用感測器電路係能夠再次包含任何種類之感測器，諸如但不限於一個溫度感測器(X57)及一個電壓感測器(X58)等等。對於如此之示範性實施方式而言，該控制邏輯電路係能夠被配置成評估與該電路相關之許多不同操作情況(例如，監視電壓、電流、操作溫度等等)，且根據動態測量操作情況而對於該調整實施許多不同的改變。以此方式，該些可程式增益放大器電路(600，610，620)之增益係能夠被仔細控制。於某些實例中，係可能期望當被監視之操作情況之一係改變超過一預定臨限值時，改變調整技術。
增益選擇/修整流程
圖7係為一個用於辨識及/或設定一個可程式增益放大器電路內之增益調整的方法之流程圖(700)，其係根據本發明之至少一個態樣而配置。該可程式增益放大器電路係對應於一個諸如敘述於如上之圖1－6中所述之電路以及類似配置之其他電路。
所述之系統/電路係配置成評估於決定方塊705內之目前的操作模式。當目前的操作模式係對應於一個測試模式時，該程序係自方塊705進行至方塊710，其中，該系統係循環至下一個可使用之增益設定(例如，增益設定1，增益設定2，等等)，以測試每一個增益設定之準確度。在下一個增益設定被選擇之後，該系統程序流程係進行至方塊715，其中，下一個可使用修整設定(例如，增益修整設定1，增益修整設定2，等等)係被選擇。程序係持續進行至方塊720，其中，與目前的增益/修整設定相關之增益誤差係被評估。當額外的修整設定被評估時，程序係持續進行回到方塊715。否則，程序流程係進行至方塊730，其中，對於該增益設定而言，具有一個最小增益誤差之修整設定係被辨識出。於方塊735中，該辨識出之修整設定係被儲存或記錄。於決定方塊740中，該系統係決定是否額外的增益設定係將被測試。當額外的增益設定係將被測試時，程序係持續進行至方塊710。否則，該測試模式之程序係於方塊795處結束。
辨識出之“最佳”可使用修正設定係能夠儲存為一個修整圖或查找表內之值，該查找表係諸如先前敘述之表。該修整圖係能夠與該可程式增益放大器電路實施於相同的晶片之上(例如，一個熔線連結表，一個非揮發性記憶體陣列，或某一其他映射機構)，於一個多晶片模組內之分離晶片上，或於配置成傳通該查找表資訊至該可程式增益放大器電路之分離的微電子電路之內。
當該測試模式係為非活動時，程序流程係由決定方塊705進行至決定方法745。於決定方塊745中，該選擇出之模式係被評估，以決定是否一個增益調整(或正常操作)模式係為活動的。當該增益調整模式係為活動的時，程序係由方塊745持續進行至方塊755，其中，該修整圖係被存取。持續進行至方塊760，一個修整設定係根據該修整圖而被選擇。進行至方塊765，該增益及修整設定係使用於產生適當的控制訊號及/或閂鎖至一閂鎖裝置之中，諸如一個暫存器之中。程序係於方塊795處結束。
當該測試模式係為非活動的且該調整增益模式係為非活動的時，程序流程係自決定方塊745進行至方塊750，其中，額外的模式係能夠進行。於一個範例中，該些電路係於一個“程式增益/修整模式”之中操作，其中，該修整圖係自能夠由一個外部提供表(例如，唯讀記憶體(ROM)、可抹除可程式唯讀記憶體(EPROM)，電子式可抹除可程式唯讀記憶體(EEPROM)，查找表，非揮發性記憶體(NVM)等等)所提供之一個分離的組之值載入。於另一個範例中，該些電路係於一個“執行模式”中操作，其中，該增益及修整設定係不能夠被改變。於又另一個範例中，該些電路係於一個“程式增益模式”中操作，其中，該修整圖及增益設定係被選擇，以使用類似於圖7所述之方式調整該修整設定及放大器增益。其他模式係亦可以於本揭示內容之範疇內被料想到及考量到。對於僅測試模式及調整增益/正常操作模式可使用之實施方式而言，決定方塊745及處理方塊750係能夠被消除。
雖然本發明係已經藉由許多不同的示範性實施例而於此敘述，於不偏離本發明之精神及範疇之下，於此所敘述之結構、特色、及方法步驟上之變化係能夠被實施。舉例而言，許多不同的元件之位置係可以改變。元件之個別元件及配置係可以取代，如同熟習本項技術者所知。因為本發明之許多實施例係能夠於不偏離本發明之精神及範疇之下被實施，本發明係屬於後附申請專利範疇之內。
800．．．可程式增益放大器
R81－R83．．．電阻器
S81－S82．．．開關
INP．．．非反相輸入端
INM．．．反相輸入端
AOUT．．．輸出端
N81．．．節點
N82．．．節點
GND．．．接地
IN．．．輸入訊號
OUT．．．輸出訊號
100．．．可程式增益放大器電路
X1．．．增益調整電路
X2．．．增益選擇電路
AMP,X3．．．運算放大器
RSPAN,X4．．．電阻器
X5．．．控制電路
X6．．．查找表
REF．．．參考端
VDD．．．高電源電壓
VSS．．．低電源電壓
RBOOST．．．電阻
RCUT．．．電阻
RA，RF．．．電阻器
FB．．．反饋點
110．．．可程式增益放大器電路
X10．．．增益調整電路
X11及X12．．．可變電阻電路
N1及N2．．．節點
N3．．．節點
N4及N5．．．節點
200．．．可調整電阻器
RS1－RSN．．．串接耦合電阻器
MUX,X21．．．多工器電路
X22．．．閂鎖電路
X23．．．查找表
X24．．．控制電路
P1．．．節點
P2．．．節點
PN－2．．．節點
PN－1．．．節點
PN．．．節點
S1－SN．．．開關陣列
300．．．可調整電阻器
RP1－RPN．．．平行組構之電阻器
X31．．．暫存器電路
310．．．可調整電阻器
P1－P4．．．可選擇節點
400．．．電阻器
X41．．．細微增益調整電路
X42．．．粗略增益調整電路
X43．．．增益選擇電路
X44－X46．．．電阻器
X47．．．運算放大器電路
VREF．．．參考電壓
500．．．可程式增益放大器電路
X51．．．第一增益設定網路
X52．．．第二增益設定網路
X54．．．控制邏輯電路
X55．．．查找表
X56．．．感測器電路
X57．．．溫度感測器
X58．．．電壓感測器
X59．．．運算放大器電路
R．．．電阻器
SW,X53．．．開關電路
520．．．可程式增益放大器電路
N1－N4．．．增益設定網路
X53C．．．開關電路
600．．．可程式增益放大器電路
X61．．．運算放大器電路
X62．．．數位控制電位計
X63．．．開關電路
C1,X64．．．第一電容器電路
C2,X65．．．第二電容器電路
X66．．．電阻器電路
X67．．．控制電路
X68．．．調整器
X69．．．控制邏輯
610．．．可程式增益放大器電路
X68B,RC2．．．可調整電阻器電路
X67B,RC1．．．電阻器
620．．．可程式增益放大器電路
X68C．．．第二開關電路
X67C,R2．．．電阻器
非限制性及非窮舉之實施例係參照圖式而予以敘述。
圖1A－1B係為顯示示範性可程式增益放大器電路之示意圖；圖1C係為一個顯示用於一個示範性可程式增益放大器電路之增益誤差效果的圖；圖2係為一個顯示於另一個示範性可程式增益放大器電路內之一個示範性可調整電阻器拓樸之示意圖；圖3A－3B係為顯示用於示範性可程式增益放大器電路之示範性可調整電阻器拓樸之示意圖；圖4係為顯示用於又另一個示範性可程式增益放大器電路之又另一個示範性可調整電阻器拓樸之示意圖；圖5A－5C係為顯示採用一個調整拓樸之示範性可程式增益放大器電路之示意圖；圖6A－6C係為顯示採用另一個調整拓樸之示範性可程式增益放大器電路之示意圖；圖7係為一個用於辨識及/或設定一個可程式增益放大器電路內之增益調整的方法之流程圖，其係全部根據本發明之態樣而配置；及圖8係為一個傳統的可程式增益放大器電路之示意圖。
600．．．可程式增益放大器電路
X61．．．運算放大器電路
X62．．．數位控制電位計
X63．．．開關電路
C1．．．第一電容器電路
C2．．．第二電容器電路
X66．．．電阻器電路
X67．．．控制電路
X68．．．調整器(例如，△－δ)
X69．．．控制邏輯
X56．．．感測器電路
X57．．．溫度感測器
X58．．．電壓感測器
INP．．．非反相輸入端
INM．．．反相輸入端
AOUT．．．輸出端
IN．．．輸入訊號
OUT．．．輸出訊號
REF．．．參考端
FB．．．反饋點

Claims (20)

  1. 一種可程式增益放大器電路，其係用於接收一個輸入訊號，且提供一個具有一個對應於一個使用者啟動增益設定之可調整增益的輸出訊號，該可程式增益放大器電路係包含：一個運算放大器電路，其係包含：一個非反相輸入端，其係建構成接收該輸入訊號；一個反相輸入端，其係建構成接收一個反饋訊號；及一個輸出端，其係建構成提供該輸出訊號；一個增益選擇電路，其係配置作為一個第一可變電阻器電路，其係具有：一個第一電阻器，其係於該輸出端及一個第一中間節點之間；一個第二電阻器，其係於該第一中間節點及該反相輸入端之間；及一個第三電阻器，其係於該反相輸入端及一參考端之間，其中，與該第二電阻器及該第三電阻器相關之值係改變，以回應於一個增益選擇控制訊號；一個增益調整電路，其係配置作為一個第二可變電阻器電路，其係具有：一個第四電阻器，其係於該輸出端及一個第二中間節點之間；及一個第五電阻器，其係於該二中間節點及該參考端之間，其中，與該第四電阻器及該第五電阻器相關之值係改變，以回應於一個增益修整設定控制訊號，其中，該第一中間節點係耦合至該第二中間節點；及一個控制電路，其係配置成提供該增益選擇控制訊號及該增益修整設定控制訊號，以回應於該使用者啟動增益設定。
  2. 如申請專利範圍第1項之可程式增益放大器電路，該增益調整電路係包含一串聯分接電阻器陣列，其係耦合於該輸出端及該參考端之間，其中，該串聯分接電阻器陣列係具有一個串聯於一個分接點陣列之間之電阻值陣列，其中，該分接點陣列之一係被選擇，以回應於該增益修整設定控制訊號，且其中，該選擇出之分接點係耦合至該第二中間節點。
  3. 如申請專利範圍第2項之可程式增益放大器電路，其中，該串聯分接電阻器陣列係配置成下列之一：一個匹配電阻器陣列，一個二進位加權陣列，一個線性縮放陣列，一個對數縮放陣列，及一個任何加權陣列。
  4. 如申請專利範圍第2項之可程式增益放大器電路，該增益調整電路係進一步包含一個多工器電路，其係具有：複數個多工器輸入端，每一個多工器輸入端係耦合至該分接點陣列之一個對應分接點；及一個多工器輸出端，其係耦合至該第二中間節點，其中，該多工器電路係配置成耦合複數個多工器輸入端之一至該多工器輸出端，以回應於該增益修整設定控制訊號。
  5. 如申請專利範圍第1項之可程式增益放大器電路，該增益調整電路係包含一並聯電阻器陣列，其中，該並聯電阻器陣列內之每一個電阻器係包含：一個第一電阻器端，其係耦合至該第二中間節點；及一個第二電阻器端，其係選擇性地耦合至該參考端及該輸出端之一，以回應於該增益修整設定控制訊號。
  6. 如申請專利範圍第5項之可程式增益放大器電路，其中，該並聯電阻器陣列內之電阻器係配置成下列之一：一個匹配電阻器陣列，一個二進位加權陣列，一個線性縮放陣列，一個對數縮放陣列，及一個任何加權陣列。
  7. 如申請專利範圍第5項之可程式增益放大器電路，該增益調整電路係進一步包含複數個開關電路，其中，每一個開關電路係包含：一個第一開關端，其係耦合至該參考端；一個第二開關端，其係耦合至該輸出端；及一個第三開關端，其係耦合至該並聯電阻器陣列內之電阻器的一個對應電阻器之第二電阻器端，其中，每一個開關電路之第三開關端係選擇性地耦合至該第一開關端及該第二開關端之一，以回應於該增益修整設定控制訊號。
  8. 如申請專利範圍第1項之可程式增益放大器電路，其中，該增益調整電路係包含一個R－2R電阻器階梯配置，其係配置成選擇性地耦合該參考端及該輸出端之一至該R－2R電阻器階梯電路之個別輸入端，以回應於該增益修整設定控制訊號。
  9. 如申請專利範圍第1項之可程式增益放大器電路，該增益選擇電路係包含一串聯分接電阻器陣列，其係耦合於該輸出端及該參考端之間，其中，該串聯分接電阻器陣列係具有一個串聯於一個分接點陣列之間之電阻值陣列，其中，該分接點陣列之一係被選擇，以回應於該增益選擇控制訊號，且其中，該選擇出之分接點係耦合至該反相輸入端。
  10. 如申請專利範圍第9項之可程式增益放大器電路，其中，該串聯分接電阻器陣列係配置成下列之一：一個匹配電阻器陣列，一個二進位加權陣列，一個線性縮放陣列，一個對數縮放陣列，及一個任何加權陣列。
  11. 如申請專利範圍第1項之可程式增益放大器電路，該增益選擇電路係包含一並聯電阻器陣列，其中，該並聯電阻器陣列內之每一個電阻器係包含：一個第一電阻器端，其係耦合至該第一中間節點；及一個第二電阻器端，其係選擇性地耦合至該參考端及該反相輸入端之一，以回應於該增益選擇控制訊號。
  12. 如申請專利範圍第11項之可程式增益放大器電路，其中，該並聯電阻器陣列內之電阻器係配置成下列之一：一個匹配電阻器陣列，一個二進位加權陣列，一個線性縮放陣列，一個對數縮放陣列，及一個任何加權陣列。
  13. 如申請專利範圍第1項之可程式增益放大器電路，其中，該增益選擇電路係包含一個R－2R電阻器階梯配置，其係配置成選擇性地耦合該參考端及該反相輸入端之一至該R－2R電阻器階梯電路之一個個別輸入端，以回應於該增益修整設定控制訊號。
  14. 如申請專利範圍第1項之可程式增益放大器電路，其係進一步包含一個跨接電阻器電路，其係耦合於該第一中間節點及該第二中間節點之間。
  15. 如申請專利範圍第1項之可程式增益放大器電路，其中，該增益修整設定控制訊號係為一個多位元二進位控制字元，其係由下列之一所提供：一個暫存器、一個閂鎖器、一個查找表(LUT)、一個熔線圖、一個唯讀記憶體、一個隨機存取記憶體、一個快閃記憶體及一個可程式邏輯陣列(PLA)。
  16. 如申請專利範圍第1項之可程式增益放大器電路，其中，該增益修整設定控制訊號係透過一個串列介面及一個平行介面之一，自一個外部存取修整表取出。
  17. 如申請專利範圍第1項之可程式增益放大器電路，其係進一步包含一個感測器電路，其係配置成改變該增益設定控制訊號或該增益修整設定控制訊號，以回應於與該電路相關之操作情況之改變，其中，該些操作情況係對應於電壓、電流及操作溫度之一。
  18. 如申請專利範圍第1項之可程式增益放大器電路，該增益調整電路係進一步包含一個第三可變電阻器電路，其係具有：一個第六電阻器，其係於該輸出端及一個第三中間節點之間；一個第七電阻器，其係於該第三中間節點及該參考端之間，其中，該第一中間節點係耦合至該第三中間節點，其中，與該第六電阻器及該第七電阻器相關之值係改變，以回應於一個粗略增益修整設定控制訊號，且其中，該增益修整設定控制訊號係結合一個細微增益控制。
  19. 一種可程式增益放大器電路，其係用於接收一個輸入訊號，且提供一個具有一個對應於一個使用者啟動增益設定之可調整增益的輸出訊號，該可程式增益放大器電路係包含：一個運算放大器電路，其係包含：一個非反相輸入端，其係建構成接收該輸入訊號；一個反相輸入端，其係建構成接收一個反饋訊號；及一個輸出端，其係建構成提供該輸出訊號；一個增益調整電路，其係包含一個第一數位控制電位計電路、一個第二數位控制電位計電路及一個第三數位控制電位計電路，其中，該第一數位控制電位計電路係耦合於一參考端及一個共同節點之間，該第二數位控制電位計電路係耦合於該共同節點及該輸出節點之間，其中，該第一數位控制電位計電路係包含一個第一游標端，且該第二數位控制電位計電路係包含一個第二游標端，其中，該第三數位控制電位計電路係耦合於該第一游標端及該第二游標端之間，其中，該第三數位控制電位計電路係包含一個第三游標端，其係耦合至一個第一中間節點，其中，該第一數位控制電位計電路、該第二數位控制電位計電路及該第三數位控制電位計電路之該些游標位置係改變，以回應於一個增益修整設定控制訊號；一個增益選擇電路，其係配置作為一個第四數位控制電位計電路，其係具有：一個第一電阻器，其係於該輸出端及一個第二中間節點之間；一個第二電阻器，其係於該第二中間節點及該反相輸入端之間；及一個第三電阻器， 其係於該反相輸入端及該參考端之間，其中，該第二電阻器及該第三電阻器之間之接合點係對應於該第四數位控制電位計電路之一個第四游標位置，其中，該第四游標位置係改變，以回應於一個增益選擇控制訊號；一個跨接電阻器電路，其係耦合於該第一中間節點及該第二中間節點之間；及一個控制電路，其係配置成提供該增益選擇控制訊號及該增益修整設定控制訊號，以回應於該使用者啟動增益設定。
  20. 一種用於決定可程式增益放大器電路內之增益修整設定的方法，該可程式增益放大器電路係接收一個輸入訊號，且提供一個輸出訊號以回應於該輸入訊號，其中，該可程式增益放大器係具有一個對應於一個使用者啟動增益設定之可調整增益，該方法係包含：選擇與該可程式增益放大器相關之每一個增益設定，其中，該可程式增益放大器係包含一個運算放大器、一個增益設定電路、一個增益調整電路及一個跨接電阻器電路，其中，該增益設定電路係為一個第一數位控制電位計，其係耦合於該運算放大器之一個輸出端及一個參考端之間，其中，該增益調整電路係為一個第二數位控制電位計，其係耦合於該運算放大器之該輸出端及該參考端之間，其中，該第一數位控制電位計之一個第一游標端係耦合至該運算放大器之該反相輸入端，其中，該第二數位控制電位計之一個第二游標端係透過該跨接電阻器電路耦合至該第 一數位控制電位計內一個中間點；對於每一個選擇出之增益設定：組構該可程式增益放大器電路，以回應於該選擇出之增益設定，使得該可程式增益放大器之理想增益係為：IDEAL_GAIN=1+RF/RA，其中，RA及RF係由該第一數位控制電位計之該游標位置所決定，以回應於該選擇出之增益設定；對於該選擇出之增益設定，選擇每一個與該可程式增益放大器相關之修整設定；藉由移動該第二游標位置，組構該可程式增益放大器電路，以回應於該選擇出之修整設定，使得該可程式增益放大器之整體增益係被提高或降低；及對於每一個修整設定，評估該可程式增益放大器相關之增益誤差；自該些評估出之增益誤差中辨識一個最小增益誤差；及對於該選擇出之增益設定，儲存與最小增益誤差相關之修整設定。
TW096133391A 2006-09-07 2007-09-07 用於可程式增益放大器之增益調整 TWI442698B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US84330806P 2006-09-07 2006-09-07

Publications (2)

Publication Number Publication Date
TW200822548A TW200822548A (en) 2008-05-16
TWI442698B true TWI442698B (zh) 2014-06-21

Family

ID=38698744

Family Applications (3)

Application Number Title Priority Date Filing Date
TW096133390A TWI426707B (zh) 2006-09-07 2007-09-07 用於可程式增益放大器之增益調整
TW096133391A TWI442698B (zh) 2006-09-07 2007-09-07 用於可程式增益放大器之增益調整
TW096133389A TWI430566B (zh) 2006-09-07 2007-09-07 用於可程式增益放大器之增益調整

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW096133390A TWI426707B (zh) 2006-09-07 2007-09-07 用於可程式增益放大器之增益調整

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW096133389A TWI430566B (zh) 2006-09-07 2007-09-07 用於可程式增益放大器之增益調整

Country Status (5)

Country Link
US (3) US7545209B2 (zh)
JP (3) JP4927170B2 (zh)
KR (3) KR20090058551A (zh)
TW (3) TWI426707B (zh)
WO (3) WO2008031073A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050038819A1 (en) * 2000-04-21 2005-02-17 Hicken Wendell T. Music Recommendation system and method
AU2002336770A1 (en) * 2001-09-24 2003-04-07 E2Interactive, Inc. D/B/A E2Interactive, Inc. System and method for supplying communication service
US8116054B2 (en) * 2006-12-29 2012-02-14 General Electric Company Universal rating plug for electronic trip unit
US7639082B2 (en) * 2007-07-24 2009-12-29 Texas Instruments Incorporated System and method for amplifier gain measurement and compensation
US7602239B2 (en) * 2007-09-06 2009-10-13 Mediatek Inc. Variable gain amplifier circuits
US7719362B2 (en) * 2007-10-03 2010-05-18 Analog Devices, Inc. Programmable-gain amplifier systems to facilitate low-noise, low-distortion volume control
JP2009100120A (ja) * 2007-10-15 2009-05-07 Denso Corp 差動増幅回路およびその製造方法
US20090206886A1 (en) * 2008-02-20 2009-08-20 Micrel, Incorporated Line Driver With Tuned On-Chip Termination
DE102008057892B4 (de) * 2008-11-18 2015-05-13 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zur Ansteuerung von Anzeigen
JP4996589B2 (ja) * 2008-12-17 2012-08-08 旭化成エレクトロニクス株式会社 感度調整回路
US8680920B2 (en) * 2009-08-14 2014-03-25 That Corporation Area efficient, programmable-gain amplifier
JP5365474B2 (ja) * 2009-11-06 2013-12-11 株式会社リコー プログラマブル可変利得増幅器及び無線通信装置
TWI423583B (zh) * 2010-06-23 2014-01-11 Univ Feng Chia 現場可程式化的類比信號處理裝置
US8422969B2 (en) * 2010-08-20 2013-04-16 Microelectronics Technology Inc. Radio frequency transceiver
KR20120059023A (ko) * 2010-11-30 2012-06-08 삼성전자주식회사 저항 소자 및 이를 이용한 디지털-아날로그 컨버터
EP2498400A1 (en) * 2011-03-11 2012-09-12 Dialog Semiconductor GmbH A delta-sigma modulator approach to increased amplifier gain resolution
EP2592751B1 (en) 2011-11-14 2017-05-31 Dialog Semiconductor GmbH A sigma-delta modulator for increased volume resolution in audio output stages
US8729944B2 (en) * 2011-12-21 2014-05-20 Advanced Micro Devices, Inc. Clock generator with integrated phase offset programmability
JP2014027141A (ja) 2012-07-27 2014-02-06 Ricoh Co Ltd トリミング回路及びトリミング方法、並びに電源装置、
CN103780303B (zh) * 2012-10-24 2017-07-25 华为技术有限公司 光模块及其检测电路
CN103219962B (zh) * 2013-04-15 2016-03-30 鞍钢集团矿业公司 可编程增益隔离放大电路及其实现方法
US9065400B2 (en) 2013-09-20 2015-06-23 Honeywell International Inc. Programmable-gain instrumentation amplifier
DK178680B1 (en) * 2015-04-10 2016-11-07 Pr Electronics As Zero drift, limitless and adjustable reference voltage generation
US10568530B2 (en) 2015-06-27 2020-02-25 Intel Corporation Apparatus and method for tracking and cancelling DC offset to acquire small AC signal
US10541652B2 (en) * 2015-06-27 2020-01-21 Intel Corporation Apparatus and method for filter settling calibration to improve speed of tracking and cancelling of DC offset
US9692378B2 (en) 2015-11-20 2017-06-27 Texas Instruments Incorporated Programmable gain amplifier with analog gain trim using interpolation
US10231632B2 (en) 2016-02-22 2019-03-19 Intel Corporation Apparatus and method for tracking and cancelling DC offset to acquire small AC signal using dual feedback loops
US9941987B2 (en) 2016-06-03 2018-04-10 Crestron Electronics, Inc. Single knob pre-amplifier gain-trim and fader
US10291207B2 (en) 2016-07-07 2019-05-14 Analog Devices, Inc. Wide range programmable resistor for discrete logarithmic control, and tuning circuit for variable gain active filter using same
WO2019056275A1 (en) * 2017-09-21 2019-03-28 Texas Instruments Incorporated PROGRAMMABLE GAIN AMPLIFIER AND DELTA SIGMA CONTAINING PGA ANALOG TO DIGITAL CONVERTER
US10720895B2 (en) * 2018-09-24 2020-07-21 Harman International Industries, Incorported Fully-differential programmable gain amplifier
US10763809B2 (en) 2018-12-27 2020-09-01 Nxp B.V. Voltage detection circuit
CN109714007B (zh) * 2019-03-06 2024-03-22 深圳市万微半导体有限公司 一种用于消除电阻工艺误差的动态匹配电压放大器
CN110380692B (zh) * 2019-06-28 2020-11-24 上海类比半导体技术有限公司 一种差分放大器的修调电路
US11022629B2 (en) 2019-07-29 2021-06-01 Analog Devices, Inc. Low-glitch range change techniques
TWI774196B (zh) * 2021-01-18 2022-08-11 瑞昱半導體股份有限公司 可動態調整增益的類比前端電路
TWI783808B (zh) * 2021-12-02 2022-11-11 瑞昱半導體股份有限公司 訊號接收裝置及其具有模式切換機制的可程式化增益放大器
CN114221627A (zh) * 2021-12-20 2022-03-22 上海迦美信芯通讯技术有限公司 采用负载可控阵列提升多增益档低噪声放大器线性度电路

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS548249B2 (zh) * 1972-08-03 1979-04-13
US3795825A (en) 1973-02-28 1974-03-05 Du Pont Automatic gain compensation circuit
JPS5136053A (ja) * 1974-09-20 1976-03-26 Hokushin Electric Works Kahenritokuzofukuki
JPS55147816A (en) 1979-05-09 1980-11-18 Hitachi Ltd Variable gain amplifier
JPS57125507A (en) 1981-01-28 1982-08-04 Advantest Corp Direct current amplifier
US4574249A (en) * 1981-09-08 1986-03-04 At&T Bell Laboratories Nonintegrating lightwave receiver
JPS58124310A (ja) 1982-01-20 1983-07-23 Hitachi Ltd 可変利得増幅器
NL8201376A (nl) 1982-04-01 1983-11-01 Philips Nv Schakeling voor het versterken en/of verzwakken van een signaal.
JPS60137110A (ja) * 1984-11-27 1985-07-20 Hitachi Ltd 利得制御回路
JPS62122162A (ja) * 1985-11-21 1987-06-03 Toshiba Corp トリミング回路
JPS62150915A (ja) * 1985-12-25 1987-07-04 Hitachi Ltd ゲイン調整回路
JPS62173809A (ja) * 1986-01-28 1987-07-30 Fujitsu Ltd 増幅装置
JPS62230107A (ja) * 1986-03-31 1987-10-08 Toshiba Corp プログラマブルゲインコントロ−ルアンプ
JPS63110805A (ja) * 1986-10-28 1988-05-16 Yamatake Honeywell Co Ltd プログラマブル・ゲイン・アンプ
JPS63132510A (ja) 1986-11-25 1988-06-04 Toshiba Corp プログラマブルゲインコントロ−ルアンプ
JPH01318307A (ja) * 1988-06-20 1989-12-22 Toshiba Corp 電子アッテネータ
JPH02181525A (ja) * 1989-01-05 1990-07-16 Mitsubishi Electric Corp 温度補償型利得設定制御装置
EP0495280A1 (en) * 1991-01-18 1992-07-22 International Business Machines Corporation Analog to digital convertor with drift compensation
IE913900A1 (en) 1990-12-28 1992-07-01 Eaton Corp Sure chip plus
JPH04326806A (ja) * 1991-04-26 1992-11-16 Shimadzu Corp プログラマブルゲインアンプ
JPH04369108A (ja) * 1991-06-18 1992-12-21 Toyota Autom Loom Works Ltd 利得可変型増幅回路
US5189421A (en) 1991-12-23 1993-02-23 National Semiconductor Corporation Microcontroller based analog-to-digital converter using variable pulse width modulation
US5233309A (en) 1992-01-09 1993-08-03 Analog Devices, Inc. Programmable gain amplifier
US5325073A (en) * 1992-04-09 1994-06-28 Alps Electric Co., Ltd. Amplifying apparatus with ac/dc feedback circuit
EP0866548B1 (en) 1992-04-30 2001-01-03 Hewlett-Packard Company Differential integrating amplifier with switched capacitor circuit for precision input resistors
JPH05347520A (ja) * 1992-06-12 1993-12-27 Toshiba Corp 増幅率可変アナログ増幅装置
JPH0661766A (ja) * 1992-08-04 1994-03-04 Nec Corp 出力バッファアンプ回路
JPH07176964A (ja) * 1993-12-16 1995-07-14 Canon Inc 利得制御装置
US5481225A (en) 1994-06-03 1996-01-02 Sony Electronics Inc. Variable gain differential amplifier circuit
US5512859A (en) 1994-11-16 1996-04-30 National Semiconductor Corporation Amplifier stage having compensation for NPN, PNP beta mismatch and improved slew rate
FR2749453B1 (fr) 1996-05-31 1998-09-04 Sgs Thomson Microelectronics Filtre audio analogique pour frequences aigues
JPH1022752A (ja) * 1996-07-01 1998-01-23 Sony Corp 増幅回路
DE19630393C2 (de) 1996-07-26 2000-05-11 Sgs Thomson Microelectronics Elektrische Signalverarbeitungsschaltung
US5877612A (en) * 1997-03-24 1999-03-02 The United States Of America As Represented By The Secretary Of The Navy Amplification of signals from high impedance sources
JPH10322152A (ja) 1997-05-19 1998-12-04 Fujitsu Ltd デジタルａｇｃ回路
JP3653171B2 (ja) 1998-03-09 2005-05-25 株式会社リコー 可変ゲイン増幅装置
US6060950A (en) 1998-06-05 2000-05-09 Nokia Mobile Phones Limited Control of a variable gain amplifier with a delta sigma modulator D/A converter
DE19828399C1 (de) * 1998-06-25 1999-11-11 Siemens Ag Einrichtung zur schnellen D/A-Wandlung von PWM-Signalen
US6031421A (en) 1998-07-22 2000-02-29 Mcewan; Thomas E. Controlled gain amplifier with variable control exponent
US6127893A (en) * 1998-09-18 2000-10-03 Tripath Technology, Inc. Method and apparatus for controlling an audio signal level
US6020785A (en) 1998-10-23 2000-02-01 Maxim Integrated Products, Inc. Fixed gain operational amplifiers
DE19851998A1 (de) 1998-11-11 2000-05-18 Philips Corp Intellectual Pty Schaltungsanordnung zum Erzeugen eines Ausgangssignals
JP3171247B2 (ja) * 1998-12-01 2001-05-28 日本電気株式会社 多機能演算回路
JP2002016460A (ja) * 2000-06-27 2002-01-18 Mitsubishi Electric Corp ゲインコントロール回路
JP2002094346A (ja) * 2000-09-14 2002-03-29 Mitsubishi Electric Corp 可変利得増幅器を備えた受信機及びその制御方法
US6294958B1 (en) 2000-10-31 2001-09-25 National Semiconductor Corporation Apparatus and method for a class AB output stage having a stable quiescent current and improved cross over behavior
US6674383B2 (en) * 2000-11-01 2004-01-06 Onix Microsystems, Inc. PWM-based measurement interface for a micro-machined electrostatic actuator
JP4708604B2 (ja) * 2001-06-21 2011-06-22 旭化成エレクトロニクス株式会社 可変利得増幅器
US6979105B2 (en) * 2002-01-18 2005-12-27 Leysath Joseph A Light device with photonic band pass filter
KR100464446B1 (ko) * 2003-02-28 2005-01-03 삼성전자주식회사 임피던스 스케일링에 의한 주파수 응답 제어 장치
US7141617B2 (en) * 2003-06-17 2006-11-28 The Board Of Trustees Of The University Of Illinois Directed assembly of three-dimensional structures with micron-scale features
KR100545711B1 (ko) 2003-07-29 2006-01-24 주식회사 하이닉스반도체 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로
US7102441B2 (en) 2003-12-31 2006-09-05 Realtek Semiconductor Corp. Variable gain amplifying circuit
US7315200B2 (en) * 2004-03-31 2008-01-01 Silicon Labs Cp, Inc. Gain control for delta sigma analog-to-digital converter
TWI283513B (en) * 2004-04-30 2007-07-01 Ind Tech Res Inst Programmable/tunable active RC filter
US7102440B2 (en) 2004-05-28 2006-09-05 Texas Instruments Incorporated High output current wideband output stage/buffer amplifier
US7154331B2 (en) 2004-06-29 2006-12-26 Intel Corporation Adapting operational amplifier frequency response respective to closed loop gain
FI20045263A (fi) * 2004-07-02 2006-01-03 Nokia Corp Luokan DE ajovahvistin pietsosähköisiä toimilaitteita varten
JP2006020244A (ja) * 2004-07-05 2006-01-19 Sanyo Electric Co Ltd 無線通信装置
US7078697B2 (en) * 2004-10-07 2006-07-18 Raytheon Company Thermally powered terahertz radiation source using photonic crystals
JP4152374B2 (ja) 2004-10-28 2008-09-17 松下電器産業株式会社 スピーカ駆動用増幅装置および音声出力装置
US7085038B1 (en) * 2005-01-28 2006-08-01 Hewlett-Packard Development Company, L.P. Apparatus having a photonic crystal
KR100698319B1 (ko) 2005-02-17 2007-03-23 삼성전자주식회사 이득 제어 증폭기 및 이에 기초한 캐스코드 이득 제어 증폭기
US7352242B1 (en) 2005-09-30 2008-04-01 National Semiconductor Corporation Programmable gain trim circuit
US7625515B2 (en) * 2006-06-19 2009-12-01 Iowa State University Research Foundation, Inc. Fabrication of layer-by-layer photonic crystals using two polymer microtransfer molding

Also Published As

Publication number Publication date
TWI430566B (zh) 2014-03-11
WO2008031072A1 (en) 2008-03-13
WO2008031075A9 (en) 2008-05-02
US7545209B2 (en) 2009-06-09
WO2008031075A2 (en) 2008-03-13
JP2010503346A (ja) 2010-01-28
KR20090058549A (ko) 2009-06-09
TWI426707B (zh) 2014-02-11
WO2008031073A1 (en) 2008-03-13
JP5190457B2 (ja) 2013-04-24
US20080252378A1 (en) 2008-10-16
US7545210B2 (en) 2009-06-09
JP4927171B2 (ja) 2012-05-09
JP4927170B2 (ja) 2012-05-09
WO2008031075A3 (en) 2008-06-19
KR20090058551A (ko) 2009-06-09
KR20090058550A (ko) 2009-06-09
TW200822548A (en) 2008-05-16
TW200822547A (en) 2008-05-16
TW200818698A (en) 2008-04-16
JP2010503347A (ja) 2010-01-28
JP2010503345A (ja) 2010-01-28
US20080061872A1 (en) 2008-03-13
US20080061873A1 (en) 2008-03-13
US7605659B2 (en) 2009-10-20

Similar Documents

Publication Publication Date Title
TWI442698B (zh) 用於可程式增益放大器之增益調整
US7332904B1 (en) On-chip resistor calibration apparatus and method
US6369740B1 (en) Programmable gain preamplifier coupled to an analog to digital converter
JP2868716B2 (ja) 基準抵抗回路
KR101754264B1 (ko) 계측용 증폭기 교정 방법, 시스템 및 장치
US11916518B2 (en) Analog bias control of RF amplifiers
US7352242B1 (en) Programmable gain trim circuit
US10263581B2 (en) Amplifier calibration
US6586989B2 (en) Nonlinear digital differential amplifier offset calibration
US6859157B1 (en) Programmable precision current controlling apparatus
US11385669B2 (en) Low-IQ current mirror trimming
US7205799B2 (en) Input buffer having a stabilized operating point and an associated method
Zhang et al. An accurate current source with on-chip self-calibration circuits for low-voltage current-mode differential drivers
US8289073B2 (en) Semiconductor device having voltage regulator
US20240230737A1 (en) Resistor drift calibration