TWI441332B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI441332B
TWI441332B TW100129763A TW100129763A TWI441332B TW I441332 B TWI441332 B TW I441332B TW 100129763 A TW100129763 A TW 100129763A TW 100129763 A TW100129763 A TW 100129763A TW I441332 B TWI441332 B TW I441332B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
gate electrode
signal line
nitride semiconductor
Prior art date
Application number
TW100129763A
Other languages
English (en)
Other versions
TW201238048A (en
Inventor
Tadahiro Imada
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201238048A publication Critical patent/TW201238048A/zh
Application granted granted Critical
Publication of TWI441332B publication Critical patent/TWI441332B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

半導體裝置及其製造方法 發明領域
於此中所討論的實施例是有關於一種半導體裝置及一種製造該半導體裝置的方法。
 發明背景
以往，關於高電子遷移率電晶體(HEMT)的研究業已作成，在其中，一AlGaN層與一GaN層是藉著晶體長成來形成於一基體之上而該GaN層是作用如一電子渡層(electron transit layer)。GaN的帶隙是為3.4 eV，其是比Si的帶隙(1.1 eV)與GaAs的帶隙(1.4 eV)大。因此，GaN-基礎HEMT的崩潰電壓是高的且是可望作為自動車或其類似的高崩潰電源裝置(high breakdown voltage power device)。
一HEMT主要是安裝在一安裝有一閘極驅動器的電路板或其類似上，而且是在連接到該閘極驅動器下被使用。換句話說，ON/OFF控制用的電壓是經由形成在該電路板上的電路等等從該閘極驅動器供應到該HEMT的閘極。
然而，經由形成在電路板上之電路等等的驅動在以適當高速運作該HEMT的方面由於在閘極驅動器與HEMT之間的大電感組件而具有困難。此外，按以往慣例來說，要把閘極驅動器與HEMT容裝在一個晶片中是困難的。
專利文件1：國際專利申請案之日本國家公告第2004-534380號
 發明概要
該等實施例之目的是為提供一種能夠以更高速度運作電晶體的半導體裝置及一種製造該半導體裝置的方法。
在一半導體裝置的一特徵中，是設置有一基體、一形成於該基體之上之包括一電子渡層與一電子供應層的電晶體、一形成於該基體之上且是連接到該電晶體之閘極的氮化物半導體層、及一控制電荷在氮化物半導體層中移動的控制器。
圖式簡單說明
第1A和1B圖是為描繪第一實施例之半導體裝置之內部結構的圖示；
第2圖是為一描繪該半導體裝置之外部端子的圖示；
第3A至3F圖是為依照步驟順序描繪一種製造第一實施例之半導體裝置之方法的橫截面圖；
第4圖是為一描繪一MOCVD裝置之結構的圖示；
第5A和5B圖是為描繪第二實施例之半導體裝置之內部結構的圖示；
第6A至6F圖是為依照步驟順序描繪一種第二實施例之半導體裝置之方法的橫截面圖；
第7圖是為一描繪該第二實施例之較佳特徵的橫截面圖；及
第8A和8B圖是為描繪一第三實施例之電源供應裝置的圖示。
 較佳實施例之詳細說明
較佳實施例將會配合附圖作說明。
-第一實施例-
首先，一第一實施例的半導體裝置將會作說明。第1A圖是為一描繪在第一實施例之半導體裝置之電極等等之間之位置關係的平面圖，而第1B圖是為一描繪該第一實施例之半導體裝置之結構的橫截面圖。第1B圖描繪沿著在第1A圖中之線I-I的橫截面。
如在第1A和1B圖中所示，在該第一實施例中，一緩衝層2、一電子渡層3、一電子供應層4、一帽蓋層(cap layer) 5、一絕緣層6、一電子渡層7、及一電子供應層8是依這順序形成於一基體1之上。例如，一n-型Si基體是使用作為該基體1。例如，一AlN層是形成作為該緩衝層2而且它的厚度是為，例如，1 nm至1000 nm。例如，一本質GaN層是形成作為該電子渡層3，而且它的厚度是為，例如，10 nm到5000 nm。例如，一Al0.25 Ga0.75 N層是形成作為該電子供應層4，而且它的厚度是為，例如，1 nm至100 nm。例如，一n-型GaN層是形成作為該帽蓋層5，而且它的厚度是為，例如，1 nm至100 nm。在該帽蓋層5中，例如，Si已被摻雜。例如，一AlN層是形成作為該絕緣層6，而且它的厚度是為，例如，10 nm至5000 nm。例如，一AlGaN層、一p-型GaN層、一摻雜Fe的GaN層、一Si氧化層、一Al氧化層、一Si氮化層或者一碳層是可以形成作為該絕緣層6。此外，一AlGaN層、一p-型GaN層、一摻雜Fe的GaN層、一Si氧化層、一Al氧化層、一Si氮化層與一碳層中之一者或多者是可以被包括在該絕緣層6內。例如，一本質GaN層是形成作為該電子渡層7，而且它的厚度是，例如，10 nm到5000 nm。例如，一Al0.25 Ga0.75 N層是形成作為該電子供應層8，而且它的厚度是為，例如，1 nm至100 nm。
一閘極電極之在厚度方向上向下侵入到帽蓋層5之一部份的開孔10g是形成在該電子供應層8、該電子渡層7與該絕緣層6。此外，一源極電極的開孔10s和一汲極電極的開孔10d是形成在該電子供應層8、該電子渡層7、該絕緣層6與該帽蓋層5以致於該開孔10g在平面圖上是位於它們之間。再者，一閘極電極11g是形成在該開孔10g內、一源極電極11s是形成於該開孔10s內、而一汲極電極11d是形成於該開孔10s內。例如，該閘極電極11g與該源極電極11s的上表面是位於在該電子供應層8之上表面之上的水平，而該汲極電極11d的上表面是位於一個在絕緣層6之上表面與帽蓋層5之上表面之間的水平。
一訊號線12、一訊號線13、和一焊墊14是形成在該電子供應層8上。一絕緣薄膜18是設於該訊號線12與該電子供應層8之間，而一絕緣薄膜19是設於該訊號線13與該電子供應層8之間。該訊號線12在平面圖中是設在該閘極電極11g與該源極電極11s之間俾可把一個在該閘極電極11g與該源極電極11s之間的區域分成兩個區域。該訊號線13在平面圖中是設於該閘極電極11g與該汲極電極11d之間俾可把一個在該閘極電極11g與該汲極電極11d之間的區域分成兩個區域。此外，該焊墊14在平面圖中是設於該訊號線13與該汲極電極11d之間俾可把一個在該訊號線13與該汲極電極11d之間的區域分成兩個區域。換句話說，該訊號線13在平面圖中是設於該閘極電極11g與該焊墊14之間俾可把一個在該閘極電極11g與該焊墊14之間的區域分成兩個區域。
一個覆蓋該閘極電極11g、該源極電極11s、該訊號線12、該訊號線13、和該焊墊14的絕緣層9是被形成。例如，一氮化矽層是被形成作為該絕緣層9，而且其之厚度是為，例如，0.1 nm到5000 nm。一個通到該焊墊14的孔洞15a和一個通向該孔洞15a的凹槽15b是形成在該絕緣層9中，而一電源線16是埋藏在該孔洞15a與該凹槽15b內。
一覆蓋該絕緣層9、該電源線16和該汲極電極11d的鈍化薄膜17是被形成。一個曝露該電源線16之一部份的開孔和一個曝露該汲極電極11d之一部份的開孔是形成於該鈍化薄膜17中。一個曝露該源極電極11s之一部份的開孔是形成在該鈍化薄膜17與該絕緣層9中。如在第2圖中所示，經由這些開孔，該電源線16是連接到一外部端子51、該源極電極11a是連接到一外部端子52、而該汲極電極11d是連接到一外部端子53。此外，該等訊號線12和13是連接到一個設於該基體1上的閘極驅動器。例如，該閘極驅動器也是被該鈍化薄膜17覆蓋。
如此構築而成的該半導體裝置包括一個設有閘極電極11g、源極電極11s、與汲極電極11d之以GaN為基礎的HEMT。此外，例如，該源極電極11s是經由該外部端子52來接地，該電源線16是經由該外部端子51來連接到一12V電源、而該汲極電極11d是依據該HEMT的使用經由該外部端子53來被供應有一預定電壓。此外，該閘極驅動器施加一個0V或12V的電壓到該訊號線12及施加一個24V或0V的電壓到該訊號線13。據此，一個取決於施加到訊號線12之電壓和施加到訊號線13之電壓的電壓是施加到該閘極電極11g以致於該HEMT的ON/OFF是依據該電壓來被切換。簡而言之，在HEMT之ON與OFF之間的切換是由表列於後面表1中的電壓控制來被執行。
如在表1中所列，於一ON電壓施加到訊號線12時的時序，一OFF電壓施加到訊號線13，而在一OFF電壓施加到訊號線12時的時序，一ON電壓施加到訊號線13。在該電壓控制下，該等電壓是從設於基體1上的閘極驅動器施加到訊號線12和13以致於電子是以高速在一以GaN為基礎之材料的電子渡層7中移動。據此，比起HEMT之閘極電壓是利用一以Si為基礎之電晶體來施加的情況，該HEMT能夠以較高速度運作。
接著，一種製造該第一實施例之半導體裝置的方法將會作說明。第3A圖至第3F圖是為依步驟順序描繪製造該第一實施例之半導體裝置之方法的橫截面圖。
首先，如在第3A圖中所示，藉著，例如，金屬有機化學蒸氣沉積(MOCVD)法，該緩衝層2、該電子渡層3、該電子供應層4、該帽蓋層5、該絕緣層6、該電子渡層7、與該電子供應層8是形成於該基體1之上。
一MOCVD裝置將會在此作描述。第4圖是為一個描繪一MOCVD裝置之結構的圖示。一高頻線圈141是置於一由石英製成的反應管140四周，而一用於把一基體120安裝於其上的碳基座(carbon susceptor) 142是置於該反應管140內部。兩氣體導入管144和145是連接到該反應管140的上游端(在第4圖中之左側的端部份)以致於化合物來源氣體(compound source gases)是被供應到它那裡。例如，一NH3氣體是從氣體導入管144導入作為一氮氣來源氣體，而像是三甲基鋁(trimethylalumium(TMA))、三甲基鎵(trimethygallium(TMG))等等般的一有機三族化合物材料是從氣體導入管145導入作為三族元素的來源氣體。晶體長成發生在基體120上，而過剩的氣體是從排氣管146排出到一洗滌塔。要注意的是，當藉由MOCVD法的晶體長成是在一氣壓降大氣中執行時，該排氣管146是連接到一真空泵而該真空泵的排氣埠是連接到該洗滌塔。
當一AlN層被形成作為該緩衝層2時的條件是被設定，例如，如後：三甲基鋁(TMA)的流速：1至50 sccm；氨水(NH3 )的流速：10至5000 sccm；壓力：100 Torr；及溫度：1100℃。
當本質GaN層被形成作為電子渡層3時的條件是設定，例如，如後：三甲基鎵(TMG)的流速：1至50 sccm；氨水(NH3 )的流速：10至10000 sccm；壓力：100 Torr；及溫度：1100℃。
當一Al0.25 Ga0.75 N層被形成作為電子渡層4時的條件是設定，例如，如後：三甲基鎵(TMG)的流速：0至50 sccm；三甲基鋁(TMA)的流速：0至50 sccm；氨水(NH3 )的流速：20 slm；壓力：100 Torr；及溫度：1100℃。
隨後，如在第3B圖中所示，閘極電極用的開孔10g、源極電極用的開孔10s、和汲極電極用的開孔10d被形成。最好是同時形成該等開孔10s和10d，而最好是與該等開孔10s和10d分開地形成該開孔10g。這是因為開孔10g在深度上是與開孔10s和10d不同。為了形成開孔10g，例如，一個曝露要形成有開孔10g之計劃區域的光阻圖案會被形成，而電子供應層8、電子渡層7、絕緣層6、與帽蓋層5的部份會利用該光阻圖案作為光罩來被蝕刻。其後，該光阻圖案會被移除。為了形成開孔10s和10d，例如，一個曝露要形成有開孔10s和10d之計劃區域的光阻圖案會被形成，而電子供應層8、電子渡層7、絕緣層6、與帽蓋層5會利用該光阻圖案作為光罩來被蝕刻。其後，該光阻圖案會被移除。
然後，如在第3C圖中所示，閘極電極11g被形成，源極電極11s和汲極電極11d被形成，絕緣薄膜18、絕緣薄膜19、訊號線12和訊號線13被形成，以及焊墊14被形成。形成它們的順序未被特別限定。它們可以是藉著，例如，剝落法(lift-off method)來形成。
隨後，如在第3D圖中所示，該絕緣層9是形成在整個表面上，而該凹槽15b和該孔洞15a是形成在該絕緣層9。此外，該汲極電極11d被曝露。該絕緣層9是藉著，例如，電漿CVD法來形成。此外，為了形成凹槽15b和孔洞15a以及曝露汲極電極11d，例如，利用SF6 氣體作為蝕刻氣體的選擇蝕刻是利用一光阻圖案來執行。
隨後，如在第3E圖中所示，該電源供應線16是形成在該凹槽15b與該孔洞15a內。該電源供應線16可以藉著，例如，剝落法來形成。
然後，如在第3F圖中所示，覆蓋整個表面的鈍化薄膜17被形成，而曝露電源供應線16之一部份的開孔以及曝露汲極電極11d之一部份的開孔是形成在該鈍化薄膜17中。此外，曝露該源極電極11s之一部份的開孔是形成在該鈍化薄膜17與該絕緣層9中。
在這形式下，該半導體裝置可以被完成。如需要，該基體1的後表面可以被研磨以調整該半導體裝置的厚度。
注意的是，閘極電極11g、源極電極11s、汲極電極11d、訊號線12、訊號線13和焊墊14的材料未被特別限定。訊號線12和訊號線13的材料可以包括，例如，多晶矽、Ni、Cr、Ti、Al等等。此外，由那些材料形成的薄膜疊層是可以被使用。該閘極電極11g、該源極電極11s、該汲極電極11d、和該焊墊14的材料可以包括，例如，Al、Ta等等。此外，由一Ta薄膜與一形成於它上面之Al薄膜形成的疊層可以用作該閘極電極11g、該源極電極11s、該汲極電極11d、與該焊墊14。
-第二實施例-
接著，一第二實施例將會作說明。第5A圖是為一描繪在第二實施例之半導體裝置之電極等等之間之位置關係的平面圖，而第5B圖是為一描繪該第二實施例之半導體裝置之結構的橫截面圖。第5B圖描繪沿著在第5A圖中之線II-II的橫截面。
如在第5A和5B圖中所示，在該第二實施例中，一緩衝層22、一電子渡層23、一電子供應層24、一帽蓋層25、一絕緣層26、和一n-型GaN層27是依這順序形成在一基體21之上。該基體21、該緩衝層22、該電子渡層23、該電子供應層24、該帽蓋層25、及該絕緣層26的材料是分別與該基體1、該緩衝層2、該電子渡層3、該電子供應層4、該帽蓋層5、及該絕緣層6的材料類似。該n-型GaN層27的厚度是為，例如，10 nm到5000 nm。
在厚度方向上向下突伸到帽蓋層25之一部份之一供閘極電極用的開孔30g是形成在該n-型GaN層27與該絕緣層26。此外，一供源極電極用的開孔30s和一供汲極電極用的開孔30d是形成在該n-型GaN層27、該絕緣層26與該帽蓋層25以致於該開孔30g在平面圖中是位在它們之間。再者，一閘極電極31g是形成於該開孔30g內，一源極電極31s是形成於該開孔30s，而一汲極電極31d是形成於該開孔30d內。例如，閘極電極31g與源極電極31s的上表面是位在該n-型GaN層27之上表面之上的水平，而該汲極電極31d的上表面是位在一個於絕緣層26之上表面與該帽蓋層25之上表面之間的水平。
在比閘極電極31g更接近汲極電極31d的該側，一條把一個在該閘極電極31g與該汲極電極31d之間之區域分割成兩個區域的訊號線33是經由一絕緣薄膜39來形成於該n-型GaN層27上。此外，p-型雜質是摻雜到該n-型GaN層27的表面層部份俾可在平面圖中於位在訊號線33與閘極電極31g之間以及位在訊號線33與汲極電極31d之間的區域內形成p-型GaN層41。此外，在比訊號線33更接近汲極電極31d的該側，把一在訊號線33與汲極電極31d之間之區域分割成兩個區域的一焊墊34是形成在該p-型GaN層41上。
在比閘極電極31g更接近源極電極31g的該側，p-型雜質是摻雜到該p-型GaN層27的表面層部份俾可形成一p-型GaN層41。此外，把一在閘極電極31g與源極電極31s之間之區域分割成兩個區域的一訊號線32是經由一絕緣薄膜38來形成在該p-型GaN層41上。此外，n-型雜質是摻雜到該p-型GaN層41的表面層部份俾可於平面圖中在位於訊號線32與閘極電極31g之間以及位於訊號線32與源極電極31s之間的區域內形成n-型GaN層42。
一覆蓋閘極電極31g、源極電極31s、訊號線32、訊號線33、與焊墊34的絕緣層29是形成。作為該絕緣層29，一與絕緣層9類似的層是被使用。在該絕緣層29中，是形成有一個通到焊墊34的孔洞35a和一個通到該孔洞35a的凹槽35b，而一電源供應線36是埋藏在該孔35a與該凹槽35b內。
一覆蓋該絕緣層29、該電源供應線36與該汲極電極31d的鈍化薄膜37是形成。在該鈍化層37中，是形成有一曝露該電源供應線36之一部份的開孔和一曝露該汲極電極31d之一部份的開孔。在該鈍化薄膜37與該絕緣層29中，是形成有一曝露該源極電極31s之一部份的開孔。經由這些開孔，如同在第一實施例中一樣，該電源供應線36是連接到一外部端子51，該源極電極31s是連接到一外部端子52，而該汲極電極31d是連接到一外部端子53。此外，該等訊號線32和33是連接到一設在該基體21上的閘極驅動器。例如，該閘極驅動器也是由該鈍化薄膜37覆蓋。
如此構成的半導體裝置包括一設有閘極電極31g、源極電極31s、與汲極電極31d的GaN-基礎HEMT。此外，例如，該源極電極31s是經由外部端子52接地，該電源供應線36是經由外部端子51來連接到一12V的電源，而該汲極電極31d是經由外部端子53依據該HEMT的使用來被供應有一預定電壓。此外，該閘極驅動器施加一個0V或12V的電壓到該訊號線32以及一個24V或0V的電壓到該訊號線33。據此，一個取決於施加到該訊號線32之電壓以及施加到該訊號線33之電壓的電壓是施加到該閘極電極31g以致於該HEMT的ON/OFF是根據該電壓來切換。簡而言之，在該HEMT的ON與OFF之間的切換是如在第一實施例中一樣由表列在表1中的電壓控制執行。就該電壓控制而言，設於該基體21上的閘極驅動器把該等電壓施加到該等訊號線32和33以致於電荷是在該n-型GaN層27或該p-型GaN層41中高速行動。據此，與HEMT之閘極電壓是利用一Si-基礎電晶體來被施加的情況比較起來，該HEMT能夠以更高速度運作。
接著，一種製造第二實施例之半導體裝置的方法將會作說明。第6A圖至第6F圖是為依步驟順序描繪製造該第二實施例之半導體裝置之方法的橫截面圖。
首先，如在第6A圖中所示，該緩衝層22、該電子渡層23、該電子供應層24、該帽蓋層25、該絕緣層26、與該n-型GaN層27是藉由，例如，MOCVD法來以這順序形成在該基體21之上。
當緩衝層22、電子渡層23、電子供應層24、帽蓋層25、與絕緣層26被形成時的條件是與當形成緩衝層2、電子渡層3、電子供應層4、帽蓋層5、與絕緣層6時的條件相同。當該n-型GaN層27被形成時的條件是被設定，例如，如後：三甲基鋁(TMA)的流速：1至50 sccm；氨水(NH3 )的流速：10至10000 sccm；n-型雜質：硅酮(Si H4 )；壓力：100 Torr；及溫度：1100℃。
然後，如在第6B圖中所示，該訊號線33是形成在該n-型GaN層27上。該訊號線33是藉著，例如，剝落法來形成。其後，p-型雜質(例如，Mg)是利用訊號線33作為光罩來被摻雜到該n-型GaN層27俾藉此在該n-型GaN層27的表面形成該等p-型GaN層41。
隨後，如在第6C圖中所示，閘極電極的開孔30g、源極電極的開孔30c、與汲極電極的開孔30d被形成。該開孔30g、該開孔30s、與該開孔30d會是相似於開孔10g、開孔10s、與開孔10d相似地形成。
然後，如在第6D圖中所示，該閘極電極31g被形成，該源極電極31s和該汲極電極31d被形成，該訊號線32被形成，及該焊墊34被形成。形成它們的順序未特別限定。它們可以藉著，例如，剝落法來形成。
其後，如在第6E圖中所示，利用該訊號線32作為光罩，n-型雜質(例如，Si)是摻雜到在該於閘極電極31g與源極電極31s之間之區域中的p-型GaN層41內俾藉此在p-型GaN層41的表面形成n-型GaN層42。在這情況中，於閘極電極31g與汲極電極31d之間的區域是由一光阻圖案等等覆蓋。
然後，如在第6F圖中所示，絕緣層29的形成、凹槽35b與孔洞35a的形成、電源供應線36的形成、及鈍化層37的形成等等是被執行。這些處理可以是如在第一實施例中一樣被執行。
這樣，該半導體裝置會被完成。
注意，在該第二實施例中最好的是，作為該閘極電極31g，一個如在第7圖中所示的閘極電極是被使用，該閘極電極包括，在平面視圖中，一位於源極電極31s側的源極-側部份31gs和一個位於汲極電極31d側的汲極-側部份31gd。這是使得要根據像是存在於閘極電極31g與源極電極31s之間之npn-接面和存在於閘極電極31g與汲極電極31d之間的pnp-接面般之接面類型來選擇閘極電極31g的材料是有可能的。
該閘極電極31g、該源極電極31s、該汲極電極31d、該訊號線32、該訊號線33和該焊墊34的材料未被特別限定。該訊號線32的材料可以包括，例如，多晶矽、Ni、Cr、Ti、Al等等。此外，由那些材料形成的薄膜疊層是可以被使用。該訊號線33的材料可以包括，例如，多晶矽、Ni、TiAlN等等。此外，由那些材料形成的薄膜疊層是可以被使用。該閘極電極31g之源極-側部份31gs的材料可以包括，例如，Al、Ta等等。此外，作為該源極-側部份31gs，由Ta薄膜與形成在它上面之Al薄膜形成的薄膜疊層是可以被使用。該閘極電極31g之汲極-側部份31gd的材料可以包括，例如，Pd、Au等等。此外，作為該汲極-側部份31gd，由Pd薄膜與形成在它上面之Au薄膜形成的薄膜疊層是可以被使用。該焊墊34的材料可以包括，例如，Pd、Au等等。此外，作為該焊墊34，由Pd薄膜與形成在它上面之Au薄膜形成的疊層是可以被使用。該源極電極31s和該汲極電極31d的材料可以包括，例如，Al、Ta等等。此外，由Ta薄膜與形成在它上面之Al薄膜形成的疊層是可以被使用作為該源極電極31s和該汲極電極31d。
-第三實施例-
接著，一第三實施例將會作說明。該第三實施例是為一個像是設有第一或第二實施例之半導體裝置之伺服器電源供應器等等般的裝置。第8A圖是為一個描繪一功率因數改善(PFC)電路的圖示，而第8B圖是為一個描繪一包括在第8A圖中所示之PFC電路之伺服器電源供應器的圖示。
如在第8A圖中所示，一連接到一連接有交流電源(AC)之二極體橋91的電容器92是設置在該PFC電路內。一抗流線圈93的一端是連接到該電容器92的一電極，而該抗流線圈93的另一端是與一開關元件94的一電極和一二極體96的陽極連接。該開關元件94對應於在第一或第二實施例中的HEMT，而該一電極對應於在第一或第二實施例中的汲極電極11d或31d。該開關元件94的另一電極對應於在該第一或第二實施例中的源極電極11s或31s。該開關元件94的ON/OFF是由設在基體1或21上的閘極驅動器控制。一電容器95的一電極是連接到該二極體96的陰極。該電容器92的另一電極、該開關元件94的另一電極、及該電容器95的另一電極是接地。因此，一直流電源(DC)是在電容器95的兩電極間供應。
如在第8B圖中所示，該PFC電路90是安裝在一伺服器電源供應器100內使用。
要構築一個能夠與如此之伺服器電源供應器100類似之能夠高速運作的電源供應器裝置也是有可能的。此外，一個與開關元件94相似的開關元件是可以在一開關電源供應器或者電子設備中使用。再者，這些半導體裝置也能夠被使用作為一像是一伺服器之電源供應電路般之全橋式電源供應電路的部件。此外，這些半導體裝置也可以在像是功率放大器般之高頻應用的電子設備中使用。此外，這些半導體裝置也可以被使用作為積體電路。
根據以上所述的半導體裝置等等，一電晶體的閘極能夠以高速驅動俾能以較高速度運作該電晶體。
於此中所述的所有例子和條件語言是傾向於為了幫助讀者了解本發明及由發明人所提供之促進工藝之概念的教育用途，並不是把本發明限制為該等特定例子和條件，且在說明書中之該等例子的組織也不是涉及本發明之優劣的展示。雖然本發明的實施例業已詳細地作描述，應要了解的是，在沒有離開本發明的精神與範疇之下，對於本發明之實施例之各式各樣的改變、替換、與變化是能夠完成。
1．．．基體
2．．．緩衝層
3．．．電子渡層
4．．．電子供應層
5．．．帽蓋層
6．．．絕緣層
7．．．電子渡層
8．．．電子渡層
9．．．絕緣層
10d．．．開孔
10g．．．開孔
10s．．．開孔
11d．．．汲極電極
11g．．．閘極電極
11s．．．源極電極
12．．．訊號線
13．．．訊號線
14．．．焊墊
15a．．．孔洞
15b．．．凹槽
16．．．電源線
17．．．鈍化薄膜
18．．．絕緣薄膜
19．．．絕緣薄膜
21．．．基體
22．．．緩衝層
23．．．電子渡層
24．．．電子供應層
25．．．帽蓋層
26．．．絕緣層
27．．．n-型GaN層
29．．．絕緣層
30d‧‧‧開孔
30g‧‧‧開孔
30s‧‧‧開孔
31d‧‧‧汲極電極
31g‧‧‧閘極電極
31gd‧‧‧汲極-側部份
31gs‧‧‧源極-側部份
31s‧‧‧源極電極
32‧‧‧訊號線
33‧‧‧訊號線
34‧‧‧焊墊
35a‧‧‧孔洞
35b‧‧‧凹槽
36‧‧‧電源供應線
37‧‧‧鈍化層
38‧‧‧絕緣薄膜
39‧‧‧絕緣薄膜
41‧‧‧p-型GaN層
42‧‧‧n-型GaN層
51‧‧‧外部端子
52‧‧‧外部端子
53‧‧‧外部端子
91‧‧‧二極體橋
92‧‧‧電容器
93‧‧‧抗流線圈
94‧‧‧開關元件
95‧‧‧電容器
96‧‧‧二極體
100‧‧‧伺服器電源供應器
140‧‧‧反應管
141‧‧‧高頻線圈
142‧‧‧碳基座
144‧‧‧氣體導入管
145‧‧‧氣體導入管
146‧‧‧排氣管
第1A和1B圖是為描繪第一實施例之半導體裝置之內部結構的圖示；
第2圖是為一描繪該半導體裝置之外部端子的圖示；
第3A至3F圖是為依照步驟順序描繪一種製造第一實施例之半導體裝置之方法的橫截面圖；
第4圖是為一描繪一MOCVD裝置之結構的圖示；
第5A和5B圖是為描繪第二實施例之半導體裝置之內部結構的圖示；
第6A至6F圖是為依照步驟順序描繪一種第二實施例之半導體裝置之方法的橫截面圖；
第7圖是為一描繪該第二實施例之較佳特徵的橫截面圖；及
第8A和8B圖是為描繪一第三實施例之電源供應裝置的圖示。
1．．．基體
2．．．緩衝層
3．．．電子渡層
4．．．電子供應層
5．．．帽蓋層
6．．．絕緣層
7．．．電子渡層
8．．．電子渡層
9．．．絕緣層
10d．．．開孔
10g．．．開孔
10s．．．開孔
11d．．．汲極電極
11g．．．閘極電極
11s．．．源極電極
12．．．訊號線
13．．．訊號線
14．．．焊墊
15a．．．孔洞
15b．．．凹槽
16．．．電源線
17．．．鈍化薄膜
18．．．絕緣薄膜
19．．．絕緣薄膜

Claims (12)

  1. 一種半導體裝置，包含：一基體；一電晶體，該電晶體包含形成於該基體之上的一閘極電極、一電子渡層和一電子供應層；一絕緣薄膜，其形成於該電子供應層之上，該閘極電極包含在該絕緣薄膜之上的一部分；一氮化物半導體層，其形成於該絕緣薄膜之上；一第一電極以及一第二電極，其等形成於該氮化物半導體層之上，該閘極電極在平面視圖中是位於該第一電極與該第二電極之間；一第一訊號線，其在平面視圖中形成於該氮化物半導體層之上且介於該第一電極與該閘極電極之間；以及一第二訊號線，其在平面視圖中形成於該氮化物半導體層之上且介於該第二電極及該閘極電極之間。
  2. 如請求項1之半導體裝置，更包含形成在該電子供應層與該氮化物半導體層之間的一n-型GaN層。
  3. 如請求項2之半導體裝置，其中，該絕緣層包含至少從包括AlN層、AlGaN層、p-型GaN層、摻雜Fe之GaN層、Si氧化物層、Al氧化物層、Si氮化物層、與碳層之群組中選擇出來的一個層。
  4. 如請求項1之半導體裝置，更包含設置在該基體上且驅動該第一訊號線和該第二訊號線的一閘極驅動器。
  5. 如請求項1之半導體裝置，其中，該氮化物半導體層包含 彼此堆疊的一第二電子渡層和一第二電子供應層。
  6. 如請求項5之半導體裝置，其中該第二電子渡層包含一GaN層，及該第二電子供應層包含一AlGaN層。
  7. 如請求項1之半導體裝置，其中該氮化物半導體層在該閘極電極與該第一電極之間的一部份包含以電荷之移動方向排列之一第一傳導型的第一區域、一第二傳導型的第二區域、及一第一傳導型的第三區域，該第一訊號線是位於該第二區域，該氮化物半導體層在該閘極電極與該第二電極之間的一部份包含以電荷之移動方向排列之一第二傳導型的第四區域、一第一傳導型的第五區域、及一第二傳導型的第六區域；及該第二訊號線是位於該第五區域。
  8. 一種製造半導體裝置的方法，包含下列步驟：將一電晶體形成於一基體之上，該電晶體包含一閘極電極、一電子渡層和一電子供應層；將一絕緣薄膜形成於該電子供應層之上，該閘極電極包含在該絕緣薄膜之上的一部分；將一氮化物半導體層形成於該絕緣薄膜之上；將一第一電極以及一第二電極形成於該氮化物半導體層之上，該閘極電極在平面視圖中是位於該第一電極與該第二電極之間； 將一第一訊號線形成於在平面視圖中的該氮化物半導體層之上且介於該第一電極與該閘極電極之間；以及將一第二訊號線形成於在平面視圖中的該氮化物半導體層之上且介於該第二電極及該閘極電極之間。
  9. 如請求項8之製造半導體裝置的方法，更包含，在形成該電晶體與形成該氮化物半導體層的該等步驟之間，將一n-型GaN層形成於該電子供應層之上，其中，該氮化物半導體層是形成在該n-型GaN層上。
  10. 如請求項8之製造半導體裝置的方法，其中，形成氮化物半導體層的該步驟包含形成彼此堆疊的一第二電子渡層和一第二電子供應層。
  11. 如請求項10之製造半導體裝置的方法，其中一GaN層是形成作為該第二電子渡層，及一AlGaN層是形成作為該第二電子供應層。
  12. 一種電源供應器裝置，包含一半導體裝置，該半導體裝置包含：一基體；一電晶體，該電晶體包含形成在該基體之上的一閘極電極、一電子渡層和一電子供應層；一絕緣薄膜，其形成於該電子供應層之上，該閘極電極包含在該絕緣薄膜之上的一部分；一氮化物半導體層，其形成於該絕緣薄膜之上；一第一電極以及一第二電極，其等形成於該氮化物半導體層之上，該閘極電極在平面視圖中是位於該第一 電極與該第二電極之間；一第一訊號線，其在平面視圖中形成於該氮化物半導體層之上且介於該第一電極與該閘極電極之間；以及一第二訊號線，其在平面視圖中形成於該氮化物半導體層之上且介於該第二電極及該閘極電極之間。
TW100129763A 2010-11-02 2011-08-19 半導體裝置及其製造方法 TWI441332B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010246743A JP5845568B2 (ja) 2010-11-02 2010-11-02 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201238048A TW201238048A (en) 2012-09-16
TWI441332B true TWI441332B (zh) 2014-06-11

Family

ID=45995683

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100129763A TWI441332B (zh) 2010-11-02 2011-08-19 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US8941116B2 (zh)
JP (1) JP5845568B2 (zh)
KR (1) KR101264528B1 (zh)
CN (1) CN102468331B (zh)
TW (1) TWI441332B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JPWO2011161791A1 (ja) * 2010-06-24 2013-08-19 富士通株式会社 半導体装置
WO2014168607A1 (en) * 2013-04-09 2014-10-16 Otis Elevator Company Architecture of drive unit employing gallium nitride switches
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9755059B2 (en) * 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US20180061975A1 (en) * 2016-08-24 2018-03-01 Rohm Co., Ltd. Nitride semiconductor device and nitride semiconductor package

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680793B2 (ja) * 1985-06-28 1994-10-12 日本電気株式会社 ３次元集積回路
US7817295B2 (en) 2000-03-28 2010-10-19 Mongonet Method and system for modified document transfer via computer network transfer protocols
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
US8275100B2 (en) 2000-03-28 2012-09-25 Mongonet Methods and apparatus for billing of facsimile transmissions to electronic storage destinations
US7746496B2 (en) 2000-03-28 2010-06-29 Mongonet Method and system for pay per use document transfer via computer network transfer protocols
US20070236750A1 (en) 2000-03-28 2007-10-11 Mongonet Methods and apparatus for facilitating facsimile transmissions to electronic storage destinations
US8023132B2 (en) 2000-03-28 2011-09-20 Mongonet Method and system for transferring digitized representations of documents via computer network transfer protocols
US6424426B1 (en) 2000-03-28 2002-07-23 Mongonet Fax-to-email and email-to-fax communication system and method
US7755790B2 (en) 2000-03-28 2010-07-13 Mongonet Method and system for transferring sponsored digitized representations of documents via computer network transfer protocols
US8035834B2 (en) 2000-03-28 2011-10-11 Mongonet Methods and apparatus for manipulating and providing facsimile transmissions to electronic storage destinations
US8023131B2 (en) 2000-03-28 2011-09-20 Mongonet Method and system for combining separate digitized representations of documents for retransmission via computer network transfer protocols
US7079275B2 (en) 2000-03-28 2006-07-18 Mongonet Method and system for facilitating paper to electronic communications
US8045204B2 (en) 2000-03-28 2011-10-25 Mongonet Methods and apparatus for facsimile transmissions to electronic storage destinations including tracking data
US7940411B2 (en) 2000-03-28 2011-05-10 Mongonet Method and system for entry of electronic data via fax-to-email communication
US7826100B2 (en) 2000-03-28 2010-11-02 Mongonet Methods and apparatus for facsimile transmissions to electronic storage destinations including embedded barcode fonts
US8045203B2 (en) 2000-03-28 2011-10-25 Mongonet Methods and apparatus for secure facsimile transmissions to electronic storage destinations
US20090059271A1 (en) 2000-03-28 2009-03-05 Mongonet Methods and apparatus for web-based status of facsimile transmissions to electronic storage destinations
US7944573B2 (en) 2000-03-28 2011-05-17 Mongonet Methods and apparatus for authenticating facsimile transmissions to electronic storage destinations
US8184318B2 (en) 2000-03-28 2012-05-22 Mongonet Methods and apparatus for compositing facsimile transmissions to electronic storage destinations
US6479844B2 (en) 2001-03-02 2002-11-12 University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
JP2003289082A (ja) * 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 通信機器用半導体装置及び通信システム用機器
JP4077731B2 (ja) 2003-01-27 2008-04-23 富士通株式会社 化合物半導体装置およびその製造方法
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US20080166173A1 (en) 2007-01-05 2008-07-10 Kevin Augustine Gibbons Mobile marking board implement holder
JP2008198675A (ja) * 2007-02-09 2008-08-28 Doshisha 積層型半導体集積装置
JP5417693B2 (ja) 2007-08-22 2014-02-19 日本電気株式会社 半導体装置
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
JP5369434B2 (ja) * 2007-12-21 2013-12-18 サンケン電気株式会社 双方向スイッチ
JP2009158528A (ja) * 2007-12-25 2009-07-16 Sharp Corp 半導体装置
JP5439725B2 (ja) * 2008-02-20 2014-03-12 サンケン電気株式会社 半導体スイッチング装置
JP5338433B2 (ja) 2008-09-30 2013-11-13 富士電機株式会社 窒化ガリウム半導体装置およびその製造方法
WO2010050021A1 (ja) * 2008-10-29 2010-05-06 富士通株式会社 化合物半導体装置及びその製造方法
JP2010135640A (ja) * 2008-12-05 2010-06-17 Panasonic Corp 電界効果トランジスタ
JP5564791B2 (ja) * 2008-12-26 2014-08-06 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN102468331A (zh) 2012-05-23
TW201238048A (en) 2012-09-16
JP5845568B2 (ja) 2016-01-20
US8941116B2 (en) 2015-01-27
JP2012099674A (ja) 2012-05-24
CN102468331B (zh) 2016-07-06
KR101264528B1 (ko) 2013-05-14
KR20120046675A (ko) 2012-05-10
US20120104408A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
TWI441332B (zh) 半導體裝置及其製造方法
TWI770134B (zh) 半導體裝置及半導體裝置之製造方法
CN103077890B (zh) 半导体器件和制造方法
JP5775321B2 (ja) 半導体装置及びその製造方法、電源装置
TWI470795B (zh) 半導體裝置及半導體裝置之製造方法
JP6014984B2 (ja) 半導体装置及びその製造方法
JP5789967B2 (ja) 半導体装置及びその製造方法、電源装置
CN102569379B (zh) 半导体器件以及用于制造半导体器件的方法
CN101794815A (zh) 化合物半导体器件及其制造方法
CN103325824A (zh) 半导体器件及其制造方法
TWI497711B (zh) 半導體裝置及其製造方法
US10964805B2 (en) Compound semiconductor device
JP5510544B2 (ja) 化合物半導体装置及びその製造方法
CN103855207A (zh) 化合物半导体器件及其制造方法
US20180090476A1 (en) Compound semiconductor device and method of manufacturing the same
US20240047451A1 (en) Nitride-based semiconductor ic chip and method for manufacturing the same
CN102487074A (zh) 化合物半导体器件及其制造方法
JP2017085003A (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6493032B2 (ja) 化合物半導体装置及びその製造方法
JP2021145050A (ja) 半導体装置
JP2022110730A (ja) 半導体装置及び半導体装置の製造方法
JP6216559B2 (ja) 化合物半導体装置及びその製造方法
WO2011161791A1 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees