TWI440093B - 半導體裝置之製造方法及半導體裝置之製造裝置 - Google Patents

半導體裝置之製造方法及半導體裝置之製造裝置 Download PDF

Info

Publication number
TWI440093B
TWI440093B TW99125299A TW99125299A TWI440093B TW I440093 B TWI440093 B TW I440093B TW 99125299 A TW99125299 A TW 99125299A TW 99125299 A TW99125299 A TW 99125299A TW I440093 B TWI440093 B TW I440093B
Authority
TW
Taiwan
Prior art keywords
gas
vacuum chamber
film forming
gas supply
supply unit
Prior art date
Application number
TW99125299A
Other languages
English (en)
Other versions
TW201117295A (en
Inventor
Masamichi Harada
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW201117295A publication Critical patent/TW201117295A/zh
Application granted granted Critical
Publication of TWI440093B publication Critical patent/TWI440093B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體裝置之製造方法及半導體裝置之製造裝置
本發明係關於半導體裝置之製造方法及半導體裝置之製造裝置。詳言之，本發明係關於僅在半導體裝置上之所需區域中選擇性地將鎢予以成膜之技術，為一種使用選擇性化學氣相沈積法(選擇性CVD法)而製造半導體裝置之方法及該半導體裝置之製造裝置。
半導體裝置係具備由矽等半導體材料所構成之基板。於半導體裝置中，主動元件與被動元件等複數的構成要件係以被包夾於絕緣膜之方式而積層於基板上。另外，為了將該等構成要件互相電性連接，係以連結上述構成要件之方式，於上述絕緣膜形成大量的貫穿孔。具體而言，在設置於基板之電晶體或記憶體單元之主動元件與積層於該基板之多層佈線之間，係形成有用以電性連接主動元件及多層佈線的接觸孔。又，於多層佈線構造之佈線間的絕緣層中，係形成有用以將佈線互相電性連接之通孔。於該通孔內，例如在要求低成本製造之DRAM中大多係埋入鋁(Al)。又，在要求邏輯動作等高速性能之裝置中，通孔內大多埋入銅(Cu)。該被埋入之金屬材料係發揮尋求上述主動元件與佈線之間、或者於多層佈線構造之佈線間的電性連接之佈線的功能。一般而言，鎢由於具有對熱之高安定性，因此被使用作為埋入佈線材料。
作為此種佈線之形成方法，習知技術裝係廣泛使用覆蓋性CVD(blanket CVD)法。該覆蓋性CVD法係包含：於形成有上述接觸孔或通孔之絕緣層的整個表面上成膜氮化鈦(TiN)膜，俾作為用以使佈線材料成長之成長層的步驟；於該成長層之整個表面上形成由佈線材料(例如鎢)所構成之薄膜的步驟；將不需要之部位的佈線材料予以去除的步驟。如此，覆蓋性CVD法中，為了於絕緣層之整個表面上形成鎢之薄膜係於上述接觸孔及通孔之開口部周緣成長鎢膜。因此，上述各孔之開口面積狹窄，而發生所謂的懸突(overhang)。因為懸突之發生，可進入該等孔之內部的鎢量受到限制，因此有孔之埋入不充分之情況。孔之埋入不良係孔直徑越小(尤其是40nm以下)時則越明顯。此外，上述覆蓋性CVD法中，需要成膜後之佈線材料的去除步驟，增加了半導體裝置之製造步驟數。除此之外，該被去除之材料亦提高了該半導體裝置之製造費用。
於是，近年來係實施選擇性CVD法(例如專利文獻1：日本專利特開平10-229054號公報)。選擇性CVD法係僅在上述接觸孔或通孔般需要由佈線材料所構成之薄膜的部位形成薄膜之技術。根據該選擇CVD法，可兼顧半導體裝置之製造的步驟數之減少與該製造費用之降低。
上述選擇性CVD法係藉由重複上述成膜處理，在實行該成膜處理之腔室(chamber)的內壁或設於該腔室內的構件上，亦形成佈線材料(例如鎢之薄膜)。該附著於腔室內之構件上的鎢，若既定之條件成立，則從其附著部位剝離。剝離之鎢係附著於作為成膜處理之對象而被新搬送至腔室內之基板上，其品質會發生劣化。
因此，為了解決此種問題，每當在上述腔室內對既定片數之基板實行成膜處理，或者每當實行了既定次數之成膜處理，則實行將該腔室內部予以清淨化之潔淨處理。詳細而言，係於上述腔室內供應氟(F2 )、六氟化矽(SF6 )、三氟化氮(NF3 )或者三氟化氯(ClF3 )等之含氟的潔淨氣體，或者利用高週波(RF)電漿將該等氣體離子化予以之氣體。藉此，該氣體係與腔室內部所附著之鎢發生反應。經由該反應而氣化之鎢的氟化物係經由真空排氣而從腔室內去除。或者，係藉由對腔室內供應氬(Ar)等之惰性氣體，而將氟化物從腔室內去除。
然而，若於此種潔淨處理後再度實行成膜處理，則有薄膜形成時之選擇性被破壞之情況。亦即，就算欲利用選擇CVD法而僅在基板上之既定區域將鎢予以成膜，仍會有在不需要鎢之成膜的部位形成薄膜之情況。該選擇性之破壞的發生原因可考慮如下。
1)因為潔淨處理，屬於佈線材料之鎢的氟化物(亦即六氟化鎢(WF6 )或其他氟化物)於腔室內產生。
2)藉由真空排氣或惰性氣體之供應，雖可將上述氟化物中浮游於腔室內部空間者從該腔室內去除，但附著於腔室內壁之氟化物在短時間之真空排氣或惰性氣體供應之情況下無法去除，仍然滯留於腔室內。
3)在上述潔淨處理之後之成膜處理中，供應至腔室內的氣體(亦即鎢薄膜之原料氣體中所含之六氟化鎢及單矽烷(SiH4 )中的單矽烷)，會與滯留於腔室內之上述附著氟化物進行反應。
4)反應化合物會附著於屬於成膜處理對象之基板、甚至該基板上不需要形成鎢薄膜之部位，於該部位上，鎢薄膜會成長。
於是，經由該等1)~4)之過程，會產生選擇性之破壞。其結果，經過此種成膜處理而製造之半導體裝置之產率會降低。另外，上述2)所記載之附著氟化物雖可藉由上述惰性氣體之供應而從腔室內幾乎完全去除，但需要十數小時以上才可完全去除。因此，此種步驟會導致半導體裝置生產性之明顯降低，並不實用。
本發明之目的在於提供一種半導體裝置之製造裝置及半導體裝置之製造方法，在利用選擇性CVD法形成鎢之薄膜時，可以良好的選擇性，僅於所需之區域形成薄膜。
(解決問題之手段)
本發明之一態樣中，係提供使用了在表面上具有導電性高之部位與導電性低於其之部位的基板之半導體裝置之製造方法。該製造方法係具備：實行成膜處理之步驟，該成膜處理係將六氟化鎢氣體及單矽烷氣體供應至真空腔室內，於該真空腔室內所收容之上述基板的導電性高之部位上選擇性地將鎢所構成之薄膜予以成膜；實行潔淨處理之步驟，該潔淨處理係於實行該成膜處理後，藉由使用含氟之潔淨氣體的電漿，而將上述真空腔室之內部清淨化；以及交互重複實行上述成膜處理及上述潔淨處理之步驟。上述製造方法係於上述潔淨處理與其後之上述成膜處理之間，具有實行排空處理之步驟，該排空處理係藉由以一定期間供應上述單矽烷氣體與惰性氣體，將上述潔淨處理所產生之氟化物從上述真空腔室予以排空。
本發明之其他態樣中，係提供半導體裝置之製造裝置。半導體裝置之製造裝置係具備：真空腔室，其係收容在表面上具有導電性高之部位與導電性低於其之部位的基板；將六氟化鎢氣體供應至上述真空腔室之第1氣體供應部；將單矽烷氣體供應至上述真空腔室之第2氣體供應部；將含氟之潔淨氣體供應至上述真空腔室之第3氣體供應部；以及將高週波電場施加於上述真空腔室之高週波電源，其係將高週波電力供應至高週波天線，藉此使上述真空腔室內之氣體電漿化；其中，交互重複實行使用上述六氟化鎢氣體與上述單矽烷氣體而於上述基板之導電性高的部位上選擇性地使將鎢所構成之薄膜予以成膜之成膜處理、以及實行該成膜處理後藉由使用上述潔淨氣體之電漿而將上述真空腔室之內部清淨化的潔淨處理。半導體裝置之製造裝置係於上述潔淨處理與其後之成膜處理之間，以一定期間供應上述單矽烷氣體與惰性氣體，藉此實行將上述潔淨處理所產生之氟化物從上述真空腔室排空之排空處理。
以下，針對本發明之一實施形態的半導體裝置之製造方法及半導體裝置之製造裝置，參照圖1~圖3進行說明。
首先，參照圖1，說明本實施形態之半導體裝置之製造方法及製造裝置之概要。
圖1係表示僅在半導體裝置之基板上的既定區域形成屬於佈線材料之鎢薄膜的製造裝置整體。如該圖1所示，半導體裝置之製造裝置係具備轉移腔室15、一對搬入‧搬出口11a,11b、一對前處理腔室12a,12b、作為真空腔室之一對成膜腔室13a,13b以及熱處理腔室14。轉移腔室15係配置於製造裝置之中央。一對搬入‧搬出口11a,11b、一對前處理腔室12a,12b、一對成膜腔室13a,13b以及熱處理腔室14係以轉移腔室15為中心而配置為環狀，並從圖1之下方朝上方依序配置。
搬入‧搬出口11a,11b係互相為鄰地設置，係為了將使用於鎢薄膜形成處理之基板導入於該製造裝置內，或者將經施行鎢薄膜形成處理之基板從製造裝置取出而使用。前處理腔室12a,12b係分別與搬入‧搬出口11a,11b鄰接設置，作為於基板形成鎢薄膜之前的處理，係進行基板表面之洗淨等前處理。又，成膜腔室13a,13b係分別與前處理腔室12a,12b鄰接設置，係實行在基板上形成上述鎢薄膜之成膜處理。熱處理腔室14係設置於成膜腔室13a,13b之間，實行對結束上述前處理之基板施加既定的熱之處理。
又，轉移腔室15係發揮作為基板在2個搬入‧搬出口11a,11b以及5個腔室12a,12b,13a,13b,14之間時的通路之功能。
使用如此構成之製造裝置而製造半導體裝置時，首先，作為成膜處理對象之基板係從搬入‧搬出口11a,11b而被導入該製造裝置內。該基板係包含例如在形成有主動元件之面上所設置的絕緣膜上設置用以形成佈線之接觸孔的基板，或者設置有構成多層佈線之通孔的基板。如此，基板係於表面具有導電性高的部位(接觸孔或通孔之底部)與導電性較其低的部位(絕緣膜)。該等2個搬入‧搬出口11a,11b係對於導入之基板具有相同功能，因此，以下於該等之中，針對從搬入‧搬出口11a導入基板之情況進行說明。
被導入至搬入‧搬出口11a之基板，首先係透過轉移腔室15而被搬送至前處理腔室12a。作為在該前處理腔室12a內所進行之前處理的一例，係可舉出對接觸於絕緣層所設置之接觸孔底部的基板表面、或者作為通孔底部之佈線表面，將與大氣中之氧進行反應而形成之氧化物層去除的處理。於該前處理腔室12a中施行前處理之基板，係再度透過轉移腔室15而被搬送至熱處理腔室14。於該熱處理腔室14中，為了尋求由鎢所構成之薄膜與其接觸對象之基底間的界面之低電阻化，係對藉由前處理腔室12a實行之前處理所露出之基底，實行熱處理。另外，該熱處理結束後，經施行熱處理之基板係再度透過轉移腔室15而搬送至成膜腔室13a。該成膜腔室13a內所實行之成膜處理中，係使用對基板所設置之上述接觸孔或通孔(亦即導電性較基板之其他部位更高的部位)上選擇性地形成鎢薄膜之選擇CVD法。
另外，當該成膜處理結束後，基板係透過轉移腔室15而被搬送至搬入‧搬出口11a，從該搬入‧搬出口11a搬出半導體裝置之製造裝置外。
另外，從搬入‧搬出口11b搬入至該半導體裝置之製造裝置的基板亦與上述從搬入‧搬出口11a所搬入之基板相同，經依序施行前處理腔室12b中之前處理、熱處理腔室14中之熱處理、以及成膜腔室13b中之成膜處理後，從搬入‧搬出口11b搬出。於此期間，於該等搬入‧搬出口11b及各種腔室12b,13b,14之間移動時，亦與從搬入‧搬出口11a所搬出之基板同樣透過轉移腔室15而搬送。
其次，針對此種半導體裝置之製造裝置所具備的成膜腔室13a,13b之構成、以及各成膜腔室13a,13b中所實行之成膜處理的細節，參照圖2、圖3進行說明。
圖2係表示上述個成膜腔室13a,13b之部分剖面構造。如該圖2所示，該個成膜腔室13a,13b係具備真空槽21，於該真空槽21內，係設有用於載置作為成膜處理對象之基板S的基板座22。又，真空槽21係設有原料氣體口P1，其係成膜處理時供應於真空槽21之原料氣體六氟化鎢(WF6 )氣體以及單矽烷(SiH4 )氣體之供應口。於真空槽21內，在離開該原料氣體口P1且於其下方，係設有用以將原料氣體口P1所供應之氣體均勻地擴散至真空槽21內之噴灑頭23。
原料氣體口P1之上側係連結有共通配管35。共通配管35係將單矽烷氣體導入於真空槽21之第1配管31、與將六氟化鎢氣體導入於真空槽21之第3配管33合流之配管。該等第1及第3配管31,33係設有調節各自所流通之氣體的流量之流量控制部MFC1,MFC3。另外，藉由使該等流量控制部MFC1,MFC3實行流量控制，可對應於成膜處理及潔淨處理之各種步驟而實現所需氣體之供應。另外，在此所稱之潔淨處理，係針對因成膜處理而附著於真空槽21的內壁及該真空槽21內的構件如基板座22上之鎢薄膜，利用作為潔淨氣體之氟氣予以去除之處理。
於上述第1配管31之中途，係將用於對該第1配管31導入屬於惰性氣體之氬(Ar)氣的第2配管32，以從上述流量控制部MFC1之下游分歧之方式而連結。又，在上述第3配管22之中途，亦將用於對第3配管33導入屬於惰性氣體之氬氣的第4配管34，以從上述流量控制部MFC3之下游分歧之方式而連結。該等第2配管32以及第4配管34，係設有將各自所流通之氬氣的流量予以調節之流量控制部MFC2,MFC4。另外，藉由使該等流量控制部MFC2,MFC4實行流量控制，可對應於成膜處理及潔淨處理之各種步驟，將惰性氣體通過所對應之配管而導入至真空槽21內。亦即，上述第3配管33及連接於其之流量控制部MFC3係作為六氟化鎢氣體供應部之功能，而從第3配管33分歧之第4配管34與流量控制部MFC4係作為惰性氣體供應部之功能。又，該等六氟化鎢氣體供應部與惰性氣體供應部係作為第1氣體供應部之功能。另外，上述第1配管31以及連接於其之流量控制部MFC1係作為單矽烷氣體供應部之功能。又，從第1配管31分歧之第2配管32與流量控制部MFC2係作為惰性氣體供應部之功能，且該等單矽烷氣體供應部與惰性氣體供應部係作為第2氣體供應部之功能。
又，真空槽21係設有潔淨氣體口P2，其係在使用上述原料氣體之成膜處理與交互重複實行之潔淨處理時，導入潔淨氣體。該潔淨氣體口P2係具備流量控制部MFC5，並連接著第5配管36，該第5配管36係將潔淨氣體氟(F2 )氣與惰性氣體氬氣同時供應至真空槽21。基板座22係連接有高週波電源24。高週波電源24係藉由對高週波天線供應高週波電力，而對真空槽21施加使真空槽21內之氣體電漿化的高週波電場。該潔淨氣體係利用由高週波電源24施加高週波而發生電漿化。又，該高週波電源24亦可連接於上述噴灑頭23。另外，上述惰性氣體亦可取代氬氣而為氮氣(N2 )或氦氣(He)。又，上述第5配管36與流量控制部MFC5係作為第3氣體供應部之功能。
除此之外，該真空槽21係透過排氣口P3而連接著渦輪泵25。藉由該渦輪泵25之驅動，於真空槽21內形成相應於成膜處理或潔淨處理之各種步驟的壓力。另外，真空槽21、上述各種氣體流通之配管31~36、以及載置基板S之基板座22，係分別設置有未圖示之溫度調整機構，用來將該真空槽21之內壁、配管31~36以及基板S之溫度維持於既定溫度。
如上所述，基板S從各搬入‧搬出口11a,11b(圖1)被搬入至該半導體裝置之製造裝置中後，係於前處理腔室12a,12b(圖1)施行成膜處理之前處理。基板S係於熱處理腔室14(圖1)中施行熱處理後，搬入成膜腔室13a,13b。然後，基板S係被載置於該成膜腔室13a,13b內之基板座22，藉由該基板座22所設製之溫度調整機構，被加熱至既定溫度。然後，利用選擇CVD法，實行成膜。亦即，分別經流量控制部MFC1,MFC2控制流量之六氟化鎢氣體以及單矽烷氣體係從噴灑頭23均勻地擴散至真空槽21。以下反應式所例示之六氟化鎢由單矽烷所進行的還原反應，係於基板S上導電性相對較高之部位上進行。
2WF6 +3SiH4 →2W+3SiF4 +3H2
或者，
WF6 +2SiH4 →W+2SiHF3 +3H2
另外，上述基板S中導電性相對高之部位係因該利用選擇性CVD法之製造步驟而異。例如當上述選擇性CVD法係利用於接觸佈線之形成步驟的情況，作為其成膜對象之基板表面係被具有接觸孔之絕緣膜所覆蓋。作為主動元件而被形成於該基板表面支例如MOS電晶體等的雜質擴散區域係從該接觸孔露出。當對於此種構成之成膜對象實行利用上述選擇性CVD法所進行之成膜的情況，作為該接觸孔底部之雜質擴散區域(主要由矽化鈷(CoSi2 )、矽化鎳(NiSi)、矽化鈦(TiSi2 )等之矽化物所構成之區域)係相當於基板S中導電性高之部位。於該部位選擇性地形成鎢薄膜。其他將上述選擇性CVD法利用於通孔佈線之形成步驟的情況，作為其成膜對象之基板表面係被具有通孔之絕緣膜所覆蓋。例如由鎢(W)、鋁(Al)及銅(Cu)等所構成之下層佈線的一部分係從該通孔露出。對於此種構成之成膜對象實行利用上述選擇性CVD法所進行之成膜處理的情況，作為該通孔底部之佈線係相當於上述基板S中導電性高的部位，係於該部位形成鎢薄膜。
若如上述般多次實行此種成膜處理，亦即，若對多片基板S實行成膜處理，則實行使用潔淨氣體之潔淨處理。亦即，從第5配管36，對真空槽21供應屬於潔淨氣體之氟氣與屬於惰性氣體之氬氣，從該狀態利用高週波電源24於真空槽21內產生高週波電場。此時，附著於真空槽21之內壁等構件之鎢薄膜係因與使用氟氣之電漿發生反應而產生氟化物，例如六氟化鎢、三氟矽烷(SiHF3 )、四氟矽烷(SiF4 )或者氟化氫(HF)等。該等氟化物係利用與氟氣同時供應之氬氣而從真空槽21內去除。
此外，於成膜處理間所實行之此種潔淨處理所產生之氟化物，可大致區分為浮游於真空槽21內部空間者與即便成為氟化物仍然附著於真空槽21之內壁等構件者。其中，前者可利用與上述潔淨氣體同時供應之氬氣而排出至真空槽21外。然而，後者若僅利用氬氣之物理性衝突，係難以從附著部位剝離，因此，即便實行潔淨處理，仍然會殘留於真空槽21內。於此種狀態之真空槽21內，若在潔淨處理之後所實行之成膜處理中供應屬於原料氣體之六氟化鎢氣體與單矽烷，則該等氣體中反應性高的單矽完氣體會與上述氟化物反應，形成矽化鎢(WSiX )等各種生成物。該等矽化鎢等之各種生成物，與氟化物比較係較為細微的粒子，因此容易利用上述原料氣體而從附著部位剝離。另外，此種細微粒子若附著於屬於成膜對象之基板S的例如絕緣膜上，則鎢薄膜會以該附著部位為核而成長，而有在不需要薄膜形成之部位形成鎢薄膜之虞。亦即，會有薄膜形成時之選擇性被破壞之虞。
因此，於本實施形態之半導體裝置之製造裝置中，為了抑制此種選擇性之破壞，在上述潔淨處理後所實行之成膜處理之前，係實行對真空槽21內供應單矽烷氣體之排空處理。以下，包含該排空處理，針對在該半導體裝置之製造裝置所具備的成膜腔室13a,13b中所實行之成膜處理及潔淨處理之實行時序(timing)及其處理條件，參照圖3進行說明。
圖3(a)~(e)係例示於上述成膜腔室13a,13b中實施之成膜處理時，潔淨處理時及排空處理時各種氣體的供應期間的時序圖。圖3(a)、(b)、(c)、(d)、(e)係分別表示單矽烷(SiH4 )氣體、對第1配管31之氬(Ar)氣、六氟化鎢(WF6 )氣體、對第3配管33之氬氣、對第5配管36之氟氣及氬氣之供應期間。
如該圖3(a)~(e)所示，跨越時序t1~時序t2，六氟化鎢氣體與單矽烷氣體係被供應至真空槽21內。實行僅於屬於處理對象之基板S上的所需區域形成鎢薄膜之選擇性CVD法所進行的成膜處理。於該成膜處理中，係維持1分鐘之例如六氟化鎢氣體流量為20sccm(37.8×10-3 Pa‧m3 /s)、單矽烷氣體流量為10sccm(16.9×10-3 Pa‧m3 /s)以及真空槽21之內壓為0.6Pa的條件。
重複多次此種成膜處理後，亦即對多片基板S實行上述成膜處理後，跨越時序t3~時序t4，對真空槽21內供應屬於潔淨氣體之氟氣與氬氣，實行將附著於真空槽21之內壁等構件的鎢膜予以去除之潔淨處理。該潔淨處理中，係維持10分鐘之例如氟氣流量為10sccm(1.69×10-3 Pa‧m3 /s)、氬氣流量為195sccm(329.55×10-3 Pa‧m3 /s)、真空槽21之內壓為70Pa、高週波(RF)輸出為200W的條件。
在其後緊接之時序t4~t5的期間，氬氣係由第1配管31及第3配管33各自以100sccm(169×10-3 Pa‧m3 /s)、5分鐘，導入至上述真空槽21。此係因若後面的矽烷氣體導入時有高濃度的氟系氣體殘留於真空槽21內，則該氟系氣體與單矽烷會反應而產生生成物，故在導入上述矽烷氣體之前以降低氟系氣體濃度為目的所進行之處理。
另外，在時序t5~時序t6之期間，係供應單矽烷氣體與對第3配管33供應氬氣。藉此，屬於前處理之潔淨處理中所產生的氟化物與單矽烷氣體反應並細微粒子化，俾實行排出至真空槽21外之排空處理。此外，為了防止此種細微粒子化之反應生成物逆流至第3配管33，係一起實行從第3配管33供應氬氣。該排空處理中，係維持10分鐘~30分鐘之例如單矽烷氣體流量為10~100sccm(1.69×10-3 ~169×10-3 Pa‧m3 /s)、氬氣流量分別為10~100sccm(16.9×10-3 ~169×10-3 Pa‧m3 /s)以及真空槽21之內壓為10Pa~100Pa的條件。另外，該排空處理結束後，在時序t6~t7之期間，氬氣係從上述第1配管31及第3配管33各以100sccm(169×10-3 Pa‧m3 /s)、5分鐘之條件導入上述真空槽21。此係用以將導入矽烷氣體至真空槽21之上述時序t5~t6之間所產生的微粒子從真空槽21內排氣之必要處理。之後再次實行上述成膜處理。又，此種一連串之處理的實行中，為了抑制反應生成物及各種氣體對各種構件之附著，係將真空槽21之內壁溫度及供應各種氣體至真空槽21之配管31~36的溫度維持在80以上且90℃以下，並且將上述基板座22之溫度維持於280℃。
如此，在潔淨處理之後續，亦即在潔淨處理後所進行之成膜處理之前，對真空槽21內供應單矽烷氣體。直到屬於潔淨處理之生成物的氟化物被去除為止的期間，實行利用該單矽烷氣體所進行之排空處理，藉此，可抑制鎢薄膜之成膜處理時選擇性破壞的發生。具體而言，當對直徑300mm之晶圓不實行利用單矽烷氣體所進行之排空處理而成膜之情況，選擇性破壞之鎢的核會發生數千個，而在實行排空處理之情況，其個數則可降低至50個以下。
[實施例及比較例]
以表1所記載之5個條件，進行利用氟氣所進行之潔淨處理至選擇性鎢成膜處理為止後，測定上述選擇性之破壞。本實施例及比較例中，將基板上所形成之80nm以上的鎢核定義為選擇性破壞，該測定中，係使用半導體製造生產線中一般使用之計塵器(dust counter)。另外，表1中亦一併記載如此測定選擇性破壞之結果。又，表1記載之氟氣潔淨處理(圖3：時序t3~時序t4)、惰性氣體排空處理(圖3：時序t4~時序t5)、單矽烷氣體排空處理(t5~t6)、惰性氣體排空處理(時序t6~時序t7)以及成膜處理，係分別以下述列舉之條件實施。
‧氟氣潔淨(t3-t4)：F2 10sccm(16.9×10-3 Pa‧m3 /s),Ar 195sccm(329.55×10-3 Pa‧m3 /s),70Pa,RF 200W
‧惰性氣體排空(t4-t5)：Ar(a) 10sccm(169×10-3 Pa‧m3 /s),Ar(d) 100sccm(169×10-3 Pa‧m3 /s),1Pa
‧單矽烷氣體排空(t5-t6)：SiH4 50sccm(84.5×10-3 Pa‧m3 /s),Ar(d) 100sccm(169×10-3 Pa‧m3 /s),30Pa
‧惰性氣體排空(t6-t7)：Ar(a) 100sccm(169×10-3 Pa‧m3 /s),Ar(d) 100sccm(169×10-3 Pa‧m3 /s),1Pa
‧成膜條件：WF6 20sccm(33.8×10-3 Pa‧m3 /s),SiH4 10sccm(16.9×10-3 Pa‧m3 /s),0.6Pa,基板溫度300℃0
圖4表示經過上述各條件處理所形成之選擇性破壞，亦即基板上所形成之80nm以上的鎢核數量。
如該圖4所示結果所顯現般，在未施行利用單矽烷氣體所進行之排空處理的情況，為了使選擇性破壞在50個以下，必須如上述表1記載之比較例3般，需要長達120小時之利用氬氣的排空處理。另外，圖4中，總排空時間係指利用單矽烷氣體進行之排空處理所需要的時間以及其後之利用氬氣進行之排空處理所需要的時間之合計時間。另一方面，在施行利用單矽烷氣體所進行之排空處理的情況，為了使上述選擇性破壞在1000個以下，可知如上述表1記載之實施例1所示般，實施總排空時間僅需15分鐘之排空處理即可。又，為了使選擇性破壞在50個以下，可知如表1記載之實施例2所示般，實施總排空時間僅需25分鐘之排空處理即可。
如以上所說明，根據本實施形態之半導體裝置的製造方法及製造裝置，可發揮以下所列舉之效果。
(1)交互重複實行利用選擇性CVD法在屬於處理對象之基板S上形成鎢薄膜的成膜處理、與將各成膜腔室13a,13b之內部清淨化之潔淨處理。在該重複實行之處理之間且在潔淨處理之後，實行對真空槽21內供應單矽烷氣體與氬氣之排空處理。藉此，排空處理時所供應之單矽烷所進行之還原反應會於各成膜腔室13a,13b內進行。使潔淨處理所產生之氟化物(例如六氟化鎢、三氟矽烷、四氟矽烷或氟化氫)與排空處理時所供應之單矽烷反應，藉此可產生屬於更細微粒子之矽化鎢的各種生成物。
此時，以附著於各成膜腔室13a,13b之內壁的上述氟化物從該成膜腔室13a,13b之內壁脫離的形式，使上述還原反應進行。另外，各種生成物中之揮發性成分係與上述排空處理時所供應之氬氣一起直接以氣體狀態而從各成膜腔室13a,13b內被排氣。不僅如此，由於上述各種生成物中之不揮發性成分係細微之粒子狀，因此受到氬氣及上述揮發性成分的流動，而亦可容易地從各成膜腔室13a,13b內排出。因此，潔淨處理時所產生之氟化物從腔室內的去除，係被此種單矽烷之還原反應所造成的化學作用、與和單矽烷一起被供應之氬氣所造成的物理作用所促進。其結果，相較於潔淨處理時僅持續進行單純的排氣動作之情況，可提升氟化物從各成膜腔室13a,13b內之去除效率。
亦即，藉由使氟化物成為細微粒子，利用在上述排空處理時與單矽烷氣體同時供應之氬氣，可使細微粒子容易從成膜腔室13a,13b內去除。因此，可更大量地從成膜腔室13a,13b內去除鎢膜形成時成為其選擇性破壞之原因的物質。於是，在使用上述選擇性CVD法對基板S形成鎢薄膜時，可以良好選擇性，僅在所需區域形成薄膜。
(2)作為惰性氣體用配管，係設置與六氟化鎢氣體用之第3配管33連結之第4配管34、以及與單矽烷氣體用之第1配管31連結之第2配管32。當對成膜腔室13a,13b內供應氬氣而作為排空處理時，係通過第3配管33供應氬氣。藉此，可抑制排空處理時向第3配管33與連結於該配管33之第4配管34的逆流。因此，可抑制排空處理所產生之反應生成物(亦即矽化鎢等細微粒子)附著於該等配管32,34，俾可抑制成膜處理時發生選擇性之破壞。
(3)於各成膜腔室13a,13b內實行上述成膜處理、潔淨處理以及排空處理時，供應六氟化鎢氣體、單矽烷氣體、氬氣以及潔淨氣體之各配管31~36的溫度與成膜腔室13a,13b之內壁溫度係維持於80℃以上且90℃以下。藉此，因為上述配管31~36與成膜腔室13a,13b之內壁溫度低，可抑制六氟化鎢氣體與單矽烷氣體之反應生成物SiHx Fy 附著於該等配管31~36或成膜腔室13a,13b之內部。另外，相對地亦可抑制因配管31~36及成膜腔室13a,13b之內部的高溫度而導致附著於該等之SiHx Fy 發生熱分解而引發固體物，亦即附著於基板S上並導致成膜處理選擇性之破壞。
(4)作為潔淨氣體，係使用含氟氣之氣體。藉此，由於潔淨氣體係含有反應性高的氟作為其構成要件，故可以良好效率將成膜腔室13a,13b之內壁等構件上所形成之鎢膜去除，俾可將成膜腔室13a,13b內予以清淨化。
另外，上述實施形態亦可以經適當變化之以下形態來實行。
‧於實行多次之成膜處理後，亦即對多片之基板S實行該成膜處理後，實行將成膜腔室13a,13b內予以清淨化之潔淨處理。不限於此，亦可依每次實行成膜處理(亦即每次對1片基板S實行成膜處理)而實行上述潔淨處理。
‧作為排空處理時供應至真空槽21內之惰性氣體以及與潔淨氣體同時供應之惰性氣體，係使用氬氣。不限於此，作為上述惰性氣體，亦可使用氮(N2 )或氦(He)氣。
‧作為潔淨氣體係使用氟氣。不限於此，亦可使用六氟化矽(SiF3 )、三氟化氮(NF3 )氣體或三氟化氯(ClF3 )作為上述潔淨氣體。
‧跨越成膜處理、潔淨處理以及排空處理時，各種配管31~36之溫度與成膜腔室13a,13b之內壁溫度係維持於80℃以上且90℃以下。不限於此，該等之溫度只要維持於60℃以上且150℃以下即可。
‧排空處理時，僅從連結於第3配管33之第4配管34供應惰性氣體。不限於此，於排空處理時從連接於第3配管33之第4配管34與連結於第1配管31之第2配管32供應惰性氣體，亦可獲得上述項目(2)之效果。此外，根據此種變化，可獲得以下之效果。
(5)由於設置2個惰性氣體用之第2及第4配管32,34，容易確保供應至排空處理之氬氣之充分供應量。
‧此外，藉由如上述般從2個惰性氣體用之第2及第4配管32,34供應惰性氣體，亦可獲得以下之效果。
(6)即便在第2及第4配管31,34之任一方因流量控制部之問題等任何原因而失去功能之情況，仍可使用正常的另一個惰性氣體用配管來供應惰性氣體。因此，半導體裝置之製造裝置的可靠性亦提高。
‧作為惰性氣體用配管，係設置連接於六氟化鎢氣體用之第3配管33的第4配管34與連接於單矽烷氣體用之第1配管31的第2配管32等2個。不限於此，亦可僅設置連接於第3配管33之第4配管34。亦即，亦可省略第2配管32。此種構成亦可獲得上述項目1)、(2)、(3)、(4)之效果。
‧於排空處理時，不限定於單矽烷氣體與惰性氣體同時供應一定期間之態樣，亦可以其他態樣供應。例如，亦可將單矽烷氣體與惰性氣體交互供應一定期間。或者亦可在同時供應單矽烷氣體與惰性氣體之混合氣體後，僅供應惰性氣體。亦即，只要為在潔淨處理與其後續之成膜處理之間以一定期間供應單矽烷氣體與惰性氣體之態樣即可。
‧本實施形態之半導體裝置之製造裝置係為分別具有2個搬入‧搬出口11a,11b、前處理腔室12a,12b以及成膜腔室13a,13b之構成。不限於此，該等搬入‧搬出口、前處理腔室、成膜腔室亦可各具備1個。又，構成半導體裝置之製造裝置的各種腔室及搬入‧搬出口的數量可任意變化。
‧本實施形態之半導體裝置的製造裝置係除了成膜腔室，具備前處理腔室、熱處理腔室以及轉移腔室。不限於此，製造裝置亦可僅具備搬入‧搬出口與成膜腔室。或者亦可於成膜腔室設置搬入‧搬出口。此種構成亦可獲得上述項目(1)~(6)之效果。
雖然前述的描述及圖式已揭示本發明之較佳實施例，必須瞭解到各種增添、許多修改和取代可能使用於本發明較佳實施例，而不會脫離如所附申請專利範圍所界定的本發明原理之精神及範圍。熟悉本發明所屬技術領域之一般技藝者將可體會，本發明可使用於許多形式、結構、佈置、比例、材料、元件和組件的修改。因此，本文於此所揭示的實施例應被視為用以說明本發明，而非用以限制本發明。本發明的範圍應由後附申請專利範圍所界定，並涵蓋其合法均等物，並不限於先前的描述。
11a．．．搬入‧搬出口
11b．．．搬入‧搬出口
12a．．．前處理腔室
12b．．．前處理腔室
13a．．．成膜腔室
13b．．．成膜腔室
14．．．熱處理腔室
15．．．轉移腔室
21．．．真空槽
22．．．基板座
23．．．噴灑頭
24．．．高週波電源
25．．．渦輪泵
31．．．配管
32．．．配管
33．．．配管
34．．．配管
35．．．配管
36．．．配管
MFC1．．．流量控制部
MFC2．．．流量控制部
MFC3．．．流量控制部
MFC4．．．流量控制部
MFC5．．．流量控制部
P1．．．原料氣體口
P2．．．潔淨氣體口
S．．．基板
圖1為表示本發明之一實施形態的半導體裝置之製造裝置的俯視圖；
圖2為表示圖1之製造裝置所設置之成膜腔室的部分剖面圖；
圖3為表示供應至圖2之成膜腔室的氣體各自之供應時序之時序圖；以及
圖4為表示總排空時間與選擇性之破壞的個數之間的關係圖。
11a．．．搬入‧搬出口
11b．．．搬入‧搬出口
12a．．．前處理腔室
12b．．．前處理腔室
13a．．．成膜腔室
13b．．．成膜腔室
14．．．熱處理腔室
15．．．轉移腔室

Claims (8)

  1. 一種半導體裝置之製造方法，係使用於表面具有導電性高之部位與導電性較其更低之部位的基板者，其具備：實行成膜處理之步驟，該成膜處理係將六氟化鎢氣體及單矽烷氣體供應至真空腔室內，於該真空腔室內所收容之上述基板的導電性高之部位上選擇性地將鎢所構成之薄膜予以成膜；實行潔淨處理之步驟，該潔淨處理係於實行該成膜處理後，藉由使用含氟之潔淨氣體的電漿，而將上述真空腔室之內部清淨化；以及交互重複實行上述成膜處理及上述潔淨處理之步驟；其中，於上述潔淨處理與其後之上述成膜處理之間，具有實行排空處理之步驟，該排空處理係藉由以一定期間供應上述單矽烷氣體與惰性氣體，將上述潔淨處理所產生之氟化物從上述真空腔室予以排空。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中，上述排空處理中所供應之上述惰性氣體係從上述六氟化鎢氣體之供應路徑所供應。
  3. 如申請專利範圍第1或2項之半導體裝置之製造方法，其中，供應上述六氟化鎢氣體、上述單矽烷氣體以及上述潔淨氣體之配管的溫度，與上述真空腔室內壁之溫度，係維持於60℃以上且150℃以下。
  4. 如申請專利範圍第1或2項中任一項之製造方法，其中，作為上述潔淨氣體，係使用氟、六氟化矽、三氟化氮以及三氟化氯 之任一者，或該等氣體之任一者與惰性氣體之混合氣體。
  5. 一種半導體裝置之製造裝置，係具備：真空腔室，其係收容在表面上具有導電性高之部位與導電性低於其之部位的基板；第1氣體供應部，係將六氟化鎢氣體供應至上述真空腔室；第2氣體供應部，係將單矽烷氣體供應至上述真空腔室；第3氣體供應部，係將含氟之潔淨氣體供應至上述真空腔室；以及將高週波電場施加於上述真空腔室之高週波電源，其係將高週波電力供應至高週波天線，藉此使上述真空腔室內之氣體電漿化；交互重複實行使用上述六氟化鎢氣體與上述單矽烷氣體而於上述基板之導電性高的部位上選擇性地使將鎢所構成之薄膜予以成膜之成膜處理、以及實行該成膜處理後藉由使用上述潔淨氣體之電漿而將上述真空腔室之內部清淨化的潔淨處理；其中，於上述潔淨處理與其後之成膜處理之間，以一定期間供應上述單矽烷氣體與惰性氣體，藉此實行將上述潔淨處理所產生之氟化物從上述真空腔室排空之排空處理。
  6. 如申請專利範圍第5項之半導體裝置之製造裝置，其中，上述第1氣體供應部係具備六氟化鎢氣體供應部與惰性氣體供應部；上述第2氣體供應部係具備單矽烷氣體供應部與惰性氣體供應部； 於上述排空處理時，從上述第1氣體供應部之上述惰性氣體供應部而供應惰性氣體，從上述第2氣體供應部之上述單矽烷氣體供應部而供應單矽烷氣體。
  7. 如申請專利範圍第5或6項之半導體裝置之製造裝置，其中，上述第1氣體供應部、上述第2氣體供應部以及上述第3氣體供應部係各自具有配管，進一步具備將上述各配管之溫度與上述真空腔室之內壁的溫度維持於60℃以上且150℃以下之溫度調整機構。
  8. 如申請專利範圍第5或6項中任一項之半導體裝置之製造裝置，其中，上述潔淨氣體係氟、六氟化矽、三氟化氮以及三氟化氯之任一者，或該等氣體之任一者與惰性氣體之混合氣體。
TW99125299A 2009-07-31 2010-07-30 半導體裝置之製造方法及半導體裝置之製造裝置 TWI440093B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009180146 2009-07-31

Publications (2)

Publication Number Publication Date
TW201117295A TW201117295A (en) 2011-05-16
TWI440093B true TWI440093B (zh) 2014-06-01

Family

ID=43529461

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99125299A TWI440093B (zh) 2009-07-31 2010-07-30 半導體裝置之製造方法及半導體裝置之製造裝置

Country Status (3)

Country Link
JP (1) JP5389924B2 (zh)
TW (1) TWI440093B (zh)
WO (1) WO2011013810A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013015017A1 (ja) * 2011-07-27 2013-01-31 シャープ株式会社 シリコン含有膜の製造方法
WO2016157312A1 (ja) * 2015-03-27 2016-10-06 堺ディスプレイプロダクト株式会社 成膜装置及び成膜装置のクリーニング方法
JP6860537B2 (ja) * 2018-09-25 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ クリーニング方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20220035234A (ko) * 2019-09-20 2022-03-21 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
WO2022059325A1 (ja) * 2020-09-16 2022-03-24 株式会社Kokusai Electric 半導体装置の製造方法、プログラム、基板処理装置及び基板処理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3154145B2 (ja) * 1992-10-28 2001-04-09 ソニー株式会社 Ｃｖｄ装置及びその装置を使用する成膜方法
JP2881371B2 (ja) * 1993-09-20 1999-04-12 東京エレクトロン株式会社 真空処理装置及び真空処理装置集合体のクリーニング方法
JPH08104984A (ja) * 1994-10-05 1996-04-23 Toshiba Corp ガス導入装置及び方法及びタングステン薄膜の形成方法
US5849092A (en) * 1997-02-25 1998-12-15 Applied Materials, Inc. Process for chlorine trifluoride chamber cleaning
JPH10287979A (ja) * 1997-04-17 1998-10-27 Ulvac Japan Ltd Ｃｖｄ装置、及び選択ｃｖｄ方法
JPH1167688A (ja) * 1997-08-22 1999-03-09 Nec Corp シリサイド材料とその薄膜およびシリサイド薄膜の製造方法
JPH11111698A (ja) * 1997-10-06 1999-04-23 Kokusai Electric Co Ltd 基板処理装置および基板処理方法
JP2002289557A (ja) * 2002-02-04 2002-10-04 Tokyo Electron Ltd 成膜方法
JP2004324723A (ja) * 2003-04-23 2004-11-18 Ｆａｓｌ Ｊａｐａｎ 株式会社 配管接続構造及びヒータ内蔵シール部材

Also Published As

Publication number Publication date
JPWO2011013810A1 (ja) 2013-01-10
JP5389924B2 (ja) 2014-01-15
TW201117295A (en) 2011-05-16
WO2011013810A1 (ja) 2011-02-03

Similar Documents

Publication Publication Date Title
CN104205302B (zh) 实现无缝钴间隙填充的方法
JP5207615B2 (ja) 成膜方法および基板処理装置
JP5046506B2 (ja) 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
JP2020522131A (ja) 無水エッチングの方法
KR100729876B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP3476638B2 (ja) Ｃｖｄ成膜方法
US20060264038A1 (en) Method for forming barrier film and method for forming electrode film
JP2005533181A (ja) タングステン層のパルス核生成堆積
CN108573866A (zh) 氧化膜去除方法和装置以及接触部形成方法和系统
TWI440093B (zh) 半導體裝置之製造方法及半導體裝置之製造裝置
US8586479B2 (en) Methods for forming a contact metal layer in semiconductor devices
US20180144973A1 (en) Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
CN112885745B (zh) 制程设备及制程方法
TWI796388B (zh) 減少或消除鎢膜中缺陷的方法
JP2020147829A (ja) 成膜方法および成膜装置
JP2006339461A (ja) 半導体装置製造用成膜装置および成膜方法
TWI609095B (zh) 用於氮化錳整合之方法
CN109868459B (zh) 一种半导体设备
US8541307B2 (en) Treatment method for reducing particles in dual damascene silicon nitride process
WO2022068331A1 (zh) 膜层的形成方法
JP2002167673A (ja) Ｃｖｄ成膜方法および付着物の除去方法
JP5518866B2 (ja) 半導体装置の製造方法
TWI427704B (zh) 半導體裝置之製造裝置及半導體裝置之製造方法
JP3767429B2 (ja) チタン膜及びチタンナイトライド膜の連続成膜方法及びクラスタツール装置
JP2002064067A (ja) 化学気相成長を向上させるよう調整されたチャンバ