TWI427704B - 半導體裝置之製造裝置及半導體裝置之製造方法 - Google Patents

半導體裝置之製造裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI427704B
TWI427704B TW99125300A TW99125300A TWI427704B TW I427704 B TWI427704 B TW I427704B TW 99125300 A TW99125300 A TW 99125300A TW 99125300 A TW99125300 A TW 99125300A TW I427704 B TWI427704 B TW I427704B
Authority
TW
Taiwan
Prior art keywords
gas
vacuum chamber
monodecane
diffusion region
impurity diffusion
Prior art date
Application number
TW99125300A
Other languages
English (en)
Other versions
TW201117296A (en
Inventor
Masamichi Harada
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW201117296A publication Critical patent/TW201117296A/zh
Application granted granted Critical
Publication of TWI427704B publication Critical patent/TWI427704B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14Deposition of only one other metal element

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置之製造裝置及半導體裝置之製造方法
本發明係關於一種半導體裝置之製造裝置及半導體裝置之製造方法,尤其是關於一種使用只對所期望之位置選擇性地形成鎢膜的選擇性化學氣相沉積法(選擇性CVD法)來製造半導體裝置之裝置及其製造方法。
在具備由矽等半導體材料所構成的基板之半導體裝置中,主動元件或被動元件等的複數個構成要素,係在被絕緣膜包夾的狀態下疊層於基板上。為了要電性連接複數個構成要素,而在絕緣膜形成有複數個貫通孔以連結各構成要素間。尤其是,在設置於基板的主動元件與疊層於該基板上的多層配線之間,係設置有用以電性連接主動元件與多層配線的接觸孔(contact hole)。例如,在主動元件之N型MOS電晶體與P型MOS電晶體形成於相同矽基板之表面的CMOS(互補式MOS)構造的情況,在疊層於基板上的絕緣層係形成有接觸孔,以使形成作為N型MOS電晶體之源極電極及汲極電極的N型雜質擴散區域(N+ 區域)、與形成作為P型MOS電晶體之源極電極及汲極電極的P型雜質擴散區域(P+ 區域)露出。在接觸孔,係埋設有鎢(W)等金屬材料。被埋設的金屬材料,係發揮作為電性連接主動元件與配線的內連線之功能。近年來,從可抑制元件間之不好的相互作用如寄生效應、以及對熱具有較高穩定性的觀點來看,鎢已被廣泛使用作為配線材料。
作為配線之形成方法,習知以來就已廣泛使用覆蓋式(blanket)CVD。在覆蓋式CVD法中,係在形成有接觸孔的絕緣層全面,形成有氮化鈦(TiN)膜作為用以使配線材料成長的黏著層(glue layer)。然後,在黏著層之全面,形成有配線材料例如由鎢所構成的薄膜。之後,去除不需要部位的配線材料。如此,在覆蓋式CVD法中,由於是在絕緣層之全面形成鎢之薄膜,所以會發生在接觸孔之開口周緣成長鎢膜而使其開口面積變窄之所謂的懸突現象(overhang)。當發生懸突現象時,由於可進入於接觸孔內部的鎢量就會受到限制,故而接觸孔的埋設作業變得不充分。此種接觸孔之埋設不良,係當接觸孔之直徑越小,尤其是40nm以下時,就會變得越顯著。又,在覆蓋式CVD法中,由於需要成膜後的去除步驟,故而此部分就會增加半導體裝置之製造步驟數,並且製造成本會隨著被去除的材料而上升。
因此,近年來,有實施一種同時可削減製造步驟數以及降低製造成本的選擇性CVD法(參照日本特開平10-229054號公報),作為將由配線材料所構成的薄膜只形成於接觸孔等部位之技術。
作為在具備CMOS構造的基板之接觸孔選擇性地形成由鎢所構成的薄膜之方法,已知有一種在真空腔室內供給六氟化鎢(WF6 )氣體與單矽烷(SiH4 )氣體以形成鎢薄膜的SiH4 還原法。然而,當同時供給六氟化鎢氣體與單矽烷氣體於真空腔室時,在成膜處理之初期階段很難產生鎢之核成長。因此,鎢之成膜反應會在初期階段進行速率限制,使得半導體裝置之生產處理停滯。
在鎢之選擇性CVD法中,業已檢討為了要改善成膜開始時的核成長,而在供給單矽烷氣體之前先供給六氟化鎢氣體。在此方法中,係在供給反應性高的單矽烷氣體之前,在接觸孔之底部的N+ 區域或P+ 區域吸附六氟化鎢分子。然後,六氟化鎢分子會藉由矽基板而還原。藉此,可促進鎢薄膜之核成長,而初期階段的成膜速度會變高。此種的核成長之促進作用,係藉由進行在位於接觸孔底部的矽基板之矽與已吸附於矽基板表面的六氟化鎢之間所進行的下述反應而被發現。然而,在先供給六氟化鎢的製程流程中,促進鎢之初期成長的另一方面,有使矽基板、詳言之使構成源極/汲極區域的矽受到侵蝕之虞。
2WF6 +3Si→2W+3SiF4
本發明之目的係在於提供一種半導體裝置之製造裝置及半導體裝置之製造方法,其在形成有N型雜質擴散區域與P型雜質擴散區域的矽基板,可使雜質擴散區域之矽不受到侵蝕下形成鎢薄膜。
為了解決上述課題,依據本發明的第一態樣,可提供一種半導體裝置之製造方法,係用以製造執行成膜處理的半導體裝置之方法,該成膜處理係以通過設置於絕緣層的貫通孔使N型雜質擴散區域與P型雜質擴散區域露出的方式將由絕緣層所覆蓋的矽基板收容於真空腔室內,且供給六氟化鎢氣體及單矽烷氣體於真空腔室,以在N型雜質擴散區域與P型雜質擴散區域選擇性地形成由鎢所構成的薄膜。
在該製造方法中,係在進行成膜處理前對真空腔室供給單矽烷氣體以使單矽烷氣體吸附於N型雜質擴散區域及P型雜質擴散區域,之後,以超過真空腔室內的單矽烷氣體之分壓的方式供給六氟化鎢氣體於真空腔室,以執行成膜處理。
為了解決上述課題,依據本發明的第二態樣,可提供一種半導體裝置之製造裝置,係具備:真空腔室,其係可收容矽基板的真空腔室,而矽基板係以通過設置於絕緣層之貫通孔使N型雜質擴散區域與P型雜質擴散區域露出的方式由絕緣層所覆蓋;第1氣體供給部,其係對真空腔室供給六氟化鎢氣體;第2氣體供給部,其係對真空腔室供給單矽烷氣體;以及高頻電源,其係對真空腔室施加高頻電場的高頻電源,且對高頻天線供給高頻功率以將真空腔室內的氣體電漿化,該製造裝置係用以製造執行成膜處理的半導體裝置之裝置,該成膜處理係對收容有矽基板的真空腔室供給六氟化鎢氣體與單矽烷氣體,以對N型雜質擴散區域與P型雜質擴散區域選擇性地形成由鎢所構成的薄膜。
在該製造裝置中,係在進行成膜處理前,對真空腔室供給單矽烷氣體以使單矽烷氣體吸附於N型雜質擴散區域及P型雜質擴散區域,之後,以超過真空腔室內的單矽烷氣體之分壓的方式將六氟化鎢氣體供給至真空腔室,以執行成膜處理。
(第1實施形態)
以下,係參照第1圖至第3圖說明將本發明的半導體裝置之製造裝置及半導體裝置之製造方法具體化的第1實施形態。
如第1圖所示,在半導體裝置之製造裝置,係相鄰設置有用以導入或取出矽基板的一對搬入/搬出口11a、11b。在鄰接於各搬入/搬出口11a、11b的位置,係設置有前處理腔室12a、12b。在前處理腔室12a、12b中,係對矽基板之表面進行洗淨,以作為在前述矽基板形成鎢薄膜之前的處理。又,在鄰接於前處理腔室12a、12b的位置,係設置有成膜腔室13a、13b。在成膜腔室13a、13b中,係執行在矽基板形成鎢薄膜的成膜處理。在成膜腔室13a、13b間,係設置有熱處理腔室14。在熱處理腔室14中,係執行對經前處理後的矽基板施加預定之熱的熱處理。在半導體裝置之製造裝置中,一對搬入/搬出口11a、11b與五個腔室12a、12b、13a、13b、14構成環狀。
在製造裝置之中央,係設置有從二個搬入/搬出口11a、11b及五個腔室12a、12b、13a、13b、14中之任一者將矽基板朝下一個步驟移動時所通過的轉移腔室(transfer chamber)15。
在製造半導體裝置時,首先成為成膜處理之對象的矽基板係從搬入/搬出口11a、11b導入於製造裝置內。搬入/搬出口11a、11b係相對於被導入的基板具有相同的功能。以下,針對從搬入/搬出口11a導入矽基板的情況加以說明。矽基板,係具備主動元件的N型MOS電晶體與P型MOS電晶體形成於同一面上的CMOS(互補式MOS)構造。在具備CMOS構造的矽基板,係形成有:形成作為N型MOS電晶體之源極電極及汲極電極的N型雜質擴散區域(N+ 區域)、以及形成作為P型MOS電晶體之源極電極及汲極電極的P型雜質擴散區域(P+ 區域)。在疊層於矽基板的絕緣層係形成有接觸孔,以使N型雜質擴散區域及P型雜質擴散區域露出。
矽基板,係在被導入於搬入/搬出口11a之後,首先,透過轉移腔室15,朝前處理腔室12a搬運。在前處理腔室12a中,例如,係從位於設置在絕緣層的接觸孔底部之矽基板表面,去除掉與大氣中之氧等反應成反應物的氧化物層。矽基板,係在前處理腔室12a經前處理之後,透過轉移腔室15,朝熱處理腔室14搬運。在熱處理腔室14中,為了要降低由鎢所構成的薄膜與底層之界面的電阻,而對藉由上述前處理而露出的底層執行熱處理。矽基板,係在經過熱處理之後,透過轉移腔室15,朝成膜腔室13a搬運。在成膜腔室13a內,係為了要形成設置於矽基板的接觸孔、即對於導電性比其他部位高的部位選擇性地形成鎢薄膜,而執行選擇性CVD的成膜處理。
矽基板,係在經成膜處理之後,透過轉移腔室15被搬運至搬入/搬出口11a之後,朝製造裝置外搬出。從搬入/搬出口11b搬運至製造裝置的情況,矽基板,係與從搬入/搬出口11a搬入的情況相同,會在依順序施行前處理腔室12b之前處理、熱處理腔室14之熱處理、以及成膜腔室13b之成膜處理之後,從搬入/搬出口11b朝製造裝置外搬出。
其次,參照第2圖及第3圖說明成膜腔室13a、13b之構成、以及藉由成膜腔室13a、13b而執行的成膜處理。
如第2圖所示,成膜腔室13a、13b,係具備真空槽21。在真空槽21內,係設置有載置矽基板S的基板載物台22。在真空槽21,係設置有用以供給原料氣體之六氟化鎢(WF6 )氣體及單矽烷(SiH4 )氣體的原料氣體埠P1。在原料氣體埠P1之下方,係設置有用以將從原料氣體埠P1供給的氣體均勻地擴散於真空槽21內的淋浴頭23。
在原料氣體埠P1係連結有一個配管,該配管係分歧成單矽烷氣體用配管、以及六氟化鎢氣體用配管。在單矽烷氣體用配管及六氟化鎢氣體用配管,係分別設置有用以調整氣體流量的流量控制部MFC1、MFC3。流量控制部MFC1、MFC3,係執行使用於成膜處理及潔淨處理中的氣體之流量控制。在潔淨處理中,係藉由潔淨氣體之氟氣來去除依成膜處理而附著於真空槽21內之槽壁或基板載物台22等構件的鎢薄膜。
用以將惰性氣體之氬(Ar)氣體導入於單矽烷氣體用配管內的惰性氣體用配管,係從比單矽烷氣體用配管之流量控制部MFC1還靠近下游側開始分歧。又,用以將惰性氣體之氬氣導入於六氟化鎢氣體用配管內的惰性氣體用配管,係從比六氟化鎢氣體用配管之流量控制部MFC3還靠近下游側開始分歧。在上述的各惰性氣體用配管,係分別設置有用以調整氬氣之流量的流量控制部MFC2、MFC4。流量控制部MFC2、MFC4,係執行使用於成膜處理及潔淨處理中的惰性氣體之流量控制。在本實施形態中,流量控制部MFC2以及與其連接的惰性氣體用配管係構成第2惰性氣體供給部。流量控制部MFC4以及與其連接的惰性氣體用配管係構成第1惰性氣體供給部。單矽烷氣體用配管與流量控制部MFC1係構成單矽烷氣體供給部。單矽烷氣體供給部與第2惰性氣體供給部係構成第2氣體供給部。六氟化鎢氣體用配管與流量控制部MFC3係構成六氟化鎢氣體供給部。又,六氟化鎢氣體供給部與第1惰性氣體供給部係構成第1氣體供給部。
在基板載物台22,係連接有用以將高頻電場施加於真空槽21內的高頻電源24。依高頻電場,被導入於真空槽21內的氣體會電漿化。在真空槽21,係設置有導入潔淨氣體的潔淨氣體埠P2。在真空槽21中,係交互地重複進行使用原料氣體的成膜處理與潔淨處理。在潔淨氣體埠P2,係連結有用以將潔淨氣體之氟(F2 )氣體與惰性氣體之氬氣同時地供給至真空槽21的潔淨氣體配管。在潔淨氣體配管,係設置有流量控制部MFC5。
在真空槽21,係透過排氣埠P3連結有渦輪泵(turbo pump)25。當渦輪泵25驅動時,真空槽21之內壓,就會被減壓至適於成膜處理或潔淨處理的壓力。在真空槽21、各種氣體所流通的配管類以及基板載物台22,係分別設置有用以將真空槽21之內壁、配管類以及矽基板S之溫度維持在預定溫度的溫調機構。
矽基板S,係在經過前處理腔室12a、12b之前處理、熱處理腔室14之熱處理之後,被搬入於成膜腔室13a、13b內。然後,矽基板S,係在被載置於成膜腔室13a、13b內之基板載物台22的狀態下,藉由設置於基板載物台22的溫調機構加熱至預定溫度。之後,六氟化鎢氣體及單矽烷氣體,係從淋浴頭23均勻地擴散而朝真空槽21內供給。依以下反應式所示的六氟化鎢之單矽烷的還原反應,係在矽基板S上導電性相對高的部位進行。亦即,執行選擇性CVD法之成膜。
‧2WF6 +3SiH4 →2W+3SiF4 +3H2 ,或是
‧WF6 +2SiH4 →W+2SiF3 +3H2
在矽基板S中導電性相對高的部位,係位於接觸孔之底部的雜質擴散區域,且對該部位選擇性地形成有鎢薄膜。
當對複數個矽基板S執行上述成膜處理時,就可從潔淨氣體用配管供給氟氣與氬氣於真空槽21,並且依高頻電源24之高頻電場會在真空槽21內產生,而執行潔淨處理。此時,附著於真空槽21之內壁的鎢薄膜會與使用氟氣的電漿起反應,且生成六氟化鎢、三氟矽烷(SiHF3 )、四氟矽烷(SiF4 )或氟化氫(HF)等的氟化物。然後,所生成的氟化物,會與氬氣一同從真空槽21內被去除。
然而,當供給六氟化鎢氣體與單矽烷氣體時,在成膜處理之初期階段就很難發生鎢之核成長。因此,鎢之成膜反應會在該初期階段進行速率限制。相對於此,在供給單矽烷氣體之前當從供給六氟化鎢氣體的狀態開始成膜處理時,就可促進鎢薄膜之核成長,而成膜初期的成長速度會變高。然而,此種的促進作用,係依據在矽基板S的雜質擴散區域表面之矽與吸附於矽基板S之表面的六氟化鎢氣體之間進行的以下反應所達成。因此,CMOS構造之源極區域及汲極區域的雜質擴散區域之矽會有遭受侵蝕之虞。
‧2WF6 +3Si→2W+3SiF4
此情況下,在矽基板S之表面,係從電子密度相對高的區域優先進行鎢薄膜之成長。因此,在N型雜質擴散區域的鎢之成長速度與P型雜質擴散區域的鎢之成長速度之間會發生較大的差異。具體而言,N型雜質擴散區域的電子密度比P型雜質擴散區域的電子密度高,結果,N型雜質擴散區域的膜厚,會比P型雜質擴散區域的膜厚還大幅地變高。換句話說,在具有CMOS構造的矽基板S中,鎢薄膜之成長速度,係依位於接觸孔之底部的雜質擴散區域是N型或是P型而異,結果,在接觸孔間會在鎢薄膜之厚度上發生較大的不均等。
本實施形態中,為了要抑制雜質擴散區域之矽的侵蝕或接觸孔間的鎢薄膜之厚度的不均等,而在執行將六氟化鎢氣體及單矽烷氣體均供給至成膜腔室13a、13b的成膜處理之前,會比六氟化鎢氣體還早將單矽烷氣體供給至成膜腔室13a、13b內。
以下,係參照第3圖說明對具有CMOS構造的矽基板S所執行的單矽烷氣體之供給處理及成膜處理的執行時序、以及其等的處理條件。
第3圖係顯示在成膜腔室13a、13b所執行的單矽烷氣體供給處理時及成膜處理時的各種氣體之供給時間、以及成膜腔室13a、13b內的各種氣體之分壓。第3圖(a)、(b)、(c)、(d)係分別顯示單矽烷氣體(SiH4 )、六氟化鎢氣體(WF6 )、供給至六氟化鎢用配管的氬(Ar)氣體之供給時間、以及成膜腔室內的單矽烷氣體及六氟化鎢氣體之各分壓。
如第3圖所示,在時序t1至時序t2之期間,在真空槽21內供給有單矽烷氣體與氬氣。單矽烷氣體,係吸附於透過形成於絕緣膜的接觸孔而露出的N型雜質擴散區域及P型雜質擴散區域。在單矽烷氣體供給處理中,例如,將單矽烷氣體之流量設定於5.9×103 Pam3 /s(10sccm)、將氬氣之流量設定於11.8×103 Pam3 /s(20sccm)、以及將真空槽21之內壓設定於0.4Pa,並維持15秒。
之後,在時序t2至時序t3之期間,從單矽烷氣體供給處理連續供給單矽烷氣體,並且供給六氟化鎢氣體。藉此,開始成膜處理,並在矽基板S之接觸孔形成有鎢薄膜。在此期間,構成通過接觸孔而露出的N型雜質擴散區域及P型雜質擴散區域之矽,係由單矽烷氣體所覆蓋。換句話說,由於單矽烷氣體供給處理先行實施,所以吸附於雜質擴散區域的單矽烷氣體之矽,會比構成雜質擴散區域之矽還優先地與六氟化鎢氣體起反應。結果,構成雜質擴散區域之矽的侵蝕可受到抑制。在該成膜處理中,例如,一邊將單矽烷氣體之流量維持於5.9×103 Pam3 /s(10sccm)、將六氟化鎢氣體之流量維持於11.8×103 Pam3 /s(20sccm)、以及將真空槽21之內壓維持於0.4Pa,一邊以成膜腔室13a、13b內的六氟化鎢氣體之分壓變得比單矽烷氣體之分壓還高的方式,將六氟化鎢氣體及單矽烷氣體供給至真空槽21內。
本案發明人,係在時序t1至時序t2之期間以上述條件執行單矽烷氣體供給處理時,確認到電子密度不同的N型雜質擴散區域與P型雜質擴散區域之鎢薄膜的厚度成為相同。從此情形來看,有關單矽烷氣體供給的條件,可以說是一種用以充分地使單矽烷吸附於N型雜質擴散區域及P型雜質擴散區域的條件。亦即,可以說是在鎢薄膜形成時的初期階段,供給至真空槽21內的六氟化鎢氣體、與比六氟化鎢氣體還早供給至真空槽21並吸附於雜質擴散區域的單矽烷氣體有助於成膜反應。作為單矽烷氣體的供給量,係可適用從取自各種條件的鎢之膜厚與單矽烷氣體之供給量的關係中導出的實測值。其他,也可適用從各種數值計算中導出的推定值。無論在何種情況,相較於測定雜質擴散區域是否受到侵蝕之情況,還更能簡單地掌握此種侵蝕。
又,本案發明人,也已確認N型雜質擴散區域與P型雜質擴散區域雙方的成膜速度均為30nm/分。因此,只要按照所期望的膜厚來選擇成膜時間,就可獲得N型雜質擴散區域與P型雜質擴散區域均具有所期望的膜厚之鎢薄膜。
如此,在成膜處理前藉由使單矽烷吸附於N型雜質擴散區域及P型雜質擴散區域,即可在成膜處理時抑制兩雜質擴散區域之矽的侵蝕。在成膜腔室13a、13b內的六氟化鎢氣體之分壓超過單矽烷氣體之分壓時,成膜初期的六氟化鎢氣體之濃度就會比單矽烷氣體的濃度還高。因此,由於容易發生對雜質擴散區域之侵蝕,所以藉由實施如上所述的單矽烷氣體供給處理,則對雜質擴散區域之矽的侵蝕抑制效果就可更加顯著。
此種的一系列處理,由於抑制以三氟矽烷(SiHF3 )、氟矽酸(SiH2 F6 )等所謂SiHx Fy 之化學式所表示的鎢以外之反應生成物或對氣體成分之構件的吸附,所以可藉由溫調機構來加熱真空槽21及配管,以將真空槽21之內壁或供給各種氣體的配管之溫度維持在80℃。又,可分別藉由溫調機構來加熱基板載物台22,以將被載置於基板載物台22的基板S之溫度維持在280℃。
依據第1實施形態,可獲得如下效果。
(1)在N型雜質擴散區域及P型雜質擴散區域形成由鎢所構成的薄膜之成膜處理之前,對成膜腔室13a、13b供給單矽烷氣體。亦即,在接續於單矽烷氣體供給處理之後的成膜處理時,會在構成N型雜質擴散區域及P型雜質擴散區域的矽吸附單矽烷氣體。然後,可推測吸附於N型及P型雜質擴散區域的單矽烷之一部分會分解而變成矽烷自由基(SiH3 )。亦即,可推測在經加熱過的鋁或鎳等之金屬膜上單矽烷會分解,而在矽基板上也會發生相同的現象。又,由於矽烷自由基的反應性高,且易與六氟化鎢起反應,所以容易形成鎢膜。另一方面,絕緣膜上的單矽烷不會解離而是在單矽烷分子之狀態下吸附。因此,與矽烷自由基比較,其與六氟化鎢之反應性會較為不充分。又,由於單矽烷分子從絕緣膜上的脫離也較快速,所以鎢膜較不易在絕緣膜上形成。
又,在執行成膜處理時,係以真空腔室內的六氟化鎢氣體之分壓超過單矽烷氣體之分壓的方式,供給六氟化鎢氣體及單矽烷氣體。該情況,由於構成N型雜質擴散區域或P型雜質擴散區域的矽可由單矽烷氣體所覆蓋,所以單矽烷氣體的矽比起構成N型雜質擴散區域或P型雜質擴散區域的矽,可較優先地與六氟化鎢氣體起反應。因此,可抑制構成雜質擴散區域的矽之侵蝕。
另外,在以真空腔室內的六氟化鎢氣體之分壓超過單矽烷氣體之分壓的方式供給六氟化鎢氣體及單矽烷氣體的情況,成膜初期的六氟化鎢氣體之濃度會比單矽烷氣體的濃度還高。因而,較容易發生對雜質擴散區域之侵蝕。此點,藉由執行如上述的單矽烷氣體供給處理,則對雜質擴散區域之矽的侵蝕抑制效果就更為顯著。
(2)N型半導體區域的自由電子密度,係比P型雜質擴散區域的自由電子密度還高。在成膜處理時,鎢薄膜,係以電子密度較高的部位比矽基板上的其他部位還更優先地成長。因此,比起P型雜質擴散區域係以N型雜質擴散區域中的鎢薄膜之成長速度較高,且在二個雜質擴散區域間不易在鎢薄膜之膜厚上發生差異。因此,若在成膜處理前供給單矽烷氣體的話,則由於吸附於二個雜質擴散區域的單矽烷與六氟化鎢氣體會起反應,所以二個雜質擴散區域間的鎢薄膜之成長速度之差異會被緩和。然而,若單矽烷未被充分地吸附及於雜質擴散區域之全體,則由於雜質之型態會對成長反應帶來影響,結果,會在成長速度上發生差異。此種成膜速度的差異,係顯示單矽烷氣體對N型雜質擴散區域及P型雜質擴散區域之吸附是否充分、換句話說構成矽基板的矽是否會被侵蝕之指標。
此點,依據本發明,則設定了單矽烷氣體之供給條件,俾使形成於N型雜質擴散區域及P型雜質擴散區域的鎢之膜厚成為相同。藉此,可縮小二個雜質擴散區域間的薄膜之差異,並且可更確實地抑制二個雜質擴散區域的矽之侵蝕。又,與直接測定雜質擴散區域是否被侵蝕的情況相較,較能簡單地掌握此種的侵蝕。
(3)在單矽烷供給處理時,當未從六氟化鎢氣體用配管供給六氟化鎢氣體的情況,就會有單矽烷氣體逆流至六氟化鎢氣體用配管內之虞。藉此,逆流而來的單矽烷氣體與殘存於六氟化鎢氣體用配管內的六氟化鎢氣體就會起反應,而有反應生成物吸附於六氟化鎢氣體用配管內之虞。該情況,在成膜處理時,會從六氟化鎢氣體用配管同時將六氟化鎢氣體與反應生成物供給至真空槽21內,而反應生成物會附著於矽基板S之絕緣膜上,有降低半導體裝置的良率之虞。
此點,依據本發明,則在單矽烷氣體供給處理時,從單矽烷氣體用配管供給單矽烷氣體的同時,也會從六氟化鎢氣體用配管供給惰性氣體。藉此,由於可抑制單矽烷氣體逆流至六氟化鎢氣體用配管,所以可避免配管中的六氟化鎢氣體與單矽烷氣體之反應,且可抑制反應生成物附著於六氟化鎢用配管之內壁。亦即,在成膜處理時,可抑制反應生成物與六氟化鎢氣體一同供給至真空槽21內並附著於矽基板S,且可抑制半導體裝置之良率的降低。
(4)在成膜處理時,六氟化鎢會依單矽烷而還原,並形成由鎢所構成的薄膜。然而,在六氟化鎢氣體與單矽烷氣體之反應生成物中,除了鎢以外,也包含有三氟矽烷(SiHF3 )或氟矽酸(SiH2 F6 )等以SiHx Fy 之化學式表示的化合物。此種的化合物,係附著於單矽烷氣體用配管或六氟化鎢氣體用配管及真空槽21之內壁,在成膜處理中有時會從配管或真空槽之內壁脫離。然後,經脫離的化合物會附著於矽基板S之絕緣膜上等並未形成有鎢薄膜的部位,且因與六氟化鎢進行還原反應,而有鎢薄膜被形成之虞。
此點,依據本發明,則藉由將六氟化鎢氣體用配管、單矽烷氣體用配管、潔淨氣體用配管及真空槽21之內壁的溫度維持在80℃,即可抑制起因於溫度較低而使六氟化鎢氣體與單矽烷氣體之反應性生物的SiHx Fy 附著於上述各配管或真空槽21之內壁。又,也可抑制起因於溫度較高而發生SiHx Fy 之熱分解生成物。另外,配管或真空槽21之內壁的溫度,係設定於60℃以上且150℃以下之範圍,較佳為設定於80℃左右。
[第2實施形態]
在第1實施形態中,係在執行成膜處理之前,供給單矽烷氣體於成膜腔室13a、13b之真空槽21。在第2實施形態中,由於是在單矽烷氣體供給處理之後,為了要去除真空槽21內之剩餘的矽,而執行排氣處理。剩餘的矽,係指在成膜處理中成為選擇性裂痕之主要原因的矽,亦即,在單矽烷氣體供給處理之後滯留於真空槽21內或絕緣層上的單矽烷或構成由此而成生的化合物之元素。
第2實施形態係執行由第4圖所示的單矽烷氣體供給處理、排氣處理、及成膜處理所構成的一系列處理,取代第3圖所示的一系列處理。以下,係參照第4圖說明單矽烷氣體供給處理、排氣處理、成膜處理以及此等的條件。
第4圖係顯示在成膜腔室13a、13b所執行的單矽烷氣體供給處理時、排氣處理時、及成膜處理時的各種氣體之供給時間、成膜腔室13a、13b內之各種氣體的分壓。第4圖(a)、(b)、(c)、(d)、(e)係分別顯示單矽烷(SiH4 )氣體、供給至單矽烷氣體用配管之氬(Ar)氣體、六氟化鎢(WF6 )氣體、供給至六氟化鎢氣體用配管之氬氣的供給時間、以及成膜腔室內的單矽烷氣體及六氟化鎢氣體之各分壓。
如第4圖所示,在時序t1至時序t2之期間,於真空槽21內,從單矽烷氣體用配管供給單矽烷氣體、以及從六氟化鎢氣體用配管供給氬氣。單矽烷氣體,係吸附於透過形成於絕緣膜的接觸孔而露出的N型雜質擴散區域及P型雜質擴散區域。在單矽烷氣體供給處理中,例如,將單矽烷氣體之流量設定於5.9×103 Pam3 /s(10sccm)、將氬氣之流量設定於11.8×103 Pam3 /s(20sccm)、以及將真空槽21之內壓設定於0.4Pa,並維持15秒。
之後,在時序t2至時序t3之期間,為了要去除真空槽21內之剩餘的矽,而從二個惰性氣體用配管供給氬氣,以執行排氣處理。在單矽烷氣體或依該單矽烷氣體而生成的化合物滯留於絕緣層上或真空槽21內的情況,構成單矽烷氣體或依該單矽烷氣體而生成的化合物之矽有助於鎢薄膜之核形成。因此,有鎢薄膜之選擇性形成受到阻礙之虞。關於此,若執行上述的排氣處理,則可在成膜處理前,對在單矽烷氣體供給處理中所生成的剩餘之單矽烷氣體或依該單矽烷氣體而生成的化合物進行排氣。因此,可維持成膜處理時的選擇性,並且可抑制雜質擴散區域之侵蝕。在排氣處理中,例如係將從單矽烷氣體用配管及六氟化鎢氣體用配管供給的氬氣之流量設定於8.9×103 Pam3 /s(15sccm)、以及將真空槽21之內壓設定於0.4Pa,並維持1秒。
然後,在時序t3至時序t4之期間,六氟化鎢氣體與單矽烷氣體被供給至真空槽21。藉此,成膜處理開始,而在矽基板之接觸孔形成有鎢薄膜。在此成膜處理中,例如係一邊將單矽烷氣體之流量設定於5.9×103 Pam3 /s(10sccm)、將六氟化鎢氣體之流量設定於11.8×103 Pam3 /s(20sccm)、以及將真空槽21之內壓維持於0.4Pa,一邊以成膜腔室13a、13b內的六氟化鎢氣體之分壓變成為比單矽烷氣體之分壓還高的方式,將六氟化鎢氣體及單矽烷氣體供給至真空槽21內。
即使在第2實施形態中,也是以與第1實施形態相同的條件在成膜處理之前執行單矽烷氣體供給處理。因此,在從接觸孔露出的N型雜質擴散區域及P型雜質擴散區域,可充分地吸附單矽烷氣體。又,各種氣體用配管或真空槽21之內壁或是矽基板S之各溫度,也是與第1實施形態相同。
第2實施形態中,係在成膜處理前使單矽烷吸附於N型雜質擴散區域及P型雜質擴散區域之後,為了要去除剩餘的單矽烷等,而進行排氣處理。藉此,在成膜處理時可抑制兩雜質擴散區域的矽之侵蝕,並且可藉由排氣處理而去除剩餘的矽。因此,可從成膜處理之初期將真空槽21之內部設定在適於成膜處理的條件。矽的侵蝕抑制效果,係在真空槽21內的六氟化鎢氣體之分壓超過單矽烷氣體之分壓的情況,只要實施上述的成膜處理,就更為顯著。
依據第2實施形態,除了依第1實施形態所得的效果之外,還可獲得以下的效果。
(5)在單矽烷氣體供給處理時,將單矽烷氣體供給至真空槽21之後,一旦停止單矽烷氣體之供給,就會對真空槽21內進行排氣。藉此,可在成膜處理前對剩餘單矽烷氣體或依該單矽烷氣體所生成的化合物進行排氣。因此,可一邊維持成膜處理時的選擇性,一邊抑制雜質擴散區域的矽之侵蝕。因而,從成膜處理之初期,可將真空槽21之內部設定在適於成膜處理的條件。
(6)在排氣處理時,可從單矽烷氣體用配管及六氟化鎢氣體用配管之雙方均供給氬氣至真空槽21。藉此,可充分地確保排氣處理時所供給的氬氣之量。
(7)藉由從單矽烷氣體用配管及六氟化鎢氣體用配管之雙方均供給氬氣,即使兩配管中之一個配管發生不良情況,也可從正常的配管供給氬氣。因而,可提供一種可靠度高的製造裝置、以及可靠度高的半導體裝置之製造方法。
也可變更上述的各實施形態如下。
‧也可在每次對一片矽基板S進行成膜處理時,執行潔淨處理。
‧除了氟氣以外,也可使用六氟化矽(SiF6 )、三氟化氮(NF3 )氣體、三氟化氯(ClF3 ),作為潔淨氣體。
‧除了氬氣以外,也可使用氮(N2 )氣體或氦(He)氣體,作為排氣處理時供給至真空槽21內的惰性氣體、以及與潔淨氣體同時供給的惰性氣體。
‧遍及於成膜處理、單矽烷氣體供給處理及排氣處理,用以維持各種配管及成膜腔室13a、13b之內壁的各溫度之溫度,只要維持於60℃以上且150℃以下即可。
‧在排氣處理時,雖然已從與六氟化鎢氣體用配管連結的惰性氣體用配管、以及與單矽烷氣體用配管連結的惰性氣體用配管供給惰性氣體,但是即使只從六氟化鎢氣體用配管的惰性氣體用配管供給惰性氣體,也可獲得(5)的效果。
‧雖然已具備與六氟化鎢氣體用配管連結的惰性氣體用配管、以及與單矽烷氣體用配管連結的惰性氣體用配管,但是也可只具備與六氟化鎢氣體用配管連結的惰性氣體用配管。即使在該情況,也可獲得(1)至(5)的效果。
‧單矽烷氣體供給處理時的條件,也可為N型雜質擴散區域的鎢薄膜之膜厚比P型雜質擴散區域之膜厚還厚的條件。亦即,即使單矽烷氣體之矽未吸附於雜質擴散區域之全體,也可抑制雜質擴散區域的矽之侵蝕。
‧半導體裝置之製造裝置,雖然分別具備有二個一組的搬入/搬出口11a、11b、前處理腔室12a、12b以及成膜腔室13a、13b,但是也可具備各一個的搬入/搬出口、前處理腔室、成膜腔室。又,也可任意地設定各種腔室及搬入/搬出口的數量。
‧半導體裝置之製造裝置,除了成膜腔室以外,雖然已具備前處理腔室、熱處理腔室以及轉移腔室,但是也可只具備搬入/搬出口以及成膜腔室,也可在成膜腔室設置搬入/搬出口。即使在該情況,也可獲得(1)至(7)的效果。
‧半導體裝置之製造方法,也可適用於形成接觸孔之前的步驟,亦即,也可適用於在形成電晶體的雜質擴散層之後,在雜質擴散層直接形成鎢膜的步驟。
雖然前述的描述及圖式已揭示本發明之較佳實施例,必須瞭解到各種增添、許多修改和取代可能使用於本發明較佳實施例,而不會脫離如所附申請專利範圍所界定的本發明原理之精神及範圍。熟悉本發明所屬技術領域之一般技藝者將可體會,本發明可使用於許多形式、結構、佈置、比例、材料、元件和組件的修改。因此,本文於此所揭示的實施例應被視為用以說明本發明,而非用以限制本發明。本發明的範圍應由後附申請專利範圍所界定,並涵蓋其合法均等物,並不限於先前的描述。
11a...搬入‧搬出口
11b...搬入‧搬出口
12a...前處理腔室
12b...前處理腔室
13a...成膜腔室
13b...成膜腔室
14...熱處理腔室
15...轉移腔室
21...真空槽
22...基板座
23...淋浴頭
24...高頻電源
25...渦輪泵
MFC1...流量控制部
MFC2...流量控制部
MFC3...流量控制部
MFC4...流量控制部
MFC5...流量控制部
P1...原料氣體埠
P2...潔淨氣體埠
P3...排氣埠
S...矽基板
圖1係顯示本發明第1實施形態的半導體裝置之製造裝置的上視圖。;
第2圖係顯示成膜腔室的部分剖視圖;
圖3係顯示對成膜腔室供給氣體的時序之時序圖;以及
圖4係顯示本發明第2實施形態之供給氣體的時序圖、及成膜腔室內的分壓之時序圖。

Claims (12)

  1. 一種半導體裝置之製造方法,係用以製造執行成膜處理的半導體裝置之方法,該成膜處理係以通過設置於絕緣層的貫通孔使N型雜質擴散區域與P型雜質擴散區域露出的方式將由前述絕緣層所覆蓋的矽基板收容於真空腔室內,且供給六氟化鎢氣體及單矽烷氣體於前述真空腔室,以在前述N型雜質擴散區域與前述P型雜質擴散區域選擇性地形成由鎢所構成的薄膜,該製造方法之特徵在於:在進行前述成膜處理前對前述真空腔室供給前述單矽烷氣體以使前述單矽烷氣體吸附於前述N型雜質擴散區域及前述P型雜質擴散區域,之後,以超過前述真空腔室內的前述單矽烷氣體之分壓的方式供給前述六氟化鎢氣體於前述真空腔室,以執行前述成膜處理。
  2. 如申請專利範圍第1項之半導體裝置之製造方法,其中,在前述成膜處理前所執行之對前述真空腔室的前述單矽烷氣體供給處理,係在位於前述貫通孔之底部的前述N型雜質擴散區域與前述P型雜質擴散區域執行,以使由前述鎢所構成的薄膜成為相同的膜厚。
  3. 如申請專利範圍第1或2項之半導體裝置之製造方法,其中,在前述成膜處理前所執行之對前述真空腔室的前述單矽烷氣體供給處理中,係在供給前述單矽烷氣體於前述真空腔室之後,一旦停止前述單矽烷氣體之供給就對前述真空腔室內進行排氣。
  4. 如申請專利範圍第1或2項之半導體裝置之製造方法,其中,在前述成膜處理前所執行之對前述真空腔室的前述單矽烷氣體供給處理中,係從前述單矽烷氣體之供給路徑供給前述單矽烷氣體,且從前述六氟化鎢氣體之供給路徑供給惰性氣體。
  5. 如申請專利範圍第4項之半導體裝置之製造方法,其中,在前述成膜處理前所執行之對前述真空腔室的前述單矽烷氣體供給處理中,係在供給前述單矽烷氣體於前述真空腔室之後,一旦停止前述單矽烷氣體之供給就對前述真空腔室內進行排氣,而當進行前述單矽烷氣體之排氣時,會從前述六氟化鎢氣體之供給路徑及前述單矽烷氣體之供給路徑雙方均供給惰性氣體於前述真空腔室。
  6. 如申請專利範圍第1或2項之半導體裝置之製造方法,其中,將供給前述六氟化鎢氣體及前述單矽烷氣體的配管、以及前述真空腔室的內壁之各溫度,維持在60℃以上且150℃以下。
  7. 一種半導體裝置之製造裝置,係具備:真空腔室,其係可收容矽基板的真空腔室,而前述矽基板係以通過設置於絕緣層之貫通孔使N型雜質擴散區域與P型雜質擴散區域露出的方式由前述絕緣層所覆蓋;第1氣體供給部,其係對前述真空腔室供給六氟化鎢氣體;第2氣體供給部,其係對前述真空腔室供給單矽烷氣體;以及高頻電源,其係對前述真空腔室施加高頻電場的高頻電源,且對高頻天線供給高頻功率以將前述真空腔室內的氣體電漿化;該製造裝置係用以製造執行成膜處理的半導體裝置之裝置,該成膜處理係對收容有前述矽基板的前述真空腔室供給前述六氟化鎢氣體與前述單矽烷氣體,以對前述N型雜質擴散區域與前述P型雜質擴散區域選擇性地形成由鎢所構成的薄膜,且該製造裝置的特徵在於:在進行前述成膜處理前,對前述真空腔室供給前述單矽烷氣體以使前述單矽烷氣體吸附於前述N型雜質擴散區域及前述P型雜質擴散區域,之後,以超過前述真空腔室內的前述單矽烷氣體之分壓的方式將前述六氟化鎢氣體供給至前述真空腔室,以執行前述成膜處理。
  8. 如申請專利範圍第7項之半導體裝置之製造裝置,其中,在前述成膜處理前所執行之對前述真空腔室的前述單矽烷氣體供給處理,係在位於前述貫通孔之底部的前述N型雜質擴散區域與前述P型雜質擴散區域執行,以使由前述鎢所構成的薄膜成為相同的膜厚。
  9. 如申請專利範圍第7或8項之半導體裝置之製造裝置,其中,在前述成膜處理前所執行之對前述真空腔室的前述單矽烷氣體供給處理中,係在供給前述單矽烷氣體於前述真空腔室之後,一旦停止前述單矽烷氣體之供給就對前述真空腔室內進行排氣。
  10. 如申請專利範圍第7或8項之半導體裝置之製造裝置,其中,前述第1氣體供給部,係具備:六氟化鎢氣體供給部;以及第1惰性氣體供給部,其係通過前述六氟化鎢氣體之供給路徑對前述真空腔室供給惰性氣體;且在前述成膜處理前所執行之對前述真空腔室的前述單矽烷氣體供給處理時,係從前述第2氣體供給部供給前述單矽烷氣體,且從前述第1氣體供給部之前述第1惰性氣體供給部供給前述惰性氣體。
  11. 如申請專利範圍第10項之半導體裝置之製造裝置,其中,前述第2氣體供給部,係具備:單矽烷氣體供給部;以及第2惰性氣體供給部,其係通過前述單矽烷氣體之供給路徑對前述真空腔室供給惰性氣體;且在前述成膜處理前所執行之對前述真空腔室的前述單矽烷氣體供給處理中,係在供給前述單矽烷氣體於前述真空腔室之後,一旦停止前述單矽烷氣體之供給就對前述真空腔室內進行排氣,而當進行前述單矽烷氣體之排氣時,會從前述第1氣體供給部之前述第1惰性氣體供給部及前述第2氣體供給部之前述第2惰性氣體供給部雙方均供給前述惰性氣體於前述真空腔室。
  12. 如申請專利範圍第7或8項之半導體裝置之製造裝置,其中,更具備溫調機構,用以將前述第1氣體供給部及前述第2氣體供給部所具備的配管、及前述真空腔室的內壁之各溫度,維持在60℃以上且150℃以下。
TW99125300A 2009-07-31 2010-07-30 半導體裝置之製造裝置及半導體裝置之製造方法 TWI427704B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009180147 2009-07-31

Publications (2)

Publication Number Publication Date
TW201117296A TW201117296A (en) 2011-05-16
TWI427704B true TWI427704B (zh) 2014-02-21

Family

ID=43529462

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99125300A TWI427704B (zh) 2009-07-31 2010-07-30 半導體裝置之製造裝置及半導體裝置之製造方法

Country Status (3)

Country Link
JP (1) JPWO2011013811A1 (zh)
TW (1) TWI427704B (zh)
WO (1) WO2011013811A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01206623A (ja) * 1988-02-15 1989-08-18 Toshiba Corp 半導体装置の製造方法
JPH08172067A (ja) * 1994-03-25 1996-07-02 Nippon Telegr & Teleph Corp <Ntt> 半導体基板の処理方法
US5723893A (en) * 1996-05-28 1998-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating double silicide gate electrode structures on CMOS-field effect transistors
TW379369B (en) * 1996-11-20 2000-01-11 Ibm Method for selective deposition of refractory metal and device formed thereby
US6034419A (en) * 1989-04-07 2000-03-07 Inmos Limited Semiconductor device with a tungsten contact
US20040087075A1 (en) * 2002-05-15 2004-05-06 Taiwan Semiconductor Manufacturing Company Process for integration of a high dielectric constant gate insulator layer in a CMOS device
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
TW594836B (en) * 2001-02-06 2004-06-21 Samsung Electronics Co Ltd Method for depositing a tungsten silicide layer
TW200929384A (en) * 2007-09-28 2009-07-01 Applied Materials Inc Vapor deposition of tungsten materials

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3154145B2 (ja) * 1992-10-28 2001-04-09 ソニー株式会社 Cvd装置及びその装置を使用する成膜方法
JPH08104984A (ja) * 1994-10-05 1996-04-23 Toshiba Corp ガス導入装置及び方法及びタングステン薄膜の形成方法
JPH1167688A (ja) * 1997-08-22 1999-03-09 Nec Corp シリサイド材料とその薄膜およびシリサイド薄膜の製造方法
JP2004324723A (ja) * 2003-04-23 2004-11-18 Fasl Japan 株式会社 配管接続構造及びヒータ内蔵シール部材
JP2007146252A (ja) * 2005-11-29 2007-06-14 Tokyo Electron Ltd 熱処理方法、熱処理装置及び記憶媒体

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01206623A (ja) * 1988-02-15 1989-08-18 Toshiba Corp 半導体装置の製造方法
US6034419A (en) * 1989-04-07 2000-03-07 Inmos Limited Semiconductor device with a tungsten contact
JPH08172067A (ja) * 1994-03-25 1996-07-02 Nippon Telegr & Teleph Corp <Ntt> 半導体基板の処理方法
US5723893A (en) * 1996-05-28 1998-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating double silicide gate electrode structures on CMOS-field effect transistors
TW379369B (en) * 1996-11-20 2000-01-11 Ibm Method for selective deposition of refractory metal and device formed thereby
TW594836B (en) * 2001-02-06 2004-06-21 Samsung Electronics Co Ltd Method for depositing a tungsten silicide layer
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US20040087075A1 (en) * 2002-05-15 2004-05-06 Taiwan Semiconductor Manufacturing Company Process for integration of a high dielectric constant gate insulator layer in a CMOS device
TW200929384A (en) * 2007-09-28 2009-07-01 Applied Materials Inc Vapor deposition of tungsten materials

Also Published As

Publication number Publication date
JPWO2011013811A1 (ja) 2013-01-10
WO2011013811A1 (ja) 2011-02-03
TW201117296A (en) 2011-05-16

Similar Documents

Publication Publication Date Title
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
US6825126B2 (en) Manufacturing method of semiconductor device and substrate processing apparatus
JP5204964B2 (ja) 半導体装置の製造方法
KR0132375B1 (ko) 박막형성방법
JP4595702B2 (ja) 成膜方法、成膜装置及び記憶媒体
KR100329515B1 (ko) 씨브이디성막방법
JP5046506B2 (ja) 基板処理装置,基板処理方法,プログラム,プログラムを記録した記録媒体
JP2011146711A5 (zh)
WO2007020684A1 (ja) 半導体集積回路装置およびその製造方法
JP3657942B2 (ja) 半導体製造装置の洗浄方法、及び半導体装置の製造方法
JP2004096060A (ja) 成膜方法
JP2004006699A (ja) 半導体装置の製造方法及び基板処理装置
TWI440093B (zh) 半導體裝置之製造方法及半導體裝置之製造裝置
JP4039385B2 (ja) ケミカル酸化膜の除去方法
US20240249949A1 (en) Tungsten wordline fill in high aspect ratio 3d nand architecture
JPH1143771A (ja) Cvd装置のクリーニング方法
CN109868459B (zh) 一种半导体设备
KR20010054441A (ko) 텅스텐 화학 기상 퇴적방법 및 텅스텐 플러그 형성방법
JP2006339461A (ja) 半導体装置製造用成膜装置および成膜方法
TWI427704B (zh) 半導體裝置之製造裝置及半導體裝置之製造方法
JP2010087361A (ja) 半導体装置の製造方法
JP4490760B2 (ja) 半導体装置の製造方法及び基板処理装置
TW202122618A (zh) 銅表面上之選擇性鈷沉積
TWI515803B (zh) 矽化鉭內的摻雜鋁
WO2011013812A1 (ja) 半導体装置の製造装置及び半導体装置の製造方法