TWI440032B - 半導體記憶裝置 - Google Patents

半導體記憶裝置 Download PDF

Info

Publication number
TWI440032B
TWI440032B TW098142320A TW98142320A TWI440032B TW I440032 B TWI440032 B TW I440032B TW 098142320 A TW098142320 A TW 098142320A TW 98142320 A TW98142320 A TW 98142320A TW I440032 B TWI440032 B TW I440032B
Authority
TW
Taiwan
Prior art keywords
power supply
sense amplifier
voltage
bit line
circuit
Prior art date
Application number
TW098142320A
Other languages
English (en)
Other versions
TW201035976A (en
Inventor
Keiichi Kushida
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201035976A publication Critical patent/TW201035976A/zh
Application granted granted Critical
Publication of TWI440032B publication Critical patent/TWI440032B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

半導體記憶裝置
本申請案享有2009年3月18日申請的日本專利申請案編號2009-66369的優先權的權益，並將該日本專利申請案的全部內容引用於本申請案中。
本發明是有關於一種半導體記憶裝置，且特別是有關於一種適宜用於藉由使用產生多種電壓的電源而實現靜態隨機存取記憶體(Static Random Access Memory，SRAM)的低消耗電力化的方法的半導體記憶裝置。
近年來，伴隨著系統大型積體電路(Large Scale Integration，LSI)的低消耗電力化的進展，SRAM的低消耗電力化不斷發展。作為SRAM的低消耗電力化的一種方法，有如下方法：僅在SRAM單元(cell)與一部分字元線控制電路(word line control circuit)中使用高電壓電源，而除此以外的電路中使用低電壓電源。該方法中，可使位元線(bit line)的電壓電源低電壓化，因此可獲得高電力削減效果。
而且，例如日本專利特開平9-282890號公報中揭示了如下方法：將施加至SRAM的第1電壓升壓為更高的電壓即第2電壓，以第1電壓使記憶體單元陣列(memory cell array)及解碼器(decoder)動作，並且以第2電壓使感測放大器(sense amplifier)動作。
然而，在使位元線的電壓電源低電壓化而實現SRAM 的低消耗電力化的方法中，因對於連接於位元線的感測放大器而言亦需要將預充電(pre-charge)電源共有化，故而亦要使感測放大器的電壓電源低電壓化。因此，會存在感測放大器的感測速度大幅下降而導致SRAM的低速化的問題。
另外，日本專利特開平9-282890號公報所揭示的方法中存在如下問題：由於是將高電壓電源用於感測放大器，故而連接於感測放大器的位元線的電壓電源亦高電壓化，從而導致消耗電力增大。
根據本發明的一型態，提供一種半導體記憶裝置，其特徵在於包括：記憶資料(data)的記憶體單元；感測放大器，將自上述記憶體單元讀出的信號予以放大；位元線，將自上述記憶體單元讀出的信號傳輸至上述感測放大器；預充電電路，對上述位元線進行預充電；以及電源電壓切換電路，在利用上述預充電電路來對上述位元線進行預充電之後，對使上述感測放大器動作的電源的電壓進行切換。
根據本發明的一型態，提供一種半導體記憶裝置，其特徵在於包括：記憶資料的記憶體單元；區域感測放大器(local sense amplifier)，將自上述記憶體單元讀出的信號予以放大；位元線，將自上述記憶體單元讀出的信號傳輸至上述區域感測放大器；第1預充電電路，對上述位元線進行預充電；全域位元線(global bit line)，傳輸由上述區域感測放大器所放大的信號；第2預充電電路，對上述全 域位元線進行預充電；全域感測放大器，將由上述全域位元線所傳輸的信號予以放大；驅動電路，根據由上述區域感測放大器所放大的信號來對上述全域位元線進行驅動；以及電源電壓切換電路，在利用上述第2預充電電路來對上述全域位元線進行預充電之後，對使上述驅動電路動作的電源的電壓進行切換。
根據本發明的一型態，提供一種半導體記憶裝置，其特徵在於包括：記憶資料的記憶體單元；區域感測放大器，將自上述記憶體單元讀出的信號予以放大；位元線，連接於上述記憶體單元；感測用位元線，將讀出至上述位元線中的信號傳輸至上述區域感測放大器；第1預充電電路，對上述位元線進行預充電；第2預充電電路，對上述感測用位元線進行預充電；全域位元線，傳輸由上述區域感測放大器所放大的信號；第3預充電電路，對上述全域位元線進行預充電；全域感測放大器，將由上述全域位元線所傳輸的信號予以放大；驅動電路，根據由上述區域感測放大器所放大的信號來對上述全域位元線進行驅動；以及電源電壓切換電路，在利用上述第2預充電電路來對上述感測用位元線進行預充電之後，對使上述區域感測放大器動作的電源的電壓進行切換。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下，一面參照圖式，一面對本發明的實施形態的半 導體記憶裝置進行說明。另外，本發明並不受該些實施形態所限定。
(第1實施形態)
圖1是表示本發明的一實施形態的半導體記憶裝置的概略構成的方塊圖，圖2是表示圖1的記憶排(bank)BA的概略構成的方塊圖。
圖2中，半導體記憶裝置中設置著記憶一位元份的資料的記憶體單元MC，且記憶體單元MC在列方向及行方向上排列成矩陣狀(matrix)。
此處，記憶體單元MC中設置著P通道場效電晶體(P-channel field effect transistor，以下記作P-ch電晶體)M41、M42以及N通道場效電晶體(以下記作N-ch電晶體)M43~M46。而且，將P-ch電晶體M41與N-ch電晶體M43串聯連接，並將P-ch電晶體M41的閘極(gate)與N-ch電晶體M43的閘極彼此連接，藉此來構成反相器(inverter)。另外，將P-ch電晶體M42與N-ch電晶體M44串聯連接，並將P-ch電晶體M42的閘極與N-ch電晶體M44的閘極彼此連接，藉此來構成反相器。而且，藉由將該些一對反相器中的其中一個反相器的輸出分別連接於另一個反相器的輸入，從而構成了正反器(flip-flop)。
而且，P-ch電晶體M41的閘極、N-ch電晶體M43的閘極、P-ch電晶體M42的汲極(drain)、以及N-ch電晶體M44的汲極經由N-ch電晶體M46而連接於位元線BLB<i>。另外，P-ch電晶體M42的閘極、N-ch電晶體M44 的閘極、P-ch電晶體M41的汲極、以及N-ch電晶體M43的汲極經由N-ch電晶體M45而連接於位元線BL<i>。
另外，N-ch電晶體M45的閘極與N-ch電晶體M46的閘極連接於字元線WL。
此處，使用高電壓電源VCS作為使各記憶體單元MC動作的電源，且P-ch電晶體M41、M42的源極(source)連接於高電壓電源VCS。
而且，使位元線BL<i>、BLB<i>成為一對，由與該位元線BL<i>、BLB<i>連接的行方向上的多個記憶體單元MC構成了叢集(cluster)CL。而且，藉由在位元線BL<i>、BLB<i>的旁邊配置著位元線BL<i+1>、BLB<i+1>，而在列方向上排列著叢集CL。而且，如圖1所示，由該些在列方向上排列的叢集CL構成了記憶排BA，且記憶排BA是在行方向及列方向上排列著。而且，對於在行方向上排列的多個記憶排BA，共同設置著一對全域位元線GBL<k>、GBLB<k>。
此處，如圖2所示，各叢集CL中設置著對該叢集CL的位元線BL<i>、BLB<i>進行預充電的預充電電路PC1。該預充電電路PC1中設置著P-ch電晶體M11~M13。而且，P-ch電晶體M11~M13的閘極彼此連接。另外，在位元線BL<i>、BLB<i>之間連接著P-ch電晶體M13。而且，P-ch電晶體M11的汲極連接於位元線BL<i>，P-ch電晶體M12的汲極連接於位元線BLB<i>。
此處，使用低電壓電源VDD來作為使預充電電路PC1 動作的電源，且P-ch電晶體M11、M12的源極連接於低電壓電源VDD。另外，將低電壓電源VDD設定為比高電壓電源VCS更低的電壓電源。
而且，在預充電電路PC1的後段，設置著自記憶排BA中選擇叢集CL的P-ch電晶體M14、M15。此處，P-ch電晶體M14插入至位元線BL<i>中，並且P-ch電晶體M15插入至位元線BLB<i>中。而且，P-ch電晶體M14的閘極與P-ch電晶體M15的閘極彼此連接。
並且，各叢集CL的位元線BL<i>、BLB<i>、BL<i+1>、BLB<i+1>…分別經由P-ch電晶體M16、M17而連接於感測用位元線SABL、SABLB。
而且，感測用位元線SABL、SABLB上連接著對將自記憶體單元MC讀出的信號予以放大的區域感測放大器LA、及對感測用位元線SABL、SABLB進行預充電的預充電電路PC2。
此處，區域感測放大器LA中設置著P-ch電晶體M20、M21以及N-ch電晶體M22~M24。而且，將P-ch電晶體M20與N-ch電晶體M22串聯連接，並將P-ch電晶體M20的閘極與N-ch電晶體M22的閘極彼此連接，藉此來構成反相器。另外，將P-ch電晶體M21與N-ch電晶體M23串聯連接，並將P-ch電晶體M21的閘極與N-ch電晶體M23的閘極彼此連接，藉此來構成反相器。而且，藉由將該些一對反相器中的其中一個反相器的輸出分別連接於另一個反相器的輸入，從而構成了正反器。
而且，P-ch電晶體M21的閘極、N-ch電晶體M23的閘極、P-ch電晶體M20的汲極、以及N-ch電晶體M22的汲極連接於感測用位元線SABL。另外，P-ch電晶體M20的閘極、N-ch電晶體M22的閘極、P-ch電晶體M21的汲極、以及N-ch電晶體M23的汲極連接於感測用位元線SABLB。另外，N-ch電晶體M22、M23的源極連接於N-ch電晶體M24的汲極。
另外，預充電電路PC2中設置著P-ch電晶體M25~M27。而且，P-ch電晶體M25~M27的閘極彼此連接。另外，在感測用位元線SABL、SABLB之間連接著P-ch電晶體M27。並且，P-ch電晶體M25的汲極連接於感測用位元線SABL，P-ch電晶體M26的汲極連接於感測用位元線SABLB。
此處，使用低電壓電源VDD來作為使預充電電路PC2動作的電源，且P-ch電晶體M25、M26的源極連接於低電壓電源VDD。
另外，感測用位元線SABL、SABLB分別經由驅動電路R1、R2而連接於全域位元線GBL<k>、GBLB<k>。
此處，驅動電路R1、R2可根據由區域感測放大器LA所放大的信號，來分別對全域位元線GBL<k>、GBLB<k>進行驅動。該驅動電路R1中設置著P-ch電晶體M28及N-ch電晶體M1、M29。而且，將P-ch電晶體M28與N-ch電晶體M29串聯連接，並將P-ch電晶體M28的閘極與N-ch電晶體M29的閘極彼此連接，藉此來構成反相器。
另外，P-ch電晶體M28的閘極與N-ch電晶體M29的閘極連接於感測用位元線SABL。而且，P-ch電晶體M28的汲極與N-ch電晶體M29的汲極連接於N-ch電晶體M1的閘極。並且，N-ch電晶體M1的汲極連接於全域位元線GBL<k>。
另外，驅動電路R2中設置著P-ch電晶體M30及N-ch電晶體M2、M31。而且，將P-ch電晶體M30與N-ch電晶體M31串聯連接，並將P-ch電晶體M30的閘極與N-ch電晶體M31的閘極彼此連接，藉此來構成反相器。
另外，P-ch電晶體M30的閘極與N-ch電晶體M31的閘極連接於感測用位元線SABLB。而且，P-ch電晶體M30的汲極與N-ch電晶體M31的汲極連接於N-ch電晶體M2的閘極。並且，N-ch電晶體M2的汲極連接於全域位元線GBLB<k>。
而且，如圖1所示，全域位元線GBL<k>、GBLB<k>上連接著對將全域位元線GBL<k>、GBLB<k>所傳輸的信號予以放大的全域感測放大器GA、及對全域位元線GBL<k>、GBLB<k>進行預充電的預充電電路PC3。
該預充電電路PC3中設置著P-ch電晶體M3~M5。而且，P-ch電晶體M3~M5的閘極彼此連接。另外，在全域位元線GBL<k>、GBLB<k>之間連接著P-ch電晶體M5。另外，P-ch電晶體M3的汲極連接於全域位元線GBL<k>，P-ch電晶體M4的汲極連接於全域位元線GBLB< k>。
此處，使用低電壓電源VDD來作為使預充電電路PC3動作的電源，且P-ch電晶體M3、M4的源極連接於低電壓電源VDD。
另外，圖2中，半導體記憶裝置中設置著電源電壓切換電路SL1，該電源電壓切換電路SL1是在利用預充電電路PC2來對感測用位元線SABL、SABLB進行預充電之後，對使區域感測放大器LA及驅動電路R1、R2動作的電源的電壓進行切換。而且，電源電壓切換電路SL1可在容許區域感測放大器LA的動作的感測放大器賦能信號(enable signal)SAE1斷開時，對區域感測放大器LA及驅動電路R1、R2供給低電壓電源VDD，在感測放大器賦能信號SAE1導通時，對區域感測放大器LA及驅動電路R1、R2供給高電壓電源VCS。
此處，電源電壓切換電路SL1中設置著P-ch電晶體M18、M19以及反相器IV1。而且，P-ch電晶體M18的源極上連接著低電壓電源VDD，P-ch電晶體M19的源極上連接著高電壓電源VCS。另外，P-ch電晶體M18、M19的汲極連接於P-ch電晶體M20、M21、M28、M30的汲極。
另外，感測放大器賦能信號SAE1經由緩衝器(buffer)BA1而輸入至P-ch電晶體M16~M18及N-ch電晶體M24的閘極，且感測放大器賦能信號SAE1經由緩衝器BA1及反相器IV1而輸入至P-ch電晶體M19的閘極。
圖3是表示圖2的區域感測放大器LA的動作的時序 圖。
圖3中，在自圖2的記憶體單元MC讀出資料之前，將預充電信號Pre維持為低位準(low level)。然後，在預充電信號Pre為低位準的情況下，P-ch電晶體M11~M13導通，從而將位元線BL<i>、BLB<i>與低電壓電源VDD連接，藉此來進行預充電以使位元線BL<i>、BLB<i>的電位達到低電壓電源VDD的電壓。
另外，在預充電信號Pre為低位準的情況下，P-ch電晶體M25~M27導通，從而將感測用位元線SABL、SABLB與低電壓電源VDD連接，藉此來進行預充電以使感測用位元線SABL、SABLB的電位達到低電壓電源VDD的電壓。
另外，在預充電信號Pre為低位準的情況下，圖1的P-ch電晶體M3~M5導通，從而將全域位元線GBL<k>、GBLB<k>與低電壓電源VDD連接，藉此來進行預充電以使全域位元線GBL<k>、GBLB<k>的電位達到低電壓電源VDD的電壓。
另外，在自記憶體單元MC讀出資料之前，將感測放大器賦能信號SAE1維持為低位準。然後，維持為如下狀態：當將感測放大器賦能信號SAE1維持為低位準時，N-ch電晶體M24斷開，從而使區域感測放大器LA的動作停止，並且P-ch電晶體M16、M17導通，從而使自記憶體單元MC讀出的信號可分別經由位元線BL<i>、BLB<i>而傳輸至感測用位元線SABL、SABLB。
另外，在將感測放大器賦能信號SAE1維持為低位準的情況下，P-ch電晶體M18導通，並且感測放大器賦能信號SAE1藉由反相器IV1而反轉，而P-ch電晶體M19斷開。因此，自電源電壓切換電路SL1輸出的電源電壓Vir_Supp被切換為低電壓電源VDD，且對P-ch電晶體M20、M21、M28、M30供給低電壓電源VDD，藉此使區域感測放大器LA及驅動電路R1、R2以低電壓電源VDD進行動作。
然後，當自圖2的記憶體單元MC讀出資料時，時脈信號(clock signal)CLK自低位準變化為高位準(high level)(時刻t1)。而且，當時脈信號CLK自低位準變化為高位準時，預充電信號Pre自低位準變化為高位準，從而使P-ch電晶體M11~M13、M25~M27、M3~M5斷開。
而且，當P-ch電晶體M11~M13斷開時，位元線BL<i>、BLB<i>的預充電停止，當P-ch電晶體M25~M27斷開時，感測用位元線SABL、SABLB的預充電停止，當P-ch電晶體M3~M5斷開時，全域位元線GBL<k>、GBLB<k>的預充電停止。
另外，當時脈信號CLK自低位準變化為高位準時，圖2的字元線WL的電位自低位準變化為高位準(時刻t2)。而且，當字元線WL的電位自低位準變化為高位準時，N-ch電晶體M45、M46導通，根據記憶體單元MC中所記憶的資料，位元線BL<i>、BLB<i>中的任一條位元線放電，從而位元線BL<i>、BLB<i>中的任一條 位元線的電位下降。
另外，當時脈信號CLK自低位準變化為高位準時，叢集選擇信號CSL<i>自高位準變化為低位準，從而自感測用位元線SABL、SABLB的連接對象即位元線BL<i>、BLB<i>、BL<i+1>、BLB<i+1>…中選擇位元線BL<i>、BLB<i>。
然後，位元線BL<i>、BLB<i>的電位經由P-ch電晶體M14~M17而傳輸至感測用位元線SABL、SABLB，伴隨著位元線BL<i>、BLB<i>中的任一條位元線的電位的下降，感測用位元線SABL、SABLB中的任一條感測用位元線的電位亦下降。
接著，例如自BLB<i>的放電開始算起直至經過規定時間之後，感測放大器賦能信號SAE1自低位準變化為高位準(時刻t3)。而且，當感測放大器賦能信號SAE1自低位準變化為高位準時，N-ch電晶體M24導通，而區域感測放大器LA進行動作，同時P-ch電晶體M16、M17斷開，從而使位元線BL<i>、BLB<i>與感測用位元線SABL、SABLB被切斷。
另外，當感測放大器賦能信號SAE1自低位準變化為高位準時，P-ch電晶體M18斷開，同時感測放大器賦能信號SAE1藉由反相器IV1而反轉，而P-ch電晶體M19導通。因此，自電源電壓切換電路SL1輸出的電源電壓Vir_Supp被切換為高電壓電源VCS，並對P-ch電晶體M20、M21、M28、M30供給高電壓電源VCS，藉此使區 域感測放大器LA及驅動電路R1、R2以高電壓電源VCS進行動作。
此處，若區域感測放大器LA以高電壓電源VCS進行動作，則與以低電壓電源VDD進行動作的情況相比，可更高速地進行感測用位元線SABL、SABLB的電壓的檢測。另外，若驅動電路R1、R2以高電壓電源VCS進行動作，則與以低電壓電源VDD進行動作的情況相比，可更高速地進行全域位元線GBL<k>、GBLB<k>的放電。
然後，將由區域感測放大器LA所放大的感測用位元線SABL、SABLB的電壓分別輸入至驅動電路R1、R2(時刻t4)。而且，當感測用位元線SABL的電壓輸入至驅動電路R1時，利用由P-ch電晶體M28與N-ch電晶體M29所構成的反相器進行反轉，而將該反轉電壓GBL_n輸入至N-ch電晶體M1的閘極。另外，當感測用位元線SABLB的電壓輸入至驅動電路R2時，利用由P-ch電晶體M30與N-ch電晶體M31所構成的反相器進行反轉，而將該反轉電壓GBLB_n輸入至N-ch電晶體M2的閘極。
而且，當將反轉電壓GBL_n、GBLB_n分別輸入至N-ch電晶體M1、M2的閘極時，根據該反轉電壓GBL_n、GBLB_n，全域位元線GBL<k>、GBLB<k>進行放電，伴隨著感測用位元線SABL、SABLB中的任一個感測用位元線的電位的下降，全域位元線GBL<k>、GBLB<k>中的任一條全域位元線的電位亦下降。然後，將全域位元線GBL<k>、GBLB<k>的電位輸入至全域感測放大器 GA，利用全域感測放大器GA進行放大。
此處，以低電壓電源VDD來對位元線BL<i>、BLB<i>、感測用位元線SABL、SABLB以及全域位元線GBL<k>、GBLB<k>進行預充電之後，以高電壓電源VCS使區域感測放大器LA及驅動電路R1、R2動作，藉此可實現區域感測放大器LA及驅動電路R1、R2的高速化，而不會使由位元線BL<i>、BLB<i>、感測用位元線SABL、SABLB以及全域位元線GBL<k>、GBLB<k>所消耗的電力增大，且可一方面抑制SRAM的消耗電力的增大，一方面使讀出動作速度提高。
另外，在位元線BL<i>、BLB<i>與感測用位元線SABL、SABLB之間插入P-ch電晶體M16、M17，當使區域感測放大器LA動作時，將位元線BL<i>、BLB<i>與感測用位元線SABL、SABLB切斷，藉此無需利用區域感測放大器LA使位元線BL<i>、BLB<i>放電。因此，當利用區域感測放大器LA而將自記憶體單元MC所讀出的信號予以放大時，可減少區域感測放大器LA的負載(load)，從而可實現區域感測放大器LA的動作的高速化。
另外，上述實施形態中，對如下方法進行了說明，即，以低電壓電源VDD對位元線BL<i>、BLB<i>、感測用位元線SABL、SABLB以及全域位元線GBL<k>、GBLB<k>進行預充電之後，以高電壓電源VCS使區域感測放大器LA及驅動電路R1、R2動作；亦能夠以高電壓電源VCS使區域感測放大器LA及驅動電路R1、R2中 的任一個進行動作。
另外，已對適用於在位元線BL<i>、BLB<i>的上位設置著全域位元線GBL<k>、GBLB<k>的階層位元線構造的方法進行了說明，亦可適用於在位元線BL<i>、BLB<i>的上位未設置全域位元線GBL<k>、GBLB<k>的單層位元線構造。
另外，上述實施形態中，已對切換如下的區域感測放大器LA的電源的方法進行了說明，該區域感測放大器LA連接於可與位元線BL<i>、BLB<i>切斷的感測用位元線SABL、SABLB；亦可適用於對直接連接於位元線BL<i>、BLB<i>的感測放大器的電源進行切換的方法。
(第2實施形態)
圖4是表示本發明的第2實施形態的半導體記憶裝置的概略構成的方塊圖。
圖4中，該半導體記憶裝置中，除圖1及圖2的構成以外還設置著電源電壓切換電路SL2，該電源電壓切換電路SL2在利用預充電電路PC3來對全域位元線GBL<k>、GBLB<k>進行預充電之後，對使全域感測放大器GA動作的電源的電壓進行切換。
此處，全域感測放大器GA中設置著P-ch電晶體M60、M61以及N-ch電晶體M62~M64。而且，將P-ch電晶體M60與N-ch電晶體M62串聯連接，並將P-ch電晶體M60的閘極與N-ch電晶體M62的閘極彼此連接，藉此來構成反相器。另外，將P-ch電晶體M61與N-ch電晶 體M63串聯連接，並將P-ch電晶體M61的閘極與N-ch電晶體M63的閘極彼此連接，藉此來構成反相器。而且，藉由將該些一對反相器中的其中一個反相器的輸出分別連接於另一個反相器的輸入，從而構成了正反器。
而且，P-ch電晶體M61的閘極、N-ch電晶體M63的閘極、P-ch電晶體M60的汲極、以及N-ch電晶體M62的汲極連接於全域位元線GBL<k>。另外，P-ch電晶體M60的閘極、N-ch電晶體M62的閘極、P-ch電晶體M61的汲極、以及N-ch電晶體M63的汲極連接於全域位元線GBLB<k>。並且，N-ch電晶體M62、M63的源極連接於N-ch電晶體M64的汲極。
另外，電源電壓切換電路SL2可在容許全域感測放大器GA的動作的感測放大器賦能信號SAE2斷開時，對全域感測放大器GA供給低電壓電源VDD，在感測放大器賦能信號SAE2導通時，對全域感測放大器GA供給高電壓電源VCS。
此處，電源電壓切換電路SL2中設置著P-ch電晶體M58、M59以及反相器IV2。而且，P-ch電晶體M58的源極上連接著低電壓電源VDD，P-ch電晶體M59的源極上連接著高電壓電源VCS。另外，P-ch電晶體M58、M59的汲極連接於P-ch電晶體M60、M61的源極。
另外，感測放大器賦能信號SAE2經由緩衝器BA2而輸入至P-ch電晶體M58的閘極及N-ch電晶體M64的閘極，且感測放大器賦能信號SAE2經由緩衝器BA2及反相 器IV2而輸入至P-ch電晶體M59的閘極。
圖5是表示圖4的區域感測放大器LA及全域感測放大器GA的動作的時序圖。
圖5中，直至下述情況為止(時刻t1~t4)是與圖3的動作相同，即，當將由區域感測放大器LA所放大的感測用位元線SABL、SABLB的電壓分別輸入至驅動電路R1、R2時，伴隨著感測用位元線SABL、SABLB中的任一條感測用位元線的電位的下降，全域位元線GBL<k>、GBLB<k>中的任一條全域位元線的電位亦下降。
然後，例如自GBLB<i>的放電開始算起直至經過規定時間之後，感測放大器賦能信號SAE2自低位準變化為高位準(時刻t5)。而且，當感測放大器賦能信號SAE2自低位準變化為高位準時，N-ch電晶體M64導通，而全域感測放大器GA進行動作。
另外，當感測放大器賦能信號SAE2自低位準變化為高位準時，P-ch電晶體M58斷開，並且感測放大器賦能信號SAE2藉由反相器IV2而反轉，而P-ch電晶體M59導通。因此，將P-ch電晶體M60、M61的電源自低電壓電源VDD切換為高電壓電源VCS，而全域感測放大器GA以高電壓電源VCS進行動作。
此處，若全域感測放大器GA以高電壓電源VCS進行動作，則與以低電壓電源VDD進行動作的情況相比，可更高速地進行全域位元線GBL<k>、GBLB<k>的電壓的檢測。
藉此，可在以低電壓電源VDD來對位元線BL<i>、BLB<i>、感測用位元線SABL、SABLB以及全域位元線GBL<k>、GBLB<k>進行預充電之後，以高電壓電源VCS使區域感測放大器LA、驅動電路R1、R2以及全域感測放大器GA動作，且可實現區域感測放大器LA、驅動電路R1、R2以及全域感測放大器GA的高速化，而不會使由位元線BL<i>、BLB<i>、感測用位元線SABL、SABLB以及全域位元線GBL<k>、GBLB<k>所消耗的電力增大，且在使用階層位元線構造的情況下，亦可一方面抑制SRAM的消耗電力的增大，一方面使讀出動作速度提高。
本領域技術人員可容易導出更多的效果及變形例。因此，本發明的更廣泛的型態並不限定於如上所表述且記述的特定的詳細內容及代表性實施形態。因此，在不脫離由 隨附的申請專利範圍及該申請專利範圍的均等物所定義的 總括性的發明的概念精神或範圍的情況下可進行各種變更。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
M1、M2、M22、M23、M24、M29、M31、M43、M44、M45、M46、M62、M63、M64‧‧‧N通道場效電晶體
M3、M4、M5、M11、M12、M13、M14、M15、M16、M17、M18、M19、M20、M21、M25、M26、M27、M28、M30、M41、M42、M58、M59、M60、M61‧‧‧P通道場效電晶體
BA‧‧‧記憶排
BA1、BA2‧‧‧緩衝器
BL<i>、BLB<i>、BL<i+1>、BLB<i+1>‧‧‧位元線
CL‧‧‧叢集
CLK‧‧‧時脈信號
CSL<i>、CSL<i+1>‧‧‧叢集選擇信號
GBL<k>、GBLB<k>‧‧‧全域位元線
GBL_n、GBLB_n‧‧‧反轉電壓
GA‧‧‧全域感測放大器
IV1、IV2‧‧‧反相器
LA‧‧‧區域感測放大器
MC‧‧‧記憶體單元
PC1、PC2、PC3‧‧‧預充電電路
Pre‧‧‧預充電信號
R1、R2‧‧‧驅動電路
SABL、SABLB‧‧‧感測用位元線
SAE1、SAE2‧‧‧感測放大器賦能信號
SL1、SL2‧‧‧電源電壓切換電路
t1、t2、t3、t4、t5‧‧‧時刻
VCS‧‧‧高電壓電源
VDD‧‧‧低電壓電源
Vir_Supp‧‧‧電源電壓
WL‧‧‧字元線
圖1是表示本發明的第1實施形態的半導體記憶裝置的概略構成的方塊圖。
圖2是表示圖1的記憶排BA的概略構成的方塊圖。
圖3是表示圖2的區域感測放大器LA的動作的時序圖。
圖4是表示本發明的第2實施形態的半導體記憶裝置的概略構成的方塊圖。
圖5是表示圖4的區域感測放大器LA及全域感測放大器GA的動作的時序圖。
BA‧‧‧記憶排
GA‧‧‧全域感測放大器
GBL<k>、GBLB<k>‧‧‧全域位元線
M1、M2‧‧‧N通道場效電晶體
M3、M4、M5‧‧‧P通道場效電晶體
PC3‧‧‧預充電電路
Pre‧‧‧預充電信號
VDD‧‧‧低電壓電源

Claims (16)

  1. 一種半導體記憶裝置，其特徵在於包括：記憶資料的記憶體單元；區域感測放大器，將自上述記憶體單元讀出的信號予以放大；位元線，將自上述記憶體單元讀出的信號傳輸至上述區域感測放大器；第1預充電電路，對上述位元線進行預充電；全域位元線，傳輸由上述區域感測放大器所放大的信號；第2預充電電路，對上述全域位元線進行預充電；全域感測放大器，將由上述全域位元線所傳輸的信號予以放大；驅動電路，根據由上述區域感測放大器所放大的信號來對上述全域位元線進行驅動；以及第1電源電壓切換電路，在利用上述第1預充電電路來對上述位元線進行預充電之後，對使上述驅動電路和上述區域感測放大器動作的電源的電壓進行切換。
  2. 如申請專利範圍第1項所述之半導體記憶裝置，更包括：第2電源電壓切換電路，在利用上述第2預充電電路對上述全域位元線進行預充電之後，對使上述全域感測放大器動作的電源的電壓進行切換。
  3. 如申請專利範圍第1項或第2項所述之半導體記憶 裝置，其中上述第1電源電壓切換電路對使上述驅動電路及上述區域感測放大器動作的電源的電壓進行切換，以使該電壓比上述第1預充電電路進行預充電時的電壓更大。
  4. 如申請專利範圍第1項或第2項所述之半導體記憶裝置，其中使上述記憶體單元及上述區域感測放大器動作的電源使用高電壓電源，上述第1預充電電路的電源使用低電壓電源。
  5. 如申請專利範圍第1項或第2項所述之半導體記憶裝置，其中上述第1電源電壓切換電路在容許上述區域感測放大器的動作的感測放大器賦能信號斷開時，將上述第1預充電電路進行預充電時的電壓供給至上述驅動電路及上述區域感測放大器，在上述感測放大器賦能信號導通時，將比上述第1預充電電路進行預充電時的電壓更大的電壓供給至上述驅動電路及上述區域感測放大器。
  6. 一種半導體記憶裝置，其特徵在於包括：記憶資料的記憶體單元；區域感測放大器，將自上述記憶體單元讀出的信號予以放大；位元線，連接於上述記憶體單元；感測用位元線，將讀出至上述位元線中的信號傳輸至上述區域感測放大器； 第1預充電電路，對上述位元線進行預充電；第2預充電電路，對上述感測用位元線進行預充電；全域位元線，傳輸由上述區域感測放大器所放大的信號；第3預充電電路，對上述全域位元線進行預充電；全域感測放大器，將由上述全域位元線所傳輸的信號予以放大；驅動電路，根據由上述區域感測放大器所放大的信號來對上述全域位元線進行驅動；以及第1電源電壓切換電路，在利用上述第1預充電電路來對上述感測用位元線進行預充電之後，對使上述驅動電路和上述區域感測放大器動作的電源的電壓進行切換。
  7. 如申請專利範圍第6項所述之半導體記憶裝置，其中上述電源電壓切換電路在利用上述第2預充電電路來對上述感測用位元線進行預充電之後，對使上述驅動電路動作的電源的電壓進行切換。
  8. 如申請專利範圍第7項所述之半導體記憶裝置，其中上述電源電壓切換電路使上述區域感測放大器及上述驅動電路動作的電源的電壓進行切換，以使該電壓比上述第1預充電電路進行預充電時的電壓更大。
  9. 如申請專利範圍第8項所述之半導體記憶裝置，其中 使上述記憶體單元及上述區域感測放大器動作的電源使用高電壓電源，上述第1預充電電路及上述第2預充電電路的電源使用低電壓電源。
  10. 如申請專利範圍第9項所述之半導體記憶裝置，其中上述電源電壓切換電路在容許上述區域感測放大器的動作的感測放大器賦能信號斷開時，將上述第1預充電電路進行預充電時的電壓供給至上述區域感測放大器及上述驅動電路，在上述感測放大器賦能信號導通時，將比上述第1預充電電路進行預充電時的電壓更大的電壓供給至上述區域感測放大器及上述驅動電路。
  11. 如申請專利範圍第10項所述之半導體記憶裝置，更包括場效電晶體，該場效電晶體在容許上述區域感測放大器的動作的感測放大器賦能信號斷開時，使上述位元線與感測用位元線導通，在上述感測放大器賦能信號導通時，將上述位元線與感測用位元線切斷。
  12. 如申請專利範圍第11項所述之半導體記憶裝置，其中由連接於同一位元線的行方向上的多個記憶體單元構成叢集，上述叢集的位元線經由選擇上述叢集的場效電晶體而連接於上述感測用位元線。
  13. 如申請專利範圍第12項所述之半導體記憶裝置，其中 藉由在列方向上排列著上述叢集而構成記憶排，且對於在行方向上排列的多個記憶排而共同地設置著上述全域位元線。
  14. 如申請專利範圍第13項所述之半導體記憶裝置，更包括全域電源電壓切換電路，該全域電源電壓切換電路在利用上述第3預充電電路來對上述全域位元線進行預充電之後，對使上述全域感測放大器動作的電源的電壓進行切換，以使該電壓比上述第3預充電電路進行預充電時的電壓更大。
  15. 如申請專利範圍第14項所述之半導體記憶裝置，其中使上述全域感測放大器動作的電源使用高電壓電源，上述第3預充電電路的電源使用低電壓電源。
  16. 如申請專利範圍第15項所述之半導體記憶裝置，其中上述全域電源電壓切換電路在容許上述全域感測放大器的動作的全域感測放大器賦能信號斷開時，將上述第3預充電電路進行預充電時的電壓供給至上述全域感測放大器，在上述全域感測放大器賦能信號導通時，將比上述第3預充電電路進行預充電時的電壓更大的電壓供給至上述全域感測放大器。
TW098142320A 2009-03-18 2009-12-10 半導體記憶裝置 TWI440032B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009066369A JP4987896B2 (ja) 2009-03-18 2009-03-18 半導体記憶装置

Publications (2)

Publication Number Publication Date
TW201035976A TW201035976A (en) 2010-10-01
TWI440032B true TWI440032B (zh) 2014-06-01

Family

ID=42737484

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098142320A TWI440032B (zh) 2009-03-18 2009-12-10 半導體記憶裝置

Country Status (3)

Country Link
US (1) US8223570B2 (zh)
JP (1) JP4987896B2 (zh)
TW (1) TWI440032B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760953B2 (en) 2010-10-01 2014-06-24 Qualcomm Incorporated Sense amplifier with selectively powered inverter
US9153302B2 (en) * 2012-01-31 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory and method of operating the same
CN102592651B (zh) * 2012-03-19 2014-03-05 河南科技大学 用于铁电随机存储器的灵敏放大电路
JP2014102870A (ja) 2012-11-21 2014-06-05 Toshiba Corp センスアンプ回路
JP6106043B2 (ja) 2013-07-25 2017-03-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US9520165B1 (en) 2015-06-19 2016-12-13 Qualcomm Incorporated High-speed pseudo-dual-port memory with separate precharge controls
KR102432868B1 (ko) * 2015-07-17 2022-08-17 에스케이하이닉스 주식회사 비트라인 센스앰프 및 이를 이용하는 메모리 장치
US9761285B1 (en) * 2016-02-26 2017-09-12 Globalfoundries Inc. Sense amplifier and latching scheme
US10923184B2 (en) * 2017-11-14 2021-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dual rail SRAM device
US11990179B2 (en) 2020-10-14 2024-05-21 Samsung Electronics Co., Ltd. Memory device using a plurality of supply voltages and operating method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2022698B3 (es) * 1988-02-26 1991-12-01 Ibm Amplificador de sentido de doble fase para memorias de acceso aleatorias.
JP2875476B2 (ja) * 1993-12-06 1999-03-31 松下電器産業株式会社 半導体メモリ装置
US5831910A (en) * 1995-08-18 1998-11-03 Hitachi, Ltd. Semiconductor integrated circuit utilizing overdriven differential amplifiers
JPH09282890A (ja) 1996-02-16 1997-10-31 Nkk Corp 昇圧回路を有する半導体記憶装置
JPH11317099A (ja) * 1998-04-30 1999-11-16 Rohm Co Ltd 半導体記憶装置
JP3020944B2 (ja) * 1999-02-22 2000-03-15 株式会社日立製作所 半導体集積回路
JP2001035164A (ja) * 1999-07-19 2001-02-09 Fujitsu Ltd 半導体記憶装置
JP3434753B2 (ja) * 1999-11-29 2003-08-11 エヌイーシーマイクロシステム株式会社 半導体記憶装置のデータ転送回路
JP4446720B2 (ja) * 2003-11-20 2010-04-07 株式会社ルネサステクノロジ 半導体記憶装置の読出回路
JP5339691B2 (ja) * 2007-05-29 2013-11-13 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20100238749A1 (en) 2010-09-23
JP4987896B2 (ja) 2012-07-25
US8223570B2 (en) 2012-07-17
TW201035976A (en) 2010-10-01
JP2010218649A (ja) 2010-09-30

Similar Documents

Publication Publication Date Title
TWI440032B (zh) 半導體記憶裝置
JP4418254B2 (ja) 半導体集積回路
US7558134B2 (en) Semiconductor memory device and its operation method
US20090303820A1 (en) Apparatus and method for low power sensing in a multi-port sram using pre-discharged bit lines
JP6308218B2 (ja) 半導体記憶装置
CN107785046B (zh) 低电压互补式金属氧化物半导体电路和相关存储器
US7006396B2 (en) Semiconductor memory device and precharge control method
JP2007273007A (ja) 半導体記憶装置
JP2009134840A (ja) 半導体記憶装置
JP5306084B2 (ja) 半導体記憶装置
JP2013131278A (ja) 半導体記憶装置
US11217301B2 (en) High speed memory device implementing a plurality of supply voltages
JP2011090750A (ja) 半導体装置及びその制御方法
JP2009295229A (ja) 半導体記憶装置
TWI423258B (zh) 寫入操作時提高寫入用字元線電壓位準之雙埠靜態隨機存取記憶體
JP4272592B2 (ja) 半導体集積回路
KR20080058798A (ko) 커패시터리스 동적 반도체 메모리 장치 및 이 장치의 동작방법
JP5776418B2 (ja) 半導体記憶装置及び半導体記憶装置の制御方法
JP2013246862A (ja) 半導体記憶装置
US20070165447A1 (en) Asymmetrical Random Access Memory Cell, A Memory Comprising Asymmetrical Memory Cells And A Method To Operate Such A Memory
KR0170894B1 (ko) 전류소모를 줄일 수 있는 셀프 리프레쉬 모드 진입방법
KR20190063885A (ko) 반도체 메모리 장치
TWI399748B (zh) 寫入操作時降低電源電壓之雙埠靜態隨機存取記憶體
KR101198252B1 (ko) 반도체 메모리 장치
JP2011090734A (ja) 半導体記憶装置