KR0170894B1 - 전류소모를 줄일 수 있는 셀프 리프레쉬 모드 진입방법 - Google Patents

전류소모를 줄일 수 있는 셀프 리프레쉬 모드 진입방법 Download PDF

Info

Publication number
KR0170894B1
KR0170894B1 KR1019940040586A KR19940040586A KR0170894B1 KR 0170894 B1 KR0170894 B1 KR 0170894B1 KR 1019940040586 A KR1019940040586 A KR 1019940040586A KR 19940040586 A KR19940040586 A KR 19940040586A KR 0170894 B1 KR0170894 B1 KR 0170894B1
Authority
KR
South Korea
Prior art keywords
self
cell
refresh mode
word line
refresh
Prior art date
Application number
KR1019940040586A
Other languages
English (en)
Other versions
KR960025737A (ko
Inventor
김홍석
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940040586A priority Critical patent/KR0170894B1/ko
Publication of KR960025737A publication Critical patent/KR960025737A/ko
Application granted granted Critical
Publication of KR0170894B1 publication Critical patent/KR0170894B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 소자의 셀프 리프레시 모드 진입 방법에 관한 것으로, 외부 조건 전압이나 온도변화 및 내부 조건, 즉 프로세서에 따른 변화에 적응하여 최적 시간에만 셀프 리프레시 모드를 인에이블 시키므로 저전력을 소비하는 메모리 소자(DRAM)를 구현할 수 있는 효과가 있다.

Description

전류소모를 줄일 수 있는 셀프 리프레쉬 모드 진입 방법
제1도는 본 발명의 셀프 리프레쉬 모드 진입방법을 설명하기 위한 제1 실시 예시도.
제2도는 본 발명의 셀프 리프레쉬 모드 진입방법을 설명하기 위한 제2 실시 예시도.
* 도면의 주요부분에 대한 부호의 설명
101 : 라스(/RAS) 버퍼 102 : 셀프 리프레시 제어회로
103 : 로오 디코더 104 : 셀 어레이 블럭
105,202 : 더미 워드라인 인에이블 센스 앰프
201 : 셀 어레이 블럭 203 : 노멀 센스 앰프
본 발명은 반도체 소자의 셀프 리프레시 모드 진입 방법에 관한 것으로, 특히 최적시간에 셀프 리프레시 모드를 인에이블 시키도록 하여 전력소비를 줄인 셀프 리프레시 모드 진입방법에 관한 것이다.
반도체 기억소자인 디램(DRAM)은 하나의 캐패시터(capacitor)와 하나의 트랜지스터로 셀이 구성되어 있기 때문에, 소자가 데이타 리드/라이트(read/write) 동작을 수행하지 않는 대기 상태로 칩을 일정시간 이상 방치하게 되면 셀에 저장된 전하가 셀 플레이트(cell plate) 등으로 방전되어 셀 데이타가 파괴되는 단점이 있으므로, 디램 셀의 데이타를 보존하기 위해서는 일정시간 마다 셀 데이타를 재저장하는 리프레시 동작을 하게 되는데, 이러한 리프레시 방법중의 하나로 셀프 리프레시를 사용한다.
최근 제작되는 일부 메모리 소자(DRAM)중 외부 컨트롤 신호가 일정한 상태로 진입한 후에 컨트롤 신호의 상태 변화없이 일정한 시간(통상 100μ sec)이 지속되면, 셀프 리프레시 모드에 진입하여 소자 내부에서 주기적으로 씨비알(CAS Before RAS 이하 CBR이라 칭함) 상태를 만들어 리프레시를 수행하는 방식을 사용하여 저 소비전력으로 셀의 데이타를 유지시키는 방법이 사용된다.
이 방법은 외부 전압 변화나 온도 및 프로세서 변화를 무시하고 일정시간이 되면 셀프 리프레시에 진입하므로, 셀의 누설전류 변화에 효율적이지 못하다(온도 변화의 경우 누설전류의 변화량은 10℃ 증가하면 2배 증가됨).
즉, 현재 사용되고 있는 셀프 리프레시 방식은, 외부 컨트롤 신호가 일정한 상태로 진입한 연후에 상태의 변화없이 계속 신호 상태가 지속되는 경우, 일정 시간(통상 100μ sec)이 경과하면 셀프 리프레시 모드에 진입하여, 소자 내부에서 주기적으로 씨비알(CBR) 상태를 만들어 리프레시를 수행하는 방식으로, 전압이나 프로세스 변화 및 온도 변화를 무시하고 일정시간이 경과하면 셀프 리프레시 동작에 들어감으로, 전류소모를 줄이는 역할을 효과적으로 수행할 수가 없다.
따라서, 본 발명에서는 상기한 바와 같은 종래의 문제점을 해소시키기 위하여, 동작 전압이나 프로세스의 변화 및 온도 변화에 따라 적정시간에 셀프 리프레시 모드에 진입시켜 셀의 데이타를 리프레시하는 셀프 리프레시 모드 진입방법을 제공하는데에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 셀프 리프레시 모드 진입방법은, 더미 워드라인 프리차지 신호(DWLP)와 셀프 리프레쉬 인에이블 신호(SRE)를 논리조합하여 더미 워드라인을 인에이블 시키는 과정과; 상기 더미 워드라인이 인에이블되면 더미 워드라인 인에이블 센스 앰프가 동작되어 더미 셀의 전압을 감지하여 누설전류에 의한 전압강하를 감지하는 과정과; 상기 더미 셀의 전압이 감지되면 노멀 센스 앰프들이 셀의 데이타를 읽기 전에 셀프 리프레쉬 모드 인에이블 신호(/SRME)가 인에이블되어 셀프 리프레쉬를 인에이블시킴으로써 셀을 리프레쉬 시키는 과정을 구비하였다.
이하, 본 발명을 첨부한 도면을 참조하여 더 상세히 설명하기로 한다.
본 발명의 셀프 리프레시 모드 진입방법을 제공하기 위한 회로는 제1도의 (a)에 도시한 바와 같이, 라스 신호(Row Address Strobe 이하 RAS라 칭함)를 버퍼링하여 더미 워드라인 인에이블 신호(DWLE)를 출력하는 라스 버퍼(101)와; 상기 라스 버퍼(101)로 부터 출력되는 더미 워드라인 인에이블 신호(DWLE)와 논리 조합하여 더미 워드라인(DWL)을 인에이블 시키기 위한 셀프 리프레시 인에이블 신호(Self Refresh Enable 이하 SRE라 칭함)를 출력하는 셀프 리프레시 제어회로(102); 워드라인 인에이블 신호 및 로오 어드레스 프리디코더 신호를 입력받아 셀 어레이 블럭(104)의 워드라인을 인에이블 시키는 로오 디코더(103); 상기 라스 버퍼(101)로 부터 출력된 더미 워드라인 인에이블 신호(DWLE) 및 셀프 리프레시 모니터 전압(Self Refresh Monitor Voltage 이하 Vrefsr라 칭함)을 입력받아 셀프 리프레시 모드 인에이블(Self Refresh Mode Enable) 신호(/SRME)를 인에이블시켜 씨비알(CBR) 상태로 메모리 소자(DRAM)의 셀을 리프레시 시키는 더미 워드라인 인에이블 센스 앰프(Dummy Word Line Enable Sense Amp)(105)를 포함하여 구성한다.
먼저, 라스 버퍼(101)로 부터 제1도의 (b)와 같은 라스 신호(RAS)의 제어를 받아, 더미 워드라인 프리차지 신호(Dummy Word Line Precharge 이하 DWLP라 칭함)가 인에이블되어 더미셀에 데이타 '하이'를 저장한 후, 일정시간이 지나면 셀프 리프레시 제어회로(102)로 부터 출력되는 셀프 리프레시 인에이블 신호(SRE)와 조합으로 더미 워드라인(DWL)이 인에이블되게 된다.
상기 셀프 리프레시 인에이블 신호(SRE)는, 종전과 같이 셀프 리프레시에 진입시키는 신호이므로, 이 시간(통상 100μ sec정도) 동안 메모리 소자의 제어신호 변화가 없으면 인에이블 된다.
제1도의 (b)와 같이 상기 셀프 리프레시 인에이블 신호(SRE)가 인에이블 되면, 더미 워드라인 프리차지(DWLP)신호와 조합으로 더미 워드라인 인에이블(DWLE) 신호가 인에이블되어, 제1도의 더미 워드라인 인에이블 센스 앰프(105)가 동작하여 더미셀의 전압을 감지하게 된다.
여기서, 상기 더미 워드라인 인에이블 센스 앰프(105)로 입력되는 셀프 리프레시 모니터 전압(Vrefsr)은 할프(Half) 전원전압(1/2Vcc)의 값으로 주어지며, -통상 비트라인 프리차지(Bit Line Precharge) 전압(VBLP)이 데이타 '하이' 마진(Margin)을 확보하기 위해 반전위(1/2Vcc:100∼200mV정도임)-비트라인 프리차지 전압(VBLP)보다 100∼200mV 정도 높은 값이 되고, 이것이 더미셀의 누설전류에 의한 전압강하를 감지하여, 노멀 센스 앰프(제2도의 203)들이 셀의 데이타를 읽어낼 수 없는 상태에 도달하기 전에, 셀프 리프레시 모드 인에이블 신호(/SRME)가 인에이블되어, 셀프 리프레시 모드를 인에이블시켜 씨비알(CBR) 상태로 메모리 소자(DRAM)의 셀을 리프레시 시킨다.
여기서, 상기 더미셀의 누설 전류에 따른 전압강하를 직접 검출하므로 최적시각에 셀프 리프레시 모드에 진입시킬 수 있다.
제2도는 본 발명의 셀프 리프레쉬 모드 진입방법을 설명하기 위한 제2 실시 예시도로써, 제1도의 (a)에 도시한 바와 같이 사용된 회로를 셀 어레이 블럭(201) 별로 1개 이상 설치한 후, 이들 신호의 조합에 의해 가장 빨리 인에에블되는 신호에 의해 셀프 리프레시 모드에 진입시키는 방법으로, 프로세서 변화에 따라 더미셀의 셀 마진 차이나 더미셀의 결함시에도 정상적인 동작을 수행할 수 있도록 한 것이다.
각 서브 블럭(Sub Block)의 더미 워드라인 인에이블 센스 앰프(202)에서 셀프 리프레시 모드 인에이블 신호(SRME)가 추출되면, 낸드 게이트(G1,G2) 및 노아게이트(G3)를 통하여 이것의 조합으로 셀프 리프레시 모드 인에이블 토탈 신호(Self Refresh Mode Enable Total 이하 /SRMET라 칭함)가 만들어 진다.
이상에서 설명한 본 발명의 셀프 리프레시 모드 진입방법을 반도체 기억소자의 내부에 구현하게 되면, 외부 조건 전압이나 온도변화 및 내부 조건, 즉 프로세서에 따른 변화에 적응하여 최적 시간에만 셀프 리프레시 모드를 인에이블 시키므로 저전력을 소비하는 메모리 소자(DRAM)를 구현할 수 있는 효과가 있다.

Claims (3)

  1. 반도체 기억소자에 있어서, 더미 워드라인 프리차지 신호(DWLP)와 셀프 리프레쉬 인에이블 신호(SRE)를 논리조합하여 더미 워드라인을 인이에이블 시키는 과정과, 상기 더미 워드라인이 인에이블되면 더미 워드라인 인에이블 센스 앰프가 동작되어 더미 셀의 전압을 감지하여 누설전류에 의한 전압강하를 감지하는 과정과, 상기 더미 셀의 전압이 감지되면 노멀 센스 앰프들이 셀의 데이타를 읽기 전에 셀프 리프레쉬 모드 인에이블 신호(/SRME)가 인에이블되어 셀프 리프레쉬를 인에이블시킴으로써 셀을 리프레쉬를 시키는 과정을 구비하는 것을 특징으로 하는 전류소모를 줄일 수 있는 셀프 리프레쉬 모드 진입방법.
  2. 제1항에 있어서, 상기 더미셀의 데이타는 더미 워드라인 프리차지 신호(DWLP)에 의해 데이타를 '로직하이'로 프리차지 시키는 것을 특징으로 하는 셀프 리프레시 모드 진입 방법.
  3. 제1항에 있어서, 상기 회로를 메모리 소자의 각 셀 어레이 블럭에 각각 위치시켜 이들 신호의 조합에 의해 셀프 리프레시 모드로 진입하는 것을 특징으로 하는 셀프 리프레시 모드 진입 방법.
KR1019940040586A 1994-12-31 1994-12-31 전류소모를 줄일 수 있는 셀프 리프레쉬 모드 진입방법 KR0170894B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940040586A KR0170894B1 (ko) 1994-12-31 1994-12-31 전류소모를 줄일 수 있는 셀프 리프레쉬 모드 진입방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940040586A KR0170894B1 (ko) 1994-12-31 1994-12-31 전류소모를 줄일 수 있는 셀프 리프레쉬 모드 진입방법

Publications (2)

Publication Number Publication Date
KR960025737A KR960025737A (ko) 1996-07-20
KR0170894B1 true KR0170894B1 (ko) 1999-03-30

Family

ID=19406222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940040586A KR0170894B1 (ko) 1994-12-31 1994-12-31 전류소모를 줄일 수 있는 셀프 리프레쉬 모드 진입방법

Country Status (1)

Country Link
KR (1) KR0170894B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817317B1 (ko) * 2006-02-20 2008-03-31 엠텍비젼 주식회사 하나의 오실레이터를 구비한 메모리 장치 및 리프레쉬 제어방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641912B1 (ko) * 1998-12-24 2007-07-12 주식회사 하이닉스반도체 셀 누설전류 감지장치
US6483764B2 (en) * 2001-01-16 2002-11-19 International Business Machines Corporation Dynamic DRAM refresh rate adjustment based on cell leakage monitoring

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817317B1 (ko) * 2006-02-20 2008-03-31 엠텍비젼 주식회사 하나의 오실레이터를 구비한 메모리 장치 및 리프레쉬 제어방법

Also Published As

Publication number Publication date
KR960025737A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
KR100355226B1 (ko) 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치
US7310284B2 (en) Page access circuit of semiconductor memory device
KR100298432B1 (ko) 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
US6118713A (en) Device and method for stress testing a semiconduction memory
US5969981A (en) Semiconductor memory device employing ferroelectric memory cell, attaining low power consumption while preventing deterioration of ferroelectric
KR100502659B1 (ko) 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치
US7307901B2 (en) Apparatus and method for improving dynamic refresh in a memory device
US6219292B1 (en) Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method
US6738282B2 (en) Random access memory and method for controlling operations of reading, writing, and refreshing data of the same
US5740118A (en) Semiconductor memory device
KR20060054822A (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
KR100282383B1 (ko) 디스터브 테스트 모드 및 셀프 리프레쉬 모드에서 기판 전압의절대값을 낮게 할 수 있는 반도체 기억 장치
US6894942B2 (en) Refresh control circuit and method for semiconductor memory device
KR0170894B1 (ko) 전류소모를 줄일 수 있는 셀프 리프레쉬 모드 진입방법
US5694365A (en) Semiconductor memory device capable of setting the magnitude of substrate voltage in accordance with the mode
US5619457A (en) Dynamic semiconductor memory device that can control through current of input buffer circuit for external input/output control signal
US5331595A (en) Semiconductor memory device having IO line pair to be equalized and divided into blocks and operating method thereof
JPH05205465A (ja) 半導体メモリ装置
US5768200A (en) Charging a sense amplifier
KR100699825B1 (ko) 비트 라인 누설 전류에 따라 감지 증폭 타이밍을 제어하는반도체 메모리 장치 및 그 구동 방법
KR100396704B1 (ko) 비트라인 프리차지 회로
JP4026772B2 (ja) Ｄｒａｍ
JP2007280606A (ja) Ｄｒａｍチップ
KR0130170B1 (ko) 비트라인 프리차지 회로
KR940008714B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 감지장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee