TWI416724B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI416724B
TWI416724B TW097141638A TW97141638A TWI416724B TW I416724 B TWI416724 B TW I416724B TW 097141638 A TW097141638 A TW 097141638A TW 97141638 A TW97141638 A TW 97141638A TW I416724 B TWI416724 B TW I416724B
Authority
TW
Taiwan
Prior art keywords
gate
source
semiconductor device
substrate
width
Prior art date
Application number
TW097141638A
Other languages
English (en)
Other versions
TW200933887A (en
Inventor
Kazutaka Takagi
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW200933887A publication Critical patent/TW200933887A/zh
Application granted granted Critical
Publication of TWI416724B publication Critical patent/TWI416724B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8124—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

半導體裝置
本發明是關於在高頻頻帶所使用的半導體裝置，尤其是關於使用GaN等達到飽和電子速度的高電場的半導體材料，減低通路電阻的平面構造的半導體裝置。
在高頻頻帶所使用的半導體裝置，例如微波電力放大裝置是由：場效應型電晶體等的主動元件及電阻或電容器等的被動元件。傳送高頻訊號的微波帶狀線路等的電路元件所構成。
這些電路元件是例如被形成在半絕緣性基板上。在半絕緣性基板的背面形成有接地用電極。又，欲接地電路元件時，例如經由貫通半絕緣性基板的貫通孔(VIA)，電性地連接有設於半絕緣性基板上的電路元件與形成於半絕緣性基板的背面的接地用電極(例如，參照專利文獻1及專利文獻2)。
針對於具備選擇性地形成於半絕緣性半導體基板上的複數個活性領域的半導體裝置，已經被揭示(例如，參照專利文獻3)。
針對於將活性層領域藉由被形成於與閘極指狀物垂直方向的元件分離領域予以分割，藉此，擴大熱擴散路徑，來減低熱電阻的半導體裝置，已經被揭示(例如，參照專利文獻4)。
針對於具備將至少1個單胞分割成第1活性領域與第2活性領域的熱間隔件，為了熱擴散被選擇性地形成為第1活性領域與第2活性領域被補償所配置的高頻大電力半導體裝置，已經被揭示(例如，參照專利文獻5)。
第1圖是表示習知例的半導體裝置，第1(a)圖是表示模式性斷面構造圖，第1(b)圖是表示模式性平面圖案構成圖。
第1圖是表示習知例的半導體裝置，例如，如第1圖所示地，具備：基板10，及被配置於基板10上的GaN磊晶成長層12，及被配置於GaN磊晶成長層12上的AlGaN層18，及被配置於AlGaN層18上的源極20與汲極22，及被配置於AlGaN層18上的凹口部的閘極24，及形成於AlGaN層18與GaN磊晶成長層12的一部分的非活性領域(元件分離領域)14。在與GaN磊晶成長層12上的AlGaN層18之介面，形成有二維電子氣體(2DEG：Two Dimensional Electron Gas)層16。表示於第1圖的半導體裝置，是相當於HEMT(High Electron Mobility Transistor)。
在習知例的半導體裝置中，如第1圖所示地，為了減低源極20與閘極24間的通道電阻的源極電阻Rs的電阻值，將源極20正下方的AlGaN層18設定成較厚使之減低。另一方面，為了提昇施加於閘極24的閘極電壓的控制性，將閘極24正下方的AlGaN層18設定成較薄。
藉由將源極電阻Rs作成減低化，在汲極電流ID －汲極．源極電壓VDS 特性，可減低導通電阻，而可改善汲極電 流ID 的上昇特性。
如第1圖所示地，在習知例的半導體裝置中，源極20與閘極24間的閘極．源極間活性領域30(AA1 )的寬度WA1 ，及閘極24與汲極22間的閘極．汲極間活性領域(AA2 )的寬度WA2 為相等。
第2圖是表示習知例的半導體裝置的模式性平面圖案構成，第2(a)圖是表示單位元件的模式性平面圖案構成圖，第2(b)圖是表示擴大單位元件的通道寬度的半導體裝置的模式性平面圖案構成圖，第2(c)圖是表示將第2(b)圖的半導體裝置以汲極為中心朝源極/汲極方向折疊的半導體裝置的模式性平面圖案構成圖。
在習知例的半導體裝置中，與第1圖同樣，在被擴大的元件構造中，如第2(a)圖至第2(c)圖所示地，源極20與閘極24間的閘極．源極間活性領域30(AA1 )的寬度，及閘極24與汲極22間的閘極．汲極間活性領域32(AA2 )的寬度為相等。
又，第3圖是表示於習知例的半導體裝置的模式性平面圖案構成，第3(a)圖是表示第3(b)圖的A部分的擴大圖，第3(b)圖是表示整體的模式性平面圖案構成圖。
如第3圖所示，習知例的半導體裝置的整體的模式性平面圖案構成是具備：基板100，及被配置於基板100的第1表面，分別具有複數指狀物的閘極24，源極20及汲極22，及被配置於基板100的第1表面，閘極24，源極20與汲極22別地分別捆扎複數指狀物所形成的閘極端子 電極240，源極端子電極200與汲極端子電極220，及被配置於閘極24與源極20間的閘極．源極間活性領域30，及被配置於閘極24與汲極22間的閘極．汲極間活性領域32，及被連接於源極端子電極200的貫通孔260，閘極．源極間活性領域30的寬度，相等於閘極．汲極間活性領域32的寬度。
在第3圖的構成例中，各部的尺寸是例如，晶胞寬度W1是大約120μm，W2是大約80μm，晶胞長度W3是大約100μm，W4是大約120μm，閘極寬度WG是作為整體為100μm×6條×4晶胞＝2.4mm左右。
在第3圖的例子中，在源極端子電極200，從基板100的背面形成有貫通孔260，而在基板100的背面形成有接地導體。如此，欲接地電路元件，則經由貫通基板100的貫通孔260，電性地連接有設於基板100上的電路元件與形成在基板100的背面的接地導體。
又，閘極端子電極240是以搭接線端等被連接於周邊的電路元件，又，在汲極端子電極220是也以搭接線端等被連接於周邊的電路元件。
在習知的半導體裝置，源極20與閘極24間的閘極．源極間活性領域30的電場，是比閘極24及汲極22間的閘極．汲極間活性領域32的電場還低之故，因而在源極20與閘極24間的閘極．源極間活性領域30的電子速度較低。因電子速度較低，會增加通道電阻，其結果為會劣化高頻特性。
[專利文獻1]日本特開平2－288409號公報 [專利文獻2]日本特開2001－28425號公報 [專利文獻3]日本特開昭57－160148號公報(第2－3頁，第5圖) [專利文獻4]日本特開平8－213409號公報(第3頁，第1圖) [專利文獻5]美國專利第7,135,747號說明書(第6頁，FIG.2)
本發明的目的是在於提供抑制通道電阻的增加的半導體裝置。
本發明的目的是在於提供源極與閘極間的閘極．源極間活性領域的通道電阻被減低，作為其結果具有高頻特性的半導體裝置。
又，本發明的目的是在於提供藉由減低閘極．源極間活性領域及/或閘極．汲極間活性領域的寬度不連續，來緩和電場集中的半導體裝置。
依照用於達成上述目的的本發明的一態樣，提供一種半導體裝置，其特徵為：具備：基板；及被配置於上述基板的第1表面的閘極、源極與汲極；及被配置於上述閘極與上述源極間的閘極．源極間活性領域；及被配置於上述閘極與上述汲極間的閘極．汲極間活性領域；及被配置於上述閘極與上述源極及上述汲極的下部的上述基板上的活 性領域；及鄰接於上述活性領域，上述閘極．源極間活性領域與上述閘極．汲極間活性領域所配置的非活性領域，上述閘極．源極間活性領域的寬度比上述閘極．汲極間活性領域的寬度還寬廣。
依照本發明的其他態樣，提供一種半導體裝置，其特徵為：具備：基板；及被配置於上述基板的第1表面，分別具有複數指狀物的閘極，源極及汲極；及被配置於上述基板的第1表面，上述閘極，上述源極及上述汲極別地分別捆扎複數指狀物的閘極端子電極，源極端子電極及汲極端子電極；及被配置於上述閘極與上述源極間的閘極．源極間活性領域；及被配置於上述閘極與上述汲極間的閘極．汲極間活性領域；及被配置於上述閘極與上述源極及上述汲極的下部的上述基板上的活性領域；及鄰接於上述活性領域，上述閘極．源極間活性領域與上述閘極．汲極間活性領域所配置的非活性領域；及被連接於上述源極端子電極的貫通孔，上述閘極．源極間活性領域的寬度比上述閘極．汲極間活性領域的寬度還寬廣。
上述基板領域是具備GaN/GaAlN所成的異接面磊晶層，為其特徵者。
上述基板領域是具備GaN磊晶層，被配設於上述源極及上述汲極的下部的上述基板領域上的活性領域，是分別由源極擴散領域及汲極擴散領域所構成，為其特徵者。
上述基板領域是具有：SiC基板，GaN基板，在SiC基板上形成GaN磊晶層的基板，在Si基板上形成GaN磊 晶層的基板，在SiC基板上形成GaN/GaAlN所成的異接面磊晶層的基板，在藍寶石基板上形成GaN磊晶層的基板，藍寶石基板或金剛石基板，為其特徵者。
依照本發明，可提供抑制通道電阻的增加的半導體裝置。
又，依照本發明，可提供從源極至閘極間的源極．閘極間活性領域的通道電阻被減低，作為其結果具有高頻特性的半導體裝置。
又，依照本發明，可提供藉由減低源極．閘極間活性領域及/或汲極．閘極間活性領域的寬度不連續，來緩和電場集中的半導體裝置。
以下，參照圖式，來說明本發明的實施形態。在以下的圖式記載中，在同一或類似部分附於同一或類似符號。但是，圖式是模式性者，須注意與現實者不相同。又，當然在圖式互相間也包含互相的尺寸關係或比率不相同的部分。
又，表示於以下的實施形態，是例示將本發明的技術性思想予以具體化所用的裝置或方法者，本發明的技術性思想是並不是將各構成零件的配置等特定在下述者。本發明的技術性思想是在申請專利範圍內可做各種變更。
[第1實施形態]
(電子速度的電場依存性) GaN的電子有效質量是0.19m0 ，為GaAs的3倍左右的大小之故，因而低電場移動度是比GaAs的情形還小。在此，m0 是表示電子的靜止質量(Electron rest mass)。在無雜質散射的HEMT構造，低電場移動度是在室溫為1000~1500cm2 /V．s左右。但是，決定被施加有高電場的實動作狀態的HEMT的速度性能，電子速度比電子移動度更具支配性。
GaN的電導特性的一例，將GaN的電子速度的電場依存性的計算結果與Si，GaAs對比，表示於第4圖(J.D.Albrecht et al.,J.Appl.Phys.83,4777(1988))。如第4圖所示地，峰值速度是在室溫為2.8×107 cm2 /V．s，GaAs的大約1.5倍。另一方面，峰值速度所得到的電場(峰值電場)，在GaN有180kV/cm，而與GaAs的數kv/cm相比較就很大。此為傳導帶的谷(Valley)與有效質量重的衛星谷(Valley)之能隙在GaN為2.0eV而與GaAs的0.33eV相比較較大所致。因此，在GaN中，峰值速度是較高，惟峰值電場也高。又，在第4圖中，也表示著Si，SiC時的電子速度與電場之關係。
在本發明的第1實施形態的半導體裝置中，尤其是使用GaN等達到飽和電子速度的電場高的半導體材料，為了減低通道電阻，將閘極．源極間活性領域30的寬度設定成比閘極．汲極間活性領域32的寬度還寬廣。
在本發明的第1實施形態的半導體裝置中，汲極20 與閘極24間的閘極．源極間活性領域30的通道電阻被減低，作為其結果，具有高頻特性。
又，在本發明的第1實施形態的半導體裝置中，藉由減低閘極．源極間活性領域30及/或閘極．汲極間活性領域32的寬度不連續來緩和電場集中。
(元件構造) 第5圖是表示本發明的第1實施形態的半導體裝置，第5(a)圖是表示模式性斷面構造圖，第5(b)圖是表示模式性平面圖案構成圖。
本發明的第1實施形態的半導體裝置，是如第5(a)圖及第5(b)圖所示地，具備：基板領域(10，12，18)；及被配置於基板領域(10，12，18)的第1表面的閘極24，源極20與汲極22；及被配置於閘極24與源極20間的閘極．源極間活性領域30；及被配置於閘極24與汲極22間的閘極．汲極間活性領域32；及被配置於閘極24與源極20及汲極22的下部的基板領域(10，12，18)上的活性領域(省略圖示)；及鄰接於活性領域，閘極．源極間活性領域30與閘極．汲極間活性領域32所配置的非活性領域(元件分離領域)14，閘極．源極間活性領域30的寬度WA1 比閘極．汲極間活性領域32的寬度WA2 還寬廣。
又，具體來說，本發明的第1實施形態的半導體裝置，是如第5(a)圖及第5(b)圖所示地，具備：基板10，及被配置於基板10上的GaN磊晶成長層12，及被配置於 GaN磊晶成長層12上的AlGaN層18，及被配置於AlGaN層18上的源極20，閘極24與汲極22，及被形成於AlGaN層18與GaN磊晶成長層12的一部分的非活性領域(元件分離領域)14，閘極．源極間活性領域30的寬度WA1 ，為比閘極．汲極間活性領域32的寬度WA2 還寬廣。
在GaN磊晶成長層12上的AlGaN層18的介面，形成有2DEG層16。表示於第5圖的半導體裝置，構成著HEMT。
本發明的第1實施形態的半導體裝置，是如第5(a)圖及第5(b)圖所示地，為了減低源極20，與閘極24間的通道電阻的源極電阻Rs的電阻值，將源極20與閘極24間的閘極．源極間活性領域30(AA1 )的寬度WA1 設定成比閘極24與汲極22間的閘極．汲極間活性領域32(AA2 )的寬度WA2 較寬廣。
作為結果，本發明的第1實施形態的半導體裝置，是使得互相電導gm上昇，可得到優異的高頻特性。
又，在本發明的第1實施形態的半導體裝置中，藉由將源極電阻Rs予以減低化，在汲極電流ID －汲極．源極電壓VDS 特性，可將導通電阻予以減低化，可改善汲極電流ID 的上昇特性。
因此，在本發明的第1實施形態的半導體裝置中，可得到高電壓且高電流的高頻半導體裝置。
又，在本發明的第1實施形態的半導體裝置中，作為 平面圖案構成例，可適用以下的平面圖案構成例1至7。
(平面圖案構成例1) 第7圖是表示在本發明的第1實施形態的半導體裝置中，構成例1的模式性平面圖案圖，表示對應於第5(b)圖的模式性平面圖案圖。在第7圖的例子中，閘極．汲極間活性領域32的寬度WA2 ，是比閘極．源極間活性領域30的寬度WA1 還狹小，且從閘極24朝汲極22具有一定寬度，為其特徵者。在第7圖的例子中，源極領域的寬度WS ，是相等於閘極．源極間活性領域30的寬度WA1 。另一方面，汲極領域的寬度WD ，是以閘極．汲極間活性領域32的寬度WA2 所規定。
(平面圖案構成例2) 第8圖是表示本發明的第1實施形態的半導體裝置中，構成例2的模式性平面圖案圖。在第8圖的例子中，閘極．源極間活性領域30的寬度，具有從源極20朝閘極24直線地變狹小的推拔形狀(推拔角度θ)，為其特徵者。又，在第8圖的例子中，閘極．汲極間活性領域32的寬度WA2 ，是比閘極．源極間活性領域30的寬度WA1 還狹小，且從閘極24朝汲極22具有一定寬度，為其特徵者。
(平面圖案構成例3) 第9圖是表示本發明的第1實施形態的半導體裝置中 ，構成例3的模式性平面圖案圖。在第9圖的例子中，閘極．源極間活性領域30的寬度，具有從源極20朝閘極24曲線地變狹小的推拔形狀(比第8圖的推拔角度θ還小的推拔角度θ)，為其特徵者。又，在第9圖的例子中，閘極．汲極間活性領域32的寬度WA2 ，是比閘極．源極間活性領域30的寬度WA1 還狹小，且從閘極24朝汲極22具有一定寬度，為其特徵者。
(平面圖案構成例4) 第10圖是表示本發明的第1實施形態的半導體裝置中，構成例4的模式性平面圖案圖。在第10圖的例子中，閘極．源極間活性領域30的寬度，具有從源極20朝閘極24直線地變狹小的推拔形狀(推拔角度θ)，為其特徵者。又，在第8圖的例子中，閘極．汲極間活性領域32的寬度WA2 ，是比閘極．源極間活性領域30的寬度WA1 還狹小，且從閘極24朝汲極22具有一定寬度，為其特徵者。
在第10圖的例子中，與第8圖的例子相比較，推拔角度θ較大。因此，閘極24端的閘極．源極間活性領域30的寬度wA1 者，比一定寬度的閘極．汲極間活性領域32的寬度WA2 還大。
(平面圖案構成例5) 第11圖是表示本發明的第1實施形態的半導體裝置 中，構成例5的模式性平面圖案圖。在第11圖的例子中，閘極．源極間活性領域30的寬度WA1 ，具有從源極20朝閘極24階段地變狹小的推拔形狀(推拔角度θ)，為其特徵者。又，閘極．汲極間活性領域32的寬度WA2 ，是從閘極24朝汲極22具有直線地變狹小的推拔形狀(推拔角度α)，為其特徵者。
(平面圖案構成例6) 第12圖是表示本發明的第1實施形態的半導體裝置中，構成例6的模式性平面圖案圖。在第12圖的例子中，閘極．源極間活性領域30的寬度WA1 ，具有從源極20朝閘極24曲線地變狹小的推拔形狀，為其特徵者。又，在第12圖的例子中，閘極．汲極間活性領域32的寬度WA2 ，是從閘極24朝汲極22具有曲線地變狹小的推拔形狀，為其特徵者。
(平面圖案構成例7) 第13圖是表示本發明的第1實施形態的半導體裝置中，構成例7的模式性平面圖案圖。在第13圖的例子中，閘極．源極間活性領域30的寬度WA1 ，具有從源極20朝閘極24曲線地變狹小的推拔形狀，為其特徵者。又，在第13圖的例子中，閘極．汲極間活性領域32的寬度WA2 ，是比閘極．源極間活性領域30的寬度WA1 還狹小，且從閘極24朝汲極22具有一定寬度，為其特徵者。
在第13圖的例子中，與第9圖的例子相比較，閘極24端的閘極．源極間活性領域30的寬度WA1 者，比一定寬度的閘極．汲極間活性領域32的寬度WA2 還大。
依照本發明的第1實施形態的半導體裝置，可提供抑制通道電阻的增加的半導體裝置。
又，依照本發明的第1實施形態的半導體裝置，可提供從源極至閘極間的源極．閘極間活性領域的通道電阻被減低，作為其結果具有高頻特性的半導體裝置。
(平面圖案構成例8) 第14圖是表示本發明的第1實施形態的半導體裝置中，構成例8模式性平面圖案圖。在第14圖的例子中，閘極．源極間活性領域30的寬度WA1 ，具有從源極20朝閘極24階段地變狹小的推拔形狀，為其特徵者。
在第14圖的例子中，與第13圖同樣地，閘極24端的閘極．源極間活性領域30的寬度WA1 者，比一定寬度的閘極．汲極間活性領域32的寬度WA2 還大。
依照本發明的第1實施形態的半導體裝置，可提供抑制通道電阻的增加的半導體裝置。
又，依照本發明的第1實施形態的半導體裝置，可提供從源極至閘極間的源極．閘極間活性領域的通道電阻被減低，作為其結果具有高頻特性的半導體裝置。
又，依照本發明的第1實施形態的半導體裝置，可提供藉由減低源極．閘極間活性領域及/或汲極．閘極間活 性領域的寬度不連續，來緩和電場集中的半導體裝置。
[第2實施形態]
(元件構造) 第6圖是表示本發明的第2實施形態的半導體裝置，第6(a)圖是表示模式性斷面構造圖，第6(b)圖是表示模式性平面圖案構成圖。
本發明的第2實施形態的半導體裝置，是如第6(a)圖及第6(b)圖所示地，具備：基板領域(10，12)；及被配置於基板領域(10，12)的第1表面的源極領域26與汲極領域28；及被配置於基板領域(10，12)的第1表面的閘極24；及被配置於源極領域26上的源極20；及被配置於汲極領域28上的汲極22；及被配置於閘極24與源極20間的閘極．源極間活性領域30；及被配置於閘極24與汲極22間的閘極．汲極間活性領域32；及被配置於閘極24與源極20及汲極22的下部的基板領域(10，12)上的活性領域(省略圖式)；及鄰接於活性領域，閘極．源極間活性領域30及閘極．汲極間活性領域32所配置的非活性領域(元件分離領域)14，閘極．源極間活性領域30的寬度WA1 ，比閘極．汲極間活性領域32的寬度WA2 還寬廣。
更具體來說，本發明的第2實施形態的半導體裝置，是如第6(a)圖及第6(b)圖所示地，具備：基板10；及被配置於基板10上的GaN磊晶成長層12；及被配置於GaN磊晶成長層12上的源極領域26與汲極領域28；及被配 置於源極領域26上的源極20；及被配置於GaN磊晶成長層12上的閘極24；及被配置於汲極領域28上的汲極22；及被形成於GaN磊晶成長層12的一部分的非活性領域(元件分離領域)14。在GaN磊晶成長層12與閘極24之介面，形成有肖特是接點(Schottky Contact)。在表示於第5圖的半導體裝置中，構成有金屬－半導體場效電晶體(MESFET：Metal Semiconductor Field Effect Transistor)。
本發明的第2實施形態的半導體裝置，是如第6(a)圖及第6(b)圖所示地，為了減低源極20與閘極24間的通道電阻的源極電阻Rs的電阻值，將源極20與閘極24間的閘極．源極間活性領域30(AA1 )的寬度WA1 ，與閘極24與汲極22間的閘極．汲極間活性領域32(AA2 )的寬度WA2 相比較設定較寬廣。藉由將源極電阻Rs予以減低化，把施加於閘極24與源極20間的電壓以相對性低的電壓，到達至峰值電場而可將電子速度達到峰值速度。
作為結果，本發明的第2實施形態的半導體裝置，是上昇互相電導gm，可得到優異的高頻特性。
又，在本發明的第2實施形態的半導體裝置中，藉由將源極電阻Rs予以減低化，在汲極電流ID －汲極，源極電壓VDS 特性中，將導通電阻予以減低化，而可改善汲極電流ID 的上昇特性。
因此，在本發明的第2實施形態的半導體裝置中，可得到高電壓且高電流的高頻半導體裝置。
又，在本發明的第2實施形態的半導體裝置，也作為平面圖案構成例，可適用在第1實施形態所說明的平面圖案構成例1至7。
依照本發明的第2實施形態的半導體裝置，可提供抑制通道電阻的增加的半導體裝置。
又，依照本發明的第2實施形態的半導體裝置，可提供從源極至閘極間的源極．閘極間活性領域的通道電阻被減低，作為其結果具有高頻特性的半導體裝置。
又，依照本發明的第2實施形態的半導體裝置，可提供藉由減低源極．閘極間活性領域及/或汲極．閘極間活性領域的寬度不連續，來緩和電場集中的半導體裝置。
[第3實施形態]
第15圖是表示本發明的第3實施形態的半導體裝置，第15(a)圖是排列地配置m個單位元件來擴展通道寬度，而且以汲極22作為中心折疊源極20及閘極24的配置的半導體裝置的模式性平面圖案構成圖，第15(b)圖是表示單位元件的被擴大的模式性平面圖案構成圖。
在本發明的第3實施形態的半導體裝置中，基本性元件構造是也可適用第1實施形態的半導體裝置的HEMT，或是第2實施形態的半導體裝置的MESFET。
表示於第15(b)圖的單位元件的被擴大的模式性平面圖案構成，是與第5(b)圖或是第7圖的模式性平面圖案構成同樣。
(平面圖案構造的配置例) 在第15(a)圖中，也表示閘極．汲極間非活性領域的寬度WN 。在第15(a)圖中，汲極領域的寬度WD 是相等於閘極．汲極間活性領域(AA2 )32的寬度WA2 。又，成立著WN ＝2×WD 的關係。又成立著源極領域的寬度WS ＝WN ＋WD 的關係。因此，成立著寬度WS ＝WN ＋WD ＝2×WD ＋WD ＝3×WD 。
依照本發明的第3實施形態的半導體裝置，因排列地配置m個單位元件來擴展通道寬度，而且作成以汲極22作為中心折疊源極20及閘極24的配置的平面圖案，因此可得到多通道構造的半導體裝置。
依照本發明的第3實施形態的半導體裝置，可得單位元件的電流容量的2×m倍的電流容量。
依照本發明的第3實施形態的半導體裝置，可提供抑制通道電阻的增加的多通道構造的半導體裝置。
又，依照本發明的第3實施形態的半導體裝置，可提供從源極至閘極間的源極．閘極間活性領域的通道電阻被減低，作為其結果具有高頻特性的多通道構造的半導體裝置。
[第4實施形態]
第16圖是表示本發明的第4實施形態的半導體裝置，第16(a)圖是排列地配置m個單位元件來擴展通道寬度 ，而且以汲極22作為中心折疊源極20及閘極24的配置的半導體裝置的模式性平面圖案構成圖，第16(b)圖是表示單位元件的被擴大的模式性平面圖案構成圖。
在本發明的第4實施形態的半導體裝置中，基本性元件構造是也可適用第1實施形態的半導體裝置的HEMT，或是第2實施形態的半導體裝置的MESFET。
表示於第16(b)圖的單位元件的被擴大的模式性平面圖案構成，是與第1實施形態的半導體裝置的平面圖案構成例2(第8圖)同樣。
(平面圖案構造的配置例) 在第16(a)圖中，也表示閘極．汲極間非活性領域的寬度WN 。在第16(a)圖中，汲極領域的寬度WD 是相等於閘極．汲極間活性領域(AA2 )32的寬度WA2 。又，成立著WN ＝2×WD 的關係。又成立著源極領域的寬度WS ＝WN ＋WD 的關係。因此，成立著寬度WS ＝WN ＋WD ＝2×WD ＋WD ＝3×WD 。
依照本發明的第4實施形態的半導體裝置，因排列地配置m個單位元件來擴展通道寬度，而且作成以汲極22作為中心折疊源極20及閘極24的配置的平面圖案，因此可得到多通道構造的半導體裝置。
依照本發明的第4實施形態的半導體裝置，可得單位元件的電流容量的2×m倍的電流容量。
依照本發明的第4實施形態的半導體裝置，可提供抑 制通道電阻的增加的多通道構造的半導體裝置。
又，依照本發明的第4實施形態的半導體裝置，可提供從源極至閘極間的源極．閘極間活性領域的通道電阻被減低，作為其結果具有高頻特性的多通道構造的半導體裝置。
又，依照本發明的第4實施形態的半導體裝置中，可提供藉由減低閘極．源極間活性領域及/或汲極．閘極間活性領域的寬度不連續，來緩和電場集中的多通道構造的半導體裝置。
[第5實施形態]
第17圖是表示本發明的第5實施形態的半導體裝置，第17(a)圖是排列地配置m個單位元件來擴展通道寬度，而且以汲極22作為中心折疊源極20及閘極24的配置的半導體裝置的模式性平面圖案構成圖，第17(b)圖是表示單位元件的被擴大的模式性平面圖案構成圖。
在本發明的第5實施形態的半導體裝置中，基本性元件構造是也可適用第1實施形態的半導體裝置的HEMT，或是第2實施形態的半導體裝置的MESFET。
表示於第17(b)圖的單位元件的被擴大的模式性平面圖案構成，是與第1實施形態的半導體裝置的平面圖案構成例3(第9圖)同樣。
(平面圖案構造的配置例) 在第17(a)圖中，也表示閘極．汲極間非活性領域的寬度WN 。在第17(a)圖中，汲極領域的寬度WD 是相等於閘極．汲極間活性領域(AA2 )32的寬度WA2 。又，成立著WN ＝2×WD 的關係。又成立著源極領域的寬度WS ＝WN ＋WD 的關係。因此，成立著寬度WS ＝WN ＋WD ＝2×WD ＋WD ＝3×WD 。
依照本發明的第5實施形態的半導體裝置，因排列地配置m個單位元件來擴展通道寬度，而且作成以汲極22作為中心折疊源極20及閘極24的配置的平面圖案，因此可得到多通道構造的半導體裝置。
又，第18圖是表示本發明的第5實施形態的半導體裝置的模式性平面圖案構成，第18(a)圖是表示第18(b)圖的A部分的擴大圖，第18(b)圖是表示整體上模式性平面圖案構成圖。
本發明的第5實施形態的半導體裝置的整體上模式性平面圖案構成，是如第18圖所示地，具備：基板100；及被配置於基板100的第1表面，分別具有複數指狀物的閘極24，源極20及汲極22；及被配置於基板100的第1表面，閘極24，源極20及汲極22別地分別捆扎複數指狀物的閘極端子電極240，源極端子電極200及汲極端子電極220；及被配置於閘極24與源極20間的閘極．源極間活性領域30；及被配置於閘極24與汲極22間的閘極．汲極間活性領域32；及被連接於源極端子電極200的貫通孔260，閘極．源極間活性領域30的寬度比閘極． 汲極間活性領域32的寬度還寬廣。
在第18圖的構成例中，各部的尺寸是例如，晶胞寬度W1是大約120μm，W2是大約80μm，晶胞長度W3是大約100μm，W4是大約120μm，閘極寬度WG是作為整體為100μm×6條×4晶胞＝2.4mm左右。
在第18圖的例子中，在源極端子電極200，從基板100的背面形成有貫通孔260，而在基板100的背面形成有接地導體。如此，欲接地電路元件，則經由貫通基板100的貫通孔260，電性地連接有設於基板100上的電路元件與形成在基板100的背面的接地導體。
又，閘極端子電極240是以搭接線端等被連接於周邊的電路元件，又，在汲極端子電極220是也以搭接線端等被連接於周邊的電路元件。
依照本發明的第5實施形態的半導體裝置，可得單位元件的電流容量的2×m倍的電流容量。
依照本發明的第5實施形態的半導體裝置，可提供抑制通道電阻的增加的多通道構造的半導體裝置。
又，依照本發明的第5實施形態的半導體裝置，可提供從源極至閘極間的源極．閘極間活性領域的通道電阻被減低，作為其結果具有高頻特性的多通道構造的半導體裝置。
又，依照本發明的第5實施形態的半導體裝置，可提供藉由減低源極．閘極間活性領域及/或汲極．閘極間活性領域的寬度不連續，來緩和電場集中的多通道構造的半 導體裝置。
[其他的實施形態]
如上述地，本發明是藉由第1至第5實施形態所記載，惟進行此揭示的一部分的論述及圖式是應瞭解並不被限定於本發明者。由該揭示可瞭解熟習該項技術者可作各種代替實施形態，實施例及運用技術。
又，電力放大用半導體元件是不被限定於MESFET，HEMT，當然也可適用於LDMOS(Lateral Doped Metal－Oxide－Semiconductor)FET或HBT(Hetero－junction Bipolar Transistor)等其他放大元件。
又，與第3至第4實施形態同樣地，以表示於第1實施形態的半導體裝置的平面圖案構成例4至構成例7(第10圖至第13圖)的單位元件作為基本單位，也明瞭可提供多通道構造的半導體裝置。
又，第3至第4實施形態的半導體裝置也與第5實施形態[第18(b)圖]同樣地，也明瞭可實現作為整體上模式性平面圖案構成。
將表示於第1實施形態的半導體裝置的平面圖案構成例4至構成例8(第10圖至第14圖)的單位元件作為基本單位，俾將多通道構造的半導體裝置與第5實施形態[第18(b)圖]同樣，也明瞭可實現作為整體上模式性平面圖案構成。
又，基板領域是具備：SiC基板，GaN基板，在SiC 基板上形成GaN磊晶層的基板，在Si基板上形成GaN磊晶層的基板，在SiC基板上形成GaN/GaAlN所成的異接面磊晶層的基板，在藍寶石基板上形成GaN磊晶層的基板，藍寶石基板或金剛石基板都可以。
如此地，當然本發明是包括在此未記載的各種實施形態等。因此，本發明的技術性範圍是由上述說明僅藉由妥善的申請專利範圍的發明特定事項所決定者。
本發明的實施形態的半導體裝置，適用於具有SiC基板或GaN晶圓基板的半導體裝置，具有內部匹配型電力放大元件、電力MMIC(Monolithic Microwave Integrated Circuit)，微波電力放大器，毫波電力放大器等的寬廣適用領域。
10，100‧‧‧基板(半導體基板，半絕緣性基板)
12‧‧‧GaN磊晶成長層
14‧‧‧非活性領域(元件分離領域)
16‧‧‧二維電子氣體(2DEG)層
18‧‧‧AlGaN層
20‧‧‧源極
22‧‧‧汲極
24‧‧‧閘極
26‧‧‧源極領域
28‧‧‧汲極領域
30‧‧‧閘極．源極間活性領域(AA1 )
32‧‧‧閘極．汲極間活性領域(AA2 )
200‧‧‧源極端子電極
220‧‧‧汲極端子電極
240‧‧‧閘極端子電極
260‧‧‧貫通孔
α，θ‧‧‧推拔角度
WS ‧‧‧源極領域的寬度
WD ‧‧‧汲極領域的寬度
WN ‧‧‧閘極．汲極間非活性領域的寬度
WA1 ‧‧‧閘極．源極間活性領域的寬度
WA2 ‧‧‧閘極．汲極間活性領域的寬度
RS ‧‧‧源極電阻
第1圖是表示習知例的半導體裝置，(a)是表示模式性斷面構造圖，(b)是表示模式性平面圖案構成圖。
第2圖是表示習知例的半導體裝置的模式性平面圖案構成，(a)是表示單位元件的模式性平面圖案構成圖，(b)是表示擴展單位元件的通道寬度的半導體裝置的模式性平面圖案構成圖，(c)是表示以汲極作為中心朝源極/汲極方向折疊(b)的半導體裝置的半導體裝置的模式性平面圖案構成圖。
第3圖是表示習知例的半導體裝置的模式性平面圖案構成，(a)是表示(b)的A部分的擴大圖，(b)是表示整體上 的模式性平面圖案構成圖。
第4圖是表示GaN的導電特性的一例子，說明電子速度的電場依存性的特性圖。
第5圖是表示本發明的第1實施形態的半導體裝置，(a)是表示模式性斷面構造圖，(b)是表示模式性平面圖案構成圖。
第6圖是表示本發明的第2實施形態的半導體裝置，(a)是表示模式性斷面構造圖，(b)是表示模式性平面圖案構成圖。
第7圖是表示本發明的第1及第2實施形態的半導體裝置中，構成例1的模式性平面圖案圖。
第8圖是表示本發明的第1及第2實施形態的半導體裝置中，構成例2的模式性平面圖案圖。
第9圖是表示本發明的第1及第2實施形態的半導體裝置中，構成例3的模式性平面圖案圖。
第10圖是表示本發明的第1及第2實施形態的半導體裝置中，構成例4的模式性平面圖案圖。
第11圖是表示本發明的第1及第2實施形態的半導體裝置中，構成例5的模式性平面圖案圖。
第12圖是表示本發明的第1及第2實施形態的半導體裝置中，構成例6的模式性平面圖案圖。
第13圖是表示本發明的第1及第2實施形態的半導體裝置中，構成例7的模式性平面圖案圖。
第14圖是表示本發明的第1及第2實施形態的半導 體裝置中，構成例8的模式性平面圖案圖。
第15圖是表示本發明的第3實施形態的半導體裝置，(a)是表示擴展通道寬度，而且以汲極作為中心朝源極方向折疊的半導體裝置的模式性平面圖案構成圖，(b)是表示單位元件被擴大的模式性平面圖案構成圖。
第16圖是表示本發明的第4實施形態的半導體裝置，(a)是表示擴展通道寬度，而且以汲極作為中心朝源極方向折疊的半導體裝置的模式性平面圖案構成圖，(b)是表示單位元件被擴大的模式性平面圖案構成圖。
第17圖是表示本發明的第5實施形態的半導體裝置，(a)是表示擴展通道寬度，而且以汲極作為中心朝源極方向折疊的半導體裝置的模式性平面圖案構成圖，(b)是表示單位元件被擴大的模式性平面圖案構成圖。
第18圖是表示本發明的第5實施形態的半導體裝置的整體上的模式性平面圖案構成，(a)是表示(b)的A部分的擴大圖，(b)是表示整體上的模式性平面圖構成圖。
10‧‧‧基板(半導體基板，半絕緣性基板)
14‧‧‧非活性領域(元件分離領域)
16‧‧‧二維電子氣體(2DEG)層
18‧‧‧AlGaN層
20‧‧‧源極
22‧‧‧汲極
24‧‧‧閘極
30‧‧‧閘極．源極間活性領域(AA1 )
32‧‧‧閘極．汲極間活性領域(AA2 )
12‧‧‧GaN磊晶成長層

Claims (24)

  1. 一種半導體裝置，其特徵為：具備：基板領域；及被配置於上述基板領域的第1表面的閘極，源極與汲極；及被配置於上述閘極與上述源極間的閘極．源極間活性領域；及被配置於上述閘極與上述汲極間的閘極．汲極間活性領域；及被配置於上述閘極與上述源極及上述汲極的下部的上述基板上的活性領域；及鄰接於上述活性領域，上述閘極．源極間活性領域與上述閘極．汲極間活性領域所配置的非活性領域，上述閘極．源極間活性領域的寬度比上述閘極．汲極間活性領域的寬度還寬廣。
  2. 如申請專利範圍第1項所述的半導體裝置，其中，上述閘極．源極間活性領域的寬度，是從上述源極朝上述閘極具有直線地變狹小的推拔形狀。
  3. 如申請專利範圍第1項所述的半導體裝置，其中，上述閘極．源極間活性領域的寬度，是從上述源極朝上述閘極具有階段地變狹小的推拔形狀。
  4. 如申請專利範圍第1項所述的半導體裝置，其中，上述閘極．源極間活性領域的寬度，是從上述源極朝上述 閘極具有曲線地變狹小的推拔形狀。
  5. 如申請專利範圍第1項所述的半導體裝置，其中，上述閘極．汲極間活性領域的寬度，是從上述閘極朝上述汲極具有一定寬度。
  6. 如申請專利範圍第1項所述的半導體裝置，其中，上述閘極．汲極間活性領域的寬度，是從上述閘極朝上述汲極具有直線地變狹小的推拔形狀。
  7. 如申請專利範圍第1項所述的半導體裝置，其中，上述閘極．源極間活性領域的寬度，是從上述源極朝上述閘極具有階段地變狹小的推拔形狀。
  8. 如申請專利範圍第1項所述的半導體裝置，其中，上述閘極．汲極間活性領域的寬度，是從上述閘極朝上述汲極具有曲線地變狹小的推拔形狀。
  9. 如申請專利範圍第1項所述的半導體裝置，其中，具備以上述汲極為中心折疊上述閘極及上述源極的平面圖案形狀。
  10. 如申請專利範圍第1項所述的半導體裝置，其中，上述基板領域是具備GaN/GaAlN所成的異接面磊晶層。
  11. 如申請專利範圍第1項所述的半導體裝置，其中， 上述基板領域是具備GaN磊晶層，被配設於上述源極及上述汲極的下部的上述基板領域上的活性領域，是分別由源極擴散領域及汲極擴散領域所 構成。
  12. 如申請專利範圍第1項所述的半導體裝置，其中，上述基板領域是具有：SiC基板，GaN基板，在SiC基板上形成GaN磊晶層的基板，在Si基板上形成GaN磊晶層的基板，在SiC基板上形成GaN/GaAlN所成的異接面磊晶層的基板，在藍寶石基板上形成GaN磊晶層的基板，藍寶石基板或金剛石基板。
  13. 一種半導體裝置，其特徵為：具備：基板領域；及被配置於上述基板領域的第1表面，分別具有複數指狀物的閘極，源極及汲極；及被配置於上述基板領域的第1表面，上述閘極，上述源極及上述汲極別地分別捆扎複數指狀物所形成的閘極端子電極，源極端子電極及汲極端子電極；及被配置於上述閘極與上述源極間的閘極．源極間活性領域；及被配置於上述閘極與上述汲極間的閘極．汲極間活性領域；及被配置於上述閘極與上述源極及上述汲極的下部的上述基板上的活性領域；及鄰接於上述活性領域，上述閘極．源極間活性領域與上述閘極．汲極間活性領域所配置的非活性領域；及 被連接於上述源極端子電極的貫通孔，上述閘極．源極間活性領域的寬度比上述閘極．汲極間活性領域的寬度還寬廣。
  14. 如申請專利範圍第13項所述的半導體裝置，其中，上述閘極．源極間活性領域的寬度，是從上述源極朝上述閘極具有直線地變狹小的推拔形狀。
  15. 如申請專利範圍第13項所述的半導體裝置，其中，上述閘極．源極間活性領域的寬度，是從上述源極朝上述閘極具有階段地變狹小的推拔形狀。
  16. 如申請專利範圍第13項所述的半導體裝置，其中，上述閘極．源極間活性領域的寬度，是從上述源極朝上述閘極具有曲線地變狹小的推拔形狀。
  17. 如申請專利範圍第13項所述的半導體裝置，其中，上述閘極．汲極間活性領域的寬度，是從上述閘極朝上述汲極具有一定寬度。
  18. 如申請專利範圍第13項所述的半導體裝置，其中，上述閘極．汲極間活性領域的寬度，是從上述閘極朝上述汲極具有直線地變狹小的推拔形狀。
  19. 如申請專利範圍第13項所述的半導體裝置，其中，上述閘極．源極間活性領域的寬度，是從上述源極朝上述閘極具有階段地變狹小的推拔形狀。
  20. 如申請專利範圍第13項所述的半導體裝置，其中，上述閘極．汲極間活性領域的寬度，是從上述閘極朝上述汲極具有曲線地變狹小的推拔形狀。
  21. 如申請專利範圍第13項所述的半導體裝置，其中，具備以上述汲極為中心折疊上述閘極及上述源極的平面圖案形狀。
  22. 如申請專利範圍第13項所述的半導體裝置，其中，上述基板領域是具備GaN/GaAlN所成的異接面磊晶層。
  23. 如申請專利範圍第13項所述的半導體裝置，其中，上述基板領域是具備GaN磊晶層，被配設於上述源極及上述汲極的下部的上述基板領域上的活性領域，是分別由源極擴散領域及汲極擴散領域所構成。
  24. 如申請專利範圍第13項所述的半導體裝置，其中，上述基板領域是具有：SiC基板，GaN基板，在SiC基板上形成GaN磊晶層的基板，在Si基板上形成GaN磊晶層的基板，在SiC基板上形成GaN/GaAlN所成的異接面磊晶層的基板，在藍寶石基板上形成GaN磊晶層的基板，藍寶石基板或金剛石基板。
TW097141638A 2007-10-31 2008-10-29 半導體裝置 TWI416724B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007282942A JP2009111217A (ja) 2007-10-31 2007-10-31 半導体装置

Publications (2)

Publication Number Publication Date
TW200933887A TW200933887A (en) 2009-08-01
TWI416724B true TWI416724B (zh) 2013-11-21

Family

ID=40289375

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097141638A TWI416724B (zh) 2007-10-31 2008-10-29 半導體裝置

Country Status (5)

Country Link
US (1) US8546852B2 (zh)
EP (1) EP2056351B1 (zh)
JP (1) JP2009111217A (zh)
KR (1) KR101037542B1 (zh)
TW (1) TWI416724B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2954589B1 (fr) * 2009-12-23 2012-12-28 Thales Sa Transistor a haute mobilite electronique.
JP5751404B2 (ja) * 2010-08-23 2015-07-22 サンケン電気株式会社 半導体装置
JP5960961B2 (ja) * 2010-11-16 2016-08-02 キヤノン株式会社 固体撮像素子及び撮像システム
JP5751074B2 (ja) * 2011-08-01 2015-07-22 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5562921B2 (ja) * 2011-10-21 2014-07-30 株式会社東芝 半導体装置
US9379231B2 (en) * 2012-02-17 2016-06-28 Infineon Technologies Americas Corp. Transistor having increased breakdown voltage
US9070755B2 (en) 2012-02-17 2015-06-30 International Rectifier Corporation Transistor having elevated drain finger termination
KR101946009B1 (ko) 2012-10-11 2019-02-08 삼성전자주식회사 고전자이동도 트랜지스터 및 그 구동방법
KR102065113B1 (ko) 2013-05-01 2020-01-10 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조 방법
CN105990353B (zh) * 2015-01-28 2019-01-11 旺宏电子股份有限公司 存储器结构及其制造方法
US10199470B2 (en) * 2016-11-08 2019-02-05 Raytheon Company Field effect transistor having staggered field effect transistor cells
JP2020098829A (ja) * 2018-12-17 2020-06-25 株式会社ナノマテリアル研究所 パワーデバイスの製造方法およびそれにより製造されるパワーデバイス
DE102020112069B4 (de) * 2020-02-27 2022-03-03 Taiwan Semiconductor Manufacturing Co. Ltd. Source-leckstromunterdrückung durch source-umgebende gate-struktur und verfahren zur herstellung der gate-struktur
US11637177B2 (en) * 2020-04-13 2023-04-25 Innoscience (Zhuhai) Technology Co., Ltd. III-nitride semiconductor device with non-active regions to shape 2DEG layer
US20230197846A1 (en) * 2021-12-17 2023-06-22 Infineon Technologies Austria Ag Power semiconductor device and methods of producing a power semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4313124A (en) * 1979-05-18 1982-01-26 Canon Kabushiki Kaisha Liquid jet recording process and liquid jet recording head
US20030168699A1 (en) * 2002-03-05 2003-09-11 Tatsuya Honda Transistor
DE10301939A1 (de) * 2003-01-20 2004-09-09 Infineon Technologies Ag Feldeffekttransistor
US20060065912A1 (en) * 2004-09-24 2006-03-30 Robert Beach Non-planar III-nitride power device having a lateral conduction path
US20070102726A1 (en) * 2005-10-31 2007-05-10 Ryota Watanabe Semiconductor device for improving channel mobility

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4940484A (zh) * 1972-08-03 1974-04-16
US4313126A (en) * 1979-05-21 1982-01-26 Raytheon Company Field effect transistor
JPS57160148A (en) 1981-03-30 1982-10-02 Toshiba Corp Microwave integrated circuit device
JPS63175481A (ja) * 1987-01-16 1988-07-19 Hitachi Ltd 半導体装置
JPH07118619B2 (ja) 1989-04-27 1995-12-18 三菱電機株式会社 抵抗帰還型増幅器
JPH08203923A (ja) * 1995-01-23 1996-08-09 Oki Electric Ind Co Ltd 半導体素子及びその製造方法
JPH08213409A (ja) 1995-02-06 1996-08-20 Nec Corp 半導体装置
JPH10189618A (ja) 1996-12-24 1998-07-21 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
FR2787645B1 (fr) 1998-12-18 2001-03-09 Valeo Equip Electr Moteur Machine electrique tournante a aimants permanents et a reluctance possedant des capacites de defluxage ameliorees
JP2001028425A (ja) 1999-07-15 2001-01-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3971062B2 (ja) * 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
US6774434B2 (en) * 2001-11-16 2004-08-10 Koninklijke Philips Electronics N.V. Field effect device having a drift region and field shaping region used as capacitor dielectric
US8174048B2 (en) 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
US7135747B2 (en) * 2004-02-25 2006-11-14 Cree, Inc. Semiconductor devices having thermal spacers
WO2007041710A2 (en) * 2005-10-04 2007-04-12 Nitronex Corporation Gallium nitride material transistors and methods for wideband applications
JP5200323B2 (ja) * 2005-12-22 2013-06-05 三菱電機株式会社 高周波半導体装置
JP2007243018A (ja) * 2006-03-10 2007-09-20 Toshiba Corp 半導体装置のセル配置方法
JP5052807B2 (ja) * 2006-03-29 2012-10-17 古河電気工業株式会社 半導体装置及び電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4313124A (en) * 1979-05-18 1982-01-26 Canon Kabushiki Kaisha Liquid jet recording process and liquid jet recording head
US20030168699A1 (en) * 2002-03-05 2003-09-11 Tatsuya Honda Transistor
DE10301939A1 (de) * 2003-01-20 2004-09-09 Infineon Technologies Ag Feldeffekttransistor
US20060065912A1 (en) * 2004-09-24 2006-03-30 Robert Beach Non-planar III-nitride power device having a lateral conduction path
US20070102726A1 (en) * 2005-10-31 2007-05-10 Ryota Watanabe Semiconductor device for improving channel mobility

Also Published As

Publication number Publication date
US20090108298A1 (en) 2009-04-30
KR101037542B1 (ko) 2011-05-26
EP2056351A3 (en) 2009-06-24
TW200933887A (en) 2009-08-01
US8546852B2 (en) 2013-10-01
KR20090045067A (ko) 2009-05-07
JP2009111217A (ja) 2009-05-21
EP2056351B1 (en) 2018-09-26
EP2056351A2 (en) 2009-05-06

Similar Documents

Publication Publication Date Title
TWI416724B (zh) 半導體裝置
US7851832B2 (en) Semiconductor device
CN105283958B (zh) GaN HEMT的共源共栅结构
JP4322414B2 (ja) 半導体装置
CN101894863B (zh) 场效应晶体管
TWI397998B (zh) 具源極連接場板之寬能帶隙高電子移動性電晶體
US8637905B2 (en) Semiconductor device and fabrication method thereof
CN100361313C (zh) 场电极金属半导体场效应晶体管
JP2004537162A (ja) パワーデバイスとその製造方法
US11728422B2 (en) Power MOSFET device having improved safe-operating area and on resistance, manufacturing process thereof and operating method thereof
US20220190126A1 (en) Semiconductor device with a crossing region
US11749726B2 (en) Field effect transistor with source-connected field plate
US20220376105A1 (en) Field effect transistor with selective channel layer doping
JP2003526947A (ja) 縦型高電圧半導体素子
Lour et al. Comparisons between mesa-and airbridge-gate AlGaAs/InGaAs doped-channel field-effect transistors
CN110544722A (zh) 一种栅控双极-场效应复合氮化镓横向双扩散金属氧化物半导体晶体管
US20220085198A1 (en) Semiconductor device
CN112885901B (zh) 高电子迁移率晶体管及其形成方法
JP2010245351A (ja) 半導体装置
EP1788634B1 (en) Field effect transistor and method for manufactoring the same
CN110212033B (zh) 一种栅控双极-场效应复合碳化硅ldmos
WO2024141082A1 (zh) 一种半导体器件
JP3137078B2 (ja) 半導体装置及びそれを用いたトランジスタ
KR20040065560A (ko) 전계 효과 트랜지스터 디바이스
JP2001127281A (ja) 半導体装置