JP2003526947A - 縦型高電圧半導体素子 - Google Patents
縦型高電圧半導体素子Info
- Publication number
- JP2003526947A JP2003526947A JP2001567044A JP2001567044A JP2003526947A JP 2003526947 A JP2003526947 A JP 2003526947A JP 2001567044 A JP2001567044 A JP 2001567044A JP 2001567044 A JP2001567044 A JP 2001567044A JP 2003526947 A JP2003526947 A JP 2003526947A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- semiconductor device
- conductivity type
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 230000005669 field effect Effects 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
Abstract
(57)【要約】
本発明は、横に延びる交互の伝導型の半導体層（３・４）を、伝導接続部（５）を介して下面の電極と接続する、縦型高電圧半導体素子に関するものである。この半導体層（３・４）によって形成された半導体素子のドリフトパスはセル領域外に位置し、セル領域に、スイッチング素子を介して連結されている。
Description
本発明は、第１伝導型（Leitungstyp）の半導体基板を備える高電圧半導体素
子に関するものである。なお、半導体基板上には、半導体基板よりも弱くドーピ
ングされた、第１伝導型とは逆の第２伝導型の半導体層が、または、第１伝導型
の半導体層が、半導体素子の逆電圧を受けるドリフトパスとして備えられている
。また、ドリフトパス（Driftstrecke）には、交互に横に広がる第１および第２
伝導型の半導体領域（Halbleitergebiete）が備えられている。さらに、本発明
は、ＭＯＳ電界効果トランジスタを備える高電圧半導体素子に関するものであり
、このＭＯＳ電界効果トランジスタは、半導体基板に形成され、そのドレイン電
極と連結したドリフトパスを備えるものである。
子に関するものである。なお、半導体基板上には、半導体基板よりも弱くドーピ
ングされた、第１伝導型とは逆の第２伝導型の半導体層が、または、第１伝導型
の半導体層が、半導体素子の逆電圧を受けるドリフトパスとして備えられている
。また、ドリフトパス（Driftstrecke）には、交互に横に広がる第１および第２
伝導型の半導体領域（Halbleitergebiete）が備えられている。さらに、本発明
は、ＭＯＳ電界効果トランジスタを備える高電圧半導体素子に関するものであり
、このＭＯＳ電界効果トランジスタは、半導体基板に形成され、そのドレイン電
極と連結したドリフトパスを備えるものである。
【０００１】
US 4 754 310によって知られている半導体素子の場合、半導体本体（Halbleit
erkoerpers）の表面に、２つのトレンチ電極を互いに距離を置いて備えている。
これらのトレンチ電極は、異なる伝導型の半導体領域（Halbleiterbereiche）と
境を接している（grenzen）。すなわち、第１トレンチ電極はｐ伝導域と境を接
し、第２トレンチ電極はｎ伝導域に備えられている。これら２つの異なる伝導型
の領域間には、ｐ伝導域とｎ伝導域とが横方向に交互に広がっている。また、こ
れらの伝導域は、電気的に並列の電流パス（Strompfade）を形成しており、この
パスが、半導体素子の本体領域（Bodybereich）において、直列抵抗を、そのブ
ロッキング出力（Sperrfaehigkeit）を妨害することなく低下させる。
erkoerpers）の表面に、２つのトレンチ電極を互いに距離を置いて備えている。
これらのトレンチ電極は、異なる伝導型の半導体領域（Halbleiterbereiche）と
境を接している（grenzen）。すなわち、第１トレンチ電極はｐ伝導域と境を接
し、第２トレンチ電極はｎ伝導域に備えられている。これら２つの異なる伝導型
の領域間には、ｐ伝導域とｎ伝導域とが横方向に交互に広がっている。また、こ
れらの伝導域は、電気的に並列の電流パス（Strompfade）を形成しており、この
パスが、半導体素子の本体領域（Bodybereich）において、直列抵抗を、そのブ
ロッキング出力（Sperrfaehigkeit）を妨害することなく低下させる。
【０００２】
さらに、補償原理（Kompensationsprinzip）にしたがって駆動している高電圧
トランジスタは、横に広がって交互に配置されたｎ伝導層およびｐ伝導層を備え
ている。なお、これらの層は、エピタキシーによって形成されることが好ましい
。これらの高電圧トランジスタのソース端子およびドレイン端子は、半導体素子
の同じ表面上に備えられている。
トランジスタは、横に広がって交互に配置されたｎ伝導層およびｐ伝導層を備え
ている。なお、これらの層は、エピタキシーによって形成されることが好ましい
。これらの高電圧トランジスタのソース端子およびドレイン端子は、半導体素子
の同じ表面上に備えられている。
【０００３】
一方で、同様に補償原理にしたがって駆動し、このためにいわゆる構成技術（
Aufbautechnik）によって実現する高電圧ＤＭＯＳトランジスタもある。なお、
上記構成技術では、垂直に延びるｎ伝導円柱型領域およびｐ伝導円柱型領域が、
逆電圧を受けるドリフトパスにおいて備えられている。この高電圧ＤＭＯＳトラ
ンジスタは、スイッチオン抵抗（Einschaltwiderstandes）を著しく低下させる
こと、すなわち莫大なＲonゲイン（Ron−Gewinn）を特徴としている。しかし、
上記構成技術の際に用いられる複数のエピタキシーは、コストを相対的に高くし
てしまう。したがって、このコストを回避するために、円柱型の領域をトレンチ
エッチングおよび後続のエピタキシー充填によって形成することが、すでに考慮
されてきた。しかし、広範な試みにもかかわらず、今まで、このような高電圧Ｄ
ＭＯＳトランジスタの製造を広範囲にわたって満足のいくようにできる道は見出
されていない。
Aufbautechnik）によって実現する高電圧ＤＭＯＳトランジスタもある。なお、
上記構成技術では、垂直に延びるｎ伝導円柱型領域およびｐ伝導円柱型領域が、
逆電圧を受けるドリフトパスにおいて備えられている。この高電圧ＤＭＯＳトラ
ンジスタは、スイッチオン抵抗（Einschaltwiderstandes）を著しく低下させる
こと、すなわち莫大なＲonゲイン（Ron−Gewinn）を特徴としている。しかし、
上記構成技術の際に用いられる複数のエピタキシーは、コストを相対的に高くし
てしまう。したがって、このコストを回避するために、円柱型の領域をトレンチ
エッチングおよび後続のエピタキシー充填によって形成することが、すでに考慮
されてきた。しかし、広範な試みにもかかわらず、今まで、このような高電圧Ｄ
ＭＯＳトランジスタの製造を広範囲にわたって満足のいくようにできる道は見出
されていない。
【０００４】
DE 198 18 298 C1から、非常に低オームの縦型ＭＯＳＦＥＴの詳細が知られて
いる。このＭＯＳＦＥＴでは、ソースおよびゲートが半導体本体の表面上に、ド
レインが半導体本体の上記表面とは逆の表面に備えられている。さらにこのＭＯ
ＳＦＥＴでは、半導体本体のドリフトパスにおいて、上記表面からそれに向き合
う上記逆の表面への方向に延びている、異なる伝導型をした円柱型の帯が配置さ
れている。さらに、ドリフトパスは、円柱型の帯に対して垂直に延びる交互に逆
の伝導型を有する複数の領域を備えており、これらの領域は、相互に間隔をあけ
て配置された円柱型の帯を介して接触している。このＭＯＳＦＥＴを、エピタキ
シー工程およびイオン注入工程によって形成する。
いる。このＭＯＳＦＥＴでは、ソースおよびゲートが半導体本体の表面上に、ド
レインが半導体本体の上記表面とは逆の表面に備えられている。さらにこのＭＯ
ＳＦＥＴでは、半導体本体のドリフトパスにおいて、上記表面からそれに向き合
う上記逆の表面への方向に延びている、異なる伝導型をした円柱型の帯が配置さ
れている。さらに、ドリフトパスは、円柱型の帯に対して垂直に延びる交互に逆
の伝導型を有する複数の領域を備えており、これらの領域は、相互に間隔をあけ
て配置された円柱型の帯を介して接触している。このＭＯＳＦＥＴを、エピタキ
シー工程およびイオン注入工程によって形成する。
【０００５】
DE 198 18 298 C1から、非常に低オームの縦型ＭＯＳＦＥＴの詳細が知られて
いる。このＭＯＳＦＥＴでは、ソースおよびゲートが半導体本体の表面上に、ド
レインが半導体本体の上記表面とは逆の表面に備えられている。さらにこのＭＯ
ＳＦＥＴでは、半導体本体のドリフトパスにおいて、上記表面からそれに向き合
う上記逆の表面への方向に延びている、異なる伝導型をした円柱型の帯が配置さ
れている。さらに、ドリフトパスは、円柱型の帯に対して垂直に延びる交互に逆
の伝導型を有する複数の領域を備えており、これらの領域は、相互に間隔をあけ
て配置された円柱型の帯を介して接触している。このＭＯＳＦＥＴを、エピタキ
シー工程およびイオン注入工程によって形成する。
いる。このＭＯＳＦＥＴでは、ソースおよびゲートが半導体本体の表面上に、ド
レインが半導体本体の上記表面とは逆の表面に備えられている。さらにこのＭＯ
ＳＦＥＴでは、半導体本体のドリフトパスにおいて、上記表面からそれに向き合
う上記逆の表面への方向に延びている、異なる伝導型をした円柱型の帯が配置さ
れている。さらに、ドリフトパスは、円柱型の帯に対して垂直に延びる交互に逆
の伝導型を有する複数の領域を備えており、これらの領域は、相互に間隔をあけ
て配置された円柱型の帯を介して接触している。このＭＯＳＦＥＴを、エピタキ
シー工程およびイオン注入工程によって形成する。
【０００６】
したがって、本発明の目的は、補償原理にしたがって稼動でき、比較的簡易に
形成できるために、製造コストの低いことを特徴とする、高電圧半導体素子を提
示することにある。
形成できるために、製造コストの低いことを特徴とする、高電圧半導体素子を提
示することにある。
【０００７】
上記目的を、本発明に係る高電圧半導体素子としての、請求項１における前提
構成である、以下の構成によって達成する。すなわち、半導体層を介して続く電
気伝導連結部（elektrisch leitende Verbindung）によって、第１伝導型の半導
体領域と、上に第１電極を配置している半導体基板とが連結していること。そし
て、半導体領域を介して続く他の伝導連結部によって、第２伝導型の半導体領域
と、半導体層上に備えられた第２電極とが連結していることである。
構成である、以下の構成によって達成する。すなわち、半導体層を介して続く電
気伝導連結部（elektrisch leitende Verbindung）によって、第１伝導型の半導
体領域と、上に第１電極を配置している半導体基板とが連結していること。そし
て、半導体領域を介して続く他の伝導連結部によって、第２伝導型の半導体領域
と、半導体層上に備えられた第２電極とが連結していることである。
【０００８】
本発明による高電圧半導体素子は、縦型構成素子である。なぜなら、２つの電
極が、半導体チップの互いに向き合う面に備えられているからである。しかし、
横構造および縦構造の利点が、驚くほど簡易に一体化されている。すなわち、補
償の原則にしたがって動作し、垂直に延びる高電圧トランジスタのソース端子お
よびドレイン端子に、横に広がるドリフトパスが備えられている。また、このソ
ース端子またはドレイン端子は、共通のソース（gemeinsamer Source）または共
通のドレイン（gemeinsamer Drain）を備える構造となるように、半導体基板と
連結している。
極が、半導体チップの互いに向き合う面に備えられているからである。しかし、
横構造および縦構造の利点が、驚くほど簡易に一体化されている。すなわち、補
償の原則にしたがって動作し、垂直に延びる高電圧トランジスタのソース端子お
よびドレイン端子に、横に広がるドリフトパスが備えられている。また、このソ
ース端子またはドレイン端子は、共通のソース（gemeinsamer Source）または共
通のドレイン（gemeinsamer Drain）を備える構造となるように、半導体基板と
連結している。
【０００９】
本発明による高電圧半導体素子の製造コストは、著しく減少する。なぜなら、
第１または第２伝導型の半導体領域を形成しているｎ伝導層またはｐ伝導層（ま
たはｐ伝導層またはｎ伝導層）を、一度のエピタキシー工程において形成できる
とともに、例えばｎ+またはｐ+にドープされた多結晶シリコンの充填されたトレ
ンチを用いて伝導連結部を簡易に形成できるからである。もちろん、この伝導連
結部には、他の適切な材料を選択することもできる。その際、このトレンチの形
状とトレンチの表面の条件（Oberflaechenbeschaffenheit）とに応じて、ごくわ
ずかの要求のみが、満足されている必要がある。トレンチと好ましくはシリコン
である単結晶半導体材料との間には、拡散によって成り立つｐｎ接合が必ず存在
していなければならない。
第１または第２伝導型の半導体領域を形成しているｎ伝導層またはｐ伝導層（ま
たはｐ伝導層またはｎ伝導層）を、一度のエピタキシー工程において形成できる
とともに、例えばｎ+またはｐ+にドープされた多結晶シリコンの充填されたトレ
ンチを用いて伝導連結部を簡易に形成できるからである。もちろん、この伝導連
結部には、他の適切な材料を選択することもできる。その際、このトレンチの形
状とトレンチの表面の条件（Oberflaechenbeschaffenheit）とに応じて、ごくわ
ずかの要求のみが、満足されている必要がある。トレンチと好ましくはシリコン
である単結晶半導体材料との間には、拡散によって成り立つｐｎ接合が必ず存在
していなければならない。
【００１０】
第１伝導型および第２伝導型の半導体領域の間隔、すなわち、ｎ伝導層とｐ伝
導層との間隔は、明らかに縮小させることができる。なぜなら、この間隔は、高
電圧半導体素子を形成しているセルの格子図形に、全く依存していないからであ
る。第１伝導型の半導体領域と第２伝導型の半導体領域との間隔の典型的な寸法
は、１〜５μｍである。第１および第２伝導型の全半導体領域にわたる全体の厚
さは、例えば５〜３０μｍであるが、それ以下またはそれ以上の値でも可能であ
る。
導層との間隔は、明らかに縮小させることができる。なぜなら、この間隔は、高
電圧半導体素子を形成しているセルの格子図形に、全く依存していないからであ
る。第１伝導型の半導体領域と第２伝導型の半導体領域との間隔の典型的な寸法
は、１〜５μｍである。第１および第２伝導型の全半導体領域にわたる全体の厚
さは、例えば５〜３０μｍであるが、それ以下またはそれ以上の値でも可能であ
る。
【００１１】
半導体領域の間隔、すなわちｎ伝導層とｐ伝道層との間に位置する層の間隔を
減少させることによって、各領域または各層のドーピングを適度に高めることが
できる。
減少させることによって、各領域または各層のドーピングを適度に高めることが
できる。
【００１２】
半導体領域または層との約２μｍの間隔と、ドリフトパス全体の約２０μｍの
厚さとによって、スイッチオン抵抗の減少を、約０．３の因数だけ見込むことが
できる。
厚さとによって、スイッチオン抵抗の減少を、約０．３の因数だけ見込むことが
できる。
【００１３】
本発明に係る高電圧半導体素子によれば、異なる伝導型の半導体領域が交互に
なっている横方向の設計のために、基本的にはエッジを成端（Randabschluss）
する必要がないという特別の利点がある。なお、このことは、チップ面積の小さ
い場合において、著しく面積を縮小できることを意味する。
なっている横方向の設計のために、基本的にはエッジを成端（Randabschluss）
する必要がないという特別の利点がある。なお、このことは、チップ面積の小さ
い場合において、著しく面積を縮小できることを意味する。
【００１４】
本発明の有効な新形態は、フィールドプレート（Feldplatten）をドリフトパ
スの下面および／または上面に沿ってさらに取り付けるということにある。ここ
では、ドリフトパスの上面をチップ表面とする。このフィールドプレートによっ
て、ドリフトパスにおける電界の分配が、好ましいものにされる。なぜなら、ア
バランシェ抵抗（Avalanchefestigkeit）のために必要な、屋根の形（dachfoerm
ige）をした電界の形状（Feldverlauf）を、ドリフトパスに設定できるという点
において、フィールドプレートは、導入部で述べたような円柱型の領域における
、調節可能な「円柱ドーピング」と同じ作用を達成するからである。そのような
高いアバランシェ抵抗を達成するために、半導体領域または半導体層に対して、
より高いドーピングを行うことも有用である。なぜなら、ブレークダウン（Durc
hbruch）の際のダイナミックな電界変動（Feldaenderung）は、電流が比較的高
いときにようやく始まるからである。
スの下面および／または上面に沿ってさらに取り付けるということにある。ここ
では、ドリフトパスの上面をチップ表面とする。このフィールドプレートによっ
て、ドリフトパスにおける電界の分配が、好ましいものにされる。なぜなら、ア
バランシェ抵抗（Avalanchefestigkeit）のために必要な、屋根の形（dachfoerm
ige）をした電界の形状（Feldverlauf）を、ドリフトパスに設定できるという点
において、フィールドプレートは、導入部で述べたような円柱型の領域における
、調節可能な「円柱ドーピング」と同じ作用を達成するからである。そのような
高いアバランシェ抵抗を達成するために、半導体領域または半導体層に対して、
より高いドーピングを行うことも有用である。なぜなら、ブレークダウン（Durc
hbruch）の際のダイナミックな電界変動（Feldaenderung）は、電流が比較的高
いときにようやく始まるからである。
【００１５】
上述の目的を達成するために、半導体基板に形成されるとともに、ドレイン電
極と連結しているドリフトパスを有する、ＭＯＳ電界効果トランジスタを備えて
いる高電圧半導体素子において、ドリフトパスは、ＭＯＳ電界効果トランジスタ
のソース‐ゲート領域外に配置され、この領域にスイッチング素子を介して接続
される。スイッチング素子は、好ましくは、接合型電界効果トランジスタとして
形成される。ドリフトパスを導入部で提示したように形成すると、接合型電界効
果トランジスタは、第１伝導型の半導体領域と、これらによって遮断された他の
伝導連結部とから構成される。このことを以下でさらに詳述する。
極と連結しているドリフトパスを有する、ＭＯＳ電界効果トランジスタを備えて
いる高電圧半導体素子において、ドリフトパスは、ＭＯＳ電界効果トランジスタ
のソース‐ゲート領域外に配置され、この領域にスイッチング素子を介して接続
される。スイッチング素子は、好ましくは、接合型電界効果トランジスタとして
形成される。ドリフトパスを導入部で提示したように形成すると、接合型電界効
果トランジスタは、第１伝導型の半導体領域と、これらによって遮断された他の
伝導連結部とから構成される。このことを以下でさらに詳述する。
【００１６】
この高電圧半導体素子において、接合型電界効果トランジスタのピンチオフ電
圧（スイッチオフ電圧）は、第２伝導型の半導体領域と高ドープされたソース側
の第１伝導型の「円柱」との間のブレークダウン電圧よりも低い。なお、「円柱
」は、ソース‐ゲート領域またはセル領域の、第１伝導型の半導体領域を、互い
に連結するものである。これは、接合型電界効果トランジスタが、半導体素子の
ソース‐ゲート領域またはセル領域においてブレークダウンの生ずる前に、オフ
状態に切り替わることを意味する。
圧（スイッチオフ電圧）は、第２伝導型の半導体領域と高ドープされたソース側
の第１伝導型の「円柱」との間のブレークダウン電圧よりも低い。なお、「円柱
」は、ソース‐ゲート領域またはセル領域の、第１伝導型の半導体領域を、互い
に連結するものである。これは、接合型電界効果トランジスタが、半導体素子の
ソース‐ゲート領域またはセル領域においてブレークダウンの生ずる前に、オフ
状態に切り替わることを意味する。
【００１７】
したがって、例えば共通のドレインを備える構成の場合、ｎ伝導域を連結し、
例えば多結晶シリコンから構成されているｎ+伝導の円柱は、２つの電気伝導連
結部の間には備えられておらず、すなわち、ドリフトパスはセル領域から分離さ
れる。さらに、伝導連結部と、この伝導連結部とは逆の伝導型の半導体接続部と
によって形成された接合型電界効果トランジスタは、そのピンチオフ電圧が、ｐ
伝導半導体領域およびソース側のｎ+伝導の円柱におけるブレークダウン電圧よ
りも小さくなるように、寸法を決められる。
例えば多結晶シリコンから構成されているｎ+伝導の円柱は、２つの電気伝導連
結部の間には備えられておらず、すなわち、ドリフトパスはセル領域から分離さ
れる。さらに、伝導連結部と、この伝導連結部とは逆の伝導型の半導体接続部と
によって形成された接合型電界効果トランジスタは、そのピンチオフ電圧が、ｐ
伝導半導体領域およびソース側のｎ+伝導の円柱におけるブレークダウン電圧よ
りも小さくなるように、寸法を決められる。
【００１８】
共通のソースを備える構成に関して、伝導型が適切に変更される場合には、同
様の要請が適用される。
様の要請が適用される。
【００１９】
次に、本発明を図面に基づいて詳述する。図１は、共通のドレインを備える構
成を示す概略の断面図である。図２は、共通のソースを備える構成を示す概略の
断面図である。図３は、共通のドレインを備えるソース‐ゲート構成の、具体的
な一実施形態を示す概略の断面図である。図４は、図３の実施形態を貫く切断部
ＢＢ´を示す断面図である。図５は、図３および図４の実施形態における概略の
等価回路図を示す。
成を示す概略の断面図である。図２は、共通のソースを備える構成を示す概略の
断面図である。図３は、共通のドレインを備えるソース‐ゲート構成の、具体的
な一実施形態を示す概略の断面図である。図４は、図３の実施形態を貫く切断部
ＢＢ´を示す断面図である。図５は、図３および図４の実施形態における概略の
等価回路図を示す。
【００２０】
図１は、ｎ+伝導のシリコン基板１から構成される共通のドレインを備える構
成のダイオード構造を示している。なお、ｎ+伝導のシリコン基板１上には、ｐ- 伝導のシリコン層２を備えている。ｐ-伝導のシリコン層２の代わりに、ｎ-伝導
のシリコン層も用いることができる。このｐ-伝導のシリコン層２に、層２のよ
うにエピタキシャルに蒸着（abgeschieden）できる、ｎ伝導域およびｐ伝導域、
または層３・４を、交互に配置する。層３・４の全体の厚さｄ１を５〜３０μｍ
にでき、また各領域または層３・４の間隔ｄ２を１〜５μｍにできる。もちろん
、ここでは上述の範囲外の寸法も可能である。同様に、半導体材料はシリコンに
限定されるものではない。それ以外にも、例えばＳｉＣ、ＡIIIＢV半導体のよう
な、他の半導体材料も使用できる。
成のダイオード構造を示している。なお、ｎ+伝導のシリコン基板１上には、ｐ- 伝導のシリコン層２を備えている。ｐ-伝導のシリコン層２の代わりに、ｎ-伝導
のシリコン層も用いることができる。このｐ-伝導のシリコン層２に、層２のよ
うにエピタキシャルに蒸着（abgeschieden）できる、ｎ伝導域およびｐ伝導域、
または層３・４を、交互に配置する。層３・４の全体の厚さｄ１を５〜３０μｍ
にでき、また各領域または層３・４の間隔ｄ２を１〜５μｍにできる。もちろん
、ここでは上述の範囲外の寸法も可能である。同様に、半導体材料はシリコンに
限定されるものではない。それ以外にも、例えばＳｉＣ、ＡIIIＢV半導体のよう
な、他の半導体材料も使用できる。
【００２１】
本発明の本質的な特徴は、以下の点にある。すなわち、ドレイン端子Ｄを取り
付けているｎ+伝導のシリコン基板１が、例えばｎ+伝導の多結晶シリコンから構
成される伝導連結部５を介して、ｎ伝導域または層３と連結している点、および
、それに加えて、ソース端子Ｓが、例えばｐ+伝導の多結晶シリコンから構成さ
れる円柱型の伝導連結部６を介して、ｐ伝導域または層４と連結している点であ
る。多結晶シリコンの代わりに、例えば金属のような、他の適切な導体材料を使
用できる。
付けているｎ+伝導のシリコン基板１が、例えばｎ+伝導の多結晶シリコンから構
成される伝導連結部５を介して、ｎ伝導域または層３と連結している点、および
、それに加えて、ソース端子Ｓが、例えばｐ+伝導の多結晶シリコンから構成さ
れる円柱型の伝導連結部６を介して、ｐ伝導域または層４と連結している点であ
る。多結晶シリコンの代わりに、例えば金属のような、他の適切な導体材料を使
用できる。
【００２２】
伝導連結部５・６は、トレンチエッチングし、続いて多結晶シリコンを用いて
このトレンチを充填し、単結晶材料にｐｎ接合を配置するための拡散をすること
によって、比較的簡易に形成できる。なぜなら、このトレンチの形状および表面
の条件に関する要求は、比較的わずかだからである。すなわち、各領域または層
３・４が、低インピーダンス（niederohmig）状態にて、伝導連結部５・６を介
して適切な端子ＤおよびＳと連結しているということのみが、必要とされる。多
結晶シリコンの代わりに、伝導連結部のために他の材料、例えば金属または特に
高ドープされたシリコンを使用することもできる。拡散によって形成されたｐｎ
接合を、図１では、連結部５に関して、点線（Strichlinie）１４によって示し
ている。
このトレンチを充填し、単結晶材料にｐｎ接合を配置するための拡散をすること
によって、比較的簡易に形成できる。なぜなら、このトレンチの形状および表面
の条件に関する要求は、比較的わずかだからである。すなわち、各領域または層
３・４が、低インピーダンス（niederohmig）状態にて、伝導連結部５・６を介
して適切な端子ＤおよびＳと連結しているということのみが、必要とされる。多
結晶シリコンの代わりに、伝導連結部のために他の材料、例えば金属または特に
高ドープされたシリコンを使用することもできる。拡散によって形成されたｐｎ
接合を、図１では、連結部５に関して、点線（Strichlinie）１４によって示し
ている。
【００２３】
図２は、共通のソースを備える構成のソース‐ドレイン構造の概略を示してい
る。ここでは、参照符号１´〜６´を備えた部分は、図１の部分１〜６とちょう
ど逆の伝導型である。すなわち、ｐ+伝導シリコン基板１上に、ｎ-伝導シリコン
層を配置し、その上に、再び交互にｐ伝導域または層３´またはｎ伝導域または
層４´を配置する。シリコン基板１´は、ｐ+ドープされた多結晶シリコンから
構成される伝導連結部５´を介して、領域または層３´と連結している。他方、
ドレイン端子Ｄは、多結晶シリコンから構成されるｎ+伝導連結部６´を介して
、ｎ伝導層４´に接続している。
る。ここでは、参照符号１´〜６´を備えた部分は、図１の部分１〜６とちょう
ど逆の伝導型である。すなわち、ｐ+伝導シリコン基板１上に、ｎ-伝導シリコン
層を配置し、その上に、再び交互にｐ伝導域または層３´またはｎ伝導域または
層４´を配置する。シリコン基板１´は、ｐ+ドープされた多結晶シリコンから
構成される伝導連結部５´を介して、領域または層３´と連結している。他方、
ドレイン端子Ｄは、多結晶シリコンから構成されるｎ+伝導連結部６´を介して
、ｎ伝導層４´に接続している。
【００２４】
図２の実施形態には、図１の実施形態に加えてフィールドプレート７〜１０も
示されている。フィールドプレート７〜１０は、フィールドプレート７・８のよ
うに、絶縁層（図示せず）におけるチップ表面上に備えられているか、または、
フィールドプレート９・１０のように、領域３´および４´の下面に位置してい
る。このとき、フィールドプレート７・８は、例えばアルミニウムから構成され
ており、他方でフィールドプレート９・１０は、ｎ+伝導帯（leitende Zonen）
である。フィールドプレート７は伝導連結部５´に接続し、他方、フィールドプ
レート８は浮動している（floatend）。そして、フィールドプレート９は伝導連
結部６´に接続し、他方、フィールドプレート１０は浮動している。
示されている。フィールドプレート７〜１０は、フィールドプレート７・８のよ
うに、絶縁層（図示せず）におけるチップ表面上に備えられているか、または、
フィールドプレート９・１０のように、領域３´および４´の下面に位置してい
る。このとき、フィールドプレート７・８は、例えばアルミニウムから構成され
ており、他方でフィールドプレート９・１０は、ｎ+伝導帯（leitende Zonen）
である。フィールドプレート７は伝導連結部５´に接続し、他方、フィールドプ
レート８は浮動している（floatend）。そして、フィールドプレート９は伝導連
結部６´に接続し、他方、フィールドプレート１０は浮動している。
【００２５】
これらのフィールドプレートは、ドリフトパスにおける電界の分配を、好まし
いものにできる。これにより、補償構成素子（Kompensationsbauelement）にお
いて、調節できる円柱ドーピングを用いるのと同じ作用が、円柱型のドーピング
領域によって達成される。
いものにできる。これにより、補償構成素子（Kompensationsbauelement）にお
いて、調節できる円柱ドーピングを用いるのと同じ作用が、円柱型のドーピング
領域によって達成される。
【００２６】
図を簡略化するために、図２と同様に図１には、特に、１つのソース帯（Sour
cezone）と１つのゲート電極とを備えるセル領域は示していない。しかしながら
、このセル領域を、（さらに以下に詳述する）図３に示す細部のように形成する
ことができる。図１および図２には、主として、約５０μｍの長さｌであるドリ
フトパスが示されている。このドリフトパスは、それぞれ両側からセル領域に接
続できる。また、ドリフトパスによってそれぞれ遮断された複数のセル領域を備
えることもできる。
cezone）と１つのゲート電極とを備えるセル領域は示していない。しかしながら
、このセル領域を、（さらに以下に詳述する）図３に示す細部のように形成する
ことができる。図１および図２には、主として、約５０μｍの長さｌであるドリ
フトパスが示されている。このドリフトパスは、それぞれ両側からセル領域に接
続できる。また、ドリフトパスによってそれぞれ遮断された複数のセル領域を備
えることもできる。
【００２７】
図３は、共通のドレインを備える構成に関する、すなわち図１の実施形態に関
するソース‐ゲート構造を示している。図１に加えてさらに、連結部５と同様に
形成された、ゲート端子Ｇのためのゲート電極１１から構成されるセル領域、最
も上に位置するｐ伝導域４のソース帯１２、およびｎ+伝導連結部１３をも示し
ている。このとき、図３における２つのｎ+伝導連結部５・１３間の領域は、半
セルを形成する。このとき、各領域または層３を互いに連結している伝導連結部
５は、ｐ+伝導連結部または「ソース円柱」６とｎ+伝導連結部１３との間の領域
外に位置する必要がある。
するソース‐ゲート構造を示している。図１に加えてさらに、連結部５と同様に
形成された、ゲート端子Ｇのためのゲート電極１１から構成されるセル領域、最
も上に位置するｐ伝導域４のソース帯１２、およびｎ+伝導連結部１３をも示し
ている。このとき、図３における２つのｎ+伝導連結部５・１３間の領域は、半
セルを形成する。このとき、各領域または層３を互いに連結している伝導連結部
５は、ｐ+伝導連結部または「ソース円柱」６とｎ+伝導連結部１３との間の領域
外に位置する必要がある。
【００２８】
円柱型の連結部６と層３とによって形成された接合型電界効果トランジスタＪ
ＦＥＴ（図４参照）は、そのピンチオフ電圧が、ｐ伝導域４とｎ+伝導連結部１
３との間のブレークダウン電圧よりも小さくなるように、寸法が決められる。こ
れにより、セル領域において、またはドリフトパスにおいて、ブレークダウンが
発生するより前に、接合型電界効果トランジスタはオフ状態に切り替わる。
ＦＥＴ（図４参照）は、そのピンチオフ電圧が、ｐ伝導域４とｎ+伝導連結部１
３との間のブレークダウン電圧よりも小さくなるように、寸法が決められる。こ
れにより、セル領域において、またはドリフトパスにおいて、ブレークダウンが
発生するより前に、接合型電界効果トランジスタはオフ状態に切り替わる。
【００２９】
さらに、図５は、ＭＯＳ電界効果トランジスタを備える図３および図４の高電
圧半導体素子の等価回路図を示す。なお、ＭＯＳ電界効果トランジスタは、セル
領域と、ゲートが連結部６によって形成され、チャネルが連結部６間に位置する
ｎ伝導層３から構成されている接合型電界効果トランジスタＪＦＥＴと、層４と
伝導連結部５との間に位置するｐｎ接合から構成されるダイオードＤｉとを備え
ている。
圧半導体素子の等価回路図を示す。なお、ＭＯＳ電界効果トランジスタは、セル
領域と、ゲートが連結部６によって形成され、チャネルが連結部６間に位置する
ｎ伝導層３から構成されている接合型電界効果トランジスタＪＦＥＴと、層４と
伝導連結部５との間に位置するｐｎ接合から構成されるダイオードＤｉとを備え
ている。
【図１】
図１は、共通のドレインを備える構成を示す概略の断面図である。
【図２】
図２は、共通のソースを備える構成を示す概略の断面図である。
【図３】
図３は、共通のドレインを備えるソース‐ゲート構成の、具体的な一実施形態
を示す概略の断面図である。
を示す概略の断面図である。
【図４】
図４は、図３の実施形態を貫く切断部ＢＢ´を示す断面図である。
【図５】
図５は、図３および図４の実施形態における概略の等価回路図である。
【手続補正書】
【提出日】平成１４年９月１９日（２００２．９．１９）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
Claims (11)
- 【請求項１】 第１伝導型の半導体基板（１・１´）を備え、この半導体基板（１・１´）上
に、この半導体基板（１・１´）よりも弱くドーピングされた、第１伝導型とは
逆の第２伝導型の半導体層（２・２´）、または第１伝導型の半導体層（２・２
´）がドリフトパス（ｌ）として備えられ、このドリフトパス（ｌ）は、半導体
素子の逆電圧を受けており、このドリフトパス（ｌ）には、横に広がる第１およ
び第２伝導型の半導体領域（３・４；３´・４´）が交互に配置されている高電
圧半導体素子において、 上記の第１伝導型の半導体領域（３・３´）は、上記の半導体層（２・２´）
を介して続く電気伝導連結部（５・５´）によって、上に第１電極（Ｄ；Ｓ）を
配置した上記半導体基板（１・１´）と連結しており、 上記の第２伝導型の半導体領域（４・４´）は、上記半導体領域（３・４；３
´・４´）を介して続く他の電気伝導連結部（６・６´）によって、上記半導体
層（２・２´）上に備えられた第２電極（Ｓ；Ｄ）と連結していることを特徴と
する高電圧半導体素子。 - 【請求項２】 上記第１伝導型の半導体領域（３・３´）および上記第２伝導型の半導体領域
（４・４´）は、積層型（schichtartig）に形成されていることを特徴とする請
求項１に記載の高電圧半導体素子。 - 【請求項３】 上記第１伝導型の半導体領域（３・３´）と上記第２伝導型の半導体領域（４
・４´）との間隔が、約１〜５μｍであることを特徴とする請求項１または２に
記載の高電圧半導体素子。 - 【請求項４】 上記の第１および第２伝導型の半導体領域（３・４；３´・４´）の全体の厚
さが、約５〜３０μｍであることを特徴とする請求項１〜３のいずれか１項に記
載の高電圧半導体素子。 - 【請求項５】 上記の伝導連結部（５・５´）および他の伝導連結部（６・６´）が、ドープ
された多結晶シリコンまたは高ドープされた単結晶シリコンまたは金属から構成
されており、 多結晶シリコンを使用する場合、拡散によって形成されたｐｎ接合（１４）が
、単結晶領域へと延びていることを特徴とする請求項１〜４のいずれか１項に記
載の高電圧半導体素子。 - 【請求項６】 上記の半導体領域（３・４；３´・４´）の上面および／または下面に位置す
るフィールドプレート（７〜９）を特徴とする請求項１〜５のいずれか１項に記
載の高電圧半導体素子。 - 【請求項７】 上記の半導体領域（３・４；３´・４´）の下面に沿って配置されたフィール
ドプレート（９・１０）が、第２伝導型の高ドープされた領域から構成されてい
ることを特徴とする請求項６に記載の高電圧半導体素子。 - 【請求項８】 上記のフィールドプレート（７・９）が、伝導連結部（５・５´）および／ま
たは他の伝導連結部（６・６´）と連結していることを特徴とする請求項６また
は７に記載の高電圧半導体素子。 - 【請求項９】 半導体基板に形成され、ドレイン電極（Ｄ）と連結しているドリフトパスを有
するＭＯＳ電界効果トランジスタ（Ｔ）を備える高電圧半導体素子において、 上記のドリフトパスが、ＭＯＳ電界効果トランジスタのソース‐ゲート領域の
外に位置し、この領域とスイッチング素子（ＪＦＥＴ）を介して接続されている
ことを特徴とする高電圧半導体素子。 - 【請求項１０】 上記のスイッチング素子を、接合型電界効果トランジスタによって形成するこ
とを特徴とする請求項９に記載の高電圧半導体素子。 - 【請求項１１】 上記のドリフトパスが、請求項１〜８のいずれか１項のように形成されている
ことを特徴とする請求項９または１０に記載の高電圧半導体素子。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10012610A DE10012610C2 (de) | 2000-03-15 | 2000-03-15 | Vertikales Hochvolt-Halbleiterbauelement |
| DE10012610.3 | 2000-03-15 | ||
| PCT/DE2001/000908 WO2001069682A2 (de) | 2000-03-15 | 2001-03-09 | Vertikales hochvolt-halbleiterbauelement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003526947A true JP2003526947A (ja) | 2003-09-09 |
| JP4073669B2 JP4073669B2 (ja) | 2008-04-09 |
Family
ID=7634812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001567044A Expired - Fee Related JP4073669B2 (ja) | 2000-03-15 | 2001-03-09 | 縦型高電圧半導体素子 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6765262B2 (ja) |
| EP (1) | EP1264350B1 (ja) |
| JP (1) | JP4073669B2 (ja) |
| DE (2) | DE10012610C2 (ja) |
| WO (1) | WO2001069682A2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4534303B2 (ja) * | 2000-04-27 | 2010-09-01 | 富士電機システムズ株式会社 | 横型超接合半導体素子 |
| US7126186B2 (en) * | 2002-12-20 | 2006-10-24 | Infineon Technolgies Ag | Compensation component and process for producing the component |
| DE10310552B4 (de) | 2003-03-11 | 2014-01-23 | Infineon Technologies Ag | Feldeffekttransistor und Halbleiterchip mit diesem Feldeffekttransistor |
| DE10325748B4 (de) * | 2003-06-06 | 2008-10-02 | Infineon Technologies Ag | Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsstruktur und Feldstoppzone |
| US20060223261A1 (en) * | 2005-03-31 | 2006-10-05 | California Micro Devices Corporation | CMOS-based low ESR capacitor and ESD-protection device and method |
| JP5298488B2 (ja) * | 2007-09-28 | 2013-09-25 | 富士電機株式会社 | 半導体装置 |
| US7582922B2 (en) * | 2007-11-26 | 2009-09-01 | Infineon Technologies Austria Ag | Semiconductor device |
| US8101997B2 (en) | 2008-04-29 | 2012-01-24 | Infineon Technologies Austria Ag | Semiconductor device with a charge carrier compensation structure in a semiconductor body and method for its production |
| US8373208B2 (en) * | 2009-11-30 | 2013-02-12 | Alpha And Omega Semiconductor Incorporated | Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode |
| US10103240B2 (en) * | 2010-04-30 | 2018-10-16 | Alpha And Omega Semiconductor Incorporated | Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode |
| US8575695B2 (en) * | 2009-11-30 | 2013-11-05 | Alpha And Omega Semiconductor Incorporated | Lateral super junction device with high substrate-drain breakdown and built-in avalanche clamp diode |
| US10290566B2 (en) * | 2014-09-23 | 2019-05-14 | Infineon Technologies Austria Ag | Electronic component |
| DE102016101679B4 (de) | 2016-01-29 | 2019-03-28 | Infineon Technologies Austria Ag | Halbleitervorrichtung mit einem lateralen Transistor |
| DE102017131274B3 (de) | 2017-12-22 | 2019-05-09 | Infineon Technologies Dresden Gmbh | Transistoranordnung und verfahren zu deren herstellung |
| EP3696863B1 (en) * | 2019-02-15 | 2021-10-13 | Infineon Technologies Austria AG | Lateral transistor device |
| US11837658B1 (en) * | 2022-06-21 | 2023-12-05 | K. Eklund Innovation | Semiconductor device comprising a lateral super junction field effect transistor |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2089119A (en) * | 1980-12-10 | 1982-06-16 | Philips Electronic Associated | High voltage semiconductor devices |
| EP0167813A1 (en) * | 1984-06-08 | 1986-01-15 | Eaton Corporation | Multi-channel power JFET |
| US5264719A (en) * | 1986-01-07 | 1993-11-23 | Harris Corporation | High voltage lateral semiconductor device |
| US6097063A (en) * | 1996-01-22 | 2000-08-01 | Fuji Electric Co., Ltd. | Semiconductor device having a plurality of parallel drift regions |
| US5917203A (en) * | 1996-07-29 | 1999-06-29 | Motorola, Inc. | Lateral gate vertical drift region transistor |
| DE19818300C1 (de) * | 1998-04-23 | 1999-07-22 | Siemens Ag | Lateraler Hochvolt-Seitenwandtransistor |
| DE19818298C1 (de) * | 1998-04-23 | 1999-06-24 | Siemens Ag | Superniederohmiger vertikaler MOSFET und Verfahren zu dessen Herstellung |
| DE10026924A1 (de) * | 2000-05-30 | 2001-12-20 | Infineon Technologies Ag | Kompensationsbauelement |
-
2000
- 2000-03-15 DE DE10012610A patent/DE10012610C2/de not_active Expired - Fee Related
-
2001
- 2001-03-09 WO PCT/DE2001/000908 patent/WO2001069682A2/de active IP Right Grant
- 2001-03-09 EP EP01929238A patent/EP1264350B1/de not_active Expired - Lifetime
- 2001-03-09 JP JP2001567044A patent/JP4073669B2/ja not_active Expired - Fee Related
- 2001-03-09 DE DE50111409T patent/DE50111409D1/de not_active Expired - Lifetime
-
2002
- 2002-09-16 US US10/244,789 patent/US6765262B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001069682A3 (de) | 2002-08-08 |
| JP4073669B2 (ja) | 2008-04-09 |
| WO2001069682A2 (de) | 2001-09-20 |
| EP1264350A2 (de) | 2002-12-11 |
| US20030057479A1 (en) | 2003-03-27 |
| DE10012610C2 (de) | 2003-06-18 |
| DE10012610A1 (de) | 2001-09-27 |
| US6765262B2 (en) | 2004-07-20 |
| DE50111409D1 (de) | 2006-12-21 |
| EP1264350B1 (de) | 2006-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7126169B2 (en) | Semiconductor element | |
| JP7471267B2 (ja) | 半導体装置 | |
| JP4744958B2 (ja) | 半導体素子及びその製造方法 | |
| JP3721172B2 (ja) | 半導体装置 | |
| US6787872B2 (en) | Lateral conduction superjunction semiconductor device | |
| JP2005510059A (ja) | 電界効果トランジスタ半導体デバイス | |
| JP4073669B2 (ja) | 縦型高電圧半導体素子 | |
| US20160240614A1 (en) | Semiconductor device and semiconductor package | |
| JP2002076339A (ja) | 超接合半導体素子 | |
| US9893178B2 (en) | Semiconductor device having a channel separation trench | |
| JPH09266311A (ja) | 半導体装置及びその製造方法 | |
| JP2002280555A (ja) | 半導体装置 | |
| US9941354B2 (en) | Semiconductor device comprising a first gate trench and a second gate trench | |
| US7521731B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR20140018142A (ko) | 반도체 장치 및 반도체 장치를 제조하는 방법 | |
| US9391190B2 (en) | Field effect transistor incorporating a Schottky diode | |
| WO2014083771A1 (ja) | 半導体素子及びその製造方法 | |
| US20160343848A1 (en) | Transistor Arrangement Including Power Transistors and Voltage Limiting Means | |
| EP1863096B1 (en) | Semiconductor device and method of manufacturing the same | |
| WO2021260853A1 (ja) | 炭化珪素半導体装置 | |
| JP2023553358A (ja) | フィンｆｅｔパワー半導体デバイス | |
| CN210325806U (zh) | 一种具有jfet区布图设计的半导体器件 | |
| CN115020478B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| US20230163174A1 (en) | Shielding Structure for Silicon Carbide Devices | |
| WO2024070021A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061025 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |