JPS63175481A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63175481A JPS63175481A JP598087A JP598087A JPS63175481A JP S63175481 A JPS63175481 A JP S63175481A JP 598087 A JP598087 A JP 598087A JP 598087 A JP598087 A JP 598087A JP S63175481 A JPS63175481 A JP S63175481A
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- source region
- width
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 abstract description 19
- 238000000034 method Methods 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＦＥＴ （電界効果トランジスタ）に関し、
特にＭＥ Ｓ Ｆ ＥＴの性能向上に適用して有効な技
術に関する。
特にＭＥ Ｓ Ｆ ＥＴの性能向上に適用して有効な技
術に関する。
半導体装置は、一般にシリコン（Ｓｉ）単結晶等からな
る半導体基板に種々の回路素子を形成して製造される。
る半導体基板に種々の回路素子を形成して製造される。
その回路素子の一つに、いわゆるＦ Ｅ Ｔ（ｆｉｅｌ
ｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ） がある
。該ＦＥＴについては、たとえば１９８２年１月２０日
、株式会社工業調査会発行、エレクトロニクス技術全書
〔３〕、徳山楓著「ＭＯＳデバイス」Ｐ８１に記載があ
る。
ｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ） がある
。該ＦＥＴについては、たとえば１９８２年１月２０日
、株式会社工業調査会発行、エレクトロニクス技術全書
〔３〕、徳山楓著「ＭＯＳデバイス」Ｐ８１に記載があ
る。
上記ＦＥＴは、通常半導体基板に不純物イオンを打ち込
んで、チャネル領域を構成する拡散層と、該チャネル領
域の左右に隣接し、ソース領域およびドレイン領域を構
成する拡散領域とで形成され、上記チャネル領域の上に
はゲート電極が位置され、ソース領域及びドレイン領域
の基板面にはオーミック電極が接合されているものであ
る。そして、このＦＥＴは、ギの平面形状が、一般に矩
形である。したがって、平面方向におけるチャネル領域
の幅と、その両側に位置するソース領域およびドレイン
領域の幅とは同一である。
んで、チャネル領域を構成する拡散層と、該チャネル領
域の左右に隣接し、ソース領域およびドレイン領域を構
成する拡散領域とで形成され、上記チャネル領域の上に
はゲート電極が位置され、ソース領域及びドレイン領域
の基板面にはオーミック電極が接合されているものであ
る。そして、このＦＥＴは、ギの平面形状が、一般に矩
形である。したがって、平面方向におけるチャネル領域
の幅と、その両側に位置するソース領域およびドレイン
領域の幅とは同一である。
ところで、ＦＥＴの性能の一つに、いわゆる相互コンダ
クタンス二止があるが、その実効値である実効相互コン
ダクタンス：９ｍ（ｅｆｆ） は、次の（１）式で与
えられる。ここで、９ｍ（０） は真性相互コンダク
タンスを表し、Ｒｓ はソース領域に起因する寄生抵抗
を表す。
クタンス二止があるが、その実効値である実効相互コン
ダクタンス：９ｍ（ｅｆｆ） は、次の（１）式で与
えられる。ここで、９ｍ（０） は真性相互コンダク
タンスを表し、Ｒｓ はソース領域に起因する寄生抵抗
を表す。
したがって、実効相互コンダクタンスを大きくするため
には、寄生抵抗：Ｒ８を出来るだけ小さくすることが要
求される。
には、寄生抵抗：Ｒ８を出来るだけ小さくすることが要
求される。
一方、上記寄生抵抗は、次の（２）式で表すことができ
る。
る。
Ｒｓ ＝ Ｒｃ ＋ Ｒｄｉｆ
（２）上式において、Ｒｃ はオーミック電極とソース
領域（半導体基板）との接触抵抗であり、Ｒｄｉｆはソ
ース領域である拡散層自体に起因する抵抗である。した
がって、上記寄生抵抗を小さくするためには、Ｒｃ と
Ｒｄｉｆ とを可能な限り小さくすることが必要である
。
（２）上式において、Ｒｃ はオーミック電極とソース
領域（半導体基板）との接触抵抗であり、Ｒｄｉｆはソ
ース領域である拡散層自体に起因する抵抗である。した
がって、上記寄生抵抗を小さくするためには、Ｒｃ と
Ｒｄｉｆ とを可能な限り小さくすることが必要である
。
ところが、上記の如く、平面方向におけるＦＥＴの形状
が矩形である場合には、チャネル領域の幅とソース領域
の幅とが同一であるため、オーミック電極の接合面にお
ける接触面積も、拡散領域の断面積も十分に確保するこ
とができない。そのため、上記ＲｃおよびＲｄｉｆの両
者とも小さくすることが困難であるという問題のあるこ
とが本発明者により見出された。
が矩形である場合には、チャネル領域の幅とソース領域
の幅とが同一であるため、オーミック電極の接合面にお
ける接触面積も、拡散領域の断面積も十分に確保するこ
とができない。そのため、上記ＲｃおよびＲｄｉｆの両
者とも小さくすることが困難であるという問題のあるこ
とが本発明者により見出された。
本発明の目的は、ＦＥＴの実効相互コンダクタンスを向
上できる技術を提供することにある。
上できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、ソース領域およびドレイン領域の中、少なく
ともソース領域を、その平面方向における幅がチャネル
領域の幅より拡張するものである。
ともソース領域を、その平面方向における幅がチャネル
領域の幅より拡張するものである。
上記した手段によれば、ソース領域における半導体基板
とオーミック電極との接触面積をも、またソース領域の
拡散層のゲート電極に平行な位置における断面積をも、
共に拡大することができる。
とオーミック電極との接触面積をも、またソース領域の
拡散層のゲート電極に平行な位置における断面積をも、
共に拡大することができる。
したがって、Ｒｃ 、 Ｒｄｉｆの両者を小さくするこ
とができるため、Ｒｓを小さくでき、結果として実効相
互コンダクタンスを向上することができるものである。
とができるため、Ｒｓを小さくでき、結果として実効相
互コンダクタンスを向上することができるものである。
〔実施例１〕
第１図（ａ）は本発明による実施例１である半導体装置
に形成されているＦＥＴを示す概略平面図であり、第１
図（ｂ）は同図（ａ）のＩ Ｂ−Ｉ Ｂ線における上記
半導体装置の部分断面図である。
に形成されているＦＥＴを示す概略平面図であり、第１
図（ｂ）は同図（ａ）のＩ Ｂ−Ｉ Ｂ線における上記
半導体装置の部分断面図である。
本実施例１０半導体装置は、半導体基板ｌがガリウム・
ヒ素（Ｇ ａ Ａ ｓ ）単結晶からなり、該半導体基
板１に、いわゆるＭＥＳＦＥＴ （ＦＥＴ）が形成され
てなるものである。すなわち、第１図υの略中夫にはＮ
型の拡散層からなるチャネル領域２が、その左側にはＮ
１型の拡散層からなるソース領域３が、またその右側に
は同じくＮ＋型の拡散層からなるドレイン領域４がそれ
ぞれ形成されている。そして、上記チャネル２の基板面
にはゲート電極５がショットキー接合されており、ソー
ス領域３およびドレイン領域４の基板面にはソース電極
またはドレイン電極がオーミック接合すれている。
ヒ素（Ｇ ａ Ａ ｓ ）単結晶からなり、該半導体基
板１に、いわゆるＭＥＳＦＥＴ （ＦＥＴ）が形成され
てなるものである。すなわち、第１図υの略中夫にはＮ
型の拡散層からなるチャネル領域２が、その左側にはＮ
１型の拡散層からなるソース領域３が、またその右側に
は同じくＮ＋型の拡散層からなるドレイン領域４がそれ
ぞれ形成されている。そして、上記チャネル２の基板面
にはゲート電極５がショットキー接合されており、ソー
ス領域３およびドレイン領域４の基板面にはソース電極
またはドレイン電極がオーミック接合すれている。
本実施例１においては、上記ＭＥＳＦＥＴが第１図（ａ
）に示す平面方向の形状を有しているものである。すな
わち、上記ソース領域３およびドレイン領域４の幅が上
記チャネル領域２の端２ａから直線的に拡張されている
。したがって、上記面領域３．４の幅は、チャネル領域
２０幅より広く形成されているものである。なお、図中
二点鎖線は、通常のＭＥＳＦＥＴの平面形状を示すもの
である。
）に示す平面方向の形状を有しているものである。すな
わち、上記ソース領域３およびドレイン領域４の幅が上
記チャネル領域２の端２ａから直線的に拡張されている
。したがって、上記面領域３．４の幅は、チャネル領域
２０幅より広く形成されているものである。なお、図中
二点鎖線は、通常のＭＥＳＦＥＴの平面形状を示すもの
である。
したがって、本実施例１のＭＥＳＦＥＴでは、そのソー
ス領域３およびドレイン領域４０両者とも、通常のもの
に較べその面積が拡大されている。それ故、オーミック
電極６０幅を広げることができることになり、該オーミ
ック電極６の基板面との接触面積をも拡張することが可
能となる。
ス領域３およびドレイン領域４０両者とも、通常のもの
に較べその面積が拡大されている。それ故、オーミック
電極６０幅を広げることができることになり、該オーミ
ック電極６の基板面との接触面積をも拡張することが可
能となる。
このように、本実施例によれば以下の効果を得ることが
できる。
できる。
（１）、ＭＥＳＦＥＴのソース領域３及びドレイン領域
４の平面形状を、チャネル領域２の端２ａから直線的に
拡張された形状にすることにより、上記面領域の面積を
拡張できるので、オーミック電極６との接触面積をも拡
張することができ、結果として前記（２）式のＲｃを減
少させることができる。
４の平面形状を、チャネル領域２の端２ａから直線的に
拡張された形状にすることにより、上記面領域の面積を
拡張できるので、オーミック電極６との接触面積をも拡
張することができ、結果として前記（２）式のＲｃを減
少させることができる。
（２）、上記の如くソース領域３の平面方向の面積を拡
張することができることにより、該ソース領域３のゲー
ト電極５に平行な方向の断面積をも拡張することができ
るので、上記（２）式のＲｄｉｆをも減少させることが
できる。
張することができることにより、該ソース領域３のゲー
ト電極５に平行な方向の断面積をも拡張することができ
るので、上記（２）式のＲｄｉｆをも減少させることが
できる。
（３）、上記（１）および（２）により、上記（２）式
に示すソース領域３に起因する寄生抵抗Ｒｓを減少させ
ることができるので、上記（１）式に示す実効相互コン
ダクタンスを向上させることができる。
に示すソース領域３に起因する寄生抵抗Ｒｓを減少させ
ることができるので、上記（１）式に示す実効相互コン
ダクタンスを向上させることができる。
（４）、上記の如く、ソース領域３およびドレイン領域
４を、チャネル領域２の端２ａから直線的に拡張された
形状にすることにより、該形状のレジスト膜（図示せず
）とゲート電極５とをマスクとして不純物イオンを打ち
込んで上記面領域３．４の拡散層を形成する場合、上記
レジスト膜のパターンの位置が、第１図（ａ）の左右い
ずれかの方向にずれた場合であっても、上記面領域３．
４とゲート電極５との接触を避けることができるので、
ショートが発生することを有効に防止することができる
。
４を、チャネル領域２の端２ａから直線的に拡張された
形状にすることにより、該形状のレジスト膜（図示せず
）とゲート電極５とをマスクとして不純物イオンを打ち
込んで上記面領域３．４の拡散層を形成する場合、上記
レジスト膜のパターンの位置が、第１図（ａ）の左右い
ずれかの方向にずれた場合であっても、上記面領域３．
４とゲート電極５との接触を避けることができるので、
ショートが発生することを有効に防止することができる
。
（５）、ソース領、域３およびドレイン領域４を、上記
の如く直線的に拡張された形状にすることにより、チャ
ネル領域２０幅を越える位置におけるゲート電極５と上
記面領域３．４との近接をさけることができるので、ゲ
ートとソースとの間およびゲートとドレインとの間の寄
生容量の増大を防止することができる。
の如く直線的に拡張された形状にすることにより、チャ
ネル領域２０幅を越える位置におけるゲート電極５と上
記面領域３．４との近接をさけることができるので、ゲ
ートとソースとの間およびゲートとドレインとの間の寄
生容量の増大を防止することができる。
（６）、上記（５）により、とりわけゲートとソースと
の間の寄生容量の増大を防止できることにより、寄生抵
抗Ｒｓの減少を達成した上で、なおＭＥＳＦＥＴの性能
の維持向上が可能である。
の間の寄生容量の増大を防止できることにより、寄生抵
抗Ｒｓの減少を達成した上で、なおＭＥＳＦＥＴの性能
の維持向上が可能である。
〔実施例２〕
第２図は本発明による実施例２である半導体装置に形成
されているＭＥＳＦＥＴの概略平面図である。
されているＭＥＳＦＥＴの概略平面図である。
本実施例２の半導体装置は、概ね前記実施例１のものと
同一である。ただ、本実施例２においては、ソース領域
３のみがチャネル領域２の端２ａから直線的に拡張形成
されており、ドレイン領域４はチャネル領域２と同じ幅
で形成されているものである。
同一である。ただ、本実施例２においては、ソース領域
３のみがチャネル領域２の端２ａから直線的に拡張形成
されており、ドレイン領域４はチャネル領域２と同じ幅
で形成されているものである。
このように、本実施例によれば以下の効果を得ることが
できる。
できる。
（１）、上記の如く、ソース領域２の幅のみを拡張形成
することにより、実効相互コンダクタンスはソース領域
２の寄生抵抗：Ｒ５に大きく依存しているので、前記実
施例１の場合と同様に実効相互コンダクタンスを向上す
ることができる。
することにより、実効相互コンダクタンスはソース領域
２の寄生抵抗：Ｒ５に大きく依存しているので、前記実
施例１の場合と同様に実効相互コンダクタンスを向上す
ることができる。
（２）、同様に、ソース領域２の幅のみを拡張すること
により、前記実施例１の場合に較べ面積を小さくするこ
とができるので、設計の自由度を向上できる。
により、前記実施例１の場合に較べ面積を小さくするこ
とができるので、設計の自由度を向上できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、前記実施例では、ソース領域３またはドレイ
ン領域４が直線的に拡張されている場合について説明し
たが、これに限るものでなく、ソース領域２の端２ａよ
り広い形状であれば如何なるものであってもよいことは
いうまでもない。また、ＭＥＳＦＥＴがガリウム・ヒ素
単結晶からなる半導体基板に形成されているものを示し
たが、ＭＥＳＦＥＴが形成できる半導体基板であれば、
インジウム・リン（ＩｎＰ）単結晶等からなる他の化合
物半導体等に形成したものであってもよい。
ン領域４が直線的に拡張されている場合について説明し
たが、これに限るものでなく、ソース領域２の端２ａよ
り広い形状であれば如何なるものであってもよいことは
いうまでもない。また、ＭＥＳＦＥＴがガリウム・ヒ素
単結晶からなる半導体基板に形成されているものを示し
たが、ＭＥＳＦＥＴが形成できる半導体基板であれば、
インジウム・リン（ＩｎＰ）単結晶等からなる他の化合
物半導体等に形成したものであってもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＭＥＳＦＥＴに適用
した場合について説明したが、これに限定されるもので
はなく、たとえば、シリコン（Ｓｉ）単結晶等からなる
半導体基板に形成されるＭＯＳＦＥＴ等のＦＥＴに適用
しても有効な技術である。
をその背景となった利用分野であるＭＥＳＦＥＴに適用
した場合について説明したが、これに限定されるもので
はなく、たとえば、シリコン（Ｓｉ）単結晶等からなる
半導体基板に形成されるＭＯＳＦＥＴ等のＦＥＴに適用
しても有効な技術である。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、ソース領域およびドレイン領域の中、少なく
ともソース領域を、その平面方向における幅がチャネル
領域の幅より拡張することにより、ソース領域における
半導体基板とオーミック電極との接触面積をも、またソ
ース領域の拡散層の断面積をも、共に拡大することがで
きるので、ソース領域におけるオーミック電極との接触
抵抗：ＲＣおよび拡散層に起因する抵抗： Ｒｄｉｆ
の両者を小さくすることができる。したがって、寄生抵
抗：Ｒ５を小さくでき、結果として実効相互コンダクタ
ンスの向上を達成することができる。
ともソース領域を、その平面方向における幅がチャネル
領域の幅より拡張することにより、ソース領域における
半導体基板とオーミック電極との接触面積をも、またソ
ース領域の拡散層の断面積をも、共に拡大することがで
きるので、ソース領域におけるオーミック電極との接触
抵抗：ＲＣおよび拡散層に起因する抵抗： Ｒｄｉｆ
の両者を小さくすることができる。したがって、寄生抵
抗：Ｒ５を小さくでき、結果として実効相互コンダクタ
ンスの向上を達成することができる。
第１図（ａ）は本発明による実施例１である半導体装置
に形成されているＦ’ＥＴを示す概略平面図、第１図（
社）は同図（ａ）のＩＢ−ＩＢ線における上記半導体装
置の部分断面図、 第２図は本発明による実施例２である半導体装置に形成
されているＭＥＳＦＥＴの概略平面図である。 ｌ・・・半導体基板、２・・・チャネル領域、２ａ・・
・端、３・・・ソース領域、４・・・ドレイン領域、５
・・・ゲート電極、６・・・オーミック電極。
に形成されているＦ’ＥＴを示す概略平面図、第１図（
社）は同図（ａ）のＩＢ−ＩＢ線における上記半導体装
置の部分断面図、 第２図は本発明による実施例２である半導体装置に形成
されているＭＥＳＦＥＴの概略平面図である。 ｌ・・・半導体基板、２・・・チャネル領域、２ａ・・
・端、３・・・ソース領域、４・・・ドレイン領域、５
・・・ゲート電極、６・・・オーミック電極。
Claims (1)
- 【特許請求の範囲】 １、ＦＥＴのソース領域およびドレイン領域の中、少な
くともソース領域が、その平面方向における幅がチャネ
ル領域の幅より拡張形成されてなる半導体装置。 ２、上記幅が、チャネル領域の端から直線的に拡張され
ていることを特徴とする特許請求の範囲第１項記載の半
導体装置。 ３、上記ＦＥＴが、ＭＥＳＦＥＴであることを特徴とす
る特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP598087A JPS63175481A (ja) | 1987-01-16 | 1987-01-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP598087A JPS63175481A (ja) | 1987-01-16 | 1987-01-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63175481A true JPS63175481A (ja) | 1988-07-19 |
Family
ID=11625972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP598087A Pending JPS63175481A (ja) | 1987-01-16 | 1987-01-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63175481A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0642174A1 (en) * | 1993-08-03 | 1995-03-08 | Sumitomo Electric Industries, Ltd. | MESFET with low ohmic resistance |
| JP2009111217A (ja) * | 2007-10-31 | 2009-05-21 | Toshiba Corp | 半導体装置 |
| WO2023162487A1 (ja) * | 2022-02-28 | 2023-08-31 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および電子機器 |
-
1987
- 1987-01-16 JP JP598087A patent/JPS63175481A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0642174A1 (en) * | 1993-08-03 | 1995-03-08 | Sumitomo Electric Industries, Ltd. | MESFET with low ohmic resistance |
| JP2009111217A (ja) * | 2007-10-31 | 2009-05-21 | Toshiba Corp | 半導体装置 |
| US8546852B2 (en) | 2007-10-31 | 2013-10-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
| WO2023162487A1 (ja) * | 2022-02-28 | 2023-08-31 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0225821B1 (en) | Semiconductor device having a silicon on insulator structure | |
| KR980006525A (ko) | 반도체장치 반도체 집적 장치 및 반도체 장치의 제조방법 | |
| KR950034822A (ko) | 고전압 트랜지스터 및 그 제조방법 | |
| US6376886B2 (en) | Field effect transistor having comb-shaped lead-out electrodes capable of reducing parasitic capacitance therebetween | |
| JPS63175481A (ja) | 半導体装置 | |
| JP2510599B2 (ja) | 電界効果トランジスタ | |
| US5670804A (en) | PN-junction gate FET | |
| JP2926962B2 (ja) | Ｍｉｓ型電界効果トランジスタを有する半導体装置 | |
| JP3156891B2 (ja) | 電界効果トランジスタ | |
| KR930020731A (ko) | 듀얼 게이트 금속 반도체 전계효과 트랜지스터 및 그 제조방법 | |
| JP2608976B2 (ja) | 半導体装置 | |
| JP2978504B2 (ja) | Ｍｏｓトランジスタ | |
| JPS58148464A (ja) | Ｍｅｓ型電界効果トランジスタ | |
| US5656822A (en) | Thin film transistor having increased effective channel width | |
| JP2000114536A5 (ja) | ||
| KR200224253Y1 (ko) | 반도체 소자 | |
| KR100228375B1 (ko) | 게이트 단부의 고전계 영역과 소오스 드레인간의 전류 경로를 분리시킬 수 있는 트랜지스터 | |
| EP0642174A1 (en) | MESFET with low ohmic resistance | |
| KR950010138A (ko) | 엠엔오에스(mnos)형 반도체장치 | |
| JP2507030B2 (ja) | 電界効果トランジスタ | |
| JPS6217389B2 (ja) | ||
| KR0170489B1 (ko) | 전계효과형 소자와 이종접합 소자의 집적화 방법 | |
| KR960026450A (ko) | 반도체 소자의 mosfet 제조 방법 | |
| JP2867420B2 (ja) | 化合物半導体装置 | |
| JPS62211959A (ja) | 半導体装置 |