DE10301939A1 - Feldeffekttransistor - Google Patents

Feldeffekttransistor Download PDF

Info

Publication number
DE10301939A1
DE10301939A1 DE10301939A DE10301939A DE10301939A1 DE 10301939 A1 DE10301939 A1 DE 10301939A1 DE 10301939 A DE10301939 A DE 10301939A DE 10301939 A DE10301939 A DE 10301939A DE 10301939 A1 DE10301939 A1 DE 10301939A1
Authority
DE
Germany
Prior art keywords
gate
source
effect transistor
field effect
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10301939A
Other languages
English (en)
Other versions
DE10301939B4 (de
Inventor
Jenö Dr. Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10301939.1A priority Critical patent/DE10301939B4/de
Publication of DE10301939A1 publication Critical patent/DE10301939A1/de
Application granted granted Critical
Publication of DE10301939B4 publication Critical patent/DE10301939B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Die Erfindung betrifft einen Feldeffekttransistor, bei dem die Gateelektrode (6, 7) aus in einem Trench vorgesehenen monokristallinem Silizium besteht, das durch einen Trench-Gateoxid (4, 5) von Source bzw. Drain elektrisch isoliert ist. Die Gateelektrode (6, 7) besteht dabei aus dem gleichen Material wie Source bzw. Drain.

Description

  • Die vorliegende Erfindung betrifft einen Feldeffekttransistor und insbesondere einen MOS-Transistor mit einer Sourcezone und einer Drainzone, die jeweils in einer Halbleiterschicht vorgesehen sind und einen ersten Leitungstyp aufweisen, einem Substrat, auf dem die Halbleiterschicht gelegen ist, und einem Gate, das von der Sourcezone und der Drainzone durch eine Isolierschicht elektrisch isoliert ist. Vorzugsweise ist das Substrat ein Halbleitersubstrat eines zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps. Die Halbleiterschicht und das Halbleitersubstrat bilden in diesem Fall einen Halbleiterkörper.
  • Bisher wird in MOS-Feldeffekttransistoren als Gatematerial bevorzugt hochdotiertes polykristallines Silizium verwendet, das oberhalb des Kanalbereiches zwischen der Sourcezone und der Drainzone auf der Isolierschicht vorgesehen ist. Für diese Isolierschicht wird in bevorzugter Weise Siliziumdioxid eingesetzt und gewöhnlich als Gateoxid bezeichnet.
  • Das hochdotierte polykristalline Silizium des Gates muss dabei gesondert abgeschieden und fotolithografisch strukturiert werden. Dieses gesonderte Abscheiden und Strukturieren des Gatematerials ist auch dann erforderlich, wenn anstelle von hochdotiertem polykristallinem Silizium ein anderes Gatematerial, wie beispielsweise Metall, verwendet wird. Denn bei einer MOS-Struktur muss das metallische Leitfähigkeit aufweisende Gate ("M") zwingend in einem gesonderten Prozess auf der auf dem Halbleiterkörper ("S") vorgesehenen und aus Oxid ("O") bestehenden Isolierschicht aufgetragen und strukturiert werden. Obwohl ein Feldeffekttransistor vorteilhaft wäre, bei dem Abscheidung und Strukturierung von Gate keine gesonderten, zusätzlichen Verfahrensschritte erfordern, ist dessen Realisierung bisher nicht ernsthaft erwogen worden.
  • Es ist somit Aufgabe der vorliegenden Erfindung, einen Feldeffekttransistor anzugeben, der insoweit besonders einfach herstellbar ist, als für die Erzeugung seines Gates keine gesonderten, zusätzlichen Verfahrensschritte benötigt werden.
  • Diese Aufgabe wird bei einem Feldeffekttransistor der eingangs genannten Art erfindungsgemäß dadurch gelöst, dass das Gate aus dem gleichen Halbleitermaterial wie die Sourcezone und/oder die Drainzone gebildet und von der Sourcezone und/oder der Drainzone durch die in Trenches eingebrachte Isolierschicht elektrisch isoliert ist.
  • Dabei wird das Gate vorzugsweise aus monokristallinem Halbleitermaterial gebildet, das den gleichen Leitungstyp wie die Sourcezone und die Drainzone hat.
  • Das Gate ist in vorteilhafter Weise zwischen zwei ein Paar bildenden und jeweils mit der Isolierschicht gefüllten Trenches vorgesehen. Für das Gate können dann wenigstens zwei voneinander beabstandete Trenchpaare eingesetzt werden.
  • In einer Weiterbildung der Erfindung werden die Sourcezone, die Drainzone und Gate durch eine auf einem Halbleitersubstrat des zweiten Leitungstyps vorgesehene Halbleiterschicht des ersten Leitungstyps gebildet. Die Isolierschicht kann dabei die Halbleiterschicht durchsetzen und bis zum Halbleitersubstrat reichen.
  • In einer anderen zweckmäßigen Weiterbildung der Erfindung ist die Isolierschicht an ihrem von der Oberfläche der Halbleiterschicht abgewandten Ende im Halbleitersubstrat des zweiten Leitungstyps mit stark dotierten Gebieten des zwei ten Leitungstyps umgeben. Diese stark dotierten Gebiete weisen eine höhere Dotierungskonzentration als das Halbleitersubstrat auf und verhindern ein Durchgreifen des elektrischen Feldes von der Halbleiterschicht in das Halbleitersubstrat.
  • Weiterhin ist zweckmäßig, wenn im Gate vorzugsweise an dessen Oberfläche ein Gebiet des zweiten Leitungstyps gelegen ist. Ist dieses Gebiet p-leitend, so schließt es eine Löcherinversionsschicht an Gate an, falls Drain ein positiveres Potential als Source hat.
  • Schließlich kann in einer anderen Weiterbildung der Erfindung die Isolierschicht eine zwischen der Sourcezone und der Drainzone in Richtung auf die Drainzone zunehmende Schichtdicke haben. Durch eine solche zunehmende Schichtdicke wird ein ähnlich günstiger Verlauf des elektrischen Feldes wie mit Feldplatten bei herkömmlichen MOS-Transistoren erreicht.
  • Der erfindungsgemäße Feldeffekttransistor kann ohne weiteres in beliebiger Technologie von integrierten Schaltungen hergestellt werden. Dabei ist auch eine SOI-Struktur ("Silicon-on-Insulator") möglich, welche besonders einfache erzeugt werden kann, da sich hier die Halbleiterschicht direkt auf dem Isolator befindet und ein Halbleitersubstrat entfällt.
  • Auch kann der erfindungsgemäße Feldeffekttransistor als Kompensationsbauelement hergestellt werden, wenn in seiner Driftstrecke zwischen Source und Drain Kompensationsgebiete des anderer Leitungstyps vorgesehen werden. Diese Kompensationsgebiete können floatend sein oder auf einem festen Potential liegen.
    •
  • Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Draufsicht auf einen erfindungsgemäßen Feldeffekttransistor,
  • 2 einen Schnitt II-II durch den Feldeffekttransistor von 1,
  • 3 einen Schnitt III-III durch den Feldeffekttransistor von 1,
  • 4 eine schematische Draufsicht auf ein anderes Ausführungsbeispiel des erfindungsgemäßen Feldeffekttransistors,
  • 5 eine schematische Draufsicht auf ein weiteres Ausführungsbeispiel des erfindungsgemäßen Feldeffekttransistors, bei dem dessen Rückseite und Gate auf 0 V gelegt sind, und
  • 6 einen Schnitt VI-VI durch den Feldeffekttransistor von 5.
  • Die 1 bis 3 veranschaulichen ein erstes Ausführungsbeispiel des erfindungsgemäßen Feldeffekttransistors mit verschiedenen Varianten. Zunächst sind bei diesem Ausführungsbeispiel in eine auf einem p-leitenden Siliziumsubstrat 1 aufgebrachte und beispielsweise epitaktisch abgeschiedene n-leitende Siliziumschicht 2 verschiedene Trenches eingebracht, die mit einem Isolierstoff, vorzugsweise Siliziumdioxid, gefüllt sind und als "Oxidtrenches" bezeichnet werden. Im Einzelnen umgibt so ein Randoxidtrench 3 ein eigentliches Bauelementegebiet, in welchem zwei Gateoxidtrenches 4, 5 vorgesehen sind, die ihrerseits Gateelektroden 6, 7 umgeben, die mit einem Gateanschluss G versehen sind. Die Gateelektroden 6, 7 bestehen dabei aus Bereichen der einkristallinen Siliziumschicht 2. Das heißt, anstelle des üblichen polykristallinen Siliziums wird hier monokristallines Silizium für die Gateelektroden 6, 7 eingesetzt.
  • Die Gateoxidtrenches 4, 5 bilden ein Trenchpaar. Gegebenenfalls kann auch mehr als ein Trenchpaar vorgesehen sein.
  • In dem durch den Randoxidtrench 3 umgebenen eigentlichen Bauelementegebiet befinden sich noch eine hochdotierte n+-leitende Sourceanschlusszone 8 und eine ebenfalls hochdotierte, n+-leitende Drainanschlusszone 9, die jeweils mit einem Sourceanschluss S bzw. einem Drainanschluss D versehen sind.
  • Damit wird bei dem Feldeffekttransistor des Ausführungsbeispiels der 1 bis 3 eine Driftstrecke durch den Bereich der Siliziumschicht 2 zwischen der Sourceanschlusszone 8 und dem Drainanschluss 9 und zwischen den Gateoxidtrenchen 4, 5 gebildet, während die Gateelektroden 6, 7 durch die Oxidtrenche 4, 5 von der Sourcezone bzw. Drainzone isoliert sind.
  • Es sei angemerkt, dass die angegebenen Leitfähigkeitstypen selbstverständlich auch umgekehrt sein können, so dass beispielsweise eine p-leitende Siliziumschicht 2 auf einem n-leitenden Siliziumsubstrat 1 gelegen ist. Weiterhin kann anstelle von Silizium auch ein anderes geeignetes Halbleitermaterial, wie beispielsweise Siliziumcarbid oder Verbindungshalbleiter, eingesetzt werden.
  • Der Bereich außerhalb des Randoxidtrenches 3 kann, wie auch das Siliziumsubstrat 1 in vorteilhafter Weise auf Bezugspotential, wie insbesondere Masse, liegen.
  • Der Feldeffekttransistor des Ausführungsbeispiels der 1 ist in bevorzugter Weise vom Verarmungstyp, da bei ihm ein Stromfluss zwischen dem Sourceanschluss S und dem Drai nanschluss D bei fehlendem Steuersignal ohne weiteres durch die Driftstrecke, das heißt, das Bauelementegebiet bzw. durch die Siliziumschicht 2 im Innenbereich des Randoxidtrenches 3 fließt.
  • Die 1 bis 3 veranschaulichen auch zwei weitere Varianten des ersten Ausführungsbeispiels der Erfindung, die gemeinsam oder auch getrennt angewandt werden können:
    So ist es möglich, unterhalb der Gateoxidtrenche 4, 5 p+-leitende Gebiete 10, 11 (strichliert dargestellt) im sonst p-leitenden Siliziumsubstrat 1 vorzusehen, welche ein Durchgreifen des elektrischen Feldes von den Gateelektroden 6, 7 in das Substrat 1 verhindern. Diese p+-leitenden Gebiete 10, 11 können beispielsweise durch Ionenimplantation in die Trenche eingebracht werden, bevor diese mit der Isolierschicht bzw. Siliziumdioxid gefüllt werden.
  • Alternativ oder zusätzlich zu der obigen Variante des Ausführungsbeispiels der 1 bis 3 kann in die Gateelektrode 6 bzw. 7, die aus n-dotiertem Silizium der Schicht 2 besteht, noch ein p-leitendes Gebiet 12 eingebracht werden, das ebenfalls mit dem Gateanschluss G verbunden ist. Dieses Gebiet 12 schließt eine Löcherinversionsschicht an Gate an, falls Drain positiver als Source ist. Selbstverständlich ist es auch möglich, das Gebiet 12 nur in einer Gateelektrode, beispielsweise in der Gateelektrode 6 vorzusehen und die Gateelektrode 7 nicht mit einem derartigen Gebiet 12 auszustatten.
  • Die 4 zeigt ein weiteres Ausführungsbeispiel der Erfindung, das sich vom Ausführungsbeispiel der 1 dadurch unterscheidet, dass hier die Isolierschicht im Gateoxidtrench 4' bzw. 5' in Richtung auf die Drainanschlusszone 9 hin dicker wird, also die Durchbruchsfeldstärke erhöht. Selbstverständlich kann das Ausführungsbeispiel der 4 auch entsprechend den verschiedenen Varianten des Ausführungsbeispiels der 1 bis 3 ausgestattet sein.
  • Die 5 und 6 zeigen ein letztes Ausführungsbeispiel der Erfindung, bei dem die Gateelektrode 6 bzw. 7 ebenso wie die Rückseite bzw. das Siliziumsubstrat 1 und die den Randoxidtrench 3 umgebende Halbleiterschicht 2 auf 0 V bzw. Bezugspotential gelegt sind. In diesem Fall arbeitet die insoweit beschriebene Struktur als strombegrenzender Verarmungs-MOS-Feldeffekttransistor und kann beispielsweise als Driftstrecke für einen Hochvolt-Lateral-MOS-Feldeffekttransistor eingesetzt werden. Dieser Hochvolt-Lateral-MOS-Feldeffekttransistor weist dann unterhalb des Sourceanschlussgebietes 8' eine p-leitende Wanne 13 auf, welche eine Kanalzone für eine herkömmliche Gateelektrode 14 aus beispielsweise polykristallinem Silizium bildet, die mit einem Gateanschluss G' verbunden ist. In diesem Fall kann anstelle des Siliziumsubstrates 1 auch ein Isolator (isolierendes Substrat) 1' verwendet werden, so dass eine SOI-Scheibe vorliegt. In diesem Fall erstrecken sich die Trenche 3, 4, 5 nur bis zur Oberfläche des Isolators 1' und brauchen nicht in diesen einzudringen.
  • In die n-leitende Siliziumschicht 2 können auch p-leitende Kompensationsgebiete 15, 15' eingebettet sein, die floatend (15) oder auch mit dem Siliziumsubstrat verbunden (15') sein können.
    • 1
    Siliziumsubstrat
    1'
    isolierendes Substrat
    2
    Siliziumschicht
    3
    Randoxidtrench
    4, 4'
    Gateoxidtrench
    5, 5'
    Gateoxidtrench
    6
    Gateelektrode
    7
    Gateelektrode
    8, 8'
    Sourceanschlusszone
    9
    Drainanschlusszone
    10
    p-leitendes Gebiet
    11
    p-leitendes Gebiet
    12
    p-leitendes Gebiet
    13
    p-leitende Wanne
    14
    Gateelektrode
    15, 15'
    Kompensationsgebiete

Claims (12)

  1. Feldeffekttransistor mit einer Sourcezone und einer Drainzone, die jeweils in einer Halbleiterschicht (2) vorgesehen sind und einen ersten Leitungstyp aufweisen, und einem Gate (6, 7), das von der Sourcezone und der Drainzone durch eine Isolierschicht (4, 5) elektrisch isoliert ist, dadurch gekennzeichnet, dass das Gate (6, 7) aus dem gleichen Halbleitermaterial wie die Sourcezone und/oder die Drainzone gebildet und von der Sourcezone und/oder der Drainzone durch die in Trenches eingebrachte Isolierschicht (4, 5) elektrisch isoliert ist.
  2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, dass das Gate (6, 7) aus monokristallinem Halbleitermaterial gebildet ist.
  3. Feldeffekttransistor nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass das Gate (6, 7) den gleichen Leitungstyp wie die Sourcezone und die Drainzone hat.
  4. Feldeffekttransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Gate (6, 7) zwischen zwei ein Paar bildenden und jeweils mit der Isolierschicht gefüllten Trenches vorgesehen ist.
  5. Feldeffekttransistor nach Anspruch 4, dadurch gekennzeichnet, dass das Gate (6, 7) wenigstens zwei voneinander beabstandete Trenchpaare aufweist.
  6. Feldeffekttransistor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Sourcezone, die Drainzone und Gate (6, 7) durch eine auf einem Halbleitersubstrat (1) des zweiten Leitungstyps vorgesehene Halbleiterschicht (2) des ersten Leitungstyps gebildet sind.
  7. Feldeffekttransistor nach Anspruch 6, dadurch gekennzeichnet, dass die Isolierschicht (4, 5) die Halbleiterschicht (2) durchsetzt und bis zum Halbleitersubstrat (1) reicht.
  8. Feldeffekttransistor nach Anspruch 7, dadurch gekennzeichnet, dass die Isolierschicht (4, 5) an ihrem von der Oberfläche der Halbleiterschicht (2) abgewandten Ende mit Gebieten (10, 11) des zweiten Leitungstyps umgeben ist.
  9. Feldeffekttransistor nach Anspruch 6, dadurch gekennzeichnet, dass im Gate (6, 7) ein Gebiet (12) des zweiten Leitungstyps vorgesehen ist.
  10. Feldeffekttransistor nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Isolierschicht (4', 5') eine zwischen Sourcezone und Drainzone in Richtung auf die Drainzone zunehmende Schichtdicke hat.
  11. Feldeffekttransistor nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Gateelektrode (6, 7) auf Bezugspotential liegt, eine Sourceanschlusszone (8') mit einer Wanne (13) des anderen Leitungstyps umgeben ist und oberhalb dieser Wanne (13) eine weitere Gateelektrode (14) angeordnet ist.
  12. Feldeffekttransistor nach einem der Ansprüche 1 bis 11, gekennzeichnet durch Kompensationsgebiete (15, 15') des zweiten Leitungstyps in der Halbleiterschicht (2).
DE10301939.1A 2003-01-20 2003-01-20 Feldeffekttransistor Expired - Fee Related DE10301939B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10301939.1A DE10301939B4 (de) 2003-01-20 2003-01-20 Feldeffekttransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10301939.1A DE10301939B4 (de) 2003-01-20 2003-01-20 Feldeffekttransistor

Publications (2)

Publication Number Publication Date
DE10301939A1 true DE10301939A1 (de) 2004-09-09
DE10301939B4 DE10301939B4 (de) 2018-02-01

Family

ID=32841574

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10301939.1A Expired - Fee Related DE10301939B4 (de) 2003-01-20 2003-01-20 Feldeffekttransistor

Country Status (1)

Country Link
DE (1) DE10301939B4 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005038922A2 (de) * 2003-10-15 2005-04-28 Infineon Technologies Ag Feldeffekttransistor, insbesondere vertikaler feldeffekttransistor, speicherzelle und herstellungsverfahren
DE102005035153A1 (de) * 2005-07-27 2007-02-01 Infineon Technologies Austria Ag Halbleiterbauelement mit hoher Durchbruchsspannung und niedrigem Durchlasswiderstand
WO2007072405A2 (en) * 2005-12-22 2007-06-28 Nxp B.V. Semiconductor device with recessed field plate and method of manufacturing the same
EP2056351A2 (de) 2007-10-31 2009-05-06 Kabushiki Kaisha Toshiba Halbleitervorrichtung
US8110868B2 (en) 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
US8461648B2 (en) 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100211964B1 (ko) * 1996-12-18 1999-08-02 정선종 절연 게이트 조임형 구조의 고압 소자
KR100257070B1 (ko) * 1997-08-14 2000-05-15 김영환 박막트랜지스터 및 이의 제조방법

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005038922A3 (de) * 2003-10-15 2005-06-16 Infineon Technologies Ag Feldeffekttransistor, insbesondere vertikaler feldeffekttransistor, speicherzelle und herstellungsverfahren
WO2005038922A2 (de) * 2003-10-15 2005-04-28 Infineon Technologies Ag Feldeffekttransistor, insbesondere vertikaler feldeffekttransistor, speicherzelle und herstellungsverfahren
US7462901B2 (en) 2003-10-15 2008-12-09 Infineon Technologies Ag Field effect transistor
US7767518B2 (en) 2003-10-15 2010-08-03 Infineon Technologies Ag Field effect transistor
US8110868B2 (en) 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
DE102005035153A1 (de) * 2005-07-27 2007-02-01 Infineon Technologies Austria Ag Halbleiterbauelement mit hoher Durchbruchsspannung und niedrigem Durchlasswiderstand
US9190511B2 (en) 2005-07-27 2015-11-17 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
US8643086B2 (en) 2005-07-27 2014-02-04 Infineon Technologies Austria Ag Semiconductor component with high breakthrough tension and low forward resistance
US20140001528A1 (en) * 2005-07-27 2014-01-02 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
US8461648B2 (en) 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
WO2007072405A3 (en) * 2005-12-22 2007-10-18 Nxp Bv Semiconductor device with recessed field plate and method of manufacturing the same
US7897478B2 (en) 2005-12-22 2011-03-01 Nxp B.V. Semiconductor device with field plate and method
WO2007072405A2 (en) * 2005-12-22 2007-06-28 Nxp B.V. Semiconductor device with recessed field plate and method of manufacturing the same
US8546852B2 (en) 2007-10-31 2013-10-01 Kabushiki Kaisha Toshiba Semiconductor device
TWI416724B (zh) * 2007-10-31 2013-11-21 Toshiba Kk 半導體裝置
EP2056351A3 (de) * 2007-10-31 2009-06-24 Kabushiki Kaisha Toshiba Halbleitervorrichtung
EP2056351A2 (de) 2007-10-31 2009-05-06 Kabushiki Kaisha Toshiba Halbleitervorrichtung

Also Published As

Publication number Publication date
DE10301939B4 (de) 2018-02-01

Similar Documents

Publication Publication Date Title
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE10120030B4 (de) Lateralhalbleiterbauelement
DE102012204420B4 (de) Halbleitervorrichtung
DE69736529T2 (de) Halbleiteranordnung für hochspannung
DE2706623C2 (de)
DE4110369C2 (de) MOS-Halbleiterbauelement
EP1048079A1 (de) Soi-hochspannungsschalter
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
EP1190447A2 (de) Trench-mos-transistor
DE4424738C2 (de) Halbleitereinrichtung des Typs mit hoher Durchbruchspannung
DE112013006558T5 (de) Siliziumcarbidhalbleitervorrichtung
DE2903534A1 (de) Feldeffekttransistor
DE10255116B4 (de) LDMOS-Transistor und Verfahren zu dessen Herstellung
DE10224201B4 (de) Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
DE102007013848B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE19705791C1 (de) Leistungs-MOSFET
DE10301939B4 (de) Feldeffekttransistor
EP1772906A1 (de) Hochvolt-Feldeffekttransistor und Verfahren zur Herstellung eines Hochvolt-Feldeffekttransistors
DE10001869B4 (de) In beiden Richtungen sperrendes steuerbares Halbleiterschaltelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee