TWI412065B - 對準標記及使用硬遮罩材料之方法 - Google Patents
對準標記及使用硬遮罩材料之方法 Download PDFInfo
- Publication number
- TWI412065B TWI412065B TW096136883A TW96136883A TWI412065B TW I412065 B TWI412065 B TW I412065B TW 096136883 A TW096136883 A TW 096136883A TW 96136883 A TW96136883 A TW 96136883A TW I412065 B TWI412065 B TW I412065B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- filler material
- sacrificial
- substrate
- sacrificial layer
- Prior art date
Links
- 239000000463 material Substances 0.000 title claims abstract description 132
- 238000000034 method Methods 0.000 title claims abstract description 107
- 239000000945 filler Substances 0.000 claims abstract description 102
- 238000005498 polishing Methods 0.000 claims abstract description 33
- 239000000126 substance Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 82
- 238000000151 deposition Methods 0.000 claims description 27
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 17
- 229910052721 tungsten Inorganic materials 0.000 claims description 17
- 239000010937 tungsten Substances 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 11
- 239000000615 nonconductor Substances 0.000 claims description 6
- 238000006748 scratching Methods 0.000 claims description 6
- 230000002393 scratching effect Effects 0.000 claims description 6
- 239000011231 conductive filler Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000011049 filling Methods 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 23
- 229910052782 aluminium Inorganic materials 0.000 description 23
- 230000005855 radiation Effects 0.000 description 19
- 235000012431 wafers Nutrition 0.000 description 16
- 238000000227 grinding Methods 0.000 description 11
- 238000005260 corrosion Methods 0.000 description 10
- 230000007797 corrosion Effects 0.000 description 10
- 230000008021 deposition Effects 0.000 description 8
- 238000001459 lithography Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 238000000059 patterning Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000002301 combined effect Effects 0.000 description 5
- 239000002002 slurry Substances 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000005381 magnetic domain Effects 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
本發明係關於一種方法，該方法包含：提供一具有第一側之基板，該第一側具有一第一層；產生一或多個凹口；在該一或多個凹口中沈積一填充物材料，藉此亦產生第二層填充物材料；及移除該第二層。
本發明亦係關於在一方法中使用一種硬遮罩材料作為犧牲材料，該方法包含：提供一具有第一側之基板，該第一側具有第一層；產生一或多個凹口；在該一或多個凹口中沈積一填充物材料，藉此亦產生第二層填充物材料；及移除該第二層。
本發明亦係關於：提供一具有第一側之基板，該第一側具有一經配置以形成電絕緣物之第一層；蝕刻一或多個凹口；在該一或多個凹口中沈積一填充物材料，藉此亦產生第二層填充物材料；及移除該第二層。
最後，本發明係關於由一種方法所產生之對準標記，該方法包含：提供一具有第一側之基板，該第一側具有第一層；產生一或多個凹口；在該一或多個凹口中沈積填充物材料，藉此亦產生第二層填充物材料；及移除該第二層。
在積體電路處理期間，在晶圓上將多個層置於彼此之上。該等層具有被稱為通孔之導電連接。為確保該等層由通孔而連接，使用對準標記來定位該等層。在第一層中，將第一對準標記與第一電路圖案一起產生。使晶圓經受若干製程步驟，該等步驟包括將第二層沈積於該第一層上。接著藉由量測第一對準標記之位置來判定第一電路圖案在第一層中之確切位置。使用第一對準標記之量測位置而在第二層中產生一被精確地定位於第一層頂部的第二電路圖案。與第二電路圖案一起形成第二對準標記，當將在在稍後之製程步驟中沈積於第二層上的第三層中產生第三電路圖案時，將使用該第二對準標記。
在微影製程中完成在層中形成電路圖案或對準標記。在該微影製程中，將光阻層塗覆於晶圓上且將該晶圓定位於投影透鏡之影像平面中。將主遮罩引入一與該影像平面共軛之物件平面中。使用該主遮罩來圖案化一入射輻射光束以在其橫截面中包含該電路圖案或對準標記圖案。在晶圓位於影像平面中的情況下，將光阻層曝露至電路圖案或對準標記圖案之影像。
接著使晶圓經受若干處理步驟(諸如烘焙、蝕刻及塗覆一新的光阻層)。
化學機械研磨(CMP)係一種頻繁用於積體電路處理之若干處理步驟中的研磨形式。在CMP期間，在晶圓頂層上摩擦研磨漿使得該頂層之厚度減小。藉由削弱頂層之化學反應來增強研磨效應。然而，化學機械研磨(CMP)具有許多缺點(例如，在所謂的淺溝槽隔離製程期間的普通應用中)。在此製程中，提供具有第一表面之基板。將該基板中之一系列溝槽(包括對準標記之溝槽)毯覆於一填充該等溝槽之氧化層下。使用CMP而將該氧化層研磨回至第一表面。由於在填充溝槽之後藉由CMP來處理基板，所以該基板在CMP之後係平坦的，換言之，對準標記之拓撲構型已失去。若接著使用非透明層來覆蓋對準標記，則失去該對準標記：拓撲構型已失去且其亦不再係可見的。
DE 102 59 322 B4解釋了(圖1)此可藉由使對準標記之溝槽更寬及更深使得其未由氧化層完全填充來克服。對準標記之溝槽(10)由氧化層(50)填充。當使該結構經受CMP時，結果為在每一對準溝槽中出現小的斜坡(圖2)。然而，此可產生影響鄰近電路之腐蝕(101)。又藉由將犧牲層塗覆於氧化層上來防止此腐蝕(圖3)。犧牲層(30)填充斜坡，且足夠厚以使其高於溝槽邊緣之水平面(91)。當在稍後之製程步驟研磨回至氧化層時，CMP製程被始終應用於平坦表面且將不會導致腐蝕(圖4中所示)。接著移除斜坡中之犧牲材料(30)使得在所得頂表面中存在對準標記之拓撲構型。藉由蝕刻來移除犧牲材料且注意使氧化層保持於適當位置(亦即，未被移除)。最後(圖5)，使用非透明層(100)而再次覆蓋第一表面，對準標記之溝槽對應於該非透明層中之斜坡(201)。可將非透明層中之此斜坡(201)用於對準。
此方法之缺點係其需要加寬對準標記之溝槽。需要使對準標記之溝槽與電路圖案之溝槽一樣寬。由於在藉由成像而將對準標記及電路圖案自主遮罩引至晶圓上時所產生的不精確性，所以此係需要的。如較早所解釋，為形成對準標記及電路圖案之影像，使用投影透鏡。投影透鏡之像差及對準標記之溝槽與電路圖案之溝槽之間的寬度差異之組合將在影像中產生對準標記與電路圖案之間的距離誤差。此距離誤差產生對準誤差。為以最低可能之成本產生電路圖案，使電路圖案之溝槽盡可能地小。使對準標記之溝槽與電路圖案之溝槽一樣寬因此並不允許實現如DE 102 59 322 B4中所描述之較寬的對準標記溝槽。
此方法之另一缺點係其需要對準標記之溝槽比電路圖案之溝槽深。為了在一個層中產生具有兩個不同深度之溝槽，需要至少兩個不同之蝕刻步驟。應用兩個不同蝕刻步驟更昂貴且需要比應用一個蝕刻步驟更多的時間。
圖6a－圖6d中示意性地展示了CMP在所謂之W－CMP流程(其中W代表鎢且其中CMP代表化學機械研磨)中的應用。為了結合W－CMP流程而產生(圖6a)對準標記，將凹口(1030)之第1圖案(未圖示)及第2圖案蝕刻入一覆蓋晶圓(1000)之氧化層(1010)中。凹口(1030)之第1圖案對應於電路圖案且凹口之第2圖案對應於對準標記。接著，由鎢層(1040)覆蓋(圖6b)氧化層(1010)，藉此填充氧化層(1010)中的凹口(1030)之第1圖案及第2圖案。凹口(1030)之第1圖案中的鎢將稍後在待由製程下之晶圓(1000)製成之成品中充當"通道"之導電材料。
接著，使具有覆蓋層之晶圓(1000)經受化學機械研磨(CMP)步驟(圖6c)以移除所有不在凹口(1030)中之鎢。由於氧化層充當電絕緣體，所以電流之傳導將僅可能經由凹口(1030)中之導電材料進行且將不會在凹口旁進行。以此方式，在凹口(1030)處，可產生至位於氧化層(1010)下方之一層晶圓(1000)的電接點。
在第2圖案處，藉由CMP而產生鎢與氧化物之間的高度差異。儘管並未自凹口(1030)完全移除鎢，但凹口中剩餘鎢之水平面低於剩餘氧化物之水平面。與第2圖案之對準取決於在CMP之後的高度差異。
然而，CMP亦在凹口之第2圖案處產生對氧化層(1010)及鎢之腐蝕(101)。該腐蝕(101)產生被損害之對準標記(展示於圖6c中之圓圈中)。被損害之對準標記產生對準誤差，下文將對其加以解釋。
在CMP之後，沈積鋁層(1070)(展示於圖6d中)。該鋁層經沈積而使第一表面位於氧化層(1010)之接觸表面上且其具有一與該第一表面相對之自由表面。當沈積鋁層(1070)時，在對準標記處氧化物與鎢之間的高度差異被轉移至自由表面處之高度差異，從而在自由表面中形成對準標記。與鋁層(1070)之對準取決於自由表面之高度差異，因為對準輻射不能穿透鋁。
對氧化層(1010)中的對準標記之損害亦被轉移至自由表面且在對準位置中產生誤差。另一方面，自由表面中之較小高度差異產生較低之信雜比。較低之信雜比產生對準誤差。在太低之信雜比下，對準係根本不可能的。
藉由將對準標記中之線分割為若干區段來最小化腐蝕之效應(對對準標記之損害)。然而，藉由分割對準標記，鎢與氧化物之間的高度差異在CMP之後將比不進行分割所產生之高度差異小。此與CMP製程特徵有關。
由於在接觸表面下層的鎢與氧化物之高度差異較小，所以自由表面之高度差異較小，此在對準時產生較低之信雜比。因此，當引入分割以克服與被損害之對準標記有關的對準誤差時，可引入與較低信雜比有關之對準誤差，且最壞之狀況為對準甚至係根本不可能的。
接著，在電路圖案及對準標記兩者處的CMP製程而刮擦氧化層(1010)之接觸表面(圖6c)。刮痕(102)產生電路圖案之較低效能。為處理刮痕(102)，應用所謂之氧化物拋光方法。根據氧化物拋光方法，使氧化物之自由表面經受氧化物CMP步驟。在刮痕(102)具有第一深度之情況下，移除對應於刮痕(102)之此第一深度的一小部分氧化層(1010)。由於氧化物之特性是針對在電路圖案處的效能而最佳化且並未針對部分移除而被最佳化，所以氧化物拋光方法係一種用以解決刮痕(102)的相對耗時且昂貴之方法且並不存在已知之替代例。
本發明之一目標係提供一種解決此問題之方法。
在本發明之第一實施例中，藉由一種方法來達成該目標，該方法包含：提供一具有第一側之基板，該第一側具有第一層；及將犧牲層沈積於該第一層上。接著，在犧牲層中產生一或多個至少延伸入第一層中之凹口，且在該一或多個凹口中沈積填充物材料，藉此在犧牲層上亦產生第二層填充物材料。接著，自犧牲層移除第二層；及藉由應用一用於避免刮擦第一層之第一製程來移除犧牲層。
將犧牲層沈積於第一層上並未刮擦(亦未研磨)第一層。該第一層亦未由於產生第二層也未由於自犧牲層移除第二層而被刮擦(亦未研磨)，因為犧牲層保護該第一層。因此，藉由應用一用於避免刮擦第一層之第一製程，第一層在該方法之任何步驟期間均未被刮擦。
由於第一層未被該方法刮擦，所以無需部分地移除第一層以便交付未被刮擦之第一層。藉此，使拋光方法變得多餘。
此外，無需應用額外較厚之第一層以便避免第一層在由拋光方法部分移除之後變得太薄。應用額外較厚之第一層更為昂貴。
根據本發明之第二實施例(其中該一或多個凹口各具有一延伸於犧牲層中之第一部分)，應用第二製程來移除第二層。根據該實施例，犧牲層、填充物材料、第一製程及第二製程經配置以使填充物材料保持於凹口之第一部分中的適當位置。
由於凹口之第一部分延伸於犧牲層中，所以在凹口之第一部分中的填充物材料被犧牲層包圍。在移除犧牲層之後，被保持於凹口之第一部分中之適當位置的填充物材料伸出被顯露、未被刮擦之第一層。配置凹口之第一部分以伸出被顯露、未被刮擦之第一層涉及犧牲層、填充物材料、第一製程及第二製程。舉例而言，使用固定犧牲層材料，由第一製程、第二製程或兩者移除之填充物材料的量愈高，則結束於凹口之第一部分中的填充物材料之犧牲層愈高。
根據第三實施例，該方法以判定第一群中之至少一第一構件的一或多個特徵之對準位置為特徵，該第一群包含基板、第一層及犧牲層。藉由在距該一或多個特徵之對準位置的預定距離處產生該一或多個凹口來進一步特徵化該方法。最後，在被顯露、未被刮擦之第一層上沈積不透明之第三層，該不透明之第三層具有一背向基板之自由表面，藉此產生複數個突起，其中該複數個突起具有相關聯之位置，該等位置對應於與凹口之第一部分相關聯的位置。
判定一或多個特徵之對準位置以使得能夠在距該一或多個特徵之對準位置的預定距離處產生該一或多個凹口。在移除第二層及犧牲層時被保持於適當位置的填充物材料導致在沈積於第一層上的不透明之第三層中形成突起。該等突起具有相關聯之位置，該等位置對應於與該等凹口之第一部分相關聯的位置。因此，該等突起之相關聯位置間接地取決於該一或多個特徵之位置。根據本發明之一特徵，可使用此間接相依性以藉由對準至該複數個突起而間接對準至該一或多個特徵(即使該一或多個特徵被不透明之第三層遮掩亦如此)。
根據本發明之第四實施例，第一層形成電絕緣體且該方法以使該一或多個凹口延伸穿過第一層而到達基板之複數個導電區域為特徵。又，在該一或多個凹口中使用導電填充物材料，且在被顯露、未被刮擦之層及填充物材料上沈積第四導電層。
根據此實施例，產生自第四導電層、經由電絕緣之第一層而至基板之複數個導電區域的電連接。藉由使用沈積於經產生而穿過犧牲層及第一層至複數個導電區域的凹口中之導電填充物材料來形成該等連接。第一層係絕緣體，使得該等連接彼此絕緣。由於填充物材料伸出被顯露、未被刮擦之第一表面，所以存在較大接觸區域，第四導電層藉由該區域而與電連接接觸。由於接觸電阻與接觸面積之倒數成比例，所以本發明之一特徵係提供自第四導電層至基板之複數個導電區域的低電阻電連接。
根據本發明之第五實施例，提供了一種方法，該方法以以下步驟為特徵：提供一具有第一側之基板，該第一側具有一經配置以形成電絕緣體之第一層；及在第一層上沈積犧牲層。在犧牲層中蝕刻該一或多個延伸穿過該犧牲層及第一層之凹口，且在該一或多個凹口中沈積導電填充物材料，藉此在犧牲層上亦產生第二層填充物材料。藉由化學機械研磨而自犧牲層移除第二層。最後，藉由蝕刻而移除犧牲層且顯露第一層。
在第一層上沈積犧牲層並未刮擦(亦未研磨)第一層。該第一層亦未由於產生第二層也未由於自犧牲層移除第二層而被刮擦(亦未研磨)，因為犧牲層保護該第一層。因此，藉由應用一用於避免刮擦第一層之第一製程，第一層在該方法之任何步驟期間均未被刮擦。
由於第一層未被該方法刮擦，所以無需部分地移除第一層以便交付未被刮擦之第一層。藉此，使拋光方法變得多餘。
此外，無需應用額外較厚之第一層以便避免第一層在由拋光方法部分移除之後變得太薄。應用額外較厚之第一層更為昂貴。
本發明之第六實施例提供在一種方法中使用硬遮罩材料作為犧牲材料，該方法包含：提供一具有第一側之基板，該第一側具有第一層；及在該第一層上沈積犧牲層。接著，根據該方法，在犧牲層中產生一或多個至少延伸入第一層中之凹口，且在該一或多個凹口中沈積填充物材料，藉此在該犧牲層上亦產生第二層填充物材料。接著，仍根據該方法，自犧牲層移除第二層，且藉由應用一用於避免刮擦第一層之第一製程來移除犧牲層。
根據本發明之第七實施例，提供由一種方法產生之對準標記，該方法包含：提供一具有第一側之基板，該第一側具有第一層；及在該第一層上沈積犧牲層。接著，在犧牲層中產生一或多個延伸入該第一層中之凹口，且在該一或多個凹口中沈積填充物材料，藉此在犧牲層上亦產生第二層填充物材料。接著，自犧牲層移除第二層；及藉由應用一用於避免刮擦第一層之第一製程來移除犧牲層。
根據本發明之一實施例，提供了基板。圖7中展示了基板之截面圖。基板(1000)包含一位於該基板之第一側上的對準標記(1060)。該基板進一步包含形成積體電路之部分電路圖案層的導電區域(1080)。基板(1000)在第一側上具有一鋪置於對準標記(1060)及導電區域(1080)上的氧化層(1010)。藉由CVD而在基板上沈積該氧化層。氧化層之沈積並不包含一藉以摩擦或研磨氧化層的製程步驟。
在氧化層(1010)上沈積犧牲層(1020)。該犧牲層(例如)包含Si3
N4
、經摻雜之氧化物、SiON、SiC或α－C且(例如)藉由使用CVD(化學氣相沈積)而沈積。稍後將解釋如何選擇用於犧牲層之材料。
緊接著(圖8)，藉由旋塗而在犧牲層上沈積抗蝕劑層(1200)。將基板置放於諸如掃描器或步進器之微影裝置(未圖示)中，且藉由微影裝置之對準感測器(未圖示)來判定對準標記(1060)之位置。接著，使抗蝕劑層(1200)經受圖案之影像(未圖示)。該影像包含被精確對準於對準標記(1060)及導電區域(1080)上的特徵。或者(未圖示)，對準該等特徵而使其與對準標記相鄰。抗蝕劑層(1200)係光敏層且藉由使其經受影像，該光敏層之部分(1210)發生改變。自微影裝置移除基板(1000)且使該基板(1000)經受後處理(諸如後曝光烘焙步驟)及一或多個顯影步驟。接著，使抗蝕劑層(1200)經受蝕刻步驟，其中抗蝕劑層(1200)之已改變部分(1210)被蝕刻掉(圖9)。藉由蝕刻掉抗蝕劑層(1200)之已改變部分(1210)，產生了凹口(1030)。蝕刻製程經配置以產生延伸穿過犧牲層(1020)及氧化層(1010)之凹口(1030)。將瞭解，亦可使用其他微影方法以在犧牲層及氧化層中產生凹口。
在圖9中，第一組(1035)凹口(1030)對應於被精確對準於對準標記(1060)上的特徵。第二組(1036)凹口(1030)對應於被精確對準於導電區域(1080)上之特徵。
在下一步驟(其之結果展示於圖10中)中，使用溶劑以藉由被通稱為抗蝕劑剝離之製程來移除抗蝕劑層。
在產生凹口(1030)及移除抗蝕劑層(1200)之後，在凹口(1030)中沈積(圖11)填充物材料。圖11僅展示了圖7至圖10中所示之基板的一部分。在此實施例中，填充物材料包含鎢(W)，但亦可使用其他材料。沈積填充物材料係(例如)藉由CVD來完成。當使用CVD時，並非所有填充物材料皆最終落於凹口(1030)中。事實上，在使用填充物材料來填充凹口(1030)的同時，在犧牲層(1020)上形成一填充物材料層(1040)。此填充物材料層(1040)係非吾人所樂見的且在下一步驟中被移除。該填充物材料層(1040)(例如)藉由化學機械研磨而被移除。通常將化學機械研磨簡寫為CMP。
使用圖12來解釋化學機械研磨。在研磨設備(1400)(諸如研磨墊)與填充物材料層(1040)之間插入研磨漿(1300)。該研磨漿以化學之方式削弱填充物材料層(1040)且可包含研磨粒子。藉由削弱(使其更易於磨碎)及研磨之組合效應來移除填充物材料層(1040)。熟習此項技術者將理解，可經由自由表面上之活性表面(未圖示)來應用該組合效應。當開始應用化學機械研磨時，藉由一形成於填充物材料層(1040)與研磨漿之間的第一表面(1221)來形成自由表面。第二表面(1222)較第一表面(1221)位於更接近犧牲層處。藉由第一表面(1221)與第二表面(1222)之間的材料而使第二表面(1222)處之材料屏蔽於活性表面(亦即，經屏蔽而免受化學機械研磨之組合效應)。在自開始之第一時間間隔之後，第一表面(1221)與第二表面(1222)之間的材料被移除且由第二表面(1222)形成自由表面。因此，使第二表面(1222)經受化學機械研磨之組合效應。在自開始之第二時間間隔(大於第一時間間隔)之後，第三表面(1223)被顯露而作為自由表面。在此實例中，第三表面(1223)係犧牲層與填充物材料層(1040)之間的表面。熟習此項技術者將清楚，活性表面在化學機械研磨期間在基板(1000)之方向上前進穿過填充物材料層(1040)。在化學機械研磨期間，犧牲層(1020)保護氧化層(1010)。因此，氧化層(1010)並未由於移除填充物材料層(1040)而被刮擦，即使化學機械研磨係一種已知為導致刮痕之磨蝕方法亦如此。相反，犧牲層(1020)可在化學機械研磨期間腐蝕或刮擦(未圖示)。
為進一步解釋本發明之目的，凹口(1030)各自將被假定包含上部分(1031)及下部分(1032)(兩者展示於圖12中)。凹口之上部分(1031)係穿過犧牲層(1020)之部分，且凹口之下部分(1032)係穿過氧化層(1010)之部分。
在化學機械研磨期間，注意至少一些填充物材料並未被自凹口(1030)之上部分(1031)移除。凹口之下部分(1032)中的填充物材料藉此得以自動保持於適當位置。此係由於下部分(1032)中之填充物材料藉由上部分(1031)中之填充物材料而被屏蔽於化學機械研磨步驟之活性表面。圖13中展示了該結果。
接著蝕刻掉犧牲層(1020)。注意使被包含於凹口(1030)之上部分(1031)中的在凹口(1030)之第一部分(1050)中的填充物材料保持於適當位置。最大限度為第一部分(1050)與上部分(1031)重合，但其中第一部分(1050)小於上部分(1031)之實施例亦為可能的。作為蝕刻掉犧牲層之結果(圖14)，一些填充物材料在蝕刻之後突出於氧化層(1010)。突出於氧化層(1010)之填充物材料形成突起(1230)。圖14中所示之突起(1230)對應於如圖13中所示的凹口(1030)之第一部分(1050)中的填充物材料。換言之，注意使凹口(1030)之第一部分(1050)中的填充物材料在化學機械研磨及蝕刻期間保持於適當位置。在圖13中，凹口之第一部分(1050)(此位於上部分(1031)中且因此位於犧牲層中)由虛線指示。類似地，突出於氧化層且對應於凹口之第一部分(1050)的填充物材料由圖14中之虛線指示。
一突起對應於一個凹口且具有如圖14中所指示之壁(1231)及頂表面(1232)。對應於圖9及圖10中所示之第一組(1035)凹口的突起之位置對應於對準標記(1060)之位置。對應於圖9及圖10中所示之第二組(1036)凹口的突起之位置對應於導電區域(1080)之位置。
最後(圖15)，在氧化層及突起(1230)上沈積導電層(1070)。該導電層(1070)可(例如)包含鋁(Al)。在此實施例中被用作填充物材料之鎢(W)及鋁(Al)兩者皆具有導電性。導電區域(1080)現經由氧化層(1010)之凹口(1030)中的鎢(W)填充物材料而連接至鋁(Al)導電層(1070)。
鋁導電層(1070)與鎢(W)之間的接觸區域包含突起(1230)之壁(1231)及頂表面(1232)。
較大接觸區域與在鋁導電層(1070)與導電區域(1080)之間的較低電阻相關聯。此係由於在鋁層(1070)與凹口(1030)中之鎢(W)之間存在接觸電阻，該接觸電阻與接觸面積成反比例。為了達成較低接觸電阻，可產生具有大於2.5 nm、5 nm或7.5 nm且可為(例如)3 nm、6 nm或8 nm之高度的突起(1230)。
參看圖12，現將解釋本發明之一替代性實施例。在本發明之替代性實施例中，在化學機械研磨及蝕刻期間凹口(1030)之上部分(1031)中的所有填充物材料以及凹口(1030)之下部分(1032)中的一些填充物材料皆被移除。因此，填充物材料並不突出於氧化層(1010)外(圖16中予以說明)。在此替代性實施例中，在氧化層(1010)上沈積鋁導電層(1070)，藉此突出進入凹口而到達凹口(1030)之下部分(1032)中的填充物材料。對應於填充物材料與鋁導電層(1070)之間的一個凹口(1030)的接觸區域由凹口開放區域(1233)形成。熟習此項技術者將清楚，形成圖15之實施例之接觸區域的壁(1231)及頂表面(1232)之組合區域大於形成對應於圖16之實施例之接觸區域的凹口開放區域(1233)。
在化學機械處理(CMP)及蝕刻期間自凹口(1030)移除的填充物材料之量取決於若干因素。當然，應用CMP或蝕刻的時間愈長，則更多填充物材料被移除。其他可在CMP(圖12)期間改變之參數為摩擦力、研磨漿組合物、研磨設備(1400)之溫度及類型。舉例而言，研磨設備(1400)可為硬式或軟式研磨墊。可在蝕刻期間改變之參數為蝕刻流體及溫度。當然，所沈積之犧牲層的高度亦可改變以便產生具有所要高度之突起(1230)以自凹口(1030)之下部分(1032)移除填充物材料等等。
如較早所指示(關於圖7)，犧牲層(1020)(例如)包含Si3
N4
、經摻雜之氧化物、SiON、SiC或α－C。更通常而言，使用硬遮罩材料。選擇用於犧牲層(1020)之材料可與選擇硬遮罩相比較；在停止應用CMP之後，犧牲層(1020)應仍然覆蓋氧化層(1010)。因此，氧化層(1010)保持屏蔽於CMP之組合效應且未被刮擦。
理想上，犧牲層經配置以使得能夠簡單地判定在CMP(圖12)期間填充物材料層(1040)是否被移除且自由表面是否由犧牲層(1020)形成。當自由表面由犧牲層形成時，停止CMP。
舉例而言，犧牲層(1020)及填充物材料層(1040)具有不同顏色。在CMP期間，量測自由表面之顏色。當開始應用CMP時，自由表面由填充物材料層(1040)形成且該自由表面具有第一種顏色。當移除填充物材料層(1040)時，量測犧牲層之顏色，且停止CMP。因此，犧牲層可經配置以具有一不同於填充物材料層(1040)之顏色的顏色。
或者，研磨設備(1400)量測摩擦阻力。在此替代例中，犧牲層(1020)包含一具有摩擦阻力之材料，該摩擦阻力偏離(高於或低於)填充物材料層(1040)之摩擦阻力。
即使在CMP期間量測起來較簡單，用於犧牲層(1020)之材料仍可關於其在CMP期間之移除速度而加以選擇。此係(例如)由於量測摩擦阻力之不精確性。此等不精確性可與被用作研磨設備(1400)之研磨墊的磨損有關。另一原因係填充物材料層(1040)在各處可能未被同時移除。藉由配置成使得移除犧牲層(1020)之速度比移除填充物材料層(1040)之速度小得多(保持所有CMP參數恆定)，何時停止CMP之精確定時的重要性得以降低。即使填充物材料層(1040)被移除且CMP繼續，仍然僅有一小部分之犧牲層(1020)被移除。
熟習此項技術者將清楚，在犧牲層(1020)與填充物材料層(1040)之間的差異被最佳化的情況下，填充物材料層(1040)亦可被最佳化。然而，填充物材料可不得不滿足其他亦與待由基板製得之產品有關的標準(諸如電導率)。由於犧牲層在該方法中被移除且並未形成待由基板製得之產品的部分，所以其不必滿足與產品有關之標準。因此，最佳化犧牲層(1020)係較佳的。
藉由PVD(物理氣相沈積)濺鍍來沈積圖15中所示的導電層(1070)中之鋁(Al)。歸因於PVD濺鍍之製程特徵，自氧化層(1010)突出的填充物材料之突起(1230)導致在鋁導電層(1070)之一背向基板(1000)的自由表面(1100)中形成複數個相關突起(1090)。該等相關突起(1090)之位置對應於突起(1230)之位置。因此，可使用該等相關突起(1090)來間接對準至對準標記(1060)，稍後將對其加以解釋。
鋁導電層(1070)對於通常由對準感測器所使用之紅光及綠光而言係不透明的。此意謂突起(1230)及對準標記(1060)兩者都被鋁導電層(1070)遮掩且無法被直接對準。然而，由於突起(1230)被對準至對準標記(1060)且相關突起(1090)之位置對應於突起(1230)之位置，所以相關突起(1090)之位置間接地對應於對準標記(1060)之位置。因此，可藉由對準至相關突起(1090)來間接地對準至對準標記(1060)。
如圖15中所示，一個相關突起(1090)可對應於若干個突起(1230)。此可藉由界定一由氧化層(1010)之背向基板之表面(1011)及由突起(1230)之壁(1231)與頂表面(1232)形成之沈積表面(1300)來解釋。當執行相對於位置對沈積表面(1300)之高度之傅裏葉變換時，高度之緊密間隔變化對應於高頻率且中間具有較大間隔的高度變化對應於低頻率。PVD濺鍍之製程特徵使得高頻率分量被濾除。事實上，就考慮轉移高度差異而言，可將PVD濺鍍製程與低通濾波器相比較。仍然，可間接地對準於對準標記(1060)。
由於位於突起(1230)頂部之鋁導電層(1070)的高度係鄰近於突起(1230)之鋁導電層(1070)的高度的一半，所以高頻分量被濾除。幾何考慮展示了此之原因係突起中間的區域亦不得不藉由鋁來填充。
由於可使用低頻率資訊來判定對準標記(1060)之位置，所以可間接地對準於對準標記(1060)。高頻率資訊存在於氧化層中(亦即，氧化層(1070)中之凹口為何間隔如此緊密)的原因與成本及對準誤差減少有關。將在以下段落中解釋此。
基板空間(諸如矽晶圓上之空間)係昂貴的，使得持續需要縮小電路圖案及導電區域(1080)。此外，在處理聚矽氧晶圓期間由電路圖案形成之處理器可由於含有較小特徵(諸如導電區域(1080))而更為快速。
為了產生積體電路之若干層，使抗蝕劑層經受輻射光束，該輻射光束在其橫截面中具有一圖案。此藉由使用一能夠賦予該輻射光束在其橫截面中的一圖案以形成經圖案化之輻射光束的圖案化設備(諸如主遮罩)而達成。使用投影系統以將該圖案之影像投影於抗蝕劑層上。舉例而言，圖案化設備包含彼此相距第一距離的第一特徵及第二特徵。圖案化設備亦包含一距第二特徵第一距離的第三、較大特徵。投影系統形成圖案化設備之影像。在該影像中，第一較小特徵與第二較小特徵之間的距離與圖案化設備上之距離相比被減小至1/4。然而，歸因於像差，第二較小特徵與第三較大特徵之間的距離在影像中被減小至大於1/4。或者，第二較小特徵與第三較大特徵之間的距離在影像中被減小至小於1/4。在使用投影系統與圖案化設備(諸如可程式化鏡面陣列、雷射二極體陣列、發光二極體陣列、格柵光閥或LCD陣列)之組合的例子中，較大特徵與較小特徵間之距離減小的類似差異也可適用。
在圖案化設備上，對準標記之特徵與電路圖案之特徵之間的距離係已知的。為防止對準標記之特徵相對於電路圖案之特徵移位(如上文所描述)，對準標記之特徵經設計以具有與電路圖案之特徵相同的尺寸。
典型之對準標記係格柵(諸如圖17中所示)。對準標記(1060)具有週期性結構。在對準標記(1060)中，線(1061)及間隔(1062)對應於一個週期。標記包含若干個週期。使用格柵(圖18)來使對準感測器(未圖示)之對準輻射(1065)繞射。該輻射被繞射成一階繞射光束(1066)、三階繞射光束(1067)及五階繞射光束(1068)。在此實施例中，線(1061)比間隔(1062)窄以便最佳化被繞射成五階繞射光束(1068)的輻射量。為了避免對準輻射(1065)在基板(1000)上之抗蝕劑層(1200)中產生變化，對準輻射(1065)具有為抗蝕劑層(1200)所不敏感之波長。舉例而言，對準輻射(1065)為紅色或綠色。相反，經圖案化之輻射光束具有為抗蝕劑層(1200)所高度敏感之波長。舉例而言，該波長為193 hm。五階繞射光束(1068)被繞射之方向取決於對準輻射(1065)之波長及格柵之週期(1063)。如將由熟習此項技術者所理解，必須選擇對準輻射(1065)之波長、對準標記(1060)之週期(1063)、待量測之繞射階及對準感測器之數值孔徑，使得繞射光束(1066、1067、1068)在對準感測器之方向上離開對準標記(1060)。相等週期(1063)處之較小線(1061)將產生被最佳化之較高繞射階。然而，隨著階數增加，最佳化變得越來越無效。
在常規使用之針對五階繞射而最佳化的對準標記(1060)中，線(1061)比電路圖案之特徵寬得多。線(1061)形成對準標記(1060)之特徵。為使對準標記(1060)之特徵具有與電路圖案之特徵相同的尺寸，將線(1061)分割為較小特徵(圖19)。此意謂一條線(1061)被再分為若干線區段(1064)及若干間隔區段(1065)，當然，該線區段(1064)及該間隔區段(1065)小於線(1061)。五階繞射光束(1068)被繞射之方向並未由於再分線(1061)而改變。
現可由熟習此項技術者所理解，根據本發明之方法可將週期性對準標記轉移至新的層(即使高頻率分量藉由PVD濺鍍之製程特徵而被濾除亦如此)。分割線(1061)對應於添加高頻率分量。然而，添加高頻率分量僅為分割之副作用。對準標記(1060)之位置存在於未由PVD濺鍍之製程特徵濾除的低頻率分量中。
如較早所解釋，氧化層(1010)在CMP期間並未腐蝕或刮擦，因為其受犧牲層(1020)保護。然而，CMP可在犧牲層(1020)中產生(圖20)腐蝕(101)及刮擦(102)。當移除犧牲層(1020)時，犧牲層中之腐蝕(101)及刮擦(102)不再存在。填充物材料中之腐蝕(101)導致(圖21)填充物材料之突起(1230)之彎曲頂表面(1232)突出於氧化層(1010)外。彎曲頂表面係在形成相關突起(1090)時被濾除的高頻率分量。相反，突起(1232)具有壁(1231)，在該處凹口(未圖示)中之填充物材料在移除犧牲層之前接觸犧牲層(1020)。
壁(1231)之位置判定於何處形成相關突起(1090)之相關壁(1091)。當對準至相關突起時，相關壁(1091)之位置影響量測哪一位置。信號強度由相關壁(1091)之高度來判定。
當沈積鋁導電層(1070)時，頂表面(1232)中之刮擦(102)得以完全濾除。
儘管可在本文中特定參考本方法在IC製造中的使用，但應理解，本文中所描述之方法可具有其他應用，諸如製造整合式光學系統、用於磁域記憶體之導引及偵測圖案、平板顯示器、液晶顯示器(LCD)、薄膜磁頭等等。熟練技工將瞭解，在此等替代性應用之背景下，術語"晶圓"在本文中之任何使用可認為與更一般之術語"基板"同義。可藉由塗覆抗蝕劑並藉由在(例如)一軌道中顯影經曝光之抗蝕劑(藉由在一計量工具及/或一檢測工具中量測若干特徵)來處理本文中所提到之基板。在適用之情況下，可將本文中之揭示內容應用於此處理及其他基板處理。此外，可處理基板一次以上(例如)以便產生多層式IC，使得本文中所使用之術語基板亦可指代一業已包含多個經處理之層的基板。
一業已包含多個經處理之層的基板可導致在沈積犧牲層之前引入平坦化步驟。可在將氧化層(1010)塗覆於一業已包含多個經處理之層且因此具有拓撲構型的基板(1000)上時引入平坦化(圖22)。基板(1000)之此拓撲構型使得氧化層(1010)之將根據本發明而沈積有犧牲層(1020)的表面(1500)亦包含拓撲構型。藉由平坦化來移除氧化層(1010)之將沈積有犧牲層(1020)的表面(1500)之此拓撲構型，其之結果展示於圖23中。平坦化可(例如)藉由氧化物CMP步驟來完成。藉此氧化物CMP步驟經配置以僅在限度內在氧化層(1010)之表面(1500)上引入刮痕。此等限度可為刮痕之深度及刮痕之長度。
熟習此項閱讀者將理解，引入氧化物CMP步驟以處理氧化物自身從而改良氧化物之狀態。在第一製程中應用CMP以移除填充物材料係針對填充物材料而非氧化物。若根據第一製程之CMP(亦即，並非氧化物CMP步驟)將被應用於氧化物，則其將產生超出彼等限度之刮痕。未被刮擦之氧化層(1010)將因此涵蓋一具有表面(1500)之氧化層(1010)，在該表面(1500)中可能存在之刮痕的特徵(諸如深度)並未超過限度。
當然，如之前所解釋，未被刮擦之第一層亦涵蓋一在被沈積之後及在沈積犧牲層之前未被摩擦或研磨之氧化層(1010)。由於沈積氧化層(1010)亦並未包含一藉以摩擦或研磨氧化層的製程步驟，所以在沈積犧牲層時，氧化層未被刮擦。
換言之，藉由一經配置以避免在氧化層(1010)中引入刮痕之製程來完成移除犧牲層。此處，避免在氧化層中引入刮痕亦涵蓋避免加深(例如)由平坦化步驟所產生之現有刮痕。
儘管上文已特定參考了對準標記之使用，但熟習此項技術者將瞭解，可將該方法應用於若干種類型之對準標記(諸如經分割之格柵標記及接觸孔標記)，且亦可將該方法應用於覆蓋標記、基板識別碼、基板處理碼及條形碼。
儘管上文已特定參考了本發明之實施例在光學微影術之背景下的使用，但將瞭解，可將本發明用於其他應用(例如，壓印微影)中，且在背景允許的情況下本發明並不限於光學微影術。在壓印微影中，圖案化設備中之拓撲構形界定產生於基板上之圖案。可將圖案化設備之拓撲構形按壓於一層被提供至基板上之抗蝕劑中，隨之藉由應用電磁輻射、熱、壓力或其之組合來固化該抗蝕劑。在抗蝕劑固化之後將圖案化設備移出抗蝕劑從而在其中留下圖案。
本文中所使用之術語"輻射"及"光束"涵蓋所有類型之電磁輻射，包括紫外(UV)輻射(例如，具有一為或大約為365、355、248、193、157或126 nm之波長)及遠紫外(EUV)輻射(例如，具有一在5－20 nm之範圍中的波長)以及粒子束(諸如離子束或電子束)。
在背景允許之情況下，術語"透鏡"可指代各種類型之光學組件中之任何一者或組合，該等光學組件包括折射、反射、磁性、電磁及靜電光學組件。
儘管已在上文描述了本發明之特定實施例，但將瞭解，可以不同於如上文所描述之方式的方式來實踐本發明。舉例而言，本發明可呈一含有描述一種如上文所揭示之方法的機器可讀取指令之一或多個序列的電腦程式或一具有儲存於其中之此電腦程式的資料儲存媒體(例如，半導體記憶體、磁碟或光碟)的形式。
上文之描述意欲具有說明性而非限制性。因此，熟習此項技術者將顯而易見，可在不背離下文所陳述之申請專利範圍之範疇的情況下對如所描述之本發明作出修改。
10．．．溝槽
30．．．犧牲層
50．．．氧化層
91．．．水平面
100．．．非透明層
101．．．腐蝕
102．．．刮痕
201．．．斜坡
1000．．．晶圓
1010．．．氧化層
1011．．．表面
1020．．．犧牲層
1030．．．凹口
1031．．．上部分
1032．．．下部分
1035．．．第一組凹口
1036．．．第二組凹口
1040．．．填充物材料層
1060．．．對準標記
1061．．．線
1062．．．間隔
1063．．．週期
1064．．．線區段
1065．．．間隔區段/對準輻射
1066．．．一階繞射光束
1067．．．三階繞射光束
1068．．．五階繞射光束
1070．．．鋁導電層
1080．．．導電區域
1090．．．突起
1091．．．壁
1100．．．自由表面
1200．．．抗蝕劑層
1210．．．光敏層之部分
1221．．．第一表面
1222．．．第二表面
1223．．．第三表面
1230．．．突起
1231．．．壁
1232．．．頂表面
1233．．．凹口開放區域
1300．．．沈積表面
1400．．．研磨設備
1500．．．表面
圖1描繪了由氧化層覆蓋之對準標記及電路圖案的溝槽之截面圖；圖2描繪了在將CMP應用至氧化層之後基板中之溝槽的截面圖；圖3描繪了由氧化層及犧牲層所覆蓋之對準標記及電路圖案的截面圖；圖4描繪了對準標記及電路圖案在位於其頂部之氧化層已藉由CMP而被移除之後的截面圖；圖5描繪了對準標記及電路圖案在移除犧牲材料且覆蓋有非透明層之後的截面圖；圖6(包含圖6a、圖6b、圖6c及圖6d)描繪了基板及氧化層在W－CMP流程中之各種製程步驟期間的截面圖；圖7描繪了由氧化層及犧牲層所覆蓋之基板的截面圖；圖8描繪了由氧化層、犧牲層及經照明之抗蝕劑層覆蓋的基板之截面圖；圖9描繪了由氧化層、犧牲層及抗蝕劑層覆蓋之基板的截面圖，其具有自抗蝕劑層至基板之凹口；圖10描繪了由氧化層及犧牲層覆蓋之基板的截面圖，其具有自犧牲層至基板之凹口；圖11描繪了由氧化層及犧牲層覆蓋之基板的截面圖，其具有自犧牲層至基板之由一層填充物材料覆蓋的凹口；圖12描繪了被應用於基板之化學機械製程；圖13展示了基板在化學機械研磨之後的截面圖；圖14展示了基板在移除犧牲層之後的截面圖；圖15描繪了由導電層覆蓋之基板的截面圖；圖16描繪了由導電層覆蓋之基板的截面圖；圖17在俯視圖中描繪了週期性對準標記；圖18描繪了由週期性對準標記繞射之對準輻射的側視圖；圖19在俯視圖中描繪了經分割之對準標記；圖20描繪了在化學機械處理之後被刮擦及腐蝕之基板的截面圖；圖21描繪了在由導電層覆蓋之後被刮擦及腐蝕之基板的截面圖；圖22展示了在氧化層下方具有拓撲構型之基板的截面圖；圖23展示了在氧化層下方具有拓撲構型之基板在經平坦化之後的截面圖。
1000．．．晶圓
1010．．．氧化層
1011．．．表面
1030．．．凹口
1032．．．下部分
1060．．．對準標記
1070．．．鋁導電層
1080．．．導電區域
1090．．．突起
1100．．．自由表面
1230．．．突起
1231．．．壁
1232．．．頂表面
1300．．．沈積表面
Claims (15)
- 一種處理一基板的方法，其特徵在於：提供一具有一第一側之基板(1000)，該第一側具有一第一層(1010)；在該第一層上沈積一犧牲層(1020)；在該犧牲層中且在至少部分該第一層內產生一或多個凹口(1030)；在該一或多個凹口內沈積一填充物材料，藉此在該犧牲層上亦產生一填充物材料層(1040)；自該犧牲層移除該填充物材料層；及移除該犧牲層，並形成下列至少之一者：一突起，其係由該填充物材料構成，對應於該一或多個凹口的每一者，並延伸於該第一層的一表面之上；及一刻紋(indention)，由該填充物材料部分填充，其對應於該一或多個凹口的每一者，並延伸於該第一層的該表面之下。
- 如請求項1之方法，其中該突起具有在該第一層的該第一表面上延伸的一第一部份，該方法進一步包含：配置該犧牲層(1020)、該填充物材料及該犧牲層的移除，以將該填充物材料保持於該一或多個凹口之該第一部分中的位置。
- 如請求項2之方法，其中： 該一或多個凹口中之每一者之該第一部分(1050)具有一在該第一層(1010)之一背向該基板(1000)之表面(1011)與該第一部分之一頂表面(1232)之間量測的大於2.5 nm的高度。
- 如請求項2之方法，其進一步包含：判定一第一群中一第一構件之至少一者的一或多個特徵(1060)的一對準位置，該第一群包含該基板、該第一層(1010)及該犧牲層(1020)；在距該一或多個特徵之該對準位置的預定距離處產生該一或多個凹口(1030)；在一被顯露、未被刮擦之第一層上沈積一不透光層(1070)，該不透光層具有一背向該基板之自由表面(1100)，藉此產生複數個突起(1090)，其中該複數個突起具有若干位置，其對應於與該一或多個凹口之該第一部分相關聯的位置。
- 如請求項2之方法，其中該第一層(1010)形成一電絕緣體，該方法進一步包含：使該一或多個凹口(1030)延伸穿過該第一層而到達該基板(1000)之複數個導電區域(1080)；在該一或多個凹口中使用一導電填充物材料；及在該被顯露、未被刮擦之第一層及該填充物材料上沈積一導電層(1070)。
- 如請求項4之方法，其中產生該一或多個凹口包含使該一或多個凹口(1030)對應於一第二群中一第二構件的至 少一者，該第二群包含一對準標記、一覆蓋標記、一積體電路之一電路圖案、一基板識別碼、一基板處理碼及一條形碼。
- 如請求項1之方法，其中移除該犧牲層包含蝕刻。
- 如請求項1之方法，其中移除該填充物材料層包含化學機械研磨。
- 一種在一方法中將一硬遮罩材料用作一犧牲材料之用途，該方法包含提供一具有一第一側之基板(1000)，該第一側具有一第一層(1010)；在該第一層上沈積一犧牲層(1020)；在該犧牲層中產生一或多個至少延伸入該第一層中之凹口(1030)；在該一或多個凹口中沈積一填充物材料，藉此在該犧牲層上亦產生一第二層(1040)填充物材料；自該犧牲層移除該第二層；及藉由應用一用於避免刮擦該第一層之第一製程來移除該犧牲層。
- 如請求項9之硬遮罩材料之用途，其特徵在於：該硬遮罩材料包含一群材料中之至少一元素，該群材料包含Si3 N4 、經摻雜之氧化物、SiON、SiC及α-C。
- 一種處理一基板的方法，其特徵在於：提供一具有一第一側之基板(1000)，該第一側具有一經配置以形成一電絕緣體之第一層(1010)；在該第一層上沈積一犧牲層(1020)； 在該犧牲層中蝕刻一或多個延伸穿過該犧牲層及該第一層之凹口(1030)；在該一或多個凹口中沈積一導電填充物材料，藉此在該犧牲層上亦產生一第二層(1040)填充物材料；藉由化學機械研磨而自該犧牲層移除該第二層；及藉由蝕刻而移除該犧牲層且顯露該第一層。
- 如請求項11之方法，其特徵在於：配置該等凹口以到達一積體電路之一電路圖案層的導電區域(1080)。
- 如請求項11或12之方法，其中該一或多個凹口各具有一延伸於該犧牲層中之第一部分，其特徵在於：該犧牲層經沈積而具有一在該第一層(1010)之一背向該基板(1000)之表面(1011)與該第一部分之一頂表面(1232)之間量測的第一高度；應用一用以移除該第二層(1040)之第一製程及一用以移除該犧牲層(1020)之第二製程；及配置該第一高度、該第一製程及該第二製程以將該填充物材料保持於該等凹口中之該第一部分中的適當位置；判定該基板、該第一層(1010)及該犧牲層(1020)中之至少一者之一或多個特徵(1060)的一對準位置；在距該一或多個特徵之該對準位置的預定距離處產生該一或多個凹口(1030)；在該被顯露、未被刮擦之第一層上沈積一不透明之第 三層(1070)，該不透明之第三層具有一背向該基板之自由表面(1100)，藉此產生複數個突起(1090)，其中該複數個突起具有相關聯之位置，該等位置對應於與該等凹口之該第一部分相關聯的位置。
- 如請求項11或12之方法，其特徵在於以下中之至少一者：該第一層(1010)包含一氧化物；該犧牲材料包含Si3 N4 、經摻雜之氧化物、SiON、SiC及α-C中之至少一者；該填充物材料包含鎢(W)；藉由一涉及蝕刻之製程而產生該一或多個凹口(1030)；應用化學機械研磨以移除該第二層(1040)；及藉由蝕刻而移除該犧牲層(1020)並顯露該第一層。
- 一種由一方法所產生之對準標記，該方法包含：提供一具有一第一側之基板(1000)，該第一側具有一第一層(1010)；在該第一層上沈積一犧牲層(1020)；在該犧牲層中且在至少部分該第一層內產生一或多個凹口(1030)；在該一或多個凹口內沈積一填充物材料，藉此在該犧牲層上亦產生一填充物材料層(1040)；自該犧牲層移除該填充物材料層；及移除該犧牲層，並形成下列至少之一者： 一突起，其係由該填充物材料構成，對應於該一或多個凹口的每一者，並延伸於該第一層的一表面之上；及一刻紋，由該填充物材料部分填充，其對應於該一或多個凹口的每一者，並延伸於該第一層的該表面之下。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/544,948 US7550379B2 (en) | 2006-10-10 | 2006-10-10 | Alignment mark, use of a hard mask material, and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200826156A TW200826156A (en) | 2008-06-16 |
| TWI412065B true TWI412065B (zh) | 2013-10-11 |
Family
ID=38982841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096136883A TWI412065B (zh) | 2006-10-10 | 2007-10-02 | 對準標記及使用硬遮罩材料之方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7550379B2 (zh) |
| EP (1) | EP1912257A2 (zh) |
| JP (1) | JP4555325B2 (zh) |
| KR (1) | KR101474876B1 (zh) |
| CN (1) | CN101162368B (zh) |
| SG (1) | SG142234A1 (zh) |
| TW (1) | TWI412065B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI730798B (zh) * | 2020-06-04 | 2021-06-11 | 力晶積成電子製造股份有限公司 | 對準標記結構及影像感測器的製造方法 |
| TWI730799B (zh) * | 2020-06-04 | 2021-06-11 | 力晶積成電子製造股份有限公司 | 影像感測器的製造方法及對準標記結構 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010073226A2 (de) * | 2008-12-24 | 2010-07-01 | X-Fab Semiconductor Foundries Ag | Herstellung von hohen justiermarken und solche justiermarken auf einem halbleiterwafer |
| US20110177435A1 (en) * | 2010-01-20 | 2011-07-21 | International Business Machines Corporation | Photomasks having sub-lithographic features to prevent undesired wafer patterning |
| US8039356B2 (en) * | 2010-01-20 | 2011-10-18 | International Business Machines Corporation | Through silicon via lithographic alignment and registration |
| FR2960657B1 (fr) * | 2010-06-01 | 2013-02-22 | Commissariat Energie Atomique | Procede de lithographie a dedoublement de pas |
| US8492270B2 (en) * | 2010-09-20 | 2013-07-23 | International Business Machines Corporation | Structure for nano-scale metallization and method for fabricating same |
| US20120299204A1 (en) * | 2011-05-26 | 2012-11-29 | Nanya Technology Corporation | Overlay mark and method for fabricating the same |
| KR20160015094A (ko) | 2014-07-30 | 2016-02-12 | 삼성전자주식회사 | 오버레이 마크, 오버레이 마크를 형성하는 방법 및 오버레이 마크를 이용하여 반도체 소자를 제조하는 방법 |
| CN104460243B (zh) * | 2014-12-26 | 2017-03-01 | 上海集成电路研发中心有限公司 | 双重图形光刻对准方法 |
| US10763143B2 (en) * | 2017-08-18 | 2020-09-01 | Applied Materials, Inc. | Processing tool having a monitoring device |
| CN107658290B (zh) * | 2017-09-26 | 2020-07-31 | 上海华虹宏力半导体制造有限公司 | 形成光刻对准标记的方法 |
| CN112041743A (zh) * | 2018-05-04 | 2020-12-04 | Asml荷兰有限公司 | 用于euv光刻术的表膜 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923996A (en) * | 1997-06-02 | 1999-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd | Method to protect alignment mark in CMP process |
| US5958800A (en) * | 1996-10-07 | 1999-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for post planarization metal photolithography |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587035B1 (ko) * | 1999-10-25 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 웨이퍼의 정렬마크 형성방법 |
| CN1347148A (zh) * | 2000-10-11 | 2002-05-01 | 茂德科技股份有限公司 | 金属导线的制造方法 |
| US6528386B1 (en) * | 2001-12-20 | 2003-03-04 | Texas Instruments Incorporated | Protection of tungsten alignment mark for FeRAM processing |
| JP2004079690A (ja) * | 2002-08-14 | 2004-03-11 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| DE10259322B4 (de) | 2002-12-18 | 2005-12-29 | Infineon Technologies Ag | Verfahren zum Bilden einer Justiermarke in einer lichtundurchlässigen Schicht auf einem Substrat |
| WO2005010975A1 (en) * | 2003-06-24 | 2005-02-03 | International Business Machines Corporation | Planar magnetic tunnel junction substrate having recessed alignment marks |
| KR100557541B1 (ko) | 2003-06-30 | 2006-03-03 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR100567059B1 (ko) | 2003-11-28 | 2006-04-04 | 주식회사 하이닉스반도체 | 반도체 소자의 정렬 패턴 형성방법 |
| JP2006229132A (ja) * | 2005-02-21 | 2006-08-31 | Elpida Memory Inc | レジストパターン形成方法 |
| US7579278B2 (en) * | 2006-03-23 | 2009-08-25 | Micron Technology, Inc. | Topography directed patterning |
-
2006
- 2006-10-10 US US11/544,948 patent/US7550379B2/en not_active Expired - Fee Related
-
2007
- 2007-10-02 TW TW096136883A patent/TWI412065B/zh not_active IP Right Cessation
- 2007-10-03 JP JP2007259342A patent/JP4555325B2/ja not_active Expired - Fee Related
- 2007-10-08 EP EP07118020A patent/EP1912257A2/en not_active Withdrawn
- 2007-10-09 SG SG200716757-0A patent/SG142234A1/en unknown
- 2007-10-09 KR KR1020070101434A patent/KR101474876B1/ko not_active IP Right Cessation
- 2007-10-09 CN CN200710180926.3A patent/CN101162368B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5958800A (en) * | 1996-10-07 | 1999-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for post planarization metal photolithography |
| US5923996A (en) * | 1997-06-02 | 1999-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd | Method to protect alignment mark in CMP process |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI730798B (zh) * | 2020-06-04 | 2021-06-11 | 力晶積成電子製造股份有限公司 | 對準標記結構及影像感測器的製造方法 |
| TWI730799B (zh) * | 2020-06-04 | 2021-06-11 | 力晶積成電子製造股份有限公司 | 影像感測器的製造方法及對準標記結構 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200826156A (en) | 2008-06-16 |
| SG142234A1 (en) | 2008-05-28 |
| EP1912257A2 (en) | 2008-04-16 |
| JP4555325B2 (ja) | 2010-09-29 |
| JP2008098634A (ja) | 2008-04-24 |
| US7550379B2 (en) | 2009-06-23 |
| KR20080032615A (ko) | 2008-04-15 |
| KR101474876B1 (ko) | 2014-12-19 |
| CN101162368B (zh) | 2011-06-01 |
| CN101162368A (zh) | 2008-04-16 |
| US20080085599A1 (en) | 2008-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI412065B (zh) | 對準標記及使用硬遮罩材料之方法 | |
| TWI580521B (zh) | 具有窗口之薄硏磨墊及鑄造程序 | |
| US6803291B1 (en) | Method to preserve alignment mark optical integrity | |
| KR100369020B1 (ko) | 조정 마크의 제조 방법 | |
| US7638263B2 (en) | Overlay accuracy measurement vernier and method of forming the same | |
| US8049345B2 (en) | Overlay mark | |
| US6271602B1 (en) | Method for reducing the susceptibility to chemical-mechanical polishing damage of an alignment mark formed in a semiconductor substrate | |
| US6465897B1 (en) | Method for photo alignment after CMP planarization | |
| US8164753B2 (en) | Alignment mark arrangement and alignment mark structure | |
| JP4901076B2 (ja) | 測定の信頼度を向上させられる測定用パターンを備える半導体装置及び測定用パターンを利用した半導体装置の測定方法 | |
| US7246424B2 (en) | Magnetic devices having magnetic features with CMP stop layers | |
| US6743075B2 (en) | Method for determining chemical mechanical polishing time | |
| CN111463171B (zh) | 图形结构的制造方法 | |
| JP3587712B2 (ja) | 保護ダミーパターンを有する半導体製造用アライメントマーク構造 | |
| CN112394623B (zh) | 光刻工艺的对准方法 | |
| JP2007081241A (ja) | アライメントマークの形成方法 | |
| US20080138988A1 (en) | Detection of clearance of polysilicon residue | |
| US7588884B2 (en) | Method for enhancing wafer alignment marks | |
| Sullivan | Critical issues in overlay metrology | |
| JP3556154B2 (ja) | 半導体装置の製造方法 | |
| JP3589580B2 (ja) | 半導体装置の製造方法 | |
| KR100614796B1 (ko) | 기판 정렬 방법 | |
| KR100395908B1 (ko) | 반도체 소자의 얼라인먼트 키 제조방법 | |
| KR19980060524A (ko) | 중첩도 측정 마크 제조방법 | |
| JPH11162870A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |