JP2006229132A - レジストパターン形成方法 - Google Patents

Abstract

【課題】 パターンの重ね合わせ精度を向上させたレジストパターン形成方法を提供する。
【解決手段】 アライメントマークを用いてフォトマスクと半導体基板との位置合わせを行ってフォトマスクを転写したレジストパターンを形成する方法であって、アライメントマークが設けられた半導体基板または層に対してその上にまたは他の層を介して形成された被加工膜上のアライメントマークの形成領域に光透過性膜を形成する工程と、光透過性膜を覆う反射防止膜を被加工膜上に形成する工程と、光透過性膜上の反射防止膜の膜厚が所定の厚さになるまで反射防止膜を削る工程と、反射防止膜上にレジストパターンを形成する工程とを有する。
【選択図】 図１

Description

本発明は、半導体装置の製造工程の一つであるリソグラフィ工程において、フォトマスクのパターンを被加工膜に転写するためのレジストパターン形成方法に関する。

メモリ製品やロジック製品などの半導体装置は、絶縁性層中に電極、プラグおよび配線等のパターンが形成された層が何層も積層して形成された構成である。各層にはその半導体装置の回路設計に対応したパターンが形成されている。このような半導体装置を１枚の半導体基板上に複数製造することで、半導体装置単体のコストを低減することが可能となる（以下では、製造途中の半導体装置と半導体基板を含む全体を、単に基板と称する）。１枚の基板に同一の半導体装置を複数形成可能とするために、写真製版技術を応用している。写真製版技術を応用した製造技術を、以下に簡単に説明する。

１つの層にパターンを形成する際、リソグラフィ工程とエッチング工程とを行う。リソグラフィ工程では、パターン形成の対象となる被加工膜の上に感光性樹脂を含んだレジストを塗布した後、パターン形成の基準となるフォトマスクに光を照射してレジストにフォトマスクのパターンを転写する露光処理を行う。続いて、現像処理を行ってレジストから余分な部位を除去するとともに、レジストパターンを定着させる。続くエッチング工程でレジストパターンをマスクにしてエッチング処理した後、レジストを除去することで、被加工膜に所望のパターンが形成される。

半導体装置の製造工程では、上述のようにして１つの層にパターンを形成する工程を繰り返して、複数のパターンを積み重ねる。この製造方法では、下層のパターンとその上に形成される上層のパターンとをより正確に位置合わせする必要がある。露光処理前に上層のパターンのフォトマスクと下層のパターンとを正確に位置合わせするためにアライメントマークを下層のパターンに形成しておく。このアライメントマークの形成は、下層のパターンにおける回路パターンを形成する際に一緒に行われる。

一方、近年では、半導体装置の縮小化に伴ってパターンをより小さくする必要が生じ、実際に基板に形成される大きさのパターンをそのままフォトマスクに作製することが困難になった。そこで、実際のパターンを数倍に拡大した像のフォトマスクを作製し、そのフォトマスクの像を実際のパターンの大きさに縮小して基板上のフォトレジストに投影露光するようにしている。拡大したパターンを縮小投影するために縮小投影露光装置（以下では、単に露光装置と称する）を用いている。例えば、実際に形成するパターンの４または５倍の大きさでフォトマスクを予め作製しておき、露光処理の際には、そのフォトマスクのパターン像を光学系に通して上記倍率に対応して４または５分の１に縮小し、その縮小した像をレジストに転写する。このような縮小投影技術用のフォトマスクは一般的にレチクルと呼ばれている。

縮小投影露光技術では、１回の露光処理で投影可能な大きさは主に露光装置のレンズ開口数で決まる。この１回の露光処理で投影されるパターン形成領域は通常「ショット」と呼ばれている。１ショットにいくつの半導体装置が含まれるかは半導体装置の１チップの大きさによって異なる。１ショットの大きさが２０ｍｍ角である場合に、１チップの大きさが１０ｍｍ×２０ｍｍであると１ショットで２チップ分のパターンを露光処理可能となる。これに対して、１チップの大きさが１５ｍｍ×２０ｍｍであると、１ショットで１チップ分のパターンしか露光処理できないことになる。

露光装置には、基板上の任意の位置を光学系の下の位置に移動可能にするためのステージが設けられている。このステージには、ステージ上の任意の位置についての座標が予め登録されている。また、各半導体装置について基板のどの位置にショットを設けるかを示すマップが操作者により予め露光装置に登録される。このマップにはアライメントマークの位置も登録されている。通常、１枚の基板からより多くの半導体装置を作製するために、碁盤の目のように複数のショットが隣接したマップが設定される。露光処理の際、露光装置は、登録されたマップにしたがってステージを１ショット移動させる毎に露光処理を順次行う。

上述の方法では、１ショットずつステージが移動する毎に露光処理を行っているため、ステージの移動に厳しい精度が要求されるが、その精度に限界がある。また、基板が熱処理などで反ってしまうこともある。この場合、露光装置が登録されたマップにしたがって基板を移動させても、マップの位置と実際に形成されているパターンの位置とが大きくずれていることがある。そこで、現在の露光装置は、露光処理を行う前に次のようにしてフォトマスクと基板との位置合わせを行っている。はじめに、マップに対応して形成された下層のパターンから予め決められた複数のショットを選択し、選択した各ショット内のアライメントマークとマップに登録されたアライメントマークの位置とのずれを計測する。以下では、この計測をアライメント計測と称する。続いて、その計測結果から下層のパターンがマップの座標に対してどの程度ずれているかを示す平均的ずれ量を算出する。そして、算出結果に基づいてマップの座標を補正し、上層のパターンのフォトマスクと基板との位置合わせを行って露光処理をショット毎に行う。

また、リソグラフィ工程においては、上記位置合わせの問題の他に、露光処理の際、被加工膜での光の反射によりレジストの予期しない部位が感光してしまうハレーションの問題が起こり得る。この問題に対しては、被加工膜の界面で反射した光がレジストを感光しないように、レジストを塗布する前に光の反射を防止するための反射防止膜を形成する方法がある（例えば、特許文献１参照）。

次に、上述のリソグラフィ技術を用いた従来のパターン形成方法について説明する。ここでは、コンタクトホールおよびビアホールなどの開口パターンを被加工膜に形成する場合とする。

図２は従来のパターン形成方法を説明するための断面模式図である。図に向かって左側はアライメントマークが形成された領域を示すアライメントマーク部であり、右側は半導体素子が形成される領域の一部を示す半導体デバイス部である。

リソグラフィ工程およびエッチング工程により半導体基板１００の表面にアライメントマーク１０２を形成した後、図２（ａ）に示すように、半導体基板１００上に被加工膜１０４として膜厚２．４μｍの酸化膜を形成する。続いて、図２（ｂ）に示すように、被加工膜１０４の上にアモルファスカーボン膜１０６を成膜する。アモルファスカーボン膜１０６は、反射防止膜としての機能を有するだけでなく、被加工膜１０４のハードマスクとしても機能する。アモルファスカーボン膜１０６の膜厚は、被加工膜１０４の材質と厚さにより異なる。ここでは、被加工膜１０４の酸化膜の厚さを２．４μｍとしたので、アモルファスカーボン膜１０６をハードマスクとして機能させるために膜厚を８００ｎｍとした。

その後、アモルファスカーボン膜１０６を加工するためのハードマスクとしてシリコン酸化膜（不図示）を成膜する。さらに、半導体デバイス部の被加工膜１０４に開口パターンを形成するためのレジストパターン１０８をシリコン酸化膜（不図示）の上に形成する。

操作者が露光装置に基板をセットすると、露光装置は、露光処理の前に下地パターンと重ね精度よくパターニングするため、アライメントマーク１０２を用いてアライメント計測を行う。アライメント計測結果に基づいて座標を補正した後、基板内の各ショットとフォトマスクとの位置合わせをして順次露光処理を行う。その後、露光装置から基板を取り出して現像処理を行う。

続いて、レジストパターン１０８をマスクにして異方性エッチングを行って、アモルファスカーボン膜６０と被加工膜１０４に開口１１２を形成する。さらに、アッシング処理およびウェット洗浄処理を行って、レジストパターン１０８、アモルファスカーボン膜１０６およびレジストパターン５０を除去する（図２（ｃ））。このようにして、被加工膜１０４に開口１１２が形成される。
特開２０００−１７４０２３号公報（第４頁、第１図）

アモルファスカーボン膜は、露光処理の光源として用いられるＡｒＦおよびＫｒＦエキシマレーザ等の波長の光に対して吸収性があるため、反射防止膜として機能する。また、アライメント計測や位置合わせの際、アライメントマークを検出するためにアライメントマークに照射する可視光に対しても吸収性がある。そのため、アライメントマーク検出に用いられる光（以下、「アライメント光」と称する）の波長は５００〜８００ｎｍのブロードバンド光であるもののアモルファスカーボン膜の膜厚が厚くなるほど、アライメントマーク光の反射強度が弱くなってしまう。アライメントマーク光の反射強度を強くするためにアモルファスカーボン膜の膜厚を薄くしようとしても、ハードマスクとしても機能させるために膜厚をある程度確保する必要がある。

上述のことから、アモルファスカーボン膜の膜厚に対応してアライメントマークの検出精度が悪くなり、フォトマスクと基板との位置合わせの際に誤計測や精度不足が生じるという問題がある。フォトマスクと基板との位置合わせのずれが許容範囲より大きくなると、パターンの重ね合わせがうまくいかなくなり、作製された半導体装置が動作しなくなってしまう。

本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、パターンの重ね合わせ精度を向上させたレジストパターン形成方法を提供することを目的とする。

上記目的を達成するための本発明のレジストパターン形成方法は、半導体基板および該半導体基板上に積層される１以上の層のいずれかに設けられたアライメントマークを用いてフォトマスクと該半導体基板との位置合わせを行って該フォトマスクを転写したレジストパターンを形成する方法であって、
前記アライメントマークが設けられた半導体基板または層に対してその上にまたは他の層を介して形成された被加工膜上の該アライメントマークの形成領域に光透過性膜を形成する工程と、
前記光透過性膜を覆う反射防止膜を前記被加工膜上に形成する工程と、
前記光透過性膜上の前記反射防止膜の膜厚が所定の厚さになるまで該反射防止膜を削る工程と、
前記反射防止膜上に前記レジストパターンを形成する工程と、
を有するものである。

本発明では、アライメントマーク形成領域の反射防止膜を所定の膜厚まで薄くしているため、フォトマスクと半導体基板との位置合わせのとき、アライメントマークを検出するための光がアライメントマークまで透過しやすくなる。そのため、位置合わせのためのアライメント精度が向上する。

本発明では、露光処理の際、フォトマスクと基板との位置合わせで誤計測や精度不足等の問題の発生を防ぐことができ、半導体装置を構成する複数のパターンの重ね合わせ誤差が従来よりも小さくなり、半導体装置の製品歩留まりが向上する。

本発明のレジストパターン形成方法は、アライメントマーク部に形成される反射防止膜の膜厚を調整することを特徴とする。

本実施例のパターン形成方法について説明する。

図１はパターン形成方法を示す断面模式図である。図に向かって左側はアライメントマーク部の断面図であり、右側は半導体デバイス部の要部断面図である。

従来と同様にして半導体基板１００の表面にアライメントマーク１０２を形成した後、半導体基板１００上に被加工膜１０４として膜厚２．４μｍの酸化膜を形成する。続いて、被加工膜１０４上のアライメントマーク部を覆うレジストパターン５０を膜厚７００ｎｍ形成する（図１（ａ））。このレジストパターン５０の形成には、耐熱性の上限温度が２００℃のノボラック系レジストを用いた。なお、このレジストパターン５０の形成方法は、従来のリソグラフィ工程と同様であるため、その詳細な説明を省略する。

その後、被加工膜１０４上にレジストパターン５０を覆うアモルファスカーボン膜６０をプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて温度１００〜２００℃の範囲で成膜する。ここで成膜するアモルファスカーボン膜６０の膜厚は半導体デバイス部の被加工膜１０４を加工するためのハードマスクとしての厚さが必要である。膜厚２．４μｍの酸化膜に対してアモルファスカーボン膜６０の膜厚を８００ｎｍとした。アライメントマーク部の被加工膜１０４上に膜厚７００ｎｍのレジストパターン５０を形成しているため、アモルファスカーボン膜６０のアライメントマーク部とそれ以外の領域との間に膜厚７００ｎｍ分の段差が形成されている。

続いて、ＣＭＰ（Ｃｈｅｍｉｃａｌ ａｎｄ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学機械的研磨）処理を行ってアモルファスカーボン膜６０を研磨する。レジストパターン５０上のアモルファスカーボン膜６０の膜厚をアライメントマーク検出のための光が十分透過する厚さになるように、ＣＭＰ処理の研磨量を制御する。

アライメントマーク部が他の領域に比べて高くなっているため、このＣＭＰ処理では、主にアライメントマーク部のアモルファスカーボン膜６０が削れる。アモルファスカーボン膜６０に対してレジストパターン５０の膜厚分の７００ｎｍを研磨すると、アライメントマーク部とそれ以外の領域との間に形成されていた段差が消滅してアモルファスカーボン膜６０の上面全体が平坦になる。この段階でＣＭＰ処理を終了すれば、アライメントマーク１０２上のアモルファスカーボン膜６０の膜厚が約１００ｎｍになる。

アモルファスカーボン膜６０の上面が平坦になるときにＣＭＰ処理を終了すれば、レジストパターン５０の膜厚Ｒと、形成するアモルファスカーボン膜６０の膜厚Ａと、ＣＭＰ処理後のアライメントマーク部のアモルファスカーボン膜６０の膜厚ｔとの間に、ｔ＝（Ａ−Ｒ）の関係式が成り立つ。膜厚ｔの目標値と、半導体デバイス部でハードマスクとして必要な膜厚Ａが決まれば、この関係式からレジストパターン５０の膜厚Ｒを予め設定可能となる。

さらに、研磨量を制御しながら追加研磨を行えば、アライメントマーク１０２上のアモルファスカーボン膜６０の膜厚を１００ｎｍより小さくすることも可能である。本実施例では、アライメントマーク１０２上のアモルファスカーボン膜６０の残膜が８０〜１００ｎｍの範囲になるようにＣＭＰ処理を行った。なお、アライメントマーク部とそれ以外の領域との間の段差をなくし、アモルファスカーボン膜６０の上面を平坦化することで、後述のリソグラフィ工程でアライメントマーク部と半導体デバイス部とで焦点距離のずれが生じるのを防げる。

ＣＭＰ処理の後、アモルファスカーボン膜６０を加工するためのハードマスクとしてシリコン酸化膜（不図示）をアモルファスカーボン膜６０上に形成し、シリコン酸化膜（不図示）上にレジストを塗布する。

続いて、操作者が露光装置に基板をセットすると、露光装置がアライメントマーク５０を用いてアライメント計測を行う。その際、アモルファスカーボン膜６０はアライメント光を吸収する性質があるが、レジストパターン５０はアライメント光をほとんど透過する。本実施例では、アライメントマーク部のアモルファスカーボン膜６０の膜厚が従来よりも薄いため、アモルファスカーボン膜６０によるアライメント光の低減を抑え、アライメント光の反射強度が従来よりも強くなり、アライメントマークの検出精度が向上する。露光装置は、アライメント計測結果から平均的ずれ量を算出する。そして、その算出結果に基づいて座標を補正した後、基板内の各ショットとフォトマスクとの位置合わせをして順次露光処理を行う。その後、露光装置から基板を取り出して現像処理を行う。

続いて、レジストパターン１０８をマスクにして異方性エッチングを行って、アモルファスカーボン膜６０と被加工膜１０４に開口１１０を形成する。その後、アッシング処理およびウェット洗浄処理を行って、レジストパターン１０８、アモルファスカーボン膜６０およびレジストパターン５０を除去する（図１（ｃ））。

上述したように、本実施例では、アモルファスカーボン膜６０を成膜する前にアライメントマーク部にレジストパターン５０を形成した後、ＣＭＰ処理を行ってアライメントマーク部上のアモルファスカーボン膜６０の膜厚を所望の厚さに調整している。そのため、被加工膜１０４を加工するためのリソグラフィ工程でアライメントマーク１０２を光学的に検出しやすくなる。その結果、ハードマスクとしてアモルファスカーボン膜６０の膜厚を確保したまま、フォトマスクと基板との位置合わせ精度が従来よりも向上し、アライメント精度よくレジストパターンを形成できる。

本発明のレジストパターン形成方法は、露光処理の際、フォトマスクと基板との位置合わせで誤計測や精度不足等の問題の発生を防ぐことができ、半導体装置を構成する複数のパターンの重ね合わせ誤差が従来よりも小さくなり、半導体装置の製品歩留まりが向上する。

また、本発明では、ハードマスクとしてアモルファスカーボン膜６０の膜厚を確保しているため、その後のエッチング工程の処理中にレジストパターン１０８がエッチング溶液やプラズマで消滅してしまっても、レジストパターン１０８が転写されたアモルファスカーボン膜６０がマスクとして機能するため、レジストパターン１０８に対応したパターンを被加工膜１０４に形成できる。

なお、上記実施例ではアライメントマーク部のアモルファスカーボン膜６０の膜厚制御および平坦化処理にＣＭＰ法を行っているが、エッチングバック法を行ってもよい。エッチングバック法の平坦化処理について、以下に簡単に説明する。アモルファスカーボン膜６０を成膜した後、その上にＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）膜を犠牲膜として形成し、その上面を平坦にする。続いて、犠牲膜の上から全面エッチングを行って、アモルファスカーボン膜６０を露出させ、さらに、アモルファスカーボン膜６０の上面を平坦にする。犠牲膜はＳＯＧ膜に限らず、エッチング速度がアモルファスカーボン膜６０と同等の膜であればよい。

また、アライメントマーク１０２の上部を覆う材料として本実施例ではノボラック系レジストを用いたが、感光性ポリイミドを使用してもよい。ノボラック系レジストは耐熱性の上限温度が２００℃程度であるのに対し、ポリイミドは上限温度が４００℃程度とノボラック系レジストよりも高い。アライメントマーク１０２の上部を覆う材料の耐熱温度が高ければ、アモルファスカーボン膜６０を成膜する際の温度を高くして成膜速度を大きくすることが可能となり、製造におけるスループットが向上する。アライメントマーク１０２の上部を覆う材料は、レジストおよびポリイミド等の樹脂のような光透過性膜であればよい。

また、アモルファスカーボン膜６０をレジストパターン１０８に対応して加工するためのマスクとしてシリコン酸化膜を形成しているが、光透過性膜の種類とエッチング条件の最適化により光透過性膜をレジストパターン１０８のパターンに加工可能であれば、シリコン酸化膜を設けなくてもよい。

また、アモルファスカーボン膜６０に限らず、反射防止膜とハードマスクとしての機能を有していれば、ＳｉＯＮ膜など他の膜であってもよい。

また、アライメントマーク１０２を半導体基板表面に形成する場合で説明したが、半導体基板上に積層される１以上の層のいずれかにアライメントマーク１０２が形成されていてもよい。また、アライメントマーク１０２の設けられた層となる半導体基板１００の上に被加工膜１０４が形成されている場合で説明したが、アライメントマーク１０２の設けられた層と被加工膜との間に他の層が形成されていてもよい。

さらに、被加工膜１０４は酸化膜および窒化膜等の絶縁膜に限らず、金属膜および不純物ドープポリシリコン膜等の導電性膜であってもよい。

本発明によるパターン形成方法を示す断面模式図である。 従来のパターン形成方法を示す断面模式図である。

符号の説明

１００ 半導体基板
１０２ アライメントマーク
１０４ 被加工膜
５０、１０８ レジストパターン
６０、１０６ アモルファスカーボン膜
１１０、１１２ 開口

Claims (5)

1. 半導体基板および該半導体基板上に積層される１以上の層のいずれかに設けられたアライメントマークを用いてフォトマスクと該半導体基板との位置合わせを行って該フォトマスクを転写したレジストパターンを形成する方法であって、
   前記アライメントマークが設けられた半導体基板または層に対してその上にまたは他の層を介して形成された被加工膜上の該アライメントマークの形成領域に光透過性膜を形成する工程と、
   前記光透過性膜を覆う反射防止膜を前記被加工膜上に形成する工程と、
   前記光透過性膜上の前記反射防止膜の膜厚が所定の厚さになるまで該反射防止膜を削る工程と、
   前記反射防止膜上に前記レジストパターンを形成する工程と、
   を有するレジストパターン形成方法。
2. 前記反射防止膜を削る工程で化学機械的研磨法またはエッチングバック法を行う請求項１記載のレジストパターン形成方法。
3. 前記反射防止膜を削る工程で該反射防止膜の上面を平坦化する請求項２記載のレジストパターン形成方法。
4. 前記反射防止膜がアモルファスカーボン膜である請求項１から３のいずれか１項記載のレジストパターン形成方法。
5. 前記光透過性膜が樹脂膜である請求項１から４のいずれか１項記載のレジストパターン形成方法。

Images