JP7329782B1 - Ｇｓｒ素子の製造方法 - Google Patents
Ｇｓｒ素子の製造方法 Download PDFInfo
- Publication number
- JP7329782B1 JP7329782B1 JP2022197538A JP2022197538A JP7329782B1 JP 7329782 B1 JP7329782 B1 JP 7329782B1 JP 2022197538 A JP2022197538 A JP 2022197538A JP 2022197538 A JP2022197538 A JP 2022197538A JP 7329782 B1 JP7329782 B1 JP 7329782B1
- Authority
- JP
- Japan
- Prior art keywords
- groove
- asic substrate
- resin film
- asic
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 214
- 239000011347 resin Substances 0.000 claims abstract description 189
- 229920005989 resin Polymers 0.000 claims abstract description 189
- 238000010438 heat treatment Methods 0.000 claims abstract description 69
- 238000000576 coating method Methods 0.000 claims abstract description 64
- 239000011248 coating agent Substances 0.000 claims abstract description 59
- 238000000605 extraction Methods 0.000 claims abstract description 33
- 238000011161 development Methods 0.000 claims abstract description 16
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 71
- 239000002184 metal Substances 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 238000001514 detection method Methods 0.000 claims description 24
- 239000011521 glass Substances 0.000 claims description 12
- 230000008569 process Effects 0.000 description 19
- 230000001681 protective effect Effects 0.000 description 15
- 238000001020 plasma etching Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- 238000007747 plating Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910019236 CoFeB Inorganic materials 0.000 description 1
- 229910019230 CoFeSiB Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910000808 amorphous metal alloy Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Landscapes
- Measuring Magnetic Variables (AREA)
Abstract
【課題】集積回路基板(ＡＳＩＣ)上にＧＳＲ素子を直接形成する際、ポジレジスト系の樹脂被膜にマスク露光、現像、キュア熱処理をすることで逆台形状の溝を形成できるが、ワイヤを配置する直線的な溝を形成できる場所はＡＳＩＣ基板の開口部の配置依存するため、溝上部形状が非対称となってしまい、微細コイルの形成が困難であった。【解決手段】ＡＳＩＣ基板上にポジレジスト系の樹脂被膜を塗布し、磁性ワイヤを設置するための溝と複数のアライメントマーク用凹部とＡＳＩＣ基板の電極取出し部を同時に露光、現像した後、磁性ワイヤ８５を設置するための溝部のみ部分露光を追加した後、キュア熱処理して樹脂被膜を硬化することで、逆台形状かつ左右対称である溝を形成でき、3μｍ以下の微細コイルピッチを有するＧＳＲ素子をＡＳＩＣ基板上に直接製造できる。【選択図】図８
Description
本発明は、磁界検出素子と特定用途向け集積回路（以下、ＡＳＩＣと言う）との一体化プロセスによるＧＳＲ素子の製造方法に関する。
高感度磁気センサには、ホールセンサ、ＧＭＲセンサ、ＴＭＲセンサ、高周波キャリアセンサ、ＦＧセンサ、ＭＩセンサ、ＧＳＲセンサなどがある。これらのセンサのうち、ホールセンサ、ＧＭＲセンサ、ＴＭＲセンサ、キャリアセンサは素子とＡＳＩＣが一体化されて小型化、薄型化は実現されているが、検出感度の改善が課題である。
一方、ＦＧセンサ、ＭＩセンサ、ＧＳＲセンサは高い感度を有するが、素子とＡＳＩＣが別々に配置されてワイヤボンディングで接合されており、センサの薄型化、小型化が課題である。
一方、ＦＧセンサ、ＭＩセンサ、ＧＳＲセンサは高い感度を有するが、素子とＡＳＩＣが別々に配置されてワイヤボンディングで接合されており、センサの薄型化、小型化が課題である。
この課題を解決するために、本発明者らは、ＧＳＲ素子をＡＳＩＣ表面の上に形成する技術開発に取り組んだ結果、センサの小型化、薄型化を実現した（特許文献１）。
特許文献１にて、ＡＳＩＣ面上に絶縁性レジストを塗布し、そこに磁性ワイヤを配置する溝を形成し、磁性ワイヤと磁性ワイヤを周回する検出コイルおよび電極からなるＧＳＲ素子をＡＳＩＣ面上に一体形成した薄型高感度磁気センサが開示されている。しかし、その製造方法についてその後の改良が続けられているが、現時点ではその技術の詳細は公開されていない。
特許文献１にて、ＡＳＩＣ面上に絶縁性レジストを塗布し、そこに磁性ワイヤを配置する溝を形成し、磁性ワイヤと磁性ワイヤを周回する検出コイルおよび電極からなるＧＳＲ素子をＡＳＩＣ面上に一体形成した薄型高感度磁気センサが開示されている。しかし、その製造方法についてその後の改良が続けられているが、現時点ではその技術の詳細は公開されていない。
一方、センサの高感度化のためには、微細ピッチコイルを形成してコイルの巻き数を増やす必要がある。しかし、コイルピッチを微細化するほど、ＡＳＩＣ基板の位置とマスクの位置をさらに精度よく合わせることが求められる。その精度を実現するためには、ＡＳＩＣ基板上に視認性の高いアライメントマークを精度高く形成する必要がある。
一般的には、アライメントマークは平坦な部分に作られたＳｉＯ２膜に形成するために、視認性に問題はなかった。またアライメントマークの形成方法は、特許文献２、特許文献３および特許文献４などに開示されているが、いずれも感光性樹脂の上にアライメントマークを形成するものではない。感光性樹脂上に視認性の高いアライメントマークを形成する技術の検討も課題のひとつである。
磁性ワイヤを周回するコイルをワイヤ近傍に形成するためには、磁性ワイヤを配置する溝に沿って下部コイルを形成する必要がある。本発明者らは、Ｓｉ基板に溝を形成し溝の形状を逆台形状にすることで、断線せずに溝に沿って下部コイルを形成できることを見出した。
しかし、ＡＳＩＣ基板上にＧＳＲ素子を一体化形成する際には、ＡＳＩＣ基板面上には回路配線が存在するので、ＡＳＩＣ基板に直接溝を加工することはできない。そこで、ＡＳＩＣ基板１１上にＳｉＯ
２ などの絶縁膜を成膜し、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）で溝を作製したが、その形状は図１に示すように直方体形状となってしまい、逆台形状の溝を形成できないことがわかった。
そこで、ＡＳＩＣ基板上に磁性ワイヤを配置するための逆台形状の溝を形成するプロセスを検討した結果、以下の３つの課題があることがわかった。
第1の課題は、逆台形状溝の形成方法である。前述のように、ＳｉＯ２などの絶縁膜を成膜し、ＲＩＥで溝を作製するとみぞの形状は直方体となってしまうため、レジストを用い、ホトリソ工程のみで溝形成する検討を行った。一般的に構造物として残す感光性樹脂としてはエポキシ系のネガタイプのレジスト（以下、ネガレジストという。）が知られている。ネガレジストの特徴はパターニング後のエッジ形状が急峻であり、構造物として残すためのキュア熱処理後も直方体形状の溝となって形状変化が起こらなかった。したがって、ネガレジストを用いて溝に沿って下部コイルを形成することは困難であることがわかった。
第２の課題は、ネガレジストに代わり、ポジレジスト系樹脂被膜を用いて逆台形状溝の形成プロセスを検討する過程で起きた溝が非対称となってしまうという問題である。
ＡＳＩＣ基板には既に集積回路配線が存在し、電極取出し用開口部などの配置が決まっており、図２（ａ）に示すように、磁性ワイヤを配置する直線的な溝２３１を形成できる場所には制限がある。すなわち、溝の左右の構造はＡＳＩＣ基板の配線に起因するので、ワイヤを配置する直線的な溝を形成する場所近傍のＡＳＩＣ基板表面の保護膜２１の電極開口部２２１は溝に対して左右非対称となってしまう。
その結果、ポジレジスト系の樹脂被膜２３に溝２３１とＡＳＩＣ基板の電極開口部２２１を同時にマスク露光、現像をした後に逆台形状溝を形成するためにキュア熱処理を行うと、図２（ｂ）に示すように、溝の上部の形状が左右非対称になってしまうという問題が生じる。尚、ここで溝の上部の形状が左右非対称とは、溝を形成するレジストの高さが、溝の左右で異なることを言う。すなわち、ＡＳＩＣ基板の電極取出し用開口部２３２に近い側のレジスト２３３ともう一方のレジスト２３４のレジスト高さの差２３Ｈが大きく、非対称な溝形状となる。このような溝形状では、焦点深度が変ってしまう、その後の金属膜のつきまわりが変ってしまうなど、微細コイルの形成が困難となる。
ＡＳＩＣ基板には既に集積回路配線が存在し、電極取出し用開口部などの配置が決まっており、図２（ａ）に示すように、磁性ワイヤを配置する直線的な溝２３１を形成できる場所には制限がある。すなわち、溝の左右の構造はＡＳＩＣ基板の配線に起因するので、ワイヤを配置する直線的な溝を形成する場所近傍のＡＳＩＣ基板表面の保護膜２１の電極開口部２２１は溝に対して左右非対称となってしまう。
その結果、ポジレジスト系の樹脂被膜２３に溝２３１とＡＳＩＣ基板の電極開口部２２１を同時にマスク露光、現像をした後に逆台形状溝を形成するためにキュア熱処理を行うと、図２（ｂ）に示すように、溝の上部の形状が左右非対称になってしまうという問題が生じる。尚、ここで溝の上部の形状が左右非対称とは、溝を形成するレジストの高さが、溝の左右で異なることを言う。すなわち、ＡＳＩＣ基板の電極取出し用開口部２３２に近い側のレジスト２３３ともう一方のレジスト２３４のレジスト高さの差２３Ｈが大きく、非対称な溝形状となる。このような溝形状では、焦点深度が変ってしまう、その後の金属膜のつきまわりが変ってしまうなど、微細コイルの形成が困難となる。
一般的な方法として、レジストの凸部を平坦にするには、ＣＭＰ（Chemical-Mechanical Polishing）を用いる方法があるが、磁性ワイヤを配置するための溝部の幅は２０μｍ以下、深さは５～１５μｍであるため、溝の中に異物が残ってしまう懸念があり、適用は困難である。
第３の課題は、アライメントマークの形成方法である。センサの高感度化を達成するためには、コイルピッチを５μｍ以下へと微細化しコイルの巻き数を増やす必要があるが、コイルピッチを微細化するほど、ＡＳＩＣ基板の位置と複数個のマスクの位置をさらに精度よく合わせることが求められる。そのため本発明者らは、アライメントマークを溝と同時形成することに思い至った。しかし、従来アライメントマークは基板保護膜であるＳｉＯ
２ 上に形成するが、溝と同時形成するには樹脂被膜上に形成することになる。しかし、図３に示すようにＡＳＩＣ基板表面には集積回路起因の２～３μｍの凹凸があり、溝形成に必要な膜厚(５～１５μｍ程度)の樹脂被膜を塗布しても、その表面には凹凸が転写されてしまい、ＳｉＯ
２ 上のようにアライメントマーク形成に必要な平坦な面を得ることが困難である。
また、コイルピッチを微細化するほど、優れた上下のコイルの合わせ精度が必要となり、高度な位置合わせ機能を有するオートアライメント機構などが必要となる。オートアライメント機構は、アライメントマーク画像のコントラストに左右される。前述のようにＡＳＩＣ基板表面の凹凸があると、図４に示すようにシグナルが乱れてマーク画像のコントラストが歪んでしまう。そのため、マークを誤認識し、コイルピッチ５μｍ以下の微細なコイルを形成しようとすると、下部コイル形成後、上部コイルを形成する際に両者の接続位置がずれ、コイルの接続不良という問題が発生する。
本発明は、これらの問題を解決して、磁界検出素子と特定用途向け集積回路（以下、ＡＳＩＣと言う。）との一体化プロセスにおいて、ＡＳＩＣ基板上の樹脂被膜上にワイヤを配置する逆台形状の溝を形成し、さらに溝形状の対称性を改善し、かつ、コントラスト性に優れたアライメントマークを溝と同時に形成し、微細コイルピッチで形成された検出コイルを有するＧＳＲ素子をＡＳＩＣ基板上に一体化形成する製造方法を提供するものである。
第1の課題である、逆台形状溝の形成方法に関し、本発明者らは、熱処理後に形状が変化するため、構造物として残すレジストとしてはあまり使われないポジレジスト系の感光性樹脂の特性に着目し、検討を進めた。
その結果、図５に示すように、（ａ）ポジレジスト系の樹脂被膜をＡＳＩＣ基板全体に塗布後、マスク材を通して露光、現像後に得られる直方体状の溝形状を、（ｂ）キュア熱処理することで、逆台形状にできることを見出した。キュア熱処理をすると、熱処理時に発生する応力で、溝は直方体形状から逆台形状へと変化する。すなわち、逆台形状溝を形成するにはポジレジスト系の樹脂被膜が必須となる。
その結果、図５に示すように、（ａ）ポジレジスト系の樹脂被膜をＡＳＩＣ基板全体に塗布後、マスク材を通して露光、現像後に得られる直方体状の溝形状を、（ｂ）キュア熱処理することで、逆台形状にできることを見出した。キュア熱処理をすると、熱処理時に発生する応力で、溝は直方体形状から逆台形状へと変化する。すなわち、逆台形状溝を形成するにはポジレジスト系の樹脂被膜が必須となる。
第２の課題である、ポジレジスト系の樹脂被膜をＡＳＩＣ基板全体に塗布後、マスク材を通して露光、現像後に得られる直方体状の溝形状を、キュア熱処理後に形成された逆台形状の溝上部の形状が非対称となってしまい、コイルの形成が難しいという問題に関しては、前記ポジレジスト系の樹脂被膜に溝を形成する際、ＡＳＩＣ基板の電極の取出し部を同時に開口させるため、前記溝部の左右のポジレジスト系の樹脂被膜のボリューム差が生じ、キュア熱処理時の収縮の仕方がちがうためと考えた。
そこで、検討を進めた結果、溝、アライメントマーク、ＡＳＩＣ基板の電極取出し用開口部を同時に露光、現像した後、さらに溝部のみ部分露光を追加し、キュア熱処理をすることで、溝部の左右の収縮を制御できる図6に示す方法を見出した。この方法を図６の工程フロー図を使って説明する。
この後のコイル形成工程への影響を考慮し、溝の左右のレジストの高さの差は０．２μｍ以下とすることが好ましい。
そこで、検討を進めた結果、溝、アライメントマーク、ＡＳＩＣ基板の電極取出し用開口部を同時に露光、現像した後、さらに溝部のみ部分露光を追加し、キュア熱処理をすることで、溝部の左右の収縮を制御できる図6に示す方法を見出した。この方法を図６の工程フロー図を使って説明する。
この後のコイル形成工程への影響を考慮し、溝の左右のレジストの高さの差は０．２μｍ以下とすることが好ましい。
図６（ａ）に示すように、ＡＳＩＣ基板６１表面には保護膜６２が形成されている。
ＡＳＩＣ基板６１全面にポジレジスト系の樹脂被膜６３を塗布し、マスク材を通して露光、現像することで、溝６３１とアライメントマーク用凹部（図示せず）とＡＳＩＣ基板の電極取出し用開口部６３２を樹脂被膜６３に形成する
このままキュア熱処理をすると、図２（ｂ）に示すように溝の形状は逆台形状となるが、溝上部は左右非対称となってしまう。
そこで、さらに溝部のみもう一度追加露光する。その後キュア熱処理を行うと、図６（ｂ）に示すように溝６３１は逆台形状となり、かつ、追加露光を行っているので、溝上部の形状はＡＳＩＣ基板の開口部の位置によらず、左右対称となる。すなわち、ＡＳＩＣ基板の電極取出し用開口部６３２に近い側の溝レジスト６３３ともう一方の溝レジスト６３４のレジスト高さは溝の左右のレジストの高さの差は０．２μｍ以下となって、ほぼ同じである。
ＡＳＩＣ基板６１全面にポジレジスト系の樹脂被膜６３を塗布し、マスク材を通して露光、現像することで、溝６３１とアライメントマーク用凹部（図示せず）とＡＳＩＣ基板の電極取出し用開口部６３２を樹脂被膜６３に形成する
このままキュア熱処理をすると、図２（ｂ）に示すように溝の形状は逆台形状となるが、溝上部は左右非対称となってしまう。
そこで、さらに溝部のみもう一度追加露光する。その後キュア熱処理を行うと、図６（ｂ）に示すように溝６３１は逆台形状となり、かつ、追加露光を行っているので、溝上部の形状はＡＳＩＣ基板の開口部の位置によらず、左右対称となる。すなわち、ＡＳＩＣ基板の電極取出し用開口部６３２に近い側の溝レジスト６３３ともう一方の溝レジスト６３４のレジスト高さは溝の左右のレジストの高さの差は０．２μｍ以下となって、ほぼ同じである。
1回目の露光量が１５００ｍＪ/ｃｍ２、溝深さ８μｍ、溝とＡＳＩＣ基板上の電極取出し用の開口部の距離が５０μｍの場合の溝上部の非対称性（溝の左右のレジスト高さの差：以下、左右差と言う）の関係を図７に示す。
追加露光をしない場合、左右差は０．６μｍであるが、追加露光をすることで、４０ｍＪ/ｃｍ２で左右差が最小となり、それ以上の露光量では、反対側の溝の上部が高くなっていく。
微小ピッチコイル形成には、左右差は０．２μｍ以下が好ましく、この場合、追加露光量は２０～６０ｍＪ/ｃｍ２の範囲で左右差０．２μｍ以下となっている。すなわち、追加露光量は1回目の露光量の１～４％が好ましい。１％より低いとでは溝上部の左右差が０．２μｍ以上であり、４％を超えると最初の左右差が逆転し、０．２μｍ以上の左右差となり、溝の形状が変化してしまう。
追加露光をしない場合、左右差は０．６μｍであるが、追加露光をすることで、４０ｍＪ/ｃｍ２で左右差が最小となり、それ以上の露光量では、反対側の溝の上部が高くなっていく。
微小ピッチコイル形成には、左右差は０．２μｍ以下が好ましく、この場合、追加露光量は２０～６０ｍＪ/ｃｍ２の範囲で左右差０．２μｍ以下となっている。すなわち、追加露光量は1回目の露光量の１～４％が好ましい。１％より低いとでは溝上部の左右差が０．２μｍ以上であり、４％を超えると最初の左右差が逆転し、０．２μｍ以上の左右差となり、溝の形状が変化してしまう。
次に、第３の課題であるアライメントマークを溝と同時に形成する際のＡＳＩＣ基板表面の２～３μｍの凹凸により、平坦な面にアライメントマークを形成することができないという問題については、1回の樹脂被膜を使った方法に代えて、機能の異なる樹脂被膜を２回に分けて形成する２層樹脂被膜法を考え、溝とアライメントマークを樹脂被膜上に同時に形成できることを見出した。
まず、２層樹脂被膜法を用いて作製したＧＳＲ素子の断面図を図８に示し、以下、図９ａ～図９ｄを用いて本発明による２層樹脂被膜法について説明する。
図９ａに示すように、ＡＳＩＣ基板９０の表面にはＡＳＩＣ基板の保護膜９０１と、回路配線起因の２～３μｍの凹凸９１が存在する。
第1ステップはまず、この段差を解消すべく、図９ｂに示すように、溝形成部９Ｂとアライメントマーク用凹部形成部９Ａに第一台座９２を形成する。すなわち、ＡＳＩＣ基板９０上にネガレジスト系の第一樹脂被膜を塗布し、マスク材を用いて露光、現像を行い、ＧＳＲ素子形成のための磁性ワイヤ配置用の溝形成部９Ｂとアライメントマーク形成部９Ａからなる第一台座９２を形成する。
図９ａに示すように、ＡＳＩＣ基板９０の表面にはＡＳＩＣ基板の保護膜９０１と、回路配線起因の２～３μｍの凹凸９１が存在する。
第1ステップはまず、この段差を解消すべく、図９ｂに示すように、溝形成部９Ｂとアライメントマーク用凹部形成部９Ａに第一台座９２を形成する。すなわち、ＡＳＩＣ基板９０上にネガレジスト系の第一樹脂被膜を塗布し、マスク材を用いて露光、現像を行い、ＧＳＲ素子形成のための磁性ワイヤ配置用の溝形成部９Ｂとアライメントマーク形成部９Ａからなる第一台座９２を形成する。
この状態では、第一台座９２表面にはまだ凹凸が存在するため、キュア熱処理を行って硬化させた後、表面をＣＭＰ（Chemical Mechanical Polishing）で平坦化することで図９ｃに示すように、溝形成部とアライメントマーク形成部に平坦な第一台座９Ｃを形成する。
このＣＭＰによりＡＳＩＣ基板の電極開口部の破損が生じる懸念があるので、ＣＭＰ前にＡＳＩＣ基板全面にレジストを塗布し、台座以外のＡＳＩＣ面を保護してＣＭＰを行い、ＣＭＰ後にレジスト剥離液で除去することで、ＡＳＩＣ基板の電極開口部の破損を防止できる。
このＣＭＰによりＡＳＩＣ基板の電極開口部の破損が生じる懸念があるので、ＣＭＰ前にＡＳＩＣ基板全面にレジストを塗布し、台座以外のＡＳＩＣ面を保護してＣＭＰを行い、ＣＭＰ後にレジスト剥離液で除去することで、ＡＳＩＣ基板の電極開口部の破損を防止できる。
第１ステップにおける第一樹脂被膜は台座上部が平坦でかつそのエッジ部は急峻な台座形状を確保することが好ましく、ポリイミド系のネガレジストが好ましいが、ポジレジストの使用も可能である。
第２ステップは第一台座９Ｃの上に溝を形成するためのプロセスである。
図９ｄに示すように、第一台座９Ｃの上に、溝の深さより厚いポジレジスト系の第二樹脂被膜９３を塗布し、この第二樹脂被膜９３に露光、現像、キュア熱処理をすることで、逆台形状溝９４とアライメントマーク用凹部９５を同時に形成する。
第一台座９Ｃを平坦化しているので、溝部９Ｂとアライメントマーク部９Ａ自体には凹凸がない。
なお、第1層目の第一台座を形成する第一樹脂被膜の膜厚は、ＣＭＰを行うため、ＡＳＩＣ表面の凹凸（通常２～３μｍ程度）の３倍以上が好ましい。
第２層目の第二樹脂被膜の膜厚は溝形成（溝の深さ５～１０μｍ程度）を可能にするため、最低溝の深さ以上の厚さを確保する必要がある。
図９ｄに示すように、第一台座９Ｃの上に、溝の深さより厚いポジレジスト系の第二樹脂被膜９３を塗布し、この第二樹脂被膜９３に露光、現像、キュア熱処理をすることで、逆台形状溝９４とアライメントマーク用凹部９５を同時に形成する。
第一台座９Ｃを平坦化しているので、溝部９Ｂとアライメントマーク部９Ａ自体には凹凸がない。
なお、第1層目の第一台座を形成する第一樹脂被膜の膜厚は、ＣＭＰを行うため、ＡＳＩＣ表面の凹凸（通常２～３μｍ程度）の３倍以上が好ましい。
第２層目の第二樹脂被膜の膜厚は溝形成（溝の深さ５～１０μｍ程度）を可能にするため、最低溝の深さ以上の厚さを確保する必要がある。
キュア熱処理した第一台座と二層目の第二樹脂被膜との密着性については、懸念課題であったが樹脂の種類が異なっても強固に一体化することを確認した。
また、アライメントマーク凹部は溝と同時に形成するため、溝と同様に逆台形状になり、視認性が低下する懸念がある。
そこで、図９ｄに示すように、アライメントマーク部以外をレジストで保護し、この第二樹脂被膜に形成した逆台形状のアライメントマーク凹部そのものをマスクとして第一台座をＲＩＥで掘り込むことで、アライメントマーク凹部の急峻度を高めることができる。
この時、ＲＩＥのエッチングの選択比は、第一台座、第二樹脂被膜ともほぼ同じである。したがって、その堀込み量は０．５～１．５μｍが好ましい。０．５μｍ以下では急峻化の効果が小さく、視認性の向上が認められない。１．５μｍ以上では第二樹脂被膜の膜減りが大きくなり、視認性に影響がでる。
このように２層構造の樹脂被膜を採用することで１層構造では実現できない凹凸の除去が可能になる。
また、アライメントマーク凹部は溝と同時に形成するため、溝と同様に逆台形状になり、視認性が低下する懸念がある。
そこで、図９ｄに示すように、アライメントマーク部以外をレジストで保護し、この第二樹脂被膜に形成した逆台形状のアライメントマーク凹部そのものをマスクとして第一台座をＲＩＥで掘り込むことで、アライメントマーク凹部の急峻度を高めることができる。
この時、ＲＩＥのエッチングの選択比は、第一台座、第二樹脂被膜ともほぼ同じである。したがって、その堀込み量は０．５～１．５μｍが好ましい。０．５μｍ以下では急峻化の効果が小さく、視認性の向上が認められない。１．５μｍ以上では第二樹脂被膜の膜減りが大きくなり、視認性に影響がでる。
このように２層構造の樹脂被膜を採用することで１層構造では実現できない凹凸の除去が可能になる。
しかしながら、この状態ではＡＳＩＣ基板上の凹凸が第一樹脂膜、第二樹脂膜を通して見えてしまうため、アライメントに必要な視認性の高いコントラストが確保できない。
そこで、アライメントマーク上に反射機能を強化する金属膜を成膜することにより、アライメントマークの視認性を高めることとした。
図１２に示すように、第一台座まで堀込みさらに、反射膜を形成したアライメントマークのシグナルは基板１２０上のアライメントマーク凹部１２１のシグナル１２３とマスクのアライメントマーク１２２のシグナル１２４のみであり、コントラストも問題なく、視認性が向上していることがわかる。
尚、第一台座を平坦化しない場合は、金属膜を成膜してもＡＳＩＣ基板の凹凸が解消できないため、アライメントマークの十分な視認性を確保することができない。つまり、台座の平坦化と反射機能を強化する金属膜の成膜が必須である。
そこで、アライメントマーク上に反射機能を強化する金属膜を成膜することにより、アライメントマークの視認性を高めることとした。
図１２に示すように、第一台座まで堀込みさらに、反射膜を形成したアライメントマークのシグナルは基板１２０上のアライメントマーク凹部１２１のシグナル１２３とマスクのアライメントマーク１２２のシグナル１２４のみであり、コントラストも問題なく、視認性が向上していることがわかる。
尚、第一台座を平坦化しない場合は、金属膜を成膜してもＡＳＩＣ基板の凹凸が解消できないため、アライメントマークの十分な視認性を確保することができない。つまり、台座の平坦化と反射機能を強化する金属膜の成膜が必須である。
他方、逆台形状の溝に下部コイルを形成するために金属膜の成膜が必要であるが、前述のアライメントマークの反射機能を強化するための金属膜と下部コイルのそれとは同じ金属膜とすることが好ましい。
また、金属膜を成膜する前に、ネガレジスト系の樹脂被膜を塗布、露光、現像して溝部のみに樹脂被膜を残してキュア処理を行うことで、溝の底部にＲ形状を形成し、溝底部の金属膜の断線を防止できる。
このように、底部がＲ形状となった溝に金属膜を成膜し、基板全面にレジスト塗布、露光、現像したパターンにめっき後、レジスト除去してコイルパターン以外の下地膜を除去することで下部コイルを形成する。
下部コイルを形成した溝に磁性ワイヤを張力３０～１００ｋｇ／ｍｍ
２ を負荷して配置し、ワイヤ両端を接着剤、テープなどで仮固定する。さらに樹脂を塗布、露光、現像、キュア熱処理をすることで、磁性ワイヤを溝内部に固定する。この時、磁性ワイヤは両端を固定されたままであり、張力を保持したままキュア熱処理されることにより、ＧＳＲ特性の向上を図ることができる。
溝内部に固定された磁性ワイヤにワイヤ端子（磁性ワイヤの両端部）を設けるために磁性ワイヤを被覆している絶縁性ガラスの一部を除去する。
一般的には、フッ酸処理が知られているが、ワイヤ端子周辺の損傷が大きく、素子形成に多大な影響を及ぼしてしまうため、検討した結果、ＣＦ４ガスを用いたＲＩＥ法でガラス除去できることを見出し、以降、ＲＩＥ法でガラス除去を行なう。
一般的には、フッ酸処理が知られているが、ワイヤ端子周辺の損傷が大きく、素子形成に多大な影響を及ぼしてしまうため、検討した結果、ＣＦ４ガスを用いたＲＩＥ法でガラス除去できることを見出し、以降、ＲＩＥ法でガラス除去を行なう。
逆台形状溝に磁性ワイヤを配置後、溝と磁性ワイヤとの段差解消のため、ＡＳＩＣ基板の全面にポジレジスト系樹脂被膜を塗布し、露光、現像して溝と磁性ワイヤ部のみにポジレジスト系の樹脂被膜を残し、キュア熱処理して溝と磁性ワイヤの段差を滑らかにする。
一般的には、構造物として残すレジストとしてはネガタイプのレジストが知られているが、ネガタイプのレジストはエッジ形状が急峻となるため、次工程で上部コイル用の金属膜がうまくつきまわらず、断線の懸念がある。
そこで、キュア熱処理後に形状が変化することから構造物として残すレジストとしては一般的に使われないポジレジスト系樹脂被膜について検討した。その結果、ポジレジスト系樹脂被膜はキュア熱処理後にそのエッジ形状をなだらかに改善でき、断線の懸念なく段差を解消することができる。
一般的には、構造物として残すレジストとしてはネガタイプのレジストが知られているが、ネガタイプのレジストはエッジ形状が急峻となるため、次工程で上部コイル用の金属膜がうまくつきまわらず、断線の懸念がある。
そこで、キュア熱処理後に形状が変化することから構造物として残すレジストとしては一般的に使われないポジレジスト系樹脂被膜について検討した。その結果、ポジレジスト系樹脂被膜はキュア熱処理後にそのエッジ形状をなだらかに改善でき、断線の懸念なく段差を解消することができる。
そして、上部コイルを形成するために金属膜を成膜する。その後、レジスト塗布、露光、現像工程により、磁性ワイヤの上には上部コイル、基板上には電極パターン（ワイヤ端子、配線を含む。）を形成し、めっき、ウェット後にレジストを除去することで上部コイルが形成される。
下部コイルとの接続部はなだらかな形状をしており、断線もなく上部コイルを形成できることにより磁性ワイヤを周回する検出コイルが得られる。また、前記アライメントマークを用いることで合わせ精度が向上し微細なコイルピッチにおいても下部コイルとのずれなく上部コイルが形成できる。
このようにＡＳＩＣ基板上の樹脂被膜に逆台形状の溝とアライメントマークを同時に形成し、かつ逆台形状の溝上部の形状の対称性を大幅に改善することで、３μｍ以下の微細なコイルピッチの形成が可能となることを見出した。
下部コイルとの接続部はなだらかな形状をしており、断線もなく上部コイルを形成できることにより磁性ワイヤを周回する検出コイルが得られる。また、前記アライメントマークを用いることで合わせ精度が向上し微細なコイルピッチにおいても下部コイルとのずれなく上部コイルが形成できる。
このようにＡＳＩＣ基板上の樹脂被膜に逆台形状の溝とアライメントマークを同時に形成し、かつ逆台形状の溝上部の形状の対称性を大幅に改善することで、３μｍ以下の微細なコイルピッチの形成が可能となることを見出した。
以上説明したように、本発明はポジレジスト被膜を活用した逆台形状溝の形成法、溝両側の高さの対称性を確保する追加露光法および精度の高いアライメントマークを樹脂被膜上に形成する２層樹脂被膜法という３つの新技術を考案してＡＳＩＣ基板上に直接素子を形成する方法を発明したものである。
本発明により、ＡＳＩＣ基板にダメージを与えることなく、上部形状の対称性がある磁性ワイヤを配置するための逆台形状の溝と視認性の高いアライメントマークを感光性樹脂被膜上に同時に形成することができ、かつ、溝の対称性を改善できることから、ＡＳＩＣ基板上に５μｍ以下の微細なコイルピッチを有するＧＳＲ素子を一体化形成することが可能となる。
本発明のＧＳＲ素子の製造方法は、
磁性ワイヤ、前記磁性ワイヤを周回する下部コイルと上部コイルよりなる１０μｍ以下のコイルピッチを有する検出コイル、および電極配線からなるＧＳＲ素子を特定用途向け集積回路（以下、ＡＳＩＣという。）の基板上に直接製造するＧＳＲ素子の製造方法において、
（１）前記ＡＳＩＣ基板上にポジレジスト系の樹脂被膜（以下、Ｐ系樹脂
被膜という。）を塗布し、露光、現像して前記Ｐ系樹脂被膜に前記磁性ワイヤを配置するための溝と前記ＡＳＩＣ基板上の電極取出し用開口部（以下、開口部という。）を同時に形成し、
前記磁性ワイヤを配置するための溝部のみに追加露光した後、キュア熱処理して前記Ｐ系樹脂被膜を硬化し、溝上部の対称性を改善した逆台形状溝とＡＳＩＣ基板上の前記開口部を形成する工程と、
（２）前記ＡＳＩＣ基板の全面に金属膜を成膜し、前記逆台形状溝に被覆した前記金属膜を使って、前記逆台形状溝の溝面に沿って前記下部コイルを形成する工程と、
（３）前記下部コイルを形成した前記逆台形状溝に張力付加した前記磁性ワイヤを配置して樹脂で仮固定し、次いでキュア熱処理して固定する工程と、
（４）前記磁性ワイヤと前記電極配線を接合する部分のみ、前記磁性ワイヤを被覆している絶縁性ガラスをＣＦ ４ -ＲＩＥにより除去する工程と、
（５）前記ＡＳＩＣ基板の全面に金属膜を成膜し、前記上部コイルと前記電極配線を形成する工程と、
（６）前記磁性ワイヤと前記検出コイルと前記電極配線からなる素子の集合体からなる素子基板を個片化する工程と、
からなることを特徴とする。
磁性ワイヤ、前記磁性ワイヤを周回する下部コイルと上部コイルよりなる１０μｍ以下のコイルピッチを有する検出コイル、および電極配線からなるＧＳＲ素子を特定用途向け集積回路（以下、ＡＳＩＣという。）の基板上に直接製造するＧＳＲ素子の製造方法において、
（１）前記ＡＳＩＣ基板上にポジレジスト系の樹脂被膜（以下、Ｐ系樹脂
被膜という。）を塗布し、露光、現像して前記Ｐ系樹脂被膜に前記磁性ワイヤを配置するための溝と前記ＡＳＩＣ基板上の電極取出し用開口部（以下、開口部という。）を同時に形成し、
前記磁性ワイヤを配置するための溝部のみに追加露光した後、キュア熱処理して前記Ｐ系樹脂被膜を硬化し、溝上部の対称性を改善した逆台形状溝とＡＳＩＣ基板上の前記開口部を形成する工程と、
（２）前記ＡＳＩＣ基板の全面に金属膜を成膜し、前記逆台形状溝に被覆した前記金属膜を使って、前記逆台形状溝の溝面に沿って前記下部コイルを形成する工程と、
（３）前記下部コイルを形成した前記逆台形状溝に張力付加した前記磁性ワイヤを配置して樹脂で仮固定し、次いでキュア熱処理して固定する工程と、
（４）前記磁性ワイヤと前記電極配線を接合する部分のみ、前記磁性ワイヤを被覆している絶縁性ガラスをＣＦ ４ -ＲＩＥにより除去する工程と、
（５）前記ＡＳＩＣ基板の全面に金属膜を成膜し、前記上部コイルと前記電極配線を形成する工程と、
（６）前記磁性ワイヤと前記検出コイルと前記電極配線からなる素子の集合体からなる素子基板を個片化する工程と、
からなることを特徴とする。
また、上記の工程（１）において、
（１Ａ）前記ＡＳＩＣ基板上にポジレジスト系の樹脂被膜（以下、Ｐ系樹脂被膜という。）を塗布し、露光、現像して前記Ｐ系樹脂被膜に前記磁性ワイヤを設置するための溝と前記ＡＳＩＣ基板上の電極取出し用開口部とアライメントマークとを同時に形成し、
さらに、前記磁性ワイヤを設置するための溝部のみに追加露光した後、キュア熱処理して前記Ｐ系樹脂被膜を硬化し、溝上部の対称性を改善した逆台形状溝を形成することを特徴とする。
（１Ａ）前記ＡＳＩＣ基板上にポジレジスト系の樹脂被膜（以下、Ｐ系樹脂被膜という。）を塗布し、露光、現像して前記Ｐ系樹脂被膜に前記磁性ワイヤを設置するための溝と前記ＡＳＩＣ基板上の電極取出し用開口部とアライメントマークとを同時に形成し、
さらに、前記磁性ワイヤを設置するための溝部のみに追加露光した後、キュア熱処理して前記Ｐ系樹脂被膜を硬化し、溝上部の対称性を改善した逆台形状溝を形成することを特徴とする。
また、上記の工程（１）において、
（１Ｂ）前記ＡＳＩＣ基板上にネガレジスト系の第一樹脂被膜（以下、Ｎ系第一樹脂被膜という。）を塗布、露光、現像して、キュア熱処理後に平坦化処理をして、平坦で硬い樹脂製の第一台座を溝形成部とアライメントマーク形成部に形成した後、
前記ＡＳＩＣ基板に溝深さよりも厚いポジレジスト系の第二樹脂被膜（以下、Ｐ系第二樹脂被膜という。）を塗布して第二台座とし、前記第二台座に前記溝と前記ＡＳＩＣ基板の電極取出し用開口部とアライメントマークを露光、現像して形成し、
さらに溝部のみに追加露光した後に第二台座をキュア熱処理して溝上部の対称性を改善した逆台形状溝を形成することを特徴とする。
（１Ｂ）前記ＡＳＩＣ基板上にネガレジスト系の第一樹脂被膜（以下、Ｎ系第一樹脂被膜という。）を塗布、露光、現像して、キュア熱処理後に平坦化処理をして、平坦で硬い樹脂製の第一台座を溝形成部とアライメントマーク形成部に形成した後、
前記ＡＳＩＣ基板に溝深さよりも厚いポジレジスト系の第二樹脂被膜（以下、Ｐ系第二樹脂被膜という。）を塗布して第二台座とし、前記第二台座に前記溝と前記ＡＳＩＣ基板の電極取出し用開口部とアライメントマークを露光、現像して形成し、
さらに溝部のみに追加露光した後に第二台座をキュア熱処理して溝上部の対称性を改善した逆台形状溝を形成することを特徴とする。
また、上記の工程（１）において、
（１Ｃ）前記ＡＳＩＣ基板上にポジレジスト系の樹脂被膜（以下、Ｐ系樹脂被膜という。）を塗布し、露光、現像して前記Ｐ系樹脂被膜に前記磁性ワイヤを配置するための溝と前記ＡＳＩＣ基板上の開口部を同時に形成し、
前記磁性ワイヤを配置するための溝部のみに追加露光した後、キュア熱処理して前記Ｐ系樹脂被膜を硬化し、溝上部の対称性を改善した逆台形状溝とＡＳＩＣ基板上の前記開口部を形成し、
さらに、前記ＡＳＩＣ基板にネガレジスト系の樹脂被膜（以下、Ｎ系樹脂被膜という。）を塗布し、露光、現像して前記逆台形状溝の溝部のみにＮ系樹脂被膜を残し、キュア熱処理によって溝の底部にＲ形状を形成することを特徴とする。
（１Ｃ）前記ＡＳＩＣ基板上にポジレジスト系の樹脂被膜（以下、Ｐ系樹脂被膜という。）を塗布し、露光、現像して前記Ｐ系樹脂被膜に前記磁性ワイヤを配置するための溝と前記ＡＳＩＣ基板上の開口部を同時に形成し、
前記磁性ワイヤを配置するための溝部のみに追加露光した後、キュア熱処理して前記Ｐ系樹脂被膜を硬化し、溝上部の対称性を改善した逆台形状溝とＡＳＩＣ基板上の前記開口部を形成し、
さらに、前記ＡＳＩＣ基板にネガレジスト系の樹脂被膜（以下、Ｎ系樹脂被膜という。）を塗布し、露光、現像して前記逆台形状溝の溝部のみにＮ系樹脂被膜を残し、キュア熱処理によって溝の底部にＲ形状を形成することを特徴とする。
また、上記の工程（１Ａ）が、
（１Ｄ）前記ＡＳＩＣ基板上にポジレジスト系の樹脂被膜（以下、Ｐ系樹脂被膜という。）を塗布し、露光、現像して前記Ｐ系樹脂被膜に前記磁性ワイヤを設置するための溝と前記ＡＳＩＣ基板上の開口部とアライメントマークとを同時に形成し、
前記磁性ワイヤを設置するための溝部のみに追加露光した後、キュア熱処理して前記Ｐ系樹脂被膜を硬化し、溝上部の対称性を改善した逆台形状溝を形成し、
さらに、前記ＡＳＩＣ基板にネガレジスト系の樹脂被膜（以下、Ｎ系樹脂被膜という。）を塗布し、露光、現像して前記逆台形状溝の溝部のみにＮ系樹脂被膜を残し、キュア熱処理によって溝の底部にＲ形状を形成する、
ことを特徴とする。
（１Ｄ）前記ＡＳＩＣ基板上にポジレジスト系の樹脂被膜（以下、Ｐ系樹脂被膜という。）を塗布し、露光、現像して前記Ｐ系樹脂被膜に前記磁性ワイヤを設置するための溝と前記ＡＳＩＣ基板上の開口部とアライメントマークとを同時に形成し、
前記磁性ワイヤを設置するための溝部のみに追加露光した後、キュア熱処理して前記Ｐ系樹脂被膜を硬化し、溝上部の対称性を改善した逆台形状溝を形成し、
さらに、前記ＡＳＩＣ基板にネガレジスト系の樹脂被膜（以下、Ｎ系樹脂被膜という。）を塗布し、露光、現像して前記逆台形状溝の溝部のみにＮ系樹脂被膜を残し、キュア熱処理によって溝の底部にＲ形状を形成する、
ことを特徴とする。
また、上記の工程（１Ｂ）が、
（１Ｅ）前記ＡＳＩＣ基板上にネガレジスト系の第一樹脂被膜（以下、Ｎ系第一樹脂被膜という。）を塗布、露光、現像して、キュア熱処理後に平坦化処理をして、平坦で硬い樹脂製の第一台座を溝形成部とアライメントマーク形成部に形成した後、
前記ＡＳＩＣ基板に溝深さよりも厚いポジレジスト系の第二樹脂被膜（以下、Ｐ系第二樹脂被膜という。）を塗布して第二台座とし、前記第二台座に前記溝と前記ＡＳＩＣ基板の電極取出し用開口部（以下、開口部という。）とアライメントマークを露光、現像して形成し、
次いで、溝部のみに追加露光した後に第二台座をキュア熱処理して溝上部の対称性を改善した逆台形状溝を形成し、
さらに、前記ＡＳＩＣ基板にネガレジスト系の樹脂被膜（以下、Ｎ系樹脂被膜という。）を塗布し、露光、現像して前記逆台形状溝の溝部のみにＮ系樹脂被膜を残し、キュア熱処理によって溝の底部にＲ形状を形成する、
ことを特徴とする。
（１Ｅ）前記ＡＳＩＣ基板上にネガレジスト系の第一樹脂被膜（以下、Ｎ系第一樹脂被膜という。）を塗布、露光、現像して、キュア熱処理後に平坦化処理をして、平坦で硬い樹脂製の第一台座を溝形成部とアライメントマーク形成部に形成した後、
前記ＡＳＩＣ基板に溝深さよりも厚いポジレジスト系の第二樹脂被膜（以下、Ｐ系第二樹脂被膜という。）を塗布して第二台座とし、前記第二台座に前記溝と前記ＡＳＩＣ基板の電極取出し用開口部（以下、開口部という。）とアライメントマークを露光、現像して形成し、
次いで、溝部のみに追加露光した後に第二台座をキュア熱処理して溝上部の対称性を改善した逆台形状溝を形成し、
さらに、前記ＡＳＩＣ基板にネガレジスト系の樹脂被膜（以下、Ｎ系樹脂被膜という。）を塗布し、露光、現像して前記逆台形状溝の溝部のみにＮ系樹脂被膜を残し、キュア熱処理によって溝の底部にＲ形状を形成する、
ことを特徴とする。
また、上記の工程（５）において、
（５Ａ）前記逆台形状溝に前記磁性ワイヤを配置後、前記ＡＳＩＣ基板の全面にポジレジスト系樹脂被膜を塗布し、露光、現像して前記溝と磁性ワイヤ部のみにポジレジスト系の樹脂被膜（以下、Ｐ系樹脂被膜という。）を残し、キュア熱処理して溝と磁性ワイヤの段差を滑らかにする工程と、
前記ＡＳＩＣ基板の全面に金属膜を成膜し、前記上部コイルと前記電極配線を形成することを特徴とする。
（５Ａ）前記逆台形状溝に前記磁性ワイヤを配置後、前記ＡＳＩＣ基板の全面にポジレジスト系樹脂被膜を塗布し、露光、現像して前記溝と磁性ワイヤ部のみにポジレジスト系の樹脂被膜（以下、Ｐ系樹脂被膜という。）を残し、キュア熱処理して溝と磁性ワイヤの段差を滑らかにする工程と、
前記ＡＳＩＣ基板の全面に金属膜を成膜し、前記上部コイルと前記電極配線を形成することを特徴とする。
また、前記磁性ワイヤを配置するための前記溝部のみ追加露光する際の追加露光量は、前記溝部の前記露光量の４％以下であることを特徴とする。
また、平坦で硬い樹脂製の第一台座を形成するために塗布する前記Ｎ系第一樹脂被膜の膜厚は、前記ＡＳＩＣ基板上の凹凸の３倍以上であることを特徴とする。
さらに、前記ＡＳＩＣ基板の全面に金属皮膜を成膜し、前記金属皮膜を前記アライメントマーク用凹部の反射膜として使うことにより視認性の高いアライメントマークを形成する工程と、
前記視認性の高いアライメントマークと前記逆台形状溝に被覆した前記金属皮膜を使って、前記逆台形状溝の溝面に沿って前記下部コイルを形成する工程を有することが好ましい。
前記視認性の高いアライメントマークと前記逆台形状溝に被覆した前記金属皮膜を使って、前記逆台形状溝の溝面に沿って前記下部コイルを形成する工程を有することが好ましい。
さらに、前記第二台座に形成した前記アライメントマーク用凹部以外を保護した後、前記第二台座に形成した前記アライメントマーク用凹部自身をマスクにＲＩＥ加工をして前記アライメントマーク用凹部の第一台座を掘りこむことが好ましい。
さらに、前記溝の前記下部コイルの上に配置する前記磁性ワイヤは、弾性限を超える張力３０～１００ｋｇ／ｍｍ
２
を負荷し、樹脂により前記溝内に埋設して２５０～３５０℃の温度にて張力熱処理して前記磁性ワイヤを固定することが好ましい。
これにより、ＡＳＩＣ基板にダメージを与えることなく、上部形状の対称性がある磁性ワイヤを配置するための逆台形状溝と視認性の高いアライメントマークを感光性樹脂被膜上に同時に形成することができ、かつ、溝の対称性を改善できることから、ＡＳＩＣ基板上に１０μｍ以下の微細なコイルピッチを有するＧＳＲ素子を一体化形成することが可能となる。
以下、詳細に説明する。
磁性ワイヤと検出コイルおよび電極配線をＡＳＩＣの基板上に直接製造するＧＳＲ素子の製造方法である。
磁性ワイヤは、ＣｏＦｅＳｉＢ系アモルファス合金であり、その直径は１～１５μｍにて、０．５～２μｍの厚みの絶縁被膜（ガラス被膜）で周囲を被覆したワイヤである。
検出コイルは、下部コイル、上部コイルおよび接続部とからなり、コイルピッチの幅は１～５μｍ、コイルの幅は０．５～４．５μｍ、下部、上部コイルの厚みはそれぞれ０．１～１．０μｍである。
磁性ワイヤと検出コイルおよび電極配線をＡＳＩＣの基板上に直接製造するＧＳＲ素子の製造方法である。
磁性ワイヤは、ＣｏＦｅＳｉＢ系アモルファス合金であり、その直径は１～１５μｍにて、０．５～２μｍの厚みの絶縁被膜（ガラス被膜）で周囲を被覆したワイヤである。
検出コイルは、下部コイル、上部コイルおよび接続部とからなり、コイルピッチの幅は１～５μｍ、コイルの幅は０．５～４．５μｍ、下部、上部コイルの厚みはそれぞれ０．１～１．０μｍである。
電極配線は、外部電極、電極（端子）および外部電極と電極(端子)を接続する配線（接続配線）を総称している。
外部電極とは、ＧＳＲ素子からの入出力の電極にて、本発明ではＡＳＩＣの電極と接続ないし一体的に形成される。磁性ワイヤの両端および検出コイルの両端には電極（端子ともいう。）が形成される。
検出コイルと電極配線は、導電性を有する金属例えば金などを蒸着、めっきなどすることにより形成される。
外部電極とは、ＧＳＲ素子からの入出力の電極にて、本発明ではＡＳＩＣの電極と接続ないし一体的に形成される。磁性ワイヤの両端および検出コイルの両端には電極（端子ともいう。）が形成される。
検出コイルと電極配線は、導電性を有する金属例えば金などを蒸着、めっきなどすることにより形成される。
ＡＳＩＣ基板は、ＧＳＲ素子を多数製造することができるように多数のＡＳＩＣが形成されている所定の大きさからなる。
例えば、ＡＳＩＣ基板の大きさは、縦２０ｍｍ、横２０ｍｍとすると、
１個のＧＳＲ素子と１個のＡＳＩＣからなる素子の集合体からなる素子基板に相当し、素子基板の個片化により５０～１５００個程度の素子を得ることができる。
例えば、ＡＳＩＣ基板の大きさは、縦２０ｍｍ、横２０ｍｍとすると、
１個のＧＳＲ素子と１個のＡＳＩＣからなる素子の集合体からなる素子基板に相当し、素子基板の個片化により５０～１５００個程度の素子を得ることができる。
工程（１）、（１Ａ）及び（１Ｂ）は、ＡＳＩＣ基板に磁性ワイヤを整列させるための逆台形状溝を形成する工程である。
図９ａに示すように、ＡＳＩＣ基板９０の表面には回路配線起因の２～３μｍの凹凸９１が存在する。
そこで、まず、この段差を解消すべく、図９ｂに示すように、溝形成部９Ｂとアライメントマーク用凹部形成部９Ａに第一台座９２を形成する。すなわち、ＡＳＩＣ基板９０上にネガレジスト系の第一樹脂被膜を塗布し、マスク材を用いて露光、現像を行い、ＧＳＲ素子形成のための磁性ワイヤ配置用の溝形成部９Ｂとアライメントマーク形成部９Ａからなる第一台座９２を形成する。
図９ａに示すように、ＡＳＩＣ基板９０の表面には回路配線起因の２～３μｍの凹凸９１が存在する。
そこで、まず、この段差を解消すべく、図９ｂに示すように、溝形成部９Ｂとアライメントマーク用凹部形成部９Ａに第一台座９２を形成する。すなわち、ＡＳＩＣ基板９０上にネガレジスト系の第一樹脂被膜を塗布し、マスク材を用いて露光、現像を行い、ＧＳＲ素子形成のための磁性ワイヤ配置用の溝形成部９Ｂとアライメントマーク形成部９Ａからなる第一台座９２を形成する。
この後、キュア熱処理を行い、第一台座９２となる第一樹脂膜を硬化させる。この時点においても、第一台座９２となる第一樹脂被膜の表面にはＡＳＩＣ基板上の凹凸９１が転写されて残存している。
なお、キュア熱処理の温度は２５０～３５０℃で行なう。２５０℃未満では硬化が不十分で後工程で形状が変化する懸念が残り、３５０℃を超えるとＡＳＩＣ回路に不具合が生じる懸念がある。
この後、凹凸が転写されて硬化している溝形成部とアライメントマーク形成部からなる第一台座９２の第一樹脂被膜上に残存している凹凸をＣＭＰにより平坦化して、図９ｃに示すように、溝形成部とアライメントマーク形成部からなる平坦な第一台座９Ｃを形成する。
なお、キュア熱処理の温度は２５０～３５０℃で行なう。２５０℃未満では硬化が不十分で後工程で形状が変化する懸念が残り、３５０℃を超えるとＡＳＩＣ回路に不具合が生じる懸念がある。
この後、凹凸が転写されて硬化している溝形成部とアライメントマーク形成部からなる第一台座９２の第一樹脂被膜上に残存している凹凸をＣＭＰにより平坦化して、図９ｃに示すように、溝形成部とアライメントマーク形成部からなる平坦な第一台座９Ｃを形成する。
また、第一台座９Ｃの形成において、ＡＳＩＣ基板９０の全面にレジストを塗布した後、第一台座９２の上のレジストを除去し、第一台座以外のＡＳＩＣ基板の表面を保護した後、第一台座９２を平坦化するためＣＭＰを行ない、第一台座以外のＡＳＩＣ基板の表面を保護していたレジストを剥離する方法でもよい。
そして、第一台座９Ｃを形成する第一樹脂被膜の膜厚は、第一台座を配置するＡＳＩＣ基板９０表面の凹凸９１の３倍以上が好ましい。３倍未満では、本工程のＣＭＰで第一台座の凹凸を平坦化する前に、第一台座自身が薄くなってしまうためである。
次に、溝を形成するためのプロセスを図９ｄに示す。
ＡＳＩＣ基板全面にポジレジスト系の樹脂被膜９３を塗布し、マスク材を通して露光、現像することで、直方体形状の溝部９４とアライメントマーク用凹部９５とＡＳＩＣ基板の電極取出し用開口部９６を樹脂被膜に形成する。この時の露光量は１５００ｍＪ／ｃｍ ２ である。次に、溝部９４のみに追加露光を行う。この時の露光量は最初の露光量の５％以下つまり、１～４％である。
その後キュア熱処理を行うと、図９ｄに示すように、溝９４の形状は逆台形状となり、かつ、追加露光を行っているので、ＡＳＩＣ基板の電極取出し用開口部９６に近い溝のレジスト９７ともう一方のレジスト９８のレジスト高さは左右対称となる。
また、アライメントマーク凹部９５は溝部９４と同時に形成するので、溝と同様に逆台形状になり、視認性が低下する懸念があるため、アライメントマーク部以外をレジストで保護し、この第二樹脂被膜に形成した逆台形状のアライメントマーク凹部９５そのものをマスクとして第一台座をＲＩＥで掘り込むことで、アライメントマーク凹部の急峻度を高めることができる。
ＡＳＩＣ基板全面にポジレジスト系の樹脂被膜９３を塗布し、マスク材を通して露光、現像することで、直方体形状の溝部９４とアライメントマーク用凹部９５とＡＳＩＣ基板の電極取出し用開口部９６を樹脂被膜に形成する。この時の露光量は１５００ｍＪ／ｃｍ ２ である。次に、溝部９４のみに追加露光を行う。この時の露光量は最初の露光量の５％以下つまり、１～４％である。
その後キュア熱処理を行うと、図９ｄに示すように、溝９４の形状は逆台形状となり、かつ、追加露光を行っているので、ＡＳＩＣ基板の電極取出し用開口部９６に近い溝のレジスト９７ともう一方のレジスト９８のレジスト高さは左右対称となる。
また、アライメントマーク凹部９５は溝部９４と同時に形成するので、溝と同様に逆台形状になり、視認性が低下する懸念があるため、アライメントマーク部以外をレジストで保護し、この第二樹脂被膜に形成した逆台形状のアライメントマーク凹部９５そのものをマスクとして第一台座をＲＩＥで掘り込むことで、アライメントマーク凹部の急峻度を高めることができる。
工程（２）は、逆台形状の溝に下部コイルを形成する工程である。
図１０ａ～図１０ｃにプロセスフローを示す。
図１０ａ：まず、溝１０２が形成されたＡＳＩＣ基板１０１にネガレジスト系の樹脂被膜１０３（以下、Ｎ系樹脂被膜という。）を塗布し、露光、現像して前記溝１０２部のみにＮ系樹脂被膜１０３を残し、キュア熱処理によって溝の底部にＲ形状を形成する。
図１０ｂ：次に、ＡＳＩＣ基板１０１表面に金属膜１０４を成膜する。膜厚は０．１～１．０μｍである。また、この金属膜はアライメント部においては反射膜１０５として機能するため、アライメントマークの視認性が向上できる。
図１０ｃ：次に、ＡＳＩＣ基板１０１全面にレジストを塗布し、マスク材を通して露光、現像を行い、コイルパターン１０６を形成する。
この時、ＡＳＩＣ基板の電極取出し用開口部１０８も開口される。
次いで、パターン内にめっき後、レジストを剥離し、めっき以外の部分の金属膜をエッチングする。尚、めっきをせずに、コイルパターン形成後に金属膜をエッチングすることで下部コイルを形成することも、もちろん可能である。この場合、めっきでコイルを形成するマスクパターンとマスクの開口部が反転する。
図１０ａ～図１０ｃにプロセスフローを示す。
図１０ａ：まず、溝１０２が形成されたＡＳＩＣ基板１０１にネガレジスト系の樹脂被膜１０３（以下、Ｎ系樹脂被膜という。）を塗布し、露光、現像して前記溝１０２部のみにＮ系樹脂被膜１０３を残し、キュア熱処理によって溝の底部にＲ形状を形成する。
図１０ｂ：次に、ＡＳＩＣ基板１０１表面に金属膜１０４を成膜する。膜厚は０．１～１．０μｍである。また、この金属膜はアライメント部においては反射膜１０５として機能するため、アライメントマークの視認性が向上できる。
図１０ｃ：次に、ＡＳＩＣ基板１０１全面にレジストを塗布し、マスク材を通して露光、現像を行い、コイルパターン１０６を形成する。
この時、ＡＳＩＣ基板の電極取出し用開口部１０８も開口される。
次いで、パターン内にめっき後、レジストを剥離し、めっき以外の部分の金属膜をエッチングする。尚、めっきをせずに、コイルパターン形成後に金属膜をエッチングすることで下部コイルを形成することも、もちろん可能である。この場合、めっきでコイルを形成するマスクパターンとマスクの開口部が反転する。
工程（３）は、磁性ワイヤを溝部に配置、固定する工程である。
前述のように溝部の側面に沿って下部コイルが形成されている。ここに、磁性ワイヤを張力３０～１００ｋｇ／ｍｍ ２ を負荷しながら配置する。
この時、磁性ワイヤの両端部を接着剤、テープなどで仮止めし、その後、樹脂被膜を基板全面に塗布、露光、現像により溝部のみに樹脂被膜を残し、２５０～３５０℃の温度にてキュア熱処理して磁性ワイヤを固定する。
これにより磁性ワイヤは溝内部に固定されると同時に張力を負荷したまま熱処理されるため、ＧＳＲ特性の向上を図ることができる。
前述のように溝部の側面に沿って下部コイルが形成されている。ここに、磁性ワイヤを張力３０～１００ｋｇ／ｍｍ ２ を負荷しながら配置する。
この時、磁性ワイヤの両端部を接着剤、テープなどで仮止めし、その後、樹脂被膜を基板全面に塗布、露光、現像により溝部のみに樹脂被膜を残し、２５０～３５０℃の温度にてキュア熱処理して磁性ワイヤを固定する。
これにより磁性ワイヤは溝内部に固定されると同時に張力を負荷したまま熱処理されるため、ＧＳＲ特性の向上を図ることができる。
工程（４）は、磁性ワイヤに電極を接触させるため、磁性ワイヤを被覆するガラス被膜を部分的に除去する工程である。
まず、基板全面にレジストを塗布する。次に各素子の磁性ワイヤの電極引出部のみレジストを開口する。つまり、電極引出部以外はレジストで保護されている。この状態でＣＦ ４ －ＲＩＥを行うことで、磁性ワイヤの電極引出部のみ被覆されているＳｉＯ ２ を除去することができる。その後、レジストを除去し、ガラス被膜を部分的に除去し、磁性ワイヤに電極を接触させることができる。
まず、基板全面にレジストを塗布する。次に各素子の磁性ワイヤの電極引出部のみレジストを開口する。つまり、電極引出部以外はレジストで保護されている。この状態でＣＦ ４ －ＲＩＥを行うことで、磁性ワイヤの電極引出部のみ被覆されているＳｉＯ ２ を除去することができる。その後、レジストを除去し、ガラス被膜を部分的に除去し、磁性ワイヤに電極を接触させることができる。
工程（５）は、磁性ワイヤの上に上部コイルを形成する工程である。
図１１ａ～図１１ｄを用いてプロセスを説明する。
図１１ａ：まず、逆台形状溝に磁性ワイヤを配置後、ＡＳＩＣ基板の全面にポジレジスト系樹脂被膜を塗布し、露光、現像して前記溝と磁性ワイヤ部のみにポジレジスト系の樹脂被膜（以下、Ｐ系樹脂被膜という。）を残し、キュア熱処理して段差部を滑らかにする。
図１１ｂ：その後、基板全面に金属膜を成膜する。膜厚は０．１～１．０μｍである。
図１１ｃ：次に、基板全面にレジストを塗布し、オートアライメント機構により視認性の高いアライメントマークを使い、マスク材を通して露光、現像を行い、コイルパターンを形成する。
図１１ｄ：パターン内にめっき後、レジストを剥離し、めっき以外の部分の金属膜をエッチングする。尚、めっきをせずに、コイルパターン形成後に金属膜をエッチングすることで下部コイルを形成することも、もちろん可能である。この場合、めっきでコイルを形成するマスクパターンとマスクの開口部が反転する。
このプロセスにより、上部コイルは断線なく、かつ、視認性の高いアライメントマークを形成しているため、下部コイルとの合わせも問題ない。
図１１ａ～図１１ｄを用いてプロセスを説明する。
図１１ａ：まず、逆台形状溝に磁性ワイヤを配置後、ＡＳＩＣ基板の全面にポジレジスト系樹脂被膜を塗布し、露光、現像して前記溝と磁性ワイヤ部のみにポジレジスト系の樹脂被膜（以下、Ｐ系樹脂被膜という。）を残し、キュア熱処理して段差部を滑らかにする。
図１１ｂ：その後、基板全面に金属膜を成膜する。膜厚は０．１～１．０μｍである。
図１１ｃ：次に、基板全面にレジストを塗布し、オートアライメント機構により視認性の高いアライメントマークを使い、マスク材を通して露光、現像を行い、コイルパターンを形成する。
図１１ｄ：パターン内にめっき後、レジストを剥離し、めっき以外の部分の金属膜をエッチングする。尚、めっきをせずに、コイルパターン形成後に金属膜をエッチングすることで下部コイルを形成することも、もちろん可能である。この場合、めっきでコイルを形成するマスクパターンとマスクの開口部が反転する。
このプロセスにより、上部コイルは断線なく、かつ、視認性の高いアライメントマークを形成しているため、下部コイルとの合わせも問題ない。
工程（６）は、磁性ワイヤと検出コイルと前記電極配線からなる素子の集合体からなる素子基板を個片化する工程である。
図１３に本発明によるＡＳＩＣ基板上に作製した素子の平面図を示す。
ＡＳＩＣ基板１３はＡＳＩＣ素子の集合体であり、例えば、２０ｍｍ角のＡＳＩＣ基板は、３００個程度のＡＳＩＣ素子からなる。そして、1つのＡＳＩＣ素子上に、１つの磁界検出素子を形成するので、ＡＳＩＣ基板１３上には、多数個の磁界検出素子１３ａと、基板の４隅にアライメントマーク１３ｂが配置されている。磁界検出素子はこの基板単位で製造し、最後に個片化を行う。
図１３に本発明によるＡＳＩＣ基板上に作製した素子の平面図を示す。
ＡＳＩＣ基板１３はＡＳＩＣ素子の集合体であり、例えば、２０ｍｍ角のＡＳＩＣ基板は、３００個程度のＡＳＩＣ素子からなる。そして、1つのＡＳＩＣ素子上に、１つの磁界検出素子を形成するので、ＡＳＩＣ基板１３上には、多数個の磁界検出素子１３ａと、基板の４隅にアライメントマーク１３ｂが配置されている。磁界検出素子はこの基板単位で製造し、最後に個片化を行う。
次に、図１４の平面図を説明する。
磁界検出素子１３ａは、表面全体が第二樹脂被膜１４１により被覆され、そのサイズは幅（左右方向）１．２ｍｍ、長さ（上下方向）１．２ｍｍよりなる。厚さは０．７５ｍｍである。
ＡＳＩＣ基板１３上に逆台形状溝１４２、下部コイル１４３が形成され、磁性ワイヤ１４４が配置・固定されている。磁性ワイヤの周囲は、下部コイル１４３および上部コイル１４５からなる検出コイルが周回している。検出コイルのコイルピッチは３．０μｍで、線幅は１．２μｍ、厚さ１．５μｍである。
磁性ワイヤ１４４には、ワイヤ端子１４６が２個形成され、それぞれワイヤ端子１４６と接続する配線１４７およびワイヤ電極１４８が形成されている。また、下部コイル１４３及び上部コイル１４５と接続する配線１４３ａ，１４５ａおよびコイル電極１４９が２個形成されている。
磁界検出素子１３ａは、表面全体が第二樹脂被膜１４１により被覆され、そのサイズは幅（左右方向）１．２ｍｍ、長さ（上下方向）１．２ｍｍよりなる。厚さは０．７５ｍｍである。
ＡＳＩＣ基板１３上に逆台形状溝１４２、下部コイル１４３が形成され、磁性ワイヤ１４４が配置・固定されている。磁性ワイヤの周囲は、下部コイル１４３および上部コイル１４５からなる検出コイルが周回している。検出コイルのコイルピッチは３．０μｍで、線幅は１．２μｍ、厚さ１．５μｍである。
磁性ワイヤ１４４には、ワイヤ端子１４６が２個形成され、それぞれワイヤ端子１４６と接続する配線１４７およびワイヤ電極１４８が形成されている。また、下部コイル１４３及び上部コイル１４５と接続する配線１４３ａ，１４５ａおよびコイル電極１４９が２個形成されている。
このように形成された磁界検出素子の断面構造を図８に示す。図８は、図１４に示すＡ１－Ａ２線の断面図である。また、図１３に示したアライメントマーク部１３ｂの断面図も合わせて示してある。
ＡＳＩＣ基板８１上には集積回路起因の凹凸８１１があり、電極取出し用開口部８３１部以外の表面には保護膜８３が形成されている。溝形成部には第一台座８９１が配置されており、ＡＳＩＣ基板の凹凸８１１に影響を受けることなく、第二の樹脂膜８９２には逆台形状溝８２が形成され、溝底部にＲ形状からなるネガレジスト系樹脂被膜８２３が形成されている。
ＡＳＩＣ基板８１上には集積回路起因の凹凸８１１があり、電極取出し用開口部８３１部以外の表面には保護膜８３が形成されている。溝形成部には第一台座８９１が配置されており、ＡＳＩＣ基板の凹凸８１１に影響を受けることなく、第二の樹脂膜８９２には逆台形状溝８２が形成され、溝底部にＲ形状からなるネガレジスト系樹脂被膜８２３が形成されている。
そのネガレジスト系樹脂被膜８２３の上に、下部コイル８４を形成した後、磁性ワイヤ８５が配置され、ネガレジスト系樹脂被膜８５１により固定されている。
磁性ワイヤ８５は、厚さ１．０μｍの絶縁性ガラスにより被覆され、その直径は１２μｍである。
磁性ワイヤ８５は、厚さ１．０μｍの絶縁性ガラスにより被覆され、その直径は１２μｍである。
溝８２と磁性ワイヤ８５との段差を解消するために、溝８２と磁性ワイヤ８５との間にポジレジスト系樹脂被膜８５２が形成されている。
このポジレジスト系樹脂被膜８５２は、磁性ワイヤ８５の上にも行き渡っており、その上に上部コイル８６が形成されている。
下部コイル８４と上部コイル８６とは、ポジレジスト系樹脂被膜８５２があり、溝上部の対称性も向上しているため、問題なく接続されている。
このポジレジスト系樹脂被膜８５２は、磁性ワイヤ８５の上にも行き渡っており、その上に上部コイル８６が形成されている。
下部コイル８４と上部コイル８６とは、ポジレジスト系樹脂被膜８５２があり、溝上部の対称性も向上しているため、問題なく接続されている。
一方、アライメントマーク部８９においても、ＡＳＩＣ基板８１上には集積回路起因の凹凸８１１があるが、アライメントマーク部には第一台座８９１が配置されており、ＡＳＩＣ基板の凹凸８１１に影響を受けることなく、第二の樹脂膜８９２にアライメントマーク凹部８９４が形成されている。アライメントマーク凹部は第一台座まで掘りこまれ、さらに反射膜８９３が形成されており、視認性が向上している。
以上の工程により、ＡＳＩＣ基板上にネガレジスト系樹脂被膜で第一台座を配置し、その上にポジレジスト系樹脂被膜を用いて磁性ワイヤを設置する溝と複数のアライメントマーク用凹部とＡＳＩＣ基板の電極取出し部を同時に露光、現像後、さらに溝部のみに追加露光しキュア熱処理して、樹脂被膜を硬化させることで、逆台形状溝の左右の形状が対称である溝を形成することができ、狭ピッチな微細コイルを有するＧＳＲ素子をＡＳＩＣ基板上に直接製造することが可能となる。
本発明のＡＳＩＣ基板上にポジレジスト系の樹脂被膜を用い磁性ワイヤを設置するための溝と複数のアライメントマークとＡＳＩＣ基板の電極取出し部を同時に露光、現像後、溝部のみに追加露光し、キュア熱処理をすることで、溝形状を対称にし、かつ、視認性の高いアライメントマークを用いて微細ピッチコイルを有するＧＳＲ素子を直接形成する製造フローを、
図９ａ～図９ｄ、図１０ａ～図１０ｃを用いて以下に説明する。
図９ａ～図９ｄ、図１０ａ～図１０ｃを用いて以下に説明する。
工程（ア）；
まず、集積回路起因の数μｍの凹凸９１の存在するＡＳＩＣ基板９０上において、ネガレジスト系の第一樹脂被膜９２を１０μｍ塗布する。露光、現像後、２８０℃で1時間、キュア熱処理を行い、逆台形状溝とアライメントマークを配置する箇所に平坦で硬い第一台座を配置する（図９ａ、図９ｂ））。
すなわち、溝形成部９Ａとアライメントマーク形成部９Ｂからなる第一台座９２を形成する。この時、第一台座の厚さは９μｍである。
まず、集積回路起因の数μｍの凹凸９１の存在するＡＳＩＣ基板９０上において、ネガレジスト系の第一樹脂被膜９２を１０μｍ塗布する。露光、現像後、２８０℃で1時間、キュア熱処理を行い、逆台形状溝とアライメントマークを配置する箇所に平坦で硬い第一台座を配置する（図９ａ、図９ｂ））。
すなわち、溝形成部９Ａとアライメントマーク形成部９Ｂからなる第一台座９２を形成する。この時、第一台座の厚さは９μｍである。
工程（イ）；
この状態では、第一台座表面にはまだＡＳＩＣ基板の凹凸９１が転写され残っている。そこで、ＡＳＩＣ基板全面にレジストを塗布し、マスク材を用いて露光、現像をして第一台座上のみレジストを除去し、かつ第一台座以外のＡＳＩＣ面を保護した後、キュア熱処理で硬化した第一台座表面をＣＭＰ（Chemical Mechanical Polishing）で平坦化する。
その後、レジスト剥離液で第一台座以外のＡＳＩＣ表面を保護していたレジストを除去することで、図９ｃに示すように、平坦化された第一台座９Ｃを形成する。この時の第一台座９Ｃの膜厚は６μｍ程度である。
この状態では、第一台座表面にはまだＡＳＩＣ基板の凹凸９１が転写され残っている。そこで、ＡＳＩＣ基板全面にレジストを塗布し、マスク材を用いて露光、現像をして第一台座上のみレジストを除去し、かつ第一台座以外のＡＳＩＣ面を保護した後、キュア熱処理で硬化した第一台座表面をＣＭＰ（Chemical Mechanical Polishing）で平坦化する。
その後、レジスト剥離液で第一台座以外のＡＳＩＣ表面を保護していたレジストを除去することで、図９ｃに示すように、平坦化された第一台座９Ｃを形成する。この時の第一台座９Ｃの膜厚は６μｍ程度である。
工程（ウ）；
次に、平坦化した第一台座の上にポジレジスト系の第二樹脂被膜９３を１０μｍ塗布し、溝部９４、アライメントマーク凹部９９、ＡＳＩＣ基板電極用取出し部９６を同時に露光、現像する。第一台座９Ｃは平坦化しているので、溝形成部９Ｂとアライメントマーク形成部９Ａの第二台座はＡＳＩＣ基板の凹凸９１の影響は受けない。この時の露光量は１５００ｍＪ／ｃｍ２である。
そして、マスクを用いて溝部９Ｂのみもう一度露光する。この時の露光量は４０ｍＪ／ｃｍ２である。その後、キュア熱処理を行うと、熱処理時に発生する応力により、図９ｄに示すように、溝は逆台形状へと変化し、かつ、溝の上部の形状はほぼ左右対称となる。すなわち、開口部に近い溝の上部９７ともう一方の溝の上部９８は形状、高さがほぼ同じであり、非対称性が大幅に改善されている。
次に、平坦化した第一台座の上にポジレジスト系の第二樹脂被膜９３を１０μｍ塗布し、溝部９４、アライメントマーク凹部９９、ＡＳＩＣ基板電極用取出し部９６を同時に露光、現像する。第一台座９Ｃは平坦化しているので、溝形成部９Ｂとアライメントマーク形成部９Ａの第二台座はＡＳＩＣ基板の凹凸９１の影響は受けない。この時の露光量は１５００ｍＪ／ｃｍ２である。
そして、マスクを用いて溝部９Ｂのみもう一度露光する。この時の露光量は４０ｍＪ／ｃｍ２である。その後、キュア熱処理を行うと、熱処理時に発生する応力により、図９ｄに示すように、溝は逆台形状へと変化し、かつ、溝の上部の形状はほぼ左右対称となる。すなわち、開口部に近い溝の上部９７ともう一方の溝の上部９８は形状、高さがほぼ同じであり、非対称性が大幅に改善されている。
工程（エ）；
次に、ネガレジスト系の樹脂被膜をＡＳＩＣ基板１０１全体に塗布、露光、現像して溝部１０２のみにレジストを残す。その後、２５０℃で1時間キュア熱処理を行うことで、図１０ａに示すように、溝の底部にＲ形状１０３を形成する。
次に、ネガレジスト系の樹脂被膜をＡＳＩＣ基板１０１全体に塗布、露光、現像して溝部１０２のみにレジストを残す。その後、２５０℃で1時間キュア熱処理を行うことで、図１０ａに示すように、溝の底部にＲ形状１０３を形成する。
工程（オ）；
一方、アライメントマーク部も逆台形状であるため、その形状を急峻化するため、アライメントマーク部以外をレジストで保護し、第二樹脂被膜に形成した逆台形状のアライメントマーク凹部そのものをマスクとして第一台座をＯ ２ －ＲＩＥで１μｍ掘り込む。その後、保護していたレジストをレジスト剥離液で除去する（図１０ｂ）。
一方、アライメントマーク部も逆台形状であるため、その形状を急峻化するため、アライメントマーク部以外をレジストで保護し、第二樹脂被膜に形成した逆台形状のアライメントマーク凹部そのものをマスクとして第一台座をＯ ２ －ＲＩＥで１μｍ掘り込む。その後、保護していたレジストをレジスト剥離液で除去する（図１０ｂ）。
工程（カ）；
次に、ＡＳＩＣ基板全体に、Ｃｒ／Ａｕの積層膜を０．０１／０．０３μｍ成膜する。この膜はアライメントマーク凹部では反射膜として用い、視認性を高める。そして、このアライメントマーク凹部を使い、ＡＳＩＣ基板全体にレジスト塗布、露光、現像を行う（図１０ｃ）。
めっき、エッチング工程を経て、逆台形状の溝面に沿って幅１．２μｍ、厚さ０．７μｍの下部コイルを形成する。
次に、ＡＳＩＣ基板全体に、Ｃｒ／Ａｕの積層膜を０．０１／０．０３μｍ成膜する。この膜はアライメントマーク凹部では反射膜として用い、視認性を高める。そして、このアライメントマーク凹部を使い、ＡＳＩＣ基板全体にレジスト塗布、露光、現像を行う（図１０ｃ）。
めっき、エッチング工程を経て、逆台形状の溝面に沿って幅１．２μｍ、厚さ０．７μｍの下部コイルを形成する。
工程（キ）；
次に溝の下部コイルの上に、厚さ1μｍの絶縁性ガラスで被覆されたＣｏＦｅＢ系の磁性ワイヤ１１９を張力７６ｋｇ／ｍｍ２を負荷しながら配置し、接着剤、テープなどで仮止めする。そして、樹脂１１２を塗布、露光、現像、２５０℃、1時間のキュア熱処理をして溝に固定する。この時、磁性ワイヤ１９には張力が負荷されたまま熱処理されるので、ＧＳＲ特性を改善できる。
次に溝の下部コイルの上に、厚さ1μｍの絶縁性ガラスで被覆されたＣｏＦｅＢ系の磁性ワイヤ１１９を張力７６ｋｇ／ｍｍ２を負荷しながら配置し、接着剤、テープなどで仮止めする。そして、樹脂１１２を塗布、露光、現像、２５０℃、1時間のキュア熱処理をして溝に固定する。この時、磁性ワイヤ１９には張力が負荷されたまま熱処理されるので、ＧＳＲ特性を改善できる。
工程（ク）；
磁性ワイヤはその表面をガラス（ＳｉＯ ２ ）被膜で覆われているので、磁性ワイヤに電極を接触させるため、この部分のガラス被膜を除去する。
まず、ＡＳＩＣ基板全面にレジストを塗布し、露光、現像して磁性ワイヤに電極を接触させる部分のみレジストを開口する。そして、ＣＦ ４ －ＲＩＥでガラス被膜を除去後、基板全体のレジストをレジスト剥離する。
磁性ワイヤはその表面をガラス（ＳｉＯ ２ ）被膜で覆われているので、磁性ワイヤに電極を接触させるため、この部分のガラス被膜を除去する。
まず、ＡＳＩＣ基板全面にレジストを塗布し、露光、現像して磁性ワイヤに電極を接触させる部分のみレジストを開口する。そして、ＣＦ ４ －ＲＩＥでガラス被膜を除去後、基板全体のレジストをレジスト剥離する。
工程（ケ）；
次に、磁性ワイヤと溝部の段差を解消するため、ポジレジスト１１３をＡＳＩＣ基板１１１全体に塗布、露光、現像して、溝部のみレジストを残し、２５０℃、1時間キュア熱処理することで、レジストを硬化させる。ポジレジストは熱処理をすることで、端部形状がなだらかになることから上部コイルの形成時の断線が防止できる。
次に、磁性ワイヤと溝部の段差を解消するため、ポジレジスト１１３をＡＳＩＣ基板１１１全体に塗布、露光、現像して、溝部のみレジストを残し、２５０℃、1時間キュア熱処理することで、レジストを硬化させる。ポジレジストは熱処理をすることで、端部形状がなだらかになることから上部コイルの形成時の断線が防止できる。
工程（コ）；
そして、上部コイルと磁性ワイヤの導通部の引出し線、ＡＳＩＣ基板の電極取出し用開口部および配線（配線）を形成するため、Ｃｒ／Ａｕの積層膜１１４を０．０１／０．０３μｍ成膜する（図１１ｂ）。
その後、レジスト塗布、露光、現像を行い、磁性ワイヤ１１９の上部に上部コイルと磁性ワイヤの導通部の引出し線パターンとＡＳＩＣ基板の電極取出し用開口部を形成する（図１１ｃ）。この時、アライメントマークは前述の図９ｄ及び図１０ｂに示したように、第一台座９Ｃ及び反射膜１０５を有することによりシグナル強度も十分にあり、何の問題もなくオートアライメントにより下部コイルとの合わせを行うことができる。
このパターンにめっき、ウェット後にレジストを除去することで磁性ワイヤ１１９の上部に線幅１．２μｍ、厚さ０．８μｍの上部コイル１１７が形成される。下部コイルとの接続部はなだらか形状をしており、断線もなく上部コイルも形成される。
併せて、磁性ワイヤの導通部の引出し線、ＡＳＩＣ基板の電極取出し用開口部および配線１１８も形成される。
そして、上部コイルと磁性ワイヤの導通部の引出し線、ＡＳＩＣ基板の電極取出し用開口部および配線（配線）を形成するため、Ｃｒ／Ａｕの積層膜１１４を０．０１／０．０３μｍ成膜する（図１１ｂ）。
その後、レジスト塗布、露光、現像を行い、磁性ワイヤ１１９の上部に上部コイルと磁性ワイヤの導通部の引出し線パターンとＡＳＩＣ基板の電極取出し用開口部を形成する（図１１ｃ）。この時、アライメントマークは前述の図９ｄ及び図１０ｂに示したように、第一台座９Ｃ及び反射膜１０５を有することによりシグナル強度も十分にあり、何の問題もなくオートアライメントにより下部コイルとの合わせを行うことができる。
このパターンにめっき、ウェット後にレジストを除去することで磁性ワイヤ１１９の上部に線幅１．２μｍ、厚さ０．８μｍの上部コイル１１７が形成される。下部コイルとの接続部はなだらか形状をしており、断線もなく上部コイルも形成される。
併せて、磁性ワイヤの導通部の引出し線、ＡＳＩＣ基板の電極取出し用開口部および配線１１８も形成される。
本発明によりＡＳＩＣ基板上に直接製造したＧＳＲ素子の概略図を図８に示す。
ＡＳＩＣ基板８１上の凹凸８１１を解消するため、溝部８２とアライメント部８９には、第一台座８３が形成されている。ポジレジスト系樹脂被膜８９２には逆台形状の溝８２、アライメントマーク凹部８９，ＡＳＩＣ基板の電極取出し部８３２が形成されている。また、ＡＳＩＣ基板の電極取出し部８３２に近い側のレジスト８２１ともう一方のレジスト８２２のレジスト高さはほぼ同じである。
溝部８２には底部にＲ形状を形成する樹脂被膜８２３が形成され、その上には溝形状に沿って下部コイル８４が形成される。そして、その上に磁性ワイヤ８５が配置されている。磁性ワイヤ８５を溝部に固定する樹脂被膜８５１，磁性ワイヤ８５と溝部８２の段差を解消する樹脂被膜８５２が形成された後、上部コイル８６が形成される。アライメントマーク部には反射膜８９３が形成されており、その視認性は高く、下部コイルと上部コイルの合わせに問題はない。
このように、ＡＳＩＣ基板上に微細ピッチコイルを有したＧＳＲ素子を一体化形成することが可能となる。
ＡＳＩＣ基板８１上の凹凸８１１を解消するため、溝部８２とアライメント部８９には、第一台座８３が形成されている。ポジレジスト系樹脂被膜８９２には逆台形状の溝８２、アライメントマーク凹部８９，ＡＳＩＣ基板の電極取出し部８３２が形成されている。また、ＡＳＩＣ基板の電極取出し部８３２に近い側のレジスト８２１ともう一方のレジスト８２２のレジスト高さはほぼ同じである。
溝部８２には底部にＲ形状を形成する樹脂被膜８２３が形成され、その上には溝形状に沿って下部コイル８４が形成される。そして、その上に磁性ワイヤ８５が配置されている。磁性ワイヤ８５を溝部に固定する樹脂被膜８５１，磁性ワイヤ８５と溝部８２の段差を解消する樹脂被膜８５２が形成された後、上部コイル８６が形成される。アライメントマーク部には反射膜８９３が形成されており、その視認性は高く、下部コイルと上部コイルの合わせに問題はない。
このように、ＡＳＩＣ基板上に微細ピッチコイルを有したＧＳＲ素子を一体化形成することが可能となる。
本発明は、ＧＳＲ素子とＡＳＩＣを一体化してＧＳＲセンサの超薄型化、超小型化を実現するもので、生体内のモーションデバイスのように超小型で高性能を要求される用途での使用が期待される。
本発明は、自動車用あるいはウェアラブルコンピュータ用などの小型、高性能のＧＳＲセンサに応用可能である。
１：ＳｉＯ
２ 絶縁膜に溝を形成したＡＳＩＣ基板
１１：ＡＳＩＣ基板、１２：ＡＳＩＣ基板表面の保護膜、
１３：ＳｉＯ ２ 絶縁膜、１４：溝（溝部）
２：ポジレジスト系樹脂被膜にワイヤ配置用の溝とＡＳＩＣ基板の電極取出し用開口部を有するＡＳＩＣ基板
２１：ＡＳＩＣ基板、２２：ＡＳＩＣ基板表面の保護膜、２２１：ＡＳＩＣ基板表面の保護膜の電極開口部
２３：露光、現像、キュア熱処理後のポジレジスト系樹脂被膜
２３Ｈ：逆台形状の溝の左右のレジスト高さの差
２３１：キュア熱処理後の逆台形状のワイヤ配置用溝、２３２：ポジレジスト系樹脂被膜に形成したキュア熱処理後の電極取出し用開口部、
２３３：電極取出し部に近い側のキュア熱処理後の逆台形状のワイヤ配置用溝上部、２３４：もう一方のキュア熱処理後の逆台形状のワイヤ配置用溝上部
３：ＡＳＩＣ基板表面の凹凸を示す図
４：ＡＳＩＣ基板の金属膜成膜前のアライメントマークとＢ１－Ｂ２線におけるマーク及び、凹凸のシグナル
４０：基板、
４１：基板上のアライメントマーク凹部、
４２：マスクのアライメントマーク
４０１：ＡＳＩＣ基板の凹凸起因のシグナル、４１１：アライメントマーク凹部のシグナル、４１２：マスクのアライメントマークのシグナル
５１：ポジレジスト系樹脂被膜に、露光、現像した溝部を有するＡＳＩＣ基板
５１１：ＡＳＩＣ基板、５１２：ＡＳＩＣ基板表面の保護膜、
５１３：ポジレジスト系樹脂被膜、５１４：ワイヤ配置用溝
５２：ポジレジスト系樹脂被膜に、露光、現像後、キュア熱処理をして逆台形状の溝部を有するＡＳＩＣ基板
５２１：ＡＳＩＣ基板、５２２：ＡＳＩＣ基板表面の保護膜、
５２３：キュア熱処理後のポジレジスト系樹脂被膜、５２４：キュア熱処理後のワイヤ配置用溝
６：露光、現像後のワイヤ配置用溝とＡＳＩＣ基板の電極取出し用開口部を有するＡＳＩＣ基板
６１：ＡＳＩＣ基板、６２：ＡＳＩＣ基板表面の保護膜、６２１：ＡＳＩＣ基板表面の保護膜の電極開口部、
６３：露光、現像後のポジレジスト系樹脂被膜、６３１：ワイヤ配置用溝、６３２：ポジレジスト系樹脂被膜に形成した、ＡＳＩＣ基板の電極取出し用開口部、６３３：電極取り出し用開口部に近い側の溝レジストの上部、６３４：他方の溝レジストの上部
８１：ＡＳＩＣ基板、
８１１：凹凸
８２：逆台形状のワイヤ配置用溝、
８２１：電極取出し用の開口部に近い逆台形状の溝の上部、８２２：もう一方の溝の上部、８２３：逆台形状溝の底部のＲ形状を形成する樹脂被膜、
８３：ＡＳＩＣ基板表面の保護膜
８３１：ＡＳＩＣ基板表面の保護膜に形成された電極開口部
８３２：ポリイミド系樹脂被膜に形成したＡＳＩＣの電極取出し用開口部
８５：磁性ワイヤ、
８５１：ワイヤを溝に固定する樹脂被膜、８５２：ワイヤと溝の段差を解消するための樹脂被膜、
８６：電極配線
８９：アライメントマーク
８９１：第一台座、８９２：第二台座、８９３：アライメント部の反射膜
９０：ＡＳＩＣ基板、
９０１：ＡＳＩＣ基板表面の保護膜
９１：ＡＳＩＣ基板上の凹凸、９２：第一樹脂膜、
９Ａ：アライメントマーク用凹部形成部、９Ｂ：溝形成部、
９Ｃ：キュア熱処理、平坦化ＣＭＰ後の第一台座
９３：ポジレジスト系の第二樹脂被膜、９４：逆台形状の溝、
９５：アライメントマーク凹部、９６：ＡＳＩＣ電極取出し用開口部、
９７：ＡＳＩＣ電極取出し用開口部に近い側の溝レジスト
９８：もう一方の側の溝レジスト、９９：アライメントマーク凹部
１０１：ＡＳＩＣ基板、１０２：溝、１０３：ネガレジスト系樹脂被膜
１０４：金属膜、１０５：反射膜、１０６：下部コイルパターン、
１０７：下部コイル、１０８：ＡＳＩＣ電極取出し用開口部
１１１：ＡＳＩＣ基板、１１２：溝、１１３：ポジレジスト系樹脂被膜
１１４：金属膜、１１６：上部コイルパターン、
１１７：上部コイル、１１８：ＡＳＩＣ電極取出し用開口部
１１９：磁性ワイヤ
１２０：基板、
１２１：基板上のアライメントマーク凹部、１２２：マスクのアライメントマーク
１２３：アライメントマーク凹部のシグナル、１２４：マスクのアライメントマークのシグナル
１３：ＡＳＩＣ基板、
１３ａ：磁界検出素子、１３ｂ：アライメントマーク
１４１：第二樹脂被膜
１４２：溝
１４３：下部コイル、１４３ａ：下部コイルに接続する配線
１４４：磁性ワイヤ
１４５：上部コイル、１４５ａ：上部コイルに接続する配線
１４６：ワイヤ端子
１４７：ワイヤ配線
１４８：ワイヤ電極
１４９：コイル電極
１１：ＡＳＩＣ基板、１２：ＡＳＩＣ基板表面の保護膜、
１３：ＳｉＯ ２ 絶縁膜、１４：溝（溝部）
２：ポジレジスト系樹脂被膜にワイヤ配置用の溝とＡＳＩＣ基板の電極取出し用開口部を有するＡＳＩＣ基板
２１：ＡＳＩＣ基板、２２：ＡＳＩＣ基板表面の保護膜、２２１：ＡＳＩＣ基板表面の保護膜の電極開口部
２３：露光、現像、キュア熱処理後のポジレジスト系樹脂被膜
２３Ｈ：逆台形状の溝の左右のレジスト高さの差
２３１：キュア熱処理後の逆台形状のワイヤ配置用溝、２３２：ポジレジスト系樹脂被膜に形成したキュア熱処理後の電極取出し用開口部、
２３３：電極取出し部に近い側のキュア熱処理後の逆台形状のワイヤ配置用溝上部、２３４：もう一方のキュア熱処理後の逆台形状のワイヤ配置用溝上部
３：ＡＳＩＣ基板表面の凹凸を示す図
４：ＡＳＩＣ基板の金属膜成膜前のアライメントマークとＢ１－Ｂ２線におけるマーク及び、凹凸のシグナル
４０：基板、
４１：基板上のアライメントマーク凹部、
４２：マスクのアライメントマーク
４０１：ＡＳＩＣ基板の凹凸起因のシグナル、４１１：アライメントマーク凹部のシグナル、４１２：マスクのアライメントマークのシグナル
５１：ポジレジスト系樹脂被膜に、露光、現像した溝部を有するＡＳＩＣ基板
５１１：ＡＳＩＣ基板、５１２：ＡＳＩＣ基板表面の保護膜、
５１３：ポジレジスト系樹脂被膜、５１４：ワイヤ配置用溝
５２：ポジレジスト系樹脂被膜に、露光、現像後、キュア熱処理をして逆台形状の溝部を有するＡＳＩＣ基板
５２１：ＡＳＩＣ基板、５２２：ＡＳＩＣ基板表面の保護膜、
５２３：キュア熱処理後のポジレジスト系樹脂被膜、５２４：キュア熱処理後のワイヤ配置用溝
６：露光、現像後のワイヤ配置用溝とＡＳＩＣ基板の電極取出し用開口部を有するＡＳＩＣ基板
６１：ＡＳＩＣ基板、６２：ＡＳＩＣ基板表面の保護膜、６２１：ＡＳＩＣ基板表面の保護膜の電極開口部、
６３：露光、現像後のポジレジスト系樹脂被膜、６３１：ワイヤ配置用溝、６３２：ポジレジスト系樹脂被膜に形成した、ＡＳＩＣ基板の電極取出し用開口部、６３３：電極取り出し用開口部に近い側の溝レジストの上部、６３４：他方の溝レジストの上部
８１：ＡＳＩＣ基板、
８１１：凹凸
８２：逆台形状のワイヤ配置用溝、
８２１：電極取出し用の開口部に近い逆台形状の溝の上部、８２２：もう一方の溝の上部、８２３：逆台形状溝の底部のＲ形状を形成する樹脂被膜、
８３：ＡＳＩＣ基板表面の保護膜
８３１：ＡＳＩＣ基板表面の保護膜に形成された電極開口部
８３２：ポリイミド系樹脂被膜に形成したＡＳＩＣの電極取出し用開口部
８５：磁性ワイヤ、
８５１：ワイヤを溝に固定する樹脂被膜、８５２：ワイヤと溝の段差を解消するための樹脂被膜、
８６：電極配線
８９：アライメントマーク
８９１：第一台座、８９２：第二台座、８９３：アライメント部の反射膜
９０：ＡＳＩＣ基板、
９０１：ＡＳＩＣ基板表面の保護膜
９１：ＡＳＩＣ基板上の凹凸、９２：第一樹脂膜、
９Ａ：アライメントマーク用凹部形成部、９Ｂ：溝形成部、
９Ｃ：キュア熱処理、平坦化ＣＭＰ後の第一台座
９３：ポジレジスト系の第二樹脂被膜、９４：逆台形状の溝、
９５：アライメントマーク凹部、９６：ＡＳＩＣ電極取出し用開口部、
９７：ＡＳＩＣ電極取出し用開口部に近い側の溝レジスト
９８：もう一方の側の溝レジスト、９９：アライメントマーク凹部
１０１：ＡＳＩＣ基板、１０２：溝、１０３：ネガレジスト系樹脂被膜
１０４：金属膜、１０５：反射膜、１０６：下部コイルパターン、
１０７：下部コイル、１０８：ＡＳＩＣ電極取出し用開口部
１１１：ＡＳＩＣ基板、１１２：溝、１１３：ポジレジスト系樹脂被膜
１１４：金属膜、１１６：上部コイルパターン、
１１７：上部コイル、１１８：ＡＳＩＣ電極取出し用開口部
１１９：磁性ワイヤ
１２０：基板、
１２１：基板上のアライメントマーク凹部、１２２：マスクのアライメントマーク
１２３：アライメントマーク凹部のシグナル、１２４：マスクのアライメントマークのシグナル
１３：ＡＳＩＣ基板、
１３ａ：磁界検出素子、１３ｂ：アライメントマーク
１４１：第二樹脂被膜
１４２：溝
１４３：下部コイル、１４３ａ：下部コイルに接続する配線
１４４：磁性ワイヤ
１４５：上部コイル、１４５ａ：上部コイルに接続する配線
１４６：ワイヤ端子
１４７：ワイヤ配線
１４８：ワイヤ電極
１４９：コイル電極
Claims (9)
- 磁性ワイヤ、前記磁性ワイヤを周回する下部コイルと上部コイルよりなる１０μｍ以下のコイルピッチを有する検出コイル、および電極配線からなるＧＳＲ素子を特定用途向け集積回路（以下、ＡＳＩＣという。）の基板上に直接製造するＧＳＲ素子の製造方法において、
（１）前記ＡＳＩＣ基板上にポジレジスト系の樹脂被膜（以下、Ｐ系樹脂
被膜という。）を塗布し、露光、現像して前記Ｐ系樹脂被膜に前記磁性ワイヤを配置するための溝と前記ＡＳＩＣ基板上の電極取出し用開口部（以下、開口部という。）を同時に形成し、
前記磁性ワイヤを配置するための溝部のみに追加露光した後、キュア熱処理して前記Ｐ系樹脂被膜を硬化し、溝上部の対称性を改善した逆台形状溝とＡＳＩＣ基板上の前記開口部を形成する工程と、
（２）前記ＡＳＩＣ基板の全面に金属膜を成膜し、前記逆台形状溝に被覆した前記金属膜を使って、前記逆台形状溝の溝面に沿って前記下部コイルを形成する工程と、
（３）前記下部コイルを形成した前記逆台形状溝に張力付加した前記磁性ワイヤを配置して樹脂で仮固定し、次いでキュア熱処理して固定する工程と、
（４）前記磁性ワイヤと前記電極配線を接合する部分のみ、前記磁性ワイヤを被覆している絶縁性ガラスをＣＦ ４ -ＲＩＥにより除去する工程と、
（５）前記ＡＳＩＣ基板の全面に金属膜を成膜し、前記上部コイルと前記電極配線を形成する工程と、
（６）前記磁性ワイヤと前記検出コイルと前記電極配線からなる素子の集合体からなる素子基板を個片化する工程と、
からなることを特徴とするＧＳＲ素子の製造方法。 - 請求項１において、前記工程（１）が、
（１Ａ）前記ＡＳＩＣ基板上にポジレジスト系の樹脂被膜（以下、Ｐ系樹脂被膜という。）を塗布し、露光、現像して前記Ｐ系樹脂被膜に前記磁性ワイヤを設置するための溝と前記ＡＳＩＣ基板上の電極取出し用開口部（以下、開口部という。）とアライメントマークとを同時に形成し、
さらに、前記磁性ワイヤを設置するための溝部のみに追加露光した後、キュア熱処理して前記Ｐ系樹脂被膜を硬化し、溝上部の対称性を改善した逆台形状溝を形成する、
ことを特徴とするＧＳＲ素子の製造方法。 - 請求項１において、前記工程（１）が、
（１Ｂ）前記ＡＳＩＣ基板上にネガレジスト系の第一樹脂被膜（以下、Ｎ系第一樹脂被膜という。）を塗布、露光、現像して、キュア熱処理後に平坦化処理をして、平坦で硬い樹脂製の第一台座を溝形成部とアライメントマーク形成部に形成した後、
前記ＡＳＩＣ基板に溝深さよりも厚いポジレジスト系の第二樹脂被膜（以下、Ｐ系第二樹脂被膜という。）を塗布して第二台座とし、前記第二台座に前記溝と前記ＡＳＩＣ基板の電極取出し用開口部（以下、開口部という。）とアライメントマークを露光、現像して形成し、
さらに溝部のみに追加露光した後に第二台座をキュア熱処理して溝上部の対称性を改善した逆台形状溝を形成する、
ことを特徴とするＧＳＲ素子の製造方法。 - 請求項１において、前記工程（１）が、
（１Ｃ）前記ＡＳＩＣ基板上にポジレジスト系の樹脂被膜（以下、Ｐ系樹脂被膜という。）を塗布し、露光、現像して前記Ｐ系樹脂被膜に前記磁性ワイヤを配置するための溝と前記ＡＳＩＣ基板上の電極取出し用開口部（以下、開口部という。）を同時に形成し、
前記磁性ワイヤを配置するための溝部のみに追加露光した後、キュア熱処理して前記Ｐ系樹脂被膜を硬化し、溝上部の対称性を改善した逆台形状溝とＡＳＩＣ基板上の前記開口部を形成し、
さらに、前記ＡＳＩＣ基板にネガレジスト系の樹脂被膜（以下、Ｎ系樹脂被膜という。）を塗布し、露光、現像して前記逆台形状溝の溝部のみにＮ系樹脂被膜を残し、キュア熱処理によって溝の底部にＲ形状を形成する、
ことを特徴とするＧＳＲ素子の製造方法。 - 請求項２において、前記工程（１Ａ）が、
（１Ｄ）前記ＡＳＩＣ基板上にポジレジスト系の樹脂被膜（以下、Ｐ系樹脂被膜という。）を塗布し、露光、現像して前記Ｐ系樹脂被膜に前記磁性ワイヤを設置するための溝と前記ＡＳＩＣ基板上の電極取出し用開口部（以下、開口部という。）とアライメントマークとを同時に形成し、
前記磁性ワイヤを設置するための溝部のみに追加露光した後、キュア熱処理して前記Ｐ系樹脂被膜を硬化し、溝上部の対称性を改善した逆台形状溝を形成し、
さらに、前記ＡＳＩＣ基板にネガレジスト系の樹脂被膜（以下、Ｎ系樹脂被膜という。）を塗布し、露光、現像して前記逆台形状溝の溝部のみにＮ系樹脂被膜を残し、キュア熱処理によって溝の底部にＲ形状を形成する、
ことを特徴とするＧＳＲ素子の製造方法。 - 請求項３において、前記工程（１Ｂ）が、
（１Ｅ）前記ＡＳＩＣ基板上にネガレジスト系の第一樹脂被膜（以下、Ｎ系第一樹脂被膜という。）を塗布、露光、現像して、キュア熱処理後に平坦化処理をして、平坦で硬い樹脂製の第一台座を溝形成部とアライメントマーク形成部に形成した後、
前記ＡＳＩＣ基板に溝深さよりも厚いポジレジスト系の第二樹脂被膜（以下、Ｐ系第二樹脂被膜という。）を塗布して第二台座とし、前記第二台座に前記溝と前記ＡＳＩＣ基板の電極取出し用開口部（以下、開口部という。）とアライメントマークを露光、現像して形成し、
次いで、溝部のみに追加露光した後に第二台座をキュア熱処理して溝上部の対称性を改善した逆台形状溝を形成し、
さらに、前記ＡＳＩＣ基板にネガレジスト系の樹脂被膜（以下、Ｎ系樹脂被膜という。）を塗布し、露光、現像して前記逆台形状溝の溝部のみにＮ系樹脂被膜を残し、キュア熱処理によって溝の底部にＲ形状を形成する、
ことを特徴とするＧＳＲ素子の製造方法。 - 請求項１において、前記工程（５）が、
（５Ａ）前記逆台形状溝に前記磁性ワイヤを配置後、前記ＡＳＩＣ基板の全面にポジレジスト系樹脂被膜を塗布し、露光、現像して前記溝と磁性ワイヤ部のみにポジレジスト系の樹脂被膜（以下、Ｐ系樹脂被膜という。）を残し、キュア熱処理して溝と磁性ワイヤの段差を滑らかにする工程と、
前記ＡＳＩＣ基板の全面に金属皮膜を成膜し、前記上部コイルと前記電極配線を形成する工程を、
有することを特徴とするＧＳＲ素子の製造方法。 - 請求項１～請求項７のいずれか一項において、
前記磁性ワイヤを配置するための前記溝部のみを追加露光する際の露光量は、前記溝部の前記露光量の４％以下であることを特徴とするＧＳＲ素子の製造方法 - 請求項３または請求項６において、
前記Ｎ系第一樹脂被膜の膜厚は、前記ＡＳＩＣ基板上の凹凸の３倍以上であることを特徴とするＧＳＲ素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022197538A JP7329782B1 (ja) | 2022-12-09 | 2022-12-09 | Ｇｓｒ素子の製造方法 |
| PCT/JP2023/037313 WO2024085098A1 (ja) | 2022-10-17 | 2023-10-16 | Ｇｓｒ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022197538A JP7329782B1 (ja) | 2022-12-09 | 2022-12-09 | Ｇｓｒ素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP7329782B1 true JP7329782B1 (ja) | 2023-08-21 |
| JP2024083170A JP2024083170A (ja) | 2024-06-20 |
Family
ID=87577078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022197538A Active JP7329782B1 (ja) | 2022-10-17 | 2022-12-09 | Ｇｓｒ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7329782B1 (ja) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006229132A (ja) | 2005-02-21 | 2006-08-31 | Elpida Memory Inc | レジストパターン形成方法 |
| JP2009004793A (ja) | 2007-06-25 | 2009-01-08 | Dongbu Hitek Co Ltd | 半導体素子のアライメントキー形成方法 |
| JP2015178662A (ja) | 2014-03-19 | 2015-10-08 | 大日本印刷株式会社 | 蒸着マスク、蒸着マスク準備体、及び有機半導体素子の製造方法 |
| JP2018148189A (ja) | 2017-03-01 | 2018-09-20 | ナノコイル株式会社 | ナノコイル型ｇｓｒセンサ素子の製造方法 |
| JP2019020346A (ja) | 2017-07-21 | 2019-02-07 | 朝日インテック株式会社 | 超小型高感度磁気センサ |
| JP2019191016A (ja) | 2018-04-25 | 2019-10-31 | マグネデザイン株式会社 | 超薄型高感度磁気センサ |
| JP2019220631A (ja) | 2018-06-22 | 2019-12-26 | 東レエンジニアリング株式会社 | サポート基板およびこれを用いた半導体装置の製造方法 |
| JP2020194918A (ja) | 2019-05-29 | 2020-12-03 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
| JP2022037949A (ja) | 2020-08-26 | 2022-03-10 | マグネデザイン株式会社 | Ｇｓｒセンサ素子の製造方法 |
-
2022
- 2022-12-09 JP JP2022197538A patent/JP7329782B1/ja active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006229132A (ja) | 2005-02-21 | 2006-08-31 | Elpida Memory Inc | レジストパターン形成方法 |
| JP2009004793A (ja) | 2007-06-25 | 2009-01-08 | Dongbu Hitek Co Ltd | 半導体素子のアライメントキー形成方法 |
| JP2015178662A (ja) | 2014-03-19 | 2015-10-08 | 大日本印刷株式会社 | 蒸着マスク、蒸着マスク準備体、及び有機半導体素子の製造方法 |
| JP2018148189A (ja) | 2017-03-01 | 2018-09-20 | ナノコイル株式会社 | ナノコイル型ｇｓｒセンサ素子の製造方法 |
| JP2019020346A (ja) | 2017-07-21 | 2019-02-07 | 朝日インテック株式会社 | 超小型高感度磁気センサ |
| JP2019191016A (ja) | 2018-04-25 | 2019-10-31 | マグネデザイン株式会社 | 超薄型高感度磁気センサ |
| JP2019220631A (ja) | 2018-06-22 | 2019-12-26 | 東レエンジニアリング株式会社 | サポート基板およびこれを用いた半導体装置の製造方法 |
| JP2020194918A (ja) | 2019-05-29 | 2020-12-03 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
| JP2022037949A (ja) | 2020-08-26 | 2022-03-10 | マグネデザイン株式会社 | Ｇｓｒセンサ素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024083170A (ja) | 2024-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101969098B (zh) | 一种磁阻传感器的制造方法 | |
| US8274166B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6931700B2 (en) | Method of manufacturing thin film piezoelectric elements | |
| JPH0618555A (ja) | マイクロスプリングコンタクト、マイクロスプリングコンタクトの集合体、該マイクロスプリングコンタクトの集合体からなる電気的接続用端子及びマイクロスプリングコンタクトの製造方法 | |
| US20080197377A1 (en) | Photonic semiconductor device and manufacturing method | |
| JP2012068249A (ja) | 積層構造に少なくとも部分的に埋設された微細ばね、および、その製造方法 | |
| JP7329782B1 (ja) | Ｇｓｒ素子の製造方法 | |
| JP2004260008A (ja) | コモンモードチョークコイル及びその製造方法並びにコモンモードチョークコイルアレイ | |
| TWI578547B (zh) | 電磁阻抗感測元件及其製作方法 | |
| JP4248355B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH06310833A (ja) | 電気・光配線板の製造方法 | |
| JP7203400B1 (ja) | Ｇｓｒ素子の製造方法 | |
| WO2024085098A1 (ja) | Ｇｓｒ素子の製造方法 | |
| KR100459361B1 (ko) | 자전 변환 소자 및 그의 제조 방법 | |
| JP7207676B1 (ja) | Ｇｓｒ素子の製造方法 | |
| US20060097911A1 (en) | Wire positioning and mechanical attachment for a radio-frequency indentification device | |
| WO2024085097A1 (ja) | 磁界検出素子の製造方法 | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| WO2017179152A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN110182752B (zh) | 一种电镀形成微细结构的方法、微细结构以及电子器件 | |
| JP3379631B2 (ja) | 配線層の形成方法 | |
| JP2597809B2 (ja) | 半導体装置の製造方法 | |
| US9666542B2 (en) | Wiring substrate and manufacturing method thereof | |
| JP4633868B2 (ja) | 支持体に接着される基板を有する半導体本体 | |
| JP2007049097A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221219 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20221219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230429 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230729 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7329782 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |