JP2008098634A - 方法、アライメントマークおよびハードマスク材料の使用 - Google Patents

方法、アライメントマークおよびハードマスク材料の使用 Download PDF

Info

Publication number
JP2008098634A
JP2008098634A JP2007259342A JP2007259342A JP2008098634A JP 2008098634 A JP2008098634 A JP 2008098634A JP 2007259342 A JP2007259342 A JP 2007259342A JP 2007259342 A JP2007259342 A JP 2007259342A JP 2008098634 A JP2008098634 A JP 2008098634A
Authority
JP
Japan
Prior art keywords
layer
sacrificial layer
filler
sacrificial
recesses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007259342A
Other languages
English (en)
Other versions
JP4555325B2 (ja
Inventor
Haren Richard Johannes Franciscus Van
ハレン，リチャード ヨハネス フランシスカス ヴァン
Everhardus Cornelis Mos
コルネリス モス，エバーハーダス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML Netherlands BV filed Critical ASML Netherlands BV
Publication of JP2008098634A publication Critical patent/JP2008098634A/ja
Application granted granted Critical
Publication of JP4555325B2 publication Critical patent/JP4555325B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】従来の酸化物バフ方法を適用する必要なく、傷のないアライメントマークを生成することのできる方法を提供する。
【解決手段】凹所を構成するべく酸化物層および犠牲層が処理される。凹所は充填材で充填される。凹所の充填中、犠牲層上に充填材層が形成される。充填材層は、化学機械研磨によって除去される。凹所の充填および充填材層の除去中、犠牲層によって酸化物層が保護される。次に、エッチングによって犠牲層が除去される。これにより、突起を備えた、傷のない酸化物層が提供される。突起を備えた酸化物層が導電層で覆われ、それにより突起が酸化物層を貫き、関連する突起が形成される。これらの関連する突起によってアライメントマークが形成される。
【選択図】図１５

Description

本発明は、第１の層を有する第１の側を有する基板を提供すること、１つまたは複数の凹所を生成すること、１つまたは複数の凹所に充填材を堆積させ、それにより充填材の第２の層を生成すること、および第２の層を除去することを含む方法に関する。
また、本発明は、第１の層を有する第１の側を有する基板を提供すること、１つまたは複数の凹所を生成すること、１つまたは複数の凹所に充填材を堆積させ、それにより同じく充填材の第２の層を生成すること、および第２の層を除去することを含む方法における犠牲材料としてのハードマスク材料の使用に関する。
また、本発明は、電気絶縁体を形成するようになされた第１の層を有する第１の側を有する基板を提供すること、１つまたは複数の凹所をエッチングすること、１つまたは複数の凹所に充填材を堆積させ、それにより充填材の第２の層を生成すること、および第２の層を除去することに関する。
最後に、本発明は、第１の層を有する第１の側を有する基板を提供すること、１つまたは複数の凹所を生成すること、１つまたは複数の凹所に充填材を堆積させ、それにより充填材の第２の層を生成すること、および第２の層を除去することを含む方法によって生成されるアライメントマークに関する。
集積回路プロセシングの間、ウェーハ上に複数の層が互いに積み重ねて配置される。これらの層は、ビアと呼ばれる導電接続を有している。これらの層がビアによって接続されることを保障するために、アライメントマークを使用してこれらの層が位置決めされる。第１の層に、第１の回路パターンと共に第１のアライメントマークが生成される。第１の層上に第２の層を堆積させるステップを含む複数の処理ステップがウェーハに施される。次に、第１のアライメントマークの位置を測定することによって、第１の層の第１の回路パターンの正確な位置が決定される。測定された第１のアライメントマークの位置を使用して第１の層上に正確に配置された第２の層に、第２の回路パターンが生成される。この第２の回路パターンと共に、後で実施される処理ステップで第２の層上に堆積することになる第３の層に第３の回路パターンを生成する際に使用することができる第２のアライメントマークが生成される。
個々の層における回路パターンまたはアライメントマークの形成は、リソグラフィプロセスを使用して実施される。リソグラフィプロセスでは、ウェーハの上にフォトレジスト層が加えられ、投影レンズの像平面にウェーハが配置される。像平面と共役の物体平面にレチクルが配置される。このレチクルを使用して、入射する放射ビームがパターニングされ、その断面に回路パターンまたはアライメントマークパターンが構成される。ウェーハが像平面に配置されると、フォトレジスト層が回路パターンまたはアライメントマークパターンのイメージに露光される。
次に、ベーキング、エッチング、および新しいフォトレジスト層の付与などの複数の処理ステップがウェーハに施される。
化学機械研磨（Chemical-mechanical polishing ＣＭＰ）は、集積回路を処理するための複数の処理ステップにしばしば使用される研磨の１つの形態である。ＣＭＰの間、ウェーハの頂部層全体がスラリーで擦られ、そのために頂部層の厚さが薄くなる。研磨による効果は、化学反応によってその度を増し、頂部層が弱くなる。しかしながら、化学機械研磨（ＣＭＰ）は、たとえば、いわゆるシャロートレンチアイソレーションプロセス(shallow trench isolation process)の間の共通アプリケーションに多くの欠点を有している。このプロセスでは、第１の表面を有する基板が提供される。基板内の一連のトレンチ（アライメントマークのトレンチを含む）が、それらのトレンチを充填する酸化物層で覆われる。この酸化物層は、ＣＭＰを使用して第１の表面まで再び研磨される。基板は、トレンチが充填された後にＣＭＰによって処理されるため、ＣＭＰ後の表面は平らであり、言い換えると、アライメントマークのトポロジーが失われている。次にアライメントマークが不透明層で覆われると、アライメントマークが失われる。つまり、トポロジーが失われ、見ることができなくなる。
DE 102 59 322 B4によれば、この問題は、アライメントマークのトレンチをより広く、かつより深くし、これらのトレンチが酸化物層によって完全に充填されないようにすることによって解決することができる（図１）。アライメントマークのトレンチ（１０）は、酸化物層（５０）によって充填される。この構造にＣＭＰが施されると、アライメントトレンチの各々に小さいくぼみが形成されることになる（図２）。しかしながら、これは、浸食（１０１）の原因になり、隣接する回路に影響を及ぼすことになる。この浸食は、酸化物層上に犠牲層を加えることによって防止される（図３）。この犠牲層（３０）は、くぼみを充填し、また、トレンチの縁のレベル（９１）より高くなるよう、十分に分厚くなっている。後で実施される処理ステップで酸化物層を再び研磨する際には、常に平らな表面にＣＭＰプロセスが適用され、このＣＭＰプロセスが浸食の原因になることはない。図４はこれを示したものである。次に、くぼみの中の犠牲材料（３０）が除去され、得られた頂部表面にアライメントマークのトポロジーが出現する。犠牲材料はエッチングによって除去されるが、酸化物層が所定の位置を維持するよう、つまり酸化物層が除去されないよう、十分慎重に実施される。最後に、第１の表面が再度不透明層（１００）で覆われる。アライメントマークのトレンチは、不透明層中のくぼみ（２０１）に対応している（図５）。不透明層中のこのくぼみ（２０１）をアライメントに使用することができる。
この方法の欠点は、アライメントマークのトレンチを広くしなければならないことである。アライメントマークのトレンチの幅は、回路パターンのトレンチの幅と同じ幅であることが望ましい。そのようにすることが望ましい理由は、アライメントマークおよび回路パターンをイメージングによってレチクルからウェーハに転送する際の不正確性によるものである。既に説明したように、投影レンズを使用して、アライメントマークおよび回路パターンのイメージが形成される。投影レンズの収差と、アライメントマークのトレンチの幅と回路パターンのトレンチの幅の差が相俟って、イメージ中におけるアライメントマークと回路パターンの間の距離に誤差をもたらしている。この距離の誤差がアライメント誤差の原因になっている。可能な最少のコストで回路パターンを作成するために、回路パターンのトレンチは、可能な限り小さくなるようになされている。したがって、アライメントマークのトレンチの幅を回路パターンのトレンチの幅と同じ幅にすることは、DE 102 59 322 B4に記載されている幅の広いアライメントマークのトレンチには許容されない。
この方法のもう１つの欠点は、アライメントマークのトレンチの深さを回路パターンのトレンチの深さより深くしなければならないことである。２つの異なる深さを有するトレンチを１つの層に生成するためには、少なくとも２つの異なるエッチングステップが必要である。２つの異なるエッチングステップを適用するためには、１つのエッチングステップを適用する場合より余計に経費がかかり、また、時間が必要である。
図６ａ〜６ｄは、いわゆるＷ−ＣＭＰフロー（Ｗはタングステンを表し、ＣＭＰは化学機械研磨を表している）におけるＣＭＰのアプリケーションを略図で示したものである。Ｗ−ＣＭＰフローと組み合わせてアライメントマークを生成するために（図６ａ）、凹所（１０３０）の第１のパターン（図示せず）および第２のパターンが、ウェーハ（１０００）を覆っている酸化物層（１０１０）中にエッチングされる。凹所（１０３０）の第１のパターンが回路パターンに対応し、凹所の第２のパターンがアライメントマークに対応している。次に、酸化物層（１０１０）がタングステン層（１０４０）で覆われ（図６ｂ）、それにより酸化物層（１０１０）中の凹所（１０３０）の第１および第２のパターンが充填される。凹所（１０３０）の第１のパターン内のタングステンは、後に、処理中のウェーハ（１０００）から構築される完成品の「ビア」の導電材料として機能する。
次に、カバー層を備えたウェーハ（１０００）に化学機械研磨（ＣＭＰ）ステップが施され、凹所（１０３０）内に位置していないすべてのタングステンが除去される（図６ｃ）。酸化物層は電気絶縁体として機能するため、電流は、凹所（１０３０）内の導電材料を介してのみ流れることができ、隣の凹所へ流れることはできない。したがって、凹所（１０３０）では、酸化物層（１０１０）の下側のウェーハ（１０００）の層に電気接触させることができる。
第２のパターンには、ＣＭＰによってタングステンと酸化物の間に高さの差が生成される。タングステンは凹所（１０３０）から完全には除去されないが、凹所内の残りのタングステンのレベルは、残りの酸化物のレベルより低い。第２のパターンに対するアライメントは、ＣＭＰ後の高さの差で決まる。
しかしながら、ＣＭＰは、凹所の第２のパターンの酸化物層（１０１０）およびタングステンの浸食（１０１）の原因にもなっている。浸食（１０１）によってアライメントマークが損傷する（図６ｃの円の中に示されている）。損傷したアライメントマークは、アライメント誤差の原因になるが、これについては以下で説明する。
ＣＭＰに続いてアルミニウム層（１０７０）が堆積される（図６ｄに示されている）。このアルミニウム層は、その第１の表面が酸化物層（１０１０）の表面に接触して堆積し、第１の表面の反対側は自由表面になっている。アルミニウム層（１０７０）を堆積させる場合、アライメントマークの酸化物とタングステンの高さの差がそのまま自由表面の高さの差として現れ、自由表面にアライメントマークが形成される。アルミニウムは、アライメント放射に対して不透明であるため、アルミニウム層（１０７０）に対するアライニングは、自由表面の高さの差で決まる。
酸化物層（１０１０）中のアライメントマークの損傷も、そのまま自由表面に現れ、整列する位置に誤差が生じることになる。一方、自由表面の高さの差が小さいと、信号対雑音比が小さくなる。信号対雑音比が小さくなると、アライメント誤差が生じることになる。信号対雑音比が極端に小さくなると、アライメントが全く不可能になる。
浸食の影響（アライメントマークの損傷）は、アライメントマーク内のラインをセグメントに分割することによって最小化される。しかしながら、アライメントマークをセグメント化することにより、ＣＭＰ後のタングステンと酸化物の高さの差が、セグメント化しない場合より小さくなる。これは、ＣＭＰプロセスの特性に関連している。
接触表面の下を覆っているタングステンと酸化物の高さの差はわずかであるため、自由表面の高さの差が小さく、そのため、アライニング中の信号対雑音比が小さくなる原因になっている。したがって、損傷したアライメントマーカによって生じるアライメント誤差を、セグメント化を導入することによって解消する場合、信号対雑音比が小さいことによってアライメント誤差がもたらされ、最悪の場合、アライメントさえ不可能になることがある。
さらに、酸化物層（１０１０）の接触表面の回路パターン部分およびアライメントマーク部分がいずれもＣＭＰプロセスによって傷付けられる（図６ｃ）。傷（１０２）は、回路パターンの性能が低下する原因になっている。傷（１０２）に対処するために、いわゆる酸化物バフ方法が適用されている。この酸化物バフ方法によれば、酸化物の自由表面に酸化物ＣＭＰステップが施される。傷（１０２）が第１の深さを有している部分では、この第１の深さの傷（１０２）に対応する酸化物層（１０１０）の微小部分が除去される。酸化物の特性は、回路パターン部分の性能に対して最適化されており、部分的に除去される部分に対しては最適化されていないため、この酸化物バフ方法は、傷（１０２）に対処するための方法としては、どちらかと言えば時間を消費し、かつ、経費のかかる方法であるが、それに代わる方法は知られていない。
本発明の目的は、この問題を解決する方法を提供することである。
本発明の第１の実施形態では、この目的は、第１の層を有する第１の側を有する基板を提供すること、第１の層に犠牲層を堆積させることを含む方法によって達成される。次に、第１の層の中へ少なくとも展開している１つまたは複数の凹所が犠牲層に生成され、また、１つまたは複数の凹所に充填材が堆積され、それにより充填材の第２の層が犠牲層の上に生成される。次に、第２の層が犠牲層から除去され、また、第１の層の傷付きを回避するための第１のプロセスを適用することによって犠牲層が除去される。
第１の層に犠牲層を堆積させることによって第１の層に傷が付くことはない（第１の層を研磨することもない）。また、第１の層は犠牲層によって保護されているため、第２の層を生成することによっても、犠牲層から第２の層を除去することによっても第１の層に傷が付くことはない（第１の層が研磨されることもない）。したがって、第１の層の傷を回避するための第１のプロセスを適用することにより、本発明による方法の如何なるステップの実行中においても、第１の層に傷が付くことはない。
本発明の方法によれば、第１の層に傷が付くことがないため、傷のない第１の層を引き渡すために第１の層を部分的に除去する必要はない。したがって、バフ方法を適用する必要はない。また、バフ方法によって部分的に除去された後の第１の層が極端に薄くなることを回避するために、第１の層を余分に分厚くする必要もない。第１の層を余分に分厚くすることは、より非経済的である。
１つまたは複数の凹所の各々が、犠牲層の中へ展開している第１の部分を有している本発明の第２の実施形態によれば、第２のプロセスを適用して第２の層が除去される。この実施形態によれば、犠牲層、充填材、第１のプロセスおよび第２のプロセスは、凹所の第１の部分の充填材を所定の位置に維持するようになされている。
凹所の第１の部分は犠牲層の中へ展開しているため、凹所の第１の部分の充填材は犠牲層によって取り囲まれている。犠牲層が除去されると、凹所の第１の部分の所定の位置を維持していた充填材が、露出した、傷のない第１の層から突き出る。凹所の第１の部分が、露出した、傷のない第１の層から突き出るようにするためには、犠牲層、充填材、第１のプロセス、および第２のプロセスが必要である。たとえば、犠牲層の材料が一定である場合、凹所の第１の部分の充填材で終わらせるためには、第１のプロセス、第２のプロセスまたはその両方によって除去される充填材の量が多いほど、犠牲層を高くしなければならない。
第３の実施形態によれば、本発明による方法は、基板、第１の層および犠牲層からなる第１のグループの少なくとも１つの第１の部材の１つまたは複数のフィーチャの整列位置を決定するステップを特徴としている。本発明による方法は、さらに、１つまたは複数のフィーチャの整列位置から所定の距離を隔てた位置に１つまたは複数の凹所を生成するステップを特徴としている。最後に、露出した、傷のない第１の層の上に、基板とは反対側に自由表面を有する第３の不透明層が堆積され、それにより、凹所の第１の部分と関連している位置に対応する関連位置を有する複数の突起が生成される。
１つまたは複数のフィーチャの整列位置から所定の距離を隔てた位置に１つまたは複数の凹所を生成することができるよう、１つまたは複数のフィーチャの整列位置が決定される。第２の層および犠牲層を除去する際に所定の位置を維持していた充填材によって、第１の層に堆積した第３の不透明層に突起が形成される。これらの突起は、凹所の第１の部分と関連している位置に対応する関連位置を有している。したがって、これらの突起のこれらの関連位置は、１つまたは複数のフィーチャの位置に間接的に依存している。本発明の特徴によれば、１つまたは複数のフィーチャが第３の不透明層によって覆い隠されても、この間接的な依存性を使用して、複数の突起に対するアライニングによって１つまたは複数のフィーチャに間接的に整列させることができる。
本発明の第４の実施形態によれば、第１の層が電気絶縁体を形成しており、本発明による方法は、１つまたは複数の凹所を基板の複数の導電領域に達するまでこの第１の層を貫通して展開させるステップを特徴としている。また、導電性充填材が１つまたは複数の凹所に使用され、露出した、傷のない層および充填材の上に第４の導電層が堆積される。
この実施形態によれば、第４の導電層から第１の電気絶縁層を介して基板の複数の導電領域まで電気接続が生成される。この接続は、犠牲層および第１の層を貫通して複数の導電領域まで生成された凹所に堆積した導電性充填材を使用して形成される。第１の層は絶縁体であるため、これらの接続は、互いに隔離されている。充填材は、露出した、傷のない第１の表面から突き出るため、広い接触面積が存在し、この広い接触面積によって第４の導電層とこれらの電気接続が接触する。接触抵抗は接触面積の逆数であるため、本発明の特徴は、第４の導電層から基板の複数の導電領域まで、抵抗が小さい電気接続が提供されることである。
本発明の第５の実施形態によれば、電気絶縁体を形成するようになされた第１の層を有する第１の側を有する基板を提供すること、第１の層に犠牲層を堆積させることを特徴とする方法が提供される。次に、犠牲層および第１の層を貫通して展開する１つまたは複数の凹所が犠牲層にエッチングされ、また、１つまたは複数の凹所に導電性充填材が堆積され、それにより充填材の第２の層が犠牲層の上に生成される。第２の層が化学機械研磨によって犠牲層から除去される。最後に、エッチングによって犠牲層が除去され、第１の層が露出する。
第１の層に犠牲層を堆積させることによって第１の層に傷が付くことはない（第１の層を研磨することもない）。また、第１の層は犠牲層によって保護されているため、第２の層を生成することによっても、犠牲層から第２の層を除去することによっても第１の層に傷が付くことはない（第１の層が研磨されることもない）。したがって、第１の層の傷付きを回避するための第１のプロセスを適用することにより、本発明による方法の如何なるステップの実行中においても、第１の層に傷が付くことはない。
本発明の方法によれば、第１の層に傷が付くことがないため、傷のない第１の層を引き渡すために第１の層を部分的に除去する必要はない。したがって、バフ方法を適用する必要はない。また、バフ方法によって部分的に除去された後の第１の層が極端に薄くなることを回避するために、第１の層を余分に分厚くする必要もない。第１の層を余分に分厚くすることは、より非経済的である。
本発明の第６の実施形態によれば、第１の層を有する第１の側を有する基板を提供すること、第１の層の上に犠牲層を堆積させることを含む方法における犠牲材料としてのハードマスク材料の使用が提供される。この方法によれば、次に、第１の層の中へ少なくとも展開している１つまたは複数の凹所が犠牲層に生成され、また、１つまたは複数の凹所に充填材が堆積され、それにより充填材の第２の層が犠牲層の上に生成される。さらにこの方法によれば、次に、第２の層が犠牲層から除去され、また、第１の層の傷付きを回避するための第１のプロセスを適用することによって犠牲層が除去される。
本発明の第７の実施形態によれば、第１の層を有する第１の側を有する基板を提供すること、第１の層の上に犠牲層を堆積させることを含む方法によって生成されるアライメントマークが提供される。次に、第１の層の中へ少なくとも展開している１つまたは複数の凹所が犠牲層に生成され、また、１つまたは複数の凹所に充填材が堆積され、それにより充填材の第２の層が犠牲層の上に生成される。次に、第２の層が犠牲層から除去され、また、第１の層の傷付きを回避するための第１のプロセスを適用することによって犠牲層が除去される。
以下、本発明の実施形態について、単なる一例として、添付の略図を参照して説明する。図において、対応する参照記号は対応する部品を表している。
本発明の一実施形態によれば基板が提供される。図７は、基板の断面を示したものである。基板（１０００）は、基板の第１の側にアライメントマーク（１０６０）を備えている。基板は、さらに、集積回路の回路パターン層の一部を形成している導電領域（１０８０）を備えている。基板（１０００）は、その第１の側に、アライメントマーク（１０６０）および導電領域（１０８０）を覆っている酸化物層（１０１０）を有している。酸化物層は、ＣＶＤによって基板に堆積される。酸化物層の堆積は、処理ステップを構成していないため、この酸化物層は、擦られ、あるいは研磨される。
犠牲層（１０２０）は、酸化物層（１０１０）の上に堆積している。犠牲層は、たとえば、Ｓｉ３Ｎ４、ドープ酸化物、ＳｉＯＮ、ＳｉＣまたはα−Ｃからなっており、たとえばＣＶＤ（chemical vapor deposition）を使用して堆積される。犠牲層の材料の選択方法については、以下で説明する。
次に、スピン塗布によって犠牲層の上にレジスト層（１２００）が堆積される（図８）。スキャナまたはステッパなどのリソグラフィ装置（図示せず）の中に基板が置かれ、リソグラフィ装置のアライメントセンサ（図示せず）によってアライメントマーク（１０６０）の位置が決定される。次に、レジスト層（１２００）がパターンのイメージ（図示せず）に露光される。イメージは、アライメントマーク（１０６０）および導電領域（１０８０）の上に正確に整列するフィーチャからなっている。別法としては（図示せず）、フィーチャは、アライメントマークに隣接して整列させることも可能である。レジスト層（１２００）は光活性層であり、イメージに露光することによって光活性層の一部（１２１０）が変化する。リソグラフィ装置から基板（１０００）が除去され、ポスト露光ベークステップおよび１つまたは複数の現像ステップなどの後処理が施される。次に、レジスト層（１２００）にエッチングステップが施され、レジスト層（１２００）の変化部分（１２１０）がエッチ除去される（図９）。レジスト層（１２００）の変化部分（１２１０）をエッチ除去することにより、凹所（１０３０）が生成される。エッチングプロセスは、犠牲層（１０２０）および酸化物層（１０１０）を貫通して展開する凹所（１０３０）を生成するようになされている。他のリソグラフィ方法を使用して、犠牲層および酸化物層に凹所を生成することも可能であることは理解されよう。
図９では、凹所（１０３０）の第１のセット（１０３５）は、アライメントマーク（１０６０）の上に正確に整列するフィーチャに対応している。凹所（１０３０）の第２のセット（１０３６）は、導電領域（１０８０）の上に正確に整列するフィーチャに対応している。
次のステップで、図１０に示すように、レジスト剥離(resist stripping)として知られているプロセスで、溶媒を使用してレジスト層が除去される。
凹所（１０３０）が生成され、かつ、レジスト層（１２００）が除去されると、凹所（１０３０）に充填材が堆積される（図１１）。図１１には、図７ないし１０に示す基板の一部しか示されていない。この実施形態では、充填材はタングステン（Ｗ）からなっているが、他の材料を使用することも可能である。充填材の堆積は、たとえばＣＶＤによって実施される。ＣＶＤを使用する場合、必ずしもすべての充填材が凹所（１０３０）で終わるわけではない。実際には、充填材が凹所（１０３０）を充填するのと同時に、犠牲層（１０２０）の上に充填材の層（１０４０）が形成される。充填材のこの層（１０４０）は不要であり、次のステップで除去される。充填材の層（１０４０）は、たとえば化学機械研磨によって除去される。化学機械研磨は、一般にＣＭＰで略称されている。
化学機械研磨について、図１２を使用して説明する。研磨パッドなどの研磨デバイス（１４００）と充填材の層（１０４０）の間にスラリー（１３００）が挿入される。スラリーによって充填材の層（１０４０）が化学的に弱くなり、研磨粒子を構成することができる。充填材の層を弱くする効果（充填材の層をより粉砕しやすくする効果）と研磨効果の組合せによって充填材の層（１０４０）が除去される。この組合せ効果は、自由表面の活性表面（図示せず）を介して加えられることは当業者には理解されよう。化学機械研磨の適用を開始すると、充填材の層（１０４０）とスラリーの間に形成された第１の表面（１２２１）によって自由表面が形成される。第２の表面（１２２２）は、第１の表面（１２２１）より犠牲層の近くに位置している。第２の表面（１２２２）の材料は、第１の表面（１２２１）と第２の表面（１２２２）の間の材料によって活性表面から遮蔽されている（つまり化学機械研磨の組合せ効果から遮蔽されている）。開始後、第１の時間期間が経過すると、第１の表面（１２２１）と第２の表面（１２２２）の間の材料が除去され、第２の表面（１２２２）によって自由表面が形成される。したがって、この第２の表面（１２２２）が化学機械研磨の組合せ効果にさらされる。開始後、第１の時間期間より長い第２の時間期間が経過すると、自由表面として第３の表面（１２２３）が露出する。この例では、この第３の表面（１２２３）は、犠牲層と充填材の層（１０４０）の間の表面である。活性表面は、化学機械研磨の間、充填材の層（１０４０）を通って、基板（１０００）の方向に進行することは当業者には明らかであろう。化学機械研磨の間、酸化物層（１０１０）は、犠牲層（１０２０）によって保護される。したがって、化学機械研磨が傷の原因になることが分かっている研磨方法であるとしても、充填材の層（１０４０）を除去することによって酸化物層（１０１０）に傷が付くことはない。対照的に、犠牲層（１０２０）は、化学機械研磨の間、浸食されても、あるいは傷（図示せず）が付いても何ら問題はない。
本発明をさらに説明するために、凹所（１０３０）の各々は、いずれも図１２に示すように、上部部分（１０３１）および下部部分（１０３２）からなっていると仮定されたい。凹所の上部部分（１０３１）は、犠牲層（１０２０）を通っている部分であり、凹所の下部部分（１０３２）は、酸化物層（１０１０）を通っている部分である。
化学機械研磨の間、充填材の少なくとも一部が凹所（１０３０）の上部部分（１０３１）に残留するよう、十分に配慮される。したがって、凹所の下部部分（１０３２）の充填材は、自動的に所定の位置を維持する。これは、下部部分（１０３２）の充填材が上部部分（１０３１）の充填材によって化学機械研磨ステップの活性表面から遮蔽されることによるものである。図１３は、この結果を示したものである。
次に、犠牲層（１０２０）がエッチ除去される。凹所（１０３０）の第１の部分（１０５０）（凹所（１０３０）の上部部分（１０３１）に包含されている）の充填材が所定の位置を維持するよう、十分に配慮される。第１の部分（１０５０）が最も高い場合、第１の部分（１０５０）は即ち上部部分（１０３１）であるが、第１の部分（１０５０）が上部部分（１０３１）より低い実施形態も可能である。犠牲層をエッチ除去することにより（図１４）、エッチング後に充填材の一部が酸化物層（１０１０）から突出する。酸化物層（１０１０）から突出した充填材によって突起（１２３０）が形成される。図１４に示す突起（１２３０）は、図１３に示す凹所（１０３０）の第１の部分（１０５０）の充填材に対応している。つまり、化学機械研磨およびエッチングの間、凹所（１０３０）の第１の部分（１０５０）の充填材が所定の位置を維持するよう、十分に配慮されている。図１３では、凹所の第１の部分（１０５０）（上部部分（１０３１）に位置し、したがって犠牲層中に位置している）は、ダッシュ線で示されている。同様に、酸化物層から突出している、凹所の第１の部分（１０５０）に対応している充填材は、図１４にダッシュ線で示されている。
突起は、図１４に示すように、１つの凹所に対応しており、壁（１２３１）および頂部表面（１２３２）を有している。図９および１０に示す凹所の第１のセット（１０３５）に対応する突起の位置は、アライメントマーク（１０６０）の位置に対応している。図９および１０に示す凹所の第２のセット（１０３６）に対応する突起の位置は、導電領域（１０８０）の位置に対応している。
最後に、酸化物層および突起（１２３０）の上に導電層（１０７０）が堆積される（図１５）。この導電層（１０７０）は、たとえばアルミニウム（Ａｌ）からなっていてもよい。この実施形態では充填材として使用されているタングステン（Ｗ）およびアルミニウム（Ａｌ）は、いずれも導電性である。導電領域（１０８０）は、この時点で、酸化物層（１０１０）の凹所（１０３０）のタングステン（Ｗ）充填材を介してアルミニウム（Ａｌ）導電層（１０７０）に接続される。
アルミニウム導電層（１０７０）とタングステン（Ｗ）の間の接触領域は、突起（１２３０）の壁（１２３１）および頂部表面（１２３２）を構成している。
接触面積が広いため、アルミニウム導電層（１０７０）と導電領域（１０８０）の間の電気抵抗が小さい。これは、アルミニウム層（１０７０）と凹所（１０３０）のタングステン（Ｗ）の間に、接触面積に反比例する接触抵抗が存在していることによるものである。接触抵抗を小さくするために、２．５ｎｍ、５ｎｍまたは７．５ｎｍを超える高さの突起（１２３０）を生成することができ、たとえば３ｎｍ、６ｎｍまたは８ｎｍの高さの突起（１２３０）を生成することができる。
次に、図１２を参照して、本発明の代替実施形態について説明する。本発明の代替実施形態では、化学機械研磨およびエッチングの間に、凹所（１０３０）の上部部分（１０３１）の充填材がすべて除去され、また、凹所（１０３０）の下部部分（１０３２）の充填材もその一部が除去される。したがって、図１６に示すように、充填材が酸化物層（１０１０）から突出することはない。この代替実施形態では、酸化物層（１０１０）の上にアルミニウム導電層（１０７０）が堆積され、したがって凹所の中へ、凹所（１０３０）の下部部分（１０３２）の充填材まで突出している。凹所開口領域（１２３３）によって、充填材とアルミニウム導電層（１０７０）の間の凹所（１０３０）の１つに対応する接触領域が形成される。図１５に示す実施形態の接触領域を形成している壁（１２３１）および頂部表面（１２３２）を組み合わせた領域は、図１６に示す実施形態に対応する接触領域を形成している凹所開口領域（１２３３）より広いことは当業者には明らかであろう。
化学機械処理（ＣＭＰ）およびエッチングの間に凹所（１０３０）から除去される充填材の量は、いくつかの要因で決まる。当然、ＣＭＰまたはエッチングの適用時間が長いほど、より多くの充填材が除去される。ＣＭＰ（図１２）の間に変化させることができる他のパラメータは、擦る力、スラリーの組成、温度および研磨デバイス（１４００）のタイプである。たとえば、研磨デバイス（１４００）には、ハードまたはソフト研磨パッドを使用することができる。エッチングの間に変化させることができるパラメータは、エッチ液および温度である。当然、所望する高さの突起（１２３０）を生成するために、あるいは凹所（１０３０）の下部部分（１０３２）から充填材を除去する等々のために、堆積する犠牲層の高さを変えることも可能である。
既に指摘したように（図７に関連して）、犠牲層（１０２０）は、たとえば、Ｓｉ３Ｎ４、ドープ酸化物、ＳｉＯＮ、ＳｉＣまたはα−Ｃからなっている。より一般的には、ハードマスク材料が使用される。犠牲層（１０２０）の材料の選択は、ハードマスクの選択と類似しており、ＣＭＰの適用を停止した後に、犠牲層（１０２０）は、依然として酸化物層（１０１０）を覆っていなければならない。そうすることにより、ＣＭＰの組合せ効果からの酸化物層（１０１０）の遮蔽が維持され、酸化物層（１０１０）に傷が付くことはない。
充填材の層（１０４０）が除去され、犠牲層（１０２０）によって自由表面が形成される場合、犠牲層は、ＣＭＰ（図１２）の間、容易に決定することができるようになされることが理想である。犠牲層によって自由表面が形成されると、ＣＭＰが停止する。
たとえば、犠牲層（１０２０）および充填材の層（１０４０）は、異なる色を有している。ＣＭＰの間、自由表面の色が測定される。ＣＭＰの適用が開始されると、充填材の層（１０４０）によって自由表面が形成される。この自由表面は、第１の色を有している。充填材の層（１０４０）が除去されると、犠牲層の色が測定され、ＣＭＰが停止する。したがって犠牲層は、充填材の層（１０４０）の色とは異なる色を有するように構成することができる。
別法としては、研磨デバイス（１４００）が摩擦抵抗を測定する。この代替形態では、犠牲層（１０２０）は、摩擦抵抗が充填材の層（１０４０）の摩擦抵抗から逸脱している（充填材の層（１０４０）の摩擦抵抗より大きいか、あるいは小さい）材料からなっている。
犠牲層（１０２０）の材料は、たとえＣＭＰ中の測定が容易であっても、ＣＭＰ中におけるその除去速度に基づいて選択することができる。これは、たとえば摩擦抵抗の測定が不正確であることによるものである。このような不正確性は、研磨デバイス（１４００）として使用される研磨パッドの磨耗によるものであることが考えられる。もう１つの理由は、どこでも同じモーメントで充填材の層（１０４０）を除去することができないことである。犠牲層（１０２０）が充填材の層（１０４０）よりはるかに遅い速度で除去されるように構成することにより（ＣＭＰのすべてのパラメータを一定に維持して）、ＣＭＰを停止する正確な時間の重要性が低くなる。充填材の層（１０４０）が除去されているにもかかわらずＣＭＰが継続している場合であっても、犠牲層（１０２０）が除去されるのは極わずかである。
犠牲層（１０２０）と充填材の層（１０４０）の差が最適化されると、同じく充填材の層（１０４０）も最適化することができることは当業者には明らかであろう。しかしながら、充填材には、場合によっては、基板から構築しなければならない生成物に関する合致すべき基準（導電率など）が他にもある可能性がある。本発明による方法の場合、犠牲層は、除去され、また、基板から構築しなければならない生成物の一部を形成していないため、生成物に関連する基準に合致する必要はない。したがって犠牲層（１０２０）が最適化されることが好ましい。
図１５に示す導電層（１０７０）中のアルミニウム（Ａｌ）は、ＰＶＤ（physical vapor deposition）スパッタリングによって堆積される。ＰＶＤスパッタリングのプロセス特性のため、酸化物層（１０１０）から突出している充填材の突起（１２３０）によって、アルミニウム導電層（１０７０）の基板（１０００）とは反対側の自由表面（１１００）に複数の関連する突起（１０９０）が形成される。関連する突起（１０９０）の位置は、突起（１２３０）の位置に対応している。したがって、関連する突起（１０９０）を使用してアライメントマーク（１０６０）に間接的に整列させることができる。これについては追って説明する。
アルミニウム導電層（１０７０）は、アライメントセンサに広く使用されている赤色光および緑色光に対して不透明である。これは、突起（１２３０）およびアライメントマーク（１０６０）の両方がアルミニウム導電層（１０７０）によって覆い隠され、直接整列させることはできないことを意味している。しかしながら、突起（１２３０）とアライメントマーク（１０６０）は整列しており、また、関連する突起（１０９０）の位置と突起（１２３０）の位置は対応しているため、関連する突起（１０９０）の位置とアライメントマーク（１０６０）の位置は、間接的に対応している。したがって、関連する突起（１０９０）に対するアライニングによって間接的にアライメントマーク（１０６０）に整列させることができる。
図１５に示すように、関連する１つの突起（１０９０）は、複数の突起（１２３０）に対応させることができる。これは、酸化物層（１０１０）の基板とは反対側の表面（１０１１）、および突起（１２３０）の壁（１２３１）ならびに頂部表面（１２３２）によって形成される堆積表面（１３００）を画定することによって説明することができる。位置に対する堆積表面（１３００）の高さをフーリエ変換すると、緊密に間隔を隔てた高さの変化は高周波数に対応し、間隔の広い高さの変化は低周波数に対応している。ＰＶＤスパッタリングのプロセス特性は、高周波成分がフィルタ除去されるようになっている。実際、ＰＶＤスパッタリングのプロセスは、変換する高さの差に関する限りにおいては、低域通過フィルタと見なすことができる。それでも、間接的にアライメントマーク（１０６０）に整列させることができる。
突起（１２３０）の頂部のアルミニウム導電層（１０７０）の高さは、突起（１２３０）に隣接するアルミニウム導電層（１０７０）の高さの半分であるため、高周波成分がフィルタ除去される。幾何学的に考察すると、その理由は、突起と突起の間の領域にもアルミニウムを充填しなければならないことによるものであることが分かる。
低周波数情報を使用してアライメントマーク（１０６０）の位置を決定することができるため、間接的にアライメントマーク（１０６０）に整列させることができる。酸化物層に高周波数情報が存在する理由（つまり酸化物層（１０７０）の凹所が互いに極めて緊密に間隔を隔てている理由）は、コストおよびアライメント誤差のリダクションに関係している。これについては次の段落で説明する。
シリコンウェーハ上の空間などの基板空間は高価であり、したがって回路パターンおよび導電領域（１０８０）の縮小は、途絶えることのない要求である。さらに、シリコンウェーハを処理している間に回路パターンによって形成されるプロセッサは、含まれているフィーチャ、たとえば導電領域（１０８０）が小さいほど高速にすることができる。
集積回路の層を生成するために、断面にパターンを有する放射ビームにレジスト層が露光される。これは、放射ビームの断面にパターンを付与し、パターン付き放射ビームを形成することができるパターニングデバイス、たとえばレチクルなどを使用して達成される。投影システムを使用してレジスト層にパターンのイメージが投影される。たとえば、パターニングデバイスは、互いに第１の距離を隔てた位置に第１および第２のフィーチャを備えている。パターニングデバイスは、さらに、第２のフィーチャから第１の距離を隔てた位置に第３の大フィーチャを備えている。投影システムは、パターニングデバイスのイメージを形成する。パターニングデバイス上の距離と比較すると、イメージでは、第１の小フィーチャと第２の小フィーチャの間の距離が４分の１に縮小される。しかしながら、収差のため、第２の小フィーチャと第３の大フィーチャの間の距離は、イメージでは４分の１までは縮小されない。あるいは、第２の小フィーチャと第３の大フィーチャの間の距離は、イメージでは４分の１未満に縮小される。プログラマブルミラーアレイ、レーザダイオードアレイ、発光ダイオードアレイ、回折格子光弁またはＬＣＤアレイなどの投影システムとパターニングデバイスの組合せが使用されている実施例では、大フィーチャと小フィーチャの間の距離に同様の縮小差が生じている。
アライメントマークのフィーチャと回路パターンのフィーチャの間のパターニングデバイス上の距離は分かっている。アライメントマークのフィーチャが上で説明したように回路パターンのフィーチャに対してシフトするのを防止するために、アライメントマークのフィーチャは、回路パターンのフィーチャのサイズと同じサイズを有するように設計されている。
典型的なアライメントマークは、図１７に示すような回折格子である。アライメントマーク（１０６０）は周期構造を有している。アライメントマーク（１０６０）の中では、１本のライン（１０６１）と１つのスペース（１０６２）が１周期に対応している。マークは、複数の周期からなっている。回折格子は、アライメントセンサ（図示せず）のアライメント放射（１０６５）を回折させるために使用される（図１８）。放射は、第１次数回折ビーム（１０６６）、第３次数回折ビーム（１０６７）および第５次数回折ビーム（１０６８）に回折する。この実施形態では、ライン（１０６１）の幅は、第５次数回折ビーム（１０６８）に回折する放射の量を最適化するために、スペース（１０６２）の幅より狭くなっている。アライメント放射（１０６５）による基板（１０００）上のレジスト層（１２００）の変化を回避するために、アライメント放射（１０６５）は、レジスト層（１２００）が感知しない波長を有している。たとえば、アライメント放射（１０６５）は、赤または緑である。一方、パターン付き放射ビームは、レジスト層（１２００）が極めて敏感に知覚する波長を有している。たとえばその波長は１９３ｎｍである。第５次数回折ビーム（１０６８）が回折する方向は、アライメント放射（１０６５）の波長および回折格子の周期（１０６３）で決まる。当業者には理解されるように、アライメント放射（１０６５）の波長、アライメントマーク（１０６０）の周期（１０６３）、測定すべき回折次数およびアライメントセンサの開口数は、回折ビーム（１０６６、１０６７、１０６８）がアライメントセンサの方向に向かってアライメントマーク（１０６０）から離れるように選択しなければならない。周期（１０６３）が同じである場合、ライン（１０６１）が細いほど高い回折次数が最適化されることになる。しかしながら、次数が高くなると最適化が完全ではなくなり、また、効果が薄れることになる。
正式に使用される、第５次数回折に対して最適化されるアライメントマーク（１０６０）の場合、ライン（１０６１）の幅は、回路パターンのフィーチャの幅よりはるかに広い。ライン（１０６１）は、アライメントマーク（１０６０）のフィーチャを形成している。フィーチャを構築するためには、アライメントマーク（１０６０）のサイズと回路パターンのフィーチャのサイズを同じサイズにしなければならず、ライン（１０６１）は、より小さいフィーチャにセグメント化されている（図１９）。これは、１本のライン（１０６１）が、当然のことであるがそれぞれライン（１０６１）より細い複数のラインセグメント（１０６４）とスペースセグメント（１０６５）に細分されることを意味している。ライン（１０６１）を細分することによって第５次数回折ビーム（１０６８）が回折する方向が変化することはない。
したがって、本発明による方法は、たとえ高周波成分がＰＶＤスパッタリングのプロセス特性によってフィルタ除去されても、周期アライメントマークを新しい層に転送することができることは当業者には理解されよう。ライン（１０６１）をセグメント化することは、高周波成分を追加することに対応している。しかしながら、高周波成分を追加することは、セグメント化の副作用にすぎない。アライメントマーク（１０６０）の位置は、ＰＶＤスパッタリングのプロセス特性によってフィルタ除去されない低周波成分の中に存在している。
既に説明したように、酸化物層（１０１０）は犠牲層（１０２０）によって遮蔽されているため、ＣＭＰの間、酸化物層（１０１０）が浸食され、あるいは酸化物層（１０１０）に傷が付くことはない。しかしながら、ＣＭＰは、場合によっては犠牲層（１０２０）の浸食（１０１）および傷（１０２）の原因になることがある（図２０）。犠牲層（１０２０）が除去されると、犠牲層（１０２０）の浸食（１０１）および傷（１０２）は消える。充填材は、酸化物層（１０１０）から突出している充填材の突起（１２３０）の湾曲した頂部表面（１２３２）まで浸食（１０１）される（図２１）。湾曲した頂部表面は、関連する突起（１０９０）を形成する際にフィルタ除去される高周波成分である。その代わりに、突起（１２３２）は、犠牲層を除去する前に凹所（図示せず）の充填材が犠牲層（１０２０）と接触していた壁（１２３１）を有している。
この壁（１２３１）の位置は、関連する突起（１０９０）の関連する壁（１０９１）が形成される位置を決定している。関連する壁（１０９１）の位置は、関連する突起に整列させる際に、どの位置を測定するかに影響を及ぼす。信号の強度は、関連する壁（１０９１）の高さで決まる。
アルミニウム導電層（１０７０）が付着すると、頂部表面（１２３２）の傷（１０２）は、完全にフィルタ除去される。
本明細書においては、ＩＣの製造における本発明による方法の使用について特に言及しているかもしれないが、本明細書において説明した方法は、集積光学システム、磁気ドメインメモリのための誘導および検出パターン、フラットパネルディスプレイ、液晶ディスプレイ（ＬＣＤ）、薄膜磁気ヘッド等の製造などの他のアプリケーションを有していることを理解されたい。このような代替アプリケーションのコンテキストにおいては、本明細書における「ウェーハ」という用語の使用はすべて、より一般的な「基板」という用語の同義語と見なすことができることは当業者には理解されよう。本明細書において参照されている基板は、たとえばトラック中でレジストを塗布し、かつ、露光済みのレジストを現像し、メトロロジツールおよび／またはインスペクションツール中で測定される複数のフィーチャを持たせることによって処理することができる。適用可能である場合、本明細書における開示は、このような処理および他の基板処理に適用することができる。また、基板は、たとえば多層ＩＣを生成するために複数回にわたって処理することができるため、本明細書において使用されている基板という用語は、処理済みの複数の層が既に含まれている基板を指している場合もある。
処理済みの複数の層を既に備えている基板には、犠牲層を堆積させる前に平坦化ステップを導入することができる。処理済みの複数の層を既に備えており、したがってトポロジーを有している基板（１０００）に酸化物層（１０１０）が加えられると、平坦化を導入することができる（図２２）。基板（１０００）のこのトポロジーによって、酸化物層（１０１０）の表面（１５００）（本発明によれば、この表面（１５００）に犠牲層（１０２０）が堆積される）が同じくトポロジーを備えることになる。犠牲層（１０２０）が堆積されることになる酸化物層（１０１０）の表面（１５００）のこのトポロジーは、図２３に示すように、平坦化によって除去される。平坦化は、たとえば酸化物ＣＭＰステップによって実施することができる。この場合、酸化物ＣＭＰステップは、限度内の傷しか酸化物層（１０１０）の表面（１５００）に付かないように構成される。これらの限度は、傷の深さおよび傷の長さであってもよい。
酸化物ＣＭＰステップは、酸化物の状態を改善するために、酸化物自体を処理するべく導入されることは当業者には理解されよう。充填材を除去するための第１のプロセスにおけるＣＭＰの適用は、充填材を対象にしたものであり、酸化物が対象ではない。第１のプロセスによるＣＭＰ、つまり酸化物ＣＭＰステップではないＣＭＰが酸化物に適用されると、これらの限度を超えた傷が生じることになる。したがって、傷のない酸化物層（１０１０）には、表面（１５００）を有する酸化物層（１０１０）が包含されており、表面（１５００）に傷が存在する可能性があるとしても、その特性（深さなど）が限度を超えていることはない。
当然、既に説明したように、傷のない第１の層には、さらに、堆積した後に、また、犠牲層の堆積に先立って、擦られ、あるいは研磨されることのない酸化物層（１０１０）が包含されている。また、酸化物層（１０１０）を堆積させるステップには、酸化物層を擦り、あるいは研磨する処理ステップは含まれていないため、犠牲層を堆積させる際には、酸化物層に傷は付いていない。
言い換えると、犠牲層の除去は、酸化物層（１０１０）への傷の導入が回避されるようになされたプロセスによって実施される。ここで、酸化物層への傷の導入の回避には、さらに、たとえば平坦化ステップに起因する既存の傷の拡大（深くなること）の回避が包含されている。
以上、アライメントマークの使用について特に言及しているかもしれないが、本発明による方法は、セグメント化された回折格子マークおよびコンタクトホールマークなどのいくつかのタイプのアライメントマークに適用することができること、また、本発明による方法は、オーバレイマーク、基板識別コード、基板処理コードおよびバーコードにも適用することができることは当業者には理解されよう。
また、本発明による実施形態の使用について、光リソグラフィのコンテキストの中で特に言及しているかもしれないが、本発明は、他のアプリケーション、たとえばインプリントリソグラフィに使用することができ、コンテキストが許容する場合、光リソグラフィに限定されないことは理解されよう。インプリントリソグラフィの場合、基板に生成されるパターンは、パターニングデバイスのトポグラフィによって画定される。パターニングデバイスのトポグラフィが、基板に供給されているレジストの層にプレスされ、次に、レジストを硬化させるべく、電磁放射、熱、圧力またはそれらの組合せが印加される。レジストが硬化すると、パターニングデバイスがレジストから除去され、後にパターンが残される。
本明細書に使用されている「放射」および「ビーム」という用語には、紫外（ＵＶ）放射（たとえば３６５ｎｍ、３５５ｎｍ、２４８ｎｍ、１９３ｎｍ、１５７ｎｍまたは１２６ｎｍの波長あるいはその近辺の波長の放射）、および極端紫外（ＥＵＶ）放射（たとえば波長の範囲が５〜２０ｎｍの放射）、ならびにイオンビームまたは電子ビームなどの粒子線を含むあらゆるタイプの電磁放射が包含されている。
コンテキストが許容する場合、「レンズ」という用語は、屈折光学コンポーネント、反射光学コンポーネント、磁気光学コンポーネント、電磁光学コンポーネントおよび静電光学コンポーネントを始めとする様々なタイプの光学コンポーネントのうちの任意の１つまたは組合せを意味している。
以上、本発明の特定の実施形態について説明したが、説明した以外の方法で本発明を実践することができることは理解されよう。たとえば本発明は、上で開示した方法を記述した１つまたは複数の機械読取可能命令シーケンスを含んだコンピュータプログラムの形態を取ることができ、あるいはこのようなコンピュータプログラムを記憶したデータ記憶媒体（たとえば半導体記憶装置、磁気ディスクまたは光ディスク）の形態を取ることができる。
以上の説明は例示を意図したものであり、本発明を制限するものではない。したがって、特許請求の範囲に示す各請求項の範囲を逸脱することなく、上で説明した本発明に改変を加えることができることは当業者には明らかであろう。
酸化物層で覆われたアライメントマークおよび回路パターンのトレンチを示す横断面図である。 酸化物層にＣＭＰを適用した後の基板のトレンチを示す横断面図である。 酸化物層および犠牲層で覆われたアライメントマークおよび回路パターンを示す横断面図である。 さらに酸化物層がＣＭＰによって除去された後のアライメントマークおよび回路パターンを示す横断面図である。 犠牲材料が除去され、かつ、不透明層で覆われたアライメントマークおよび回路パターンを示す横断面図である。 Ｗ−ＣＭＰフローにおける様々な処理ステップを実行中の基板および酸化物層を示す横断面図である。 酸化物層および犠牲層で覆われた基板を示す横断面図である。 酸化物層、犠牲層および照射済みレジスト層で覆われた基板を示す横断面図である。 酸化物層、犠牲層およびレジスト層で覆われ、レジスト層から基板まで凹所を備えた基板を示す横断面図である。 酸化物層および犠牲層で覆われ、犠牲層から基板まで凹所を備えた基板を示す横断面図である。 酸化物層および犠牲層で覆われ、犠牲層から基板まで凹所を備え、かつ、充填材の層で覆われた基板を示す横断面図である。 化学機械プロセスを適用中の基板を示す図である。 化学機械研磨後の基板を示す横断面図である。 犠牲層が除去された後の基板を示す横断面図である。 導電層で覆われた基板を示す横断面図である。 導電層で覆われた基板を示す横断面図である。 周期的なアライメントマークを示す上面図である。 周期的なアライメントマークによって回折するアライメント放射を示す側面図である。 セグメント化されたアライメントマークを示す上面図である。 化学機械処理後の、傷が付き、かつ浸食された基板を示す横断面図である。 導電層で覆われた後の、傷が付き、かつ浸食された基板を示す横断面図である。 酸化物層の下側にトポロジーを有する基板を示す横断面図である。 平坦化された後の酸化物層の下側にトポロジーを有する基板を示す横断面図である。

Claims (15)

  1. 第１の層（１０１０）を有する第１の側を有する基板（１０００）を提供すること、
    前記第１の層に犠牲層（１０２０）を堆積させること、
    前記第１の層の中へ少なくとも展開している１つまたは複数の凹所（１０３０）を前記犠牲層に生成すること、
    前記１つまたは複数の凹所に充填材を堆積させ、それにより充填材の第２の層（１０４０）を前記犠牲層の上に生成すること、
    前記第２の層を前記犠牲層から除去すること、および
    前記第１の層の傷付きを回避するための第１のプロセスを適用することによって前記犠牲層を除去すること
    を特徴とする方法。
  2. 前記１つまたは複数の凹所の各々が、前記犠牲層の中に展開している第１の部分（１０５０）を有しており、
    前記第２の層（１０４０）を除去するための第２のプロセスを適用すること、および
    前記凹所の前記第１の部分の前記充填材が所定の位置を維持するように、前記犠牲層（１０２０）、前記充填材、前記第１のプロセスおよび前記第２のプロセスを構成すること
    を特徴とする請求項１に記載の方法。
  3. 前記第１の層（１０１０）の前記基板（１０００）とは反対側の表面（１０１１）と前記第１の部分の頂部表面（１２３２）との間で測定した、前記凹所の各々の前記第１の部分（１０５０）の高さが、２．５ｎｍより高いまたは５ｎｍより高いまたは７．５ｎｍより高いこと
    を特徴とする請求項２に記載の方法。
  4. 前記基板、前記第１の層（１０１０）および前記犠牲層（１０２０）からなる第１のグループの少なくとも１つの第１の部材の１つまたは複数のフィーチャ（１０６０）の整列位置を決定すること、
    前記１つまたは複数のフィーチャの前記整列位置から所定の距離を隔てた位置に前記１つまたは複数の凹所（１０３０）を生成すること、
    露出した、傷のない第１の層の上に、前記基板とは反対側に自由表面（１１００）を有する第３の不透明層（１０７０）を堆積させ、それにより、前記凹所の前記第１の部分と関連している位置に対応する関連位置を有する複数の突起（１０９０）を生成すること
    を特徴とする請求項２および３のいずれかに記載の方法。
  5. 前記第１の層（１０１０）が電気絶縁体を形成しており、
    前記１つまたは複数の凹所（１０３０）を前記基板（１０００）の複数の導電領域（１０８０）に達するまで前記第１の層を貫通して展開させること、
    前記１つまたは複数の凹所に導電性充填材を使用すること、および
    露出した、傷のない層および前記充填材の上に、第４の導電層（１０７０）を堆積させること
    を特徴とする請求項２および３のいずれかに記載の方法。
  6. 前記１つまたは複数の凹所（１０３０）が、アライメントマーク、オーバレイマーク、集積回路の回路パターン、基板識別コード、基板処理コードおよびバーコードからなる第２のグループの少なくとも１つの第２の部材に対応することを特徴とする請求項１から５のいずれかに記載の方法。
  7. 前記第１のプロセスがエッチングを含むことを特徴とする請求項１から６のいずれかに記載の方法。
  8. 前記第２のプロセスが化学機械研磨を含むことを特徴とする請求項２から７のいずれかに記載の方法。
  9. 第１の層（１０１０）を有する第１の側を有する基板（１０００）を提供すること、
    前記第１の層に犠牲層（１０２０）を堆積させること、
    前記第１の層の中へ少なくとも展開している１つまたは複数の凹所（１０３０）を前記犠牲層に生成すること、
    前記１つまたは複数の凹所に充填材を堆積させ、それにより同じく充填材の第２の層（１０４０）を前記犠牲層の上に生成すること、
    前記第２の層を前記犠牲層から除去すること、および
    前記第１の層の傷付きを回避するための第１のプロセスを適用することによって前記犠牲層を除去すること
    を含む方法における犠牲材料としてのハードマスク材料の使用。
  10. 前記ハードマスク材料が、Ｓｉ３Ｎ４、ドープ酸化物、ＳｉＯＮ、ＳｉＣおよびα−Ｃからなる材料のグループの少なくとも１つの元素からなることを特徴とする請求項９に記載のハードマスク材料の使用。
  11. 電気絶縁体を形成するようになされた第１の層（１０１０）を有する第１の側を有する基板（１０００）を提供すること、
    前記第１の層に犠牲層（１０２０）を堆積させること、
    前記犠牲層および前記第１の層を貫通して展開する１つまたは複数の凹所（１０３０）を前記犠牲層にエッチングすること、
    前記１つまたは複数の凹所に導電性充填材を堆積させ、それにより充填材の第２の層（１０４０）を前記犠牲層の上に生成すること、
    化学機械研磨によって前記第２の層を前記犠牲層から除去すること、および
    エッチングによって前記犠牲層を除去し前記第１の層を露出させること
    を特徴とする方法。
  12. 前記凹所を集積回路の回路パターン層の導電領域（１０８０）に到達させることを特徴とする請求項１１に記載の方法。
  13. 前記１つまたは複数の凹所の各々が、前記犠牲層の中に展開している第１の部分を有しており、
    前記犠牲層が、前記第１の層（１０１０）の前記基板（１０００）とは反対側の表面（１０１１）と前記第１の部分の頂部表面（１２３２）との間で測定した第１の高さで堆積され、
    前記第２の層（１０４０）を除去するための第１のプロセス、および前記犠牲層（１０２０）を除去するための第２のプロセスを適用すること、
    前記凹所の前記第１の部分の前記充填材が所定の位置を維持するように、前記第１の高さ、前記第１のプロセスおよび前記第２のプロセスを構成すること、
    前記基板、前記第１の層（１０１０）および前記犠牲層（１０２０）のうちの少なくとも１つの１つまたは複数のフィーチャ（１０６０）の整列位置を決定すること、
    前記１つまたは複数のフィーチャの前記整列位置から所定の距離を隔てた位置に前記１つまたは複数の凹所（１０３０）を生成すること、
    露出した、傷のない第１の層の上に、前記基板とは反対側に自由表面（１１００）を有する第３の不透明層（１０７０）を堆積させ、それにより、前記凹所の前記第１の部分と関連している位置に対応する関連位置を有する複数の突起（１０９０）を生成すること
    を特徴とする請求項１１または１２に記載の方法。
  14. 前記第１の層（１０１０）が酸化物からなっていること、
    前記犠牲材料が、Ｓｉ３Ｎ４、ドープ酸化物、ＳｉＯＮ、ＳｉＣおよびα−Ｃのうちの少なくとも１つからなっていること、
    前記充填材がタングステン（Ｗ）からなっていること、
    エッチングを必要とするプロセスによって前記１つまたは複数の凹所（１０３０）を生成すること、
    前記第２の層（１０４０）を除去するために化学機械研磨を適用すること、および
    エッチングによって前記犠牲層（１０２０）を除去し前記第１の層を露出させること
    のうちの少なくとも１つを特徴とする請求項１１から１３のいずれかに記載の方法。
  15. 第１の層（１０１０）を有する第１の側を有する基板（１０００）を提供すること、
    前記第１の層に犠牲層（１０２０）を堆積させること、
    前記第１の層の中へ少なくとも展開している１つまたは複数の凹所（１０３０）を前記犠牲層に生成すること、
    前記１つまたは複数の凹所に充填材を堆積させ、それにより充填材の第２の層（１０４０）を前記犠牲層の上に生成すること、
    前記第２の層を前記犠牲層から除去すること、および
    前記第１の層の傷付きを回避するための第１のプロセスを適用することによって前記犠牲層を除去すること
    を含む方法によって生成されたアライメントマーク。
JP2007259342A 2006-10-10 2007-10-03 アライメントマークの形成方法 Expired - Fee Related JP4555325B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/544,948 US7550379B2 (en) 2006-10-10 2006-10-10 Alignment mark, use of a hard mask material, and method

Publications (2)

Publication Number Publication Date
JP2008098634A true JP2008098634A (ja) 2008-04-24
JP4555325B2 JP4555325B2 (ja) 2010-09-29

Family

ID=38982841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007259342A Expired - Fee Related JP4555325B2 (ja) 2006-10-10 2007-10-03 アライメントマークの形成方法

Country Status (7)

Country Link
US (1) US7550379B2 (ja)
EP (1) EP1912257A2 (ja)
JP (1) JP4555325B2 (ja)
KR (1) KR101474876B1 (ja)
CN (1) CN101162368B (ja)
SG (1) SG142234A1 (ja)
TW (1) TWI412065B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009060277A1 (de) 2008-12-24 2010-09-02 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Justiermarken für licht-undurchlässige bzw. licht-absorbierende Schichten (Light-Shield-Resistmasken)
US8039356B2 (en) * 2010-01-20 2011-10-18 International Business Machines Corporation Through silicon via lithographic alignment and registration
US20110177435A1 (en) * 2010-01-20 2011-07-21 International Business Machines Corporation Photomasks having sub-lithographic features to prevent undesired wafer patterning
FR2960657B1 (fr) * 2010-06-01 2013-02-22 Commissariat Energie Atomique Procede de lithographie a dedoublement de pas
US8492270B2 (en) * 2010-09-20 2013-07-23 International Business Machines Corporation Structure for nano-scale metallization and method for fabricating same
US20120299204A1 (en) * 2011-05-26 2012-11-29 Nanya Technology Corporation Overlay mark and method for fabricating the same
KR20160015094A (ko) 2014-07-30 2016-02-12 삼성전자주식회사 오버레이 마크, 오버레이 마크를 형성하는 방법 및 오버레이 마크를 이용하여 반도체 소자를 제조하는 방법
CN104460243B (zh) * 2014-12-26 2017-03-01 上海集成电路研发中心有限公司 双重图形光刻对准方法
US10763143B2 (en) * 2017-08-18 2020-09-01 Applied Materials, Inc. Processing tool having a monitoring device
CN107658290B (zh) * 2017-09-26 2020-07-31 上海华虹宏力半导体制造有限公司 形成光刻对准标记的方法
WO2019211083A1 (en) 2018-05-04 2019-11-07 Asml Netherlands B.V. Pellicle for euv lithography
TWI730799B (zh) * 2020-06-04 2021-06-11 力晶積成電子製造股份有限公司 影像感測器的製造方法及對準標記結構
TWI730798B (zh) * 2020-06-04 2021-06-11 力晶積成電子製造股份有限公司 對準標記結構及影像感測器的製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079690A (ja) * 2002-08-14 2004-03-11 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2006229132A (ja) * 2005-02-21 2006-08-31 Elpida Memory Inc レジストパターン形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5958800A (en) * 1996-10-07 1999-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for post planarization metal photolithography
US5923996A (en) * 1997-06-02 1999-07-13 Taiwan Semiconductor Manufacturing Company, Ltd Method to protect alignment mark in CMP process
KR100587035B1 (ko) * 1999-10-25 2006-06-07 주식회사 하이닉스반도체 반도체 웨이퍼의 정렬마크 형성방법
CN1347148A (zh) * 2000-10-11 2002-05-01 茂德科技股份有限公司 金属导线的制造方法
US6528386B1 (en) * 2001-12-20 2003-03-04 Texas Instruments Incorporated Protection of tungsten alignment mark for FeRAM processing
DE10259322B4 (de) 2002-12-18 2005-12-29 Infineon Technologies Ag Verfahren zum Bilden einer Justiermarke in einer lichtundurchlässigen Schicht auf einem Substrat
US7241668B2 (en) * 2003-06-24 2007-07-10 International Business Machines Corporation Planar magnetic tunnel junction substrate having recessed alignment marks
KR100557541B1 (ko) * 2003-06-30 2006-03-03 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100567059B1 (ko) * 2003-11-28 2006-04-04 주식회사 하이닉스반도체 반도체 소자의 정렬 패턴 형성방법
US7579278B2 (en) * 2006-03-23 2009-08-25 Micron Technology, Inc. Topography directed patterning

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079690A (ja) * 2002-08-14 2004-03-11 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2006229132A (ja) * 2005-02-21 2006-08-31 Elpida Memory Inc レジストパターン形成方法

Also Published As

Publication number Publication date
US20080085599A1 (en) 2008-04-10
CN101162368B (zh) 2011-06-01
KR101474876B1 (ko) 2014-12-19
KR20080032615A (ko) 2008-04-15
CN101162368A (zh) 2008-04-16
EP1912257A2 (en) 2008-04-16
TWI412065B (zh) 2013-10-11
SG142234A1 (en) 2008-05-28
JP4555325B2 (ja) 2010-09-29
US7550379B2 (en) 2009-06-23
TW200826156A (en) 2008-06-16

Similar Documents

Publication Publication Date Title
JP4555325B2 (ja) アライメントマークの形成方法
JP4362347B2 (ja) リソグラフィ用マーカ構造、このようなリソグラフィ用マーカ構造を備えるリソグラフィ投影機器およびこのようなリソグラフィ用マーカ構造を使用して基板を位置合わせする方法
US7645546B2 (en) Method for determining an overlay correlation set
US20070212650A1 (en) Overlay accuracy measurement vernier and method of forming the same
JP7279032B2 (ja) マーク、オーバーレイターゲット、並びにアライメント及びオーバーレイの方法
US6271602B1 (en) Method for reducing the susceptibility to chemical-mechanical polishing damage of an alignment mark formed in a semiconductor substrate
KR20020036962A (ko) 고밀도 형상들을 패터닝하기위한 상-변이 포토마스크
JP4881426B2 (ja) マーカの形成方法、マーカを有する基板及びデバイス製造方法
JP5059575B2 (ja) マークを備える基板
US7989303B2 (en) Method of creating an alignment mark on a substrate and substrate
US7642021B2 (en) Method of mapping lithography focus errors
US6841316B2 (en) Method for producing a phase shift mask
Sullivan Critical issues in overlay metrology
JP5878105B2 (ja) フォトリソグラフィマスク、それを用いた方法、およびそれを用いて製造された物品
US8685597B2 (en) Forming a bridging feature using chromeless phase-shift lithography
Geary et al. Quantifying the effect of pattern density on focus offset
JPH10106925A (ja) 位置合せマークの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100618

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100715

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees