TWI411126B - A method for manufacturing a high luminance light emitting diode, a light emitting element substrate, and a high luminance light emitting diode - Google Patents

A method for manufacturing a high luminance light emitting diode, a light emitting element substrate, and a high luminance light emitting diode Download PDF

Info

Publication number
TWI411126B
TWI411126B TW097131961A TW97131961A TWI411126B TW I411126 B TWI411126 B TW I411126B TW 097131961 A TW097131961 A TW 097131961A TW 97131961 A TW97131961 A TW 97131961A TW I411126 B TWI411126 B TW I411126B
Authority
TW
Taiwan
Prior art keywords
light
iii
ratio
current diffusion
layer
Prior art date
Application number
TW097131961A
Other languages
English (en)
Other versions
TW200929616A (en
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW200929616A publication Critical patent/TW200929616A/zh
Application granted granted Critical
Publication of TWI411126B publication Critical patent/TWI411126B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

高亮度發光二極體的製造方法、發光元件基板以及高亮度發光二極體
本發明是有關於一種高亮度發光二極體的製造方法、發光元件基板及高亮度發光二極體。
近年來，對發光二極體的高亮度化進行研究，為了大幅地提升在發光層整個區域的發光及從側面的光取出效率，而將電流擴散層作成厚膜化。第11圖是表示光吸收型的高亮度發光二極體的剖面概略圖。該高亮度發光二極體51，是在GaAs基板52上，具有四元發光層53、接續層54’及電流擴散層54，特別是相對於先前的厚度大約8微米的電流擴散層，高亮度發光二極體的電流擴散層54具有約50~150微米的厚膜。藉此，與先前的發光二極體比較，能夠謀求約2倍以上的高亮度化。又，該第11圖的光吸收型高亮度發光二極體51是如以下方式製造出來。
首先，在有機金屬化學氣相成長(Metal-Organic Chemical Vapor Depostion:MOCVP)的反應室內，使由四元系的化合物半導體(例如AlGaInP)所構成的發光層53，磊晶成長在GaAs基板52上，並在其上面異質磊晶成長用以成長電流擴散層54之接續層54’後，將其取出。接著，放入氫化物氣相磊晶成長(Hydride Vapor Phase Epitaxy:HVPE)的反應室，使光取出用的窗亦即GaP等的電流擴散層54在接續層54’上同質磊晶成長，然後，藉由真空蒸鍍法裝配光取出側電極56及背面電極57並加以晶片化。
因為如此製造出來的高亮度發光二極體51，在四元發光層53的發光波長區域，GaAs基板52的光吸收大，是作為光吸收型的高亮度發光二極體而被知悉。
另一方面，光透射型的高亮度發光二極體，是依照與光吸收型的高亮度發光二極體51相同製造方法，形成第一電流擴散層54後，以蝕刻液除去GaAs基板52後，在除去GaAs基板52後的面上，異質磊晶成長來形成第二電流擴散層。隨後，裝配電極並加工成為晶片而得到光透射型的高亮度發光二極體。如此進行所製造的光透射型高亮度發光二極體，不只是發光元件側面，而且能夠提高從透明基板側之光取出效果(美國專利第5008718號說明書)。
但是，在此種光透射型的高亮度發光二極體，在除去GaAs基板後的面上形成第二電流擴散層時，起因於晶格偏移量變大時所產生的晶格應變之應力，會有磊晶中的成長膜被破壞之問題。
又，在除去GaAs基板後的面上形成第二電流擴散層時，起因於晶格的偏移量變大而產生的晶格錯位，在成長初期階段的界面，會產生大約為球形且直徑為數十奈米~數微米的微孔缺陷，由於該微孔缺陷，會產生部分接合不良之問題。
鑒於如此的問題點，本發明之目的是提供一種高亮度發光二極體的製造方法，該高亮度發光二極體的製造方法，能夠防止在除去GaAs基板後的面上成長第二電流擴散層時所發生的成長膜破壞，且能夠抑制在成長初期階段於界面所產生之微孔缺陷。
為了解決上述課題，本發明提供一種高亮度發光二極體的製造方法，其至少進行以下步驟，包含：在GaAs基板的第一主表面側上，藉由磊晶成長，形成四元發光層之步驟；在該四元發光層上，藉由HVPE成長，形成III-V族化合物半導體來作為第一電流擴散層之步驟；除去前述GaAs基板之步驟；在除去前述GaAs基板後的面上，藉由HVPE成長，形成III-V族化合物半導體來作為第二電流擴散層之步驟；及將所得到的基板加工成為晶片之步驟，其特徵在於：
在除去前述GaAs基板後的面上，藉由HVPE成長，形成III-V族化合物半導體來作為第二電流擴散層之步驟，是先將供給原料氣體的形成最初的III/V比，設為3以上，隨後以相對地降低前述III/V比的方式使其變化，並藉由HVPE成長，形成III-V族化合物半導體來作為第二電流擴散層之步驟；
在該步驟中，將前述形成最初的III/V比設為3以上來形成第二電流擴散層時的成長溫度，是設在比相對地降低III/V比而成長時的溫度低之溫度區域亦即550℃~700℃，且III/V比為5以上時是在550℃~730℃的範圍內的溫度，來開始成長，隨後升溫至與相對地降低III/V比而成長時的溫度相同溫度。
在此，能夠將前述供給原料氣體的形成最初的III/V比，設為高於3，且使形成前述第二電流擴散層時的成長溫度為在550℃~700℃的範圍內之溫度。
在製造光透射型高亮度發光二極體時，在除去GaAs基板後之面上，成長第二電流擴散層時，起因於晶格偏移量變大時所產生的晶格應變而造成之應力，會有磊晶中的成長膜被破壞之問題。特別是距離原料氣體的供給口越遠的位置所製造的基板，成長膜被破壞而產生微孔缺陷的傾向越強。因而，上述問題，被認為是在形成第二電流擴散層的過程中，缺乏電流擴散層的原料氣體亦即III族氣體所造成的。
因此，使形成最初的III/V比為3以上、更佳是大於3，藉由在III族氣體能夠充分遍及全部基板的狀態下，相對地降低III/V比，能夠解決上述問題，而能夠防止成長膜的破壞。
如此，依照本發明之該製造方法，即便在距離原料氣體的供給口遠的位置所製造的基板，亦能夠抑制成長膜的破壞，能夠製造出高品質的高亮度發光二極體。
又，在製造光透射型的高亮度發光二極體時，在除去GaAs基板後之面上，形成第二電流擴散層時，起因於晶格的偏移量變大而產生的晶格錯位，在成長初期階段的界面會產生微孔缺陷，由於該微孔缺陷，會產生部分接合不良之問題。
但是，藉由將形成最初的III/V比設為3以上、更佳是設成大於3之狀態，並以升溫至隨後相對地降低III/V比而成長時的溫度(例如750℃)之途中的550~700℃地溫度，且III/V比為5以上時是以550℃~730℃這樣的低溫區域的溫度，來開始成長，能夠減小晶格的偏移量，且能夠抑制產生微孔缺陷。又，藉由降低成長開始溫度，亦能夠減輕因線膨脹率差異所引起的翹曲。
結果，能夠形成已抑制部分接合不良而成之電流擴散層，亦能夠防止在晶片步驟時基板發生破裂。這是因為即便在距離原料氣體的供給口遠之位置所製造的基板，亦能夠得到同樣的效果。
此時，能夠將前述所成長的第一、第二電流擴散層，設為GaP或GaAsP窗層(window layer)。
如此，電流擴散層能夠設為GaP或GaAsP窗層，能夠得到高亮度。
此時，使前述形成最初的III/V比為3以上之方法，較佳是藉由使V族原料氣體的供給量比相對地降低III/V比時少，來相對地增加III/V比。
藉由使III族原料氣體的供給量為一定，並減少V族原料氣體的供給量，能夠降低原料濃度來調整成為III/V比高的環境，能夠防止成長膜的破壞、且抑制微孔缺陷的產生。又，形成高III/V比的電流擴散層後，藉由提高V族原料氣體的比例，能夠使其高速成長，並且能夠製造出一種高亮度發光二極體，其具備生產性良好、急速成長且促進晶格緩和，而且翹曲小且不容易破裂的電流擴散層。
又，本發明能夠得到一種發光元件基板，是至少由四元發光層及第一、第二電流擴散層所構成的發光元件基板，其特徵在於：在前述第二電流擴散層的界面，直徑為1微米以上的微孔缺陷數量小於200個/公分，較佳是小於80個/公分，更佳是0個/公分。
如此，在例如是由四元發光層及第一、第二電流擴散層所構成的發光元件基板中，在前述第二電流擴散層的界面，若直徑為1微米以上的微孔缺陷數量小於200個/公分，較佳是小於80個/公分，更佳是0個/公分時，此發光元件基板成為無接合不良之高品質的發光元件基板。
而且，本發明能夠得到一種高亮度發光二極體元件，是至少由四元發光層及第一、第二電流擴散層所構成的發光元件基板，其特徵在於：在前述第二電流擴散層的界面，直徑為1微米以上的微孔缺陷數量小於200個/公分，較佳是小於80個/公分，更佳是0個/公分。
如此，在例如是由四元發光層及第一、第二電流擴散層所構成的發光二極體元件中，在前述第二電流擴散層的界面，若直徑為1微米以上的微孔缺陷數量小於200個/公分，較佳是小於80個/公分，更佳是0個/公分時，此發光二極體元件成為無接合不良且具有良好的Vf值或耐用期限特性之高亮度發光二極體元件。
若是此種本發明的高亮度發光二極體的製造方法，在除去GaAs基板後的面上，成長第二電流擴散層時，能夠防止磊晶中的成長膜發生破壞，且能夠抑制在成長初期階段於界面產生之微孔缺陷。這是因為即便在距離原料氣體的供給口遠之位置所製造的基板，亦能夠得到同樣的效果，所以能夠以高生產性，製造出高品質的高亮度發光二極體。
以下，參照附加圖面更詳細地說明本發明。
針對高亮度發光二極體的製造方法，本發明者為了開發一種在除去GaAs基板後的面上成長第二電流擴散層時，能夠防止磊晶中的成長膜的破壞，且能夠抑制在成長初期階段於界面產生微孔缺陷之高亮度發光二極體的製造方法，而重複地進行研討。
結果，本發明者特別是根據從越離開原料氣體的供給口的位置所製造的基板，成長膜被破壞且產生微孔缺陷的傾向越強的情況，思考是否因為III族原料被耗費，若III/V比降低則會產生成長膜破壞的緣故。而且，發現以下的情事而完成本發明，亦即：在形成最初，III/V比為3以上的環境時，能夠防止磊晶中產生成長膜破壞，利用改變導入爐內之原料氣體的莫耳比，使形成最初的III/V比為3以上的狀態，並以隨後在升溫至相對地降低III/V比而成長時的溫度(例如750℃)之途中的550℃~700℃的溫度，且III/V比為5以上時是在550℃~730℃的範圍內的溫度，來開始成長，能夠抑制產生微孔缺陷，亦能夠防止在晶片步驟中發生基板破裂，這是因為即便在距離原料氣體的供給口遠之位置所製造的基板，亦能夠得到同樣的效果。
以下，說明本發明的高亮度發光二極體的製造方法。
本發明的高亮度發光二極體的製造方法，其至少進行以下步驟，包含：在GaAs基板的第一主表面側上，藉由磊晶成長，形成四元發光層之步驟；在該四元發光層上，藉由HVPE成長，形成III-V族化合物半導體來作為第一電流擴散層之步驟；除去前述GaAs基板之步驟；在除去前述GaAs基板後的面上，藉由HVPE成長，形成III-V族化合物半導體來作為第二電流擴散層之步驟；及將所得到的基板加工成為晶片之步驟，其特徵在於：
在除去前述GaAs基板後的面上，藉由HVPE成長，形成III-V族化合物半導體來作為第二電流擴散層之步驟，是先將供給原料氣體的形成最初的III/V比，設為3以上，隨後以相對地降低前述III/V比的方式使其變化，並藉由HVPE成長，形成III-V族化合物半導體來作為第二電流擴散層之步驟；
且在該步驟中，將前述形成最初的III/V比設為3以上來形成第二電流擴散層時的成長溫度，是設在比相對地降低III/V比而成長時的溫度低之溫度區域亦即550℃~700℃，且III/V比為5以上時是在550℃~730℃的範圍內的溫度，來開始成長，隨後升溫至與相對地降低III/V比而成長時的溫度相同溫度。
第1圖是表示本發明之高亮度發光二極體的製造方法的步驟順序之概略圖。以下，更詳細地說明各步驟。
在第1圖之步驟101，準備n型GaAs基板2來作為成長用單晶基板，洗淨後放入MOCVD的反應室中。
接著，在步驟102，於n型GaAs基板2的第一主表面側上，藉由有機金屬氣相成長法(MOCVD法)，使由AlGaInP所構成的四元發光層3，磊晶成長約5微米。該四元發光層3是各自由(Alx Ga1-x )y In1-y P(0<x,y<1)所構成，且依照順序形成n型覆蓋層、活性層(主動層)及p型覆蓋層。
在該等各層的磊晶成長中所使用的Al、Ga、In(銦)、P(磷)的各成分源之原料氣體，可舉出Al源氣體(例如三甲基鋁(TMAl)、三乙基鋁(TEAl))、Ga源氣體(例如三甲基鎵(TMGa)、三乙基鎵(TEGa))、In源氣體(例如三甲基銦(TMIn)、三乙基銦(TEIn))、P源氣體(例如三甲基磷(TMP)、三乙基磷(TEP))、膦(PH3 ))等。
接著，在步驟103，於四元發光層3的上面，形成第一電流擴散層。電流擴散層4是以GaP或GaAsP窗層為佳。以下舉出GaP窗層作為例子，來說明電流擴散層4。
依照MOCVD法，使由p型GaP所構成的接續層6，異質磊晶成長約數微米的厚度。然後，將基板放入HVPE的反應室內，並摻雜Zn，且在接續層6上面使p型GaP的電流擴散層4同質磊晶成長，來形成30~200微米厚度之p型GaP窗層。
在此，關於HVPE法，具體上是藉由將在容器內的III族元素之Ga，一邊加熱保持於規定溫度，一邊將氯化氫導入該Ga上，依照下述(1)式的反應使其生成GaCl，並與載氣亦即H2 氣體一同供給至基板上。又，成長溫度例如可以設定為600℃以上、800℃以下。
Ga(g)+HCl(g)→GaCl(g)+1/2H2 (g)‧‧‧(1)
又，V族元素之P，是將PH3 與載氣亦即H2 一同供給基板上，p型摻雜劑之Zn，是以DMZn(三甲基鋅)的形式供給。GaCl與PH3 的反應性優良，依照下述(2)式的反應，能夠效率良好地成長電流擴散層。
GaCl(g)+PH3 (g)→GaP(s)+HCl(g)+H2 (g)‧‧‧(2)
接著，在步驟104，研磨GaAs基板的第二主表面側來除去周邊的團塊(nodule)後，進行蝕刻用以除去GaAs基板。蝕刻液可舉出例如使用硫酸/過氧化氫混合液。
接著，在步驟105a、步驟105b，在除去前述GaAs基板後的面，使用前述HVPE法，藉由磊晶成長來形成第二電流擴散層5。又，該第二電流擴散層5是以n型GaP窗、或n型GaAsP窗層為佳。在步驟105a，是使最初的III/V比為3以上，更佳是大於3，來形成數微米之高III/V比的第二電流擴散層5a。另一方面，在步驟105b，是以相對地降低前述III/V比之方式使其變化，來形成低III/V比的第二電流擴散層5b。
如此，利用使磊晶成長最初的III/V比為3以上，更佳是大於3，能夠有效地防止因III族原料不足所產生的磊晶膜破壞。
在此，於步驟105a中，使III/V比為3以上之方法，較佳是與步驟105b時比較，利用減少V族原料氣體的供給量，來相對地提高III/V比。藉由如此進行，能夠避免因III族原料未反應而產生浪費。又，使成長初期的反應溫度為低溫時，亦不會有原料過剩、磊晶膜品質降低之情形。
此時，在步驟105a中，能夠將III/V比設定為3以上、較佳為5以上。藉由在該範圍內，即便在較下游位置之基板，亦能夠有效地抑制磊晶成長中的成長膜的破壞。又，III/V比，較佳是10000以下，若小於10000以下，能夠抑制因V族元素不足致使磊晶膜品質降低之情形。
另一方面，在步驟105b中，是將III/V比相對地設定為較低，較佳是1.0以上，更佳是1.2以上。
而且，在步驟105a中的成長開始溫度，是設在升溫至步驟105b的成長溫度之途中的低溫區域亦即550℃~700℃，且III/V比為5以上時是在550℃~730℃的範圍內的溫度，隨後升溫至與步驟105b的成長溫度相同的溫度。
如此，因為藉由在550℃~700℃，且III/V比為5以上時是在550℃~730℃這樣的低溫區域的溫度，開始成長並升溫，所以能夠抑制微孔缺陷的發生。
最後，在步驟106，切斷基板並加工成晶片，且進行裝配電極等，能夠得到高亮度發光二極體。
(實施例1)
依照前述本發明的第1圖之步驟，在厚度為280微米且在外周形成有定向平面(orientation flat；OF)之GaAs基板的第一主表面側上，於600~800℃的環境下，以(CH3 )3 Al、(CH3 )3 Ga、(CH3 )3 In、PH3 作為原料氣體，並使用MOCVD法來形成8微米之AlGaInP的四元發光層。此時，在表層，使用MOCVD法來形成數微米之GaP膜。在其上面，使用HVPE法形成150微米的p型GaP窗層來作為第一電流擴散層後，蝕刻除去GaAs基板。
接著，依照HVPE法來形成第二電流擴散層。使形成最初的形成開始溫度為614℃，自升溫至規定成長溫度亦即750℃途中的低溫區域之614℃，開始成長。又，藉由改變導入爐內之n型GaP窗層的原料氣體也就是氯化氫與膦的莫耳比，將III/V比設為6.0來供應原料氣體至基板，來形成2.5微米之n型GaP窗層。隨後，將III/V比改變為1.2~3.0，來形成150微米之n型GaP窗層。
前述原料氣體的供給，是使用如第10圖所示之裝置來進行。第10圖(a)是裝置的剖面圖，(b)是正面圖。從基座21的上游供給至表側之原料氣體，能夠與被保持在柱坑部(counterbore)22之基板24的表面側充分地接觸。又，支撐軸25是以規定速度旋轉使原料氣體均勻地供給。又，在下述全部的實施例、比較例及實驗例中，均是使用該裝置來進行原料氣體的供給。
第2圖是從實施例1中的n型GaP窗層的原料氣體供給口觀看時，在(a)上游、(b)中游、(c)下游形成n型GaP膜而得到的高亮度發光二極體的基板表面之觀察照片。
又，第6圖是從實施例1中的n型GaP窗層的原料氣體供給口觀看時，在(a)上游、(b)中游、(c)下游形成n型GaP膜而得到的高亮度發光二極體的基板，使用彩色雷射顯微鏡(VK-9710 KEYENCE製)放大500倍而成的n層界面之觀察照片。觀察各自的晶圓中央(Center)及距外周5毫米的2處位置(定向平面側(OF)及定向平面的相反側(反OF))的n層界面。能夠抑制缺陷的發生，在任何晶圓都未觀察到微孔缺陷。
(比較例1)
使用與前述實施例同樣的方法，進行至蝕刻除去GaAs基板之步驟。
接著，依照HVPE法來形成第二電流擴散層。使成長溫度保持一定而為750℃，又，使n型GaP窗層的原料氣體之形成最初的III/V比為6.0，供應原料氣體至基板，來形成2.5微米之n型GaP窗層。隨後，將III/V比改變為1.2~3.0，來形成150微米之n型GaP窗層。
第3圖是從比較例1中的n型GaP窗層的原料氣體供給口觀看時，在(a)上游、(b)中游、(c)下游形成n型GaP膜而得到的高亮度發光二極體的基板表面之觀察照片。
又，第7圖是從比較例1中的n型GaP窗層的原料氣體供給口觀看時，在(a)上游、(b)中游、(c)下游形成n型GaP膜而得到的高亮度發光二極體的基板，使用彩色雷射顯微鏡(VK-9710 KEYENCE製)放大500倍而成的n層界面之觀察照片。另外，(a)上游是只有觀察晶圓的中央(Center)，(b)中游、(c)下游是觀察各自的晶圓中央(Center)及距外周5毫米的2處位置(OF側(OF)及OF的相反側(反OF))的n層界面。從第7圖的n層界面之觀察照片，在比較例1的界面部分會被觀察到微孔缺陷。
(比較例2)
使用與前述實施例同樣的方法，進行至蝕刻除去GaAs基板之步驟。
接著，依照氣相成長法來形成第二電流擴散層。使成長溫度保持一定而為750℃，又，一邊將n型GaP窗層的原料氣體之III/V比保持一定而為3.0，一邊形成150微米之n型GaP窗層。
第4圖是從比較例2中的n型GaP窗層的原料氣體供給口觀看時，在(a)上游、(b)中游、(c)下游形成n型GaP膜而得到的高亮度發光二極體的基板表面之觀察照片。
又，第8圖是從比較例2中的n型GaP窗層的原料氣體供給口觀看時，在上游形成n型GaP膜而得到的高亮度發光二極體的基板，使用彩色雷射顯微鏡(VK-9710 KEYENCE製)放大500倍而成的n層界面之觀察照片。又，觀察各自的晶圓中央(Center)及距外周5毫米的2處位置(OF側(OF)及OF的相反側(反OF))的n層界面。從第8圖的n層界面之觀察照片，在比較例2的界面部分會被觀察到微孔缺陷。
(比較例3)
使用與前述實施例同樣的方法，進行至蝕刻除去GaAs基板之步驟。
接著，依照氣相成長法來形成第二電流擴散層。使成長溫度保持一定而為750℃，又，一邊將n型GaP窗層的原料氣體之III/V比保持一定而為1.2，一邊形成150微米之n型GaP窗層。
第5圖是從比較例3中的n型GaP窗層的原料氣體供給口觀看時，在(a)上游、(b)中游、(c)下游形成n型GaP膜而得到的高亮度發光二極體的基板表面之觀察照片。
又，第9圖是從比較例3中的n型GaP窗層的原料氣體供給口觀看時，在上游形成n型GaP膜而得到的高亮度發光二極體的基板，使用彩色雷射顯微鏡(VK-9710 KEYENCE製)放大500倍而成的n層界面之觀察照片。又，觀察各自的晶圓中央(Center)及距外周5毫米的2處位置(OF側(OF)及OF的相反側(反OF))的n層界面。從第9圖的n層界面之觀察照片，在比較例3的界面部分會被觀察到微孔缺陷。
從第4、5圖的基板表面的觀察照片亦可知道，III/V比為3.0以下且使基板溫度為高溫時，在下游的基板，會被觀察到成長膜破壞。又，III/V比為1.2時，不只是下游的基板，中游的基板亦產生成長膜破壞。
(實驗例)
使用與前述實施例同樣的方法，進行至蝕刻除去GaAs基板之步驟。
接著，依照氣相成長法來形成第二電流擴散層。使形成最初的形成開始溫度為5水準，並將n型GaP窗層的原料氣體的形成最初的III/V比設定5水準，並使各自變化來形成第二電流擴散層。前述形成開始溫度各自為500℃、550℃、700℃、730℃，並從升溫至規定成長溫度亦即750℃途中之低溫區域的溫度，開始成長。又，其餘的1水準是一定而為750℃。使前述n型GaP窗層的原料氣體的形成最初的III/V比，各自為1.2、3、6、20、80，供給原料氣體至基板，來形成2.5微米之n型GaP窗層。隨後，將III/V比變更為1.2~3.0，來形成150微米之n型GaP窗層。
另外，上述實驗例中，將形成開始溫度設為700℃時，將n型GaP窗層的原料氣體的形成最初的III/V比，設為6時作為實施例2、設為20時作為實施例3、設為80時作為實施例4；將形成開始溫度設為550℃時，將原料氣體的形成最初的III/V比，設為6時作為實施例5、設為20時作為實施例6、設為80時作為實施例7；又，比較例4(形成開始溫度=500℃、形成最初的III/V比=1.2)、比較例5(形成開始溫度=500℃、形成最初的III/V比=3)、比較例6(形成開始溫度=500℃、形成最初的III/V比=6)、比較例7(形成開始溫度=500℃、形成最初的III/V比=20)、比較例8(形成開始溫度=500℃、形成最初的III/V比=80)、比較例9(形成開始溫度=550℃、形成最初的III/V比=1.2)、實施例8(形成開始溫度=550℃、形成最初的III/V比=3)、比較例10(形成開始溫度=700℃、形成最初的III/V比=1.2)、實施例9(形成開始溫度=700℃、形成最初的III/V比=3)、比較例11(形成開始溫度=730℃、形成最初的III/V比=1.2)、比較例12(形成開始溫度=730℃、形成最初的III/V比=3)、實施例10(形成開始溫度=730℃、形成最初的III/V比=6)、實施例11(形成開始溫度=730℃、形成最初的III/V比=20)、實施例12(形成開始溫度=730℃、形成最初的III/V比=80)、比較例13(形成開始溫度=750℃而為一定、形成最初的III/V比=1.2)、比較例14(形成開始溫度=750℃而為一定、形成最初的III/V比=3)、比較例15(形成開始溫度=750℃而為一定、形成最初的III/V比=6)、比較例16(形成開始溫度=750℃而為一定、形成最初的III/V比=20)、比較例17(形成開始溫度=750℃而為一定、形成最初的III/V比=80))。
表1是在使用各自水準來形成第二電流擴散層而成的晶圓之接合不良及微孔缺陷(直徑1微米以上)的數量之結果。又，微孔缺陷的計算方法是藉由使用彩色雷射顯微鏡(VK-9710 KEYENCE製)放大500倍而成的照片，沿著界面50微米的範圍，計算1微米以上的缺陷數量，並將該數量放大200倍作為每1公分的數量，並算出晶圓中央及從外周5毫米的2處位置(OF側(OF)及OF的相反側(反OF))之合計3處的平均值。
上述表1的記載中，◎、○是表示無接合不良，□是表示有若干的接合不良但是95%以上為良品，△是表示一部分接合不良，×是表示無法磊晶成長。根據表1，在實施例2-7，無接合不良，1微米以上之微孔缺陷為0個/公分。另一方面，在形成最初的III/V比設為1.2之比較例4-11、13，無法磊晶成長，在其他的比較例(比較例12、14-17)，觀察到一部分接合不良且觀察到多數個1微米以上的微孔缺陷。由此清楚知道，藉由使第二電流擴散層形成最初的III/V比為3以上之狀態，且在升溫至隨後相對地降低III/V比而成長時的溫度(750℃)之途中的550~700℃，且III/V比為5以上時是在550℃~730℃之低溫區域的溫度開始成長，能夠抑制接合不良，且能夠抑制微孔缺陷的發生。
從該等結果可知，因為依照本發明之高亮度發光二極體的製造方法，能夠有效地防止在除去GaAs基板後的面上成長第二電流擴散層時，所產生的成長膜破壞，且能夠有效地抑制在成長初期階段於界面產生之微孔缺陷，這是因為即便從離開原料氣體的供給口之位置所製造的基板，亦能夠得到同樣的效果，所以能夠製造出高品質的高亮度發光二極體。
依照本發明，藉由不會產生膜破壞而進行雙面磊晶成長窗層，能夠多段且安定地生產高品質的高亮度發光二極體，能夠大幅度地提升雙面成長的生產性。又，藉由抑制界面孔缺陷的產生，能夠大幅度地提升Vf值或耐用期限特性，而且藉由抑制接合不良，能夠實現抑制在晶片製程中因除去接合不良部分所造成的產率降低及減少除去所花費的工時，而能夠大幅地提升高亮度發光二極體的生產性。
又，本發明未限定於上述實施形態。上述實施形態是例示性，凡是具有與本發明之申請專利範圍所記載之技術思想實質上相同構成、且達成相同作用效果之物，無論如何都包含在本發明的技術範圍內。
2．．．GaAs基板
3．．．四元發光層
4．．．第一p型電流擴散層
5．．．電流擴散層
5a．．．高III/V比的第二電流擴散層
5b．．．低III/V比的第二電流擴散層
6．．．接續層
21．．．基座
22．．．凹坑部
24．．．基板
25．．．支撐軸
51．．．高亮度發光二極體
52．．．GaAs基板
53．．．發光層
54．．．接續層
56．．．光取出側電極
57．．．背面電極
第1圖是表示本發明之高亮度發光二極體的製造方法的步驟順序之概略圖。
第2圖是從實施例1中的n型GaP窗層的原料氣體供給口觀看時，在(a)上游、(b)中游、(c)下游形成n型GaP膜而得到的高亮度發光二極體的基板表面之觀察照片。
第3圖是從比較例1中的n型GaP窗層的原料氣體供給口觀看時，在(a)上游、(b)中游、(c)下游形成n型GaP膜而得到的高亮度發光二極體的基板表面之觀察照片。
第4圖是從比較例2中的n型GaP窗層的原料氣體供給口觀看時，在(a)上游、(b)中游、(c)下游形成n型GaP膜而得到的高亮度發光二極體的基板表面之觀察照片。
第5圖是從比較例3中的n型GaP窗層的原料氣體供給口觀看時，在(a)上游、(b)中游、(c)下游形成n型GaP膜而得到的高亮度發光二極體的基板表面之觀察照片。
第6圖是從實施例1中的n型GaP窗層的原料氣體供給口觀看時，在(a)上游、(b)中游、(c)下游形成n型GaP膜而得到的高亮度發光二極體的基板，使用彩色雷射顯微鏡放大500倍而成的n層界面之觀察照片。
第7圖是從比較例1中的n型GaP窗層的原料氣體供給口觀看時，在(a)上游、(b)中游、(c)下游形成n型GaP膜而得到的高亮度發光二極體的基板，使用彩色雷射顯微鏡放大500倍而成的n層界面之觀察照片。
第8圖是從比較例2中的n型GaP窗層的原料氣體供給口觀看時，在上游形成n型GaP膜而得到的高亮度發光二極體的基板，使用彩色雷射顯微鏡放大500倍而成的n層界面之觀察照片。
第9圖是從比較例3中的n型GaP窗層的原料氣體供給口觀看時，在上游形成n型GaP膜而得到的高亮度發光二極體的基板，使用彩色雷射顯微鏡放大500倍而成的n層界面之觀察照片。
第10圖是在實施例、比較例及實驗例中所使用的供給原料氣體的裝置之(a)剖面圖及(b)正面圖。
第11圖是表示光吸收型的高亮度發光二極體的剖面之概略圖。
2．．．GaAs基板
3．．．四元發光層
4．．．第一p型電流擴散層
5．．．電流擴散層
5a．．．高III/V比的第二電流擴散層
5b．．．低III/V比的第二電流擴散層
6．．．接續層

Claims (11)

  1. 一種高亮度發光二極體的製造方法，其至少進行以下步驟，包含：在GaAs基板的第一主表面側上，藉由磊晶成長，形成四元發光層之步驟；在該四元發光層上，藉由HVPE成長，形成III-V族化合物半導體來作為第一電流擴散層之步驟；除去前述GaAs基板之步驟；在除去前述GaAs基板後的面上，藉由HVPE成長，形成III-V族化合物半導體來作為第二電流擴散層之步驟；及將所得到的基板加工成為晶片之步驟，其特徵在於：在除去前述GaAs基板後的面上，藉由HVPE成長，形成III-V族化合物半導體來作為第二電流擴散層之步驟，是先將供給原料氣體的形成最初的III/V比，設為3以上，隨後以相對地降低前述III/V比的方式使其變化，並藉由HVPE成長，形成III-V族化合物半導體來作為第二電流擴散層之步驟；在該步驟中，將前述形成最初的III/V比設為3以上來形成第二電流擴散層時的成長溫度，是設在比相對地降低III/V比而成長時的溫度低之溫度區域亦即550℃~700℃，且III/V比為5以上時是在550℃~730℃的範圍內的溫度，來開始成長，隨後升溫至與相對地降低III/V比而成長時的溫度相同溫度。
  2. 如申請專利範圍第1項所述之高亮度發光二極體的製造方法，其中將前述供給原料氣體的形成最初的III/V比，設為高於3，且使形成前述第二電流擴散層時的成長溫度為在550℃~700℃的範圍內之溫度。
  3. 如申請專利範圍第1項所述之高亮度發光二極體的製造方法，其中將前述所成長的第一、第二電流擴散層，設為GaP或GaAsP窗層(window layer)。
  4. 如申請專利範圍第2項所述之高亮度發光二極體的製造方法，其中將前述所成長的第一、第二電流擴散層，設為GaP或GaAsP窗層。
  5. 如申請專利範圍第1至4項中任一項所述之高亮度發光二極體的製造方法，其中使前述形成最初的III/V比為3以上之方法，是藉由使V族原料氣體的供給量比相對地降低III/V比時少，來相對地增加III/V比。
  6. 一種發光元件基板，是至少由四元發光層及第一、第二電流擴散層所構成的發光元件基板，其特徵在於：在前述第二電流擴散層的界面，直徑為1微米以上的微孔缺陷數量小於200個/公分。
  7. 如申請專利範圍第6項所述之發光元件基板，是至少由四元發光層及第一、第二電流擴散層所構成的發光元件基板，其特徵在於：在前述第二電流擴散層的界面，直徑為1微米以上的微孔缺陷數量小於80個/公分。
  8. 如申請專利範圍第7項所述之發光元件基板，是至少由四元發光層及第一、第二電流擴散層所構成的發光元件基板，其特徵在於：在前述第二電流擴散層的界面，直徑為1微米以上的微孔缺陷數量為0個/公分。
  9. 一種高亮度發光二極體元件，是至少由四元發光層及第一、第二電流擴散層所構成的發光二極體元件，其特徵在於：在前述第二電流擴散層的界面，直徑為1微米以上的微孔缺陷數量小於200個/公分。
  10. 如申請專利範圍第9項所述之高亮度發光二極體元件，是至少由四元發光層及第一、第二電流擴散層所構成的發光二極體元件，其特徵在於：在前述第二電流擴散層的界面，直徑為1微米以上的微孔缺陷數量小於80個/公分。
  11. 如申請專利範圍第10項所述之高亮度發光二極體元件，是至少由四元發光層及第一、第二電流擴散層所構成的發光二極體元件，其特徵在於：在前述第二電流擴散層的界面，直徑為1微米以上的微孔缺陷數量為0個/公分。
TW097131961A 2007-08-30 2008-08-21 A method for manufacturing a high luminance light emitting diode, a light emitting element substrate, and a high luminance light emitting diode TWI411126B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007223705 2007-08-30

Publications (2)

Publication Number Publication Date
TW200929616A TW200929616A (en) 2009-07-01
TWI411126B true TWI411126B (zh) 2013-10-01

Family

ID=40386888

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097131961A TWI411126B (zh) 2007-08-30 2008-08-21 A method for manufacturing a high luminance light emitting diode, a light emitting element substrate, and a high luminance light emitting diode

Country Status (3)

Country Link
JP (1) JP5278323B2 (zh)
TW (1) TWI411126B (zh)
WO (1) WO2009028145A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5338748B2 (ja) * 2010-06-01 2013-11-13 信越半導体株式会社 化合物半導体基板の製造方法及び化合物半導体基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296707A (ja) * 2003-03-26 2004-10-21 Shin Etsu Handotai Co Ltd 発光素子の製造方法、複合透光性基板及び発光素子
JP2005150664A (ja) * 2003-11-19 2005-06-09 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3543295B2 (ja) * 1999-03-17 2004-07-14 シャープ株式会社 化合物半導体の結晶成長方法および半導体発光素子
JP2003023177A (ja) * 2001-07-06 2003-01-24 Sharp Corp 半導体発光素子の製造方法
JP2004260109A (ja) * 2003-02-27 2004-09-16 Shin Etsu Handotai Co Ltd 発光素子の製造方法、複合透光性基板及び発光素子
JP2005277218A (ja) * 2004-03-25 2005-10-06 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP4974043B2 (ja) * 2006-01-31 2012-07-11 信越半導体株式会社 発光素子およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296707A (ja) * 2003-03-26 2004-10-21 Shin Etsu Handotai Co Ltd 発光素子の製造方法、複合透光性基板及び発光素子
JP2005150664A (ja) * 2003-11-19 2005-06-09 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法

Also Published As

Publication number Publication date
JPWO2009028145A1 (ja) 2010-11-25
JP5278323B2 (ja) 2013-09-04
WO2009028145A1 (ja) 2009-03-05
TW200929616A (en) 2009-07-01

Similar Documents

Publication Publication Date Title
KR100714629B1 (ko) 질화물 반도체 단결정 기판, 그 제조방법 및 이를 이용한수직구조 질화물 발광소자 제조방법
JP6181661B2 (ja) 窒化物半導体発光素子
TWI411126B (zh) A method for manufacturing a high luminance light emitting diode, a light emitting element substrate, and a high luminance light emitting diode
KR101288064B1 (ko) 발광소자의 제조방법, 화합물 반도체 웨이퍼 및 발광소자
JP5287467B2 (ja) 発光素子の製造方法
JP2006128653A (ja) ３−５族化合物半導体、その製造方法及びその用途
JP2011254015A (ja) 化合物半導体膜気相成長用サセプタおよび化合物半導体膜の形成方法
TW201312788A (zh) 氣相成長方法及發光元件用基板的製造方法
JP5251185B2 (ja) 化合物半導体基板及びそれを用いた発光素子並びに化合物半導体基板の製造方法
JPWO2009017017A1 (ja) 高輝度発光ダイオ−ド及びその製造方法
TWI398021B (zh) A method for producing a compound semiconductor substrate, a compound semiconductor substrate, and a light-emitting element
TW200950156A (en) Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer
JP4998396B2 (ja) 発光素子の製造方法
JP4935572B2 (ja) 高輝度発光ダイオードの製造方法
JP2009176920A (ja) ＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハ及びその成長方法
JP5240658B2 (ja) 化合物半導体エピタキシャルウェーハの製造方法、化合物半導体エピタキシャルウェーハ及び発光素子
WO2012120798A1 (ja) 化合物半導体基板及び化合物半導体基板の製造方法並びに発光素子
JP5582066B2 (ja) 化合物半導体基板及び化合物半導体基板の製造方法並びに発光素子
JP5338748B2 (ja) 化合物半導体基板の製造方法及び化合物半導体基板
JP5310369B2 (ja) エピタキシャルウェーハおよび発光ダイオード
JP2010287818A (ja) 半導体発光素子用エピタキシャルウェハの製造方法
JP2019004098A (ja) エピタキシャルウェーハ及びその製造方法
TW201530804A (zh) 氮化鎵系結晶及半導體元件的製造方法
JP2007095854A (ja) エピタキシャルウエハの製造方法及び発光ダイオードの製造方法
JP2009170593A (ja) 発光ダイオード用エピタキシャルウェハ及びその製造方法