TWI405404B - 運算放大器 - Google Patents

運算放大器 Download PDF

Info

Publication number
TWI405404B
TWI405404B TW096111488A TW96111488A TWI405404B TW I405404 B TWI405404 B TW I405404B TW 096111488 A TW096111488 A TW 096111488A TW 96111488 A TW96111488 A TW 96111488A TW I405404 B TWI405404 B TW I405404B
Authority
TW
Taiwan
Prior art keywords
inverting input
transistor
current mirror
pair
differential
Prior art date
Application number
TW096111488A
Other languages
English (en)
Other versions
TW200746618A (en
Inventor
Sawada Kazuyoshi
Original Assignee
Magnachip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Magnachip Semiconductor Ltd filed Critical Magnachip Semiconductor Ltd
Publication of TW200746618A publication Critical patent/TW200746618A/zh
Application granted granted Critical
Publication of TWI405404B publication Critical patent/TWI405404B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45641—Indexing scheme relating to differential amplifiers the LC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45668—Indexing scheme relating to differential amplifiers the LC comprising a level shifter circuit, which does not comprise diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45682—Indexing scheme relating to differential amplifiers the LC comprising one or more op-amps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

運算放大器
本發明係關於一種運算放大器，且更特定而言，係關於一種最適合於驅動電容性負載(例如，液晶面板)之高轉換率運算放大器。
在運算放大器中，其中之一者在日本專利特許公開案第HEI 07-263978號中得以揭示，被定義為輸出電壓相對於時間之最大變化率的轉換率為驅動電容性負載(例如，主動型矩陣液晶面板)中之一重要因數。
習知的運算放大器在圖7中得以展示。在圖7中，參考符號MP20至MP22表示PMOS電晶體，且參考符號MN20至MN23表示NMOS電晶體。習知的運算放大器包括一差動放大器電路12及一輸出電路13。差動放大器電路12藉由電晶體MP20、MP21、MN20、MN21及MN22實施。參考數字30及40分別表示非反相輸入端子及反相輸入端子。輸出電路13藉由電晶體MP22及MN23實施。差動放大器電路12之輸出節點B連接至輸出電路13之電晶體MP22之閘極，且亦經由相位補償電容器CC而連接至輸出電路13之輸出端子OUT。負載電容器CO連接於輸出端子OUT與接地電壓VSS之間。輸出端子OUT連接至反相輸入端子40，使得輸出端子OUT處之電壓作為反相輸入電壓VIN-而施加。非反相輸入電壓VIN+施加至非反相輸入端子30。
在差動放大器電路12中，電晶體MN20及MN21形成N型 差動電晶體對，且電晶體MP20及MP21形成充當差動電晶體對之負載之電流鏡。電晶體MN22充當恆定電流源。輸出電路13為藉由分別充當驅動器電晶體及恆定電流負載之共同源極電晶體MP22及電晶體MN23實施之反相器放大器。恆定電壓VB1施加至電晶體MN22之閘極，且恆定電壓VB2施加至電晶體MN23之閘極。
在習知的運算放大器中，其上升/下降波形較平緩且其轉換率較低。以下將更詳細地描述此等問題。
當施加至非反相輸入端子30之非反相輸入電壓VIN+自正常狀態改變時，相位補償電容器CC之放電/充電轉換率(SR1)藉由以下等式1給出。
[等式1]SR1=ID2/CC
其中，CC表示相位補償電容器CC之靜態電容，且ID2表示流過電晶體MN22之偏壓電流。
負載電容器CO之放電/充電轉換率(SR2)藉由以下等式2給出。
[等式2]SR2=(IO-ID2-ID3)/CO
其中，IO表示流過電晶體MP22之電流，且ID3表示流過電晶體MN23之電流。
為了改良圖7中所示之運算放大器之轉換率，必須改良相位補償電容器CC之放電/充電轉換率(SR1)及負載電容器CO之放電/充電轉換率(SR2)。一重要點為：總轉換率主要 藉由兩個轉換率中之較差(較小)轉換率判定。當諸如液晶驅動器之負載電容器CO相對較小時，轉換率(SR1)之改良而非轉換率(SR2)之改良係重要的。在此點上，自以上等式可看出，轉換率(SR1)之改良需要差動放大器電路12之電流ID2。
然而，根據甚至在差動放大器電路12之電流ID2被認為是等於非反相輸入電壓(VIN+)及反相輸入電壓(VIN-)之正常狀態中之流動，電流ID2之增加導致功率消耗之增加。因此，難以將習知的運算放大器應用於電池驅動的行動裝置(例如，攜帶型電話)。
本發明之特定實施例提供一種運算放大器，其可顯著地改良轉換率，同時抑制功率消耗之增加。
根據本發明之一態樣，提供一種運算放大器，該運算放大器包括：一差動放大器電路，其經組態以接收一反相輸入電壓(VIN-)及一非反相輸入電壓(VIN+)；及一輔助電路，其用於改良該差動放大器電路之輸出電壓的轉換率，其中，當反相輸入電壓(VIN-)與非反相輸入電壓(VIN+)之間的電壓差小於預定小電壓差時，輔助電路之輸出端子自差動放大器電路之輸出端子斷開，且當反相輸入電壓(VIN-)與非反相輸入電壓(VIN+)之間的電壓差超過預定小電壓差以使得電壓波形移位至至少一方向時，電壓移位藉由朝向差動放大器電路之輸出電壓之移位方向自差動放大器電路之輸出端子接收電流/朝向差動放大器電路之輸出 電壓之移位方向將電流轉移至差動放大器電路之輸出端子而加速。
本發明之各種實施例集中於一種運算放大器，其可顯著地改良轉換率，同時抑制功率消耗之增加。
以下將參看圖1至圖3來詳細地描述根據本發明之一實施例之運算放大器。在圖1中，參考符號MP4、MP5、MP6、MP9及MP10表示PMOS電晶體，且參考符號MN3至MN8表示NMOS電晶體。運算放大器包括一輔助電路11、一差動放大器電路12及一輸出電路13。
以下將參看圖1來描述差動放大器電路12。差動放大器電路12包括具有非反相輸入端子30及反相輸入端子40之N型差動電晶體對與電晶體MP4及MP5。N型差動電晶體對包括電晶體MN5及MN6。此外，差動放大器電路12包括一P型電流鏡及一恆定電流源。P型電流鏡形成N型差動電晶體對之負載，且恆定電流源藉由電晶體MN7實施以產生偏壓電流ID2。
更具體而言，電晶體MP4之汲極連接至電晶體MN5之汲極與電晶體MP4及MP5之閘極。電晶體MN5及MN6之源極共同連接至電晶體MN7之汲極。電晶體MN6之汲極連接至電晶體MP5之汲極並形成差動放大器電路12之輸出端子B。
輸出電路13為藉由分別充當驅動器電晶體及恆定電流負載之共同源極電晶體MP6及電晶體MN8實施之反相器放大 器。相位補償電容器CC連接於電晶體MP6之閘極與汲極之間。
更具體而言，電晶體MP6之汲極連接至電晶體MN8之汲極及輸出電路13之輸出端子OUT。差動放大器電路12之輸出端子B連接至電晶體MP6之閘極，且亦經由相位補償電容器CC而耦接至輸出電路13之輸出端子OUT。負載電容器CO連接於輸出端子OUT與接地電壓端子VSS之間。輸出端子OUT連接至差動放大器電路12之反相輸入端子40，使得來自輸出端子OUT之輸出電壓作為反相輸入電壓VIN-而施加。來自外部電路之非反相輸入電壓VIN+施加至差動放大器電路12之非反相輸入端子30。恆定電壓VB1施加至電晶體MN7之閘極，且恆定電壓VB2施加至電晶體MN8之閘極。恆定電壓VB1可等於或不同於恆定電壓VB2。此外，電晶體MP4至MP6之源極連接至電源電壓端子VDD。
輔助電路11包括比較器111及112與電流鏡113及114。比較器111及比較器112分別在圖2及圖3中得以展示。在圖2中，參考符號MP1至MP3表示PMOS電晶體，且參考符號MN1至MN2表示NMOS電晶體。在圖3中，參考符號MP7及MP8表示PMOS電晶體，且參考符號MN9至MN11表示NMOS電晶體。
參看圖2，比較器111包括具有非反相輸入端子31及反相輸入端子41之P型差動電晶體對與電晶體MN1及MN2。P型差動電晶體對包括電晶體MP2及MP3。此外，比較器111包括一N型電流鏡及一恆定電流源。N型電流鏡形成P型差動 電晶體對之負載，且恆定電流源藉由電晶體MP1實施以產生偏壓電流ID1。更具體而言，電晶體MP2之汲極連接至電晶體MN1之汲極與電晶體MN1及MN2之閘極。電晶體MP2及MP3之源極共同連接至電晶體MP1之汲極。電晶體MP3之汲極連接至電晶體MN2之汲極並形成比較器111之輸出端子。恆定電壓VB3施加至電晶體MP1之閘極。電晶體MP1之源極連接至正電源電壓VDD，且電晶體MN1及MN2之源極連接至接地電壓VSS。電晶體MP3之閘極(亦即，P型差動電晶體對之反相輸入端子41)連接至輸出電路13之輸出端子OUT，使得輸出電路13之輸出電壓作為反相輸入電壓VIN-施加至反相輸入端子41。來自外部電路之非反相輸入電壓VIN+施加至電晶體MP2之閘極(亦即，P型差動電晶體對之非反相輸入端子31)。
藉由電晶體MN2等等之閘極寬度與閘極長度之比率而定義的W/L比率經設定成使得：當電晶體MN2接通時，節點A處之電壓切斷電流鏡114之電晶體MN3及MN4；且當電晶體MN2切斷時，節點A處之電壓接通電流鏡114之電晶體MN3及MN4。
參看圖3，比較器112包括具有非反相輸入端子32及反相輸入端子42之N型差動電晶體對與電晶體MP7及MN8。N型差動電晶體對包括電晶體MN7及MN8。此外，比較器112包括一P型電流鏡及一恆定電流源。P型電流鏡形成N型差動電晶體對之負載，且恆定電流源藉由電晶體MN11實施以產生偏壓電流ID1'。更具體而言，電晶體MN9之汲極連 接至電晶體MP7之汲極與電晶體MP7及MP8之閘極。電晶體MN9及MN10之源極連接至電晶體MN11之汲極。電晶體MN10之汲極連接至電晶體MP8之汲極並形成比較器112之輸出端子。恆定電壓VB4施加至電晶體MN11之閘極。電晶體MN11之源極連接至接地電壓VSS，且電晶體MP7及MP8之源極連接至正電源電壓VDD。電晶體MN10之閘極(亦即，N型差動電晶體對之反相輸入端子42)連接至輸出電路13之輸出端子OUT，使得輸出電路13之輸出電壓作為反相輸入電壓VIN-施加至反相輸入端子42。來自外部電路之非反相輸入電壓VIN+施加至電晶體MN9之閘極(亦即，N型差動電晶體對之非反相輸入端子32)。
電晶體MP8等等之W/L比率經設定成使得：當電晶體MP8接通時，節點C處之電壓切斷電流鏡113之電晶體MP9及MP10；且當電晶體MP8切斷時，節點C處之電壓接通電流鏡113之電晶體MP9及MP10。
電流鏡113為藉由電晶體MP9及MP10實施之P型電流鏡。具體而言，電晶體MP9及MP10之源極共同連接至正電源電壓端子VDD。電晶體MP9之閘極及汲極連接至比較器112之輸出端子，且電晶體MP10之汲極連接至差動放大器電路12之輸出端子B及輸出電路13之驅動器電晶體MP6的閘極。
電流鏡114為藉由電晶體MN3及MN4實施之N型電流鏡。具體而言，電晶體MN3及MN4之源極共同連接至接地電壓端子VSS。電晶體MN3之閘極及汲極連接至比較器111之輸 出端子，且電晶體MN4之汲極連接至差動放大器電路12之輸出端子B及輸出電路13之驅動器電晶體MP6的閘極。
在電流鏡113中，電晶體MP10之W/L比率經設定為電晶體MP9之W/L比率的十倍。在電流鏡114中，電晶體MN4之W/L比率經設定為電晶體MN3之W/L比率的十倍。
以下將詳細地描述根據本發明之運算放大器之操作。
運算放大器之結構可被認為是圖7之習知運算放大器與輔助電路11之組合。
下文中將詳細地描述比較器111及電流鏡114之操作。在圖2中，電流流過處於形成虛擬短路(假想短路)之正常狀態之P型差動電晶體對的電晶體MP2及MP3。虛擬短路(假想短路)為反相輸入電壓VIN-及非反相輸入電壓VIN+被認為是彼此相等之狀態。因此，電晶體MN2之汲極處之電壓(亦即，節點A處之電壓)下降。因此，電晶體MN4切斷，且差動放大器電路12自比較器111斷開。
同樣地，當非反相輸入電壓VIN+比反相輸入電壓VIN-低多於預定小電壓差(△V)時，電晶體MP3截止，且來自電晶體MP1之偏壓電流ID1流過電晶體MP2及MN1。因此，電晶體MN2接通，使得節點A處之電壓降低，且電流鏡114之電晶體MN4切斷，使得差動放大器電路12自比較器111斷開。
另一方面，當非反相輸入電壓VIN+比反相輸入電壓VIN-高多於預定小電壓差(△V)時，電晶體MP2截止，使得無電流流過電晶體MN1。因為電晶體MN2切斷，故節點A 處之電壓上升，且電流鏡114之電晶體MN3及MN4接通。因此，歸因於電晶體MP1，偏壓電流ID1流過電晶體MP3，且約十倍之電流ID1流過電晶體MN4。此電流添加至差動放大器電路12之偏壓電流ID2。若偏壓電流ID1等於偏壓電流ID2，則相位補償電容器CC被放電相關技術中所使用之電流的十一倍。
亦即，僅當非反相輸入電壓VIN+比反相輸入電壓VIN-高多於預定小電流差(△V)時，比較器111及N型電流鏡114根據電晶體MN4及MN3之每一W/L比率而增加差動放大器電路12之偏壓電流ID2，以加速差動放大器電路12之輸出端子B處之電壓移位。因此，可抑制功率消耗，且可在正常狀態中改良轉換率。
下文中，以下將詳細地描述比較器112及電流鏡113之操作。在圖3中，電流流過處於形成虛擬短路(假想短路)之正常狀態之N型差動電晶體對的電晶體MN9及MN10。因此，電晶體MP8之汲極處之電壓(亦即，節點C處之電壓)上升。因此，電流鏡113之電晶體MP10切斷，且差動放大器電路12自比較器112斷開。
以類似方式，當非反相輸入電壓VIN+比反相輸入電壓VIN-高多於預定小電壓差(△V)時，電晶體MN10截止，且來自電晶體MN11之偏壓電流ID1'流過電晶體MP7及MP9。因此，電晶體MP8接通，使得節點C處之電壓上升，且電流鏡113之電晶體MP10切斷，使得差動放大器電路12自比較器112斷開。
另一方面，當非反相輸入電壓VIN+比反相輸入電壓VIN-低多於預定小電壓差(△V)時，電晶體MN9截止，使得無電流流過電晶體MP7。因為電晶體MP8切斷，故節點C處之電壓降低，且電流鏡113之電晶體MP9及MP10接通。因此，歸因於電晶體MN11，偏壓電流ID1'流過電晶體MN10，且約十倍之電流ID1'流過電晶體MP10。此電流添加至差動放大器電路12之偏壓電流ID2。若偏壓電流ID1'等於偏壓電流ID2，則相位補償電容器CC被充電相關技術中所使用之電流的十一倍。
亦即，僅當非反相輸入電壓VIN+比反相輸入電壓VIN-低多於預定小電流差(△V)時，比較器112及P型電流鏡113根據電晶體MP10及MP9之每一W/L比率而增加差動放大器電路12之偏壓電流ID2，以加速差動放大器電路12之輸出端子B處之電壓移位。因此，可抑制功率消耗，且可在正常狀態中改良轉換率。
在此實施例中，應注意，差動放大器電路12之輸出端子B處的電壓藉由充當反相器放大器之輸出電路13而反相且接著作為反相輸入電壓VIN-施加至比較器111及112之反相輸入端子。
如上文所述，在非反相輸入電壓VIN+與反相輸入電壓VIN-之間的電壓差低於預定小電壓差(△V)之正常狀態中，差動放大器電路12藉由電流鏡114而自比較器111斷開。另外，非反相輸入電壓VIN+與反相輸入電壓VIN-之間的電壓差若高於預定小電壓差(△V)時，差動放大器電路12藉由 電流鏡113自比較器112斷開因此，電流鏡113及114切斷，使得電流供應中斷。
另一方面，當非反相輸入電壓VIN+與反相輸入電壓VIN-之間的電壓差高於預定小電壓差(△V)時，差動放大器電路12經由電流鏡114而連接至比較器111。因此，因為藉由電流鏡114而增加之大電流(例如，10×ID1)添加至差動放大器電路12之偏壓電流ID2，故相位補償電容器CC之放電轉換率(SR1)變為(10×ID1+ID2)/CC。亦即，轉換率(SR1)被顯著地改良。
同樣地，當非反相輸入電壓VIN+與反相輸入電壓VIN-之間的電壓差低於預定小電壓差(△V)時，差動放大器電路12經由電流鏡113而連接至比較器112。因此，因為藉由電流鏡113而增加之大電流(例如，10×ID1')添加至差動放大器電路12之偏壓電流ID2，故相位補償電容器CC之充電轉換率(SR1)變為(10×ID1'+ID2)/CC。亦即，轉換率(SR1)被顯著地改良。
圖4為圖1之具有輔助電路11之運算放大器的上升/下降波形及圖7之無輔助電路之運算放大器的上升/下降波形。具體而言，圖4A為圖5中所示之非反相輸入電壓VIN+之波形，圖4B為來自圖1中所示之輸出電路13之輸出端子OUT之輸出電壓的波形，圖4C為來自圖7中所示之輸出電路13之輸出端子OUT之輸出電壓的波形。在圖4中，水平軸線及垂直軸線分別表示時間及電壓。假定相位補償電容器CC及負載電容器CO分別為5 pF及20 pF。自圖4可看出， 在存在輔助電路11之情況下，輸出電壓之波形(轉換率)被顯著地改良。在此模擬中，假定電流ID1及ID1'為0.2 μA，電流ID2為1.0 μA，且電流ID3為20 μA。在圖1中，電流消耗在非反相輸入電壓VIN+大體上等於反相輸入電壓VIN-之正常狀態中為21.4 μA。
參看圖5，在圖1之運算放大器中，平均電流消耗在輸入電壓之一週期中為23.1 μA。在圖7之運算放大器中，平均電流消耗在輸入電壓之一週期中為22.0 μA。
在上述實施例中，運算放大器藉由將輸出電路13之輸出電壓反饋至反相輸入端子40之電壓跟隨器來組態，而不使用反饋電阻器。然而，運算放大器亦可藉由將輸出電路13之輸出電壓經由反饋電阻器而反饋至反相輸入端子40之電壓放大器來組態。在此情況下，有必要將輸出電壓經由反饋電阻器而反饋至比較器111及112之反相輸入端子41及42。
此外，可將運算放大器之輸入電壓輸入至反相輸入端子，而不是非反相輸入端子。
另一修改在圖6中得以展示。在此修改中，一對輸入電壓相反地輸入至圖1中所示之運算放大器之輸入端子。在此點上，差異在於：圖1中之比較器112之電晶體MP7及MP8與電流鏡113之電晶體MP9及MP10由NMOS電晶體替代。在此情況下，因為NMOS電晶體之使用比率增加，故可預期運算放大器之高速操作。
此外，比較器112及113與電流鏡113及114可由具有等效 功能之電路替代。
如上文所述，根據本發明之實施例之運算放大器可顯著地改良轉換率，同時抑制功率消耗。
雖然已參看某些較佳實施例而描述本發明，但對於熟習此項技術者而言將顯而易見的是，可進行各種改變及修改而不脫離如在以下申請專利範圍中所界定之本發明的精神及範疇。
11‧‧‧輔助電路
12‧‧‧差動放大器電路
13‧‧‧輸出電路
30‧‧‧非反相輸入端子
31‧‧‧非反相輸入端子
32‧‧‧非反相輸入端子
40‧‧‧反相輸入端子
41‧‧‧反相輸入端子
42‧‧‧反相輸入端子
111‧‧‧比較器
112‧‧‧比較器
113‧‧‧電流鏡
114‧‧‧電流鏡
A‧‧‧節點
B‧‧‧輸出端子
C‧‧‧節點
CC‧‧‧相位補償電容器
CO‧‧‧負載電容器
ID1‧‧‧偏壓電流
ID1'‧‧‧偏壓電流
ID2‧‧‧偏壓電流
ID3‧‧‧電流
IO‧‧‧流過電晶體MP22之電流
MN1‧‧‧電晶體
MN2‧‧‧電晶體
MN3‧‧‧電晶體
MN4‧‧‧電晶體
MN5‧‧‧電晶體
MN6‧‧‧電晶體
MN7‧‧‧電晶體
MN8‧‧‧電晶體
MN9‧‧‧電晶體
MN10‧‧‧電晶體
MN11‧‧‧電晶體
MN20‧‧‧電晶體
MN21‧‧‧電晶體
MN22‧‧‧電晶體
MN23‧‧‧電晶體
MP1‧‧‧電晶體
MP2‧‧‧電晶體
MP3‧‧‧電晶體
MP4‧‧‧電晶體
MP5‧‧‧電晶體
MP6‧‧‧電晶體
MP7‧‧‧電晶體
MP8‧‧‧電晶體
MP9‧‧‧電晶體
MP10‧‧‧電晶體
MP20‧‧‧電晶體
MP21‧‧‧電晶體
MP22‧‧‧電晶體
OUT‧‧‧輸出電路13之輸出端子
VB1‧‧‧恆定電壓
VB2‧‧‧恆定電壓
VB3‧‧‧恆定電壓
VB4‧‧‧恆定電壓
VDD‧‧‧電源電壓端子/正電源電壓
VIN-‧‧‧反相輸入電壓
VIN+‧‧‧非反相輸入電壓
VSS‧‧‧接地電壓端子/接地電壓
圖1為根據本發明之一實施例之運算放大器之電路圖。
圖2為圖1中所示之比較器之電路圖。
圖3為圖1中所示之比較器之電路圖。
圖4為圖1及圖7中所示之運算放大器之輸入/輸出電壓波形。
圖5為非反相輸入電壓之時序圖。
圖6為圖1中所示之運算放大器之修改之電路圖。
圖7為習知運算放大器之電路圖。
11‧‧‧輔助電路
12‧‧‧差動放大器電路
13‧‧‧輸出電路
30‧‧‧非反相輸入端子
40‧‧‧反相輸入端子
111‧‧‧比較器
112‧‧‧比較器
113‧‧‧電流鏡
114‧‧‧電流鏡
B‧‧‧輸出端子
CC‧‧‧相位補償電容器
CO‧‧‧負載電容器
ID2‧‧‧偏壓電流
ID3‧‧‧電流
IO‧‧‧流過電晶體MP22之電流
MN3‧‧‧電晶體
MN4‧‧‧電晶體
MN5‧‧‧電晶體
MN6‧‧‧電晶體
MN7‧‧‧電晶體
MN8‧‧‧電晶體
MP4‧‧‧電晶體
MP5‧‧‧電晶體
MP6‧‧‧電晶體
MP9‧‧‧電晶體
MP10‧‧‧電晶體
OUT‧‧‧輸出電路13之輸出端子
VB1‧‧‧恆定電壓
VB2‧‧‧恆定電壓
VDD‧‧‧電源電壓端子/正電源電壓
VIN-‧‧‧反相輸入電壓
VIN+‧‧‧非反相輸入電壓
VSS‧‧‧接地電壓端子/接地電壓

Claims (9)

  1. 一種運算放大器，其包含：一差動放大器電路，其經組態以接收一反相輸入電壓(VIN-)及一非反相輸入電壓(VIN+)；及一輔助電路，其用於改良該差動放大器電路之一輸出電壓之一轉換率，其中，當該反相輸入電壓(VIN-)與該非反相輸入電壓(VIN+)之間的一電壓差小於一預定小電壓差時，該輔助電路之一輸出端子自該差動放大器電路之一輸出端子斷開，且當該反相輸入電壓(VIN-)與該非反相輸入電壓(VIN+)之間的該電壓差超過該預定小電壓差以使得一電壓波形移位至至少一方向時，該電壓移位藉由朝向該差動放大器電路之一輸出電壓之一移位方向自該差動放大器電路之該輸出端子接收一電流/朝向該差動放大器電路之一輸出電壓之一移位方向將一電流轉移至該差動放大器電路之該輸出端子而加速，其中該輔助電路包含一藉由一對電晶體實施之電流鏡。
  2. 如請求項1之運算放大器，其中該輔助電路包括：一比較器，其經組態以接收該反相輸入電壓(VIN-)及該非反相輸入電壓(VIN+)；及其中該電流鏡藉由該比較器之一輸出驅動，且該對電晶體中之一具有一汲極，該汲極未連接至該比較器之輸出端子但連接至該差動放大器電路之該輸出端子。
  3. 如請求項2之運算放大器，其中該比較器包括： 一差動電晶體對，其藉由源極彼此連接之一第一導電類型之一對電晶體實施，該差動電晶體對具有一非反相輸入端子及一反相輸入端子；一恆定電流源，其藉由連接至該對電晶體之該等源極之該第一導電類型的一電晶體實施；及一電流鏡，其藉由一對電晶體實施，該電流鏡形成該差動電晶體對之一負載，該電流鏡之該對電晶體具有一不同於該比較器之該差動電晶體對之該第一導電類型的第二導電類型。
  4. 如請求項1之運算放大器，其中該輔助電路包括：一第一比較器；一第二比較器，其藉由具有一與該第一比較器之電晶體導電類型相對之導電類型的電晶體實施；一第一電流鏡電路，其藉由該第一比較器驅動且連接至一接地電壓端子(VSS)；及一第二電流鏡電路，其藉由具有一與該第一電流鏡之電晶體導電類型相對之導電類型的電晶體實施且藉由該第二比較器驅動，該第二電流鏡連接至一電源電壓端子(VDD)，該第一電流鏡電路及該第二電流鏡電路之輸出端子共同連接至該差動放大器電路之一輸出端子。
  5. 如請求項4之運算放大器，其中該第一比較器包括：一第一差動電晶體對，其藉由源極彼此連接之一第一導電類型之一對電晶體實施，該第一差動電晶體對具有一非反相輸入端子及一反相輸入端子； 一第一恆定電流源，其藉由連接至該第一差動電晶體對之該等源極之該第一導電類型的一電晶體實施；及一第一電流鏡，其藉由一對電晶體實施，該第一電流鏡形成該第一差動電晶體對之一負載，該第一電流鏡之該對電晶體具有一不同於該比較器之該第一差動電晶體對之該第一導電類型的第二導電類型。
  6. 如請求項5之運算放大器，其中該第二比較器包括：一第二差動電晶體對，其藉由源極彼此連接之該第二導電類型之一對電晶體實施，該第二差動電晶體對具有一非反相輸入端子及一反相輸入端子；一第二恆定電流源，其藉由連接至該第二差動電晶體對之該等源極之該第二導電類型的一電晶體實施；及一第二電流鏡，其藉由一對電晶體實施，該第二電流鏡形成該第二差動電晶體對之一負載，該第二電流鏡之該對電晶體具有該第一導電類型。
  7. 如請求項1之運算放大器，其中該輔助電路包括：一第一比較器，其經組態以接收該反相輸入電壓(VIN-)及該非反相輸入電壓(VIN+)；一第一電流鏡電路，其藉由該第一比較器驅動且連接至一接地電壓端子(VSS)；一第二比較器，其經組態以接收該反相輸入電壓(VIN-)及該非反相輸入電壓(VIN+)；及一第二電流鏡電路，其藉由具有與該第一電流鏡之電晶體導電類型相同之導電類型的電晶體實施且藉由該第 二比較器驅動，該第二電流鏡連接至該接地電壓端子(VSS)，該第一電流鏡電路及該第二電流鏡電路之輸出端子共同連接至該差動放大器電路之一輸出端子。
  8. 如請求項7之運算放大器，其中該第一比較器包括：一第一差動電晶體對，其藉由源極彼此連接之一第一導電類型之一對電晶體實施，該第一差動電晶體對具有一非反相輸入端子及一反相輸入端子；一第一恆定電流源，其藉由連接至該第一差動電晶體對之該等源極之該第一導電類型的一電晶體實施；及一第一電流鏡，其藉由一對電晶體實施，該第一電流鏡形成該第一差動電晶體對之一負載，該第一電流鏡之該對電晶體具有一不同於該比較器之該第一差動電晶體對之該第一導電類型的第二導電類型。
  9. 如請求項8之運算放大器，其中該第二比較器包括：一第二差動電晶體對，其藉由源極彼此連接之該第二導電類型之一對電晶體實施，該第二差動電晶體對具有一非反相輸入端子及一反相輸入端子；一第二恆定電流源，其藉由連接至該第二差動電晶體對之該等源極之該第二導電類型的一電晶體實施；及一第二電流鏡，其藉由一對電晶體實施，該第二電流鏡形成該第二差動電晶體對之一負載，該第二電流鏡之該對電晶體具有該第二導電類型。
TW096111488A 2006-04-13 2007-03-30 運算放大器 TWI405404B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006111092A JP2007288348A (ja) 2006-04-13 2006-04-13 演算増幅回路

Publications (2)

Publication Number Publication Date
TW200746618A TW200746618A (en) 2007-12-16
TWI405404B true TWI405404B (zh) 2013-08-11

Family

ID=38647772

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096111488A TWI405404B (zh) 2006-04-13 2007-03-30 運算放大器

Country Status (4)

Country Link
US (1) US7436261B2 (zh)
JP (1) JP2007288348A (zh)
KR (1) KR101304147B1 (zh)
TW (1) TWI405404B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810306B (zh) * 2018-06-18 2023-08-01 韓商愛思開海力士有限公司 放大器電路以及使用其的半導體裝置和半導體系統

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5237715B2 (ja) * 2008-07-29 2013-07-17 新日本無線株式会社 出力回路
JP2011166573A (ja) * 2010-02-12 2011-08-25 New Japan Radio Co Ltd 演算増幅器
US8089314B2 (en) * 2010-03-02 2012-01-03 Indian Institute Of Technology-Bombay Operational amplifier having improved slew rate
KR101696477B1 (ko) * 2010-08-18 2017-01-24 엘지디스플레이 주식회사 인버터 회로와 이를 이용한 액정표시장치
TWI530087B (zh) * 2013-08-06 2016-04-11 瑞鼎科技股份有限公司 高速運算放大器及其運作方法
KR101846378B1 (ko) * 2017-05-18 2018-04-09 주식회사 에이코닉 슬루 레잇 개선회로 및 이를 이용한 버퍼
JP6986999B2 (ja) * 2018-03-15 2021-12-22 エイブリック株式会社 ボルテージレギュレータ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343164A (en) * 1993-03-25 1994-08-30 John Fluke Mfg. Co., Inc. Operational amplifier circuit with slew rate enhancement
US6310520B1 (en) * 2000-03-29 2001-10-30 Agere Systems Guardian Corp. High slew-rate operational amplifier architecture
US20040075500A1 (en) * 2002-10-16 2004-04-22 Rohm Co., Ltd. Buffer circuit and driver IC

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783968A (ja) * 1993-09-16 1995-03-31 Fujitsu Ltd 電圧検出回路
JPH07106872A (ja) * 1993-10-07 1995-04-21 Olympus Optical Co Ltd 高スルーレート演算増幅器
JP2892287B2 (ja) * 1994-02-04 1999-05-17 松下電器産業株式会社 演算増幅器
JP2927729B2 (ja) * 1995-05-11 1999-07-28 松下電器産業株式会社 演算増幅装置
JP2000091857A (ja) * 1998-09-09 2000-03-31 Nec Corp オペアンプ及びそれを用いたボルテージフォロワ回路
KR20000026913A (ko) * 1998-10-23 2000-05-15 윤종용 연산 증폭기 회로
JP2000165161A (ja) * 1998-11-24 2000-06-16 Matsushita Electric Ind Co Ltd 差動増幅回路
JP2001326542A (ja) * 2000-05-16 2001-11-22 Texas Instr Japan Ltd 増幅器
JP3846293B2 (ja) * 2000-12-28 2006-11-15 日本電気株式会社 帰還型増幅回路及び駆動回路
TW580787B (en) * 2003-03-14 2004-03-21 Novatek Microelectronics Corp Slew rate enhancement device and slew rate enhancement method
US7068103B2 (en) * 2004-04-30 2006-06-27 Texas Instruments Incorporated Operational transconductance amplifier input driver for class D audio amplifiers
US7345542B2 (en) * 2005-01-10 2008-03-18 Texas Instruments Incorporated Circuit and method for avoiding circuit performance degradation caused by time-variable thermal imbalances

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343164A (en) * 1993-03-25 1994-08-30 John Fluke Mfg. Co., Inc. Operational amplifier circuit with slew rate enhancement
US6310520B1 (en) * 2000-03-29 2001-10-30 Agere Systems Guardian Corp. High slew-rate operational amplifier architecture
US20040075500A1 (en) * 2002-10-16 2004-04-22 Rohm Co., Ltd. Buffer circuit and driver IC

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810306B (zh) * 2018-06-18 2023-08-01 韓商愛思開海力士有限公司 放大器電路以及使用其的半導體裝置和半導體系統
US11855596B2 (en) 2018-06-18 2023-12-26 SK Hynix Inc. Semiconductor integrated circuit device

Also Published As

Publication number Publication date
US7436261B2 (en) 2008-10-14
JP2007288348A (ja) 2007-11-01
TW200746618A (en) 2007-12-16
US20070252647A1 (en) 2007-11-01
KR20070102353A (ko) 2007-10-18
KR101304147B1 (ko) 2013-09-05

Similar Documents

Publication Publication Date Title
TWI405404B (zh) 運算放大器
KR101916224B1 (ko) 출력 버퍼용 증폭기 및 이를 이용한 신호 처리 장치
JP4502212B2 (ja) 差動増幅器とデータドライバ及び表示装置
US7352243B2 (en) Voltage comparator circuit
US7863982B2 (en) Driving circuit capable of enhancing response speed and related method
KR100800491B1 (ko) 업 슬루 레이트와 다운 슬루 레이트의 매칭을 위한 출력버퍼 및 이를 포함하는 소스 드라이버
JP4564285B2 (ja) 半導体集積回路
KR100790977B1 (ko) 출력편차가 개선된 출력버퍼 및 이를 구비한평판표시장치용 소오스 드라이버
US7348848B2 (en) Buffer amplifier for source driver
TWI513180B (zh) Differential amplifier circuit
JP2009194485A (ja) 演算増幅器回路、及び表示装置
US7605656B2 (en) Operational amplifier with rail-to-rail common-mode input and output range
WO2006005040A2 (en) Slew rate enahncement circuitry for folded cascode amplifier
JP2007202127A (ja) 差動増幅器、及びそれを用いた表示装置
JP2010041370A (ja) 演算増幅回路及び表示パネル駆動装置
JP2004140487A (ja) バッファ回路及びドライバｉｃ
JP2011035559A (ja) 差動増幅器回路、並びに、それを用いたデータ線ドライバ及び液晶表示装置
JP2011040923A (ja) 液晶表示装置用駆動回路
TW201012054A (en) Rail-to-rail operational amplifier capable of reducing current consumption
JP2009033230A (ja) 増幅器及びそれを備えた液晶駆動回路
CN101674057B (zh) 可降低耗电量的轨对轨运算放大器
JPH01280911A (ja) 演算増幅回路
JP4249597B2 (ja) レベルシフト回路
JP2004343521A (ja) 差動増幅器
KR102573514B1 (ko) 적응형 바이어스를 이용한 레일 투 레일 클래스 ab급 버퍼 증폭기