TWI810306B - 放大器電路以及使用其的半導體裝置和半導體系統 - Google Patents

放大器電路以及使用其的半導體裝置和半導體系統 Download PDF

Info

Publication number
TWI810306B
TWI810306B TW108118246A TW108118246A TWI810306B TW I810306 B TWI810306 B TW I810306B TW 108118246 A TW108118246 A TW 108118246A TW 108118246 A TW108118246 A TW 108118246A TW I810306 B TWI810306 B TW I810306B
Authority
TW
Taiwan
Prior art keywords
voltage level
output node
current
input signal
node
Prior art date
Application number
TW108118246A
Other languages
English (en)
Other versions
TW202002506A (zh
Inventor
黃奎棟
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW202002506A publication Critical patent/TW202002506A/zh
Application granted granted Critical
Publication of TWI810306B publication Critical patent/TWI810306B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

一種放大器電路以及使用其的半導體裝置和半導體系統。放大器電路 包括第一輸入單元、第二輸入單元，第一電流供應單元和第二電流供應單元。第一輸入單元基於第一輸入訊號改變第一輸出節點的電壓準位。第二輸入單元基於第二輸入訊號改變第二輸出節點的電壓準位。第一電流供應單元基於第一輸出節點的電壓準位向第一輸出節點供應第一電流，並且當第一輸出節點的電壓準位改變時將第一輸出節點的電壓準位提升預定時間。第二電流供應單元基於第一輸出節點的電壓準位向第二輸出節點供應第二電流。

Description

放大器電路以及使用其的半導體裝置和半導體系統
本申請要求2018年6月18日向韓國智慧局提交的第10-2018-0069535號韓國申請的優先權，其公開內容藉由引用整體合併於此。
本申請的實施例係有關於積體電路技術，更具體地，關於一種放大器電路以及採用該放大器電路的半導體裝置和半導體系統。
電子設備可以包括各種電子元件，以及計算機系統諸如個人電腦(PC)、平板PC、筆記型電腦和智慧手機可以包括許多由半導體配置的半導體裝置。構成計算機系統的半導體裝置可以藉由在它們之間發送和接收時脈訊號和資料來彼此通訊。半導體裝置可以包括放大器電路，用於接收從外部裝置傳輸的訊號或接收在半導體裝置的內部電路之間的訊號。放大器電路通常可以藉由執行差動放大操作(differential amplification operation)來接收差動訊號對或單端訊號。放大器電路可以對具有互補準位的差動訊號執行差動放大，或者對單端訊號和參考電壓執行差動放大。
隨著半導體裝置的性能提高並且執行高速通訊，半導體系統中使用的時脈訊號的頻率不斷增大，並且在半導體裝置之間傳輸的訊號的幅度逐漸 減小。為了確保半導體裝置之間的準確通訊，需要將具有減小的幅度的訊號精確地放大。因此，已經研究了適用於高速通訊和改進的介面電路的放大器電路。
在本公開的實施例中，一種放大器電路包括被配置為基於第一輸入訊號改變第一輸出節點的電壓準位的第一輸入單元。放大器電路還包括被配置為基於第二輸入訊號改變第二輸出節點的電壓準位的第二輸入單元。放大器電路還包括第一電流供應單元，所述第一電流供應單元被配置為基於第一輸出節點的電壓準位向第一輸出節點供應第一電流，以及被配置為當第一輸出節點的電壓準位改變時將第一輸出節點的電壓準位提升預定時間。放大器電路另外包括被配置為基於第一輸出節點的電壓準位向第二輸出節點供應第二電流的第二電流供應單元。輸出訊號可以從第二輸出節點輸出。
在本公開的另一實施例中，一種放大器電路包括被配置為基於第一輸入訊號改變第一輸出節點的電壓準位的第一輸入單元。放大器電路還包括被配置為基於第二輸入訊號改變第二輸出節點的電壓準位的第二輸入單元。放大器電路還包括被配置為基於升壓節點的電壓準位向第一輸出節點供應第一電流的第一電流驅動器。放大器電路另外包括增益增強器(gain booster)，所述增益增強器被配置為基於第一輸出節點的電壓準位來改變升壓節點的電壓準位，以及當第一輸出節點的電壓準位改變時在預定時間之後改變升壓節點的電壓準位。放大器電路還包括被配置為基於第一輸出節點的電壓準位向第二輸出節點供應第二電流的第二電流驅動器。輸出訊號可以從第二輸出節點輸出。
在本公開的另一實施例中，一種放大器電路包括被配置為基於升壓節點的電壓準位向第一輸出節點供應第一電源電壓的第一電流電晶體。放大 器電路還包括耦接在第一輸出節點與升壓節點之間的電阻器元件。放大器電路還包括被配置為基於第一輸出節點的電壓準位向第二輸出節點供應第一電源電壓的第二電流電晶體。放大器電路另外包括被配置為基於第一輸入訊號而在第一輸出節點與第二電源電壓端子之間形成電流路徑的第一輸入電晶體。放大器電路還包括被配置為基於第二輸入訊號而在第二輸出節點與第二電源電壓端子之間形成電流路徑的第二輸入電晶體。輸出訊號可以從第二輸出節點輸出。
6:半導體系統
100:放大器電路
110:第一輸入單元
120:第二輸入單元
130:第一電流供應單元
131:增益增強器
132:第一電流驅動器
140:第二電流供應單元
142:第二電流驅動器
150:致能單元
200:放大器電路
231、231A:增益增強器
261:延遲單元
262:電容器
400:放大器電路
431:增益增強器
461:延遲單元
462:電容器
610:第一半導體裝置
611:發送電路
612:接收電路
620:第二半導體裝置
621:發送電路
622:接收電路
630:匯流排
700:接收電路
710:接收器
721:第一放大器
722:第一緩衝器
731:第二放大器
732:第二緩衝器
AS1:第一放大訊號
AS2:第二放大訊號
BH1:第一升壓高電壓準位
BL1:第一升壓低電壓準位
BN:升壓節點
CN:公共節點
EN:致能訊號
Ia:第三電流
Ib:第四電流
IN1:第一輸入訊號
IN2:第二輸入訊號
ON1:第一輸出節點
ON2:第二輸出節點
OUT:輸出訊號
O1:第一輸出訊號
O2:第二輸出訊號
PH1:高電壓準位峰
PL1:低電壓準位峰
RX:接收電路
RS1:第一接收訊號
RS2:第二接收訊號
SH:穩態高電壓準位
SL:穩態低電壓準位
S1:第一訊號
S2:第二訊號
TC1:第一電流電晶體
TC2:第二電流電晶體
TI1:第一輸入電晶體
TI2:第二輸入電晶體
TE:致能電晶體
tD1、tD2:預定時間
TX:發送電路
TS:訊號
VDD1:第一電源電壓
VDD2:第二電源電壓
藉由以下結合附圖的詳細描述，將更清楚地理解本公開的標的的前述和其他的目的、特徵和優點。
圖1示出了說明根據本公開的實施例的放大器電路的配置的圖。
圖2A示出了說明根據本公開的實施例的放大器電路的配置的圖。
圖2B示出了根據本公開的實施例的增益增強器的電路圖。
圖3示出了說明根據本公開的實施例的放大器電路的操作的時序圖。
圖4示出了說明根據本公開的實施例的放大器電路的配置的圖。
圖5示出了說明根據本公開的實施例的放大器電路的操作的時序圖。
圖6示出了說明根據本公開的實施例的半導體系統的配置的圖。
圖7示出了說明根據本公開的實施例的接收電路的配置的圖。
參考附圖更詳細地描述了本發明的各種實施例。附圖是各種實施例(和中間結構)的示意圖。因此，由於例如製造技術和/或公差導致的圖示的配置和形狀的變化是可預期的。故，所描述的實施例不應被解釋為限於本文示出 的特定配置和形狀，而是可以包括不脫離所附請求項中限定的本發明的精神和範圍的在配置和形狀方面的偏差。
本文參考本發明的理想化實施例的截面和/或平面圖來描述本發明。然而，本發明的實施例不應被解釋為受到如此限制。儘管示出並描述了本發明的一些實施例，但是本發明所屬技術領域之通常知識者將理解，在不脫離本發明的原理和精神的情況下，可以在這些實施例中進行改變。
實施例提供一種放大器電路以及採用該放大器電路的半導體裝置和半導體系統，所述放大器電路能夠藉由在輸入訊號的電壓準位改變時增大放大器電路的增益而提升輸出訊號的電壓準位。根據實施例，可以實現半導體裝置和半導體系統中的高速和低功率通訊。
圖1示出了說明根據實施例的放大器電路100的配置的圖。參考圖1，放大器電路100可以藉由接收第一輸入訊號IN1和第二輸入訊號IN2來產生輸出訊號OUT。放大器電路100可以藉由對第一輸入訊號IN1與第二輸入訊號IN2執行差動放大來產生輸出訊號OUT。放大器電路100可以藉由接收第一電源電壓VDD1和第二電源電壓VDD2來執行差動放大操作。第一電源電壓VDD1可以具有比第二電源電壓VDD2更高的電壓準位。第二輸入訊號IN2可以是第一輸入訊號IN1的互補訊號。例如，第二輸入訊號IN2可以具有與第一輸入訊號IN1相反的電壓準位。在一個實施例中，第二輸入訊號IN2可以是參考電壓。參考電壓可以具有與第一輸入訊號IN1的擺動範圍的中間電壓準位相對應的電壓準位。當第一輸入訊號IN1的電壓準位改變時，放大器電路100可以提升輸出訊號OUT的電壓準位。當第一輸入訊號IN1的電壓準位改變時，放大器電路100可以藉由增大交流(AC)增益來提升輸出訊號OUT的電壓準位。因此，即使當第一輸入訊號IN1和 第二輸入訊號IN2具有小的幅度時，放大器電路100也可以產生精確的輸出訊號OUT。
參考圖1，放大器電路100可以包括第一輸入單元110、第二輸入單元120、第一電流供應單元130和第二電流供應單元140。第一輸入單元110可以接收第一輸入訊號IN1。第一輸入單元110可以基於第一輸入訊號IN1改變第一輸出節點ON1的電壓準位。第一輸入單元110可以藉由基於第一輸入訊號IN1而在第一輸出節點ON1與第二電源電壓VDD2端子之間形成電流路徑來改變第一輸出節點ON1的電壓準位。第二輸入單元120可以接收第二輸入訊號IN2。第二輸入單元120可以基於第二輸入訊號IN2改變第二輸出節點ON2的電壓準位。第二輸入單元120可以藉由基於第二輸入訊號IN2而在第二輸出節點ON2與第二電源電壓VDD2端子之間形成電流路徑來改變第二輸出節點ON2的電壓準位。輸出訊號OUT可以從第二輸出節點ON2輸出。
第一電流供應單元130可以基於第一輸出節點ON1的電壓準位向第一輸出節點ON1供應電流。例如，到第一輸出節點ON1的電流可以是第一電流。第一電流供應單元130可以基於第一輸出節點ON1的電壓準位從第一電源電壓VDD1端子向第一輸出節點ON1供應電流。第一電流供應單元130可以根據第一輸出節點ON1的電壓準位來控制供應給第一輸出節點ON1的電流量。當第一輸出節點ON1的電壓準位改變時，第一電流供應單元130可以將第一輸出節點ON1的電壓準位提升預定時間。即使當第一輸出節點ON1的電壓準位改變時，第一電流供應單元130也可以藉由將供應給第一輸出節點ON1的電流量保持預定時間來提升第一輸出節點ON1的電壓準位。第一電流供應單元130可以在預定時間之後根據第一輸出節點ON1的電壓準位來改變供應給第一輸出節點ON1的電流量。在 一個實施例中，第一電流供應單元130可以選擇性地接收第一輸入訊號IN1。當第一輸入訊號IN1被提供給第一電流供應單元130時，第一電流供應單元130可以基於第一輸入訊號IN1和第一輸出節點ON1的電壓準位將電流供應給第一輸出節點ON1。
本文關於參數(例如預定時間)使用的詞語“預定”意指參數的值在參數被用於過程或算法之前被確定。對於一些實施例，參數的值在過程或算法開始之前被確定。在其他實施例中，參數的值在過程或算法期間但在參數被用於過程或算法之前被確定。
第一電流供應單元130可以包括增益增強器(gain booster)131和第一電流驅動器132。增益增強器131可以耦接在第一輸出節點ON1與升壓節點BN之間。增益增強器131可以基於第一輸出節點ON1的電壓準位來改變升壓節點BN的電壓準位。當第一輸出節點ON1的電壓準位改變時，增益增強器131可以允許升壓節點BN的電壓準位在預定時間之後改變。在一個實施例中，增益增強器131可以選擇性地接收第一輸入訊號IN1，並基於第一輸入訊號IN1和第一輸出節點ON1的電壓準位來改變升壓節點BN的電壓準位。當第一輸出節點ON1的電壓準位改變時，增益增強器131還可以藉由基於第一輸入訊號IN1改變升壓節點BN的電壓準位來提升第一輸出節點ON1的電壓準位。當第一輸入訊號IN1的電壓準位改變時，增益增強器131可以提升升壓節點BN的電壓準位。第一電流驅動器132可以基於升壓節點BN的電壓準位向第一輸出節點ON1供應電流。第一電流驅動器132可以藉由基於升壓節點BN的電壓準位向第一輸出節點ON1供應第一電源電壓VDD1，來控制供應給第一輸出節點ON1的電流量。
第二電流供應單元140可以基於第一輸出節點ON1的電壓準位向第二輸出節點ON2供應電流。例如，到第二輸出節點ON2的電流可以是第二電流。第二電流供應單元140可以基於第一輸出節點ON1的電壓準位從第一電源電壓VDD1端子向第二輸出節點ON2供應電流。第二電流供應單元140可以包括第二電流驅動器142。第二電流驅動器142可以基於第一輸出節點ON1的電壓準位向第二輸出節點ON2供應電流。第二電流驅動器142可以藉由基於第一輸出節點ON1的電壓準位向第二輸出節點ON2供應第一電源電壓VDD1，來控制供應給第二輸出節點ON2的電流量。
放大器電路100還可以包括致能單元150。致能單元150可以耦接在第一輸入單元110和第二輸入單元120與第二電源電壓VDD2端子之間。致能單元150可以基於致能訊號EN而允許第一輸入單元110和第二輸入單元120耦接到第二電源電壓VDD2端子。致能訊號EN可以是用於啟用放大器電路100的訊號輸入，並且可以是具有任意電壓準位的偏壓。
參考圖1，第一輸入單元110可以包括第一輸入電晶體TI1。例如，第一輸入電晶體TI1可以是N通道MOS電晶體。第一輸入電晶體TI1的閘極可以接收第一輸入訊號IN1，其汲極可以耦接到第一輸出節點ON1，並且其源極可以耦接到公共節點CN。公共節點CN可以藉由致能單元150耦接到第二電源電壓VDD2端子。第一輸入電晶體TI1可以藉由基於第一輸入訊號IN1而在第一輸出節點ON1與第二電源電壓VDD2端子之間形成電流路徑來改變第一輸出節點ON1的電壓準位。
第二輸入單元120可以包括第二輸入電晶體TI2。例如，第二輸入電晶體TI2可以是N通道MOS電晶體。第二輸入電晶體TI2的閘極可以接收第二輸 入訊號IN2，其汲極可以耦接到第二輸出節點ON2，並且其源極可以耦接到公共節點CN。第二輸入電晶體TI2可以藉由基於第二輸入訊號IN2而在第二輸出節點ON2與第二電源電壓VDD2端子之間形成電流路徑來改變第二輸出節點ON2的電壓準位。
第一電流驅動器132可以包括第一電流電晶體TC1。例如，第一電流電晶體TC1可以是P通道MOS電晶體。第一電流電晶體TC1的閘極可以耦接到升壓節點BN，其源極可以耦接到第一電源電壓VDD1端子，並且其汲極可以耦接到第一輸出節點ON1。第一電流電晶體TC1可以藉由基於升壓節點BN的電壓準位而在第一電源電壓VDD1端子與第一輸出節點ON1之間形成電流路徑來將電流供應給第一輸出節點ON1。
第二電流驅動器142可以包括第二電流電晶體TC2。例如，第二電流電晶體TC2可以是P通道MOS電晶體。第二電流電晶體TC2的閘極可以耦接到第一輸出節點ON1，其源極可以耦接到第一電源電壓VDD1端子，並且其汲極可以耦接到第二輸出節點ON2。第二電流電晶體TC2可以藉由基於第一輸出節點ON1的電壓準位而在第一電源電壓VDD1端子與第二輸出節點ON2之間形成電流路徑來將電流供應給第二輸出節點ON2。
致能單元150可以包括致能電晶體TE。例如，致能電晶體TE可以是N通道MOS電晶體。致能電晶體TE的閘極可以接收致能訊號EN，其汲極可以耦接到公共節點CN，並且其源極可以耦接到第二電源電壓VDD2端子。在一個實施例中，第二電源電壓VDD2可以被修改為具有比第一電源電壓VDD1更高的電壓準位，第一輸入電晶體TI1和第二輸入電晶體TI2可以被修改為P通道MOS電晶 體，以及第一電流電晶體TC1和第二電流電晶體TC2可以被修改為N通道MOS電晶體。
圖2A示出了說明根據實施例的放大器電路200的配置的圖。放大器電路200可以包括與圖1中所示的放大器電路100相對應的元件。對於類似元件的重複描述被省略。放大器電路200的增益增強器231可以包括延遲單元261。延遲單元261可以耦接在第一輸出節點ON1與升壓節點BN之間。即使當第一輸出節點ON1的電壓準位改變時，延遲單元261也可以允許升壓節點BN的電壓準位在預定時間tD1之後根據第一輸出節點ON1的電壓準位而改變。因延遲單元261而來的延遲時間可以對應於預定時間tD1。延遲單元261可以包括耦接在第一輸出節點ON1與升壓節點BN之間的電阻器元件。
圖2B示出了根據一個實施例的增益增強器231A的電路圖。參考圖2B，增益增強器231可以包括延遲單元261和電容器262。如上所述，延遲單元261可以耦接在第一輸出節點ON1與升壓節點BN之間。電容器262可以進一步耦接在定位於延遲單元261與升壓節點BN之間的節點與第二電源電壓VDD2端子之間。例如，電容器262可以控制增益增強器231A的延遲量。例如，電容器262可以基於第二電源電壓VDD2的電壓準位來提升升壓節點BN的電壓準位。
圖3示出了說明圖2中所示的放大器電路200的操作的時序圖。下面參考圖1至圖3描述根據一個實施例的放大器電路200的操作。對於圖3，假設從第一輸出節點ON1藉由第一輸入單元110流到第二電源電壓VDD2端子的電流是第三電流Ia，以及從第一電源電壓VDD1端子藉由第一電流供應單元130流到第一輸出節點ON1的電流是第四電流Ib。例如，第四電流Ib可以與第一電流基本相同。在第一輸入訊號IN1保持在高電壓準位的穩態期間，第一輸出節點ON1的電 壓準位可以是穩態低電壓準位SL，以及第二輸出節點ON2的電壓準位可以是穩態高電壓準位SH。因為第一輸入訊號IN1的電壓準位是穩態，所以第一輸出節點ON1的電壓準位和升壓節點BN的電壓準位也可以是穩態。因此，第三電流Ia的量與第四電流Ib的量可以處於平衡狀態，並且第一輸出節點ON1的電壓準位可以保持在穩態低電壓準位SL。因為第二輸入訊號IN2具有與第一輸入訊號IN1相反的電平，所以第二輸出節點ON2可以保持在穩態高電壓準位SH，並且可以產生高電壓準位的輸出訊號OUT。
當第一輸入訊號IN1從高電壓準位變為低電壓準位時，第三電流Ia的量可以減小，並且第一輸出節點ON1的電壓準位可以增大，例如，增大到穩態高電壓準位SH。此時，升壓節點BN的電壓準位可以藉由延遲單元261而以預定時間tD1不改變。因此，由於第三電流Ia的量減小，但是第四電流Ib的量被保持，如粗箭頭所示，所以第一輸出節點ON1的電壓準位可以被提升到第一升壓高電壓準位BH1。當升壓節點BN的電壓準位在預定時間tD1之後根據第一輸出節點ON1的電壓準位被改變為高電壓準位時，第三電流Ia的量與第四電流Ib的量可以再次處於平衡狀態，並且第一輸出節點ON1的電壓準位可以是穩態高電壓準位SH。由於第一輸出節點ON1的電壓準位被提升，所以第二輸出節點ON2的電壓準位也可以被提升到第一升壓低電壓準位BL1，並且可以產生具有低電壓準位峰PL1的輸出訊號OUT。
當第一輸入訊號IN1從低電壓準位變為高電壓準位時，第三電流Ia的量可以增大，並且第一輸出節點ON1的電壓準位可以下降，例如，下降至穩態低電壓準位SL。此時，升壓節點BN的電壓準位可以藉由延遲單元261而以預定時間tD1不改變。因此，因為第三電流Ia的量增大，但是第四電流Ib的量被保持，如 粗箭頭所示，所以第一輸出節點ON1的電壓準位可以被提升到第一升壓低電壓準位BL1。當升壓節點BN的電壓準位在預定時間tD1之後根據第一輸出節點ON1的電壓準位被改變為低電壓準位時，第三電流Ia的量與第四電流Ib的量可以再次處於平衡狀態，並且第一輸出節點ON1的電壓準位可以是穩態低電壓準位SL。由於第一輸出節點ON1的電壓準位被提升，所以第二輸出節點ON2的電壓準位也可以被提升到第一升壓高電壓準位BH1，並且可以產生具有高電壓準位峰PH1的輸出訊號OUT。
圖4示出了說明根據實施例的放大器電路400的配置的圖。放大器電路400可以包括與圖1中所示的放大器電路100的元件相對應的元件。對於類似元件的重複描述被省略。放大器電路400的增益增強器431可以包括延遲單元461和電容器462。延遲單元461可以耦接在第一輸出節點ON1與升壓節點BN之間。即使當第一輸出節點ON1的電壓準位改變時，延遲單元461也可以允許升壓節點BN的電壓準位在預定時間tD2之後根據第一輸出節點ON1的電壓準位而改變。延遲單元461可以包括耦接在第一輸出節點ON1與升壓節點BN之間的電阻器元件。電容器462可以接收第一輸入訊號IN1。電容器462的一個端子可以接收第一輸入訊號IN1，並且電容器462的另一個端子可以耦接到升壓節點BN。電容器462可以基於第一輸入訊號IN1的電壓準位來提升升壓節點BN的電壓準位。當第一輸入訊號IN1的電壓準位改變時，電容器462可以將升壓節點BN的電壓準位提升到高電壓準位或低電壓準位。例如，當第一輸入訊號IN1從高電壓準位變為低電壓準位時，電容器462可以將升壓節點BN提升到低電壓準位，以及當第一輸入訊號IN1從低電壓準位變為高電壓準位時，電容器462可以將升壓節點BN提升到高電壓準位。因延遲單元461和電容器462而來的延遲時間可以對應於預定時間tD2。
圖5示出了說明圖4中所示的放大器電路400的操作的時序圖。下面參照圖1、圖4和圖5描述根據一個實施例的放大器電路400的操作。在圖5中，假設從第一輸出節點ON1藉由第一輸入單元110流到第二電源電壓VDD2端子的電流是第三電流Ia，以及從第一電源電壓VDD1端子藉由第一電流供應單元130流到第一輸出節點ON1的電流是第四電流Ib。在第一輸入訊號IN1保持在高電壓準位的穩態期間，第一輸出節點ON1的電壓準位可以是穩態低電壓準位SL，第二輸出節點ON2的電壓準位可以是穩態高電壓準位SH。因為第一輸入訊號IN1的電壓準位是穩態，所以第一輸出節點ON1的電壓準位和升壓節點BN的電壓準位也可以是穩態。因此，第三電流Ia的量與第四電流Ib的量可以是平衡狀態，並且第一輸出節點ON1的電壓準位可以保持在穩態低電壓準位SL。因為第二輸入訊號IN2具有與第一輸入訊號IN1相反的電壓準位，所以第二輸出節點ON2可以保持在穩態高電壓準位SH，並且可以產生高電壓準位的輸出訊號OUT。
當第一輸入訊號IN1從高電壓準位變為低電壓準位時，第三電流Ia的量可以減小，並且第一輸出節點ON1的電壓準位可以增大，例如，增大到穩態高電壓準位SH。此時，電容器462可以根據輸入訊號IN1的電壓準位變化而將升壓節點BN的電壓準位提升到低電壓準位。升壓節點BN的電壓準位可以藉由延遲單元461和電容器462而以預定時間tD2不改變。因此，第三電流Ia的量可以減小，但是第四電流Ib的量可以增大，如粗箭頭所示，因此第一輸出節點ON1的電壓準位可以被提升到第二升壓高電壓準位BH2。當升壓節點BN的電壓準位在預定時間tD2之後根據第一輸出節點ON1的電壓準位被改變為高電壓準位時，第三電流Ia的量與第四電流Ib的量可以再次處於平衡狀態，並且第一輸出節點ON1的電壓準位可以是穩態高電壓準位SH。由於第一輸出節點ON1的電壓準位被提升，所 以第二輸出節點ON2的電壓準位也可以被提升到第二升壓低電壓準位BL2，並且可以產生具有低電壓準位峰PL2的輸出訊號OUT。因為升壓節點BN藉由電容器462和第一輸入訊號IN1被提升，所以第二升壓高電平BH2可以大於圖3中所示的第一升壓高電壓準位BH1，以及輸出訊號OUT的低電壓準位峰PL2可以小於圖3中所示的輸出訊號OUT的低電壓準位峰PL1。
當第一輸入訊號IN1從低電壓準位變為高電壓準位時，第三電流Ia的量可以增大，並且第一輸出節點ON1的電壓準位可以下降，例如，下降至穩態低電壓準位SL。此時，電容器462可以將升壓節點BN的電壓準位提升到高電壓準位。升壓節點BN的電壓準位可以藉由延遲單元461和電容器462而以預定時間tD2不改變。因此，第三電流Ia的量可以增大，但是第四電流Ib的量可以減小，如粗箭頭所示，並且第一輸出節點ON1的電壓準位可以被提升到第二升壓低電壓準位BL2。當升壓節點BN的電壓準位在預定時間tD2之後根據第一輸出節點ON1的電壓準位被改變為低電壓準位時，第三電流Ia的量與第四電流Ib的量可以再次處於平衡狀態，並且第一輸出節點ON1的電壓準位可以是穩態低電壓準位SL。由於第一輸出節點ON1的電壓準位被提升，所以第二輸出節點ON2的電壓準位也可以被提升到第二升壓高電壓準位BH2，並且可以產生具有高電壓準位峰PH2的輸出訊號OUT。因為升壓節點BN藉由電容器462和第一輸入訊號IN1被提升，所以第二升壓低電壓準位BL2可以小於圖3中所示的第一升壓低電壓準位BL1，以及輸出訊號OUT的高電壓準位峰PH2可以大於圖3中所示的輸出訊號OUT的高電壓準位峰PH1。
圖6示出了說明根據實施例的半導體系統6的配置的圖。參考圖6，半導體系統6可以包括第一半導體裝置610和第二半導體裝置620。第一半導體裝 置610可以提供用於第二半導體裝置620的操作所需的各種控制訊號。第一半導體裝置610可以包括各種類型的主機裝置。例如，第一半導體裝置610可以是如下的主機裝置，諸如中央處理器(CPU)、圖形處理器(GPU)、多媒體播放器(MMP)、數位訊號處理器(DSP)、應用處理器(AP)和記憶體控制器。第二半導體裝置620可以是例如記憶裝置，並且記憶裝置可以包括揮發性記憶體和非揮發性記憶體。揮發性記憶體可以包括靜態隨機存取記憶體(SRAM)、動態RAM(DRAM)、同步DRAM(SDRAM)等，並且非揮發性記憶體可以包括唯讀記憶體(ROM)、可程式化ROM(PROM)、電子抹除式可複寫ROM(EEPROM)、可抹除程式化ROM(EPROM)、快閃記憶體、相變RAM(PRAM)、磁阻式RAM(MRAM)、可變電阻式記憶體RAM(RRAM)、鐵電RAM(FRAM)等。
第二半導體裝置620可以藉由匯流排630耦接到第一半導體裝置610。匯流排630可以是用於傳輸訊號TS的訊號傳輸路徑、鏈路或通道。匯流排630可以是單向匯流排或雙向匯流排。當匯流排是雙向匯流排時，第一半導體裝置610可以藉由匯流排630將訊號TS發送到第二半導體裝置620，或者藉由匯流排630接收從第二半導體裝置620發送的訊號TS。第二半導體裝置620可以藉由匯流排630將訊號TS發送到第一半導體裝置610，或者藉由匯流排630接收從第一半導體裝置610發送的訊號TS。在一個實施例中，藉由匯流排630傳輸的訊號TS可以是彼此具有互補關係的差動訊號對。在一個實施例中，藉由匯流排630傳輸的訊號TS可以是單端訊號。
第一半導體裝置610可以包括發送電路(TX)611和接收電路(RX)612。發送電路611可以耦接到匯流排630，並且藉由基於第一半導體裝置610的內部訊號來驅動匯流排630而將訊號TS發送到第二半導體裝置620。接收電路612可 以耦接到匯流排630，並且藉由匯流排630接收從第二半導體裝置620發送的訊號TS。接收電路612可以藉由對經由匯流排630傳輸的訊號TS執行差動放大來產生在第一半導體裝置610的內部使用的內部訊號。接收電路612可以包括圖1、圖2和圖4中所示的放大器電路100、200和400。第二半導體裝置620可以包括發送電路(TX)621和接收電路(RX)622。發送電路621可以耦接到匯流排630，並且藉由基於第二半導體裝置620的內部訊號來驅動匯流排630而將訊號TS發送到第一半導體裝置610。接收電路622可以耦接到匯流排630，並且藉由匯流排630接收從第一半導體裝置610發送的訊號TS。接收電路622可以藉由對經由匯流排630傳輸的訊號執行差動放大來產生在第二半導體裝置620內部使用的內部訊號。接收電路622可以包括圖1、圖2和圖4中所示的放大器電路100、200和400。
圖7示出了說明根據實施例的接收電路700的配置的圖。接收電路700可以應用於圖6中所示的接收電路612和622。參考圖7，接收電路700可以包括接收器710、第一放大器721、第一緩衝器722、第二放大器731和第二緩衝器732。接收器710可以接收第一訊號S1和第二訊號S2。第二訊號S2可以是第一訊號S1的互補訊號，並且第一訊號S1與第二訊號S2可以是差動訊號對。在一個實施例中，第一訊號S1可以是單端訊號，以及第二訊號S2可以是參考電壓，所述參考電壓具有與第一訊號S1的擺動範圍的中間電壓準位相對應的電壓準位。接收器710可以藉由對第一訊號S1與第二訊號S2執行差動放大來輸出第一接收訊號RS1和第二接收訊號RS2。圖1、圖2和圖4中示出的放大器電路100、200和400可以應用於接收器710。
第一放大器721可以接收第一接收訊號RS1和第二接收訊號RS2，並輸出第一放大訊號AS1。第一放大器721可以藉由對第一接收訊號RS1與第二 接收訊號RS2執行差動放大來產生第一放大訊號AS1。圖1、圖2和圖4中示出的放大器電路100、200和400可以應用於第一放大器721。第一緩衝器722可以藉由緩衝第一放大訊號AS1來產生第一輸出訊號O1。第一放大器721可以在第一接收訊號RS1的電壓準位和第二接收訊號RS2的電壓準位改變時藉由增大AC增益來提升第一放大訊號AS1的電壓準位，並且允許第一放大訊號AS1具有高電壓準位峰或低電壓準位峰。因此，第一緩衝器722可以藉由緩衝已提升的第一放大訊號AS1來產生具有精確電壓準位的第一輸出訊號O1。
第二放大器731可以接收第二接收訊號RS2和第一接收訊號RS1，並輸出第二放大訊號AS2。第二放大器731可以藉由對第二接收訊號RS2與第一接收訊號RS1執行差動放大來產生第二放大訊號AS2。圖1、圖2和圖4中示出的放大器電路100、200和400可以應用於第二放大器731。第二緩衝器732可以藉由緩衝第二放大訊號AS2來產生第二輸出訊號O2。第二放大器731可以在第二接收訊號RS2的電壓準位和第一接收訊號RS1的電壓準位改變時藉由增大AC增益來提升第二放大訊號AS2的電平，並且允許第二放大訊號AS2具有高電壓準位峰或低電壓準位峰。因此，第二緩衝器732可以藉由緩衝已提升的第二放大訊號AS2來產生具有精確電壓準位的第二輸出訊號O2。
本發明的上述實施例旨在說明而不是限制本申請。各種替代和等同物是可能的。本申請不受本文描述的實施例的限制。本申請也不限於任何特定類型的半導體裝置。鑒於本公開內容，其他添加、減少或修改是顯而易知的，並且落入所附請求項的範圍內。
100:放大器電路
110:第一輸入單元
120:第二輸入單元
130:第一電流供應單元
131:增益增強器
132:第一電流驅動器
140:第二電流供應單元
142:第二電流驅動器
150:致能單元
BN:升壓節點
CN:公共節點
EN:致能訊號
ON1:第一輸出節點
ON2:第二輸出節點
OUT:輸出訊號
IN1:第一輸入訊號
IN2:第二輸入訊號
TC1:第一電流電晶體
TC2:第二電流電晶體
TI1:第一輸入電晶體
TI2:第二輸入電晶體
TE:致能電晶體
VDD1:第一電源電壓
VDD2:第二電源電壓

Claims (16)

  1. 一種放大器電路，包括：第一輸入單元，被配置為基於第一輸入訊號改變第一輸出節點的電壓準位；第二輸入單元，被配置為基於第二輸入訊號改變第二輸出節點的電壓準位；第一電流供應單元，被配置為：基於所述第一輸出節點的電壓準位向所述第一輸出節點供應第一電流，以及被配置為：當所述第一輸出節點的電壓準位改變時，將所述第一輸出節點的電壓準位提升預定時間；和第二電流供應單元，被配置為基於所述第一輸出節點的電壓準位向所述第二輸出節點供應第二電流，其中，輸出訊號從所述第二輸出節點輸出，以及其中，所述第一電流供應單元被配置為：接收所述第一輸入訊號，並基於所述第一輸入訊號和所述第一輸出節點的電壓準位向所述第一輸出節點供應所述第一電流。
  2. 如請求項1所述的放大器電路，其中，所述第二輸入訊號是所述第一輸入訊號的互補訊號。
  3. 如請求項1所述的放大器電路，其中，所述第一電流供應單元包括：延遲單元，其耦接在所述第一輸出節點與升壓節點之間；和第一電流驅動器，被配置為基於所述升壓節點的電壓準位向所述第一輸出節點供應所述第一電流。
  4. 如請求項3所述的放大器電路，其中，所述預定時間對應於藉由所述延遲單元提供的延遲時間。
  5. 如請求項1所述的放大器電路，其中，所述第二電流供應單元包括第二電流驅動器，所述第二電流驅動器被配置為基於所述第一輸出節點的電壓準位向所述第二輸出節點供應所述第二電流。
  6. 如請求項1所述的放大器電路，其中，所述第一電流供應單元包括：延遲單元，其耦接在所述第一輸出節點與升壓節點之間；電容器，被配置為：接收所述第一輸入訊號，並基於所述第一輸入訊號改變所述升壓節點的電壓準位；和第一電流驅動器，被配置為基於所述升壓節點的電壓準位向所述第一輸出節點供應所述第一電流。
  7. 如請求項6所述的放大器電路，其中，所述預定時間對應於藉由所述延遲單元和所述電容器提供的延遲時間。
  8. 一種放大器電路，包括：第一輸入單元，被配置為基於第一輸入訊號改變第一輸出節點的電壓準位；第二輸入單元，被配置為基於第二輸入訊號改變第二輸出節點的電壓準位；第一電流驅動器，被配置為基於升壓節點的電壓準位向所述第一輸出節點供應第一電流；增益增強器，被配置為：基於所述第一輸出節點的電壓準位來改變所述升壓節點的電壓準位，以及被配置為：當所述第一輸出節點的電壓準位改變時，在預定時間之後改變所述升壓節點的電壓準位；和 第二電流驅動器，被配置為基於所述第一輸出節點的電壓準位向所述第二輸出節點供應第二電流，其中，輸出訊號從所述第二輸出節點輸出，以及其中，所述增益增強器還被配置為：接收所述第一輸入訊號，並基於所述第一輸入訊號和所述第一輸出節點的電壓準位來改變所述升壓節點的電壓準位。
  9. 如請求項8所述的放大器電路，其中，所述第二輸入訊號是所述第一輸入訊號的互補訊號。
  10. 如請求項8所述的放大器電路，其中，所述增益增強器包括延遲單元，所述延遲單元被耦接在所述第一輸出節點與所述升壓節點之間。
  11. 如請求項10所述的放大器電路，其中，所述預定時間對應於藉由所述延遲單元提供的延遲時間。
  12. 如請求項8所述的放大器電路，其中，所述增益增強器包括：延遲單元，其耦接在所述第一輸出節點與所述升壓節點之間；和電容器，被配置為基於所述第一輸入訊號來改變所述升壓節點的電壓準位。
  13. 如請求項12所述的放大器電路，其中，所述預定時間對應於藉由所述延遲單元和所述電容器提供的延遲時間。
  14. 一種放大器電路，包括：第一電流電晶體，被配置為基於升壓節點的電壓準位向第一輸出節點供應第一電源電壓；電阻器元件，其耦接在所述第一輸出節點與所述升壓節點之間；第二電流電晶體，被配置為基於所述第一輸出節點的電壓準位向第二輸出節點供應所述第一電源電壓； 第一輸入電晶體，被配置為基於第一輸入訊號而在所述第一輸出節點與第二電源電壓端子之間形成電流路徑；第二輸入電晶體，被配置為基於第二輸入訊號而在所述第二輸出節點與所述第二電源電壓端子之間形成電流路徑；和致能電晶體，其被配置為基於致能訊號將所述第一輸入電晶體和所述第二輸入電晶體耦接到所述第二電源電壓端子，其中，輸出訊號從所述第二輸出節點輸出。
  15. 如請求項14所述的放大器電路，其中，所述第二輸入訊號是所述第一輸入訊號的互補訊號。
  16. 如請求項14所述的放大器電路，還包括電容器，其中，所述電容器的第一端子接收所述第一輸入訊號，並且所述電容器的第二端子耦接到所述升壓節點。
TW108118246A 2018-06-18 2019-05-27 放大器電路以及使用其的半導體裝置和半導體系統 TWI810306B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180069535A KR102541995B1 (ko) 2018-06-18 2018-06-18 증폭 회로, 이를 이용하는 반도체 장치 및 반도체 시스템
KR10-2018-0069535 2018-06-18

Publications (2)

Publication Number Publication Date
TW202002506A TW202002506A (zh) 2020-01-01
TWI810306B true TWI810306B (zh) 2023-08-01

Family

ID=68840392

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108118246A TWI810306B (zh) 2018-06-18 2019-05-27 放大器電路以及使用其的半導體裝置和半導體系統

Country Status (4)

Country Link
US (2) US10958225B2 (zh)
KR (1) KR102541995B1 (zh)
CN (1) CN110620555B (zh)
TW (1) TWI810306B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182526A (en) * 1991-07-18 1993-01-26 Linear Technology Corporation Differential input amplifier stage with frequency compensation
US20040008086A1 (en) * 2002-07-12 2004-01-15 Texas Instruments Incorporated Amplifier gain boost circuitry and method
US20100148871A1 (en) * 2008-12-11 2010-06-17 Samsung Electro-Mechanics Company Systems and methods for an adaptive bias circuit for a differential power amplifier
US20110074510A1 (en) * 2007-12-18 2011-03-31 Micron Technology, Inc. Symmetrically operating single-ended input buffer devices and methods
TWI405404B (zh) * 2006-04-13 2013-08-11 Magnachip Semiconductor Ltd 運算放大器
US20170373654A1 (en) * 2016-06-24 2017-12-28 STMicrolelectronics S.r.I. System and Method for a Multistage Operational Amplifier

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0840951B1 (en) * 1996-05-22 2001-10-04 Koninklijke Philips Electronics N.V. Amplifier with active-bootstrapped gain-enhancement technique
FR2824680A1 (fr) * 2001-05-14 2002-11-15 St Microelectronics Sa Amplificateur differentiel comportant un dispositif de deverouillage
US7622986B2 (en) 2005-08-26 2009-11-24 Micron Technology, Inc. High performance input receiver circuit for reduced-swing inputs
KR20070115054A (ko) * 2006-05-30 2007-12-05 주식회사 하이닉스반도체 반도체 메모리의 차동 증폭기
US7724092B2 (en) 2007-10-03 2010-05-25 Qualcomm, Incorporated Dual-path current amplifier
US8629726B1 (en) 2011-04-29 2014-01-14 Bae Systems Information And Electronic Systems Integration Inc. High-performance amplifier for transducer array input unit cell
TWI525985B (zh) * 2014-04-03 2016-03-11 A power amplifier circuit that dynamically adjusts the gain
US9148087B1 (en) * 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
US9641138B2 (en) * 2015-04-09 2017-05-02 Analog Devices, Inc. Multipath feedforward band pass amplifier
US9817416B2 (en) * 2015-08-17 2017-11-14 Skyworks Solutions, Inc. Apparatus and methods for programmable low dropout regulators for radio frequency electronics
US20170148495A1 (en) 2015-11-20 2017-05-25 Micron Technology, Inc. Input receiver circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182526A (en) * 1991-07-18 1993-01-26 Linear Technology Corporation Differential input amplifier stage with frequency compensation
US20040008086A1 (en) * 2002-07-12 2004-01-15 Texas Instruments Incorporated Amplifier gain boost circuitry and method
TWI405404B (zh) * 2006-04-13 2013-08-11 Magnachip Semiconductor Ltd 運算放大器
US20110074510A1 (en) * 2007-12-18 2011-03-31 Micron Technology, Inc. Symmetrically operating single-ended input buffer devices and methods
US20100148871A1 (en) * 2008-12-11 2010-06-17 Samsung Electro-Mechanics Company Systems and methods for an adaptive bias circuit for a differential power amplifier
US20170373654A1 (en) * 2016-06-24 2017-12-28 STMicrolelectronics S.r.I. System and Method for a Multistage Operational Amplifier

Also Published As

Publication number Publication date
US20190386623A1 (en) 2019-12-19
KR102541995B1 (ko) 2023-06-12
US10958225B2 (en) 2021-03-23
CN110620555B (zh) 2023-03-28
US20210167742A1 (en) 2021-06-03
US11855596B2 (en) 2023-12-26
KR20190142525A (ko) 2019-12-27
TW202002506A (zh) 2020-01-01
CN110620555A (zh) 2019-12-27

Similar Documents

Publication Publication Date Title
TW201802809A (zh) 電壓產電電路
CN106487375B (zh) 缓冲器电路、接收器和使用接收器的系统
US11233500B1 (en) Clock distribution network, a semiconductor apparatus and a semiconductor system using the same
KR20150075721A (ko) 입력 버퍼와 입력 버퍼를 포함하는 플래쉬 메모리 장치
TW201947879A (zh) 放大器及使用該放大器的接收電路、半導體裝置和系統
JP2007221789A (ja) 回路、及び、半導体装置の動作方法
KR100416625B1 (ko) 기준전압 변동을 감소시키는 차동 타입의 입출력 버퍼
TWI810306B (zh) 放大器電路以及使用其的半導體裝置和半導體系統
US9590625B2 (en) Interface circuit including buffer circuit for high speed communication, semiconductor apparatus and system including the same
TWI495265B (zh) 用於產生延遲行選擇信號的記憶裝置和信號延遲電路
TWI662790B (zh) 能夠改善放大性能的緩衝電路
TWI778168B (zh) 緩衝電路、包括該緩衝電路的時脈分頻電路和包括該緩衝電路的半導體裝置
US10783097B1 (en) Receiver, receiving circuit, semiconductor apparatus, and semiconductor system including the receiver
US10529411B2 (en) Buffer circuit, semiconductor apparatus and system using the same
US20180375544A1 (en) Receiving device, transmitting device, and semiconductor device and system using the same
TWI772490B (zh) 接收電路和使用該接收電路的積體電路系統
CN110164491B (zh) 缓冲电路以及包括缓冲电路的半导体装置和系统
JP5591387B2 (ja) 記憶装置
TWI545584B (zh) 位準下降移位器
KR102679071B1 (ko) 버퍼 회로, 이를 이용하는 반도체 장치 및 시스템
JP2015070521A (ja) 半導体装置