TWI662790B - 能夠改善放大性能的緩衝電路 - Google Patents

能夠改善放大性能的緩衝電路 Download PDF

Info

Publication number
TWI662790B
TWI662790B TW104126124A TW104126124A TWI662790B TW I662790 B TWI662790 B TW I662790B TW 104126124 A TW104126124 A TW 104126124A TW 104126124 A TW104126124 A TW 104126124A TW I662790 B TWI662790 B TW I662790B
Authority
TW
Taiwan
Prior art keywords
reference voltage
level
buffer circuit
amplified
current path
Prior art date
Application number
TW104126124A
Other languages
English (en)
Other versions
TW201622352A (zh
Inventor
李東憲
黃珍夏
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201622352A publication Critical patent/TW201622352A/zh
Application granted granted Critical
Publication of TWI662790B publication Critical patent/TWI662790B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
    • H03F1/308—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers using MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

一種緩衝電路，可以包括放大參考電壓產生單元和放大單元。放大參考電壓產生單元可以產生放大參考電壓。放大參考電壓產生單元被配置為基於輸出信號的位準來改變放大參考電壓的位準。放大單元可以透過差分地放大輸入信號和放大參考電壓來產生輸出信號。

Description

能夠改善放大性能的緩衝電路
本發明主張的優先權為在2014年12月5日在韓國智慧財產權局提出的申請案，其韓國申請號為10-2014-0174450，在此併入其全部參考內容。
各種實施例總體上關於一種半導體裝置，更具體地講，關於一種用於放大輸入信號的緩衝電路。
緩衝電路是指被配置為感測並放大輸入信號並且產生輸出信號的電路。包括半導體裝置的電子設備可以於在內部元件或外部元件之間傳送和接收信號的同時進行操作。可以透過緩衝電路更準確地執行信號的傳送和接收。緩衝電路可以將小振幅信號複製或轉換為大振幅信號。
隨著電子設備的集成度和功耗的提高，在電子設備中使用的電源電壓的位準持續地減小。當電源電壓的位準減小時，在電子設備的內部元件之間或外部元件與電子設備之間傳送的信號的振幅也減小。因此，信號的波形對於流程、電壓或溫度變化會變得敏感，並且會更容易出現信號失真。因此，為了使電路出現準確的信號傳送和接收，緩衝電路的操作穩定性是最重要的因素之一。
通常使用的緩衝電路是差分放大緩衝電路。差分放大緩衝電路可以將輸入信號與參考信號比較，並放大輸入信號與參考信號之間的電壓位準 差。由於差分放大緩衝電路放大輸入信號與參考信號之間的電壓差，因此輸入信號與參考信號之間的電壓差成為用於確定緩衝電路的增益和放大速度的重要因素。
在實施例中，一種緩衝電路可以包括：放大參考電壓產生單元，被配置為接收輸出信號並且產生放大參考電壓。放大參考電壓產生單元被配置為基於輸出信號的位準來改變放大參考電壓的位準。緩衝電路可以包括：放大單元，被配置為透過差分地放大輸入信號和放大參考電壓來產生輸出信號。
在實施例中，一種緩衝電路可以包括：放大參考電壓產生單元，被配置為產生具有固定位準的第一參考電壓以及具有可變位準的第二參考電壓，可變位準根據輸出信號的位準而改變。緩衝電路可以包括：第一輸入單元，被配置為接收輸入信號並且在電源電壓與接地電壓之間形成電流路徑。緩衝電路可以包括：第二輸入單元，被配置為接收第一參考電壓和第二參考電壓並且在電源電壓與接地電壓之間形成電流路徑，第二輸入單元耦接至輸出節點。
在實施例中，一種緩衝電路可以包括：放大參考電壓產生單元，被配置為接收輸出信號並且產生放大參考電壓。放大參考電壓產生單元被配置為基於輸出信號的位準來改變放大參考電壓的位準。緩衝電路可以包括：第一放大級，被配置為透過差分地放大輸入信號和放大參考電壓來產生第一放大信號對。緩衝電路可以包括：第二放大級，被配置為透過差分地放大第一放大信號對來產生輸出信號。
5‧‧‧緩衝電路
100‧‧‧放大參考電壓產生單元
110‧‧‧內部參考電壓產生單元
111‧‧‧分壓器
112‧‧‧位準選擇器
200‧‧‧放大單元
210‧‧‧第一輸入單元
220‧‧‧第二輸入單元
221‧‧‧第一電流路徑形成單元
222‧‧‧第二電流路徑形成單元
230‧‧‧致能單元
500‧‧‧放大參考電壓產生單元
600‧‧‧第一放大級
610‧‧‧第一放大單元
611‧‧‧致能單元
612‧‧‧第一輸入單元
613‧‧‧第二輸入單元
614‧‧‧第一載入單元
615‧‧‧第二載入單元
700‧‧‧第二放大級
710‧‧‧第二放大單元
711‧‧‧第三輸入單元
712‧‧‧第四輸入單元
713‧‧‧電流鏡
720‧‧‧限幅器
1000‧‧‧系統
1100‧‧‧中央處理單元
1150‧‧‧晶片組
1200‧‧‧記憶體控制器
1250‧‧‧I/O匯流排
1300‧‧‧硬碟驅動控制器
1350‧‧‧記憶體裝置
1410‧‧‧I/O設備(滑鼠)
1420‧‧‧I/O設備(視頻顯示器)
1430‧‧‧I/O設備(鍵盤)
1450‧‧‧內部硬碟驅動器
BIAS‧‧‧偏壓信號
DVD‧‧‧降壓
IN‧‧‧輸入信號
NA‧‧‧節點
NB‧‧‧輸出節點
ND1‧‧‧第一分隔節點
ND2‧‧‧第二分隔節點
ND3‧‧‧第三分隔節點
OUT‧‧‧輸出信號
OUT1‧‧‧第一放大信號
OUTB‧‧‧反向信號
OUT1B‧‧‧第一放大信號
V1‧‧‧差
V2‧‧‧差
VD‧‧‧正常電壓
VDD‧‧‧電源電壓
VREF‧‧‧參考電壓
VREFEX‧‧‧第一參考電壓
VREFINT‧‧‧第二參考電壓
VREFOUT‧‧‧放大參考電壓
VSS‧‧‧接地電壓
Ru‧‧‧電阻器
UI‧‧‧單位間隔
UVD‧‧‧升壓
TR1‧‧‧第一電晶體
TR2‧‧‧第二電晶體
TR3‧‧‧第三電晶體
TR4‧‧‧第四電晶體
tN‧‧‧特定時間
α‧‧‧位準
β‧‧‧位準
γ‧‧‧位準
〔圖1〕是示出根據實施例的緩衝電路的配置的示例的代表的示意圖。
〔圖2〕是示出圖1中示出的第二輸入單元和放大參考電壓產生單元的配置的示例的代表的示意圖。
〔圖3〕是示出圖2中示出的內部參考電壓產生單元的配置的示例的代表的示意圖。
〔圖4A〕是示出普通緩衝電路的操作的示例的代表的示意圖。
〔圖4B〕是示出根據實施例的緩衝電路的操作的示例的代表的示意圖。
〔圖5〕是示出根據實施例的緩衝電路的配置的示例的代表的示意圖。
〔圖6〕示出了採用根據以上參照圖1-3和圖4B-5所討論的各種實施例的緩衝電路的系統的代表示例的方塊圖。
在下文中，將在下面參照附圖透過實施例的各種示例來描述根據本公開的緩衝電路。
各種實施例可以針對能夠利用參考電壓來差分地放大輸入信號的緩衝電路。參考電壓可以根據緩衝電路的輸出信號而改變。
參照圖1，根據實施例的緩衝電路1可以包括放大參考電壓產生單元100和放大單元200。放大參考電壓產生單元100可以接收輸出信號OUT。放大參考電壓產生單元100可以產生放大參考電壓VREFOUT。放大參考電壓產生單元100可以產生具有位準的放大參考電壓VREFOUT。由放大參考電壓產生 單元100產生的放大參考電壓VREFOUT的位準可以根據輸出信號OUT的位準而改變。例如，當輸出信號OUT具有高位準時，放大參考電壓產生單元100可以產生具有更高電壓位準的放大參考電壓VREFOUT。例如，當輸出信號OUT具有低位準時，放大參考電壓產生單元100可以產生具有更低電壓位準的放大參考電壓VREFOUT。
放大單元200可以接收輸入信號IN和放大參考電壓VREFOUT。 放大單元200可以產生輸出信號OUT。放大單元200可以透過差分地放大輸入信號IN和放大參考電壓VREFOUT來產生輸出信號OUT。放大單元200可以將輸入信號IN的位準與放大參考電壓VREFOUT的位準比較，並且可以根據比較結果來確定輸出信號OUT的位準。例如，當輸入信號IN具有比放大參考電壓VREFOUT高的位準時，放大單元200可以產生具有高位準的輸出信號OUT。 例如，當輸入信號IN具有比放大參考電壓VREFOUT低的位準時，放大單元200可以產生具有低位準的輸出信號OUT。
參照圖1，放大單元200可以包括第一輸入單元210和第二輸入 單元220。第一輸入單元210可以接收輸入信號IN，並且回應於輸入信號IN在電源電壓VDD與接地電壓VSS之間形成電流路徑。第二輸入單元220可以接收放大參考電壓VREFOUT，並且回應於放大參考電壓VREFOUT在電源電壓VDD與接地電壓VSS之間形成電流路徑。
放大單元200還可以包括致能單元230。致能單元230可以接收偏壓信號BIAS。偏壓信號BIAS可以被致能單元230使用以致能放大單元200。偏壓信號BIAS可以具有任意的電壓位準。例如，偏壓信號BIAS可以具有與電源電壓VDD對應的電壓位準。致能單元230可以形成放大單元200的電流路徑 來致能放大單元200。致能單元230可以耦接至第一輸入單元210和第二輸入單元220。致能單元230可以在第一輸入單元210和第二輸入單元220與接地電壓VSS之間形成電流路徑。
參照圖1，第一輸入單元210可以包括第一電晶體TR1。第一電 晶體TR1可以具有被配置為接收輸入信號IN的閘極。第一電晶體TR1可以具有經由電阻器(即，見圖1)耦接至電源電壓VDD的汲極。第一電晶體TR1可以具有耦接至節點NA的源極。第一電晶體TR1可以回應於輸入信號IN在電源電壓VDD與節點NA之間形成電流路徑。隨著輸入信號IN的電壓位準增大，第一電晶體TR1可以形成更大量的電流可以流過的電流路徑。致能單元230可以包括第二電晶體TR2。第二電晶體TR2可以具有被配置為接收偏壓信號BIAS的閘極。第二電晶體TR2可以具有耦接至節點NA的汲極。第二電晶體TR2可以具有耦接至接地電壓VSS的源極。第二電晶體TR2可以回應於偏壓信號BIAS而導通，並且可以在節點NA與接地電壓VSS之間形成電流路徑。
圖2是示出圖1中示出的第二輸入單元220和放大參考電壓產 生單元100的配置的示例的代表的示意圖。參照圖1和圖2，放大參考電壓VREFOUT可以包括第一參考電壓VREFEX和第二參考電壓VREFINT。第一參考電壓VREFEX可以具有固定的位準而與輸出信號OUT的位準無關。第二參考電壓VREFINT可以具有位準。第二參考電壓VREFINT的位準可以根據輸出信號OUT的位準而改變。第一參考電壓VREFEX可以包括從其中設置有緩衝電路1的半導體裝置的外部接收的外部參考電壓。放大參考電壓產生單元100可以接收外部參考電壓，並且將接收的電壓提供為第一參考電壓VREFEX。放大參考電壓產生單元100可以包括內部參考電壓產生單元110。內部參考電壓產 生單元110可以接收輸出信號OUT。內部參考電壓產生單元110可以產生第二參考電壓VREFINT。內部參考電壓產生單元110可以產生具有電壓位準的第二參考電壓VREFINT。第二參考電壓VREFINT的電壓位準可以根據輸出信號OUT的位準而改變。例如，當輸出信號OUT具有高位準時，內部參考電壓產生單元110可以產生具有更高位準的第二參考電壓VREFINT。例如，當輸出信號OUT具有低位準時，內部參考電壓產生單元110可以產生具有更低位準的第二參考電壓VREFINT。內部參考電壓產生單元110可以回應於輸出信號OUT來將第二參考電壓VREFINT的位準改變為三個不同的電壓位準。例如，在未產生輸出信號OUT的高阻抗狀態下，內部參考電壓產生單元110可以將正常電壓提供為第二參考電壓VREFINT。例如，當輸出信號OUT具有高位準時，內部參考電壓產生單元110可以將具有比正常電壓高的位準的升壓(up voltage)提供為第二參考電壓VREFINT。例如，當輸出信號OUT具有低位準時，內部參考電壓產生單元110可以將具有比正常電壓低的位準的降壓(down voltage)提供為第二參考電壓VREFINT。
第二輸入單元220可以接收第一參考電壓VREFEX和第二參考 電壓VREFINT。第二輸入單元220可以回應於第一參考電壓VREFEX和第二參考電壓VREFINT來形成電流路徑。第二輸入單元220可以包括第一電流路徑形成單元221和第二電流路徑形成單元222。第一電流路徑形成單元221可以回應於第一參考電壓VREFEX在輸出節點NB與節點NA之間形成電流路徑。第二電流路徑形成單元222可以回應於第二參考電壓VREFINT在輸出節點NB與節點NA之間形成電流路徑。
第一電流路徑形成單元221可以包括第三電晶體TR3。第三電 晶體TR3可以具有被配置為接收第一參考電壓VREFEX的閘極。第三電晶體TR3可以具有耦接至輸出節點NB的汲極。第三電晶體TR3可以具有耦接至節點NA的源極。第三電晶體TR3可以回應於第一參考電壓VREFEX在輸出節點NB與節點NA之間形成電流路徑。第二電流路徑形成單元222可以包括第四電晶體TR4。第四電晶體TR4可以具有被配置為接收第二參考電壓VREFINT的閘極。第四電晶體TR4可以具有耦接至輸出節點NB的汲極。第四電晶體TR4可以具有耦接至節點NA的源極。第四電晶體TR4可以回應於第二參考電壓VREFINT在輸出節點NB與節點NA之間形成電流路徑。隨著第二參考電壓VREFINT的位準增大，第四電晶體TR4可以形成更大量的電流可以流過的電流路徑。
圖3是示出圖2中示出的內部參考電壓產生單元110的配置的 示例的代表的示意圖。內部參考電壓產生單元110可以包括分壓器111和位準選擇器112。分壓器111可以包括多個單元電阻器Ru。多個單元電阻器Ru可以串聯耦接在電源電壓VDD與接地電壓VSS之間。分壓器111可以經由耦接至相應單元電阻器Ru的節點來輸出具有不同位準的電壓。分壓器111可以經由第一分隔節點ND1至第三分隔節點ND3來分別輸出正常電壓VD、升壓UVD和降壓DVD。正常電壓VD可以從第一分隔節點ND1輸出。正常電壓VD可以具有與電源電壓VDD的位準的一半對應的電壓位準。正常電壓VD可以具有與第一參考電壓VREFEX基本上相同的電壓位準。升壓UVD可以從第二分隔節點ND2輸出。升壓UVD可以具有電壓位準。升壓UVD可以具有比正常電壓VD高出由一個單元電阻器分去的電壓位準的電壓位準。降壓DVD可以從第三分隔節點ND3輸出。降壓DVD可以具有比正常電壓VD低出由一個單元電阻器分去的電 壓位準的電壓位準。
位準選擇器112可以回應於輸出信號OUT來將正常電壓VD、 升壓UVD或降壓DVD中的其中一個提供為第二參考電壓VREFINT。例如，當輸出信號OUT處於高阻抗狀態時，位準選擇器112可以將正常電壓VD提供為第二參考電壓VREFINT。例如，當輸出信號OUT處於高位準時，位準選擇器112可以將升壓UVD提供為第二參考電壓VREFINT。例如，當輸出信號OUT處於低位準時，位準選擇器112可以將降壓DVD提供為第二參考電壓VREFINT。
圖4A是示出普通緩衝電路的操作的示例的代表的示意圖。圖 4B是示出根據實施例的緩衝電路1的操作的示例的代表的示意圖。在圖4A和圖4B中，“0”可以表示邏輯低位準，“1”可以表示邏輯高位準。參照圖1至圖4B，可以如下描述根據實施例的緩衝電路1的操作。在圖4A中，實線可以表示輸入信號IN的理想位準變化。在圖4A中，點劃線可以表示根據緩衝電路的偏移的輸入信號IN的實際位準變化。在圖4A中，虛線可以表示具有固定位準的參考電壓VREF。普通緩衝電路可以差分地放大輸入信號IN和具有恆定位準的參考電壓VREF，而與輸出信號OUT的位準無關。如圖4A中所示，當緩衝電路接收在低位準與高位準之間交替變化的輸入信號IN時，由緩衝電路實際接收的輸入信號IN必然具有比理想狀態下明顯要低的位準。在特定時間tN處，由緩衝電路接收的輸入信號IN與參考電壓VREF的電壓位準之間的差V1可以變得相對小。因此，緩衝電路感測和放大輸入信號IN的時間可以被延遲。此外，不能精確地執行放大操作。
參照圖4B，實線可以表示輸入信號IN的理想位準變化。在圖 4B中，點劃線可以表示輸入信號IN的實際位準變化。在圖4B中，虛線可以表示參考放大電壓VREFOUT的位準變化。根據實施例的緩衝電路1可以差分地放大輸入信號IN和具有回應於輸出信號OUT而改變的位準的放大參考電壓VREFOUT。輸入信號IN的理想位準變化和實際位準變化可以與圖4A中示出的相同。然而，放大參考電壓VREFOUT的位準可以在產生輸出信號OUT時改變。 緩衝電路接收特定輸入信號IN並產生與特定輸入信號對應的輸出信號OUT所在期間的時間可以短於單位間隔UI。在初始階段，當未產生輸出信號OUT時，放大參考電壓VREFOUT可以保持與正常電壓VD對應的位準α。當低位準輸出信號OUT透過在第一單位間隔UI施加的輸入信號IN而產生時，放大參考電壓VREFOUT的位準可以變為與降壓DVD對應的位準β。當高位準輸出信號OUT透過在第三單位間隔UI施加的輸入信號IN而產生時，放大參考電壓VREFOUT的位準可以變為與升壓UVD對應的位準γ。因此，在與圖4A相同的特定時間tN處，輸入信號IN與放大參考電壓VREFOUT之間的電壓位準差V2可以大於圖4A的示例。因此，由於緩衝電路1感測和放大輸入信號IN的時間提前，因此緩衝電路1可以執行精確的放大操作。
圖5是示出根據實施例的緩衝電路5的配置的示例的代表的示 意圖。參照圖5，緩衝電路5可以包括放大參考電壓產生單元500、第一放大級600和第二放大級700。放大參考電壓產生單元500可以具有與圖1的放大參考電壓產生單元100基本上相同的配置。放大參考電壓產生單元500可以接收輸出信號OUT。放大參考電壓產生單元500可以產生放大參考電壓VREFOUT。 放大參考電壓VREFOUT可以包括第一參考電壓VREFEX和第二參考電壓VREFINT。放大參考電壓產生單元500可以從外部參考電壓產生第一參考電壓 VREFEX，並且可以產生具有位準的第二參考電壓VREFIN。第二參考電壓VREFIN的位準可以根據輸出信號OUT的位準變化而變化。
第一放大級600可以差分地放大輸入信號IN和放大參考電壓 VREFOUT。第一放大級600可以產生第一放大信號對OUT1和OUT1B。第一放大級600可以包括第一放大單元610。第一放大單元610除載入單元以外可以具有與圖1的放大單元200基本上相同的配置。第一放大單元610可以包括致能單元611、第一輸入單元612和第二輸入單元613。第一放大單元610可以包括第一載入單元614和第二載入單元615。致能單元611可以回應於偏壓信號BIAS來致能第一放大單元610。致能單元611可以耦接在第一輸入單元612和第二輸入單元613與接地電壓VSS之間。第一輸入單元612可以接收輸入信號IN並且可以形成電流路徑。第一輸入單元612可以耦接在第一載入單元614與致能單元611之間。第一放大信號OUT1B可以從第一輸入單元612與第一載入單元614之間的節點產生。第二輸入單元613可以接收第一參考電壓VREFEX和第二參考電壓VREFINT並且形成電流路徑。第二輸入單元613可以耦接在第二載入單元615與致能單元611之間。第一放大信號OUT1可以從第二輸入單元613與第二載入單元615之間的節點產生。第一載入單元614可以包括耦接在電源電壓VDD與第一輸入單元612之間的電晶體。第一載入單元614可以被配置為接收第一放大信號OUT1B。第二載入單元615可以包括耦接在電源電壓VDD與第二輸入單元613之間的電晶體。第二載入單元615可以被配置為接收第一放大信號OUT1。
第二放大級700可以差分地放大第一放大信號對OUT1和 OUT1B，並且產生輸出信號OUT。第二放大級700可以包括第二放大單元710 和限幅器720。第二放大單元710可以包括第三輸入單元711、第四輸入單元712和電流鏡713。第三輸入單元711可以接收第一放大信號OUT1B。第三輸入單元711可以在電源電壓VDD與電流鏡713之間形成電流路徑。第四輸入單元712可以接收第一放大信號OUT1。第四輸入單元712可以在電源電壓VDD與電流鏡713之間形成電流路徑。電流鏡713可以耦接在第三輸入單元711和第四輸入單元712與接地電壓VSS之間。輸出信號OUT的反向信號OUTB可以從第四輸入單元712與電流鏡713之間的節點輸出。限幅器720可以接收輸出信號的反相信號OUTB並且產生輸出信號OUT。限幅器720可以耦接在位於第四輸入單元712與電流鏡713之間的節點、電源電壓VDD和接地電壓VSS之間。
緩衝電路5可以比較並放大具有位準的放大參考電壓 VREFOUT。在第一放大級600，放大參考電壓VREFOUT(即，第一參考電壓VREFEX和第二參考電壓VREFINT)的位準可以根據輸入信號IN和輸出信號OUT而改變。緩衝電路5可以確保輸入信號IN與放大參考電壓VREFOUT之間的充分的電壓位準差。因此，緩衝電路5的整個增益可以增大，緩衝電路5的操作速度可以得到改善。
以上討論的緩衝電路(見圖1-3和圖4B-5)具體地用在記憶體 件、處理器和電腦系統的設計中。例如，參照圖6，示出了採用根據各種實施例的緩衝電路的系統的方塊圖，該系統總體上由附圖標記1000表示。系統1000可以包括一個或更多個處理器或中央處理單元(CPU,central processing unit)1100。CPU 1100可以單獨使用或與其他CPU結合使用。雖然CPU 1100將主要以單數提及，但是本發明所屬技術領域具有通常知識者將理解的是，可以實施具有任意數目的物理或邏輯CPU的系統1000。
晶片組1150可以可操作地耦接至CPU 1100。晶片組1150是CPU 1100和系統1000的其他元件之間的信號的通信路徑，系統1000的其他元件可以包括記憶體控制器1200、輸入/輸出(I/O,input/output)匯流排1250和硬碟驅動控制器1300。根據系統1000的配置，可以經由晶片組1150傳送若干不同信號中的任意一種，本領域技術人員將理解的是，在不改變系統的根本性質的情況下，可以容易地調整貫穿系統1000的信號的路徑。
如上所述，記憶體控制器1200可以可操作地耦接至晶片組1150。 記憶體控制器1200可以包括以上參照圖1-3和圖4B-5所討論的至少一個緩衝電路。因此，記憶體控制器1200可以經由晶片組1150接收從CPU 1100提供的請求。在可替選的實施例中，記憶體控制器1200可以被集成到晶片組1150中。 記憶體控制器1200可以可操作地耦接至一個或更多個記憶體裝置1350。在實施例中，記憶體裝置1350可以包括以上參照圖1-3和圖4B-5所討論的至少一個緩衝電路，記憶體裝置1350可以包括用於限定多個記憶體單元的多個字元線和多個位元線。記憶體裝置1350可以是若干工業標準記憶體類型中的任意一種，包括但不限於單列直插記憶體模組(SIMM,single inline memory module)和雙列直插記憶體模組(DIMM,dual inline memory module)。此外，記憶體裝置1350可以透過儲存指令和資料二者而有助於外部資料儲存設備的安全移除。
晶片組1150也可以耦接至I/O匯流排1250。I/O匯流排1250可 以用作信號從晶片組1150至I/O設備1410、1420和1430的通信路徑。I/O設備1410、1420和1430可以包括滑鼠1410、視頻顯示器1420或鍵盤1430。I/O匯流排1250可以利用若干通信協議中的任意一種與I/O設備1410、1420和1430通信。此外，I/O匯流排1250可以集成到晶片組1150中。
硬碟驅動控制器1300(即，內部硬碟驅動器)也可以可操作地 耦接至晶片組1150。硬碟驅動控制器1300可以用作晶片組1150與一個或更多個內部硬碟驅動器1450之間的通信路徑。內部硬碟驅動器1450可以透過儲存指令和資料二者而有助於外部資料儲存設備的斷開。硬碟驅動控制器1300和內部硬碟驅動器1450可以利用幾乎任何類型的通信協議(包括上面關於I/O匯流排1250提及的所有通信協議)彼此通信或與晶片組1150通信。
要注意的是，上面參照圖6描述的系統1000只是採用上面參照圖1-3和圖4B-5所討論的緩衝電路的系統的一個示例。在可替選的實施例中，諸如行動電話或數位照相機，元件可以與圖6中示出的實施例不同。
雖然以上描述了某些實施例，但是本發明所屬技術領域具有通常知識者將理解的是，描述的實施例僅是示例。因此，本文中描述的緩衝電路不應當基於描述的實施例而受到限制。更確切地說，本文中描述的緩衝電路應僅根據在結合以上描述和附圖時的所附申請專利範圍來限制。

Claims (20)

  1. 一種緩衝電路，包括：放大參考電壓產生單元，被配置為接收輸出信號，產生放大參考電壓，以及基於輸出信號的位準來改變放大參考電壓的位準；以及放大單元，被配置為透過差分地放大輸入信號和放大參考電壓來產生輸出信號。
  2. 如請求項1所述的緩衝電路，其中，放大參考電壓產生單元在輸出信號處於高位準時提高放大參考電壓的位準，並且在輸出信號處於低位準時降低放大參考電壓的位準。
  3. 如請求項1所述的緩衝電路，其中，放大參考電壓包括具有固定位準的第一參考電壓和具有位準的第二參考電壓，以及其中，第二參考電壓的位準根據輸出信號而改變。
  4. 如請求項3所述的緩衝電路，其中，第一參考電壓包括從半導體裝置的外部接收的外部參考電壓，半導體裝置包括設置在其中的緩衝電路。
  5. 如請求項3所述的緩衝電路，其中，放大參考電壓產生單元包括內部參考電壓產生單元，內部參考電壓產生單元被配置為回應於輸出信號來將正常電壓、具有比正常電壓高的位準的升壓或具有比正常電壓低的位準的降壓中的其中一個輸出為第二參考電壓。
  6. 如請求項3所述的緩衝電路，其中，放大單元包括：致能單元，被配置為回應於偏壓信號來形成電流路徑；第一輸入單元，被配置為接收輸入信號，以及根據輸入信號的位準來形成電流路徑；以及第二輸入單元，被配置為接收放大參考電壓，以及根據放大參考電壓的位準來形成電流路徑。
  7. 如請求項6所述的緩衝電路，其中，第二輸入單元包括：第一電流路徑形成單元，被配置為接收第一參考電壓，以及形成第二輸入單元的電流路徑；以及第二電流路徑形成單元，被配置為接收第二參考電壓，以及形成第二輸入單元的電流路徑。
  8. 一種緩衝電路，包括：放大參考電壓產生單元，被配置為產生具有固定位準的第一參考電壓以及具有可變位準的第二參考電壓，該可變位準根據輸出信號的位準而改變；第一輸入單元，被配置為接收輸入信號並且在電源電壓與接地電壓之間形成電流路徑；以及第二輸入單元，被配置為接收第一參考電壓和第二參考電壓並且在電源電壓與接地電壓之間形成電流路徑，第二輸入單元耦接至輸出節點。
  9. 如請求項8所述的緩衝電路，其中，第一參考電壓包括從半導體裝置的外部接收的外部參考電壓，半導體裝置具有設置在其中的緩衝電路。
  10. 如請求項8所述的緩衝電路，其中，放大參考電壓產生單元在輸出信號處於高位準時提高第二參考電壓的位準，並且在輸出信號處於低位準時降低第二參考電壓的位準。
  11. 如請求項8所述的緩衝電路，其中，放大參考電壓產生單元包括內部參考電壓產生單元，內部參考電壓產生單元被配置為回應於輸出信號來將正常電壓、具有比正常電壓高的位準的升壓或具有比正常電壓低的位準的降壓中的其中一個輸出為第二參考電壓。
  12. 如請求項8所述的緩衝電路，其中，第二輸入單元包括：第一電流路徑形成單元，被配置為接收第一參考電壓並且在輸出節點與接地電壓之間形成電流路徑；以及第二電流路徑形成單元，被配置為接收第二參考電壓並且在輸出節點與接地電壓之間形成電流路徑。
  13. 如請求項12所述的緩衝電路，其中，第一電流路徑形成單元包括具有耦接至輸出節點的汲極、被配置為接收第一參考電壓的閘極以及耦接至接地電壓的源極的電晶體，以及其中，第二電流路徑形成單元包括具有耦接至輸出節點的汲極、被配置為接收第二參考電壓的閘極以及耦接至接地電壓的源極的電晶體。
  14. 一種緩衝電路，包括：放大參考電壓產生單元，被配置為接收輸出信號，產生放大參考電壓，以及基於輸出信號的位準來改變放大參考電壓的位準；第一放大級，被配置為透過差分地放大輸入信號和放大參考電壓來產生第一放大信號對；以及第二放大級，被配置為透過差分地放大第一放大信號對來產生輸出信號。
  15. 如請求項14所述的緩衝電路，其中，放大參考電壓產生單元在輸出信號處於高位準時提高放大參考電壓的位準，並且在輸出信號處於低位準時降低放大參考電壓的位準。
  16. 如請求項14所述的緩衝電路，其中，放大參考電壓包括具有固定位準的第一參考電壓和具有位準的第二參考電壓，以及其中，第二參考電壓的位準根據輸出信號而改變。
  17. 如請求項16所述的緩衝電路，其中，第一參考電壓包括從半導體裝置的外部接收的外部參考電壓，半導體裝置具有設置在其中的緩衝電路。
  18. 如請求項16所述的緩衝電路，其中，放大參考電壓產生單元包括內部參考電壓產生單元，內部參考電壓產生單元被配置為回應於輸出信號來將正常電壓、具有比正常電壓高的位準的升壓或具有比正常電壓低的位準的降壓中的其中一個輸出為第二參考電壓。
  19. 如請求項14所述的緩衝電路，其中，第一放大級包括：致能單元，被配置為回應於偏壓信號來形成電流路徑；第一輸入單元，被配置為接收輸入信號並且根據輸入信號的位準來形成電流路徑；以及第二輸入單元，被配置為接收放大參考電壓並且根據放大參考電壓的位準來形成電流路徑。
  20. 如請求項19所述的緩衝電路，其中，第二輸入單元包括：第一電流路徑形成單元，被配置為接收第一參考電壓並且形成第二輸入單元的電流路徑；以及第二電流路徑形成單元，被配置為接收第二參考電壓並且形成第二輸入單元的電流路徑。
TW104126124A 2014-12-05 2015-08-11 能夠改善放大性能的緩衝電路 TWI662790B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2014-0174450 2014-12-05
KR1020140174450A KR20160068562A (ko) 2014-12-05 2014-12-05 증폭 성능을 향상시킬 수 있는 버퍼 회로

Publications (2)

Publication Number Publication Date
TW201622352A TW201622352A (zh) 2016-06-16
TWI662790B true TWI662790B (zh) 2019-06-11

Family

ID=56095234

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104126124A TWI662790B (zh) 2014-12-05 2015-08-11 能夠改善放大性能的緩衝電路

Country Status (4)

Country Link
US (1) US9425745B2 (zh)
KR (1) KR20160068562A (zh)
CN (1) CN105680844B (zh)
TW (1) TWI662790B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107526857B (zh) * 2016-06-22 2021-04-23 中芯国际集成电路制造（天津）有限公司 Eeprom单元仿真模型以及eeprom阵列仿真模型
KR102487430B1 (ko) 2018-05-10 2023-01-11 에스케이하이닉스 주식회사 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797577A (en) * 1986-12-29 1989-01-10 Motorola, Inc. Bandgap reference circuit having higher-order temperature compensation
TW200926578A (en) * 2007-12-07 2009-06-16 Hynix Semiconductor Inc Circuit for buffering having a coupler
TW201001905A (en) * 2008-01-29 2010-01-01 Qualcomm Inc Differential amplifier with accurate input offset voltage
TW201413416A (zh) * 2012-06-07 2014-04-01 Renesas Electronics Corp 具備電壓產生電路之半導體裝置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3368908B2 (ja) * 1991-07-24 2003-01-20 松下電器産業株式会社 光磁気ディスク記録再生装置
JP3645593B2 (ja) * 1994-09-09 2005-05-11 株式会社ルネサステクノロジ 半導体集積回路装置
EP0792012B1 (en) * 1996-02-23 2003-05-07 Matsushita Electric Industrial Co., Ltd. Amplifier for burst signal and optical receiving circuit
TW404063B (en) * 1997-02-27 2000-09-01 Toshiba Corp Semiconductor integrated circuit apparatus and semiconductor memory apparatus
US6433769B1 (en) * 2000-01-04 2002-08-13 International Business Machines Corporation Compensation circuit for display contrast voltage control
JP2003110441A (ja) * 2001-09-26 2003-04-11 Toshiba Microelectronics Corp ポップ音低減回路及び音声出力増幅装置
JP3696145B2 (ja) * 2001-10-25 2005-09-14 株式会社東芝 温度依存型定電流発生回路
TW200524139A (en) * 2003-12-24 2005-07-16 Renesas Tech Corp Voltage generating circuit and semiconductor integrated circuit
JP4402465B2 (ja) * 2004-01-05 2010-01-20 株式会社リコー 電源回路
KR100650726B1 (ko) 2004-11-15 2006-11-27 주식회사 하이닉스반도체 메모리 장치용 내부전압 공급장치
US7253686B2 (en) * 2005-07-27 2007-08-07 Analog Devices, Inc. Differential amplifiers with enhanced gain and dynamic range
US7554864B2 (en) 2007-03-27 2009-06-30 Hynix Semiconductor Inc. Semiconductor memory device including a global input/output line of a data transfer path and its surrounding circuits
JP4920487B2 (ja) * 2007-05-07 2012-04-18 有限会社 Ｆａｍｃｏ 基準電圧生成装置
US7560969B2 (en) * 2007-09-10 2009-07-14 Himax Technologies Limited Receiver of high speed digital interface
US7724088B2 (en) * 2007-09-11 2010-05-25 Asahi Kasei Emd Corporation Push-pull amplifier
CN102882482B (zh) * 2012-10-12 2016-01-13 西安三馀半导体有限公司 超低功耗误差放大器
CN103973231B (zh) * 2013-01-31 2017-04-26 立锜科技股份有限公司 放大电路的电压调整电路及相关的调整方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797577A (en) * 1986-12-29 1989-01-10 Motorola, Inc. Bandgap reference circuit having higher-order temperature compensation
TW200926578A (en) * 2007-12-07 2009-06-16 Hynix Semiconductor Inc Circuit for buffering having a coupler
TW201001905A (en) * 2008-01-29 2010-01-01 Qualcomm Inc Differential amplifier with accurate input offset voltage
TW201413416A (zh) * 2012-06-07 2014-04-01 Renesas Electronics Corp 具備電壓產生電路之半導體裝置

Also Published As

Publication number Publication date
TW201622352A (zh) 2016-06-16
CN105680844B (zh) 2020-10-20
US9425745B2 (en) 2016-08-23
CN105680844A (zh) 2016-06-15
KR20160068562A (ko) 2016-06-15
US20160164465A1 (en) 2016-06-09

Similar Documents

Publication Publication Date Title
JP4255082B2 (ja) 電圧供給回路および半導体メモリ
US9311973B2 (en) Input buffer for semiconductor memory device and flash memory device including the same
US9767885B2 (en) Semiconductor systems for fast sensing speed and correct amplification
KR100961210B1 (ko) 제어신호생성회로 및 이를 이용하는 센스앰프회로
US9324408B2 (en) Semiconductor devices and semiconductor systems including the same
US9536587B2 (en) Semiconductor devices and integrated circuits including the same
US10439598B2 (en) Semiconductor apparatus
US20150103609A1 (en) Semiconductor devices
JP2015012351A (ja) 半導体装置
TWI662790B (zh) 能夠改善放大性能的緩衝電路
US10529411B2 (en) Buffer circuit, semiconductor apparatus and system using the same
TW201320095A (zh) 放大器電路及半導體記憶體裝置
JP2013196732A (ja) 半導体装置
JP5580179B2 (ja) 半導体装置
WO2014148372A1 (ja) 半導体装置
CN106158009B (zh) 执行初始化操作的半导体器件和半导体系统
US10783097B1 (en) Receiver, receiving circuit, semiconductor apparatus, and semiconductor system including the receiver
US9154092B2 (en) Amplification circuit of semiconductor apparatus
US9135961B2 (en) Semiconductor memory apparatus, and reference voltage control circuit and internal voltage generation circuit therefor
KR100718037B1 (ko) 반도체 메모리 장치의 기판 바이어스 전압 발생 회로
US9355707B2 (en) Gapless pattern detection circuit and semiconductor device including the same
TWI810306B (zh) 放大器電路以及使用其的半導體裝置和半導體系統
JP2009032278A (ja) 電圧供給回路および半導体メモリ
TW201824765A (zh) 符號干擾消除電路及包括其的系統
JP2013236157A (ja) 入力回路及び半導体装置