TWI402657B - Semiconductor device - Google Patents

Description

半導體裝置

本發明關於半導體裝置，特別關於使用流通擴散電流的半導體元件而於積體電路上被構成之基準電壓源。更詳言之為，對於電源電壓變動之穩定之基準電壓源，產生和絕對溫度成比例之電壓的PTAT基準電壓源，以及該型之基準電壓源之利用者。

和絕對溫度成比例的(PTAT：Proportional To Absolute Temperature)基準電壓源，係在積體電路上實現溫度感測器或能隙(band gap)基準電壓源時必要之重要的類比電路。專利文獻1揭示利用在弱反轉狀態動作的MOSFET之半導體裝置來作為PTAT基準電壓源。專利文獻1，係將弱反轉區域動作的MOSFET之閘極端子與汲極端子連接成為二極體連接，將飽和狀態動作之MOSFET予以組合而成PTAT基準電壓源。於專利文獻1之PTAT基準電壓源，PTAT基準電壓，係呈現和依據絕對溫度及MOSFET之形狀所決定之常數成比例，和指數動作狀態中之傾斜係數n成反比例之特性。

但是，伴隨近年之類比電路之低電源電壓化之要求，基準電壓不受積體電路製造參數影響的低電源電壓驅動之PTAT基準電壓源成為必要。專利文獻1揭示之將閘極端子與汲極端子連接成為二極體連接之MOSFET之中，伴隨汲極電壓之變化閘極電壓亦隨之變化，因此MOSFET之動作狀態會受汲極電壓而變化。特別是，近年來之積體電路中之低臨限值MOSFET之中，汲極電壓之設定範圍顯著受限。另外，指數動作狀態中之傾斜係數n，乃積體電路之製造參數及基於MOSFET之動作狀態而變動之參數，會使基準電壓之特性劣化之同時，使設計時之設定電壓之信賴性劣化。

專利文獻1：公開特許公報特開昭55-57920號

近年來之微細化製程之臨限值電壓降低導致MOSFET之驅動範圍變為更窄，泛用製程基礎下於0.5V以下之低電源電壓動作，對於電源電壓之變動可以產生穩定電壓之PTAT基準電壓源還不存在。因此，無法實現可以太陽電池等微弱、而且不穩定電源驅動之單晶片PTAT電路。另外，需要串聯連接之電流源作為外部電路時，電路之最低動作電源電壓更進一步被提高。另外，指數動作狀態中之傾斜係數n之變動引起之劣化，成為降低基準電壓源之設定電壓信賴性之主要原因。

本發明目的在於提供基準電壓產生用之半導體裝置，其可以低電源電壓驅動、而且對於電源電壓之變動可以產生穩定之基準電壓之同時，基準電壓之溫度係數不容易受到製程中之參數變動之影響，基準電壓之溫度係數可依據在擴散電流動作之半導體元件之形狀正確設計於積體電路上。

藉由以下之半導體裝置來達成，具備第1MOSFET與第2MOSFET；將上述第1MOSFET之汲極端子與上述第2MOSFET之源極端子連接；以上述第1MOSFET之汲極端子與上述第2MOSFET之源極端子之端子間作為輸出端子；以上述第1MOSFET之源極端子作為基準電位；對上述第2MOSFET之汲極端子施加特定之供給電壓；將上述第1MOSFET之閘極端子與上述第2MOSFET之閘極端子連接；以上述第1MOSFET之閘極端子與上述第2MOSFET之閘極端子之端子間作為第1閘極端子；將上述第1MOSFET之基板端子與上述第2MOSFET之基板端子連接；以上述第1MOSFET之基板端子與上述第2MOSFET之基板端子之端子間作為第1基板端子；上述第1閘極端子與上述第2MOSFET之汲極端子未被連接。

依據本發明之半導體裝置及其驅動方法，可以正確設計比例係數，可於積體電路上產生和絕對溫度成比例之同時，對於電源電壓之變動幾乎不受影響的電壓。另外，使微細之半導體元件動作於以擴散電流模型化的區域，因此最低動作電源電壓約0.2V(輸出電壓約+0.1V)之極低電源電壓的動作成為可能，消費電力極小之同時，設計面積亦極小。另外，藉由形狀比互異之複數個半導體元件所獲得之擴散電流比，來決定和溫度成比例之輸出電壓，因此可以實現不受製程參數之變動影響的特性。因此，可達成之效果為：能實現可以太陽電池等微弱電源驅動之單晶片集積化之PTAT電路，同時可以搭載於泛用積體電路而廣泛適用於以單晶片進行溫度檢測的應用電路及偏壓電路。

說明本發明實施形態之半導體裝置及其驅動方法。本發明，係使串聯連接之被賦予同一構造、同一閘極偏壓條件、同一基板偏壓條件的2個供給側MOSFET(Source side MOSFET)與汲入側MOSFET(Sink side MOSFET)，動作於以擴散電流施予模型化的動作區域，而且供給側MOSFET之閘極端子未被二極體連接而被施予偏壓，如此而可於微小電壓至廣域電源電壓範圍內進行動作，而創作出對於電源電壓之變動幾乎不受影響的PTAT基準電壓源。

更詳言之為，針對具有同一構造的2個供給側MOSFET與汲入側MOSFET，將供給側MOSFET之源極端子與汲入側MOSFET之汲極端子予以串聯連接，將串聯連接之2個MOSFET之閘極端子予以共通連接之同時，將串聯連接之2個MOSFET之基板端子予以共通連接。於串聯連接之2個MOSFET被共通連接之閘極端子，係和供給側MOSFET之汲極端子獨立地被供給電位而構成。即使供給側MOSFET之汲極端子電壓有所變動之情況下，2個MOSFET之動作區域，係由MOSFET中之閘極端子-基板端子間電壓來決定，因而動作區域不受限於MOSFET之臨限值電壓，可於廣範圍驅動電源電壓下動作於擴散電流模型之動作區域。串聯連接之2個MOSFET中之閘極端子之偏壓條件，係在使MOSFET之閘極區域正下方之通道區域表面，滿足由平帶(Flat Band)狀態成為未產生反轉層之動作區域而流通擴散電流的電壓之範圍內被施予偏壓。在串聯連接之2個MOSFET中之閘極端子被輸入泛用CMOS電路之時脈時，在滿足時脈電壓先行顯現之偏壓條件的時間內成為本發明之驅動狀態。串聯連接之2個MOSFET中之基板端子之偏壓條件係設定在，使汲入側MOSFET之源極端子所連接的pn接合，由弱的順向偏壓被偏壓成為逆向偏壓(包含0偏壓)之電壓範圍內。另外，藉由基板端子之偏壓調整，可以調整半導體裝置之消費電流之同時，可控制半導體裝置之動作速度。在擴散電流模型之動作區域進行動作的MOSFET之模型式，MOSFET之汲極電流特性，並非使用臨限值電壓，而是依據閘極端子、源極端子、汲極端子、基板端子之4端子電壓所決定之指數特性之組合予以呈現。藉由本發明之半導體裝置及其驅動方法之適用擴散電流模型予以解析，汲入側MOSFET之汲極端子與供給側MOSFET之源極端子之連接點之電位，係以汲入側MOSFET之源極電壓為基準而成為和絕對溫度成比例的輸出電壓，此可由邏輯 予以導出。另外，輸出電壓對於絕對溫度之比例係數，在供給側MOSFET之通道形狀比對於汲入側MOSFET之通道形狀比設為m倍時，係成為k/q×ln(m+1)。其中，k為波爾茲曼常數(Boltzmann constant)，q為電氣素量。輸出電壓對於絕對溫度之比例係數，並不包含製程中之各種參數及指數動作狀態中之傾斜係數n，而是由物理常數及MOSFET之通道形狀來決定，因此不受製程中之各種參數之變動影響，而且可由MOSFET之通道形狀正確地設計。另外，本發明之基準電壓源，相對於以汲入側MOSFET之源極端子為基準的供給側MOSFET之汲極端子之電壓變動，汲入側MOSFET之汲極端子與供給側MOSFET之源極端子間的連接點之電壓並未受其影響，因此具有高的電源電壓變動去除比。

(實施形態)

圖面表示本發明之實施形態。圖1A表示作為流通擴散電流的半導體元件，使用未形成有反轉層之動作狀態的NMOSFET予以構成之本發明之PTAT基準電壓源之電路。針對MOSFET之通道形狀比以外之設計參數及製程之參數設為相等製作而成之具有同一構造的供給(source)側NMOSFET(Mn2)與汲入(sink)側NMOSFET(Mn1)，將Mn2之源極端子與Mn1之汲極端子予以連接，將串聯連接之2個MOSFET之閘極端子予以共通連接之同時，將串聯連接之2個MOSFET之基板端子予以共通連接。構成Mn2之源極端子的n型雜質半導體與構成Mn1之汲極端子的n型雜質半導體區域具有同一雜質濃度時，亦即，具有同一製程參數時，可以共有Mn2之源極端子與Mn1之汲極端子而以1個n型雜質半導體區域構成。串聯連接之2個MOSFET之中被共通連接之閘極端子，係構成為和Mn2之汲極端子獨立被供給電位。Mn1與Mn2之MOSFET之通道形狀比，係藉由分別提供通道寬W與通道長L，針對Mn1設計成為Wn1/Ln1=mn1，針對Mn2設計成為Wn2/Ln2=mn2之形狀比，使mn2對於mn1之比成為m而予以調整。另外，藉由將Mn1與Mn2之通道長Ln1與Ln2設計成為同一，可以減少通道長相關之非線性要素。另外，m設為整數時，將和Mn1為同一形狀之MOSFET之m個予以並聯連接，藉由Mn2之MOSFET並聯連接而成之m個MOSFET來設計，如此則，可以減低製程中之通道形狀加工誤差之影響，可以正確決定m。

圖3A為使用MOSFET構成圖1A之PTAT基準電壓源之模式構造斷面圖。輸出端子22所連接之n型高濃度半導體區域2，為方便而表示以1個n型高濃度半導體區域2構成之例，但是可以分割構成為同濃度之2個n型高濃度半導體區域。圖3B為使用MOSFET構成圖1B之PTAT基準電壓源時之模式構造斷面圖。輸出端子22所連接之p型高濃度半導體區域12，為方便而表示以1個p型高濃度半導體區域12構成之例，但是可以分割構成為同濃度之2個p型高濃度半導體區域。圖3C為使用MOSFET於SOI基板上構成圖1A之PTAT基準電壓源時之模式構造斷面圖。圖3D為圖3C之模式上面圖。圖3E為使用MOSFET於SOI基板上構成圖1B之PTAT基準電壓源時之模式構造斷面圖。

作為流通擴散電流的半導體元件，雙極性電晶體係和未形成有反轉層之MOSFET同樣為習知者。分別使MOSFET之源極端子對應於雙極性電晶體之射極端子、MOSFET之汲極端子對應於雙極性電晶體之集極端子、MOSFET之基板端子對應於雙極性電晶體之基極端子，則圖1A之半導體裝置可以構成為PTAT基準電壓源，其係如圖2A所示，在以雙極性電晶體利用作為半導體元件的電路之中，以同一動作邏輯進行動作，產生同一輸出電壓。此情況下，不具有閘極端子。同樣地，圖1B之半導體裝置可以構成為PTAT基準電壓源，其係如圖2B所示，在以雙極性電晶體利用作為半導體元件的電路之中，以同一動作邏輯進行動作，產生同一輸出電壓。圖3F為使用橫向雙極性電晶體於SOI基板上構成圖1A之PTAT基準電壓時之模式構造斷面圖。取代流通擴散電流的MOSFET，改用橫向雙極性電晶體時，不具備汲入側半導體元件之閘極區域14、供給側半導體元件之閘極區域15、及閘極端子24。圖3G為圖3F之模式上面圖。圖3H為使用橫向雙極性電晶體於SOI基板上構成圖1A之PTAT基準電壓時之模式構造斷面圖。和圖3F同樣，取代流通擴散電流的MOSFET改用橫向雙極性電晶體時，不具備汲入側半導體元件之閘極區域14、供給側半導體元件之閘極區域15、及閘極端子24。

其中，於Mn1與Mn2之閘極端子(VC)被施加之電壓，係滿足Mn1與Mn2之MOSFET之閘極區域正下方之通道區域由平帶狀態變為未被形成反轉層之動作區域之範圍之電壓。於Mn1與Mn2之基板端子(VB)被施加基板端子電壓，其係使Mn1之源極側pn接合由微小之順向偏壓之動作區域成為逆向偏壓之動作區域的電壓範圍(包含0偏壓)。Mn1之源極端子(VS)與Mn2之汲極端子(VD)之間，係以VS為基準使VD成為正的方向而被提供電位差VD-VS。以VS為基準的VD之電位差，相較於以VS為基準之Mn1之汲極端子所連接之輸出端子(VO)之電位差VO-VS，係被提供大0.1V程度以上。結果，以VS為基準之Mn1之汲極端子所連接之輸出端子之電位差VO-VS，係和絕對溫度成比例而成為VO-VS=kT/q×ln(m+1)。其中，k為波爾茲曼常數(Boltzmann constant)，T為絕對溫度，q為電氣素量。

以下使用呈現未形成有反轉層之MOSFET之汲極電流特性的擴散電流模型，來說明本發明之PTAT電路之動作特性。單體之4端子MOSFET動作於弱反轉區域時，汲極電流，係以由閘極附近區域中之源極(source)端子pn接合及汲極端pn接合之載子注入引起之擴散電流而被模型化，使用4個端子之電壓VG、VB、VS、VD而如下表示，

ID=I0(EXP(q‧(r(VG-VB)-(VS-VB))/kT)-EXP(q‧(r(VG-VB)-(VD-VB))/kT))　(1)

其中，r為閘極電壓之劣化係數，用於表示MOSFET之通道區域之表面電位相對於閘極區域之施加電壓之變化比例，在泛用製程作成之MOSFET約為具有0.5～0.9之值。I0以A‧q‧Dn‧np0/L表示，A為和MOSFET之通道區域連接的2個pn接合側面區域之有效接合面積，Dn為電子之擴散係數，np0為構成NMOSFET之通道區域的p型基板之電子之載子密度，L為自通道區域之源極端pn接合至汲極端pn接合為止之長度，設為短於電子之擴散長度。於弱反轉區域動作的MOSFET之已知模型所示汲極電流式中之MOSFET之基板效應引起之變動要素，於式(1)之模型中，使用以基板電位為基準的3對端子間電壓VG-VB、VS-VB、VD-VB來定義4端子之電壓，如此則，可以不使用臨限值電壓而將MOSFET中之汲極電流予以模型化。Mn1之汲極電流，使用式(1)可表示如下：

In1=mn1‧I0‧EXP(q‧(rVC+(1-r)VB)/kT)‧EXP(-q‧VS/kT)-EXP(-q‧VO/kT))　(2)

Mn2之汲極電流可使用式(1)表示如下：

In2=mn2‧I0‧EXP(q‧(rVC+(1-r)VB)/kT)‧(EXP(-q‧VO/kT)-EXP(-q‧VD/kT))　(3)

於式(3)，第1項相對於第2項變為極小時，式(3)可改寫為：

In2=mn2‧I0‧EXP(q‧(rVC+(1-r)VB)/kT)‧EXP(-q‧VO/kT)　(4)

其中，由輸出端子流出之電流極小時，成為

In1=In2　(5)

式(2)及式(4)中之I0‧EXP(q‧(rVC+(1-r)VB)/kT)之項，係共通提供而被輸入至輸入Mn1與Mn2之閘極電壓VC及基板電壓VB，使Mn1與Mn2之製程中之參數一致而持有同一構造，如此而成為同一值予以設定。由式(2)、式(4)、式(5)可知，

(m+1)EXP(-q(VO-VS)/kT)=1+EXP(-q(VD-VS)/kT)　(6)

其中，m表示mn2對於mn1之比，於式(6)之右邊，當第2項相對於第1項變為極小時，

VO-VS=kT/q‧ln(m+1)　(7)

之正的PTAT特性被導出。對於絕對溫度T之溫度係數，可以藉由物理常數k、q與Mn2對於Mn1之通道形狀比之比m予以正確決定。

於式(3)，考慮第2項相對於第1項變為極小之條件。第2項對於第1項之相對誤差ε可表示如下，

ε=EXP(-q(VD-VO)/kT)　(8)

第2項對於第1項之相對誤差變為極小而可以忽視時之最大誤差設為εneg，εneg可使用和式(8)同樣之函數系而表示如下，

εneg=EXP(-q‧Vneg/kT)　(9)

其中，Vneg為式(9)之中提供最大誤差εneg的誤差電壓之換算電壓值。當第2項對於第1項之相對誤差變為極小而可以忽視時，滿足

ε≦εneg　(10)

即可。例如εneg=0.02，T==300K時，Vneg≒0.1V(≒4‧kT/q)。由式(8)、(9)、(10)可知，式(3)可以近似式(4)之VD之範圍被提供為

VD≧VO+Vneg　(11)

同樣地，式(6)可以近似式(7)之VD之範圍，於

ε=EXP(-q(VD-VS)/kT)　(12)

藉由使用式(9)、(10)而被提供為

VD≧VS+Vneg　(13)

其中，VO大於VS，因此式(13)之條件內含於式(11)之條件，欲使導出式(7)用之近似成立時，只需VD之電壓滿足式(11)即可。

以下考慮提案電路之動作區域。欲使MOSFET於弱反轉區域動作時，以2個MOSFET之基板電壓VB為基準的閘極電壓VC-VB需要滿足

VC-VB≦Vtn　(14)

其中Vtn為在NMOSFET之通道區域形成反轉層的電壓。又，於弱反轉區域動作的MOSFET，其之汲極電流可藉由以基板電壓VB為基準的閘極電壓VC-VB來控制，因此需要滿足

VC-VB≧Vfn　(15)

其中，Vfn為NMOSFET之通道區域成為平帶狀態之電壓。另外，作為式(7)成立之近似條件而需要滿足式(11)。如圖4所示為Mn2之動作區域，係針對以Mn1之源極端子電壓VS為基準的Mn2之汲極電壓VD-VS與以Mn1之源極端子電壓VS為基準的輸出電壓VO-VS之關係者。以Mn1之源極端子電壓VS為基準的輸出電壓VO-VS之特性以實線表示。某一絕對溫度中之PTAT電壓Vpm，係隨溫度之上升而上升至VpmH，隨溫度之下降而下降至VpmL。欲使本發明之PTAT電路動作必要之最小電位差VD-VS(稱為VDmin)，可由式(11)使用高溫時之PTAT電壓VpmH，算出VDmin≧VpmH+Vneg。使用具有充分長之通道長的MOSFET時，對於VDmin以上之電壓VD，可以產生不受電源電壓影響的PTAT電壓。消費電流，係如式(2)、(4)所示，藉由VC及VB，可以和式(7)之關係獨立地進行控制，可獲得穩定之PTAT電壓。

使用橫向雙極性電晶體作為流通擴散電流之半導體元件時，依據和使用流通擴散電流之MOSFET來構成時同樣之原理動作，同樣可以獲得式(7)之PTAT特性。動作條件亦和使用流通擴散電流之MOSFET來構成時同樣滿足式(11)即可。

作為圖1A所示PTAT電路之測定電路，說明於0.18μmn-阱CMOS製程試做之圖1A所示PTAT電路連接如圖5A所示直流電源時之測定結果。於圖5A所示PTAT電路，被提供VS=0V、VB=0V、VC=0.2V、m=10(Wn1/Ln1=3μm/10μm、Wn2/Ln2=30μm/10μm)時，以Mn1之源極端子電壓VS為基準的Mn2之汲極電壓VD-VS與以Mn1之源極端子電壓VS為基準的輸出電壓VO-VS之關係，係如圖6所示。以絕對溫度為參數，測定絕對溫度278K至400K。VC被提供滿足式(14)與式(15)之條件的電壓。PTAT電壓Vpm，對於絕對溫度之變化大略以等間隔平行移動。T=400K時之PTAT電壓VpmH成為0.088V。使PTAT基準電壓源動作之必要之最小電位差VDmin為VDmin=0.188V。在驅動電壓VD-VS為0.2V至1.8V範圍內，不受VD-VS影響平均上可獲得一定之輸出電壓，在T=300K時，VD-VS於1V變動時，輸出電壓VO-VS僅止於0.3mV之些微變動，由該值求出之電源電壓變動去除比為-70dB。可於微小電源電壓範圍至寬廣電源電壓範圍動作，可於積體電路上實現對於電源電壓之變動幾乎不受影響的偏壓電路。於圖5A所示PTAT電路之測定電路中，消費電流ID對於VD-VS之關係如圖7所示。絕對溫度T於278K至400K變化時，消費電流於100pA至8nA變化，可於低消費電流動作。於圖5A所示PTAT電路，被設定VS=0V、VB=0V、VC=0.2V、VD=0.5V、m=50、10、1時，絕對溫度與以Mn1之源極端子電壓VS為基準的輸出電壓VO-VS之關係係如圖8所示。將Mn2對於Mn1之通道形狀比之比m，設為m=50、m=10、m=1時之測定值分別以■記號、▲記號、●記號表示。另外，將Mn2對於Mn1之通道形狀比之比m，設為m=50、m=10、m=1時之式(7)所對應之計算值分別以破折線、實線、虛線表示。○記號表示變更VB，設定VB=0.2V之測定結果。T=300K(室溫)時之計算值，m=50時VO-VS=102mV，m=10時VO-VS=62mV，m=1時VO-VS=18mV。測定結果和計算結果極為一致，輸出電壓和絕對溫度T成比例，本發明之半導體裝置可作為PTAT基準電壓源正確地動作。

作為上述實施形態之變形例，使用PMOSFET構成之PTAT基準電壓源之電路圖，係如圖1B所示。藉由進行和使用NMOSFET之PTAT電路同樣之解析而成為，

VO-VS=-kT/q‧ln(m+1)　(16)

被導出負的PTAT特性。於使用PMOSFET之構成中，係於Mn1之源極端子(VS)與Mn2之汲極端子(VD)之間，以VS為基準使VD成為負之方向而提供電位差VD-VS。此時，式(16)成立之條件，藉由進行和NMOSFET同樣之解析可以設為

VD≦VO-Vneg　(17)

以下考慮動作區域。欲使MOSFET動作於弱反轉區域時，以2個MOSFET之基板電壓VB為基準的閘極電壓VC-VB，必須滿足

VC-VB≧Vtp　(18)

其中Vtp(Vtp＜0)為PMOSFET之通道區域未形成反轉層之電壓。另外，欲使動作於弱反轉區域的MOSFET之汲極電流，可以藉由以基板電壓VB為基準的閘極電壓VC-VB加以控制時，必須滿足

VC-VB≦Vfp　(19)

其中Vfp為NMOSFET之通道區域成為平帶狀態之電壓。另外，作為式(16)成立之近似條件，必須滿足式(17)。圖5A對應之PMOSFET構成之電路之直流電壓連接之例，係如圖5B所示。

使用橫向雙極性電晶體作為流通擴散電流之半導體元件時，依據和使用流通擴散電流之MOSFET來構成時同樣之原理動作，同樣可以獲得式(16)之PTAT特性。動作條件亦和使用流通擴散電流之MOSFET來構成時同樣滿足式(17)即可。

使用上述半導體裝置之驅動方法之一例，係藉由連接VC與VS之同時，連接VB與VS，如圖9A所示之僅以1個外部偏壓電源可以驅動的NMOSFET構成之PTAT電路。產生式(7)所示之PTAT電壓。動作條件可以僅由式(11)予以決定。關於圖9A所示PTAT電路，被提供VD=0.5V、VS=0.0V、m=1(Wn1/Ln1=3μm/10μm、Wn2/Ln2=3μm/10μm)時，絕對溫度T與以Mn1之源極端子電壓VS為基準的輸出電壓VO-VS間之關係，係如圖10所示。將Mn2對於Mn1之通道形狀比之比m，設為m=1時之測定值以●記號表示。另外，將Mn2對於Mn1之通道形狀比之比m，設為m=1時之式(7)所對應之計算值以實線表示。測定結果和計算結果極為一致，輸出電壓和絕對溫度T成比例。

其他驅動方法之一例，係藉由連接VC與VS之同時，連接VB與VS，如圖9B所示之僅以1個外部偏壓電源可以驅動的PMOSFET構成之PTAT電路。產生式(16)所示之PTAT電壓。動作條件僅由式(17)予以決定。其他驅動方法之一例，係藉由連接VC與VO之同時，連接VB與VS，如圖9C所示之僅以1個外部偏壓電源可以驅動的NMOSFET構成之PTAT電路。產生式(7)所示之PTAT電壓。動作條件係由式(11)及

VO-VS≦Vtn　(20)

予以決定。

作為上述例之變形之驅動方法之一例，係藉由連接VC與VO之同時，連接VB與VS，如圖9D所示之僅以1個外部偏壓電源可以驅動的PMOSFET構成之PTAT電路。產生式(16)所示之PTAT電壓。動作條件係由式(17)及

VO-VS≧Vtp　(21)

予以決定。於彼等例之中，具有可以1個電源產生PTAT電壓之優點。

又，另一變形例，係將N個PTAT電路之VD、VC、VB分別共通連接，將k=1至k=N-1為止之第k段PTAT電路之輸出端子VOk連接於第k+1段PTAT電路之源極端子VS(k+1)，而將N段PTAT電路縱向連接，以初段之源極端子VS1為VS，以第N段之輸出為VON，而成為NMOSFET構成之PTAT電路，如圖11A所示。m1～m2N係分別表示和Mn1～Mn2N對應之MOSFET之通道形狀比。進行同樣解析，例如設計為m2=m4=‧‧‧‧m2(N-1)-1=m-1，m2N=m+1、m1=m3=‧‧‧‧m2N-1=1，m≧1/m時，被提供

VON-VS=N‧kT/q‧ln(m+1)　(22)

欲實現N倍大之溫度係數時為有效之構成。動作條件被提供為

VD≧VON+Vneg　(23)

將N個PTAT電路之VD、VC、VB分別共通連接，將k=1至k=N-1為止之第k段PTAT電路之輸出端子VOk連接於第k+1段PTAT電路之VS(k+1)，將N段PTAT電路縱向連接，以初段之源極端子VS1為VS，以第N段之輸出為VON，而成為PMOSFET構成之PTAT電路，如圖11B所示。m1～m2N係分別表示和Mp1～Mp2N對應之MOSFET之通道形狀比。進行同樣解析，例如設計為m2=m4=‧‧‧‧m2(N-1)-1=m-1，m2N=m+1、m1=m3=‧‧‧‧m2N-1=1，m≧1/m時，被提供

VON-VS=-N‧kT/q‧ln(m+1)　(23)

欲實現N倍大之溫度係數時為有效之構成。動作條件被提供為

VD≦VON-Vneg　(24)

如上述說明，依據本發明，可以正確設計比例係數，可於積體電路上產生和絕對溫度成比例之同時，對於電源電壓之變動幾乎不受影響的電壓。另外，使微細之MOSFET動作於以擴散電流模型化的區域，因此最低動作電源電壓約0.2V之極低電源電壓的動作成為可能，消費電力極小之同時，設計面積亦極小。另外，藉由形狀比互異之複數個MOSFET所獲得之擴散電流比，來決定和溫度成比例之輸出電壓，因此可以實現不受製程參數之變動影響的特性。因此，可達成之效果為：能實現可以太陽電池等微弱、且不穩定電源驅動之單晶片集積化之PTAT電路，同時，可以搭載於泛用積體電路而廣泛適用於以單晶片進行溫度檢測的應用電路及偏壓電路。另外，本發明之PTAT電壓源，藉由和溫度依存性不同之電路之組合，而能廣泛利用於不受溫度影響的基準電壓源。

(產業上可利用性)

本發明，可以作為以低電源電壓驅動、而且對於電源電壓之變動可以產生穩定之電壓之同時，電壓之溫度係數不容易受到製程中參數之變動影響，電壓之溫度係數可以藉由MOSFET之形狀正確設計於積體電路上的PTAT電壓產生用的半導體裝置予以使用。PTAT基準電壓源，係於近年來之微細化CMOS製程基礎下，在構成可以低電源電壓驅動的集積型基準電壓產生電路、集積型溫度檢測器等時被利用作為必要之電路。另外，本發明之半導體裝置，可以廣泛利用作為，在積體電路上不受電源電壓之變動影響的微小偏壓電路。

1．．．n型高濃度半導體區域

2．．．n型高濃度半導體區域

3．．．n型高濃度半導體區域

6．．．p型高濃度半導體區域

7．．．p型高濃度半導體區域

8．．．p型半導體區域

9．．．p型半導體區域

11．．．p型高濃度半導體區域

12．．．p型高濃度半導體區域

13．．．p型高濃度半導體區域

14．．．汲入側半導體元件之閘極區域

15．．．供給側半導體元件之閘極區域

16．．．n型高濃度半導體區域

17．．．n型高濃度半導體區域

18．．．n型半導體區域

19．．．n型半導體區域

21．．．汲入側半導體裝置源極端子

22．．．輸出端子

23．．．供給側半導體元件汲極端子

24．．．閘極端子

25．．．絕緣披膜

26．．．絕緣層

27．．．基板端子

28．．．絕緣層

29．．．絕緣層

圖1A為本發明之使用NMOSFET之電路構成，圖1B為本發明之使用PMOSFET之電路構成。

圖2A為圖1A所示本發明第1實施形態之半導體裝置以雙極性電晶體予以構成時之電路構成圖，圖2B為圖1B所示本發明第1實施形態之半導體裝置以雙極性電晶體予以構成時之電路構成圖。

圖3A為圖1A之模式構造斷面圖，圖3B為圖1B之模式構造斷面圖，圖3C為以SOI製程製造圖1A時之模式構造斷面圖，圖3D為以SOI製程製造圖1A時之模式上面圖，圖3E為以SOI製程製造圖1B時之模式構造斷面圖。圖3F為使用橫向雙極性電晶體以SOI製程製造圖2A時之模式構造斷面圖。圖3G為使用橫向雙極性電晶體以SOI製程製造圖2A時之模式上面圖。圖3H為使用橫向雙極性電晶體以SOI製程製造圖2B時之模式構造斷面圖。

圖4為本發明第1實施形態之半導體裝置之動作區域之概念圖。

圖5A為在圖1A對應之本發明第1實施形態之NMOSFET構成之半導體裝置連接直流電壓源予以驅動時之測定使用的電路例。圖5B為在圖1B對應之本發明第1實施形態之PMOSFET構成之半導體裝置連接直流電壓源予以驅動時之測定使用的電路例。

圖6為圖5A對應之本發明第1實施形態之NMOSFET構成之半導體裝置之測定電路之中，輸出電位差VO-VS對於以絕對溫度T作為參數時之電位差VD-VS之測定結果。

圖7為圖5A對應之本發明第1實施形態之NMOSFET構成之半導體裝置之測定電路之中，消費電流ID對於以絕對溫度T作為參數時之電位差VD-VS之測定結果。

圖8為圖5A對應之本發明第1實施形態之NMOSFET構成之半導體裝置之測定電路之中，輸出電位差VO-VS對於絕對溫度T之邏輯特性與測定結果。

圖9A為圖1A對應之本發明第1實施形態之NMOSFET構成之半導體裝置之中，設定VC=VB=VS時之電路構成例。圖9B為圖1B對應之本發明第1實施形態之PMOSFET構成之半導體裝置之中，設定VC=VB=VS時之電路構成例。圖9C為圖1A對應之本發明第1實施形態之NMOSFET構成之半導體裝置之中，設定VC=VO、VB=VS時之電路構成例。圖9D為圖1B對應之本發明第1實施形態之PMOSFET構成之半導體裝置之中，設定VC=VO、VB=VS時之電路構成例。

圖10為圖9A對應之本發明第1實施形態之NMOSFET構成之半導體裝置之電路構成例中，輸出電位差VO-VS對於絕對溫度T之邏輯特性與測定結果。

圖11A為將圖1A對應之本發明第1實施形態之NMOSFET構成之半導體裝置予以縱向連接而實現大的正溫度係數的電路構成例。圖11B為將圖1B對應之本發明第1實施形態之PMOSFET構成之半導體裝置予以縱向連接而實現大的負溫度係數的電路構成例。

VC．．．閘極端子

VD．．．汲極端子

VS．．．源極端子

VO．．．輸出端子

VB．．．基板端子

Mn1．．．汲入側MOSFET

Mn2．．．供給側MOSFET

Wn1．．．通道寬

Ln1．．．通道長

Wn2．．．通道寬

Ln2．．．通道長

mn1、mn2．．．通道形狀比

In1、In2．．．汲極電流

Mp1、Mp2．．．PMOSFET

Wp1．．．通道寬

Lp1．．．通道長

Wp2．．．通道寬

Lp2．．．通道長

mp1、mp2．．．通道形狀比

Ip1、Ip2．．．汲極電流

Claims (7)

1. 一種半導體裝置，係具備第1MOSFET與第2MOSFET者；其特徵為：將上述第1MOSFET之汲極端子與上述第2MOSFET之源極端子連接；以上述第1MOSFET之汲極端子與上述第2MOSFET之源極端子的端子間作為輸出端子；以上述第1MOSFET之源極端子作為基準電位；對上述第2MOSFET之汲極端子施加特定之供給電壓；將上述第1MOSFET之閘極端子與上述第2MOSFET之閘極端子連接；以上述第1MOSFET之閘極端子與上述第2MOSFET之閘極端子的端子間作為第1閘極端子；將上述第1MOSFET之基板端子與上述第2MOSFET之基板端子連接；以上述第1MOSFET之基板端子與上述第2MOSFET之基板端子的端子間作為第1基板端子；上述第1閘極端子與上述第2MOSFET之汲極端子未被連接；上述第1MOSFET與上述第2MOSFET為同一構造之MOSFET；於上述第1閘極端子，係被施加滿足使上述第1MOSFET及上述第2MOSFET之閘極之通道區域由平帶(Flat Band)狀態變為未被形成反轉層之動作區域的範圍 之電壓；於上述第1基板端子，係被施加使第1MOSFET之源極側pn接合由微小之順向偏壓之動作區域變為逆向偏壓之動作區域的範圍之電壓；上述供給電壓，在上述第1及第2MOSFET為NMOSFET時，係被施加相對於上述基準電位之正電壓；上述供給電壓，在上述第1及第2MOSFET為PMOSFET時，係被施加相對於上述基準電位之負電壓。
2. 如申請專利範圍第1項之半導體裝置，其中上述第1及第2MOSFET為NMOSFET時，上述供給電壓僅較上述輸出端子之輸出電壓大特定值；上述第1及第2MOSFET為PMOSFET時，上述供給電壓僅較上述輸出端子之輸出電壓小特定值。
3. 如申請專利範圍第1或2項之半導體裝置，其中將上述第1閘極端子與上述第1MOSFET之源極端子連接；將上述第1基板端子與上述第1MOSFET之源極端子連接。
4. 如申請專利範圍第1或2項之半導體裝置，其中將第1閘極端子與輸出端子連接；將上述第1基板端子與上述第1MOSFET之源極端子連接。
5. 如申請專利範圍第1或2項之半導體裝置，其中上述半導體裝置，係被利用作為PTAT電壓產生電路 或偏壓產生電路。
6. 如申請專利範圍第1或2項之半導體裝置，其中上述第1閘極端子與上述第2MOSFET之汲極端子未被連接係指，上述第1閘極端子與上述第2MOSFET之汲極端子間之電位互異。
7. 一種半導體裝置，係具備第1MOSFET與第2MOSFET者；其特徵為：將上述第1MOSFET之汲極端子與上述第2MOSFET之源極端子連接；將上述第1MOSFET之閘極端子與上述第2MOSFET之閘極端子連接；以上述第1MOSFET之閘極端子與上述第2MOSFET之閘極端子之端子間作為第1閘極端子；將上述第1MOSFET之基板端子與上述第2MOSFET之基板端子連接；具備N個半導體裝置(N為2以上之整數)，該N個半導體裝置為上述第1閘極端子與上述第2MOSFET之源極端子未被連接者；將k=1(k為自然數)至k=N為止之上述半導體裝置之上述第2MOSFET之汲極端子分別連接，施加特定之供給電壓；將k=1至k=N為止之上述半導體裝置之上述第1MOSFET之閘極端子分別連接，以其作為基準電位；將k=1至k=N為止之上述半導體裝置之上述第 1MOSFET之基板端子分別連接，施加特定之電壓；將k=1至k=N-1為止之上述半導體裝置之上述第1MOSFET之汲極端子與上述第2MOSFET之源極端子的端子間，連接於k=2至k=N為止之半導體裝置之第1MOSFET之源極端子；以k=N之半導體裝置之上述第1MOSFET之汲極端子與上述第2MOSFET之源極端子的端子間作為輸出端子；上述第1MOSFET與上述第2MOSFET為同一構造之MOSFET；於上述第1閘極端子，係被施加滿足使上述第1MOSFET及上述第2MOSFET之閘極之通道區域由平帶狀態變為未被形成反轉層之動作區域的範圍之電壓；於上述第1基板端子，係被施加使第1MOSFET之源極側pn接合由微小之順向偏壓之動作區域變為逆向偏壓之動作區域的範圍之電壓；上述供給電壓，在上述第1及第2MOSFET為NMOSFET時，係被施加相對於上述基準電位之正電壓；上述供給電壓，在上述第1及第2MOSFET為PMOSFET時，係被施加相對於上述基準電位之負電壓。