TWI396228B - 含有矽及碳之磊晶層的形成與處理 - Google Patents

含有矽及碳之磊晶層的形成與處理 Download PDF

Info

Publication number
TWI396228B
TWI396228B TW096145773A TW96145773A TWI396228B TW I396228 B TWI396228 B TW I396228B TW 096145773 A TW096145773 A TW 096145773A TW 96145773 A TW96145773 A TW 96145773A TW I396228 B TWI396228 B TW I396228B
Authority
TW
Taiwan
Prior art keywords
annealing
epitaxial layer
carbon
replacement
substrate
Prior art date
Application number
TW096145773A
Other languages
English (en)
Other versions
TW200842942A (en
Inventor
Yonah Cho
Yihwan Kim
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/566,058 external-priority patent/US20080132039A1/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW200842942A publication Critical patent/TW200842942A/zh
Application granted granted Critical
Publication of TWI396228B publication Critical patent/TWI396228B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Description

含有矽及碳之磊晶層的形成與處理
本發明的實施例主要涉及含矽和碳(Si：C)磊晶層的形成和處理。特定實施例係關於在半導體元件(例如金屬氧化物半導體場效應電晶體(metal oxide semiconductor field effect transistor，MOSFET)元件)中，磊晶層的形成和處理。
金屬氧化物半導體(MOS)電晶體通常包括半導體基板、源極、汲極以及設置在基板上源極與汲極間的通道，基板通常由矽製成。一般地，閘極疊層設置在通道上方，閘極疊層由設置在通道正上方的閘極氧化層或閘極電極、閘極氧化層上方的閘極導體材料，以及側壁間隙壁組成。側壁間隙壁保護閘極導體的側壁。閘極電極一般由摻雜多晶矽(Si)形成，而閘極介電材料可包含高介電常數材料(例如，大於4.0的介電常數，如二氧化矽(SiO2 )或氮摻雜的二氧化矽等)的薄層(例如，<20Å)。
流經MOS電晶體的通道的電流，與通道中載子的遷移率成正比，並且使用高遷移率MOS電晶體能使更多的電流流過，並因此有更快的電路性能。MOS電晶體通道中載子的遷移率可以藉由在通道中產生機械應力而增加。在壓縮應變下的通道(例如，在矽上生長的矽-鍺通道層)具有顯著增強的電洞遷移率，以提供pMOS電晶體。在拉伸應變 (tensile train)下的通道(例如，在鬆弛的(relaxed)矽-鍺上生長的薄矽通道層)，則達到顯著增強的電子遷移率，以提供nMOS電晶體。
亦能藉由在源極和汲極區域中，形成一個或多個碳摻雜的矽磊晶層，以提供在拉伸應變下的nMOS電晶體通道，其可與pMOS電晶體中，由SiGe源極和汲極所形成的壓縮應變通道互補。因此，碳摻雜的矽和矽-鍺磊晶層可分別沈積在nMOS和pMOS電晶體的源/汲極上。源極區域和汲極區域可通過選擇性Si乾蝕刻呈平面或凹陷。當適當地製造時，由碳摻雜的矽磊晶層覆蓋的nMOS源極和汲極，在通道中施加拉伸應變，並增加nMOS驅動電流。
爲了利用碳摻雜的矽磊晶層，提高具有凹陷源極/汲極之nMOS電晶體其通道中的電子遷移率，需要通過選擇性的沈積或通過後沈積製程，在源極/汲極上選擇性地形成碳摻雜的矽磊晶層。另外，需要碳摻雜的矽磊晶層含有替代的C原子，以在通道中引起拉伸應變。可利用增加碳摻雜的矽源極和汲極中替代C的含量，以達到較高的通道拉伸應變。然而，通過一般選擇性Si:C磊晶製程(例如在>700℃的製程溫度下)所結合的C原子，大部分佔據了Si晶格的非替代(即，空隙)位置。通過降低生長溫度，可達到較高比例的替代原子含量(例如，在500℃生長溫度下接近100%)，然而，對於元件應用，這些較低溫度下的慢生長速度是不合宜的，因此所述選擇性製程不可能在較低溫度下進行。
因此，需要提供一些方法，以改善碳摻雜矽磊晶層中替代碳含量。該方法將有益於電晶體元件的製造。
本發明的一個實施例係關於形成並處理包含矽和碳的磊晶層的方法。其他實施例關於製造包括含矽和碳之磊晶層的電晶體元件的方法。在特定實施例中，提供用於形成包含具有高替代碳含量之n-摻雜Si:C的nMOS電晶體的方法。
根據本發明的一個實施例，提供一種處理在基板上包含矽和碳之磊晶層的方法，該方法包含：提供具有磊晶層的基板，該磊晶層包含沈積在所述基板上的碳和矽，該碳包括間隙碳；以及在從約800℃到約1350℃的溫度下退火所述基板和磊晶層，以將所述磊晶層中的至少部分間隙碳轉化爲替代碳。根據一個實施例，替代碳(如果初始存在的話)和間隙碳的總量高於約0.5原子百分率，以及在特定實施例中，高於約1原子百分率，且尤其是，高於約2原子百分率。
根據特定實施例，該方法進一步包含離子佈植磊晶層。離子佈植可導致至少部分磊晶層的非晶化。非晶化可通過典型的非晶化製程實現，包括預非晶化(pre-amorphization)(例如，使用Si)佈植。如此所使用，非晶化佈植係指使至少部分磊晶層非晶化的佈植製程。在另一實施例中，磊晶層形成於元件的源極區和汲極區中。 在包括源極和汲極的元件實施例中，離子佈植可包括與用於形成深源極和汲極接合，或與伴隨著預非晶化佈植之深源極和汲極佈植的相同條件，以增加磊晶層中的替代碳。在包括非晶化的實施例中，退火可通過動態表面退火、鐳射退火、毫秒退火、快速退火或瞬間退火中的一個或多個來執行。在一個或多個實施例中，以短於10秒的時間執行退火。在其他實施例中，以短於900毫秒的時間執行退火。例如，退火可通過鐳射退火或毫秒退火，以短於900毫秒(例如小於10毫秒)的時間來執行。根據一個或多個實施例，選擇整體順序、佈植條件和退火條件以最大化磊晶層中的替代碳。
在其他實施例中，退火通過短於900毫秒的鐳射退火或毫秒退火，接著以短於10秒的快速熱退火來執行。在又一其他實施例中，退火可以短於10秒的快速熱退火，接著以短於10秒的鐳射退火或毫秒退火來執行。
形成Si：C磊晶膜的方法可在電晶體製程的製造步驟期間使用。本發明的實施例涉及一種製造電晶體的方法，該方法包含：在基板上形成閘極介電質；在所述閘極介電質上形成閘極電極；在該閘極電極的相對側上，在具有第二導電率的基板上形成源/汲極區，並在源/汲極區之間界定通道區；在源/汲極區正上方沈積包含矽和碳的磊晶層，部分碳為替代碳，其餘碳為間隙碳；以及在約800℃到約1350℃之間的溫度下，退火基板和磊晶層，以將磊晶層中的至少部分間隙碳轉換為替代碳。在特定實施例中，替代 碳和間隙碳的總量高於約0.5原子百分率，以及在特定實施例中，高於約1原子百分率，並且在更特定實施例中，高於約2原子百分率。間隙碳和替代碳的量可在約0.5和2原子百分率之間的範圍中。
在特定實施例中，製造電晶體的方法可進一步包含將離子佈植到磊晶層中，且之後為退火。退火可通過毫秒退火(諸如動態表面退火、鐳射表面退火或快速退火)或快速熱退火(諸如瞬間退火)中的一個或多個來執行。以上所述的各種退火可用於製造電晶體。根據本發明的實施例，選擇整體順序、佈植條件和退火條件，以最大化替代碳的含量。
前述廣泛地概括了本發明的特定特徵和技術優點。本領域的熟習技術人員應理解在利用所公開的特定實施例作為基礎的情形下，能在本發明的範圍內修改或設計其他結構或製程。本領域的熟習技術人員還應知前述均等結構並未脫離所附申請專利範圍中陳述的本發明的精神和範圍。
本發明的實施例主要提供一種形成並處理包含矽和碳的磊晶層的方法。其他實施例涉及製造電晶體的方法。
在特定實施例中，提供在nMOS電晶體的源極區域和汲極區域中形成Si：C的方法。在特定實施例中，當對nMOS電晶體Si：C以n型摻雜物(例如，P、As或其組合)進行高摻雜時，則維持了高通道應力之高替代C。後磊晶離 子佈植過程造成佈植所引起的損壞，並劣化Si：C磊晶層。佈植引起的損壞導致佈植結晶缺陷以及替代C損失，這直接影響到通道應力或通道遷移率，進而涉及元件性能。期望提供將替代C之損失降至最小化的方法，或者可選地，通過後佈植製程恢復丟失的替代C，例如增強退火，諸如毫秒退火(如動態表面退火(DSA)、鐳射表面退火或快速退火)。實驗證明用於摻雜劑活化的傳統瞬間退火，無法獨自恢復替代C，但是毫秒鐳射退火，特別地，DSA，在恢復丟失替代C甚至是增加替代C，使其大於在佈植製程之前初始磊晶層中的替代C含量方面，非常有效。根據本發明的一個或多個實施例，來自剛沈積(as-deposited)階段或來自佈植階段的替代C含量，皆為增加。
形成並處理磊晶層的方法包含：提供具有磊晶層的基板，該磊晶層包含沈積在基板上的碳和矽，該碳包括間隙碳；以及在從約800℃到約1300℃的溫度下退火基板和磊晶層，以將磊晶層中的至少一部分間隙碳轉換為替代碳。在一個實施例中，製造電晶體的方法包含：在基板上形成閘極介電質；在閘極介電質上形成閘極電極；在閘極電極相對側上具有第二電導率的基板上，形成源/汲極區，並界定出位在源/汲極區間的通道區；在源/汲極區正上方沈積含有矽和碳的磊晶層，該碳包括間隙碳；以及在從約800℃到約1350℃的溫度下退火基板和磊晶層，以將磊晶層中的至少一部分間隙碳轉換為替代碳。磊晶層與體基板和多晶矽層不同。
如此所使用，磊晶沈積指在基板上單晶層的沈積，因而沈積層的晶體結構與基板的晶體結構相符。因此，磊晶層或膜是單晶層，或具有與基板的晶體結構相符的晶體結構的膜。
根據本發明的實施例，對含有碳和矽之磊晶膜的處理增加了膜的替代C含量。Si：C層中的替代C含量可通過將所沈積的未替代C原子轉化到替代Si晶格位置而增加。儘管本發明不意欲由特定理論限制，但是一般認為未替代(或間隙)C原子到替代位置的轉換，可與點缺陷(諸如空位、自占間隙和其他外部占間隙以及缺陷群聚)相關。通過將初始(所沈積的)缺陷分佈和Si晶格改變為有利於更多C原子佔據替代位置的結構，可增加替代C含量。將應知的是，所增加替代碳之量的參考，不意欲將本發明限制於含有替代碳的沈積膜。根據本發明的實施例，初始沈積的磊晶膜可以不包含替代碳，並且根據本發明的實施例，處理包含間隙碳的膜，以降低間隙碳量，並在所沈積膜中從零增加替代碳的含量。該結構變化和替代C含量增加可通過在此所述的製程次序實現。
在一個或多個實施例中，如以下進一步所述，通過佈植和退火形成並處理含有矽和碳的磊晶膜。通過選擇或未選擇磊晶層沈積可形成磊晶膜。
在一個或多個實施例中，替代C含量的增加可通過以下示例性製程次序中，佈植和退火的組合來實現：(1)通過選擇性或未選擇性沈積製程，沈積含有矽和碳的磊晶 層，該磊晶層具有高總C濃度(例如大於約0.5原子百分率，或高於約1原子百分率)；(2)含矽和碳的磊晶層的非晶化，例如，通過離子(諸如Si)佈植。一般所需能量和劑量為使至少部分磊晶層非晶化，而不在佈植之後晶格結晶(lattice crystallinity)；以及(3)以少於60秒的時間對動態表面退火(DSA)腔室退火(例如，動態表面退火、毫秒退火或鐳射退火)。在一個或多個實施例中，退火溫度可以在1000℃以上，並具有在10s和100s mm/s範圍中的各種掃描速度(或停留時間)。根據一個或多個實施例，方法係依序進行，然而，該製程不完全限於上述的步驟。例如，只要保持製程順序的次序其他製程步驟可夾在步驟之間。現在將根據一個或多個實施例描述該製程的各個步驟。
基板
基板通常為矽基板，並且可以是已圖案化的基板。已圖案化的基板為具有電子特徵形成於基板表面中或之上的基板。圖案化的基板可包含單晶表面，以及至少一個不為單晶的第二表面，例如多晶或非晶表面。單晶表面包括裸晶基板，或通常由諸如矽、矽鍺或矽碳的材料製成的沈積單晶層。多晶或非晶表面可包括介電質材料，諸如氧化物或氮化物，特別是氧化矽或氮化矽，以及非晶矽表面。
磊晶沈積
矽碳層可使用磊晶製程在合適製程腔室中沈積，合適 的製程腔室例如為Epi RP或Centura，其可從加利福尼亞的Santa Clara的應用材料公司購得。一般而言，製程腔室在整個磊晶製程中保持一致的溫度。然而，一些步驟可在變化溫度下執行。製程腔室可保持在約250℃到約1000℃範圍間的溫度，例如從約500℃到約900℃。適於執行磊晶製程的溫度取決於用於沈積和/或蝕刻含矽和碳材料的特定前驅物，並可通過本領域中的熟習技藝者決定。製程腔室通常可保持在約0.1 Torr到約200 Torr的壓力，該壓力在沈積步驟期間以及沈積步驟之間可能波動，但一般為恆定。
在磊晶沈積製程期間，基板暴露於沈積氣體，以在單晶表面上形成磊晶層，同時在第二表面上形成多晶層。沈積製程的特定暴露時間的決定係與在蝕刻製程期間的暴露時間相關，亦與在製程中所使用的特定前驅物和溫度相關。一般地，基板暴露於沈積氣體足夠長的時間，以形成最大厚度的磊晶層，同時形成在沈積期間，易於蝕刻掉的多晶層最小厚度。
沈積氣體至少包含矽源、載氣和碳源。在可選實施例中，沈積氣體可包括至少一種蝕刻劑，諸如氯化氫或氯氣。
通常以約5 sccm到約500 sccm的速度範圍，例如，從約10sccm到約300sccm的速度，尤其是從約50sccm到約200sccm，更特定地約100 sccm的速度，將矽源提供到製程腔室中。在沈積含矽和碳化合物的沈積氣體中，有用的矽源包括，但是不限於，矽烷、鹵化矽烷和有機矽烷。 矽烷包括矽烷(SiH4 )和具有實驗式Six H(2x+2) 的較高級矽烷，諸如二矽烷(Si2 H6 )、三矽烷(Si3 H8 )和四矽烷(Si4 H10 )等。鹵化矽烷包括具有實驗式X’y Six H(2x+2-y) ，其中X’=F、Cl、Br或I，諸如六氯二矽烷(Si2 Cl6 )、四氯矽烷(SiCl4 )、二氯矽烷(Cl2 SiH2 )和三氯矽烷(Cl3 SiH)。有機矽烷包括具有實驗式Ry Six H(2x+2-y) 的化合物，其中R=甲基、乙基、丙基或丁基，諸如甲基矽烷((CH3 )SiH3 )、二甲基矽烷((CH3 )2 SiH3 )、乙基矽烷((CH3 CH2 )SiH3 )、甲基二矽烷((CH3 )Si2 H5 )、二甲基二矽烷((CH3 )2 Si2 H4 )和六甲基二矽烷((CH3 )6 Si2 )。
矽源通常與載氣一起輸送到製程腔室中。載氣具有從約1 slm(公升/分鐘)到約100 slm的流速，例如從約5 slm到約75 slm，以及特別地從約10 slm到約50 slm，例如約25 slm。載氣可包括氮氣(N2 )、氫氣(H2 )、氬、氦及其組合。惰性載氣是較佳的，並包括氮氣、氬、氦及其組合。載氣可依據在磊晶製程120期間，所使用的前驅物和/或製程溫度來選擇。通常，載氣在整個蝕刻步驟期間相同。然而，部分實施例可在特定步驟中使用不同的載氣。
在步驟120期間，與矽源和載氣一起提供到製程腔室，以形成含矽和碳化合物(諸如矽碳材料)的碳源，通常以約0.1 sccm到約20 sccm的流速範圍，例如，從約0.5 sccm到約10 sccm，以及尤其是從約1 sccm到約5 sccm，例如約2 sccm的速度提供到製程腔室中。用於沈積含矽和碳化合物的碳源包括，但是不限於，有機矽烷、烷、烯， 以及乙基、丙基和丁基的炔。該碳源包括甲基矽烷((CH3 )SiH3 )、二甲基矽烷((CH3 )2 SiH2 )、三甲基矽烷((CH3 )3 SiH)、乙基矽烷((CH3 CH2 )SiH3 )、甲烷(CH4 )、乙烯(C2 H4 )、乙炔(C2 H2 )、丙烷(C3 H8 )、丙烯(C3 H6 )、丁炔(C4 H6 )等。磊晶層的碳濃度在約200ppm到約5原子百分率的範圍內，例如從約1原子百分率到約3原子百分率，尤其是至少約2原子百分率或至少約1.5原子百分率。在一個實施例中，碳濃度在磊晶層內可以成梯度分佈，較佳地，所具有的梯度為在磊晶層下部分中碳濃度比磊晶層上部分中的濃度高。可選地，鍺源和碳源可以都與矽源和載氣一起添加到製程腔室中，以形成含矽和碳的化合物，諸如矽鍺碳材料。
沈積製程停止。在一個實施例中，製程腔室可由清洗氣體或載氣沖洗，及/或製程腔室可由真空泵排空。清洗和/或排氣處理去除過剩的沈積氣體、反應副產物和其他污染物。在另一實施例中，一旦沈積製程停止，蝕刻製程立即開始而不清洗和/或排空製程腔室。
蝕刻
可執行一可選的蝕刻製程。蝕刻製程去除在基板表面上的部分磊晶層。蝕刻製程可將磊晶或單晶材料，以及非晶或多晶材料都去除。如果在基板表面上存在沈積的多晶層，則以比磊晶層更快的速度去除。蝕刻製程的時間周期與沈積製程的時間周期協調，以使磊晶層的淨沈積選擇性 地形成於所需的基板區域上。因此，沈積製程和蝕刻製程的淨結果形成選擇性且磊晶生長的含矽和碳材料，同時如果有多晶材料的話，可使多晶材料的生長最小化。
在蝕刻製程期間，基板暴露於蝕刻氣體約10秒到約90秒內的時間周期，例如從約20秒到約60秒，尤其是從約30秒到約45秒。蝕刻氣體包括至少一種蝕刻劑和載氣。蝕刻劑通常以約10 sccm到約700 sccm的速度，例如約50 sccm到約500 sccm的速度，提供到製程腔室中。在蝕刻氣體中使用的蝕刻劑可包括氯氣(Cl2 )、氯化氫(HCl)、三氯化硼(BCl3 )、氯甲烷(CH3 Cl)、四氯化碳(CCl4 )、三氟化氯(ClF3 )及其組合。較佳地，氯或氯化氫用作蝕刻劑。
蝕刻劑通常與載氣一起提供到製程腔室中。載氣具有約1 slm到約100 slm範圍中，例如從約5 slm到約75 slm，更具體地從約10 slm到約50 slm，例如約25 slm的流速。載氣可包括氮氣(N2 )、氫氣(H2 )、氬、氦及其組合。在一些實施例中，惰性載氣是較佳的，且其包括氮氣、氬、氦及其組合。載氣可依據在磊晶製程期間，所使用的特定前驅物和/或溫度來選擇。
蝕刻製程終止。在一個實施例中，製程腔室由清洗氣體或載氣沖洗，及/或製程腔室可由真空泵排空。清洗和/或排氣處理去除過剩的蝕刻氣體、反應副產物和其他污染物。在另一實施例中，一旦蝕刻製程停止，則立即開始磊晶層的沈積製程，而不清洗和/或排空製程腔室。
可確定磊晶層和多晶層的厚度。如果達到預定厚度，則終止磊晶製程。然而，如果沒有達到預定厚度，則重複沈積製程迴圈，直到達到所需厚度。磊晶層通常長成具有約10Å到約2000Å範圍的厚度，例如從約100Å到約1500Å，以及更具體地從約400Å到約1200Å，例如約800Å的厚度。如果存在有多晶層的話，多晶層通常沈積成從一原子層到約500Å的範圍的厚度。含磊晶矽和碳層或含多晶矽和碳層的所需或預定厚度係依據個別的製程而定。在一個實施例中，磊晶層可達到預定厚度，同時多晶層特別厚。
在沈積期間的摻雜劑暴露(或原位摻雜(in-situ doping))
在磊晶沈積期間，磊晶層可選地暴露於摻雜劑。典型的摻雜劑可包括至少一種摻雜劑化合物，以提供摻雜元素源，諸如硼、砷、磷、鎵或鋁。摻雜劑提供所沈積的含矽和碳化合物各種導電屬性，諸如在電子元件所需的可控和所需路徑中的方向電子流。含矽和碳化合物的膜可由特定摻雜劑摻雜，以達到所需的導電屬性。在一個實施例中，含矽和碳化合物為p型摻雜，諸如通過使用二硼烷，以於約1015 原子/cm3 到約1021 原子/cm3 的濃度範圍中添加硼。在一個實施例中，p型摻雜劑具有至少5×1015 原子/cm3 的濃度在另一實施例中，p型摻雜劑濃度範圍為約1×1020 原子/cm3 到約2.5×1021 原子/cm3 。在另一實施例中，含矽和碳化合物為n型摻雜，諸如由磷和/或砷n-型摻雜至約 5×1019 原子/cm3 到約5×1021 原子/cm3 範圍的濃度。
通常在沈積期間將摻雜劑源提供到製程腔室中。用作摻雜劑源的含硼摻雜劑包括硼烷類和有機硼烷類。硼烷類包括硼烷、二硼烷(B2 H6 )、三硼烷、四硼烷和五硼烷，而烷基硼烷包括具有實驗式Rx BH(3-x) 的化合物，其中R=甲基、乙基、丙基或丁基以及x=1，2或3。烷基硼烷包括三甲基硼烷((CH3 )3 B)、二甲基硼烷((CH3 )2 BH)、三乙基硼烷((CH3 CH2 )3 B)和二乙基硼烷((CH3 CH2 )2 BH)。摻雜劑還可包括砷化氫(AsH3 )、磷化氫(PH3 )和烷基膦，諸如具有實驗式Rx PH(3-x) ，其中R=甲基、乙基、丙基或丁基以及x=1、2或3。烷基膦包括三甲基膦((CH3 )3 P)、二甲基膦((CH3 )2 PH)、三乙基膦((CH3 CH2 )3 P)和二乙基膦((CH3 CH2 )2 PH)。
離子佈植
執行磊晶層的離子佈植，將導致至少部分磊晶層的非晶化。離子佈植可用於形成摻雜區域諸如源極和汲極，其將導致磊晶層的非晶化。例如，這可在輕摻雜和重摻雜汲極區或源汲極區延伸部，以及深源極和汲極的形成期間發生，其作為部分電晶體的製造製程。對於含Si：C源極/汲極電晶體的n-型摻雜，摻雜區域的厚度將由所需的源/汲極區接面深度來決定，該厚度典型地小於1000Å。磷、砷及其二者之結合的摻雜，通常用於如nMOS電晶體的Si：C源/汲極。峰摻雜劑雜質濃度可大於1×1020 原子/cm3 或更高，並且摻雜劑量可等於或大於2×1015 原子/cm2 。在一個或多個實施例中，已知為預先非晶化的額外非晶化步驟可由Si、Ge或As離子佈植執行，然而，也可使用其他方法。該非晶化深度由佈植物質的離子能量來確定。如在本領域中衆所周知的，使結晶Si非晶化所需的最小劑量，係以例如1×1015 /cm2 的Si進行佈植。
含矽和碳之磊晶層的非晶化佈植和摻雜劑佈植可以由可從加利福尼亞的聖克拉拉(Santa Clara)的應用材料公司購得的Quantum X佈植機來實現。利用將替代Si和C原子置換到非替代位置，離子佈植非晶化至少部分的初始Si：C磊晶層(結晶結構)。
退火
根據本發明的一個或多個實施例，磊晶層係被退火。在特定實施例中，退火發生在相對短的時間周期內，諸如在快速熱退火或快速熱處理腔室中。如於此所使用的，快速熱退火(rapid thermal annealing，RTA)和快速熱處理(rapid thermal processing，RTP)係為使樣品經歷極短但高度受控之熱迴圈的製程，其中該熱迴圈將樣品從室溫加熱到高溫，例如與1200℃等溫。在RTP或RTA製程期間的熱迴圈周期通常少於約60秒，以及通常少於約30秒。在特定實施例中，RTP或RTA的周期少於約20秒、15秒、10秒或5秒。瞬間退火係指在短於約10秒或5秒時間周期內，使樣品暴露於高溫的製程。例如，瞬間退火可在短 於約5秒的時間周期內在約攝氏800度到攝氏1200度之間的高溫下發生。毫秒退火係指在短於約900毫秒以及更典型地小於約500毫秒的時間內，將樣品從室溫加熱至高溫(例如與1350℃等溫)之製程。毫秒退火可通過鐳射退火(諸如應用材料的Dynamic Surface Anneal(動態表面退火))或快速退火來實現。顧名思義，鐳射退火使用雷射加熱樣品。
退火製程包括快速熱處理諸如快速熱退火、快速熱處理、毫秒退火和/或瞬間退火及其組合。退火溫度可取決於所使用的製程。例如，當固相磊晶可在500℃或更高溫度下執行時，瞬間退火可具有約1000℃和約1100℃之間變化的溫度，較佳地約1050℃。
退火製程可包括瞬間退火，其為一種快速熱處理(RTP具有諸如氧氣、氮氣、氫氣、氬、氦及其組合等氣體之空氣)。退火製程可在從約800℃到約1200℃，較佳為從約1050℃到約1100℃的溫度下執行。退火製程可在含矽和碳層沈積之後或在基板將經歷各種其他製程步驟之後立即發生。
在一個實施例中，瞬間退火係在RTP系統中執行，該RTP系統能使退火環境中之氣壓維持在顯著地低於大氣壓值。該RTP系統的實施例為可從加利福尼亞的聖克拉拉的應用材料有限公司市售購得的RADIANCE CENTURA® 。瞬間退火則在2005年5月24日公告，標題為“ADVANCES IN SPIKE ANNEAL 20 PROCESSES FOR ULTRA SHALLOW JUNCTIONS”共同授讓的美國專利No.6,897,131，和在2004年10月12日公告，標題為“OPTIMAL SPIKE ANNEAL AMBIENT”共同授讓的美國專利No.6,803,297中進行了進一步描述，於此引入作為參考，但其不與現有說明書和申請專利範圍相衝突。
已經觀察到在應用材料DSA腔室/系統中，在1000℃以上的毫秒退火或鐳射退火提供了優良的結果：毫秒退火或鐳射退火提供充足的能量以使非替代C原子回到替代位置以增加磊晶層的替代碳含量。在美國專利No.6,987,240、No.7,005,601和No.7,078,651中公開了適宜的DSA系統的實施例，在此引入其全部內容作為參考。
本發明的製程可在本領域中公知的設備中實施。設備可包含多條氣體管道，以在進入製程腔室之前維持沈積氣體和其他製程氣體。之後，使氣體與熱基板接觸，含矽和碳化合物薄膜則形成於熱基板上。可用於沈積含矽和碳薄膜的工件包括可從位於加利福尼亞的聖克拉拉的應用材料有限公司市售購得的Epi Centura® 系統和Poly Gen® 系統。其他設備包括本領域中公知的批次處理的高溫爐管。
實施例 實施例1
將300mm裸矽晶圓放置在可從加利福尼亞的聖克拉拉的應用材料有限公司市售購得的300mm Epi Centura減壓腔室中。在第一處理步驟期間，將500Å厚未摻雜的Si： C磊晶膜沈積在300mm裸矽晶圓上。剛沈積(as-deposited)的Si：C膜包含2.3%總C，而1.04%C為替代的，如在第1圖之高解析度X光繞射儀(high resolution X-ray diffractometer，HR-XRD)測量中由1200角秒周圍的膜峰位置所示。在第二處理步驟期間，該膜隨後於應用材料的Quantum X佈植器中以25keV離子能量以及1.5×1015 /cm2 劑量進行Si離子佈植。雖然所沈積的Si：C膜顯示在1200角秒周圍的HRXRD峰對應於膜中的1.04%替代C，Si：C膜峰在Si佈植之後消失。這表示結晶損失或非晶化。在本實施例和其他實施例中，利用P.C.Kelires，Phys.Rev.B 55 25(14)，8784(1997)中描述的Kelires模型確定替代碳，該模型之內容係併入作為參考。
第1圖顯示了高分辨x-射線衍射(HR-XRD)掃描譜圖。在Si佈植後，未產生薄膜峰，但僅顯示對應於Si基板之0角秒處的參考Si峰，說明了不具有起始結晶Si：C磊晶層。然後在應用材料的動態表面退火系統(Dynamic Surface Anneal System)中，於1100-1300℃間的溫度範圍內以150mm/s或50mm/s(對應於0.5ms或1.5ms的停留時間)的掃描速度，以退火非晶化的結構。在第2圖中為所得到的HRXRD圖譜，其顯示在2000角秒周圍出現波峰，說明在DSA之後約1.75%的替代C之結晶層形成。樣品Si晶圓進一步在1050℃下，在10% O2 和90% N2 氣體中使用Centura RTP，進行瞬間退火的處理。如第3圖所示，與1.04%的剛沈積(as-deposited)含量相比較，經退火 (DSA+瞬間退火)樣品的替代C含量約為1.32%。
實施例2
第2圖示出在1100℃和1300℃間的溫度下以及50-150mm/s的掃描速度下進行動態表面退火後，相同Si：C樣品的XRD。在DSA之後，出現了對應於1.56-1.75%替代C之1800-2000角秒處的新薄膜峰。所觀察到的1.56-1.75%替代C係高於第1圖所示剛沈積(as-deposited)Si：C層中的初始1.04%替代C含量。
實施例3
第3圖顯示在所提出的3步製程並續以1050℃瞬間退火後，Si：C層的HRXRD。在1500角秒的波峰位置表示1.32%的替代C含量，高於第1圖中所示出的1.04%的剛沈積(as-deposited)含量。經過上述程序而不經動態表面退火處理的樣品標記為“RTA”，並顯示1000角秒以下，替代C低於0.88%的膜峰位置。所接收的替代C從剛佈植(as-implanted)的Si：C磊晶膜增加，但是所增加的替代C不單僅藉由傳統瞬間退火實現。所增加的替代C由動態表面退火或表面退火續以瞬間退火而實現。
因此，該實施例證明即使在活化退火前，在上述製程順序後，以高達1050℃的傳統摻雜劑活化退火後，在Si：C中增加的替代C含量係保持在剛沈積(as-deposited)替代C含量以上的程度。根據一個或多個實施例，所提出的保 持所增加的替代C之整體製程順序為Si：C磊晶層沈積，之後藉由佈植非晶化，再藉由動態表面退火，或者藉由高達1050℃動態表面退火和瞬間退火的組合。
實施例4
將300mm裸矽晶圓放置在可從加利福尼亞的Santa Clara的應用材料有限公司市售購得的300mm Epi Centura減壓腔室中。1000Å厚的未摻雜Si：C磊晶膜沈積在300mm裸矽晶圓上。剛沈積(as-deposited)Si：C膜包含約1.5原子百分率的總C，而1.5原子百分率的C為替代的，如在第4圖中的高解析度X光繞射儀(HR-XRD)測量中由1740角秒周圍的薄膜峰位置所示。在所製備的磊晶薄膜中的整體替代C劑量對應於7.5×1015 /cm2 。然後，薄膜經由應用材料的Quantum X佈植機以12keV離子能量和4×1015 /cm2 劑量，進行磷離子佈植。選擇適於源極和汲極接合深度的佈植條件來摻雜Si：C。在佈植之後，頂層(在該情形中為~400 Å)被破壞並且在受破壞層中減少了替代C。條紋消失以及薄膜峰加寬表示薄膜的物理變化。在佈植之後整體替代C劑量為約4×1015 /cm2 。然後，樣品經由用於CMOS電晶體製造中的傳統退火，特別地，經由在應用材料的Radiance Plus中10% O2 /90%N2 環境中1050℃下的瞬間退火。在Si基板峰附近出現的峰表示通過瞬間退火，在頂層中恢復了少量損失的替代C。在1500角秒以上(在佈植和瞬間退火之後)消失的條紋表示頂層上替代C的損失和晶 體的破壞。對應的整體替代C大於4×1015 /cm2 ，但是不大於5×1015 /cm2 。
實施例5
起始Si：C磊晶層利用與實施例4中的相同方法製備。剛沈積(as-deposited)的Si：C薄膜包含1.42%的總C，而1.35%C為替代的，如第5圖中的高解析度X光繞射儀(HR-XRD)中1500角秒周圍的薄膜峰位置所示。在所製備的磊晶膜中的整體替代的C劑量對應於約7×1015 /cm2 。然後，薄膜經由與實施例4中的樣品相同的佈植條件(在應用材料的Quantum X佈植機中，以12keV離子能量和4×1015 /cm2 劑量下進行磷離子佈植)。在佈植之後，頂層(在此實施例中為~400Å)被破壞，並且減少了在破壞層中的替代C，與實施例4類似。然後，樣品使用應用材料的Dynamic Surface Anneal(動態表面退火)系統，以150mm/s掃描速度，1100和1300℃之間的溫度進行毫秒退火。第5圖中的HRXRD示出強條紋，特別在毫秒退火之後，在1500角秒處之薄膜峰之上，說明了高替代C的存在。在毫秒退火之後對應的替代C劑量為約7×1015 /cm2 ，可與在佈植和退火之前起始Si：C磊晶層中的替代C劑量相比。
實施例6
第6圖顯示出動態表面退火對數個樣品之替代碳含量的影響。樣品以各種佈植條件製備並在從1100℃至1300 ℃之間變化的溫度下以DSA退火。第6圖將佈植後和3步製程順序後的替代碳含量，與在300mm裸矽晶圓上剛沈積(as-deposited)之磊晶層的替代碳含量相比較。為了比較，每個薄膜中的替代C在磊晶層上方整合並以劑量表示，且以剛沈積(as-deposited)Si：C磊晶膜(Epi)中的替代C劑量標準化，因此起始Si：C磊晶膜於標準化之替代C劑量中設為100%(在第6圖中的y軸)。將每個晶圓放置在可從加利福尼亞的聖克拉拉的應用材料有限公司購得的300mm Epi Centura減壓腔室中。1000Å厚的未摻雜Si：C磊晶膜沈積在300mm裸矽晶圓上。測量初始替代碳含量。每個製備的Si：C磊晶膜經由以下四個佈植條件的其中之一佈植：(i)在9keV下4×1015 /cm2 劑量的P，(ii)在12keV下4×1015 /cm2 劑量的P，(iii)在15keV下4×1015 /cm2 劑量的P，或(iv)在8keV下2×1015 /cm2 劑量的P與25keV下2×1015 /cm2 劑量的As之組合。在製造nMOS電晶體中，可選擇佈植條件以滿足目標源極和汲極接合位置。例如，在Si：C中12keV佈植條件下的P將在距離表面約600Å處產生具有2×1018 /cm2 和2×1018 /cm3 間之P濃度的接合。較低的能量將產生較淺的接合，而高能量能產生較深的接合。因此，選擇這四個佈植條件以仿效HDD形成。然後，以這四個條件之一佈植的各樣品係在不同溫度下(1100℃，1200℃，或1300℃)，利用DSA，以對應於0.5毫秒停留時間的150mm/s掃描速度處理。對於所有的佈植條件，在HDD佈植後替代C劑量降低到剛沈積 (as-deposited)劑量的45-65%，但是在DSA處理後增加回到94%或更高，證明通過DSA使Si：C層中的替代C有效恢復。
本發明的一個或多個實施例提供特別有利於形成互補金屬氧化物半導體(CMOS)積體電路元件的方法，並將在以下文中描述。其他元件和應用也在本發明的範圍內。第7圖示出了典型CMOS元件中FET對的部分橫截面視圖。在形成井(well)後，元件100包含半導體基板以提供源/汲極區、閘極介電質和NMOS元件與PMOS元件的閘極電極。元件100可使用傳統的半導體製程，諸如生成單晶矽，和通過溝槽蝕刻並在溝槽開口中生成或沈積介電質，以形成淺槽隔離結構來形成。用於形成這些各種結構的詳細程序在本領域中是公知的並且在此不再進一步描述。
元件100包含半導體基板155，例如，由p型材料摻雜的矽基板、在基板155上的p型磊晶矽層165、在磊晶層165中界定的p型井區120和n型井區150、在p-井120中限定的n型電晶體(NMOS FET)110和在n-井150中限定的p型電晶體(PMOS FET)140。第一隔離區158電性隔離NMOS 110和PMOS 140電晶體，並且第二隔離區160將第一電晶體110和140與基板155上的其他半導體元件電性隔離。
根據本發明的一個或多個實施例，NMOS電晶體110包含閘極電極122、第一源極區114和汲極區116。NMOS閘極電極122的厚度係可提高的(scalable)並可根據對元 件性能的考慮來調整。NMOS閘極電極122具有對應於N型元件之功函數的功函數。源極區和汲極區是在閘極電極122相對側上的n型區。通道區118夾在源極區114和汲極區116之間。閘極介電質112將通道區118和閘極電極122分離。用於形成NMOS閘極電極122和介電層的製程在本領域中是公知的，並且在此不再進一步討論。應該理解根據本發明實施例Si：C磊晶層將填充部分或整個源/汲極區114或116。
根據一個或多個實施例，PMOS電晶體140包含閘極電極152、源極區144和汲極區146。PMOS閘極電極152的厚度是可提高的，並且可根據對元件性能的考慮來調整。PMOS閘極電極152具有對應於N型元件之功函數的功函數。源極區和汲極區是在閘極電極152相對側上的P型區。通道區148夾在源極區144和汲極區146之間。閘極介電質142將通道區148和閘極電極152分離。介電質142電性絕緣閘極電極152與通道區148。將理解第4圖中所繪示且上述的電晶體110和140結構僅為示例之用，各種材料、層等中的變化都在本發明的範圍內。
現參照第8圖，其示出了在形成間隙壁、在源/汲極區上形成層(例如矽化物層)以及蝕刻停止形成後，第7圖的NMOS元件110的額外細節的視圖。將理解在第4圖中示出的PMOS元件可包含類似的間隙壁和層(其可變化尺寸和/或成分)，以影響NMOS元件通道中產生的應力，如於下文進一步敘述。然後，為了示意性目的，僅示出NMOS 元件並僅對其進行詳細描述。
第8圖係繪示間隙壁175，其由閘極119周圍所包含的合適介電質材料形成。還可提供偏移間隙壁177，其圍繞每個間隙壁175。用於形成間隙壁175和177的形狀、尺寸和厚度的製程在本領域中是公知的，在此不再進一步描述。金屬矽化物層179可形成於源極區114和汲極區116上方。矽化物層179可通過合適的製程，諸如濺射或物理氣相沈積(physical vapor deposition，PVD)，由適宜的材料諸如鎳、鈦或鈷形成。矽化物層179可擴散到部分下層表面中。汲極區116的高度(elevation)由箭頭181示出，其表示從基板表面180到矽化物層179頂部的距離。源汲極區的面(facet)183係以傾斜表面表示。如本領域的普通技術人員所能理解的，可修改在此描述的示例性元件，以包括根據此述之方法進一步潤飾的源/汲極區或具有Si：C磊晶層的源/汲極區。因此，本發明的實施例提供藉由在佈植後，恢復替代C的後續程序，最大化Si：C層中的替代C的方法。根據一個實施例的製程順序包括Si：C磊晶沈積，之後為HDD或深S/D佈植，之後為毫秒退火。在特定實施例中，起始磊晶層包含等於或高於約1原子百分率的替代C。在一個或多個實施例中，退火之後在最終磊晶層中的整體C劑量為起始磊晶層的至少約90%。
佈植可包含形成nMOS深源/汲極，其還已知為“HDD”高摻雜漏。示例性佈植條件包括僅P、As/P共同佈植或僅As佈植。特定實施例為僅P佈植：6-15keV；As： 25keV/P：8keV，僅As佈植：25keV及更高。總劑量約4×1015 /cm2 。在電晶體製造流程中N型佈植可以伴隨額外的預非晶化(pre-amprphization)佈植(例如，Si)(這可在HDD步驟期間或之前)，其導致至少部分磊晶層的非晶化。雖然本發明不意欲通過特定理論限定，但是佈植導致磊晶膜破壞並降低至少部分磊晶膜中的替代C。因此，在佈植之後，剛沈積(as-deposited)膜中的整體替代C超過替代C。
在佈植之後退火磊晶膜時，例如，通過毫秒退火，替代C從佈植後增加含量，導致最終替代C可小於、可相比於，或高於剛沈積(as-deposited)替代C含量。如以上所述，可改變退火程序。例如，低溫瞬間退火可插入如在以下順序的次序之間，但不限於此：Si：C磊晶沈積，之後為HDD或深S/D佈植，之後為低溫退火，並接著為毫秒退火。在另一實施例中，瞬間退火可在毫秒退火之後的順序加入，這樣的順序為：Si：C磊晶沈積，之後為HDD或S/D佈植，接著為DSA，然後為瞬間退火。
整個說明書中的參照“一個實施例”、“特定實施例”、“一個或多個實施例”或“實施例”指特定部件、結構、材料或結合實施例描述的屬性包括於本發明的至少一個實施例中。因此，在整個說明書各處所出現的術語諸如“在一個或多個實施例中”、“在特定實施例中”、“在一個實施例中”或“在實施例中”不必參照本發明的相同實施例。另外，特定部件、結構、材料或屬性可以任何適 當的方式結合在一個或多個實施例中。以上方法的描述順序不應該考慮為限定，並且方法可次序顛倒或忽略或添加步驟來使用描述的操作。
應該理解以上說明僅為例示性的，並且不是限制性的。對於本領域的熟習技藝者而言，在查看以上說明時，多種其他實施例是顯而易見的。因此，本發明的範圍應該參照附加的申請專利範圍以及該申請專利範圍所含括的均等物範圍來確定。
100‧‧‧元件
110‧‧‧n型電晶體
112‧‧‧閘極介電質
114‧‧‧源極區
116‧‧‧汲極區
118‧‧‧通道區
119‧‧‧閘極
120‧‧‧p型井區
122‧‧‧閘極電極
140‧‧‧P型電晶體
144‧‧‧源極區
146‧‧‧汲極區
148‧‧‧通道區
150‧‧‧n型井區
152‧‧‧閘極電極
155‧‧‧基板
158‧‧‧第一隔離區
160‧‧‧第二隔離區
165‧‧‧磊晶層
175‧‧‧間隙壁
177‧‧‧間隙壁
179‧‧‧矽化物層
181‧‧‧箭頭
183‧‧‧面
為了獲致並能詳細理解本發明上述實施例，以下將參照附圖中示出的實施例，對以上述進行更具體的描述。然而，應當理解，附圖僅示出了本發明的典型實施例，並因此不應考慮為對本發明範圍的限制，因為本發明承認其他等效實施例。
第1圖繪示在非晶化之後，包含矽和碳的磊晶層之結構變化的HRXRD譜圖；第2圖繪示在非晶化和在以1100℃和1300℃間的溫度表面退火後，含矽和碳的磊晶層之結構變化的HRXRD譜圖；第3圖繪示在非晶化和在以1100℃和1300℃間的溫度表面退火，並進一步進行瞬間退火處理後，含矽和碳的磊晶層之結構變化的HRXRD譜圖； 第4圖繪示在P 12 keV，4×1015 /cm2 佈植，以及在1050℃瞬間退火後，起始磊晶層的HRXRD譜圖；第5圖繪示起始磊晶層以及在經過P 12 keV，4×1015 /cm2 佈植，且藉由在1100℃、1200℃和1300℃下毫秒鐳射退火的動態表面退火處理後的HRXRD譜圖；第6圖繪示僅由P在各種能量級別下佈植和As與P組合佈植，且進一步通過在1100℃和1300℃之間的動態表面退火處理之樣品的一致化比較替代C資料；第7圖是根據本發明的實施例的場效應電晶體對的橫截面視圖；以及第8圖是第1圖中示出，於元件上形成額外層之NMOS場效應電晶體的橫截面視圖。

Claims (22)

  1. 一種處理在基板上的Si：C磊晶層的方法，包含以下步驟：提供具有一磊晶層的一基板，該磊晶層含有碳和矽且該磊晶層沈積在所述基板上，所述碳包含一第一整體劑量的替代碳；離子佈植所述磊晶層，造成替代碳損失至一第二整體劑量，該第二整體劑量低於該第一整體劑量；以及在約1000℃到約1350℃的溫度下，退火所述基板和磊晶層達低於約900毫秒的時間，以將所述替代碳從該第二整體劑量增加到該第一整體劑量的至少約90%。
  2. 如申請專利範圍第1項所述的方法，其中在離子佈植之前，所述層中的所述替代碳的量在約0.5原子百分率至2原子百分率的範圍內。
  3. 如申請專利範圍第1項所述的方法，其中在離子佈植前，所述磊晶層中的所述替代碳的量高於約1原子百分率。
  4. 如申請專利範圍第1項所述的方法，其中所述離子佈植包括一元素，該元素選自P、As、Si及其組合所構成的群組，該元素的劑量至少約1.5×1015 /cm2 。
  5. 如申請專利範圍第4項所述的方法，其中所述離子佈植導致至少部分的所述磊晶層的非晶化。
  6. 如申請專利範圍第1項所述的方法，其中所述退火係藉由鐳射退火與毫秒退火中的一個或兩個來執行。
  7. 如申請專利範圍第6項所述的方法，其中先執行所述退火短於900毫秒，之後執行短於10秒的快速熱退火。
  8. 如申請專利範圍第6項所述的方法，其中所述退火是以以下方式執行：先執行短於10秒的快速熱退火，之後執行短於900毫秒的鐳射退火或毫秒退火。
  9. 如申請專利範圍第1項所述的方法，其中所述Si：C磊晶層係在電晶體製程的製造步驟(fabrication step)期間形成，並且所述方法進一步包含以下步驟：在一基板上形成一閘極介電質；在所述閘極介電質上形成一閘極電極；在所述基板上於所述閘極電極的相對側上形成源/汲極區，並在所述源/汲極區間界定出一通道區；以及在所述源/汲極區正上方沈積含有矽和碳的所述磊晶層。
  10. 如申請專利範圍第9項所述的方法，其中在離子佈植之前，在該層中的所述替代碳的量在約0.5原子百分率至2原子百分率的範圍內。
  11. 如申請專利範圍第9項所述的方法，其中在離子佈植前，在所述磊晶層中的所述替代碳的量高於約1原子百分率。
  12. 如申請專利範圍第9項所述的方法，其中所述離子佈植包括一元素，該元素選自P、As、Si及其組合所構成的群組，該元素的劑量至少約為1.5×1015 /cm2 。
  13. 如申請專利範圍第9項所述的方法，其中所述離子佈植導致至少部分的所述磊晶層的非晶化。
  14. 如申請專利範圍第13項所述的方法，其中先執行短於900毫秒之所述退火，之後執行短於10秒的快速熱退火。
  15. 如申請專利範圍第13項所述的方法，其中先執行短於10秒的快速熱退火，之後執行短於900毫秒的所述退火。
  16. 如申請專利範圍第9項所述的方法，其中所述離子佈植使用劑量至少約為1.5×1015 /cm2 的元素來執行，以形成一重摻雜汲極，該元素選自P、As及其組合所構成的群組。
  17. 如申請專利範圍第9項所述的方法，其中所述電晶體包括具有一通道的一nMOS電晶體，以及所述方法增加所述nMOS電晶體之所述通道中的拉伸應變。
  18. 如申請專利範圍第1項所述的方法，其中執行所述退火少於5毫秒。
  19. 如申請專利範圍第18項所述的方法，其中執行所述退火約0.5毫秒。
  20. 如申請專利範圍第1項所述的方法，其中在退火後，所述磊晶層中的所述替代碳的量大於約1原子百分率。
  21. 如申請專利範圍第1項所述的方法，其中在退火後與佈值前，所述磊晶層中的所述替代碳的量大於約1原子百分率。
  22. 如申請專利範圍第1項所述的方法，其中退火後所述替代碳的整體劑量實質上等於或大於佈植前所述替代碳的所述第一整體劑量。
TW096145773A 2006-12-01 2007-11-30 含有矽及碳之磊晶層的形成與處理 TWI396228B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/566,058 US20080132039A1 (en) 2006-12-01 2006-12-01 Formation and treatment of epitaxial layer containing silicon and carbon
US11/778,212 US7741200B2 (en) 2006-12-01 2007-07-16 Formation and treatment of epitaxial layer containing silicon and carbon

Publications (2)

Publication Number Publication Date
TW200842942A TW200842942A (en) 2008-11-01
TWI396228B true TWI396228B (zh) 2013-05-11

Family

ID=39030863

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096145773A TWI396228B (zh) 2006-12-01 2007-11-30 含有矽及碳之磊晶層的形成與處理

Country Status (5)

Country Link
US (1) US7741200B2 (zh)
EP (1) EP1928013A3 (zh)
JP (1) JP5371229B2 (zh)
KR (1) KR101385635B1 (zh)
TW (1) TWI396228B (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994573B2 (en) * 2007-12-14 2011-08-09 Fairchild Semiconductor Corporation Structure and method for forming power devices with carbon-containing region
DE102008059501B4 (de) * 2008-11-28 2012-09-20 Advanced Micro Devices, Inc. Technik zur Verbesserung des Dotierstoffprofils und der Kanalleitfähigkeit durch Millisekunden-Ausheizprozesse
JP2010161237A (ja) * 2009-01-08 2010-07-22 Toyota Motor Corp 半導体装置の製造方法
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
KR101206500B1 (ko) * 2010-02-26 2012-11-29 에스케이하이닉스 주식회사 반도체 장치의 트랜지스터 제조 방법
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8716037B2 (en) 2010-12-14 2014-05-06 International Business Machines Corporation Measurement of CMOS device channel strain by X-ray diffraction
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9224604B2 (en) 2012-04-05 2015-12-29 Globalfoundries Inc. Device and method for forming sharp extension region with controllable junction depth and lateral overlap
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
CN104854698A (zh) 2012-10-31 2015-08-19 三重富士通半导体有限责任公司 具有低变化晶体管外围电路的dram型器件以及相关方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US8921940B2 (en) * 2013-03-15 2014-12-30 Samsung Electronics Co., Ltd. Semiconductor device and a method for fabricating the same
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
WO2017046868A1 (ja) * 2015-09-15 2017-03-23 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車並びに鉄道車両
CN110898838B (zh) * 2019-09-06 2022-06-10 天津大学 毫秒激光直写技术合成Ni掺杂FeOOH/NF的制备方法及应用
DE102020120424A1 (de) 2020-08-03 2022-02-03 VON ARDENNE Asset GmbH & Co. KG Sputtervorrichtung, Verfahren, Steuervorrichtung und Halbleiterbauelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5015595A (en) * 1988-09-09 1991-05-14 Advanced Micro Devices, Inc. Method of making a high performance MOS device having both P- and N-LDD regions using single photoresist mask
EP0703628A2 (en) * 1994-09-26 1996-03-27 Motorola, Inc. Enhanced mobility MOSFET device and method
US6380044B1 (en) * 2000-04-12 2002-04-30 Ultratech Stepper, Inc. High-speed semiconductor transistor and selective absorption process forming same
US20030040130A1 (en) * 2001-08-09 2003-02-27 Mayur Abhilash J. Method for selection of parameters for implant anneal of patterned semiconductor substrates and specification of a laser system

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5186718A (en) 1989-05-19 1993-02-16 Applied Materials, Inc. Staged-vacuum wafer processing system and method
US5176677A (en) * 1989-11-17 1993-01-05 Sonokinetics Group Endoscopic ultrasonic rotary electro-cauterizing aspirator
US5108792A (en) 1990-03-09 1992-04-28 Applied Materials, Inc. Double-dome reactor for semiconductor processing
US5179677A (en) 1990-08-16 1993-01-12 Applied Materials, Inc. Apparatus and method for substrate heating utilizing various infrared means to achieve uniform intensity
US5360986A (en) * 1993-10-05 1994-11-01 Motorola, Inc. Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method
KR101027485B1 (ko) 2001-02-12 2011-04-06 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
JP3675413B2 (ja) 2002-02-19 2005-07-27 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
US6987240B2 (en) 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
US7005601B2 (en) 2002-04-18 2006-02-28 Applied Materials, Inc. Thermal flux processing by scanning
US6897131B2 (en) 2002-09-20 2005-05-24 Applied Materials, Inc. Advances in spike anneal processes for ultra shallow junctions
US6803297B2 (en) 2002-09-20 2004-10-12 Applied Materials, Inc. Optimal spike anneal ambient
US7540920B2 (en) 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
US6998153B2 (en) 2003-01-27 2006-02-14 Applied Materials, Inc. Suppression of NiSi2 formation in a nickel salicide process using a pre-silicide nitrogen plasma
US7132338B2 (en) 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7122435B2 (en) 2004-08-02 2006-10-17 Texas Instruments Incorporated Methods, systems and structures for forming improved transistors
US7682940B2 (en) 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7312128B2 (en) 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
KR100632460B1 (ko) * 2005-02-03 2006-10-11 삼성전자주식회사 반도체 소자의 제조 방법
US7816236B2 (en) 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
JP2007201336A (ja) * 2006-01-30 2007-08-09 Hitachi Ltd 半導体積層体の形成方法
US7485528B2 (en) 2006-07-14 2009-02-03 Micron Technology, Inc. Method of forming memory devices by performing halogen ion implantation and diffusion processes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5015595A (en) * 1988-09-09 1991-05-14 Advanced Micro Devices, Inc. Method of making a high performance MOS device having both P- and N-LDD regions using single photoresist mask
EP0703628A2 (en) * 1994-09-26 1996-03-27 Motorola, Inc. Enhanced mobility MOSFET device and method
US6380044B1 (en) * 2000-04-12 2002-04-30 Ultratech Stepper, Inc. High-speed semiconductor transistor and selective absorption process forming same
US20030040130A1 (en) * 2001-08-09 2003-02-27 Mayur Abhilash J. Method for selection of parameters for implant anneal of patterned semiconductor substrates and specification of a laser system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Laugier F. et al. , " Advanced characterization of Si/Si1-yCy heterostructures for nMOS devices " , Materials Science and Engineering B , Vol. 12 , No. 1-3 , 15 September 2003,pages 119 to 122 *

Also Published As

Publication number Publication date
KR101385635B1 (ko) 2014-04-16
EP1928013A3 (en) 2010-06-23
EP1928013A2 (en) 2008-06-04
JP5371229B2 (ja) 2013-12-18
US20080131619A1 (en) 2008-06-05
KR20080050312A (ko) 2008-06-05
TW200842942A (en) 2008-11-01
US7741200B2 (en) 2010-06-22
JP2008147633A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
TWI396228B (zh) 含有矽及碳之磊晶層的形成與處理
TWI327749B (en) Use of cl2 and/or hcl during silicon epitaxial film formation
KR101728377B1 (ko) 도핑된 반도체 막들 및 프로세싱
TWI442448B (zh) 使用選擇性沉積製程製備ｍｏｓｆｅｔ元件的方法
TWI442457B (zh) 利用交替氣體供應之選擇性磊晶製程
TWI385732B (zh) 使用和碳形成合金的矽膜來製造超淺接合區的方法
US7598178B2 (en) Carbon precursors for use during silicon epitaxial film formation
US7960236B2 (en) Phosphorus containing Si epitaxial layers in N-type source/drain junctions
CN100442464C (zh) 半导体器件制造方法
WO2013020255A1 (zh) 半导体器件及其制造方法
US7772676B2 (en) Strained semiconductor device and method of making same
US20080277699A1 (en) Recess Etch for Epitaxial SiGe
US20060289900A1 (en) Methods for forming a transistor and creating channel stress
TWI414006B (zh) 含有矽及碳之磷摻雜磊晶層的原位形成方法
TW201407675A (zh) 半導體裝置及其製造方法
TW201351652A (zh) 半導體元件之製造方法
CN101192516B (zh) 包含硅和碳的外延层的形成和处理
US20110254015A1 (en) METHOD FOR IMPROVING DEVICE PERFORMANCE USING EPITAXIALLY GROWN SILICON CARBON (SiC) OR SILICON-GERMANIUM (SiGe)
US7837790B2 (en) Formation and treatment of epitaxial layer containing silicon and carbon
US20080293192A1 (en) Semiconductor device with stressors and methods thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees