TWI395229B - 設定非揮發性記憶體之操作資訊之方法及裝置 - Google Patents

設定非揮發性記憶體之操作資訊之方法及裝置 Download PDF

Info

Publication number
TWI395229B
TWI395229B TW094136652A TW94136652A TWI395229B TW I395229 B TWI395229 B TW I395229B TW 094136652 A TW094136652 A TW 094136652A TW 94136652 A TW94136652 A TW 94136652A TW I395229 B TWI395229 B TW I395229B
Authority
TW
Taiwan
Prior art keywords
information
volatile memory
stored
volatile
rewriting
Prior art date
Application number
TW094136652A
Other languages
English (en)
Other versions
TW200625332A (en
Inventor
Mitsuhiro Nagao
Kenta Kato
Shozo Kawabata
Original Assignee
Spansion Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion Llc filed Critical Spansion Llc
Publication of TW200625332A publication Critical patent/TW200625332A/zh
Application granted granted Critical
Publication of TWI395229B publication Critical patent/TWI395229B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

設定非揮發性記憶體之操作資訊之方法及裝置
本發明係有關於在非揮發性記憶體中設定操作資訊的方法，且更特別的是有關於一種將操作資訊儲存於非揮發性儲存區且在通電時將操作資訊儲存於揮發性儲存區的技術。
在日本未經審查專利公開案第2002－117699號(專利文獻1)所揭示的半導體裝置中，用於儲存初始設定的初始設定資料區係提供給由電氣性可重寫非揮發性記憶格(memory cell)組成的記憶格陣列110，如第7圖所示。提供壞行位址暫存器(bad column address register)190用來儲存壞行位址，其係對應至該記憶格陣列110中出現的壞行。此外，提供修整資料暫存器(trimming data register)210、230用來分別儲存用於在內部電壓產生器電路200中產生各種電壓的調整資料(adjustment data)以及用於在計時電路220中產生各種時序脈衝的調整資料。
由於晶圓測試，用於在內部電壓產生器電路200中產生各種電壓的調整資料以及用於在計時電路220中產生各種時序脈衝的調整資料設定於修整資料暫存器210、230，且將壞行位址設定於壞行位址暫存器190。
在由非揮發性記憶格組成之記憶格陣列110的初始設定資料區中，儲存修整資料暫存器210、230中以及壞行位址暫存器190中的資料作為初始設定。
在日本未經審查專利公開案第H08(1996)－125914號(專利文獻2)所揭示的影像輸入裝置中，當開啟電源開關以供給系統電源時，進行檢查以確定遠端控制單元或外接電腦是否已輸入更新控制資訊的請求，如第8圖所示(步驟S100與S200)。如果已有更新請求，則更新儲存於RAM的控制資訊或儲存新的控制資訊於RAM，並且將更新的執行資料儲存於RAM的指定位置(步驟S300)。
在關閉電源時，檢查RAM以確定有無已更新的控制資訊(步驟S500)。如果已完成更新，則將儲存於RAM內的控制資訊寫入EEPROM(步驟S600)。電壓保持電路(voltage retaining circuit)係經設計成在電源開關關閉後可維持系統電源電壓一段時間一直到至少完成處理步驟S600。
與專利文獻1、2有關的技術，係根據需要寫入各種設定及控制資訊於記憶格陣列110或EEPROM，然後將彼等儲存於各種暫存器，例如，修整資料暫存器210、230及壞行位址暫存器190或RAM(步驟S300)。
不過，此等技術有時需要很多時間，因為記憶格陣列110與EEPROM是由非揮發性記憶格構成而且重寫資料需要重覆施加指定偏壓。結果，儲存於暫存器及RAM的設定/控制資訊和儲存於記憶格陣列110及EEPROM的設定/控制資訊之間的衝突(conflict)會持續直到暫存器和RAM的設定/控制資訊儲存至記憶格陣列110及EEPROM。如果重寫資料於非揮發性記憶格的時間拉長，則與設定及控制資訊有關的衝突可能持續一段長時間。這會出問題，因為電路操作的不穩定狀態的持續時間會拉長。
關於將資料重寫於非揮發性記憶格，就施加於非揮發性記憶格的偏壓、用於供判斷重寫條件的驗證操作(verification operation)的參考臨界電壓(reference threshold voltage)、以及重寫的操作順序而言，編程操作(亦即，將資料改成“0”的重寫)與抹除操作(亦即，將資料改成“1”的重寫)兩者是不同的。因此，如果重寫涉及將資料“1”改成資料“0”以及將資料“0”改成“1”兩者時，則必須執行編程操作與抹除操作，從而進一步拉長重寫時間。這導致與設定及控制資訊有關的衝突時間增加，結果，與電路操作有關的不穩定狀態的持續時間更長。
與專利文獻1有關的是在出廠前廠商進行晶圓測試時一種用於儲存非揮發性記憶格的修整資訊(trimming information)(例如，內部設定電壓與時序脈衝)與冗餘位址資訊(redundant address information)(例如，有缺陷的行位址(defective column addresses)的技術。然而，這並無提及使用者所界定的組態資訊(例如，寫入保護資訊)。應用專利文獻1的技術於使用者組態資訊所造成的問題在於，存在於各種暫存器與非揮發性記憶格之間，與使用者組態資訊有關的衝突時間太長。
根據專利文獻2，控制資訊的更新是在請求時被接受，而在關閉電源時在EEPROM中完成更新控制資訊的儲存。因此，提供電壓保持電路以在電源關閉後繼續供給電力。不過，所導致的缺點是為了在電源關閉後供給電力，需要電容元件和其他元件以儲存能量，從而需要增加額外的電路用來使電壓保持在通電時的指定電壓值。取決於儲存資料於EEPROM所需的時間以及待儲存的資訊量，預料到需要長時間供給電源。所造成的問題是額外需要數個適當尺寸的電容和其他元件以及用於維持指定電壓值的穩壓電路(regulator circuit)和其他電路，以致電路尺寸變大以及電流消耗量(current consumption)增加。
也預料在寫入非揮發性儲存區後，可將設定/控制資訊轉移到揮發性資料儲存器，例如RAM與暫存器。就此情形而言，需要用於從非揮發性儲存區讀取設定/控制資訊的讀出存取控制(readout access control)。亦即，在寫入非揮發性儲存區之後以及在儲存於揮發性資料儲存器之前需要用於從非揮發性儲存區重新讀取設定/控制資訊的讀出時間(readout time)。這導致更新儲存於揮發性資料儲存器的設定/控制資訊的時間延遲。
本發明所針對的是要克服至少一項描述於【先前技術】的問題，因此，本發明的主要目的是要提供一種設定非揮發性記憶體之資訊的方法以及一種非揮發性記憶體，其係將用於非揮發性記憶體的操作資訊儲存於非揮發性儲存區，而在通電時，將儲存於該非揮發性儲存區的相同操作資訊設定及儲存於揮發性資料儲存區，該方法及非揮發性記憶體的特徵在於在設定或更新操作資訊時，可將操作資訊儲存於揮發性資料儲存區而無延遲且不需重寫該非揮發性儲存區。
為了達成上述目標，本發明提供一種設定非揮發性記憶體之資訊的方法，該非揮發性記憶體係包含儲存操作資訊於其中的非揮發性儲存器，以及在通電時將儲存於該非揮發性儲存器的操作資訊儲存於其中的揮發性儲存器。該設定非揮發性記憶體之資訊的方法係包含以下步驟：在設定或更新操作資訊時，重寫該非揮發性儲存器，並且基於邏輯訊號將該操作資訊儲存於該揮發性儲存器，該邏輯訊號係對應至經保存的操作資訊使得在該重寫步驟結束時可執行邏輯處理(logical process)。
根據本發明的另一方面，提供一種非揮發性記憶體，其係包含：非揮發性儲存器，其中係儲存操作資訊，且設定或更新該操作資訊時，重寫該操作資訊；揮發性儲存器，其係耦合至該非揮發性儲存器，且用於在非揮發性記憶體通電時將操作資訊儲存於其中；以及判別單元(discrimination unit)，其係輸出邏輯訊號用來在非揮發性儲存器的重寫結束時根據該操作資訊而可完成邏輯處理，其中該判別單元係耦合至該揮發性儲存器且基於該判別單元輸出的邏輯訊號而將該操作資訊儲存於該揮發性儲存器。
在本發明設定非揮發性記憶體之資訊的方法及非揮發性記憶體中，該非揮發性記憶體係具有用於儲存操作資訊的非揮發性儲存器，以及在通電時用於儲存該非揮發性儲存器儲存之操作資訊的揮發性儲存器。為了設定或更新操作資訊，首先執行非揮發性儲存器的重寫，且在重寫完成後，保存對應至已設定或更新之操作資訊的邏輯訊號以便能執行邏輯處理。基於該邏輯訊號，將操作資訊儲存於該揮發性儲存器。就此情形而言，該邏輯訊號係由判別單元輸出以回應該操作資訊。
根據本發明，由於待設定或更新的操作資訊先儲存於非揮發性儲存器，並且在完成儲存於其中後，保存對應至該操作資訊的邏輯訊號以便能執行邏輯處理，所以當非揮發性儲存器的操作資訊儲存於揮發性儲存器時，不必重新執行用於從非揮發性儲存器讀取操作資訊的存取操作。結果，可快速執行一系列由於非揮發性儲存器儲存操作資訊以及於揮發性儲存器儲存操作資訊的步驟組成的操作資訊設定/更新處理。
根據儲存於揮發性儲存器的操作資訊設定非揮發性記憶體通電時的操作條件(operating condition)。當改變通電時的操作資訊，在儲存操作資訊於非揮發性儲存器之後可更新揮發性儲存器的內容，從而立即調整電路的操作。這不但能解決以下的問題：(a)在改變揮發性儲存器的內容時，揮發性儲存器之內容與非揮發性儲存器之內容處於衝突的時間變長；以及，(b)在電源關閉後需要重寫非揮發性儲存器，也能無延遲地改變操作資訊，而使操作條件快速改變。
此外，在設定或更新操作資訊時，不需再從非揮發性儲存器讀取待儲存於揮發性儲存器的操作資訊，從而節省讀出存取操作所導致的電流消耗量，使得設定或更新操作資訊處理期間的電流消耗量減少。
以下係參考第1圖至第6圖以及第9圖至第16圖，根據本發明的較佳具體實施例，描述設定非揮發性記憶體之操作資訊之方法及裝置。
在非揮發性記憶體中，根據電路操作時的各種操作資訊設定操作條件。有兩類主要操作資訊。
第一類操作資訊由廠商(vendor)在工廠儲存，且為非揮發性記憶體執行指定操作(specified operation)時所必需。第一類操作資訊的例子包括：(i)用於調整各種操作所使用之偏壓值的資訊，例如編程操作、抹除操作、及讀出操作；(ii)用於調整該等操作之時序的資訊；(iii)用於調整內建振盪器之振盪頻率的資訊；以及(iv)用於不良記憶格之冗餘方案(redundancy scheme)的冗餘位址資訊。此類操作資訊是在出貨前的測試程序期間界定。
第二類操作資訊由使用者根據使用情況設定且為依照於其中加入非揮發性記憶體的系統的功能訂做(customizing)非揮發性記憶體所必需。例如，可能有以下的操作資訊：(i)將非揮發性記憶體的記憶格陣列分成數個指定區，且判定各區是否能重寫並且儲存為操作資訊，以及(ii)將每一所謂的區段或每一組區段設定成寫入保護且儲存為操作資訊。也有可能設定允許或阻止重寫操作資訊的操作資訊。可設定額外的操作資訊，藉此限定重寫的自由度、只在指定代碼輸入且接受時允許重寫的功能。該等功能及指定代碼均由使用者設定。
在非揮發性記憶體中，在電源關閉後需要保存上述類型的操作資訊。除非保存第一類操作資訊，否則工廠預設的電路操作無法保存，而可能發生問題例如效能衰退或無法操作的情形。如果不保存第二類操作資訊，可能導致於其中安裝非揮發性記憶體的系統的功能及效能失效。因此，需要將廠商或使用者所設定的操作資訊儲存於非揮發性儲存器。
根據非揮發性記憶體的操作狀態，適當地查尋儲存於非揮發性儲存器的操作資訊，以便有所欲之電路操作。只要有開啟電源就會查尋此類操作資訊以確保有所欲之操作條件且根據操作狀態而無延遲地予以設定。
與第一類操作資訊有關的是偏壓值(bias voltage values)的調整、操作時序的調整、內建振盪器之振盪頻率的調整、冗餘位址資訊等。在電源開啟後即需判定電路常數。內部電壓產生電路、各種時序電路、以及內建振盪器都需要在電源開啟後立即提供有各種電路常數藉此彼等可預設調整電壓值、操作時序、以及振盪頻率。關於冗餘位址資訊，最好快速判定冗餘方案是否能輸入位址資訊，因此需要在電源開啟後立即提供不良記憶格的冗餘位址資訊。
與第二類操作資訊有關的是例如寫入保護資訊、重寫限制資訊、以及用於授予重寫許可權的指定代碼資訊(specified code information)之資訊。能響應對應的存取而立即提供此類操作資訊為較佳。
基於上述理由，有些非揮發性記憶體使用由非揮發性儲存器與揮發性儲存器所組成的兩階段組態以儲存操作資訊。提供非揮發性儲存器使得即使電源關閉後仍能儲存操作資訊。通電時，將操作資訊由非揮發性儲存器轉移至揮發性儲存器藉此可立即提供給電路操作用。完成此轉移以響應電源的開啟或者是用於初始化非揮發性記憶體的重置操作。通電時，各種操作條件的決定係基於儲存於揮發性儲存器的操作資訊。此外，當儲存於非揮發性儲存器的操作資訊在通電期間更新(修改)時，首先將已更新的操作資訊輸入儲存於非揮發性記憶體(此意謂儲存於非揮發性儲存器之記憶格的資訊在儲存前被更新)，然後將相同的更新資訊儲存於揮發性儲存器。因此，如果在通電期間更新操作資訊，隨後會基於儲存於揮發性儲存器的已更新的操作資訊而確定各種操作條件。
如此的效果是在非揮發性記憶體中，在電源開啟後的電路操作期間或在電路操作期間每次的操作請求，無延遲地查尋操作資訊而可完成想要的電路操作。
由非揮發性儲存器與揮發性儲存器組成且設於非揮發性記憶體的兩階段記憶體組態有以下特徵。該兩階段記憶體組態的用意不同於快取系統(其係具有由主記憶體與快取記憶體組成於電腦系統的多階記憶體組態)的用意，使得該兩階段記憶體組態的功能及效果不同於快取系統的功能及效果。該主記憶體係由如DRAM之記憶體構成，而快取記憶體由如SRAM之記憶體構成。一般而言，該等記憶體係由揮發性記憶體組成。
電腦系統中的多階記憶體系統係設成實現高速記憶體存取。以如SRAM之快取記憶體(cache memory)提供部份的主記憶體能高速存取以及高速資料讀出/寫入。如果存取區的變動或寫入快取記憶體的資料量到達指定位準，則以適當的時序，從主記憶體的新資料區讀取資料並且將快取記憶體的內容寫入主記憶體。關於記憶體裝置之外的請求存取，如果此請求與快取記憶體所保存的位址空間(address space)匹配，則將快取記憶體連接至外部I/O藉此致能高速存取。基於此理由，將快取記憶體耦合於外部I/O。
相較於上述記憶體系統，設於非揮發性記憶體的兩階段記憶體組態有以下的特徵。
在兩階段記憶體組態中，提供非揮發性儲存器以便在電源關閉後保存操作資訊，而在電源供給期間致能高速操作。不過，在某些情形中，非揮發性儲存器的存取速度不足以支援電路操作。因此，提供揮發性儲存器以補償非揮發性儲存器的有限存取速度。因此，兩階段記憶體組態由在電源關閉後能保存操作資訊的非揮發性儲存器以及能在通電時以高速供應操作資訊給內部電路的揮發性儲存器組成。
與電源的開關狀態無關，將相同的操作資訊儲存於非揮發性儲存器且在電源開啟後，將操作資訊轉移到揮發性儲存器以便用來確定電路操作的操作條件。因此，用於儲存操作資訊的非揮發性儲存器與用於儲存操作資訊的揮發性儲存器有相同的記憶體容量。
固定設定或更新操作資訊的流程，藉此首先將操作資訊儲存於非揮發性儲存器，然後儲存於揮發性儲存器。重寫非揮發性儲存器的操作資訊所需要的時間比重寫揮發性儲存器所需要的時間長。原因是非揮發性儲存器具有物理性資料儲存機構，例如，有關非揮發性記憶格的浮動閘極(floating gate)的電荷注入及放電(charge injection and discharge)，而揮發性儲存器具有電子性儲存機構。根據上述設定或更新的單向流程，在操作資訊儲存於非揮發性儲存器完成後，將儲存於揮發性儲存器的已設定或更新之操作資訊應用於電路操作，以消除非揮發性儲存器的內容與揮發性儲存器的內容衝突的時間，藉此可避免錯誤的電路操作。依照上述的設定或更新的單向流程，不將揮發性儲存器連接至外部I/O而是接收非揮發性儲存器的資訊之所有已設定或更新的項目。需要操作資訊的內部電路則接收揮發性儲存器所輸出的操作資訊。
上述非揮發性記憶體與快取系統不同的地方在於，前者有由非揮發性儲存器與揮發性儲存器組成的兩階段記憶體組態，而後者使用多個揮發性記憶體。此外，非揮發性記憶體在於非揮發性儲存器和揮發性儲存器具有相同的記憶體容量，而快取系統在於部份主記憶體為快取記憶體。此外，非揮發性記憶體在於設定或更新操作資訊的流程是單向，亦即，從非揮發性儲存器到揮發性儲存器，而快取系統在於資訊在主記憶體與快取記憶體之間雙向轉移。此外，非揮發性記憶體在於將非揮發性儲存器連接至外部I/O且不將揮發性儲存器連接至外部I/O，而快取系統在於快取及主記憶體兩者均連接至外部I/O。
用於儲存操作資訊的非揮發性儲存器可能具有與非揮發性記憶體之記憶格陣列相同的非揮發性記憶格組態，其中記憶格陣列為用作使用者要求的儲存區的位址空間。就此情形而言，非揮發性儲存器與非揮發性記憶體可置於同一區，或非揮發性儲存器可與非揮發性記憶體置於不同區。置於同一區意謂著共享(sharing)，例如，阱區(well region)。共享配置區(allocation area)排除了在非揮發性儲存器與非揮發性記憶體的記憶格陣列之間的分界線需要。使得可將彼等排列於緊密空間。對於非揮發性儲存器的非揮發性記憶格以及記憶格陣列的非揮發性記憶格，有可能使用將位元線與字元線分開的組態或用共用線(common line)形成位元線與字元線的組態。如果使用將位元線及/或字元線分開的組態，則非揮發性儲存器與記憶格陣列可獨立地同時存取。具體言之，可更新待儲存於非揮發性儲存器的操作資訊而不用停止對作為使用者使用的儲存區的位址空間的正常存取。如果使用用共用線形成位元/字元線的組態，則非揮發性儲存器與記憶格陣列可共享列/行解碼器、讀出/重寫控制單元等，因此，可達到整合性的增進。
揮發性儲存器可使用閂鎖電路(latching circuit)及暫存器電路。當揮發性儲存器由閂鎖電路及/或暫存器電路構成時，其可配置於需要操作資訊的電路方塊附近，藉此任何時候可讀出及輸出操作資訊。這種配置適合用來儲存操作資訊(例如，電路常數以及時常被稱作的第一類操作資訊的冗餘位址)於電源開啟後的通電期間以便確保有想要的操作條件。將閂鎖電路和暫存器電路排列於其中配置由用於控制非揮發性記憶體之記憶格陣列之邏輯控制電路組成之電路方塊的周邊電路區(peripheral circuit area)。周邊電路區諸元件的線路圖案(layout pattern)的線寬(line width)與線距(space width)均比記憶格寬。理由是因為記憶格具有冗餘功能(redundancy function)，而邏輯控制電路不具冗餘功能。因此，閂鎖電路和暫存器電路的佈線有較大的線寬和線距。
如果揮發性儲存器具有將揮發性記憶格排列成字元線和位元線的陣列於其中的RAM組態且根據位址指派(address assignment)以影響資料的讀寫，這適合應用於儲存大量操作資訊資料的情形。就被設定寫入保護功能的區數隨著非揮發性記憶體有較大容量以及安裝之區段數目增加而增加的情形而言，屬第二類操作資訊的寫入保護資訊可儲存於RAM。就此情形而言，RAM組態有微細銲線間距(fine－pitch)的線路圖案為較佳(大體等於非揮發性記憶體的記憶格陣列)，例如SRAM。由於操作資訊的位元數遠少於非揮發性記憶體的記憶格數，就缺陷密度(defect density)而言，SRAM大體不需冗餘功能。此外，如果將SRAM配置於周邊電路，那麼它可以高速提供操作資訊到需要操作資訊的電路。由於SRAM的元件區遠小於使用較大線寬和線距佈線的閂鎖電路和暫存器電路，故可使晶粒尺寸減少。
當以新的操作資訊重寫構成非揮發性儲存器的非揮發性記憶格時，會影響編程操作或抹除操作。該等重寫操作均以波動非揮發性記憶格的臨界電壓完成，該波動係通過施加偏壓於非揮發性記憶格的各個端子而經由浮動閘極的放電/載子注入(discharge/charge injection)所造成。進行放電/載子注入是利用物理現象，例如佛勒－諾爾德哈姆(Fowler－Nordheim)穿遂現象與熱電子注入現象。想要的臨界波動(threshold fluctuation)無法藉由施加一次偏壓得到。一般而言，施加偏壓要一次以上才能完成放電及載子注入，因為施加偏壓所造成的臨界電壓的差異寬度(variation width)是根據非揮發性記憶格特性上的差異而波動。一般而言，每次完成偏壓作用就執行用於識別重寫條件的驗證操作。重寫條件的判斷係藉由通過驗證操作讀出儲存於待重寫之非揮發性記憶格(重寫的候選者)的資料。
與圖示於第1圖的第一具體實施例有關的情形是在非揮發性儲存器每次在執行重寫操作時，會在進行的驗證操作期間將讀取自待重寫之非揮發性記憶格的資料儲存於揮發性儲存器。每當在重寫操作後執行驗證操作時，就基於查驗感測放大器(verify sense amplifier)所送出的邏輯訊號，執行儲存資料於揮發性儲存器，該邏輯訊號係對應至被重覆保存以便能執行邏輯處理的操作資訊。可替換地，在驗證成功時，基於由查驗感測放大器送出的邏輯訊號，進行儲存資料於揮發性儲存器，該邏輯訊號係對應至經保存以便能執行邏輯處理的操作資訊。
在非揮發性儲存器11中，使非揮發性記憶格MC以橫列(row)、直行(column)對齊而形成矩陣。在經由字元驅動器(word driver)13驅動每一條字元線WLTR、WLWP上，使複數個被選擇性控制的非揮發性記憶格MC對齊於橫列方向。在第一具體實施例中，控制字元驅動器13以響應選擇訊號SEL_TR與SEL_WP。當以選擇訊號SEL_TR活化(activate)字元線WLTR時，將用於調整電路操作之操作條件的修整資訊儲存於用字元線WLTR選定的非揮發性記憶格MC。同樣地，使用選擇訊號SEL_WP活化字元線WLWP而將用於允許/防止重寫記憶格陣列(例如，區段)的指定區(未圖示)的寫入保護資訊儲存於用字元線WLWP選定的非揮發性記憶格MC。
同一直行中的非揮發性記憶格MC用延伸於直行方向的位元線連接。將位元線分成數個位元線組群BL(1)至BL(M)，各由N條位元線組成且作為存取用之基本單元。位元線組群BL(1)至BL(M)均通過Y解碼器15而連接至N位元寬度(bit width)的資料線D2。該Y解碼器15有用於每一位元線組群BL(1)至BL(M)的NMOS電晶體組群。該等NMOS電晶體組群將解碼器15連接至N位元寬度的資料線D2。用Y解碼訊號SEL_Y(1)至SEL_Y(M)控制Y解碼器15的NMOS電晶體組群藉此將彼等獨立地變成導電狀態，從而使位元線組群BL(1)至BL(M)中之任一連接至資料線D2。
將資料線D2連接至用於對資料做讀出存取的讀出感測放大器(未圖示)且連接至通過偏壓控制電路(bias control circuit)17而通到資料端子的資料線D1。也將資料線D2連接至查驗感測放大器19。
該偏壓控制電路17為控制電路係用於響應編程指令訊號(program instruction signal)PG(j)(j＝1至N)或抹除指令訊號(erase instruction signal)ER，通知重寫操作模式(rewriting operation mode)是否指定編程操作或抹除操作且用於通過該等位元線而由資料線D2施加偏壓到非揮發性記憶格MC之汲極端子。編程指令訊號PG(j)與抹除指令訊號ER由命令解碼器16輸出。當由外部輸入命令訊號CMD到命令解碼器16後，解碼該命令訊號CMD藉此輸出編程指令訊號PG(j)或抹除指令訊號ER。
在編程操作期間，判定有指定將對執行編程操作的已輸入至資料線D1的資料預期值，且根據對應位元線組群之對應位元線的位置，致動(activate)編程指令訊號PG(j)(j＝1至N)。從而，施加偏壓於對應的資料線D2。在抹除操作期間，由於是執行批次抹除，通常施加偏壓於N位元寬度的資料線D2。在施加偏壓一段指定時間後，將查驗指令訊號PGV/ERV輸出到查驗感測放大器19。
該查驗感測放大器19放大已通過Y解碼器15讀出到資料線D2且儲存於被重寫之非揮發性記憶格MC的儲存資訊。響應用於編程操作的查驗指令訊號PGV或用於抹除操作的查驗指令訊號ERV，在每次已由偏壓控制電路17輸出完成施加偏壓時，選定各具有對應臨界電壓的參考記憶格且放大讀出資料(readout data)。
將放大的資料通過資料線D3輸入到比較器電路21與揮發性儲存器25。通過資料線D1將預期資料輸入到比較器電路21且與已被查驗感測放大器19放大及輸出的讀出資料比較。如果在重寫完成後讀出資料與預期資料匹配，該比較器電路21則輸出匹配訊號(match signal)MCH。
通過資料線D3而將從非揮發性記憶格MC讀取的資料儲存於揮發性儲存器25的儲存區，該儲存區係以選擇器23選定。選擇器23的輸入為編程操作/抹除操作產生的查驗指令訊號PGV/ERV、選擇訊號SEL_TR或SEL_WP、以及Y解碼訊號SELY(i)(i＝1至M)。對於每一連接至已由選擇訊號SEL_TR或SEL_WP及Y解碼訊號SEL_Y(i)選定的位元線組群BL(i)之非揮發性儲存器11的非揮發性記憶格MC，該選擇器23輸出表示揮發性儲存器25之儲存位置的解碼訊號STR(i)或SWP(i)。就此情形而言，輸出解碼訊號STR(i)或SWP(i)以響應查驗指令訊號PGV/ERV。藉由輸出該查驗指令訊號PGV/ERV，將查驗感測放大器19所放大的讀出資料(即，該邏輯訊號係對應至經保存以便能執行邏輯處理的操作資訊)儲存於揮發性儲存器25。
取代查驗指令訊號PGV/ERV或除了查驗指令訊號PGV/ERV之外，可輸入比較器電路21所輸出的匹配訊號MCH。從而，完成重寫操作，且如果儲存於每一待重寫之非揮發性記憶格MC的儲存資訊與預期資料匹配，則輸出解碼訊號STR(i)/SWP(i)。一旦重寫完成即執行儲存操作資訊於揮發性儲存器25且不需要多餘的儲存操作。因此，可防止不必要的電路操作，而減少電流消耗量。
在第1圖中，“i”(＝1至M)是表示位元線組群BL(i)的標號(number)。例如，可用8個組群(M＝8)。“j”係表示構成位元線組群的位元線的位元寬度以及資料線D1、D2、D3的位元寬度。例如，可用16個位元寬度(N＝16)。
在圖示於第1圖的第一具體實施例中，對非揮發性儲存器11重寫儲存的修整資訊或寫入保護資訊時，通過在重寫操作期間施加偏壓後執行的驗證操作而將從每一待重寫之非揮發性記憶格MC讀取的儲存資訊寫入揮發性儲存器25。當將儲存於非揮發性儲存器11的操作資訊儲存於揮發性儲存器25時，在完成重寫後，排除經由讀出感測放大器(未圖示)從非揮發性儲存器11讀取資料的操作。結果，可減少讀出時間。
可重覆一次以上儲存資料於揮發性儲存器25的操作以響應被重覆一次以上的查驗指令訊號PGV/ERV。可替換地，當重寫操作的完成被確認時，可儲存該讀出資料以回應與預期資料比較所得之匹配訊號MCH。就後者的情形而言，在重寫前無需儲存該儲存資訊。這使不必要的電路操作減少，以致減少電流消耗量。
第2圖與第3圖係圖示選擇器23的示範實施例。將選擇訊號SEL_TR或SEL_WP以及Y解碼訊號SELY(i)(i＝1至M)的組合輸入到NAND閘極。通常輸入於NAND閘極的是輸出時序訊號(output timing signal)T。在活化輸出時序訊號T變成高階的時序時，活化由選擇訊號SEL_TR或SEL_WP選定的解碼訊號STR(i)/SWP(i)以及Y解碼訊號SEL_Y(i)中之任一訊號而為高階且輸出該活化之訊號。
就第2圖的情形而言，查驗指令訊號PGV/ERV通過NOR閘極與反相器閘極(inverter gate)而經受邏輯操作OR且與匹配訊號MCH一起輸入到NAND閘極，藉此通過反相器閘極而輸出該輸出時序訊號T作為已經受邏輯操作OR的訊號。於輸出與編程操作或抹除操作無關的驗證操作的指令的時序，將輸出時序訊號T輸出以表示重寫操作已完成。大約在重寫操作的完成被確認的時候，將讀出資料儲存於揮發性儲存器25。於完成重寫的時序，只輸出一次該輸出時序訊號T且執行資料的儲存。
就第3圖的情形而言，將該輸出時序訊號T輸出作為通過NOR閘極與反相器閘極而從查驗指令訊號PGV/ERV的邏輯操作OR產生的訊號。每當輸出與編程操作或抹除操作無關的驗證操作的指令時，輸出該輸出時序訊號T。對於每一次施加偏壓，大約在重寫狀態被確認的時候，將讀出資料儲存於揮發性儲存器25。在完成重寫時，執行重寫資料的儲存。
第4圖係圖示用於操作資訊的編程操作的時序圖。更特別的是，第4圖係圖示選擇器23有第2圖之組態的時序圖。用於設定操作資訊(例如，用於調整操作條件的修整資訊與寫入保護資訊)的編程命令(program command)和位址資訊ADD(如果待設定之操作資訊是寫入保護資訊，該位址資訊ADD表示待活化寫入保護的區段)係一起輸入。對編程命令的響應是根據該操作資訊，輸出選擇訊號SEL_TR或SEL_WP以及Y解碼訊號SEL_Y(i)(i＝1至M)。
在編程操作之前，已用選擇訊號SEL_TR、SEL_WP選定且連接至用Y解碼訊號SEL_Y(i)(i＝1至M)選定的位元線組群BL(i)(i＝1至M)之非揮發性記憶格MC上的資料，在查驗指令訊號PGV變成高階時，用查驗感測放大器19讀出。在比較器電路21中，每個讀出資料項目與預期資料比較，隨後完成逐一位元的檢查以判定是否每一個非揮發性記憶格MC都處於已編程狀態。
基於判定的結果，對未處於已編程狀態的非揮發性記憶格MC執行編程操作。連接至每一非揮發性記憶格MC的位元線為位元線組群BL(i)內的N條位元線中之唯一的一條。此一位元線係由編程指令訊號PG(j)(j＝1至N)選定且施加用於編程的偏壓。在施加偏壓後，用高階查驗指令訊號PGV從非揮發性記憶格MC讀取資料，然後與預期資料比較。交替及重覆地施加偏壓和資料的比較直到比較的結果可斷定匹配。當儲存於為編程操作之候選者的非揮發性記憶格MC的資料正與預期資料比較時，依序執行偏壓作用與編程操作。當讀出資料與預期資料匹配時，判定了編程操作已完成並且輸出高階匹配訊號MCH。對匹配訊號MCH的響應是解碼訊號STR(i)/SWP(i)變成待予以輸出的高階。將匹配訊號MCH輸出時的讀出資料儲存於由解碼訊號STR(i)/SWP(i)選定的揮發性儲存器25。
儘管具有第3圖組態的選擇器23的時序圖未圖示於附圖，對每次在查驗指令訊號PGV變成高階的回應是，Y解碼訊號SEL_Y(i)(i＝1至M)和由選擇訊號SEL_TR/SEL_WP選定的解碼訊號STR(i)/SWP(i)變成待予以輸出的高階。在每一施加偏壓後的驗證操作中，輸出解碼訊號STR(i)/SWP(i)且將讀出資料儲存於揮發性儲存器25。
儘管與操作資訊有關的抹除操作時序圖未圖示於附圖，除了一起抹除非揮發性儲存器11的所有非揮發性記憶格MC以及抹除偏壓與編程偏壓不同之外，抹除操作的執行與編程操作的時序圖類似。更具體言之，當持續增加Y解碼訊號SEL_Y(i)(i＝1至M)時，對連接至由各個Y解碼訊號SEL_Y(i)選定的位元線組群BL(i)的非揮發性記憶格MC執行抹除操作。類似於第4圖，重覆施加對抹除指令訊號ER響應的抹除偏壓並且執行對查驗指令訊號ERV響應的後繼驗證操作。當讀出資料與預期資料匹配時，判定抹除操作將被結束藉此以高階輸出匹配訊號MCH。對輸出匹配訊號MCH的響應是Y解碼訊號SEL_Y(i)和由選擇訊號SEL_TR/SEL_WP選定的解碼訊號STR(i)/SWP(i)變成高階而輸出。將輸出匹配訊號MCH時的讀出資料儲存於由解碼訊號STR(i)/SWP(i)選定的揮發性儲存器25。
與編程操作類似，對抹除操作可行的是每次在執行驗證操作接著施加偏壓時，輸出解碼訊號STR(i)/SWP(i)且將讀出資料儲存於揮發性儲存器25。
如果重寫儲存於非揮發性記憶格MC的資料的方向不顛倒，先前的資料會被讀出。在重寫尚未完成的狀態下，較佳為基於改變之前的操作資訊操作非揮發性儲存器，以及使揮發性儲存器繼續儲存先前的操作資訊。即使在寫入未結束的時候將用驗證操作讀出的資料儲存於揮發性儲存器，記憶體內容會保持不變且設定操作資訊不被改變。
響應電源開啟，將操作資訊的初始設定由非揮發性儲存器轉移到揮發性儲存器且儲存於其中。以下參考第9圖至第15圖，進一步詳細描述包含此功能的第1圖之具體實施例。
第9圖為第1圖揮發性儲存器25的電路詳圖。如以下參考第10圖所述，揮發性儲存器25係將通過資料線D3由非揮發性記憶格MC讀取且送至查驗感測放大器19的資料儲存於以第1圖選擇器23之第三示範實例所描述的方式選定的儲存區。請參考第9圖，在經選定的揮發性儲存器中，電晶體N10與N11變為導電且將資料線D3上的資訊轉移到閂鎖電路L10且根據表示在非揮發性儲存器中之儲存位置的解碼訊號STR(i)/SWP(i)而予以保存。電晶體N12為N型通道電晶體N10的補償元件且在資料線D3上的資訊為“1”時補償電晶體N10之輸出電壓與臨界電壓的落差，藉此加速閂鎖電路L10的反轉(inversion)。在那裡將P型通道電晶體與N10、N12平行排列變成不必要。
第10圖係圖示第1圖選擇器23的第三示範實例，其中M＝8。此一例子與用於選定第9圖揮發性儲存器的選擇器電路有關。只對第10圖與第2圖不同的部份加以解釋。在第10圖中，該選擇器23裝設邏輯閘N100，其係以電源開啟偵測訊號POR為輸入。響應電源開啟，活化該電源開啟偵測訊號POR且依序將操作資訊項目由非揮發性儲存器轉移到揮發性儲存器，儲存於依序由選擇訊號SEL_TR/SEL_WP與Y解碼訊號SEL_Y(i)選定的揮發性儲存器位置。
亦即，操作資訊在電源開啟後的初始化是通過以邏輯閘N100、N103運作的選擇器的功能完成。當由使用者執行操作資訊的重寫時，邏輯閘N101、N102、N103允許選擇器操作，其係類似於先前描述於第2圖的操作。在此，圖示於第10圖的訊號VERIFY為通過NOR閘與反相器閘極用查驗指令訊號PGV或ERV的邏輯操作OR得到的輸出訊號。
如第11圖所示，Y解碼訊號SEL_Y(i)(i＝0至7)係由每一區段位址SA(0)至SA(6)與選擇訊號SEL_TR/SEL_WP的解碼邏輯輸出(以下將予以描述)的邏輯OR產生。
第12圖為區段位址、第二類操作資訊、以及非揮發性儲存器之記憶格的對照表。此表顯示在非揮發性儲存器的字元線WLWP上的直行位址(SEL_Y(i)(i＝0至7))與每一區段位址SA(0)至SA(6)的I/O(D2(0)至(15))，且儲存表示每一區段的保護資訊(即，第二類操作資訊)。在此實施例中，有由第0個至第127個區段組成的128個區段。例如，當區段0應予以編程時，選定SEL_Y(0)且只對16條資料匯流排中的D2(0)執行編程。
第13圖為區段位址、第一類操作資訊、以及非揮發性儲存器之記憶格的對照表。此表顯示在非揮發性儲存器的字元線WLTR上的直行位址與每一區段位址SA(0)至SA(6)的I/O，且儲存用於各區段的修整資訊(即，第一類操作資訊)。在此實施例中，修整資訊有128個由第0個至第127個位元組成的位元。就此情形而言，當修整資料應予以編程時，用該等區段位址定址。在非揮發性儲存器執行第一類操作資訊或第二類操作資訊的重寫。在電源開啟時，由非揮發性儲存器讀取第一類操作資訊或第二類操作資訊且儲存於揮發性儲存器。因此，視情況需要，藉由使用保護資訊或修整資訊而操作的電路不會直接從非揮發性儲存器讀取操作資訊，而是藉由查詢揮發性儲存器保存的操作資訊而操作。第14圖係圖示電路如何操作。
第14圖係根據第一具體實施例，圖示電源開啟後用於讀出第一類操作資訊或第二類操作資訊的操作的時序圖。當裝置的電源開啟以啟動裝置而讀出儲存於非揮發性儲存器的資訊且儲存於揮發性儲存器時，電源開啟偵測訊號POR變為高階訊號。在此例子中，在啟動後SEL_TR立即變為高階；隨後選定SE_Y(i)(i＝0至7)；並且，由非揮發性儲存器讀取冗餘位址資訊及修整資訊並且儲存於揮發性儲存器。然後，SEL_WP變為高階，藉此從非揮發性儲存器讀取保護資訊而且儲存於揮發性儲存器。
揮發性儲存器中所儲存的區段保護資訊係不斷地輸出到訊號線WP(0)至WP(127)，冗餘位址資訊及修整資訊則不斷地輸出到訊號線TR(0)至TR(127)。響應上述資訊而操作的電路可藉由不斷地查詢該等訊號而執行操作。例如，在編程或抹除區段0時，首先查詢WP(0)的操作資訊。如果已被保護，則執行控制以抑制編程或抹除。如果將用於振盪器周期(oscillator cycle)的修整資訊分配到TR(0)至TR(2)，則根據TR(0)至TR(2)的條件改變周期。
第15圖係根據第一具體實施例，以實例圖示對區段0的操作資訊執行編程操作的波形。此操作是用來將非揮發性記憶格的資料由“1”變更為“0”，儲存操作資訊的非揮發性記憶格則對應至非揮發性儲存器的區段0。就此情形而言，由於即使電源關閉仍需要保存編程操作，所以是對非揮發性儲存器之先前所分配的位址進行編程操作。就區段0的情形而言，選定SEL_Y(0)且對連接至由SEL_WP選定之字元線WLWP之16條位元線中之D2(0)的I/O執行編程操作。然後，執行驗證操作以便驗證編程是否已結束，此係藉由實際從非揮發性儲存器讀取資料。重覆上述編程操作直到驗證通過。如果通過驗證，由於讀出資料在那時已由驗證放大器輸出到資料匯流排D3上，已重寫之非揮發性儲存器的內容可儲存於揮發性儲存器藉此已重寫的操作資訊可備妥立即使用，此係藉由使SWP(0)變成高階並將資料儲存於揮發性記憶體。用同樣的方式可編程冗餘資訊和修整資訊。
第16圖係根據第一具體實施例，圖示對區段的操作資訊執行抹除操作的波形。不像先前所描述的編程操作，抹除操作係批次處理，亦即，一次抹除所有區段的操作資訊。更具體言之，同時將128個用於儲存操作資訊的非揮發性記憶格中所儲存的資料由“0”變更為“1”，其中記憶格是對應至非揮發性儲存器的區段。因此，所有已受抹除操作的區段的操作資訊也執行驗證操作。類似於編程操作，此係藉由實際從非揮發性儲存器讀取資料以驗證抹除是否已完成，且重覆抹除操作直到驗證通過。如果通過驗證，由於讀出資料在那時已由驗證放大器輸出到資料匯流排D3上，已重寫之非揮發性儲存器的內容可儲存於揮發性儲存器藉此可立即存取已重寫之操作資訊，此係藉由使SWP變成高階並將資料儲存於揮發性儲存器。對所有區段的保護資訊都執行此抹除操作。用同樣的方式可抹除冗餘資訊和修整資訊。
與圖示於第5圖的第二具體實施例有關的情形是根據重寫操作所指定訊號而判定的資料係在重寫操作完成後立即儲存於揮發性儲存器，此係利用以下事實：重寫後資料之判定係響應實施於非揮發性儲存器的重寫操作的類型。更具體言之，決定非揮發性記憶體中之重寫資料的傳送方向藉此完成重寫以便在編程操作的情形時將資料由“1”變更為“0”，在抹除操作的情形時將資料由“0”變更為“1”。利用此重寫非揮發性記憶格的特徵。當由外面已將命令訊號CMD輸入到命令解碼器16後，解碼命令訊號CMD並且輸出編程指令訊號PG(j)或抹除指令訊號ER。由命令解碼器16保存編程指令訊號PG(j)或抹除指令訊號ER作為邏輯訊號，其係對應至經保存之操作資訊以便能執行邏輯處理，以及控制揮發性儲存器的記憶體資料的反轉。
請參考第5圖。第二具體實施例的電路方塊圖包含：選擇器27，其係取代圖示於第一具體實施例電路方塊圖(第1圖)的選擇器23；以及轉移資料產生單元29。
選擇器27的輸入為：選擇訊號SEL_TR/SEL_WP、Y解碼訊號SEL_Y(i)(i＝1至M)、編程指令訊號PG(j)(j＝1至N)、以及比較器電路21所輸出的匹配訊號MCH。為連接至非揮發性儲存器11的位元線組群BL(i)的每一非揮發性記憶格MC，輸出表示揮發性儲存器25之儲存位置的解碼訊號STR(i)/SWP(i)，其中係以選擇訊號SEL_TR/SEL_WP和Y解碼訊號SEL_Y(i)選定該位元線組群。就編程操作的情形而言，由內含於位元線組群BL(i)的數目N位元線選定連接至待編程之非揮發性記憶格MC(編程候選者)的位元線。就此情形而言，是在匹配訊號MCH變為高階的時候，輸出解碼訊號STR(i)/SWP(i)。一旦完成重寫，即表示揮發性儲存器25的資料儲存位置。
轉移資料產生單元29的輸入為：匹配訊號MCH、以及編程指令訊號PG(j)(j＝1至N)或抹除指令訊號ER。關於匹配訊號MCH的輸出，所輸出的是對應至構成位元線組群BL(i)的數目N位元線的資料。在數目N位元線中，產生已編程狀態的資料以對應連接至待重寫之非揮發性記憶格MC的位元線。就抹除操作的情形而言，產生已抹除狀態的資料以對應所有構成位元線組群BL(i)的位元線。
這使得選擇器27能響應表示重寫操作完成的匹配訊號MCH的輸出而輸出對應至重寫候選者的解碼訊號STR(i)/SWP(i)，且使得轉移資料產生單元29能響應重寫候選者的位元位置而輸出對應至重寫操作的資料。
第6圖圖示具體實作之揮發性儲存器25、選擇器27、以及轉移資料產生單元29的電路實例。此圖係圖示用於儲存一位元資料的電路組態。
揮發性儲存器25有移位暫存器組態(shift register configuration)，其中係通過轉移閘極(transfer gate)T2連接兩個閂鎖電路L1、L2。輸入端子D係通過轉移閘極T1連接至閂鎖電路L1，且將閂鎖電路L2連接至輸出端子Q。儘管未圖示於附圖，該揮發性儲存器25係形成為使得每一揮發性儲存器的輸出端子Q連接至下一個揮發性儲存器25的輸入端子D，從而形成可進行連續資料轉移的多階、串聯組態，在第一階段係由揮發性儲存器25的輸入端子開始。在電源開啟時，第一階段由輸入端子D讀出儲存於非揮發性儲存器11的操作資訊且依序轉移至待儲存於其中的揮發性儲存器25。
在閂鎖電路L1中，在儲存節點(storage node)N1與電源電壓VCC之間連接PMOS電晶體P1，且在儲存節點N1與接地電位之間連接NMOS電晶體N1。在閂鎖電路L2中，在儲存節點N2與電源電壓VCC之間連接PMOS電晶體P2且在儲存節點N2與接地電位之間連接NMOS電晶體N2。反相器閘極I1係由NMOS電晶體N2的閘極端子連接至PMOS電晶體P1的閘極端子。反相器閘極I2由NMOS電晶體N1的閘極端子連接至PMOS電晶體P2的閘極端子。PMOS電晶體P1、P2、NMOS電晶體N1、N2以及反相器閘極I1、I2構成轉移資料產生單元29。
選擇器27係由用於驅動NMOS電晶體N1及反相器閘極I2的編程解碼單元(decode unit for programming)27A以及用於驅動NMOS電晶體N2及反相器閘極I1的抹除解碼單元(decode unit for erasure)27B組成。在前者中，即，編程解碼單元27A，NAND閘極的輸入為：編程指令訊號PG(j)(j＝1至N)、匹配訊號MCH、選擇訊號SEL_TR或SEL_WP中之一種，以及Y解碼訊號SEL_Y(i)(i＝1至M)中之一個。解碼訊號通過反相器閘極由該NAND閘極輸出。在後者中，即，抹除解碼單元27B，其係將抹除指令訊號ER和匹配訊號MCH輸入到通過反相器閘極輸出解碼訊號的NAND閘極。
在編程解碼單元27A中，根據Y解碼訊號SEL_Y(i)選定任一位元線組群BL(i)(i＝1至M)且根據選擇訊號SEL_TR或SEL_WP判定連接至選定位元線組群BL(i)的非揮發性記憶格MC在橫列方向的位置。此外，響應編程指令訊號PG(j)，判定待編程之非揮發性記憶格MC，其係選自該等經選定之非揮發性記憶格MC。排列於非揮發性儲存器11的非揮發性記憶格MC各個都有揮發性儲存器25。在各自提供於揮發性儲存器25的編程解碼單元27A中，啟動一編程解碼單元27A且允許它根據上述訊號的組合輸出高階訊號，隨後輸出高階匹配訊號MCH，使得NMOS電晶體N1及PMOS電晶體P2變成導電。將低階及高階訊號分別儲存於儲存節點N1和儲存節點N2。揮發性儲存器25的輸出端子Q保持低階以便輸出低階訊號並且輸出表示已編程狀態的資料“0”。
在抹除解碼單元27B中，同時將所有排列於非揮發性儲存器11的非揮發性記憶格MC抹除。因此，相關連的揮發性儲存器25需要儲存表示批次抹除條件的資料“1”，其係與Y解碼訊號SEL_Y(i)和選擇訊號SEL_TR、SEL_WP無關。活化所有各自提供於揮發性儲存器25的抹除解碼單元27B以便輸出高階訊號，接著輸出高階匹配訊號MCH，使得NMOS電晶體N2及PMOS電晶體P1變成導電。將高階及低階訊號分別儲存於儲存節點N1和儲存節點N2。所有揮發性儲存器25的輸出端子Q保持高階以便輸出高階訊號並且輸出表示已抹除狀態的資料“1”。
在此，查驗感測放大器19係判別單元及放大器之實例，而且查驗感測放大器19所放大及輸出的讀出資料為對應至經保存以便能執行邏輯處理的操作資訊的邏輯訊號之一實例。命令解碼器16為判別單元及重寫控制單元(rewriting control unit)的另一實例，命令解碼器16輸出的編程指令訊號PG(j)和抹除指令訊號ER均為對應至經保存以便能執行邏輯處理的操作資訊的邏輯訊號的實例。比較器電路21為匹配判斷單元或完成判斷單元的實例。轉移資料產生單元29為重寫資訊指令單元的實例。
如果重寫儲存於非揮發性記憶格MC的資料的方向不顛倒，則經由表示重寫操作完成的匹配訊號MCH而使儲存於揮發性儲存器的操作資訊仍為先前的資料。在重寫尚未完成的狀態中，用變更前的操作資訊操作非揮發性儲存器是適當的。
顯然由上述描述可見，在本具體實施例中，在電源開啟後設定或在供給電源期間更新操作資訊(例如，修整資訊或寫入保護資訊)時，會發生儲存資料於非揮發性儲存器11的操作。在第一具體實施例中，在資料儲存完成之前從已被重寫之非揮發性記憶格MC讀取的資料已送至查驗感測放大器19，藉此將讀出資料轉移至揮發性儲存器25以響應表示重寫完成的匹配訊號MCH的輸出。根據第二具體實施例，重寫為編程操作或抹除操作，且重寫資料的邏輯值為事前已知。更具體言之，在編程操作完成後重寫資料即變成“0”，而在抹除操作完成後重寫資料即變成“1”。因此，可根據編程指令訊號PG(j)(j＝1至N)或抹除指令訊號ER確定重寫後資料的邏輯值，藉此可預先將已判定的資料儲存於揮發性儲存器25以響應表示重寫完成的匹配訊號MCH的輸出。
只在電源開啟時或在進行重置操作(reset operation)以初始化非揮發性儲存器時，才會影響用於由非揮發性儲存器11讀取操作資訊的讀出存取操作。如果在電源供給期間操作資訊的更新被影響，可執行將操作資訊儲存於揮發性儲存器25，而不重新讀取儲存於非揮發性儲存器11的資料。因此，重新由非揮發性儲存器11讀出操作資訊變成多餘，這導致更新操作資訊所需的時間減少。此外，可減少非揮發性記憶體出廠檢驗時儲存冗餘位址資訊和各種修整資訊所花費的時間，結果，可減少出廠檢驗所需之時間。在安裝於應用系統之後，可在系統請求時，變更操作資訊(例如，寫入保護資訊)的設定，就此情形而言，可減少更新時間。
可理解隨著大容量、高效應非揮發性記憶體的進展，需要冗餘補償方案(redundancy remedy scheme)的不良記憶格的數目會增加，記憶體區中實施寫入保護功能的區域(例如，區段)數會增加。亦可理解，需要調整操作條件的電路功能的數目也會增加。此外，可理解必需儲存於非揮發性儲存器的操作資訊項目(例如，冗餘位址資訊、寫入保護資訊、以及各種修整資訊)的數目會增加。就此情形而言，根據本具體實施例所提供的操作資訊儲存功能使得快速進行操作資訊的設定或更新成為可能。
如果在電源供給期間改變判定電路操作條件的操作資訊，則在完成儲存資料於非揮發性儲存器11後即可更新揮發性儲存器25的內容且已更新的資料可無延遲地反映到電路操作。由於將操作資訊儲存於非揮發性儲存器11後無需執行讀出存取操作，因此沒有與讀出存取操作有關的耗電量。再者，可減少設定及更新操作資訊的電流消耗量。
顯然本發明無需受限於本文所揭示的特定具體實施例，且對於所揭示的具體實施例可做成各種改變及修改而不脫離本發明的精神與範疇。
儘管以上是以首先將修整資訊或寫入保護資訊儲存於非揮發性儲存器然後儲存於揮發性儲存器作為實施例的情形描述本發明，但本發明不受限於此。本發明也可應用於其他類型的操作資訊，例如冗餘位址資訊。
第二類操作資訊的例子可包含讀取保護資訊、讀出限制資訊、或用於授予讀出許可權的指定代碼(designation code)。
11．．．非揮發性儲存器
13．．．字元驅動器
15．．．Y解碼器
16．．．命令解碼器
17．．．偏壓控制電路
19．．．查驗感測放大器
21．．．比較器電路
23．．．選擇器
25．．．揮發性儲存器
27．．．選擇器
27A．．．編程解碼單元
27B．．．抹除解碼單元
29．．．轉移資料產生單元
110．．．記憶格陣列
190．．．壞行位址暫存器
200．．．內部電壓產生器電路
210．．．修整資料暫存器
220．．．計時電路
230．．．修整資料暫存器
BL(1)至BL(M)．．．位元線組群
CMD．．．命令訊號
D．．．輸入端子
D1．．．資料線
D2．．．資料線
D3．．．資料線
DO．．．閂鎖電路
ER．．．抹除指令訊號
ERV．．．查驗指令訊號
L1,L2．．．閂鎖電路
L10．．．閂鎖電路
MC．．．非揮發性記憶格
MCH．．．匹配訊號
N1,N2．．．NMOS電晶體,儲存節點
N10,N11,N12．．．電晶體
N101,N102,N103．．．邏輯閘
OR．．．邏輯操作
P1,P2．．．PMOS電晶體
PG(j)(j＝1至N)．．．編程指令訊號
PGV．．．查驗指令訊號
Q．．．輸出端子
SA(0)至SA(6)．．．區段位址
SEL_TR．．．選擇訊號
SEL_WP．．．選擇訊號
SEL_Y(1)至SEL_Y(M)．．．Y解碼訊號
SELY(i)(i＝1至M)．．．Y解碼訊號
STR(i)．．．解碼訊號
SWP(i)．．．解碼訊號
T．．．輸出時序訊號
T1,T2．．．轉移閘極
TR(0)至TR(127)．．．訊號線
VCC．．．電源電壓
WLTR．．．字元線
WLWP．．．字元線
WP(0)至WP(127)．．．訊號線
S100．．．步驟
S200．．．步驟
S300．．．步驟
S500．．．步驟
S600．．．步驟
第1圖為第一具體實施例的電路方塊圖；第2圖係根據第一具體實施例，圖示選擇器的第一示範實例；第3圖係圖示第一具體實施例之選擇器的第二示範實例；第4圖係根據第一具體實施例，圖示編程操作的時序圖；第5圖係圖示第二具體實施例的電路方塊圖；第6圖係電路圖，用以圖示第二具體實施例的揮發性儲存器以及揮發性儲存器的寫入控制效能；第7圖為專利文獻1之半導體裝置的電路方塊圖；第8圖為專利文獻2的操作流程圖；第9圖係根據第一具體實施例，圖示揮發性儲存器25的詳細電路圖；第10圖係圖示第一具體實施例之選擇器的第三示範實例；第11圖係圖示Y解碼訊號SEL－Y(i)(i＝0至7)的解碼電路(decode circuit)；第12圖係圖示區段位址、第二類操作資訊、以及非揮發性儲存器之記憶格的對照表(look－uptable)；第13圖係圖示區段位址、第一類操作資訊、以及非揮發性儲存器之記憶格的對照表；第14圖係根據第一具體實施例，圖示電源開啟後用於讀出第一類操作資訊和第二類操作資訊的操作的時序圖；第15圖係根據第一具體實施例，圖示編程區段0之操作資訊的操作的時序圖；以及第16圖係根據第一具體實施例，圖示抹除區段之操作資訊的操作的時序圖。
11．．．非揮發性儲存器
13．．．字元驅動器
15．．．Y解碼器
16．．．命令解碼器
17．．．偏壓控制電路
19．．．查驗感測放大器
21．．．比較器電路
23．．．選擇器
25．．．揮發性儲存器
BL(1)至BL(M)．．．位元線組群
CMD．．．命令訊號
D1．．．資料線
D2．．．資料線
D3．．．資料線
ER．．．抹除指令訊號
ERV．．．查驗指令訊號
MC．．．非揮發性記憶格
MCH．．．匹配訊號
PG(j)(j＝1至N)．．．編程指令訊號
PGV．．．查驗指令訊號
SEL_TR．．．選擇訊號
SEL_WP．．．選擇訊號
SEL_Y(1)至SEL_Y(M)．．．Y解碼訊號
STR(i)．．．解碼訊號
SWP(i)．．．解碼訊號
WLTR．．．字元線
WLWP．．．字元線

Claims (15)

  1. 一種設定非揮發性記憶體之資訊的方法，該非揮發性記憶體包含將操作資訊寫入於其中的非揮發性儲存器以及在通電時將儲存於該非揮發性儲存器的操作資訊儲存於其中的揮發性儲存器，該設定非揮發性記憶體之資訊的方法包含以下步驟：在設定或更新該操作資訊時，重寫該非揮發性儲存器；以及在該重寫步驟結束時，當邏輯訊號為某一特定值時，則將該操作資訊儲存於該揮發性儲存器，當該邏輯訊號為另一特定值時，則將該操作資訊不儲存於該揮發性儲存器，該邏輯訊號係對應至該經保存的操作資訊以便可執行邏輯處理。
  2. 如申請專利範圍第1項之設定非揮發性記憶體之資訊的方法，其中，該重寫步驟係包含以下步驟：施加欲更新的儲存資訊所對應的編程或抹除偏壓至該非揮發性儲存器；以及讀出儲存資訊，該儲存資訊為該非揮發性儲存器所儲存的資訊且由該施加偏壓之步驟重寫，其中，對應至該操作資訊的邏輯訊號為該儲存資訊，且該揮發性儲存器儲存該儲存資訊。
  3. 如申請專利範圍第2項之設定非揮發性記憶體之資訊的方法，其中，交替及重覆地執行該施加偏壓之步驟及該讀出之步驟直到將該操作資訊寫入於該非揮發性儲存 器，以及其中，將該儲存資訊儲存於該揮發性儲存器的步驟係包含每次在執行該讀出步驟時即將該儲存資訊儲存於該揮發性儲存器的步驟。
  4. 如申請專利範圍第2項之設定非揮發性記憶體之資訊的方法，具有判定該讀出步驟所讀取之儲存資訊與該操作資訊間之匹配的步驟，以及其中，基於該判定匹配之步驟而將該儲存資訊儲存於該揮發性儲存器。
  5. 如申請專利範圍第1項之設定非揮發性記憶體之資訊的方法，其中，該重寫該非揮發性儲存器之步驟包含在設定或更新該操作資訊時，根據重寫指令訊號重寫該非揮發性儲存器，該方法復包含判定該重寫步驟是否已完成之步驟，且其中對應至該操作資訊的邏輯訊號係該重寫指令訊號。
  6. 如申請專利範圍第5項之設定非揮發性記憶體之資訊的方法，復包含根據該重寫指令訊號，判定待儲存於該揮發性儲存器的操作資訊之步驟。
  7. 如申請專利範圍第5項之設定非揮發性記憶體之資訊的方法，其中，該重寫指令訊號為編程指令訊號或抹除指令訊號。
  8. 如申請專利範圍第1項之設定非揮發性記憶體之資訊的方法，復包含在開啟電源時藉由將該操作資訊寫入該揮 發性儲存器而將儲存於該非揮發性儲存器的操作資訊轉移到該揮發性儲存器之步驟。
  9. 一種非揮發性記憶體，包含：將操作資訊儲存於其中，且在設定或更新該操作資訊時，將該操作資訊重寫於其中的非揮發性儲存器；耦合至該非揮發性儲存器的揮發性儲存器，該揮發性儲存器用於在將電源供給至該非揮發性記憶體時，儲存該操作資訊於其中；以及在該非揮發性儲存器的重寫結束時，輸出邏輯訊號的判別單元，以根據該操作資訊而可完成邏輯處理，其中，該判別單元係耦合至該揮發性儲存器，且基於該判別單元所輸出之邏輯訊號而將該操作資訊儲存於該揮發性儲存器。
  10. 如申請專利範圍第9項之非揮發性記憶體，復包含耦合至該判別單元以及該非揮發性儲存器的放大器，該放大器用於讀出該非揮發性儲存器的儲存資訊並且提供該儲存資訊至該判別單元，其中，待由該判別單元輸出之邏輯訊號係待由該放大器讀出之儲存資訊，且其中該揮發性儲存器儲存該儲存資訊。
  11. 如申請專利範圍第10項之非揮發性記憶體，其中，該非揮發性儲存器之重寫係交替及重覆地執行直到待由該放大器讀出之儲存資訊與該操作資訊匹配，以及每次在該放大器讀出該儲存資訊時，使該儲存資訊儲存於該揮發性儲存器。
  12. 如申請專利範圍第10項之非揮發性記憶體，復包含判定待由該放大器讀出之儲存資訊是否與該操作資訊匹配之匹配判斷單元，並且由此產生匹配結果，以及其中，該揮發性儲存器係耦合至該匹配判斷單元，且基於該匹配結果而使該儲存資訊儲存於該揮發性儲存器。
  13. 如申請專利範圍第9項之非揮發性記憶體，復包含：重寫控制單元，係耦合至該判別單元，且用於根據待設定或更新之操作資訊的傳送方向控制重寫；以及完成判斷單元，係耦合至該重寫控制單元，且用於判定該非揮發性儲存器的重寫是否已完成，以及其中，該判別單元係耦合至該重寫控制單元，且待由其輸出之邏輯訊號係重寫指令訊號，根據該操作資訊的傳送方向設定該重寫指令訊號，以及其中，該揮發性儲存器係耦合至該完成判斷單元，且根據該完成判斷單元的判定，使根據該重寫指令訊號的操作資訊儲存於該揮發性儲存器。
  14. 如申請專利範圍第13項之非揮發性記憶體，復包含耦合至該揮發性儲存器以及該判別單元的重寫資訊指令單元，該重寫資訊指令單元用於根據該重寫指令訊號於該揮發性儲存器控制該操作資訊的儲存。
  15. 如申請專利範圍第13項之非揮發性記憶體，其中，該判別單元輸出重寫指令訊號，該重寫指令訊號為編程指令訊號或抹除指令訊號。
TW094136652A 2004-10-26 2005-10-20 設定非揮發性記憶體之操作資訊之方法及裝置 TWI395229B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/015830 WO2006046281A1 (ja) 2004-10-26 2004-10-26 不揮発性記憶装置の情報設定方法、および不揮発性記憶装置

Publications (2)

Publication Number Publication Date
TW200625332A TW200625332A (en) 2006-07-16
TWI395229B true TWI395229B (zh) 2013-05-01

Family

ID=36227533

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094136652A TWI395229B (zh) 2004-10-26 2005-10-20 設定非揮發性記憶體之操作資訊之方法及裝置

Country Status (7)

Country Link
US (1) US7120050B2 (zh)
JP (1) JP4499111B2 (zh)
CN (1) CN100530433C (zh)
DE (1) DE112004003009B4 (zh)
GB (1) GB2434674B (zh)
TW (1) TWI395229B (zh)
WO (1) WO2006046281A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394708B1 (en) * 2005-03-18 2008-07-01 Xilinx, Inc. Adjustable global tap voltage to improve memory cell yield
WO2008010258A1 (fr) * 2006-07-18 2008-01-24 Spansion Llc Dispositif de stockage non volatil et son procédé de commande d'effacement
US7463527B2 (en) * 2006-11-13 2008-12-09 Abb Technology Ag Method and apparatus for collecting data related to the status of an electrical power system
US7460415B2 (en) * 2006-12-15 2008-12-02 Spansion Llc Drain voltage regulator
US7876638B2 (en) * 2007-09-11 2011-01-25 Micron Technology, Inc. Storing operational information in an array of memory cells
US20140071747A1 (en) * 2012-09-07 2014-03-13 Being Advanced Memory Corporation Processors and Systems with Multicell Multibit Phase-Change Memory
KR20160105100A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
CN106328059B (zh) * 2016-09-07 2017-10-27 京东方科技集团股份有限公司 用于电学补偿的存储器中数据更新的方法和装置
US10613864B2 (en) * 2018-03-16 2020-04-07 Texas Instruments Incorporated Processor with hardware supported memory buffer overflow detection
CN109857147B (zh) * 2019-03-19 2021-10-22 北京特种机械研究所 一种pgv视觉扫描头自动跟随控制电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5511211A (en) * 1988-08-31 1996-04-23 Hitachi, Ltd. Method for flexibly developing a data processing system comprising rewriting instructions in non-volatile memory elements after function check indicates failure of required functions
US6088281A (en) * 1997-10-21 2000-07-11 Kabushki Kaisha Toshiba Semiconductor memory device
US20010032318A1 (en) * 1999-12-03 2001-10-18 Yip Kun Wah Apparatus and method for protecting configuration data in a programmable device
US6510495B1 (en) * 1999-11-19 2003-01-21 Nec Corporation Data write method into nonvolatile memory, information processing device and recording medium
TW200617963A (en) * 2004-07-29 2006-06-01 Spansion Llc Method and apparatus for information setting in a non-volatile memory device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2986570B2 (ja) * 1991-03-05 1999-12-06 富士通株式会社 半導体記憶装置
JPH08125914A (ja) * 1994-10-26 1996-05-17 Canon Inc 画像入力装置
JP2002015584A (ja) 2000-06-29 2002-01-18 Sanyo Electric Co Ltd 不揮発性メモリのリードプロテクト回路
JP4413406B2 (ja) * 2000-10-03 2010-02-10 株式会社東芝 不揮発性半導体メモリ及びそのテスト方法
JP2002150789A (ja) * 2000-11-09 2002-05-24 Hitachi Ltd 不揮発性半導体記憶装置
JP2003044457A (ja) 2001-07-27 2003-02-14 Hitachi Ltd データプロセッサ
JP4138291B2 (ja) 2001-10-19 2008-08-27 スパンション エルエルシー 不揮発性半導体記憶装置及びその制御方法
JP2004039055A (ja) 2002-07-01 2004-02-05 Toshiba Corp 不揮発性半導体記憶装置
JP2004342187A (ja) 2003-05-14 2004-12-02 Renesas Technology Corp 半導体集積回路及びマイクロコンピュータ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5511211A (en) * 1988-08-31 1996-04-23 Hitachi, Ltd. Method for flexibly developing a data processing system comprising rewriting instructions in non-volatile memory elements after function check indicates failure of required functions
US6088281A (en) * 1997-10-21 2000-07-11 Kabushki Kaisha Toshiba Semiconductor memory device
US6510495B1 (en) * 1999-11-19 2003-01-21 Nec Corporation Data write method into nonvolatile memory, information processing device and recording medium
US20010032318A1 (en) * 1999-12-03 2001-10-18 Yip Kun Wah Apparatus and method for protecting configuration data in a programmable device
TW200617963A (en) * 2004-07-29 2006-06-01 Spansion Llc Method and apparatus for information setting in a non-volatile memory device

Also Published As

Publication number Publication date
GB0708999D0 (en) 2007-06-20
JP4499111B2 (ja) 2010-07-07
TW200625332A (en) 2006-07-16
US7120050B2 (en) 2006-10-10
DE112004003009T5 (de) 2007-10-31
CN100530433C (zh) 2009-08-19
WO2006046281A1 (ja) 2006-05-04
US20060098496A1 (en) 2006-05-11
GB2434674B (en) 2009-12-16
JPWO2006046281A1 (ja) 2008-05-22
CN101088128A (zh) 2007-12-12
DE112004003009B4 (de) 2011-12-01
GB2434674A (en) 2007-08-01

Similar Documents

Publication Publication Date Title
TWI395229B (zh) 設定非揮發性記憶體之操作資訊之方法及裝置
US7082054B2 (en) Semiconductor storage device having page copying function
JP5311784B2 (ja) 半導体装置
JP4129381B2 (ja) 不揮発性半導体記憶装置
US6977844B2 (en) Method of reducing disturbs in non-volatile memory
US6556504B2 (en) Nonvolatile semiconductor memory device and data input/output control method thereof
US8443131B2 (en) Non-volatile memory device
JP5016841B2 (ja) 不揮発性半導体記憶装置
US20090248955A1 (en) Redundancy for code in rom
US6826081B2 (en) Nonvolatile semiconductor memory device, nonvolatile semiconductor memory device-integrated system, and defective block detecting method
KR100648277B1 (ko) 프로그램 시간을 줄일 수 있는 플래시 메모리 장치
JPH11273383A (ja) 不揮発性半導体記憶装置
KR100903695B1 (ko) 비휘발성 기억장치의 정보 설정 방법 및 비휘발성 기억장치
KR100908541B1 (ko) 불휘발성 메모리 소자의 카피백 프로그램 방법
KR100903697B1 (ko) 비휘발성 기억장치
JP2004273117A (ja) 複合化フラッシュメモリを搭載した半導体装置及び携帯用機器
JP4530562B2 (ja) 不揮発性メモリ
KR100605107B1 (ko) 플래시 메모리 장치 및 그것의 읽기 방법
JPH11283384A (ja) 不揮発性メモリのデータ記憶装置