TWI390850B - 時脈產生電路、與主機通信的裝置、通信系統和用於產生輸出時脈信號的方法 - Google Patents

時脈產生電路、與主機通信的裝置、通信系統和用於產生輸出時脈信號的方法 Download PDF

Info

Publication number
TWI390850B
TWI390850B TW098116663A TW98116663A TWI390850B TW I390850 B TWI390850 B TW I390850B TW 098116663 A TW098116663 A TW 098116663A TW 98116663 A TW98116663 A TW 98116663A TW I390850 B TWI390850 B TW I390850B
Authority
TW
Taiwan
Prior art keywords
clock signal
signal
frequency
host
output clock
Prior art date
Application number
TW098116663A
Other languages
English (en)
Other versions
TW200950343A (en
Inventor
Kuan Hua Chao
Shiue Shin Liu
Jeng Horng Tsai
Chih Ching Chen
Chuan Liu
Tse Hsiang Hsu
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW200950343A publication Critical patent/TW200950343A/zh
Application granted granted Critical
Publication of TWI390850B publication Critical patent/TWI390850B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

時脈產生電路、與主機通信的裝置、通信系統和用於產生輸出時脈信號的方法
本發明係有關於一種時脈產生電路，特別是有關於一種時脈產生電路、與主機通信的裝置、通信系統和用於產生輸出時脈信號的方法。
第1圖表示習知發射裝置1的示意圖，發射裝置1包括發射器10、鎖相迴路(Phase Lock Loop，PLL)電路11以及時脈產生器12。時脈產生器12產生參考時脈信號CLKref給PLL電路11。PLL電路11根據參考時脈信號CLKref產生時脈信號TXCLK，發射器10則根據時脈信號TXCLK來傳輸資料。由於時脈信號TXCLK是根據參考時脈信號CLKref而產生，因此，時脈信號TXCLK之以百萬分之一(parts per million，ppm)為單位的頻率差異範圍(以下稱為頻率ppm範圍)受到參考時脈信號CLKref的頻率所支配，例如，序列先進技術附件(Serial Advanced Technology Attach ment,SATA)規格書(specification)限制在不使用展頻時脈(Spread Spectrum Clock,SSC)成分時，輸出時脈頻率在+/-350ppm範圍之内。高速連接的規格書通常會定義被傳輸之資料頻率的頻率ppm範圍。若參考時脈信號CLKref之頻率不符合規格書所定義之頻率ppm範圍，時脈信號TXCLK的頻率則難以符合所定義之頻率ppm範圍，從而使得最後傳輸出去的資料也無法滿足規格書的要求。
一般而言，時脈產生器12可以通過板上(on-board)時脈源來實現，例如晶體或共振器。晶體具有集中的頻率ppm範圍，但與共振器比較起來，晶體的成本較高。另一方面，雖然共振器是用來實施時脈產生器12的一個成本較低的選擇，但難以控制其頻率以使其符合要求規格書所定義之頻率ppm範圍。因此，若為低成本實施而使用共振器，參考時脈信號CLKref之頻率很可能無法符合所定義之頻率ppm範圍。
因此，期望提供一種用於發射器的時脈產生裝置，其使用低成本參考時脈產生器，且其產生的時脈信號之頻率能符合規格書所定義之頻率ppm範圍，使得發射器之輸出資料能滿足規格書的要求。
為解決習知技術無法同時滿足低成本與頻率要求之技術問題，本發明提供時脈產生電路、與主機通信的裝置、通信系統和用於產生輸出時脈信號的方法。
本發明提供一種時脈產生電路，用於一發射器，其中該發射器根據一輸出時脈信號傳輸資料，該時脈產生電路包含：一鎖相迴路，用於接收一第一時脈信號並產生該輸出時脈信號，其中，該鎖相迴路根據一控制信號調整該輸出時脈信號的該頻率；以及一校準器，用於接收該輸出時脈信號和一第二時脈信號，在該輸出時脈信號與第二時脈信號間執行一頻率校準，並根據該頻率校準的結果產生該控制信號。
本發明另提供一種與一主機通信的裝置，包含：一接收器，用於從該主機接收並恢復主機資料，以產生一主機時脈信號；一鎖相迴路，用於接收一本地時脈信號，受一控制信號控制，並根據該本地時脈信號和該控制信號產生一輸出時脈信號；一校準器，用於接收該輸出時脈信號和該主機時脈信號，在該輸出時脈信號和該主機時脈信號間運作一頻率校準，並根據該頻率校準的結果產生該控制信號，其中，該鎖相迴路根據該控制信號調整該輸出時脈信號的該頻率；以及一發射器，用於根據該輸出時脈信號傳輸裝置資料。
本發明還提供一種通信系統，包含：一主機，包含一主機發射器和一主機接收器，其中該主機發射器傳輸主機資料；以及一裝置，用於與該主機通信並接收該主機資料，該裝置包含一裝置接收器、一時脈單元、一鎖相迴路、一校準器和一裝置發射器，其中，該裝置接收器用於接收並恢復該主機資料，以產生一主機時脈信號；該時脈單元用於產生一本地時脈信號；該鎖相迴路用於接收該本地時脈信號，並根據該本地時脈信號和一控制信號產生一輸出時脈信號；該校準器用於接收該輸出時脈信號和該主機時脈信號，在該輸出時脈信號和該主機時脈信號間運作一頻率校準，並根據該頻率校準的結果產生該控制信號，其中，該鎖相迴路根據該控制信號調整該輸出時脈信號的該頻率；以及，該裝置發射器用於根據該輸出時脈信號傳輸裝置資料至該主機發射器。
本發明又提供一種用於產生輸出時脈信號的方法，用於一發射器以傳輸資料，該方法包含：接收一第一時脈信號；用一鎖相迴路處理該第一時脈信號，並輸出相應的該輸出時脈信號；以及用一第二時脈信號校準該輸出時脈信號，並為該鎖相迴路產生一校準結果；其中，該輸出時脈信號根據該校準結果追蹤該第二時脈信號。
本發明可確保信號頻率在要求規格書所定義之範圍內。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的“包括”和“包含”係為一開放式的用語，故應解釋成“包含但不限定於”。以外，“耦接”一詞在此係包含任何直接及間接的電性連接手段。間接的電性連接手段包括通過其他裝置進行連接。
本發明之實施例提供時脈產生電路。在第2圖所示的時脈產生電路的實施例中，時脈產生電路2產生輸出時脈信號CLKout，並將輸出時脈信號CLKout提供至發射器TX。按照期望，輸出時脈信號CLKout應符合要求規格書所定義的頻率ppm範圍。發射器TX根據輸出時脈信號CLKout傳輸資料。參考第2圖，時脈產生電路2包含PLL21和校準器22，以接收時脈信號CLK20和時脈信號CLK21(時脈信號CLK21可以是精確時脈信號)，用於產生輸出時脈信號CLKout。此外，時脈單元20用以產生輸入至PLL 21的時脈信號CLK20。在此實施例中，時脈單元20可以通過板上(on-board)時脈源(例如晶體、共振器或環式振盪器)來實現，因此時脈信號CLK20可用作本地時脈信號。PLL 21接收作為本地時脈信號的時脈信號CLK20。PLL 21進一步受到控制信號Scol的控制，並根據時脈信號CLK20(此實施例中本地時脈信號CLK20可以是參考時脈信號)和控制信號Scol產生輸出時脈信號CLKout。具體而言，根據控制信號Scol，PLL 21調整時脈信號CLK20的頻率，以產生輸出時脈信號CLKout。校準器22接收輸出時脈信號CLKout以及時脈信號CLK21。在此實施例中，典型的時脈信號CLK21是由時脈產生電路2之外的外部裝置提供的，而非由時脈產生電路2的板上時脈或内部產生的時脈所提供，且時脈信號CLK21的頻率精確符合所定義的頻率ppm範圍。
當時脈信號CLK20的頻率不符合所定義的頻率ppm範圍時，則基於時脈信號CLK20產生的輸出時脈信號CLKout的頻率通常也不太符合所定義的頻率ppm範圍。在此實施例中，校準器22經由配置對輸出時脈信號CLKout和時脈信號CLK21實施校準，並根據校準結果產生控制信號Scol。接著，PLL 21根據控制信號Scol調整輸出時脈信號CLKout的頻率。因此，時脈產生電路2可視為校準迴路，用於從時脈單元20接收時脈信號CLK20，並接收符合所定義的頻率ppm範圍的時脈信號CLK21。校準迴路產生輸出時脈信號CLKout，輸出時脈信號CLKout由此根據校準結果追蹤時脈信號CLK21。
在一些實施例中，在校準器22接收時脈信號CLK21之前，PLL 21根據時脈信號CLK20產生輸出時脈信號CLKout。在校準器22接收時脈信號CLK21之後，當根據時脈信號CLK20產生的輸出時脈信號CLKout的頻率不符合發射器的規格書所要求的頻率ppm範圍時，PLL 21切換至根據時脈信號CLK21產生輸出時脈信號CLKout。根據時脈單元20的類型或品質，可手動(manually)選擇時脈信號CLK21或精確時脈信號CLK20輸入至PLL 21。若時脈單元20不是可產生高品質時脈信號CLK21的合格時脈產生器，使用者可經由多工器(未示出)手動選擇精確時脈信號CLK20。在其他實施例中，可由例如比較器的決定單元(圖中未示出)產生切換信號。決定單元偵測並決定輸出時脈信號CLKout是否符合所定義的頻率ppm範圍，由此產生切換信號。因此，時脈信號CLK21與精確時脈信號CLK20之間的選擇可以自動(automatically)運作，或者聯機(on-line)運作。
此外，在時脈產生電路2的一實施例中，進一步配置分頻器25(可以是第一分頻器)和分頻器27(可以是第二分頻器)。分頻器25接收時脈信號CLK21，並以預設值M對時脈信號CLK21分頻，以產生已分頻時脈信號S25。分頻器27接收輸出時脈信號CLKout，並以預設值N對輸出時脈信號CLKout分頻，以產生已分頻時脈信號S27。因此，分頻器25和分頻器27用於調整時脈信號CLK21和輸出時脈信號CLKout至相同頻域。例如，若時脈信號CLK21頻率為100MHz，而輸出時脈信號CLKout頻率為1MHz，則預設值M和N可分別設為10和0.1，使已分頻時脈信號S25和已分頻時脈信號S27均達到10MHz這一相同頻域。
應當注意，預設值M和N可選擇為1。但是，當分頻器25和分頻器27的預設值選擇為1時，分頻器25和分頻器27就是不必要的，可以從時脈產生電路2中省略。這樣，校準器22直接接收時脈信號CLK21和輸出時脈信號CLKout。另外，在其他實施例中，分頻器25和分頻器27可配置於校準器22之内，並以相同功能運作，此處為簡潔省略相關描述。
此外，可以用鎖頻迴路(圖未示)代替PLL 21，以產生輸出時脈信號CLKout。此處為簡潔省略相關細節。
第3圖是校準器22的示例實施例。校準器22包含頻率偵測器32、計算單元33、增益級34和濾波器35。頻率偵測器32接收已分頻時脈信號S25和已分頻時脈信號S27。頻率偵測器32確定已分頻時脈信號S25、已分頻時脈信號S27哪一者頻率較高，並根據確定結果產生偵測信號S32a、偵測信號S32b。計算單元33(例如加法器或減法器)是用於對偵測信號S32a、偵測信號S32b進行計算。
當頻率偵測器32偵測到來自時脈信號CLK21的已分頻時脈信號S25的頻率高於來自輸出時脈信號CLKout的已分頻時脈信號S27的頻率(換言之，輸出時脈信號CLKout的頻率低於時脈信號CLK21的頻率)時，頻率偵測器32與計算單元33合作以改變偵測信號S32a導出值，使得偵測信號S32a的導出值大於偵測信號S32b的導出值。計算單元33從偵測信號S32a中減去偵測信號S32b，以產生具有正值的計算信號S33。增益級34處理計算信號S33，接著，濾波器35對已放大的計算信號S33進行濾波，以產生控制信號Scol。這時，根據具有正值的計算信號S33，控制信號Scol的導出值變大，使得PLL 21根據具有更大值的控制信號Scol增大輸出時脈信號CLKout的頻率。
與之相反，當頻率偵測器32偵測到來自時脈信號CLK21的已分頻時脈信號S25的頻率低於來自輸出時脈信號CLKout的已分頻時脈信號S27的頻率(換言之，輸出時脈信號CLKout的頻率高於時脈信號CLK21的頻率)時，頻率偵測器32與計算單元33合作以改變偵測信號S32b導出值，使得偵測信號S32b的導出值大於偵測信號S32a的導出值。計算單元33從偵測信號S32a中減去偵測信號S32b，以產生具有負值的計算信號S33。增益級34處理計算信號S33，接著，濾波器35對已放大的計算信號S33進行濾波，以產生控制信號Scol。這時，根據具有負值的計算信號S33，控制信號Scol的導出值變小，使得PLL 21根據具有更小值的控制信號Scol減小輸出時脈信號CLKout的頻率。
在一些實施例中，頻率偵測器32和計算單元33可實現為一個單一元件，例如一個偵測/計算單元(未示出)。因此，偵測/計算單元產生計算信號S33，以指示已分頻時脈信號S25與已分頻時脈信號S27的差異。另外，在其他實施例中，增益級34可以省略，也可與計算單元33實現為一個單一元件，例如計算/增益單元(未示出)。因此，計算/增益單元可計算偵測信號S32a與偵測信號S32b，並調整偵測信號S32a與偵測信號S32b的增益，以供濾波器35的進一步處理。
根據上述實施例，發射器TX根據輸出時脈信號CLKout傳輸資料。為符合所定義的頻率ppm範圍，根據輸出時脈信號CLKout與時脈信號CLK21之間的校準來調整輸出時脈信號CLKout的頻率。詳言之，輸出時脈信號CLKout通過時脈產生電路2追蹤時脈信號CLK21。另外，輸出時脈信號CLKout的頻率隨時脈信號CLK21的頻率變化，進一步，伴隨校準後某种程度的電路延遲，輸出時脈信號CLKout的頻率近似等於時脈信號CLK21的頻率。因此，即使時脈單元20是用較便宜的元件實現，該元件自身難以控制以符合所定義的頻率ppm範圍，輸出時脈信號CLKout仍然可以符合所定義的頻率ppm範圍。因此，發射器TX傳輸的資料符合規格書的要求。
此外，頻率偵測器32可由相位-頻率偵測器代替，相位-頻率偵測器用於偵測已分頻時脈信號S25與已分頻時脈信號S27之間的相位和頻率差異。也就是說，相位-頻率偵測器用於確定已分頻時脈信號S25與已分頻時脈信號S27的哪一者超前於另一者，由此，校準器22用偵測結果執行校準過程。
在一些實施例中，如第2圖所示的時脈產生電路2可應用於通信系統，例如SATA系統。第4圖展示通信系統的示例實施例。參考第4圖，通信系統4包含主機40和裝置41。主機40包含主機發射器400和主機接收器401。裝置41包含裝置發射器410、裝置接收器411和時脈產生電路412。主機40的主機發射器400將主機資料DH傳輸至裝置41的裝置接收器411。時脈產生電路412產生輸出時脈信號CLKout，裝置41的裝置發射器410根據輸出時脈信號CLKout傳輸裝置資料DD至主機40的主機接收器401。
第5A圖是第4圖通信系統的細節的實施例示意圖。參考第5A圖，裝置接收器411包含時脈資料恢復電路413。時脈產生電路412可通過與第2圖的時脈產生電路2相同的元件來實現。時脈產生電路412和時脈產生電路2的相同元件用相同標號標示，且實施相同的運作。在第5A圖的實施例中，時脈資料恢復電路413從主機發射器400接收主機資料DH，並恢復主機資料DH以產生主機時脈信號CLKH，其中，與校準器22所接收的時脈信號CLK21一樣，主機時脈信號CLKH也用作精確時脈信號。輸出時脈信號CLKout的頻率隨主機時脈信號CLKH的頻率變化，進一步，輸出時脈信號CLKout的頻率等於主機時脈信號CLKH的頻率。於實作中，主機時脈信號CLKH符合通信系統4要求的規格書所定義的頻率ppm範圍，因此，輸出時脈信號CLKout也符合所定義的頻率ppm範圍。由此，從裝置發射器410傳輸至主機接收器401的裝置資料DD符合所要求的頻率ppm範圍。
另外，由於時脈調整是由PLL 21和校準器22形成的閉合反饋迴路來實施，且PLL 21和校準器22配置在一起以實施低通濾波器的效果，因此限制了來自主機資料DH的抖動(jitter)，進一步，時脈資料恢復電路413導致的抖動也減少了。採用閉合反饋迴路也限制了輸出時脈信號CLKout產生的雜訊。
在一些實施例中，主機時脈信號CLKH可包含SSC成分。這種情況下，由於輸出時脈信號CLKout的頻率隨主機時脈信號CLKH的頻率變化，則根據輸出時脈信號CLKout從裝置發射器410傳輸的裝置資料DD也包含SSC成分。
第5B圖是第4圖通信系統的細節另一實施例的示意圖。參考第5B圖，與第5A圖相比，通信系統4進一步包含信號偵測單元45。在一些實施例中，主機發射器400間歇的產生主機資料DH，信號偵測單元45則用於偵測主機資料DH的產生，以控制校準器22的動作。當偵測到不存在主機資料DH時，信號偵測單元45產生旗標(flag)信號S45至校準器22(或者設定輸出至校準器22的旗標信號S45為第一電勢，例如高電勢)，用於阻止校準器22執行輸出時脈信號CLKout與主機時脈信號CLKH間的頻率校準。與之相反，當偵測到存在主機資料DH時，信號偵測單元45不產生旗標信號S45至校準器22(或者設定旗標信號S45為第二電勢，例如低電勢)，接著，校準器22執行輸出時脈信號CLKout與主機時脈信號CLKH間的頻率校準。
第5C圖展示第5B圖信號的波形。波形以如下例子描述：通信系統初始化上電(power on)之後，輸出時脈信號CLKout經由頻率校準從較低的裝置初始時脈頻率Fini(以下簡稱Fini)開始增大，以到達主機時脈頻率FH。首先，由於主機時脈信號CLKH通過時脈資料恢復電路413根據主機資料DH被恢復，則當主機資料DH不存在時，主機時脈信號CLKH的頻率不等於主機時脈頻率FH。換言之，在主機資料DH不存在期間，主機時脈信號CLKH會漂移(drift)至錯誤的頻率。這時，若校準器22基於具有錯誤頻率的主機時脈信號CLKH執行頻率校準，校準器22就不能產生正確的控制信號Scol以控制PLL 21產生正確的輸出時脈信號CLKout。因此，校準器22不能有效率的產生正確的輸出時脈信號CLKout。
為避免這種情況，使用根據主機資料DH是否存在而產生的旗標信號S45的電勢改變來控制校準器22是否執行頻率校準。如第5C圖的曲線501所示，當主機資料DH存在時，主機時脈信號CLKH的頻率等於主機時脈頻率FH的頻率。這時，旗標信號S45位於低電勢，因此校準器22執行頻率校準，且輸出時脈信號CLKout的頻率開始增加以追蹤主機時脈信號CLKH的頻率。當主機資料DH不存在時，如網狀標記所示，主機時脈信號CLKH的頻率不等於主機時脈頻率FH的頻率。這時，旗標信號S45變為高電勢，使校準器22停止執行頻率校準，且輸出時脈信號CLKout的頻率保持不變，等待執行下一次頻率校準，以繼續追蹤主機時脈信號CLKH的頻率。在執行幾次頻率校準之後，輸出時脈信號CLKout在時間點T1追上主機時脈信號CLKH，即具有與主機時脈信號CLKH相同的頻率。
相反，若沒有使用根據主機資料DH是否存在而產生的旗標信號S45來控制校準器22執行頻率校準，當主機資料DH不存在時，校準器22可能根據錯誤的主機時脈信號CLKH執行頻率校準。在如第5C圖曲線505所示的例子中，當主機資料DH不存在時，輸出時脈信號CLKout的頻率變小。因此，輸出時脈信號CLKout追上主機時脈信號CLKH的時間點從T1推遲至T2。
在第2圖和第5圖所示的實施例中，PLL 21可實施為如第6圖所示的N分數(fractional-N)PLL，或者如第7圖、第8圖所示的基於數位延遲線(digital delay lined based)的N分數PLL。第6圖是N分數PLL實施例的示意圖。參考第6圖，N分數PLL 6包含相位-頻率偵測器60，電荷泵61，濾波器62，壓控振盪器(VCO)63和具有分數控制。端Tfr的1/N分頻器64。相位-頻率偵測器60接收作為參考時脈信號的時脈信號CLK20，並進一步接收反饋已分頻信號S64。相位-頻率偵測器60根據時脈信號CLK20和反饋已分頻信號S64產生偵測信號S60。通過電荷泵61、濾波器62和VCO 63處理偵測信號S60，即產生輸出時脈信號CLKout。1/N分頻器64的分數控制端Tfr從第2圖的校準器22接收控制信號Scol。1/N分頻器64根據控制信號Scol對輸出時脈信號CLKout進行分頻，以產生反饋已分頻信號S64。另外，在其他實施例中，可以有相位調整裝置65耦接在1/N分頻器64與VCO 63之間，以處理輸出時脈信號CLKout，其中，在輸出時脈信號CLKout輸入至1/N分頻器64之前，相位調整裝置65受控制信號Scol控制以調整輸出時脈信號CLKout的相位。
第7圖是基於數位延遲線的N分數PLL實施例的示意圖。如第7圖所示，基於數位延遲線的N分數PLL 7包含可控延遲線70、相位-頻率偵測器71、電荷泵72、濾波器73、VCO 74和具有分數控制端Tfr的1/N分頻器75。經由受控制信號Scol控制的可控延遲線70，作為參考時脈信號的時脈信號CLK20提供至相位-頻率偵測器71。相位-頻率偵測器71根據時脈信號CLK20和反饋已分頻信號S75產生偵測信號S71。通過電荷泵72、濾波器73和VCO 74處理偵測信號S71，即產生輸出時脈信號CLKout。1/N分頻器75的分數控制端Tfr從校準器22接收控制信號Scol。1/N分頻器75根據控制信號Scol對輸出時脈信號CLKout進行分頻，以產生反饋已分頻信號S75。另外，在其他變形實施例中，也可以有相位調整裝置(未示出)耦接在1/N分頻器75與VCO 74之間，以處理輸出時脈信號CLKout，此處細節與第6圖描述相似，為簡潔省略細節描述。應當注意，可控延遲線70用於在控制信號Scol控制下調整電路的分數延遲，其中，可控延遲線70可以示例配置為多個延遲反相器串聯。
第8圖是基於數位延遲線的N分數PLL另一實施例的示意圖。如第8圖所示，提供另一基於數位延遲線的N分數PLL 8。基於數位延遲線的N分數PLL 7與基於數位延遲線的N分數PLL 8的區別在於，在基於數位延遲線的N分數PLL 8中，時脈信號CLK20直接提供至相位-頻率偵測器71，同時，在基於數位延遲線的N分數PLL 8中，反饋已分頻信號S75是經由可控延遲線80提供至相位-頻率偵測器71。數位可控延遲線80受控制信號Scol控制。類似的，在其他變形實施例中，也可以有相位調整裝置(未示出)耦接在1/N分頻器75與VCO 74之間，以處理輸出時脈信號CLKout，此處為簡潔省略細節描述。
第6圖至第8圖中的N分數PLL是第2圖中PLL 21的舉例，但本發明並不以此為限。PLL 21可用任何類型的N分數PLL實現。
第9圖是用於產生輸出時脈信號方法的實施例的流程圖，用於發射器傳輸資料。以下參考第9圖描述本方法。首先，接收第一時脈信號(步驟S90)。在此實施例中，第一時脈信號是從共振器導出。PLL處理第一時脈信號，並輸出相應的輸出時脈信號(步驟S91)。接著，依據第二時脈信號校準輸出時脈信號，並產生校準結果至PLL(步驟S92)，其中，第二時脈信號是從主機導出，該主機使用發射器與裝置通信。在一些實施例中，當第二時脈信號不穩定時，校準步驟S92就保持原狀以等待第二時脈信號穩定(hold)。根據本方法的上述步驟，輸出時脈信號可根據校準結果追蹤第二時脈信號，且輸出時脈信號可應用於SATA系統以傳輸資料。
任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視所附之申請專利範圍所界定者為準。
1．．．發射裝置
12．．．時脈產生器
11．．．PLL電路
10．．．發射器
2、412．．．時脈產生電路
20．．．時脈單元
21．．．PLL
22．．．校準器
25、27．．．分頻器
32．．．頻率偵測器
33．．．計算單元
34．．．增益級
35、62、73．．．濾波器
4．．．通信系統
40．．．主機
400．．．主機發射器
401．．．主機接收器
41．．．裝置
410．．．裝置發射器
411．．．裝置接收器
413．．．時脈資料恢復電路
45．．．信號偵測單元
501、505．．．曲線
6．．．N分數PLL
60、71．．．相位-頻率偵測器
61、72．．．電荷泵
63、74．．．VCO
64、75．．．1/N分頻器
65．．．相位調整裝置
70、80．．．可控延遲線
7、8．．．基於數位延遲線的N分數PLL
第1圖表示習知發射裝置的示意圖。
第2圖表示根據本發明實施例之時脈產生電路的示意圖。
第3圖是校準器的示例實施例。
第4圖展示通信系統的示例實施例。
第5A圖是第4圖通信系統的細節的實施例示意圖。
第5B圖是第4圖通信系統的細節另一實施例的示意圖。
第5C圖展示第5B圖信號的波形。
第6圖是N分數PLL實施例的示意圖。
第7圖是基於數位延遲線的N分數PLL實施例的示意圖。
第8圖是基於數位延遲線的N分數PLL另一實施例的示意圖。
第9圖是用於產生輸出時脈信號方法的實施例的流程圖。
2．．．時脈產生電路
20．．．時脈單元
21．．．PLL
22．．．校準器
25、27．．．分頻器

Claims (38)

  1. 一種時脈產生電路，用於一發射器，其中該發射器根據一輸出時脈信號傳輸資料，該時脈產生電路包含：一鎖相迴路，用於接收一第一時脈信號並產生該輸出時脈信號，其中，該鎖相迴路根據一控制信號調整該輸出時脈信號的一頻率；以及一校準器，用於接收該輸出時脈信號和一第二時脈信號，並對該輸出時脈信號與該第二時脈信號執行一頻率校準，及根據該頻率校準的結果產生該控制信號；其中，該校準器包含：一頻率偵測器，用於接收該輸出時脈信號和該第二時脈信號，確定該輸出時脈信號和該第二時脈信號中哪一者的頻率較高；一計算單元，用於根據來自該頻率偵測器的確定結果實施計算，並產生一計算信號；以及一濾波器，用於接收並濾波該計算信號，以產生該控制信號。
  2. 如申請專利範圍第1項所述之時脈產生電路，其中，在該校準器接收該第二時脈信號之前，該鎖相迴路根據該第一時脈信號產生該輸出時脈信號。
  3. 如申請專利範圍第1項所述之時脈產生電路，其中，在該校準器接收該第二時脈信號之後，當根據該第一時脈信號產生的該輸出時脈信號的一頻率不在該發射器的一規格書所要求的一範圍之內時，該校準器根據該輸出時脈信號與該第二時脈信號產生該控制信號，且該鎖相迴路 根據該控制信號與該第一時脈信號產生該輸出時脈信號。
  4. 如申請專利範圍第1項所述之時脈產生電路，其中，當該校準器確定該輸出時脈信號的該頻率低於該第二時脈信號的一頻率時，該校準器改變從該控制信號導出的一值，該鎖相迴路根據具有已改變的該值的該控制信號增大該輸出時脈信號的該頻率。
  5. 如申請專利範圍第1項所述之時脈產生電路，其中，當該校準器確定該輸出時脈信號的該頻率高於該第二時脈信號的一頻率時，該校準器改變從該控制信號導出的一值，該鎖相迴路根據具有已改變的該值的該控制信號減小該輸出時脈信號的該頻率。
  6. 如申請專利範圍第1項所述之時脈產生電路，其中，該第一時脈信號是由一板上時脈源實現的一時脈單元產生的。
  7. 如申請專利範圍第1項所述之時脈產生電路，其中，該第二時脈信號是由該時脈產生電路之外的一外部裝置提供的。
  8. 如申請專利範圍第1項所述之時脈產生電路，其中，當該頻率偵測器確定該輸出時脈信號的該頻率高於該第二時脈信號的該頻率時，該計算單元產生該計算信號，以使該鎖相迴路減小該輸出時脈信號的該頻率。
  9. 如申請專利範圍第1項所述之時脈產生電路，其中，當該頻率偵測器確定該輸出時脈信號的該頻率低於該第二時脈信號的該頻率時，該計算單元產生該計算信號，以使該鎖相迴路增大該輸出時脈信號的該頻率。
  10. 如申請專利範圍第1項所述之時脈產生電路，更包含一第一分頻器，用於接收該第二時脈信號，並以一第一預設值對該第二時脈信號分頻，以產生一第一已分頻時脈信號，該頻率偵測器相應地產生一第一偵測信號。
  11. 如申請專利範圍第1項所述之時脈產生電路，更包含一第二分頻器，用於接收該輸出時脈信號，並以一第二預設值對該輸出時脈信號分頻，以產生一第二已分頻時脈信號，該頻率偵測器相應地產生一第二偵測信號。
  12. 如申請專利範圍第1項所述之時脈產生電路，其中，該鎖相迴路是用於接收該控制信號的一分數鎖相迴路。
  13. 一種與一主機通信的裝置，包含：一接收器，用於從該主機接收並恢復主機資料，以產生一主機時脈信號；一鎖相迴路，用於接收一本地時脈信號及一控制信號，並根據該本地時脈信號和該控制信號產生一輸出時脈信號；一校準器，用於接收該輸出時脈信號和該主機時脈信號，並對該輸出時脈信號和該主機時脈信號間進行一頻率校準，及根據該頻率校準的結果產生該控制信號，其中，該鎖相迴路根據該控制信號調整該輸出時脈信號的頻率；以及一發射器，用於根據該輸出時脈信號傳輸裝置資料；其中，該校準器更包含：一頻率偵測器，用於接收該輸出時脈信號和該主機時脈信號，確定該輸出時脈信號和該主機時脈信號中哪 一者的頻率較高，並根據確定的結果分別產生一第一偵測信號和一第二偵測信號；一計算單元，用於接收該第一偵測信號和該第二偵測信號，並對該第一偵測信號和該第二偵測信號實施計算，以產生一計算信號；以及一濾波器，用於接收並濾波該計算信號，以產生該控制信號。
  14. 如申請專利範圍第13項所述之與該主機通信的裝置，更包含一信號偵測單元，用於產生一旗標信號，以控制該校準器對該輸出時脈信號和該主機時脈信號進行的該頻率校準。
  15. 如申請專利範圍第13項所述之與該主機通信的裝置，其中，當該校準器確定該輸出時脈信號的該頻率低於該主機時脈信號的頻率時，該校準器改變從該控制信號導出的一值，該鎖相迴路根據具有已改變的該值的該控制信號增大該輸出時脈信號的該頻率。
  16. 如申請專利範圍第13項所述之與該主機通信的裝置，其中，當該校準器確定該輸出時脈信號的該頻率高於該主機時脈信號的頻率時，該校準器改變從該控制信號導出的一值，該鎖相迴路根據具有已改變的該值的該控制信號減小該輸出時脈信號的該頻率。
  17. 如申請專利範圍第13項所述之與該主機通信的裝置，其中，該輸出時脈信號的已調整的頻率在該發射器的一規格書所要求的一範圍之內。
  18. 如申請專利範圍第13項所述之與該主機通信的裝 置，更包含一時脈單元，該時脈單元由一板上時脈源實現，以產生該本地時脈信號。
  19. 如申請專利範圍第13項所述之與該主機通信的裝置，其中，當該頻率偵測器確定該輸出時脈信號的該頻率高於該主機時脈信號的該頻率時，該計算單元通過從該第一偵測信號中減去該第二偵測信號，產生具有一負值的該計算信號，並根據具有該負值的該計算信號減小從該控制信號導出的一值，使該鎖相迴路根據已減小的該值減小該輸出時脈信號的該頻率。
  20. 如申請專利範圍第13項所述之與該主機通信的裝置，其中，當該頻率偵測器確定該輸出時脈信號的該頻率低於該主機時脈信號的該頻率時，該計算單元通過從該第一偵測信號中減去該第二偵測信號，產生具有一正值的該計算信號，並根據具有該正值的該計算信號增大從該控制信號導出的一值，使該鎖相迴路根據已增大的該值增大該輸出時脈信號的該頻率。
  21. 如申請專利範圍第13項所述之與該主機通信的裝置，更包含一第一分頻器，用於接收該主機時脈信號，並以一第一預設值對該主機時脈信號分頻，以產生一第一已分頻時脈信號至該頻率偵測器。
  22. 如申請專利範圍第13項所述之與該主機通信的裝置，更包含一第二分頻器，用於接收該輸出時脈信號，並以一第二預設值對該輸出時脈信號分頻，以產生一第二已分頻時脈信號至該頻率偵測器。
  23. 如申請專利範圍第13項所述之與該主機通信的裝 置，其中，該鎖相迴路是用於接收該控制信號的一分數鎖相迴路。
  24. 如申請專利範圍第13項所述之與該主機通信的裝置，其中該接收器包含一時脈資料恢復電路，用於恢復該主機資料以產生該主機時脈信號。
  25. 一種通信系統，包含：一主機，包含一主機發射器和一主機接收器，其中該主機發射器傳輸主機資料；以及一裝置，用於與該主機通信並接收該主機資料，該裝置包含一裝置接收器、一時脈單元、一鎖相迴路、一校準器和一裝置發射器，其中，該裝置接收器用於接收並恢復該主機資料，以產生一主機時脈信號；該時脈單元用於產生一本地時脈信號；該鎖相迴路用於接收該本地時脈信號，並根據該本地時脈信號和一控制信號產生一輸出時脈信號；該校準器用於接收該輸出時脈信號和該主機時脈信號，並對該輸出時脈信號和該主機時脈信號間進行一頻率校準，及根據該頻率校準的結果產生該控制信號，其中，該鎖相迴路根據該控制信號調整該輸出時脈信號的該頻率，該裝置發射器用於根據該輸出時脈信號傳輸裝置資料至該主機接收器；其中，該校準器包含：一相位-頻率偵測器，用於接收該輸出時脈信號和該主機時脈信號，確定該輸出時脈信號和該主機時脈信號中哪一者超前於另一者，並根據確定的結果產生一第一偵測信號和一第二偵測信號； 一計算單元，用於接收該第一偵測信號和該第二偵測信號，對該第一偵測信號和該第二偵測信號實施計算，以產生一計算信號；以及一濾波器，用於接收並濾波該計算信號，以產生該控制信號。
  26. 如申請專利範圍第25項所述之通信系統，其中，當該校準器確定該輸出時脈信號的該頻率低於該主機時脈信號的頻率時，該校準器改變從該控制信號導出的一值，該鎖相迴路根據具有已改變的該值的該控制信號增大該輸出時脈信號的該頻率。
  27. 如申請專利範圍第25項所述之通信系統，其中，當該校準器確定該輸出時脈信號的該頻率高於該主機時脈信號的頻率時，該校準器改變從該控制信號導出的一值，該鎖相迴路根據具有已改變的該值的該控制信號減小該輸出時脈信號的該頻率。
  28. 如申請專利範圍第25項所述之通信系統，其中，該時脈單元由一板上時脈源實現。
  29. 如申請專利範圍第25項所述之通信系統，其中該校準器包含：一第一分頻器，用於接收該主機時脈信號，並以一預設值對該主機時脈信號分頻，以產生一第一已分頻時脈信號至該相位-頻率偵測器；一第二分頻器，用於接收該輸出時脈信號，並以該預設值對該輸出時脈信號分頻，以產生一第二已分頻時脈信號至該相位-頻率偵測器；以及 一增益級，用於接收並放大該計算信號。
  30. 如申請專利範圍第29項所述之通信系統，其中，當該相位-頻率偵測器確定該第一已分頻信號超前於該第二已分頻信號時，該計算單元通過從該第一偵測信號中減去該第二偵測信號，產生具有一正值的該計算信號，根據具有該正值的該計算信號增大從該控制信號導出的一值，使得該鎖相迴路根據具有已增大的該值的該控制信號增大該輸出時脈信號的該頻率。
  31. 如申請專利範圍第29項所述之通信系統，其中，當該相位-頻率偵測器確定該第一已分頻信號落後於該第二已分頻信號時，該計算單元通過從該第一偵測信號中減去該第二偵測信號，產生具有一負值的該計算信號，根據具有該負值的該計算信號減小從該控制信號導出的一值，使得該鎖相迴路根據具有已減小的該值的該控制信號減小該輸出時脈信號的該頻率。
  32. 如申請專利範圍第25項所述之通信系統，其中該鎖相迴路是一分數鎖相迴路，該鎖相迴路具有用於接收該控制信號的一分數控制端。
  33. 如申請專利範圍第25項所述之通信系統，其中該裝置接收器包含一時脈資料恢復電路，用於恢復該主機資料以產生該主機時脈信號。
  34. 一種用於產生輸出時脈信號的方法，用於一發射器傳輸資料，該方法包含：接收一第一時脈信號以及一第二時脈信號；使用一鎖相迴路處理該第一時脈信號，並輸出相應的 該輸出時脈信號；確定該輸出時脈信號和該第二時脈信號中哪一者的頻率較高；根據來自確定該輸出時脈信號和該第二時脈信號中哪一者的頻率較高之步驟的確定結果實施計算，並產生一計算信號；用於接收並濾波該計算信號，以產生該控制信號；以及根據該控制信號來調整該輸出時脈信號之一頻率其中，該輸出時脈信號根據該校準結果追蹤該第二時脈信號。
  35. 如申請專利範圍第34項所述之用於產生輸出時脈信號的方法，其中該第一時脈信號是從一共振器導出。
  36. 如申請專利範圍第34項所述之用於產生輸出時脈信號的方法，其中該第二時脈信號是從一主機導出。
  37. 如申請專利範圍第34項所述之用於產生輸出時脈信號的方法，其中該輸出時脈信號用於在一SATA系統中傳輸資料。
  38. 如申請專利範圍第34項所述之用於產生輸出時脈信號的方法，其中，當該第二時脈信號不穩定時，該校準步驟保持原狀以等待該第二時脈信號穩定。
TW098116663A 2008-05-30 2009-05-20 時脈產生電路、與主機通信的裝置、通信系統和用於產生輸出時脈信號的方法 TWI390850B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5722608P 2008-05-30 2008-05-30
US12/407,226 US8451971B2 (en) 2008-05-30 2009-03-19 Communication systems, clock generation circuits thereof, and method for generating clock signal

Publications (2)

Publication Number Publication Date
TW200950343A TW200950343A (en) 2009-12-01
TWI390850B true TWI390850B (zh) 2013-03-21

Family

ID=41379807

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098116663A TWI390850B (zh) 2008-05-30 2009-05-20 時脈產生電路、與主機通信的裝置、通信系統和用於產生輸出時脈信號的方法

Country Status (3)

Country Link
US (1) US8451971B2 (zh)
CN (1) CN101599755B (zh)
TW (1) TWI390850B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8938042B2 (en) * 2009-05-27 2015-01-20 Stmicroelectronics, Inc. Automatically synchronizing ring oscillator frequency of a receiver
US8861669B2 (en) * 2009-09-30 2014-10-14 Synaptics Incorporated Stream clock recovery in high definition multimedia digital system
US8284888B2 (en) * 2010-01-14 2012-10-09 Ian Kyles Frequency and phase acquisition of a clock and data recovery circuit without an external reference clock
TWI429199B (zh) 2010-06-22 2014-03-01 Phison Electronics Corp 產生參考時脈訊號的方法及資料收發系統
CN102315849B (zh) * 2010-07-01 2014-05-14 群联电子股份有限公司 产生参考时钟信号的方法及数据收发系统
EP2761787B1 (en) * 2011-09-30 2017-06-07 Intel Corporation Apparatus and method for performing spread-spectrum clock control
TWI469541B (zh) 2011-11-21 2015-01-11 Realtek Semiconductor Corp 無晶體振盪器的收發器
CN103138793B (zh) * 2011-11-25 2015-03-11 瑞昱半导体股份有限公司 无晶体振荡器的收发器
CN103780227B (zh) * 2012-10-18 2016-05-04 晨星软件研发(深圳)有限公司 本地振荡源产生器与相关通信系统及本地振荡源产生方法
US9083356B1 (en) 2013-03-14 2015-07-14 Gsi Technology, Inc. Systems and methods of phase-locked loop involving closed-loop, continuous frequency range, auto calibration and/or other features
EP2782255A1 (en) * 2013-03-19 2014-09-24 Imec Fractional-N frequency synthesizer using a subsampling pll and method for calibrating the same
US9025713B2 (en) 2013-10-04 2015-05-05 M31 Technology Corporation Method for portable device processing data based on clock extracted from data from host
CN105871370B (zh) * 2015-01-20 2018-12-21 瑞昱半导体股份有限公司 时钟数据恢复电路及其频率侦测方法
CN106549663A (zh) * 2015-09-16 2017-03-29 北京信威通信技术股份有限公司 频踪快速锁定的方法及装置
US10847213B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Write data processing circuits and methods associated with computational memory cells
US11227653B1 (en) 2016-12-06 2022-01-18 Gsi Technology, Inc. Storage array circuits and methods for computational memory cells
US10777262B1 (en) 2016-12-06 2020-09-15 Gsi Technology, Inc. Read data processing circuits and methods associated memory cells
US10943648B1 (en) 2016-12-06 2021-03-09 Gsi Technology, Inc. Ultra low VDD memory cell with ratioless write port
US10249362B2 (en) 2016-12-06 2019-04-02 Gsi Technology, Inc. Computational memory cell and processing array device using the memory cells for XOR and XNOR computations
US10860320B1 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Orthogonal data transposition system and method during data transfers to/from a processing array
US10725777B2 (en) 2016-12-06 2020-07-28 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US10847212B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers
US10891076B1 (en) 2016-12-06 2021-01-12 Gsi Technology, Inc. Results processing circuits and methods associated with computational memory cells
US10854284B1 (en) 2016-12-06 2020-12-01 Gsi Technology, Inc. Computational memory cell and processing array device with ratioless write port
US10770133B1 (en) 2016-12-06 2020-09-08 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits
US10958272B2 (en) 2019-06-18 2021-03-23 Gsi Technology, Inc. Computational memory cell and processing array device using complementary exclusive or memory cells
US10930341B1 (en) 2019-06-18 2021-02-23 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10877731B1 (en) 2019-06-18 2020-12-29 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
CN110289851A (zh) * 2019-06-21 2019-09-27 武汉星旗科技有限公司 一种同步脉冲信号的输出方法、装置、设备及计算机介质
CN114430272A (zh) * 2020-10-29 2022-05-03 爱普存储技术(杭州)有限公司 具有频率校准功能的时钟产生单元及其相关的电子系统

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719445B2 (ja) 1987-12-17 1995-03-06 パイオニア株式会社 記録再生用クロック生成回路
JPH05204634A (ja) 1991-08-29 1993-08-13 Internatl Business Mach Corp <Ibm> マイクロプロセツサ回路
US5319680A (en) 1991-09-03 1994-06-07 The Whitaker Corporation Phase locked loop synchronization system for use in data communications
US5483201A (en) 1993-09-30 1996-01-09 At&T Corp. Synchronization circuit using a high speed digital slip counter
DE4336239A1 (de) 1993-10-23 1995-04-27 Sel Alcatel Ag Schaltungsanordnung für einen Taktgenerator
US6337589B1 (en) 1997-09-11 2002-01-08 Mitsubishi Denki Kabushiki Kaisha Phase-lock loop with independent phase and frequency adjustments
FR2793619B1 (fr) * 1999-05-10 2001-08-10 Cit Alcatel Dispositif et procede pour produire un signal filtre ayant une frequence donnee et emetteur hertzien emettant a une frequence etablie par un oscillateur reglable en frequence
US6297705B1 (en) 2000-02-23 2001-10-02 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US6606365B1 (en) * 2000-03-02 2003-08-12 Lsi Logic Corporation Modified first-order digital PLL with frequency locking capability
JP2002101316A (ja) 2000-09-26 2002-04-05 Mitsubishi Electric Corp クロック生成回路及び画像表示装置
US20020075981A1 (en) * 2000-12-20 2002-06-20 Benjamim Tang PLL/DLL dual loop data synchronization
JP2002230915A (ja) 2001-02-05 2002-08-16 Sanyo Electric Co Ltd Ｐｌｌ回路
US7194059B2 (en) 2001-08-17 2007-03-20 Zarlink Semiconductor, Inc. Method and apparatus for skip-free retiming transmission of digital information
DE10150536B4 (de) 2001-10-12 2010-04-29 Infineon Technologies Ag Vorrichtung zur Rekonstruktion von Daten aus einem empfangenen Datensignal sowie entsprechende Sende- und Empfangsvorrichtung
US7082177B2 (en) 2001-11-28 2006-07-25 Agere Systems Inc. Methods and devices for improving the switching times of PLLs
TW561694B (en) 2002-09-13 2003-11-11 Winbond Electronics Corp Phase locked loop operating method and apparatus
US7263153B2 (en) * 2002-10-09 2007-08-28 Marvell International, Ltd. Clock offset compensator
US8138972B2 (en) 2003-09-02 2012-03-20 Csr Technology Inc. Signal processing system for satellite positioning signals
JP4545510B2 (ja) 2004-07-30 2010-09-15 パナソニック株式会社 同期追従装置
JP3939715B2 (ja) * 2004-08-20 2007-07-04 日本テキサス・インスツルメンツ株式会社 位相同期ループ回路
KR100611512B1 (ko) 2004-12-07 2006-08-11 삼성전자주식회사 적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상고정 루프
US20060119443A1 (en) 2004-12-08 2006-06-08 Via Technologies Inc. Damping coefficient variation mechanism in a phase locked loop
US7408420B2 (en) 2005-09-27 2008-08-05 Intel Corporation Multi mode clock generator
CN1953332B (zh) 2005-10-17 2011-01-12 联芯科技有限公司 时钟发生器和使用该时钟发生器的通信终端
KR100710127B1 (ko) 2006-03-17 2007-04-20 지씨티 세미컨덕터 인코포레이티드 지연 동기 루프를 이용한 클록 생성기 및 클록 생성 방법
CN101098220B (zh) * 2006-06-29 2010-08-18 中兴通讯股份有限公司 一种基于数字锁相环的时钟同步方法及其系统
US7573420B2 (en) 2007-05-14 2009-08-11 Infineon Technologies Ag RF front-end for a radar system
US7839965B2 (en) 2006-11-21 2010-11-23 Agere Systems Inc. High-speed serial data link with single precision clock source

Also Published As

Publication number Publication date
CN101599755B (zh) 2011-11-30
US8451971B2 (en) 2013-05-28
US20090296869A1 (en) 2009-12-03
TW200950343A (en) 2009-12-01
CN101599755A (zh) 2009-12-09

Similar Documents

Publication Publication Date Title
TWI390850B (zh) 時脈產生電路、與主機通信的裝置、通信系統和用於產生輸出時脈信號的方法
US7920665B1 (en) Symmetrical range controller circuit and method
US7719329B1 (en) Phase-locked loop fast lock circuit and method
EP2903163B1 (en) Apparatus and methods for fast charge pump holdover on signal interruption
US7366271B2 (en) Clock and data recovery device coping with variable data rates
US8803573B2 (en) Serializer-deserializer clock and data recovery gain adjustment
TWI451228B (zh) 時脈產生器及產生時脈信號的方法
US8971472B2 (en) Signal processing circuit and method
JP5826246B2 (ja) 注入同期を補償する装置および方法
TWI332763B (en) Usb device, frequency auto-locking device and frequency auto-locking method
US6389090B2 (en) Digital clock/data signal recovery method and apparatus
CN105610435B (zh) 锁相环及其控制方法
US7724093B2 (en) Phase locked loop with two-step control
US9992049B1 (en) Numerically controlled oscillator for fractional burst clock data recovery applications
TWI736393B (zh) 時脈控制裝置與時脈控制方法
US9130807B1 (en) Data recovery unit (DRU) based on free running oversampling with zero-latency loop
US7236025B2 (en) PLL circuit and program for same
US7088976B2 (en) Device for reconstructing data from a received data signal and corresponding transceiver
US11424746B1 (en) Reference-less clock and data recovery device and method
US6958636B2 (en) Charge leakage correction circuit for applications in PLLs
JP2005086789A (ja) クロックデータリカバリ回路
KR20160076644A (ko) 서브 샘플링 위상 고정 루프를 기반으로 한 확산 스펙트럼 클럭 발생기 및 그의 자동 캘리브레이션 방법
EP3457572B1 (en) Clock generator circuit and clock signal generation method
KR100987072B1 (ko) 위상 고정 루프의 위상 잡음 개선 장치 및 방법
JP2006333382A (ja) システムクロック装置