JP2006333382A - システムクロック装置 - Google Patents
システムクロック装置 Download PDFInfo
- Publication number
- JP2006333382A JP2006333382A JP2005157863A JP2005157863A JP2006333382A JP 2006333382 A JP2006333382 A JP 2006333382A JP 2005157863 A JP2005157863 A JP 2005157863A JP 2005157863 A JP2005157863 A JP 2005157863A JP 2006333382 A JP2006333382 A JP 2006333382A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- phase difference
- frequency
- reference clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】シンセサイザ44が、周波数設定値Δφ1に基づいて、入力された第1基準クロック701を、周波数の異なる第2基準クロック703を出力し、分周器41が、冗長構成された他方の系から入力された第1クロック704を第2基準クロック702(703)の周波数となるように分周して、第2クロック705を出力し、位相比較器42が、第2基準クロック703と第2クロック705との位相差を検出し、第2クロック705の位相に第2基準クロック703の位相を合わせて該位相差を減ずる方向の周波数設定値Δφをシンセサイザに与え、スイッチ30が、第1基準クロック701が正常なとき、第2基準クロック703を選択し、異常のとき、第2クロック705を選択して出力する。
【選択図】 図1
Description
図4は、従来のシステムクロック装置100Aの例(1)を示しており、このシステムクロック装置100Aは、運用系のクロック装置(クロックモジュール)100A_1及び予備系のクロック装置100A_2で構成されている。クロック装置100A_1,100A_2は、それぞれ、基準クロック700及び他方のクロック装置100A_2,100A_1からのクロック704_2,704_1を入力して、システムクロック800_1,800_2を出力している。
図5は、従来例(1)の問題を解消するためのシステムクロック装置100Bの従来例(2)を示しており、このシステムクロック装置100Bは位相飛びの発生に対処したものである。この構成が従来例(1)の構成と異なる点は、DPLL10_1とスイッチ30_1の間にボード間遅延50_2と等価な遅延量を発生するディレイライン60_1を挿入し、DPLL10_2とスイッチ30_2の間にボード間遅延50_1と等価な遅延量を発生するディレイライン60_2を挿入していることである。
しかしながら、この方式では遅延量が固定されており、システム装置毎にボード間遅延量を考慮して調整する必要がある。一般的に、システムクロック装置は、汎用の伝送・無線装置向けに製品拡販するものであり、各汎用の伝送・無線装置毎にボード間遅延50_1,50_2は異なる。したがって、システムクロック装置導入時に、実装する実伝送・無線装置毎にボード間遅延量の把握及び調整が必要であり、ユーザの負担となる。
これを改善するシステムクロック装置(クロック受信分配システム)の従来例(3) (例えば、特許文献1参照。)として、二重化された、クロック受信回路201及び211と、受信したクロックを一定の遅延時間の任意の整数倍だけ遅延させた複数のクロックを出力する遅延回路204及び214と、特定の一つのクロックを選択するセレクタ205及び215と、選択されたクロックと他方の遅延回路214及び204から出力されたクロックとの位相差を比較する位相比較回路207及び217と、位相比較回路の判定結果によりセレクタ205及び215で選択したクロックを他の遅延したクロックに変更または現在選定しているクロックとする遅延制御回路206及び216とにより、クロック切替回路202及び212の切替時に無瞬断で位相同期発振回路(分配PLL回路)203及び213へクロックを供給することにより、すなわち、複数個の遅延量の異なるディレイラインを搭載して位相量を変えたクロックを多数出力し、この中から最もクロック入力と位相差が小さいクロックをリファレンスクロックとして選択して位相同期発振回路に供給することにより、クロック切替時に発生する位相同期達成迄の不安定動作時間を短縮し、無瞬断または無切替えに近い動作を行うものがある。
したがって、従来例(3)の方式では、小型化が要求されるシステムクロック装置(モジュール)を構成するには適していない。
この結果、第2基準クロックと第2クロックの位相差が無くなるため、クロック切替時に発生するクロック間の位相差に起因する位相飛びが無くなる。また、この位相差補正は自律的に行われるため、位相差を検出し補正した後の定常状態では位相差補正が絶えず行われることになる。
図1は、本発明のシステムクロック装置100を示している。このシステムクロック装置100は、クロック装置100_1及びクロック装置100_2で構成されおり、クロック装置100_1,100_2は、それぞれ、従来例(1)と同様にDPLL10(符号10は、符号10_1及び10_2の総称。以下、符号20,30,40〜45,701〜705も同様に総称することがある。)、スイッチ30、及びDIST PLL20を備えている。クロック装置100_1,100_2が従来例(1)のクロック装置100A_1及び100A_2と異なる点は、それぞれ、DPLL10とスイッチ30との間に、クロック704を入力した位相差補正部40が挿入されていることである。DPLL10、スイッチ30、DISTPLL20、及び位相差補正部40の機能を具体例で示しながら以下に説明する。
100_1,100_2,100A_1,100A_2,100B_1,100B_2 クロック装置
10,10_1,10_2 ディジタルPLL回路(DPLL)
20,20_1,20_2 分配PLL回路(DISTPLL)
21,21_1,21_2 位相比較器、PD 22,22_1,22_2 ローパスフィルタ、LPF
23,23_1,23_2 電圧制御発振器、VCO 24,24_1,24_2 分周器、DIV(1/N)
30,30_1,30_2 スイッチ
40,40_1,40_2 位相差補正部 41,41_1,41_2 分周器、DIV(1/R)
42,42_1,42_2 ディジタル位相比較器、DigitalPD
43,43_1,43_2 ディジタルローパスフィルタ、DigitalLPF
44,44_1,44_2 ダイレクトディジタルシンセサイザ、DDS
45,45_1,45_2 ローパスフィルタ、LPF
50_1,50_2 ボード間遅延 60_1,60_2 ディレイライン
81,82 乗算器 83,85 加算器
84 遅延回路 700 基準クロック
701,701_1,701_2 クロック(fdll) 702,702_1,702_2 クロック(fdds)
703,703_1,703_2,706_1,706_2 クロック
704,704_1,704_2,705,705_1,705_2 クロック
800_1,800_2 システムクロック
Δφ,Δφ1,Δφ2 位相差増加分
Nν(s) 周波数設定値
図中、同一符号は同一又は相当部分を示す。
Claims (3)
- 周波数設定値に基づいて、入力された第1基準クロックを周波数の異なる第2基準クロックとして出力するシンセサイザと、
冗長構成された他方の系から入力された第1クロックを該第2基準クロックの周波数となるように分周して、第2クロックを出力する分周器と、
該第2基準クロックと該第2クロックとの位相差を検出し、該第2クロックの位相に該第2基準クロックの位相を合わせて該位相差を減ずる方向の該周波数設定値を該シンセサイザに与える位相比較器と、
該第1基準クロックが正常なとき、該第2基準クロックを選択し、異常のとき、該第2クロックを選択して出力するスイッチと、
を特徴とするシステムクロック装置。 - 請求項1において、
該周波数設定値をフィルタリングして、該シンセサイザに与えるローパスフィルタをさらに備えたことを特徴とするシステムクロック装置。 - 請求項1において、
該スイッチで選択された該クロックを入力してシステムクロックを出力するPLL回路を備えたことを特徴とするシステムクロック装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005157863A JP2006333382A (ja) | 2005-05-30 | 2005-05-30 | システムクロック装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005157863A JP2006333382A (ja) | 2005-05-30 | 2005-05-30 | システムクロック装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006333382A true JP2006333382A (ja) | 2006-12-07 |
Family
ID=37554547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005157863A Pending JP2006333382A (ja) | 2005-05-30 | 2005-05-30 | システムクロック装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006333382A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8536911B1 (en) | 2012-03-19 | 2013-09-17 | Fujitsu Limited | PLL circuit, method of controlling PLL circuit, and digital circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61270938A (ja) * | 1985-05-27 | 1986-12-01 | Fujitsu Ltd | クロツク再生回路 |
JPH02166832A (ja) * | 1988-12-20 | 1990-06-27 | Fujitsu Ltd | クロック発生装置のクロック位相制御回路 |
JPH10187272A (ja) * | 1996-12-25 | 1998-07-14 | Ando Electric Co Ltd | クロック系の冗長構成における位相制御方式 |
JPH10240375A (ja) * | 1997-02-26 | 1998-09-11 | Mitsubishi Electric Corp | クロック無瞬断切替装置 |
JP2003051742A (ja) * | 2001-08-07 | 2003-02-21 | Nec Corp | クロック生成回路 |
-
2005
- 2005-05-30 JP JP2005157863A patent/JP2006333382A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61270938A (ja) * | 1985-05-27 | 1986-12-01 | Fujitsu Ltd | クロツク再生回路 |
JPH02166832A (ja) * | 1988-12-20 | 1990-06-27 | Fujitsu Ltd | クロック発生装置のクロック位相制御回路 |
JPH10187272A (ja) * | 1996-12-25 | 1998-07-14 | Ando Electric Co Ltd | クロック系の冗長構成における位相制御方式 |
JPH10240375A (ja) * | 1997-02-26 | 1998-09-11 | Mitsubishi Electric Corp | クロック無瞬断切替装置 |
JP2003051742A (ja) * | 2001-08-07 | 2003-02-21 | Nec Corp | クロック生成回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8536911B1 (en) | 2012-03-19 | 2013-09-17 | Fujitsu Limited | PLL circuit, method of controlling PLL circuit, and digital circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8368435B2 (en) | Method and apparatus for jitter reduction | |
TWI463804B (zh) | 時脈資料回復電路 | |
EP2902866B1 (en) | System ready in a clock distribution chip | |
TWI390850B (zh) | 時脈產生電路、與主機通信的裝置、通信系統和用於產生輸出時脈信號的方法 | |
EP1148648B1 (en) | Frequency synthesizer | |
US20190393867A1 (en) | Systems and methods for phase synchronization of local oscillator paths in oscillator-operated circuits | |
US8933735B2 (en) | Clock generation circuit | |
US7420485B2 (en) | Sigma-delta modulator and method for sigma-delta modulation | |
US7368962B2 (en) | Clock supply device | |
EP2983295B1 (en) | Delay-locked loop arrangement and method for operating a delay-locked loop circuit | |
US7917797B2 (en) | Clock generation using a fractional phase detector | |
JP7393079B2 (ja) | 半導体装置 | |
EP1618461B1 (en) | Deskew system in a clock distribution network using a pll and a dll | |
JP2006333382A (ja) | システムクロック装置 | |
US6977539B1 (en) | Clock signal generators having programmable full-period clock skew control and methods of generating clock signals having programmable skews | |
EP2992636B1 (en) | Synchronous data system and method for providing phase-aligned output data | |
JPWO2004047301A1 (ja) | 周波数合成器 | |
KR200242921Y1 (ko) | 시스템클럭이중화장치 | |
JP2002141893A (ja) | クロック供給装置 | |
JPH08204554A (ja) | ダイレクト・デジタル・シンセサイザ位相同期発振回路 | |
KR100564242B1 (ko) | 동기화 시스템의 동기 클럭 안정화 장치 및 그 방법 | |
Mode et al. | PLL Control Signals | |
JP2004274293A (ja) | クロック信号生成装置及びクロック信号生成方法 | |
KR20050061258A (ko) | 범용 망 동기 시스템 클럭 공급 장치 | |
JP2014230029A (ja) | 発振装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100510 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100615 |