CN105610435B - 锁相环及其控制方法 - Google Patents

锁相环及其控制方法 Download PDF

Info

Publication number
CN105610435B
CN105610435B CN201510763287.8A CN201510763287A CN105610435B CN 105610435 B CN105610435 B CN 105610435B CN 201510763287 A CN201510763287 A CN 201510763287A CN 105610435 B CN105610435 B CN 105610435B
Authority
CN
China
Prior art keywords
signal
charge pump
phase
loop
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510763287.8A
Other languages
English (en)
Other versions
CN105610435A (zh
Inventor
章华江
崔吉青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Singapore Pte Ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Publication of CN105610435A publication Critical patent/CN105610435A/zh
Application granted granted Critical
Publication of CN105610435B publication Critical patent/CN105610435B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请提供一种锁相环及其控制方法。该锁相环包括：电荷泵电路，当该锁相环操作于校正模式时该电荷泵电路用以接收校正信号并根据该校正信号生成电荷泵输出；二阶回路滤波器，用以接收该电荷泵输出，并根据该电荷泵输出生成第一控制信号；可控振荡器，用以根据该第一控制信号生成振荡信号；分频器，用以接收调整信号以及从该可控振荡器输出的该振荡信号，并根据该调整信号对该振荡信号进行分频，以生成反馈信号；以及相位误差处理电路，用以接收该反馈信号以及参考信号，并基于该参考信号与该反馈信号的比较结果来输出该调整信号。本发明能够改善现有技术中一阶锁相环无法追踪温度变化率而造成频率误差的问题。

Description

锁相环及其控制方法
技术领域
本发明涉及锁相环(phase-locked loop，PLL)，尤其涉及锁相环中用于可控振荡器(controllable oscillator)的回路增益补偿机制及其相关方法。
背景技术
图1为现有技术的锁相环100的示意图。锁相环100包括相位频率检测器(phase/frequency detector，PFD)111、电荷泵电路112、回路滤波器113、压控振荡器(voltage-controlled oscillator，VCO)114、分频器115以及调制装置12。相位频率检测器111用以接收参考信号Fref以及反馈信号Ffb，并且根据反馈信号Ffb与参考信号Fref的比较结果输出脉冲信号。电荷泵电路112用以将该脉冲信号转换为误差电流。回路滤波器113用以对该误差电流进行积分以生成控制电压。VCO 114用以从回路滤波器113接收控制电压并根据该控制电压生成振荡信号FVCO。分频器115用以根据接收自VCO 114的振荡信号来生成反馈信号Ffb。
为了简化回路增益校正，在通讯系统中通常应用基于一阶(type I)锁相环的发送器，例如，图1所示的回路滤波器113就属于一阶锁相环。然而，当温度改变时，一阶锁相环无法追踪温度变化(temperature ramping)，因而造成频率误差。
因此，需要一种新颖的方法以及相关装置来解决上述问题。
发明内容
有鉴于此，本发明提供一种锁相环及其控制方法，以解决上述问题。
依据本发明的一方面，提供了一种锁相环。该锁相环包括：电荷泵电路，当该锁相环操作于校正模式时该电荷泵电路用以接收校正信号并根据该校正信号生成电荷泵输出；二阶回路滤波器，用以接收该电荷泵输出，并根据该电荷泵输出生成第一控制信号；可控振荡器，用以根据该第一控制信号生成振荡信号；分频器，用以接收调整信号以及从该可控振荡器输出的该振荡信号，并根据该调整信号对该振荡信号进行分频，以生成反馈信号；以及相位误差处理电路，用以接收该反馈信号以及参考信号，并基于该参考信号与该反馈信号的比较结果来输出该调整信号。
依据本发明的另一方面，提供了一种用于控制锁相环的方法。该方法包括：当该锁相环操作于校正模式时，由电荷泵电路根据校正信号生成电荷泵输出；由二阶回路滤波器接收该电荷泵输出，并根据该电荷泵输出生成第一控制信号；由可控振荡器根据该第一控制信号生成振荡信号；根据调整信号对该振荡信号进行分频，以生成反馈信号；以及基于参考信号与该反馈信号的比较结果修正该调整信号。
上述锁相环及其控制方法通过提供二阶回路滤波器形成二阶锁相环可以解决现有技术中关于一阶锁相环无法追踪温度变化率而造成频率误差的问题。
在阅读各个附图中例示的优选实施方式的如下详细描述之后，本发明的这些和其他目的对本领域技术人员来说无疑将变得显而易见。
附图说明
图1是现有技术的锁相环的示意图。
图2是根据本发明的实施方式的锁相环的示意图。
图3是根据本发明的实施方式的图2所示锁相环中的相位误差处理电路的示意图。
图4是根据本发明的另一实施方式的锁相环的示意图。
图5是根据本发明的另一实施方式的锁相环的示意图。
图6是根据本发明的实施方式的检测方法的流程图。
具体实施方式
在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。本领域一般技术人员应可理解，制造商可能会用不同的名词来称呼同一元件。本说明书及后续的权利要求并不以名称的差异来作为区别元件的方式，而是以元件在功能上的差异来作为区别的基准。在通篇说明书及后续的权利要求当中所提及的“包括”是开放式的用语，故应解释成“包括但不限定于”。此外，“耦接”一词在此是包括任何直接及间接的电气连接手段。因此，若文中描述第一装置电性连接于第二装置，则代表该第一装置可直接连接于该第二装置，或通过其他装置或连接手段间接地连接至该第二装置。
图2是根据本发明的实施方式的锁相环200的示意图。锁相环200包括可控振荡器210、电荷泵电路220、二阶(type II)回路滤波器240、分频器250、相位误差处理电路260以及相位频率检测器(phase frequency detector，PFD)280。可控振荡器210用以生成振荡信号FVCO。在本实施方式中，可控振荡器210假定为压控振荡器(voltage controloscillator，VCO)，但本发明不以此为限。请注意，锁相环200可操作于正常操作模式或校正模式。当锁相环200操作在校正模式时，电荷泵电路220用以从相位频率检测器280接收校正信号CAL_Pulse(例如，持续时间为Δt的电压脉冲)，以及根据该校正信号CAL_Pulse生成电荷泵输出CP_OUT至二阶回路滤波器240。此外，当锁相环200操作在正常操作模式时，相位频率检测器280可以用以接收反馈信号FDIV以及参考信号FREF，并且将反馈信号FDIV与参考信号FREF进行比较以生成检测信号UP信号和DN信号。
二阶回路滤波器240用以接收电荷泵输出CP_OUT，以及根据电荷泵输出CP_OUT生成控制信号CON1至可控振荡器210。分频器250用以接收输出自可控振荡器210的振荡信号FVCO以及接收来自相位误差处理电路260的调整信号ΔN。并且，分频器250依据调整信号ΔN来对振荡信号FVCO进行分频以生成反馈信号FDIV。相位误差处理电路260用以接收反馈信号FDIV以及参考信号FREF，以生成调整信号ΔN。
二阶回路滤波器240可由无源元件(passive element)构成，但本发明不以此为限。在一些实施方式中，二阶回路滤波器240可包括有源元件。通常，二阶回路滤波器包括串联耦接的至少一电容器以及一电阻器。举例来说，回路滤波器240至少包括串联耦接的电容器C2和电阻器R2。举例来说，回路滤波器240在分别靠近电荷泵电路220和可控振荡器210的一侧还分别包括电容器C1和电容器C3。在校正期间，电阻器R2和R3皆可被短路以消除纹波(ripples)。
图3是根据本发明的实施方式例示图2所示锁相环200中的相位误差处理电路300的示意图。相位误差处理电路300可以是图2所示相位误差处理电路260的一个实施方式。相位误差处理电路300包括相位频率检测器310、上下变频转换器(up-down converter)320以及三角积分调制器(Sigma-delta modulator，SDM)340。举例来说(但不作为限制)，相位频率检测器310可以为开关式相位频率检测器(Bang-Bang PFD)。相位频率检测器310用以接收反馈信号FDIV以及参考信号FREF，以及比较反馈信号FDIV和参考信号FREF生成检测信号(在图3中标示为“领先/落后”)。检测信号用以将参考信号FREF和反馈信号FDIV的比较结果的领先/落后信息通知上下变频转换器320。区块330表示上下变频转换器320发送除数码(divisor code)信号N_guess至三角积分调制器340，其中除数码信号N_guess是根据该检测信号而生成的。三角积分调制器340用以接收除数码信号N_guess，并且基于除数码信号N_guess生成调整信号ΔN。具体地说，调整信号ΔN用以调整分频器250的分频因子，例如除数(divisor number)。
更具体地，分频器250的分频因子的变化可用公式3.1来表示
其中ΔN表示分频器250分频因子的变化，ICP表示电荷泵电路220的电流值，ΔfVCO表示可控振荡器210的频率偏移，Δt表示校正信号CAL_Pulse的时间长度，以及A0表示当锁相环200操作于校正模式时二阶回路滤波器240的电容值。举例来说，A0可表示二阶回路滤波器240的总电容值，例如在图2的示例中，A0＝C1+C2+C3。此外，对于23位的三角积分调制器来说，除数码信号N_guess可以为ΔN·223，但本发明不以此为限。
基于二阶锁相环的发送器中的回路增益校正参数KLG可以用公式3.2来表示：
其中KVCO表示可控振荡器210的理想增益、KVCO′表示可控振荡器210实际增益(请注意，在本公式中，具有撇号(prime)的参数表示对应于实际状况的参数)，ICP表示电荷泵电路220的理想电流值，ICP′表示电荷泵电路220的实际电流值，N表示理想的分频因子，N’表示实际的分频因子，A0表示锁相环200操作于校正模式下时二阶回路滤波器240的理想电容值，以及A0′表示锁相环200操作于校正模式下时二阶回路滤波器240的实际电容值。在公式3.2中，回路增益校正参数KLG表示可控振荡器210的理想增益与实际增益之间的比例。
通过将公式3.1代入公式3.2中，回路增益校正参数KLG可进一步用公式3.3来表示：
其中参考信号FREF在本实施方式中被假定为频率为26MHz，但本发明不以此为限。
考虑到在校正模式时，校正信号CAL_Pulse分别轮流作为检测信号UP信号和检测信号DN信号，公式3.3可表示如公式3.4：
其中A0＝C1+C2+C3、N_GUESS1表示校正信号CAL_Pulse用作检测信号UP信号时，分频器的除数码信号，且N_GUESS2表示校正信号CAL_Pulse用作检测信号DN信号时，分频器的除数码信号。
通过上述计算，可以获得回路增益校正参数KLG以校正锁相环200的回路增益。举例来说，回路增益校正参数KLG可用来表示回路增益校正的准确程度，以获取更准确的回路增益，从而可以减轻/消除由可控振荡器频率的变化造成的误差/影响。
图4是根据本发明的另一实施方式例示锁相环400的示意图。锁相环200与锁相环400的区别在于，锁相环400还包括相位校准(phase alignment)电路450以及复用器(multiplexer，MUX)460，其中相位校准电路450用于加快参考信号FREF与反馈信号FDIV之间的对齐(alignment)操作。
当锁相环400操作于校正模式下时，相位校准电路450接收检测信号UP信号和检测信号DN信号，并且根据检测信号UP信号和检测信号DN信号生成控制信号CON2至可控振荡器210，此时，可控振荡器210根据第一控制信号CON1和第二控制信号CON2产生振荡信号。
相位校准电路450可以包括辅助(auxiliary)电荷泵电路451、辅助回路滤波器452以及与门(AND gate)453，如图4所示。辅助电荷泵电路451用以接收检测信号UP信号和检测信号DN信号并且根据该检测信号UP信号和检测信号DN信号生成辅助电荷泵输出CP_OUT1。辅助回路滤波器452用以从辅助电荷泵电路451接收辅助电荷泵输出CP_OUT1，并且根据辅助电荷泵输出CP_OUT1生成第二控制信号CON2至可控振荡器210。更具体地，辅助回路滤波器452可以是一阶回路滤波器。辅助回路滤波器452的阻抗可设置为非常大(例如提高电阻器R0a和R0b的电阻值)，以更有效地加快参考信号FREF与反馈信号FDIV之间的对齐。此外，辅助回路滤波器452的电阻值(尤其是电阻器R0a和R0b的电阻值)可以被调整以适应各种设计需求。
复用器460具有第一输入端(标注为“1”)、第二输入端(标注为“0”)，以及耦接至电荷泵电路220的输出端。复用器460的第一输入端用以接收检测信号UP信号和检测信号DN信号，复用器460的第二输入端用以接收校正信号CAL_Pulse，以及复用器460的输出端用于当锁相环400操作于正常操作模式下时输出检测信号UP信号和DN信号至电荷泵电路220，以及当锁相环400操作于校正模式下时，输出校正信号CAL_Pulse作为检测信号UP信号和DN信号至电荷泵电路220。
具体地，当锁相环400操作于正常操作模式时，相位校准电路450被禁能(disabled)；以及当锁相环400操作于校正模式时，相位校准电路450被使能(enabled)。举例来说，当锁相环400操作于正常操作模式时，使能信号CAL_EN可被设定为0，使得电荷泵电路220只接收检测信号UP信号和DN信号，且相位校准电路450被禁能(由于与门453)。当锁相环400操作于校正模式时，使能信号CAL_EN可被设定为1，使得电荷泵电路220接收校正信号CAL_Pulse，且相位校准电路450被使能(由于与门453)。
请注意，在本实施方式的一些变化例中，复用器460可被置换或移除。举例来说，复用器460可以被另一相位频率检测器所取代，使得相位频率检测器280被设置为对电荷泵电路220和相位校准电路450中的其中一者提供信号，且该另一相位频率检测器被设置为对电荷泵电路220和相位校准电路450中的另一者提供信号。
图5是根据本发明的另一实施方式例示锁相环500的示意图。锁相环400与锁相环500的区别在于，锁相环500还包括偏移电流源550，其用以对输出至二阶回路滤波器240的电荷泵输出CP_OUT提供偏移电流Ioffset，以校正输出至可控振荡器210的控制信号(例如图5所示的校正后的控制信号CON1’)。此自适应补偿机制(adaptive compensationscheme)可以进一步改善校正的准确性，并且可应用至图2所示的锁相环200。然而，图5所示的偏移电流源550仅仅为了说明，并非作为本发明的限制。
图6是根据本发明的实施方式的检测方法的流程图。请注意，在获得基本相同的结果的基础上，这些步骤无需严格遵照图6所示的次序来执行。图6所示的方法可被锁相环200、400以及500中任一者所采用，该方法可简单总结为：
步骤602：开始；
步骤604：由电荷泵电路根据校正信号生成电荷泵输出；
步骤606：由二阶回路滤波器接收电荷泵输出，以及根据该电荷泵输出来生成控制信号；
步骤608：由可控振荡器根据该控制信号生成振荡信号；
步骤610：依据调整信号对该振荡信号进行分频，以生成反馈信号；
步骤612：基于参考信号与该反馈信号的比较结果来修正该调整信号。
步骤614：结束。
总结来说，本发明通过提供二阶锁相环来解决现有技术中当温度改变时一阶锁相环无法追踪温度变化而造成频率误差的问题。此外，本发明还提供回路增益校正机制来改善可控振荡器的频率变化所造成的影响，以及提供相位校准电路来更快地对齐相位频率检测器的输入相位(例如，图2、4以及5所示参考信号FREF与反馈信号FDIV之间的对齐)。
本领域技术人员将容易注意到，在保持本发明的教导的同时，可以对装置和方法做出大量修改和变化。因此，上述公开内容应当被理解为本发明的举例，本发明的保护范围应以权利要求为准。

Claims (17)

1.一种锁相环，其特征在于，该锁相环包括：
电荷泵电路，当该锁相环操作于校正模式时该电荷泵电路用以接收校正信号并根据该校正信号生成电荷泵输出；
二阶回路滤波器，用以接收该电荷泵输出，并根据该电荷泵输出生成第一控制信号；
可控振荡器，用以根据该第一控制信号生成振荡信号；
分频器，用以接收调整信号以及从该可控振荡器输出的该振荡信号，并根据该调整信号对该振荡信号进行分频，以生成反馈信号；以及
相位误差处理电路，用以接收该反馈信号以及参考信号，并基于该参考信号与该反馈信号的比较结果来输出该调整信号，
其中，该相位误差处理电路包括：
相位频率检测器，用以接收该反馈信号和该参考信号，并比较该反馈信号和该参考信号以生成检测信号；
上下变频转换器，用以根据该检测信号生成除数码信号；以及
三角积分调制器，用以接收该除数码信号，并基于该除数码信号生成该调整信号。
2.根据权利要求1所述的锁相环，其特征在于，该锁相环还包括偏移电流源，该偏移电流源用以校正输出至该可控振荡器的该第一控制信号。
3.根据权利要求1所述的锁相环，其特征在于，该二阶回路滤波器包括串联耦接的至少一电容器和一电阻器。
4.根据权利要求3所述的锁相环，其特征在于，该二阶回路滤波器还包括与该电阻器并行耦接的开关，用于使得该电阻器被短路。
5.根据权利要求1所述的锁相环，其特征在于，该调整信号被设置为根据该可控振荡器的频率变化来调整该分频器的分频因子，通过公式 获得回路增益校正参数，其中KLG表示该回路增益校正参数，KVCO表示该可控振荡器的理想增益，KVCO′表示该可控振荡器的实际增益，ICP表示该电荷泵电路的理想电流值，ICP′表示该电荷泵电路的实际电流值，N表示理想分频因子，N’表示实际分频因子，A0表示当该锁相环操作在校正模式时该二阶回路滤波器的理想电容值，以及A0′表示当该锁相环操作在校正模式时该二阶回路滤波器的实际电容值。
6.根据权利要求1所述的锁相环，其特征在于，该锁相环还包括：
相位校准电路，当该锁相环操作于校正模式时，该相位校准电路用以接收该检测信号，并根据该检测信号来生成第二控制信号至该可控振荡器，其中，该可控振荡器根据该第一控制信号和该第二控制信号产生该振荡信号。
7.根据权利要求6所述的锁相环，其特征在于，该相位校准电路包括：
辅助电荷泵电路，用以接收该检测信号并根据该检测信号生成辅助电荷泵输出；以及
辅助回路滤波器，用以接收该辅助电荷泵输出并根据该辅助电荷泵输出生成该第二控制信号至该可控振荡器。
8.根据权利要求7所述的锁相环，其特征在于，该辅助回路滤波器是一阶回路滤波器。
9.根据权利要求6所述的锁相环，其特征在于，当该锁相环操作于正常操作模式时，该相位校准电路被禁能。
10.根据权利要求6所述的锁相环，其特征在于，该锁相环还包括：
复用器，具有第一输入端、第二输入端以及输出端，其中该第一输入端用以接收该检测信号，该第二输入端用以接收该校正信号，以及当该锁相环操作于正常操作模式时该输出端用以输出该检测信号至该电荷泵电路，并且当该锁相环操作于该校正模式时该输出端用以输出该校正信号至该电荷泵电路。
11.一种用于控制锁相环的方法，其特征在于，该方法包括：
当该锁相环操作于校正模式时，由电荷泵电路根据校正信号生成电荷泵输出；由二阶回路滤波器接收该电荷泵输出，并根据该电荷泵输出生成第一控制信号；由可控振荡器根据该第一控制信号生成振荡信号；
根据调整信号对该振荡信号进行分频，以生成反馈信号；以及
基于参考信号与该反馈信号的比较结果修正该调整信号，
其中通过以下步骤生成该调整信号：
比较该反馈信号和该参考信号，以生成检测信号；
根据该检测信号来生成除数码信号；以及
基于该除数码信号来生成该调整信号。
12.根据权利要求11所述的方法，其特征在于，通过偏移电流源校正输出至该可控振荡器的该第一控制信号。
13.根据权利要求11所述的方法，其特征在于，该二阶回路滤波器包括串联连接的至少一电容器和一电阻器。
14.根据权利要求11所述的方法，其特征在于，该调整信号被设置为根据该可控振荡器的频率变化来调整对该振荡信号进行分频的分频因子，以及通过公式获得回路增益校正参数，其中KLG表示该回路增益校正参数，KVCO表示该可控振荡器的理想增益，KVCO′表示该可控振荡器的实际增益，ICP表示该电荷泵电路的理想电流值，ICP′表示该电荷泵电路的实际电流值，N表示理想分频因子，N’表示实际分频因子，A0表示当该锁相环操作在校正模式时该二阶回路滤波器的理想电容值，以及A0′表示当该锁相环操作在校正模式时该二阶回路滤波器的实际电容值。
15.根据权利要求11所述的方法，其特征在于，该方法还包括：
当该锁相环操作于校正模式时根据该检测信号生成第二控制信号至该可控振荡器，该可控振荡器根据该第一控制信号和该第二控制信号产生该振荡信号。
16.根据权利要求15所述的方法，其特征在于，根据该检测信号生成第二控制信号至该可控振荡器的步骤包括：
接收该检测信号并根据该检测信号生成辅助电荷泵输出；以及接收该辅助电荷泵输出并根据该辅助电荷泵输出通过一阶回路滤波器生成该第二控制信号至该可控振荡器。
17.根据权利要求15所述的方法，其特征在于，该方法还包括：
当该锁相环操作于正常操作模式时输出该检测信号至该电荷泵电路，并且当该锁相环操作于该校正模式时输出该校正信号至该电荷泵电路。
CN201510763287.8A 2014-11-14 2015-11-10 锁相环及其控制方法 Expired - Fee Related CN105610435B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462079997P 2014-11-14 2014-11-14
US62/079,997 2014-11-14
US14/919,708 US9722617B2 (en) 2014-11-14 2015-10-21 Phase locked loop and associated method for loop gain calibration
US14/919,708 2015-10-21

Publications (2)

Publication Number Publication Date
CN105610435A CN105610435A (zh) 2016-05-25
CN105610435B true CN105610435B (zh) 2018-10-02

Family

ID=55962641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510763287.8A Expired - Fee Related CN105610435B (zh) 2014-11-14 2015-11-10 锁相环及其控制方法

Country Status (2)

Country Link
US (2) US9722617B2 (zh)
CN (1) CN105610435B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722617B2 (en) * 2014-11-14 2017-08-01 Mediatek Singapore Pte. Ltd. Phase locked loop and associated method for loop gain calibration
KR102435034B1 (ko) * 2017-06-21 2022-08-23 삼성전자주식회사 디지털 위상 고정 루프 및 디지털 위상 고정 루프의 동작 방법
KR102493467B1 (ko) * 2017-08-16 2023-01-31 삼성전자 주식회사 버랙터 회로를 포함하는 발진장치 및 이의 동작 방법
JP7121610B2 (ja) * 2018-09-14 2022-08-18 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法
US10700687B1 (en) * 2018-12-27 2020-06-30 Intel Corporation Systems and methods for dynamic phase alignment of clocks
CN115940939B (zh) * 2023-01-10 2024-10-01 广州润芯信息技术有限公司 一种电荷泵的电流失配校准方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893278A (zh) * 2005-07-06 2007-01-10 络达科技股份有限公司 锁相环及锁相环操作方法
CN101572545A (zh) * 2009-06-12 2009-11-04 上海集成电路研发中心有限公司 锁相环电路及其控制方法
CN102571082A (zh) * 2012-03-22 2012-07-11 秉亮科技（苏州）有限公司 动态补偿压控振荡器中v2i管栅极漏电的锁相环
CN102868395A (zh) * 2012-10-11 2013-01-09 广州润芯信息技术有限公司 锁相环频率综合器及开环频率粗调方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382201B1 (en) 2007-03-23 2008-06-03 Mediatek Inc. Signal generating apparatus and method thereof
US8031008B2 (en) 2009-04-21 2011-10-04 Mediatek Inc. PLL with loop bandwidth calibration circuit
JP2012039551A (ja) * 2010-08-11 2012-02-23 Sony Corp Ｐｌｌ周波数シンセサイザ、無線通信装置およびｐｌｌ周波数シンセサイザの制御方法
US9490818B2 (en) * 2013-11-27 2016-11-08 Silicon Laboratories Inc. Cancellation of delta-sigma quantization noise within a fractional-N PLL with a nonlinear time-to-digital converter
TWI533614B (zh) * 2013-12-04 2016-05-11 瑞昱半導體股份有限公司 具有迴路頻寬校正功能的鎖相迴路裝置及其方法
US9722617B2 (en) * 2014-11-14 2017-08-01 Mediatek Singapore Pte. Ltd. Phase locked loop and associated method for loop gain calibration

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893278A (zh) * 2005-07-06 2007-01-10 络达科技股份有限公司 锁相环及锁相环操作方法
CN101572545A (zh) * 2009-06-12 2009-11-04 上海集成电路研发中心有限公司 锁相环电路及其控制方法
CN102571082A (zh) * 2012-03-22 2012-07-11 秉亮科技（苏州）有限公司 动态补偿压控振荡器中v2i管栅极漏电的锁相环
CN102868395A (zh) * 2012-10-11 2013-01-09 广州润芯信息技术有限公司 锁相环频率综合器及开环频率粗调方法

Also Published As

Publication number Publication date
US20160142063A1 (en) 2016-05-19
US20170179966A1 (en) 2017-06-22
US9722617B2 (en) 2017-08-01
CN105610435A (zh) 2016-05-25

Similar Documents

Publication Publication Date Title
CN105610435B (zh) 锁相环及其控制方法
KR100682279B1 (ko) 주파수 합성기의 적응 주파수 조정장치
US7579886B2 (en) Phase locked loop with adaptive phase error compensation
US7408419B2 (en) Sigma-delta fractional-N PLL with reduced frequency error
KR101544994B1 (ko) 2점 위상 변조기 및 이 장치의 변환 이득 교정 방법
US7907022B2 (en) Phase-locked loop and method for operating the same
US8427243B2 (en) Signal generating circuit and signal generating method
US8085098B2 (en) PLL circuit
US8451971B2 (en) Communication systems, clock generation circuits thereof, and method for generating clock signal
US8803573B2 (en) Serializer-deserializer clock and data recovery gain adjustment
US8405434B2 (en) System and method for calibrating output frequency in phase locked loop
US7157949B2 (en) Delay locked loop capable of preventing false lock and method thereof
US20080129353A1 (en) Phase locked loop with small size and improved performance
US9094026B2 (en) Digital phase-locked loop device with automatic frequency range selection
CN101515803B (zh) 基于充电泵的频率调变器
US20070247235A1 (en) Calibration techniques for phase-locked loop bandwidth
TWI638526B (zh) 頻率合成裝置及其方法
US6496556B1 (en) Step-down clock control and method for improving convergence for a digitally controlled self-calibrating VCO
US8686768B2 (en) Phase locked loop
EP2797235B1 (en) Phase-locked loop device with managed transition to random noise operation mode
US6950957B1 (en) Phase comparator for a phase locked loop
US7279992B2 (en) Circuit for detecting phase errors and generating control signals and PLL using the same
US7724093B2 (en) Phase locked loop with two-step control
US20110080196A1 (en) VCO Control Circuit and Method Thereof, Fast Locking PLL and Method for Fast Locking PLL
US7148758B1 (en) Integrated circuit with digitally controlled phase-locked loop

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181002

Termination date: 20191110

CF01 Termination of patent right due to non-payment of annual fee