TWI389075B - 顯示裝置及佈局像素電路之方法 - Google Patents

顯示裝置及佈局像素電路之方法 Download PDF

Info

Publication number
TWI389075B
TWI389075B TW096127309A TW96127309A TWI389075B TW I389075 B TWI389075 B TW I389075B TW 096127309 A TW096127309 A TW 096127309A TW 96127309 A TW96127309 A TW 96127309A TW I389075 B TWI389075 B TW I389075B
Authority
TW
Taiwan
Prior art keywords
pixel
circuit
transistor
pixel circuit
electro
Prior art date
Application number
TW096127309A
Other languages
English (en)
Other versions
TW200813964A (en
Inventor
Mitsuru Asano
Seiichiro Jinta
Masatsugu Tomida
Hiroshi Fujimura
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200813964A publication Critical patent/TW200813964A/zh
Application granted granted Critical
Publication of TWI389075B publication Critical patent/TWI389075B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/13—Active-matrix OLED [AMOLED] displays comprising photosensors that control luminance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

顯示裝置及佈局像素電路之方法
本發明係關於一種顯示裝置及一種佈局像素電路之方法，更特定言之，係關於一種面板型顯示裝置及一種在此一面板型顯示裝置內佈局像素電路之方法。
近來在顯示裝置領域中，面板型顯示裝置(例如，LCD(液晶顯示器)面板、EL(電致發光)顯示面板、PDP(電漿顯示面板)等)已成為主流，因其薄、輕型及高清晰度特性而取代現有CRT(陰極射線管)顯示裝置。
面板型顯示裝置中，在包括電光元件之像素電路中併入主動元件的主動矩陣顯示裝置能夠為像素電路提供高功能性，因為像素電路可由TFT(薄膜電晶體)構造而成。一般而言，具有TFT像素電路之主動矩陣顯示裝置包括分別與像素電路組合用於校正TFT特徵(例如臨界電壓Vth)之變化的校正電路。參見(例如)日本專利特許公開第2005－345722號。
不過，與像素電路組合之校正電路傾向於增加電源供應線(其係用於將電源供應電壓供應至像素電路)之數目。電源供應線之增加數目對像素之佈局面積造成一限制，其會對藉由在顯示裝置中採用更多像素來實現更高清晰度顯示能力的開發工作產生阻礙。
曾嘗試將電源供應線放置於兩個鄰接像素電路(其係相對於電源供應線對稱佈局以共享電源供應線)之間。因此減小像素電路之佈局面積以便實現更高清晰度顯示能力。參見(例如)日本專利特許公開第2005－108528號。
若組成像素電路之電晶體為N通道MOS電晶體，則一般做法係採用低濃度源極/汲極結構(例如，LDD(輕摻雜汲極)結構、DDD(雙擴散汲極)結構、或GDD(梯度摻雜汲極)結構)或偏移閘極結構來緩和汲極電場(以增加耐受電壓)及減少洩漏。參見(例如)日本專利特許公開第2000－208774號。下面將說明LDD結構之細節。不過，同樣也可分析其他結構。
採用LDD結構，N通道MOS電晶體可本質上視為等效於一具有分別連接至其源極與汲極之電阻器的電晶體。依據一範例，藉由以閘極形狀圖案化一光阻來決定LDD區域，且藉由以一源極/汲極形成光阻遮罩圖案化一光阻來決定源極/汲極區域。參見(例如)日本專利特許公開第2001－291870號。
製造具有LDD結構之電晶體時，由於藉由個別獨立程序形成LDD區域與源極/汲極區域，所以預測此等區域之長度將相互獨立變化。實際上，若LDD區域之長度變化且變得大於一規定長度，則LDD區域將具有一大於規定值之電阻值。若LDD區域之長度變得小於規定長度，則LDD區域之電阻值將小於規定值。
如附圖之圖10所示，若汲極側上之LDD區域變長(其電阻值變大)，則源極側上之LDD區域變短(其電阻值變小)。相反地，若汲極側上之LDD區域變短(其電阻值變小)，則源極側上之LDD區域變長(其電阻值變大)。
鑒於減小像素電路之佈局面積，如附圖之圖11所示，提出相對於電源供應線100對稱佈局兩個像素電路200A、200B。
為了對稱佈局兩個像素電路200A、200B，可考慮一佈局結構：配置用於驅動電光元件201A、201B之驅動電晶體(TFT)202A、202B使得汲極區域(D)之位置靠近電源供應線100而源極區域(S)之位置遠離電源供應線100，即互連汲極區域(D)與源極區域(S)之線P平行於兩個像素電路200A、200B之陣列之方向(像素列之方向)而延伸。
以上佈局結構中LDD結構與通道間之位置關係經受變化時，由於該等變化係相對於兩個驅動電晶體202A、202B沿相同方向，所以，若驅動電晶體202A之汲極側上之LDD區域變長且其源極側上之LDD區域變短，則驅動電晶體202B之汲極側上之LDD區域變短且其源極側上之LDD區域變長。
由於LDD區域因LDD結構與通道間之位置關係之變化而如此移位，所以汲極側與源極側上的LDD區域之電阻值不同。若兩個驅動電晶體202A、202B間的不同電阻值彼此相反，則驅動電晶體202A、202B之電晶體特徵(TFT特徵)經受變化。由於LDD區域之移位而造成的電晶體特徵之像素對像素變化係藉由以上校正電路無法校正的特徵變化。
儘管以上已說明具有LDD結構之電晶體之問題，不過該等問題並不限於此類具有LDD結構之電晶體，具有低濃度源極/汲極區域之所有電晶體(例如，具有DDD結構與GDD結構之電晶體)，以及具有偏移閘極結構之偏移區域的電晶體也存在該等問題。
本發明中，需要提供一種無電晶體特徵之像素對像素變化(該等變化係由於低濃度源極/汲極區域或偏移閘極結構之偏移區域之移位)且能夠顯示無品質劣化(該等劣化係由於此類像素對像素變化)之高品質影像的顯示裝置，及一種佈局像素電路以便允許此一面板型顯示裝置以顯示高品質影像的方法。
本發明中，依據本發明提供一種顯示裝置，其包括：一具有一像素電路矩陣之像素陣列，該等像素電路各具有個別用於決定一顯示亮度位準之電光元件及個別用於驅動該等電光元件之驅動電路，其中該等像素電路之鄰接兩個像素電路係彼此配對，且該等鄰接兩個像素電路之該等驅動電路各包括至少一具有一低濃度源極/汲極區域或一偏移閘極結構之一偏移區域的電晶體，該等鄰接兩個像素電路之該等電光元件與該等驅動電路係經佈局使得互連該至少一電晶體之一汲極區域與一源極區域的一線平行於該像素陣列之該等像素電路之像素行之方向而延伸。
在以上結構之顯示裝置中，若具有低濃度源極/汲極區域或偏移閘極結構之偏移區域的該電晶體係一具有(例如)LDD結構之電晶體，則該等像素電路之鄰接兩個像素電路係彼此配對，且該等兩個像素電路之對稱電路組件係經佈局使得互連該具有LDD結構之電晶體之一汲極區域與一源極區域的一線平行於該等像素電路之像素行之方向而延伸。即使汲極與源極側上之LDD區域之電阻值在該等LDD區域由於LDD結構與通道間之位置關係之變化而移位時係不同的，該等不同電阻值也會以相同方式出現在兩個像素電路之電晶體中。
明確言之，若該等像素電路中之一像素電路之電晶體之汲極側上之LDD區域變長(其電阻值變大)且其源極側上之LDD區域變短(其電阻值變小)，則另一像素電路之電晶體之汲極側上之LDD區域亦變長且其源極側上之LDD區域亦變短。相反地，若該等像素電路中之一像素電路之電晶體之汲極側上之LDD區域變短且其源極側上之LDD區域變長，則另一像素電路之電晶體之汲極側上之LDD區域亦變短且其源極側上之LDD區域亦變長。因此，可消除由於LDD區域之移位而造成的電晶體特徵之像素對像素變化。
依據本發明，鄰接兩個像素電路係彼此配對，且兩個像素電路之對稱電路組件係經佈局用以消除由於低濃度源極/汲極區域或偏移閘極結構之偏移區域之移位而造成的電晶體特徵之像素對像素變化，結果係顯示裝置能夠顯示無品質劣化(該等劣化係由於此類像素對像素變化)的高影像品質之影像。
結合附圖閱讀以下說明將會明白本發明的以上及其他特徵及優點，該等附圖藉由範例來說明本發明之較佳具體實施例。
圖1以方塊圖形式顯示依據本發明之一範例性具體實施例的一主動矩陣顯示裝置。
如圖1所示，依據該範例性具體實施例之主動矩陣顯示裝置包括：一像素陣列20，其係由一二維像素電路10(其具有用於決定顯示亮度位準之電光元件)矩陣組成；一垂直掃描電路30，其係用於選擇性掃描像素陣列20之像素電路10之像素列；及一資料寫入電路40，其係用於將資料信號(亮度資料)SIG寫入藉由垂直掃描電路30而選定之像素列之像素電路10中。
隨後將說明像素電路10之特定電路細節。基於簡潔起見，將像素陣列20顯示為具有配置於一具三個像素列與四個像素行之矩陣中的像素電路10。像素電路10之像素列各與四個掃描線21至24組合，而像素電路10之像素行各與一資料線(信號線)25及兩個電源供應線26、27(用於供應(例如)電源供應電位V1、V2)組合。
像素陣列20通常係形成於一透明絕緣基板(例如玻璃基板或類似基板)上，提供一扁平面板結構。像素陣列20之像素電路10各包括一非晶性TFT(薄膜電晶體)或一低溫多晶矽TFT。若像素電路10各包括一低溫多晶矽TFT，則垂直掃描電路30與資料寫入電路40亦以整合方式形成於像素陣列20之面板上。
垂直掃描電路30包括第一至第四垂直(V)掃描器31至34，其分別與四個掃描線21至24相關聯。第一至第四垂直掃描器31至34包括(例如)移位暫存器，且在個別時間處輸出個別第一至第四掃描脈衝VSCAN1至VSCAN4。透過掃描線21至24將第一至第四掃描脈衝VSCAN1至VSCAN4供應至像素陣列20之像素電路10之像素列。(像素電路)
圖2顯示各像素電路10之基本配置。如圖2所示，像素電路10包括一有機EL元件11(用作一用於決定顯示亮度位準、用於依據其中流經之電流改變其發光亮度位準的電光元件)、一驅動電晶體12與一寫入電晶體13(其用作用於驅動有機EL元件11之主動元件)及一校正電路14。驅動電晶體12、寫入電晶體13及校正電路14共同組成一用於驅動有機EL元件11之驅動電路。
有機EL元件11包括一連接至電源供應電位VSS(例如，接地電位GND)之陰極電極。驅動電晶體12(其可包括一N通道TFT)係連接在電源供應電位VDD(例如，正電源供應電位)與有機EL元件11之陽極電極之間。驅動電晶體12依據藉由寫入電晶體13而寫入之資料信號SIG之信號電位為有機EL元件11供應一驅動電流。
寫入電晶體13(其可包括一N通道TFT)係連接在資料線25與校正電路14之間。將從圖1所示第一垂直掃描器31所輸出之掃描脈衝VSCAN1施加至寫入電晶體13之閘極時，寫入電晶體13取樣資料信號SIG並將已取樣資料信號SIG寫入像素電路10中。校正電路14在透過兩個電源供應線26、27所供應之電源供應電位V1、V2下操作以校正驅動電晶體12之臨界電壓Vth與遷移率μ之每像素變化。
校正電路14於其下操作的電源供應電位並非必須受限於電源供應電位V1、V2，而可為(例如)電源供應電位VDD與電源供應電位VSS。
圖3顯示像素電路10之一特定配置。如圖3所示，像素電路10包括三個開關電晶體15、16、17與一電容器18，以及有機EL元件11、驅動電晶體12及寫入電晶體13。
開關電晶體15(其可包括一(例如)P通道TFT)具有一連接至電源供應電位VDD之源極，一連接至驅動電晶體12之汲極的汲極，及一閘極(從圖1所示第二垂直掃描器32所輸出之掃描脈衝VSCAN2係施加至該閘極)。開關電晶體16(其可包括一(例如)N通道TFT)具有一連接至驅動電晶體12之源極與有機EL元件11之陽極電極間之接合節點的汲極，一連接至電源供應電位Vini之源極，及一閘極(從圖1所示第三垂直掃描器33所輸出之掃描脈衝VSCAN3係施加至該閘極)。
開關電晶體17(其可包括一(例如)N通道TFT)具有一連接至電源供應電位Vofs之汲極，一連接至寫入電晶體13之汲極(驅動電晶體12之閘極)的源極，及一閘極(從圖1所示第四垂直掃描器34所輸出之掃描脈衝VSCAN4係施加至該閘極)。電晶體18之一端係連接至驅動電晶體12之閘極與寫入電晶體13之汲極間之接合節點，而另一端係連接至驅動電晶體12之源極與有機EL元件11之陽極電極間之接合節點。
開關電晶體16、17及電容器18共同組成圖3所示校正電路14，即一用於校正驅動電晶體12之臨界電壓Vth與遷移率μ之每像素變化的電路。透過兩個電源供應線26、27為校正電路14供應電源供應電位V1、V2。將電源供應電位V2(或電源供應電位V1)用作電源供應電位Vini，而將電源供應電位V1(或電源供應電位V2)用作電源供應電位Vofs。
在圖3所示特定配置中，驅動電晶體12、寫入電晶體13及開關電晶體16、17包括N通道TFT，而開關電晶體15包括P通道TFT。僅以範例方式提供驅動電晶體12、寫入電晶體13及開關電晶體15、16、17之導電率類型之組合，且此等電晶體不受限於所述導電率類型。
如上所述連接的像素電路10之組件如下操作：當寫入電晶體13呈現導電時，其取樣透過資料線25所供應之資料信號SIG之信號電壓Vsig(＝Vofs＋Vdata；Vdata>0)。藉由電容器18保持已取樣信號電壓Vsig。當開關電晶體15呈現導電時，其將一電流從電源供應電位VDD供應至驅動電晶體12。
開關電晶體15係導電的同時，驅動電晶體12將一依據電容器18所保持之信號電壓Vsig的電流值供應至有機EL元件11，藉此驅動有機EL元件11(驅動電流)。開關電晶體16、17呈現導電時，其偵測驅動有機EL元件11之前驅動電晶體12之臨界電壓Vth，並將偵測到的臨界電壓Vth保持於電容器18中以便消除臨界電壓Vth之效應。
作為確保像素電路10之正常操作之條件，將第三電源供應電位Vini設定為藉由從第四電源供應電位Vofs中減去驅動電晶體12之臨界電壓Vth而獲得的一位準。換言之，第三電源供應電位Vini、臨界電壓Vth及第四電源供應電位Vofs之位準係彼此具有Vini<Vofs－Vth之關係。此外，一表示有機EL元件11之陰極電位Vcat(其係圖3之接地電位GND)與有機EL元件11之臨界電壓Vthel之和的位準係高於藉由從第四電源供應電位Vofs中減去驅動電晶體12之臨界電壓Vth而獲得之位準。換言之，陰極電位Vcat、臨界電壓Vthel、第四電源供應電位Vofs、臨界電壓Vth及第三電源供應電位Vini之位準係彼此具有Vcat＋Vthel>Vofs－Vth(>Vini)之關係。
下面將參考圖4所示時序波形圖來說明採用二維像素電路10矩陣之形式的主動矩陣顯示裝置之電路操作。在圖4所示時序波形圖中，自時間t1至時間t9之週期表示一一場(one－field)週期。在該一場週期期間，按順序掃描像素陣列20之各像素列一次。
圖4顯示透過第一至第四掃描線21至24而施加至像素電路10之掃描脈衝VSCAN1至VSCAN4間之時序關係以及驅動第i個像素列之像素電路10時驅動電晶體12之閘極電位Vg與源極電位Vs之改變。
由於寫入電晶體13與開關電晶體16、17為N通道型，所以將第一掃描脈衝VSCAN1及第三與第四掃描脈衝VSCAN3、VSCAN4之高位準(電源供應電位VDD；下文中稱為"H位準")之狀態稱為主動狀態，而將低位準(電源供應電位VSS(GND位準)；下文中稱為"L位準")之狀態稱為非主動狀態。由於開關電晶體15為P通道型，所以將第二掃描脈衝VSCAN2之"L"位準之狀態稱為主動狀態，而將其"H"位準之狀態稱為非主動狀態。
(發光週期)
在一正常發光週期(t7至t8)中，由於從第一垂直掃描器31所輸出之第一掃描脈衝VSCAN1，從第二垂直掃描器32所輸出之第二掃描脈衝VSCAN2，及從第三與第四垂直掃描器33、34所輸出之第三與第四掃描脈衝VSCAN3、VSCAN4均具有"L"位準，所以第三與第四開關電晶體16、17係不導電(關閉)且開關電晶體15係導電(開啟)。
此時，驅動電晶體12係用作一恆定電流源，因為其係設計成在一飽和範圍內操作。因此，驅動電晶體12透過開關電晶體15將以下等式(1)所表示之恆定汲極至源極電流Ids供應至有機EL元件11。
Ids＝(1/2)．μ(W/L)Cox(Vgs－Vth)2 ………(1)其中Vth表示驅動電晶體12之臨界電壓，μ表示遷移率，W表示通道寬度，L表示通道長度，Cox表示每單位面積閘極電容，而Vgs表示閘極至源極電壓。
第二掃描脈衝VSCAN2從"L"位準變為"H"位準時，開關電晶體15呈現不導電以使有機EL元件11停止發光。像素電路10現在進入一不發光週期。
(臨界值校正準備週期)
開關電晶體15係不導電時，當從第三與第四垂直掃描器33、34所輸出之第三與第四掃描脈衝VSCAN3、VSCAN4在時間t1(t9)從"L"位準變為"H"位準時，開關電晶體16、17呈現導電。像素電路10現在進入一臨界值校正準備週期，其係用於校正(消除)驅動電晶體12之臨界電壓Vth之變化，如隨後所述。
開關電晶體16、17中之任一者可比另一者早呈現導電。開關電晶體16、17呈現導電時，透過開關電晶體17將電源供應電位Vofs施加至驅動電晶體12之閘極，且透過開關電晶體16將電源供應電位Vini施加至驅動電晶體12之源極(有機EL元件11之陽極電極)。
此時，由於位準關係Vini<Vcat＋Vthel，所以有機EL元件11係反偏壓。因此，無電流流經有機EL元件11，且不自此發光。驅動電晶體12之閘極至源極電壓Vgs具有一採用Vofs－Vini表示之值。此值滿足位準關係Vofs－Vini>Vth。
在時間t2處，從第三垂直掃描器33所輸出之第三掃描脈衝VSCAN3從"H"位準變為"L"位準，使開關電晶體16呈現不導電，藉此完成臨界值校正準備週期。
(臨界值校正週期)
此後，在時間t3處，從第二垂直掃描器32所輸出之第二掃描脈衝VSCAN2從"H"位準變為"L"位準，使開關電晶體15呈現導電。開關電晶體15呈現導電時，一電流流經自電源供應電位VDD至開關電晶體15至電容器18至開關電晶體17至電源供應電位Vofs之路徑。
此時，驅動電晶體12之閘極電位Vg保持為電源供應電位Vofs，允許電流連續流經以上路徑直到驅動電晶體12被切斷(即，其從導電狀態變為不導電狀態)。此時，驅動電晶體12之源極電位Vs隨時間從電源供應電位Vini逐漸上升。過去某一時間後驅動電晶體12之閘極至源極電壓Vgs達到驅動電晶體12之臨界電壓Vth時，驅動電晶體12被切斷。將驅動電晶體12之閘極與源極間之電位差Vth作為臨界值校正電位保持於電容器18中。此時，Vel＝Vofs－Vth<Vcat＋Vthel。
此後，在時間t4處，從第二垂直掃描器32所輸出之第二掃描脈衝VSCAN2從"L"位準變為"H"位準，且從第四垂直掃描器34所輸出之第四掃描脈衝VSCAN4從"H"位準變為"L"位準，使開關電晶體15、17呈現不導電。自時間t3至時間t4之週期係用作一用於偵測驅動電晶體12之臨界電壓Vth之週期。將偵測週期t3至t4稱為臨界值校正週期。
開關電晶體15、17在時間t4處呈現不導電時，完成臨界值校正週期。此時，若開關電晶體15比開關電晶體17早呈現不導電，則可防止驅動電晶體12之閘極電壓Vg變化。
(寫入週期)
此後，在時間t5處，從第一垂直掃描器31所輸出之第一掃描脈衝VSCAN1從"L、位準變為"H"位準，使寫入電晶體13呈現導電。像素電路10現在進入一用於寫入輸入信號電壓Vsig之週期。在此寫入週期中，藉由寫入電晶體13取樣輸入信號電壓Vsig並將其寫入電容器18中。
有機EL元件11具有一電容性組件。若採用Coled表示有機EL元件11之電容性組件之電容值，採用Cs表示電容器18之電容值，且採用Cp表示驅動電晶體12之寄生電容之電容值，則藉由以下等式(2)決定驅動電晶體12之閘極至源極電壓Vgs：Vgs＝{Coled/(Coled＋Cs＋Cp)}(Vsig－Vofs)＋Vth………(2)
一般而言，有機EL元件11之電容性組件之電容值Coled充分大於電容器18之電容值Cs及驅動電晶體12之寄生電容值Cp。因此，將驅動電晶體12之閘極至源極電壓Vgs本質上表示為(Vsig－Vofs)＋Vth。此外，由於電容器18之電容值Cs充分小於有機EL元件11之電容性組件之電容值Coled，所以將信號電壓Vsig之大部分寫入電容器18中。更精確言之，將信號電壓Vsig與驅動電晶體12之源極電位Vs(即電源供應電位Vini)之差Vsig－Vini作為一資料電壓Vdata寫入。
此時，當添加至保持於電容器18中之臨界電壓Vth時，將資料電壓Vdata(＝Vsig－Vini)保持於電容器18中。換言之，採用Vsig－Vini＋Vth表示保持於電容器18中之電壓(即，驅動電晶體12之閘極至源極電壓Vgs)。若Vini＝0 V(基於簡潔起見)，則採用Vsig＋Vth表示閘極至源極電壓Vgs。由於事先將臨界電壓Vth保持於電容器18中，所以可校正臨界電壓Vth之變化或時間相依之改變，如下所述。
明確言之，在事先將臨界電壓Vth保持於電容器18中之情況下，當藉由信號電壓Vsig驅動驅動電晶體12時，藉由保持於電容器18中之臨界電壓Vth消除驅動電晶體12之臨界電壓Vth。換言之，由於已校正臨界電壓Vth，所以，即使每像素臨界電壓Vth經受一變化或一時間相依之改變，有機EL元件11之發光亮度位準亦可保持恆定而與此一變化或時間相依之改變無關。
(遷移率校正週期)
第一掃描脈衝VSCAN1處於"H"位準時，當從第二垂直掃描器32所輸出之第二掃描脈衝VSCAN2在時間t6處從"H"位準變為"L"位準時，開關電晶體15呈現導電，藉此完成資料寫入週期。像素電路10現在進入一遷移率校正週期，其係用於校正驅動電晶體12之遷移率μ之變化。遷移率校正週期係其中第一掃描脈衝VSCAN1之主動週期("H"位準週期)與第二掃描脈衝VSCAN2之主動週期("H"位準週期)彼此重疊的一週期。
當開關電晶體15呈現導電時，開始將一電流從電源供應電位VDD供應至驅動電晶體12。因此，像素電路10從不發光週期移位為發光週期。在寫入電晶體13仍導電的一週期(即，取樣週期之一較後部分與發光週期之一較前部分彼此重疊的一週期t6至t7)期間，執行一遷移率校正以消除驅動電晶體12之汲極至源極電流Ids對遷移率μ之相依性。
在週期t6至t7(其係發光週期之用於執行遷移率校正之較前部分)中，汲極至源極電流Ids在驅動電晶體12中流動同時將驅動電晶體12之閘極電位Vg固定為信號電位Vsig。此時，若Vofs－Vth<Vthel，則有機EL元件11係反偏壓。因此，即使像素電路10處於發光週期中，有機EL元件11也不發光。
在遷移率校正週期t6至t7中，由於有機EL元件11係反偏壓，所以有機EL元件11展現簡單電容特徵(而非二極體特徵)。因此，將驅動電晶體12中流動之汲極至源極電流Ids寫入電容C(＝Cs＋Coled)(其表示電容器18之電容值Cs與有機EL元件11之電容性組件之電容值Coled之組合)中。由於將汲極至源極電流Ids寫入電容C中，所以驅動電晶體12之源極電位Vs增加。在圖4所示時序波形圖中，採用△V表示源極電位Vs之增加。
由於源極電位Vs之增加△V係用以從橫跨電容器18所保持的驅動電晶體12之閘極至源極電壓Vgs中減去(或換言之，放電儲存於電容器18中之電荷)，所以應用一負回授迴路。因此，源極電位Vs之增加△V表示負回授迴路之回授變數。此時，採用Vsig－△V＋Vth表示閘極至源極電壓Vgs。將驅動電晶體12中流動之汲極至源極電流Ids輸入至驅動電晶體12之閘極(即，透過負回授迴路以與閘極至源極電壓Vgs相反之方式供應汲極至源極電流Ids)時，可校正驅動電晶體12之遷移率μ之變化。
(發光週期)
此後，在時間t7處，從第一垂直掃描器31所輸出之第一掃描脈衝VSCAN1轉為"L"位準，使寫入電晶體13呈現不導電。完成遷移率校正週期，且像素電路10進入發光週期。因此，驅動電晶體12之閘極與資料線25斷開，不再將信號電壓Vsig施加至此。驅動電晶體12之閘極電位Vg與其源極電位Vs一起上升。在閘極電位Vg之上升期間，橫跨電容器18所保持之閘極至源極電壓Vgs保持Vsig－△V＋Vth之值。
隨著驅動電晶體12之源極電位Vs上升，有機EL元件11脫離反偏壓狀態。汲極至源極電流Ids從驅動電晶體12流入有機EL元件11時，有機EL元件11開始發光。
藉由以下等式(3)表示此時的汲極至源極電流Ids與閘極至源極電壓Vgs之關係，藉由以Vsig－△V＋Vth取代以上等式(1)中之Vgs產生等式(3)。
Ids＝kμ(Vgs－Vth)2 ＝kμ(Vsig－△V)2 ………(3)其中k＝(1/2)(W/L)Cox。
從等式(3)可看到，可消除驅動電晶體12之臨界電壓Vth之項，且從驅動電晶體12供應至有機EL元件11之汲極至源極電流Ids不取決於驅動電晶體12之臨界電壓Vth。基本上，藉由輸入信號電壓Vsig決定汲極至源極電流Ids。換言之，有機EL元件11不受驅動電晶體12之臨界電壓Vth之變化或時間相依之改變影響，且以依據輸入信號電壓Vsig之亮度位準發光。
等式(3)亦指示，藉由透過負回授迴路將汲極至源極電流Ids施加至驅動電晶體12之閘極時所形成之回授變數△V來校正輸入信號電壓Vsig。回授變數△V係用以消除等式(3)之係數部分中之遷移率μ之效應。因此，汲極至源極電流Ids本質上僅取決於輸入信號電壓Vsig。因此，有機EL元件11既不受驅動電晶體12之臨界電壓Vth之變化或時間相依之改變影響，也不受驅動電晶體12之遷移率μ之變化或時間相依之改變影響，且以依據輸入信號電壓Vsig之亮度位準發光。因此，顯示裝置能夠顯示無條紋與亮度不規則性具有均勻影像品質之影像。
最後，在時間t8處，從第二垂直掃描器32所輸出之第二掃描脈衝VSCAN2從"L"位準變為"H"位準，使開關電晶體15呈現不導電。從電源供應電位VDD至驅動電晶體12之電流供應被切斷，完成發光週期。此後，下一場在時間t9(t1)處開始重複以上臨界值校正、遷移率校正及發光之序列。
在一包括像素電路10(其包括用作電流驅動電光元件之有機EL元件11)矩陣之主動矩陣顯示裝置中，有機EL元件11之I－V特徵隨有機EL元件11之發光時間增加而改變。有機EL元件11之I－V特徵改變時，有機EL元件11之陽極電極與驅動電晶體12之源極間之接合節點處的電位亦改變。
不過，關於依據本具體實施例之主動矩陣顯示裝置，由於驅動電晶體12之閘極至源極電壓Vgs保持恆定，所以有機EL元件11中流動之電流不改變。因此，即使當有機EL元件11之I－V特徵改變時，因為一恆定汲極至源極電流Ids在有機EL元件11中連續流動，所以有機EL元件11之發光亮度位準也不改變(一用以補償有機EL元件11之特徵波動的功能)。
在寫入輸入信號電壓Vsig之前，事先將驅動電晶體12之臨界電壓Vth保持於電容器18中，以消除(校正)驅動電晶體12之臨界電壓Vth，以便藉以使一恆定汲極至源極電流Ids(其不受臨界電壓Vth之每像素變化或時間相依之改變影響)流入有機EL元件11中。因此，顯示裝置能夠顯示高影像品質之影像(一用以補償驅動電晶體12之臨界電壓Vth之變化的功能)。
在遷移率校正週期t6至t7中，透過負回授迴路將汲極至源極電流Ids施加至驅動電晶體12之閘極，以採用回授變數△V校正輸入信號電壓Vsig。因此可消除驅動電晶體12之汲極至源極電流Ids對遷移率μ之相依性，且僅取決於輸入信號電壓Vsig之汲極至源極電流Ids流入有機EL元件11中。因此，顯示裝置能夠顯示無條紋與亮度不規則性(其係由驅動電晶體12之遷移率μ之每像素變化或時間相依之改變造成)(一用以補償驅動電晶體12之遷移率μ之每像素變化或時間相依之改變的功能)具有均勻影像品質之影像。
(像素電路之佈局)
下面將說明依據本發明之像素電路10之佈局。
(具體實施例1)
依據具體實施例1，一彩色顯示裝置自像素電路10(其係配置於一條紋狀陣列中)之有機EL元件11(其中該等用於產生不同色彩之有機EL元件11係配置於個別條紋中)以R(紅)、G(綠)、B(藍)之方式發光。
如圖1所示，掃描線21至24沿著像素電路10之像素列延伸，而資料線25沿著像素電路10之像素行延伸。用於供應電源供應電位VDD之電源供應線(未顯示)以及用於供應電源供應電位V1、V2之電源供應線26、27沿著像素電路10之像素行延伸。
如圖1所示，像素陣列20在各像素列中包括複數個由兩個水平鄰接像素電路10組成之像素電路10對，且兩個資料線25係與各對中之兩個像素電路10相關聯且係置放於該像素電路10對之個別相反側上。例如，第一行中之像素電路10(1,1)與第二行中之像素電路10(1,2)在第一像素列中配對。與第一行相關聯之資料線25－1係置放於該像素電路10(1,1)、10(1,2)對之一側上，而與第二行相關聯之資料線25－2係置放於該像素電路10(1,1)、10(1,2)對之另一側上。由於此等資料線25－1、25－2(參見圖5)係置放於像素電路10(1,1)、10(1,2)(其係彼此鄰接置放於像素列中)對之個別相反側上，所以相對於像素電路10(1,1)、10(1,2)間之中間線O水平對稱佈局像素電路10(1,1)、10(1,2)之有機EL元件11、驅動電晶體12、寫入電晶體13及校正電路14。
因此，如圖6所示，像素陣列20(其係三列與四行之條紋狀陣列)中之像素電路10在各兩個鄰接像素行之單元(對)中之形狀係水平對稱。圖6中，為了更容易理解對稱組態，採用字母"F"或其反轉形狀表示各像素電路10之形狀。
像素電路10之"水平對稱"佈局不僅涵蓋完全水平對稱佈局，而且涵蓋經修改水平對稱佈局(如下所述)。
像素電路10可依據其自有機EL元件11發射之色彩(R、G、B)而具有不同像素常數，且電晶體12至17及電容器18(參見圖3)可由於此類不同像素常數而具有不同大小。因此，像素電路10之由電晶體12至17及電容器18之大小所決定的佈局可能不為完全水平對稱佈局。此外，用於將電源供應電位V1、V2供應至像素電路10之電源供應線26、27(參見圖1)以及與電源供應線26、27相關聯之接觸孔可能不具有完全水平對稱圖案，因為電源供應電位V1、V2係供應至不同電路。此等經修改水平對稱佈局應解釋成為水平對稱佈局所涵蓋。
關於配對像素電路10(1,1)、10(1,2)之水平對稱佈局，一用於供應電源供應電位VDD之電源供應線28可置放於一奇數像素電路與一偶數像素電路間之中間線O上以便為像素電路10(1,1)、10(1,2)所共享。配對像素電路10(1,1)、10(1,2)之佈局因此保持對稱，且使得像素電路10之佈局面積小於以與個別像素行相關聯之方式提供電源供應線28之情況下的佈局面積。
關於每一個像素電路10之驅動電晶體12、寫入電晶體13及開關電晶體15至17之佈局，下面將說明(例如)驅動電晶體12(其係用於為有機EL元件11供應一依據輸入信號電壓Vsig之電流以致能有機EL元件11發光)之佈局。
由於驅動電晶體12包括一N通道MOS電晶體，所以驅動電晶體12一般具有一LDD結構(基於緩和汲極電場以增加耐受電壓，以及減少洩漏之目的)。藉由採用下述佈局結構來佈局具有LDD結構之驅動電晶體12。
如圖7所示，為佈局驅動電晶體12，形成驅動電晶體12使得互連其汲極區域(D)與源極區域(S)之線P平行於像素陣列20之像素行之方向Y而延伸。驅動電晶體12之汲極區域(D)係電連接至用於供應電源供應電位VDD之電源供應線28，其為驅動電晶體12所共享且沿著兩個鄰接像素行(兩個鄰接像素電路10(1,1)、10(1,2))間之像素行方向Y延伸。驅動電晶體12之源極區域(S)係電連接至有機EL元件11之個別陽極電極。
如上所述，將相同像素列中之兩個像素電路10(1,1)、10(1,2)配對，且相對於兩個像素電路間之電源供應線28對稱佈局電路組件以便互連具有LDD結構之電晶體(例如驅動電晶體12)之汲極區域(D)與源極區域(S)之線P平行於像素行之方向Y而延伸。此佈局提供以下優點：即使汲極與源極側上之LDD區域之電阻值在該等LDD區域由於LDD結構與通道間之位置關係之變化而移位時係不同的(如圖10所示)，該等不同電阻值會以相同方式出現在兩個像素電路10(1,1)、10(1,2)之驅動電晶體12中。
明確言之，若像素電路10(1,1)之驅動電晶體12之汲極側上之LDD區域變長(其電阻值變大)且其源極側上之LDD區域變短(其電阻值變小)，則另一像素電路10(1,2)之驅動電晶體12之汲極側上之LDD區域亦變長且其源極側上之LDD區域亦變短。
相反地，若像素電路10(1,1)之驅動電晶體12之汲極側上之LDD區域變短且其源極側上之LDD區域變長，則另一像素電路10(1,2)之驅動電晶體12之汲極側上之LDD區域亦變短且其源極側上之LDD區域亦變長。因此，可消除由於LDD區域之移位而造成的驅動電晶體12之特徵之像素對像素變化，結果係顯示裝置能夠顯示無品質劣化(該等劣化係由於此類像素對像素變化)的高影像品質之影像。
在具體實施例1中，驅動電晶體12係經佈局使得互連其汲極區域(D)與源極區域(S)之線P平行於像素陣列20之像素行之方向Y而延伸。不過，可以類似方式佈局其他具有LDD結構之N通道電晶體，例如電晶體13、16、17(參見圖3)。
由於驅動電晶體12係用於將一依據輸入信號電壓Vsig之電流供應至有機EL元件11以致能有機EL元件11發光的一類比電晶體，所以驅動電晶體12之特徵變化對有機EL元件11之發光亮度位準有很大影響。因此，驅動電晶體12之以上佈局可有效防止由於驅動電晶體12之特徵變化而造成的影像品質劣化，進而大大促成高品質影像之顯示。
(具體實施例2)
依據具體實施例2，一彩色顯示裝置自像素電路10(其係配置於一角接式陣列中)之有機EL元件11(其中該等用於產生不同色彩之有機EL元件11係以三角形形狀加以配置，鄰接像素列係位移1/2像素間距)以R(紅)、G(綠)、B(藍)之方式發光。
依據圖8所示像素電路10之角接式陣列，沿相反方向佈局兩個鄰接像素列(即上部與下部像素列)中之像素電路。圖8中，為了更容易理解佈局，採用字母"F"或其反轉形狀表示各像素電路10之形狀。
在兩個鄰接像素列(即上部與下部像素列)中，兩個傾斜鄰接像素電路(明確言之，R像素電路與B像素電路，或G像素電路與R像素電路，或B像素電路與G像素電路)係彼此配對。例如，第一行及第一列中之像素電路10(1,1)與第一行及第二列中之像素電路(1,2)係彼此配對，且，如圖9所示，像素電路10(1,1)與像素電路(1,2)共享一用於供應電源供應電位VDD之電源供應線28。如同條紋狀陣列，使得像素電路10之佈局面積小於以與個別像素行相關聯之方式提供電源供應線28之情況下的佈局面積。
為在角接式陣列中佈局驅動電晶體12，如同條紋狀陣列，形成驅動電晶體12使得互連其汲極區域(D)與源極區域(S)之線P平行於像素陣列20之像素行之方向Y而延伸(參見圖7)。
如上所述，將兩個鄰接像素列(即上部與下部像素列)中之兩個傾斜鄰接像素電路10(1,1)、10(2,2)配對，且相對於兩個像素電路間之電源供應線28對稱佈局電路組件以便互連具有LDD結構之電晶體(例如驅動電晶體12)之汲極區域(D)與源極區域(S)之線P平行於像素行之方向Y而延伸。如同具體實施例1，可消除由於LDD區域之移位而造成的驅動電晶體12之特徵之像素對像素變化，結果係顯示裝置能夠顯示無品質劣化(該等劣化係由於此類像素對像素變化)的高影像品質之影像。
如同具體實施例1，以上佈局不受限於驅動電晶體12。可以類似方式佈局其他具有LDD結構之N通道電晶體，例如電晶體13、16、17(參見圖3)。
在以上範例性具體實施例中，已將本發明描述為係應用於具有LDD結構之電晶體。不過，本發明不受限於具有LDD結構之電晶體，但亦可應用於具有低濃度源極/汲極區域之所有電晶體(例如具有DDD結構之電晶體及具有GDD結構之電晶體)，及具有偏移閘極結構之偏移區域之電晶體。
僅藉由範例顯示依據該範例性具體實施例之像素電路10。本發明亦可應用於一包含像素電路(各像素電路除一有機EL元件11之外還包括至少一驅動電晶體12、一寫入電晶體13及一電容器18)矩陣之顯示裝置。
已將本發明描述為係應用於包括用於顯示三原色(R、G、B)之像素電路的顯示裝置。由於本發明係關於像素電路之佈局(而非色彩配置)，所以本發明亦可應用於單色顯示裝置以及具有其他原色陣列與補色陣列(例如，黃、青、深紅及綠)之彩色顯示裝置。
在以上範例性具體實施例中，已將本發明描述為係應用於有機EL顯示裝置，其中將有機EL元件用作像素電路10中之電光元件。不過，本發明亦可應用於採用電流驅動電光元件(發光元件)(其發光亮度位準依據其中流經之電流改變)之所有顯示裝置。
雖然已使用特定術語說明本發明之較佳具體實施例，不過此類說明僅係基於解說性目的。應明白，熟習此項技術者在不背離申請專利範圍之要旨情況下可進行改變與變化。因此，該等改變與變化應理解為包含在以下申請專利範圍之精神或範疇內。
圖式中：圖1：10：像素電路(1,1)像素電路(1,2)像素電路(1,3)像素電路(1,4)像素電路(2,1)像素電路(2,2)像素電路(2,3)像素電路(2,4)像素電路(3,1)像素電路(3,2)像素電路(3,3)像素電路(3,4)20：像素陣列30：垂直掃描電路31：第一垂直掃描器32：第二垂直掃描器33：第三垂直掃描器34：第四垂直掃描器40：資料寫入電路圖2：14：校正電路圖4：一場Vel(用於EL發光之驅動電壓)時間t驅動狀態(i)準備Vth校正寫入μ校正發光準備Vth校正寫入μ校正發光準備：臨界值校正準備週期Vth校正：臨界值校正週期寫入：資料寫入週期μ校正：遷移率校正週期發光：有機EL發光圖5：14：校正電路14：校正電路14：校正電路14：校正電路圖6：像素電路(1,1)像素電路(1,2)像素電路(1,3)像素電路(1,4)像素電路(2,1)像素電路(2,2)像素電路(2,3)像素電路(2,4)像素電路(3,1)像素電路(3,2)像素電路(3,3)像素電路(3,4)圖7：像素行之方向Y圖8：像素電路(1,1)像素電路(1,2)像素電路(1,3)像素電路(1,4)像素電路(1,5)像素電路(1,6)像素電路(2,1)像素電路(2,2)像素電路(2,3)像素電路(2,4)像素電路(2,5)像素電路(2,6)像素電路(3,1)像素電路(3,2)像素電路(3,3)像素電路(3,4)像素電路(3,5)像素電路(3,6)像素電路(4,1)像素電路(4,2)像素電路(4,3)像素電路(4,4)像素電路(4,5)像素電路(4,6)圖9：14：校正電路14：校正電路圖10：LDD(電阻：小)通道LDD(電阻：大)LDD相對於通道向右移位圖11：像素列之方向X圖12：像素列之方向X
10．．．像素電路
10(1,1)．．．像素電路
10(1,2)．．．像素電路
10(2,1)．．．像素電路
10(2,2)．．．像素電路
11．．．有機EL元件
12．．．驅動電晶體
13．．．寫入電晶體
14．．．校正電路
15．．．開關電晶體
16．．．開關電晶體
17．．．開關電晶體
18．．．電容器
20．．．像素陣列
21．．．掃描線
22．．．掃描線
23．．．掃描線
24．．．掃描線
25．．．資料線(信號線)
25－1．．．資料線
25－2．．．資料線
26．．．電源供應線
27．．．電源供應線
28．．．電源供應線
30．．．垂直掃描電路
31．．．第一垂直掃描器
32．．．第二垂直掃描器
33．．．第三垂直掃描器
34．．．第四垂直掃描器
40．．．資料寫入電路
100．．．電源供應線
200A．．．像素電路
200B．．．像素電路
201A．．．電光元件
201B．．．電光元件
202A．．．驅動電晶體
202B．．．驅動電晶體
D．．．汲極區域
P．．．線
S．．．源極區域
圖1係依據本發明之一範例性具體實施例的一主動矩陣顯示裝置之方塊圖；圖2係一電路圖，其顯示一像素電路之一基本配置；圖3係一電路圖，其顯示該像素電路之一特定配置；圖4係一時序波形圖，其顯示寫入信號WS、驅動信號DS及第一與第二校正掃描信號AZ1、AZ2間之時序關係，以及一驅動電晶體之閘極電位Vg與源極電位Vs之改變；圖5係一電路圖，其顯示依據具體實施例1之條紋狀陣列中之佈局之對稱性；圖6係顯示條紋狀陣列中之像素電路佈局的圖式；圖7係顯示一佈局結構(其中互連一驅動電晶體之汲極與源極之線P平行於像素行之方向Y而延伸)的視圖；圖8係顯示角接式陣列中之像素電路佈局的圖式；圖9係一電路圖，其顯示依據具體實施例2之角接式陣列中之佈局之對稱性；圖10係顯示LDD區域相對於一通道移位時之電阻值間之關係的圖式；圖11係一電路圖，其顯示相關技術之像素電路之一配置；及圖12係顯示一佈局結構(其中互連一驅動電晶體之汲極與源極之線P平行於像素列之方向X而延伸)的視圖。
10(1,1)．．．像素電路
10(1,2)．．．像素電路
10(2,1)．．．像素電路
10(2,2)．．．像素電路
11．．．有機EL元件
12．．．驅動電晶體
13．．．寫入電晶體
14．．．校正電路
25－1．．．資料線/信號線
25－2．．．資料線/信號線
28．．．電源供應線

Claims (24)

  1. 一種顯示裝置，其包含：像素陣列，其具有配置成矩陣狀之像素電路，該像素電路包括決定顯示亮度之電光元件及驅動該等電光元件之驅動電路；該等像素陣列之鄰接兩個像素電路係彼此配對，且該等兩個像素電路之間具對稱性地佈局該電光元件及該驅動電路時，構成該等兩個像素電路之各驅動電路之具有低濃度源極/汲極區域或偏移閘極結構之偏移區域的電晶體係以如下方式形成：使得互連汲極區域與源極區域的線平行於該像素陣列之像素行之像素排列方向，該電晶體係藉由將依據輸入信號電壓的電流流至該電光元件來驅動該電光元件發光之驅動電晶體，及構成該驅動電路之至少一個電晶體。
  2. 如請求項1之顯示裝置，其中該驅動電晶體，係藉由將依據輸入信號電壓的電流流至該電光元件來驅動該電光元件發光之類比電晶體。
  3. 如請求項1之顯示裝置，其中供給電源電位至該像素電路之電源線係與像素行之像素排列方向平行地配線。
  4. 如請求項2之顯示裝置，其中供給電源電位至該像素電路之電源線係與像素行之像素排列方向平行地配線。
  5. 如請求項3之顯示裝置，其中該電源線於相鄰之像素電路間共用。
  6. 如請求項4之顯示裝置，其中該電源線於相鄰之像素電路間共用。
  7. 如請求項3至6中任一項之顯示裝置，其中該驅動電晶體之汲極區域對該電源線電性連接，該驅動電晶體之汲極區域與該電源線之間的配線對像素行之像素排列方向垂直地延伸。
  8. 如請求項3至6中任一項之顯示裝置，其中在同一像素列鄰接之像素電路彼此之各驅動電晶體之汲極區域間共用該配線。
  9. 如請求項3至6中任一項之顯示裝置，其中在同一像素列鄰接之像素電路彼此，成為以中間線為基準左右對稱之佈局形狀。
  10. 如請求項1或2之顯示裝置，其中上下鄰接之2個像素列之間，像素電路之佈局形狀成逆向。
  11. 如請求項10之顯示裝置，其中上下鄰接之2個像素列之間，像素電路位移1/2像素間距。
  12. 如請求項3至6中任一項之顯示裝置，其中該像素電路具有校正該驅動電晶體之特性之變化的校正電路。
  13. 如請求項12之顯示裝置，其中該校正電路具有連接於該驅動電晶體之閘極/源極間之電容器，於信號寫入時之該驅動電晶體之驅動之際，基於保持於該電容器之電壓校正該驅動電晶體之臨界電壓之變化。
  14. 如請求項12之顯示裝置，其中該校正電路藉由該驅動電晶體之汲極/源極間電流負回授至閘極輸入，而校正該驅 動電晶體之遷移率之變化。
  15. 一種佈局像素電路之方法，其中前述像素電路係顯示裝置中之像素電路，該顯示裝置包括像素陣列，其具有配置成矩陣狀之前述像素電路，上述像素電路包括決定顯示亮度之電光元件及驅動前述電光元件之驅動電路；該方法係於前述像素電路的佈局之際：將該等像素陣列之鄰接兩個像素電路彼此配對，該等兩個像素電路之間具對稱性地佈局前述電光元件及前述驅動電路時，將構成前述兩個像素電路之各驅動電路之具有低濃度源極/汲極區域或偏移閘極結構之偏移區域的電晶體以如下方式形成：使得互連汲極區域與源極區域的線平行於該像素陣列之像素行之像素排列方向，該電晶體係藉由將依據輸入信號電壓的電流流至該電光元件以驅動該電光元件發光之驅動電晶體，及構成該驅動電路之至少一個電晶體。
  16. 如請求項15之佈局像素電路之方法，其中該驅動電晶體係藉由將依據輸入信號電壓的電流流至該電光元件來驅動該電光元件發光之類比電晶體。
  17. 如請求項15之佈局像素電路之方法，其中供給電源電位至該像素電路之電源線係與像素行之像素排列方向平行地配線。
  18. 如請求項16之佈局像素電路之方法，其中供給電源電位至該像素電路之電源線係與像素行之像素排列方向平行 地配線。
  19. 如請求項17之佈局像素電路之方法，其中該電源線於相鄰之像素電路間共用。
  20. 如請求項18之佈局像素電路之方法，其中該電源線於相鄰之像素電路間共用。
  21. 如請求項17至20中任一項之佈局像素電路之方法，其中該驅動電晶體之汲極區域對該電源線電性連接，該驅動電晶體之汲極區域與該電源線之間的配線對像素行之像素排列方向垂直地延伸。
  22. 如請求項17至20中任一項之佈局像素電路之方法，其中在同一像素列鄰接之像素電路彼此之各驅動電晶體之汲極區域間共用該配線。
  23. 如請求項17至20中任一項之佈局像素電路之方法，其中在同一像素列鄰接之像素電路彼此，成為以中間線為基準左右對稱之佈局形狀。
  24. 如請求項15或16之佈局像素電路之方法，其中上下鄰接之2個像素列之間，像素電路之佈局形狀成逆向。
TW096127309A 2006-08-02 2007-07-26 顯示裝置及佈局像素電路之方法 TWI389075B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006210621A JP5092306B2 (ja) 2006-08-02 2006-08-02 表示装置および画素回路のレイアウト方法

Publications (2)

Publication Number Publication Date
TW200813964A TW200813964A (en) 2008-03-16
TWI389075B true TWI389075B (zh) 2013-03-11

Family

ID=39028277

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096127309A TWI389075B (zh) 2006-08-02 2007-07-26 顯示裝置及佈局像素電路之方法

Country Status (5)

Country Link
US (4) US8184224B2 (zh)
JP (1) JP5092306B2 (zh)
KR (1) KR101485456B1 (zh)
CN (1) CN100534250C (zh)
TW (1) TWI389075B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009288773A (ja) * 2008-04-30 2009-12-10 Sony Corp 表示装置
JP2010008654A (ja) * 2008-06-26 2010-01-14 Kyocera Corp 有機ｅｌ画像表示装置
JP2010039046A (ja) * 2008-08-01 2010-02-18 Samsung Electronics Co Ltd 映像信号処理装置、プログラム、および表示装置
JP5309879B2 (ja) * 2008-10-17 2013-10-09 ソニー株式会社 パネル
KR101534009B1 (ko) 2008-10-21 2015-07-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판과 그 제조 방법 및 박막 트랜지스터 표시판을 갖는 표시 장치
JP5392545B2 (ja) 2009-03-13 2014-01-22 ソニー株式会社 表示装置
JP5623107B2 (ja) 2009-04-22 2014-11-12 キヤノン株式会社 半導体装置
JP5700626B2 (ja) * 2009-09-04 2015-04-15 株式会社半導体エネルギー研究所 Ｅｌ表示装置
WO2011135988A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving method the same
JP5576862B2 (ja) * 2010-09-21 2014-08-20 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
WO2012039000A1 (ja) * 2010-09-21 2012-03-29 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
JP5551553B2 (ja) * 2010-09-29 2014-07-16 株式会社ジャパンディスプレイ 液晶表示装置
JP5793058B2 (ja) * 2011-10-28 2015-10-14 株式会社Ｊｏｌｅｄ 表示パネル、表示装置および電子機器
JP6159965B2 (ja) * 2012-07-31 2017-07-12 株式会社Ｊｏｌｅｄ 表示パネル、表示装置ならびに電子機器
KR101434366B1 (ko) * 2012-08-24 2014-08-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
KR102151751B1 (ko) * 2013-07-19 2020-10-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102066139B1 (ko) * 2013-11-21 2020-01-14 엘지디스플레이 주식회사 유기 발광 표시 패널 및 이를 포함하는 유기 발광 표시 장치
KR102139972B1 (ko) * 2013-12-31 2020-07-31 엘지디스플레이 주식회사 유기전계 발광표시소자 및 이의 제조방법
KR102350904B1 (ko) 2014-01-17 2022-01-14 삼성디스플레이 주식회사 표시 장치
US10115739B2 (en) 2014-05-07 2018-10-30 Sony Corporation Display unit and electronic apparatus
US20170352312A1 (en) * 2014-12-18 2017-12-07 Joled Inc. Display device
KR102465354B1 (ko) * 2015-11-11 2022-11-11 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 방법
CN113809137A (zh) 2016-09-21 2021-12-17 索尼半导体解决方案公司 显示装置和电子设备
WO2018207590A1 (ja) 2017-05-12 2018-11-15 ソニー株式会社 表示装置
KR102367273B1 (ko) * 2017-10-31 2022-02-23 엘지디스플레이 주식회사 유기 발광 표시 장치
CN109064907A (zh) * 2018-10-24 2018-12-21 昆山国显光电有限公司 显示面板以及显示装置
KR20200069698A (ko) * 2018-12-07 2020-06-17 엘지디스플레이 주식회사 전계발광 표시장치
CN109697953A (zh) * 2019-02-28 2019-04-30 上海天马有机发光显示技术有限公司 显示面板和显示装置
KR20210106053A (ko) * 2020-02-19 2021-08-30 삼성디스플레이 주식회사 표시 장치
WO2022009731A1 (ja) * 2020-07-10 2022-01-13 ソニーグループ株式会社 駆動回路アレイ基板、表示装置および電子機器
US11632830B2 (en) 2020-08-07 2023-04-18 Samsung Display Co., Ltd. System and method for transistor parameter estimation
CN112435622B (zh) * 2020-11-25 2023-07-28 合肥京东方卓印科技有限公司 显示基板及其驱动方法、显示装置
JP7543104B2 (ja) * 2020-11-27 2024-09-02 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置、および移動体
CN113096601B (zh) * 2021-04-07 2022-08-16 京东方科技集团股份有限公司 像素驱动电路及显示面板
CN113823641B (zh) * 2021-09-14 2024-03-29 武汉天马微电子有限公司 显示面板和显示装置
CN115377165A (zh) * 2022-08-30 2022-11-22 京东方科技集团股份有限公司 显示基板及显示装置
CN115942798A (zh) * 2022-12-16 2023-04-07 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW578130B (en) * 1997-02-17 2004-03-01 Seiko Epson Corp Display unit
US6277679B1 (en) * 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2000208774A (ja) 1999-01-18 2000-07-28 Seiko Epson Corp 薄膜トランジスタ、電気光学装置およびそれらの製造方法
US7122835B1 (en) * 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP4627822B2 (ja) * 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
JP2001076872A (ja) * 1999-06-28 2001-03-23 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
TW587239B (en) * 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6702407B2 (en) * 2000-01-31 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Color image display device, method of driving the same, and electronic equipment
JP4769997B2 (ja) 2000-04-06 2011-09-07 ソニー株式会社 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法
JP4234376B2 (ja) * 2002-08-28 2009-03-04 東芝松下ディスプレイテクノロジー株式会社 表示装置及び電子機器
JP3922374B2 (ja) * 2002-09-25 2007-05-30 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
JP4488709B2 (ja) * 2003-09-29 2010-06-23 三洋電機株式会社 有機ｅｌパネル
US8378930B2 (en) * 2004-05-28 2013-02-19 Sony Corporation Pixel circuit and display device having symmetric pixel circuits and shared voltage lines
JP4103850B2 (ja) 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置

Also Published As

Publication number Publication date
US20160329394A1 (en) 2016-11-10
TW200813964A (en) 2008-03-16
US10504980B2 (en) 2019-12-10
KR20080012158A (ko) 2008-02-11
US20130140575A1 (en) 2013-06-06
KR101485456B1 (ko) 2015-01-22
CN100534250C (zh) 2009-08-26
US8184224B2 (en) 2012-05-22
JP5092306B2 (ja) 2012-12-05
JP2008039876A (ja) 2008-02-21
US20120176421A1 (en) 2012-07-12
US8400577B2 (en) 2013-03-19
CN101119602A (zh) 2008-02-06
US20080029768A1 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
TWI389075B (zh) 顯示裝置及佈局像素電路之方法
JP5092304B2 (ja) 表示装置および画素回路のレイアウト方法
KR101891923B1 (ko) 표시 장치
TWI413066B (zh) 顯示裝置，佈局發光元件之方法及電子裝置
TWI419116B (zh) 顯示裝置，其驅動方法及電子裝置
KR101567734B1 (ko) 표시 장치 및 전자 기기
US8237690B2 (en) Display device, electro-optical element driving method and electronic equipment
KR101548750B1 (ko) 표시 장치, 표시 장치의 화소 레이아웃 방법 및 전자 기기
JP2009169071A (ja) 表示装置
KR101559366B1 (ko) 표시장치, 표시장치에 있어서의 배선의 레이아웃 방법 및 전자기기
JP2010145893A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008304690A (ja) 表示装置、表示装置の駆動方法および電子機器
US11594178B2 (en) Display device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees