TWI387062B - 有蓋晶片之晶圓級封裝 - Google Patents

有蓋晶片之晶圓級封裝 Download PDF

Info

Publication number
TWI387062B
TWI387062B TW096102489A TW96102489A TWI387062B TW I387062 B TWI387062 B TW I387062B TW 096102489 A TW096102489 A TW 096102489A TW 96102489 A TW96102489 A TW 96102489A TW I387062 B TWI387062 B TW I387062B
Authority
TW
Taiwan
Prior art keywords
wafer
cover
adhesive
cap
device wafer
Prior art date
Application number
TW096102489A
Other languages
English (en)
Other versions
TW200737431A (en
Inventor
Giles Humpston
Michael J Nystrom
Vage Oganesian
Yulia Aksenton
Osher Avsian
Robert Burtzlaff
Avi Dayan
Andrey Grinman
Felix Hazanovich
Ilya Hecht
Charles Rosenstein
David Ovrutsky
Original Assignee
Digitaloptics Corp Europe Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digitaloptics Corp Europe Ltd filed Critical Digitaloptics Corp Europe Ltd
Publication of TW200737431A publication Critical patent/TW200737431A/zh
Application granted granted Critical
Publication of TWI387062B publication Critical patent/TWI387062B/zh

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00277Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00285Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0118Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16235Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dicing (AREA)
  • Packaging Frangible Articles (AREA)

Description

有蓋晶片之晶圓級封裝 援引參考之併入申請案
本申請案主張2006年1月23日申請之第60/761,171號及2006年2月21日申請之第60/775,086號美國臨時專利申請案之申請日優先權,此兩案之揭示內容在此併入援引為本案之參考。本申請案亦主張2007年1月19日申請之美國專利申請案(申請序號未知)之申請日優先權,該案名稱為"WAFER LEVEL PACKAGING TO LIDDED CHIPS",代理人檔案編號為TESHEL 3.0-014 IV A,該案之揭示內容在此併入援引為本案之參考。以下共同擁有之美國專利申請案及美國臨時專利申請案之揭示內容亦併入援引為本案之參考:10/711,945;10/928,839;10/948,976;10/949,575;10/949,674;10/949,693;10/949,844;10/949,847;10/977,515;11/016,034;11/025,440;11/068,830;11/068,831;11/120,711;11/121,434;11/204,680;11/319,836;11/322,617;60/632,241;60/664,129及60/707,813。以下的美國專利案亦併入援引為本案參考:5,716,759;5,547,906;5,455,455;及6,777,767。
本發明係關於微電子封裝。
微電子晶片通常為薄形扁平狀本體,該本體具有面向相反且大致為平坦正及背表面及具有延伸於該兩表面之間的邊緣。晶片通常在該正表面上具有觸點,該等觸點係電性地連接至位在該晶片內部的電路。某些晶片在該正表面之全部或一部分上需要一保護元件,以下稱之為帽蓋、罩蓋或蓋體。例如,具有諸如影像感測器或發光裝置等光電裝置之晶片在其正表面上採用光主動區域,其最好藉由一帽蓋、罩蓋或蓋體來予以保護以免於受到物理及化學損害。
某些其他類型的裝置,諸如微電機或"MEMS"晶片,係包括顯微電機裝置,例如音響轉換器,諸如擴音器,其必須藉由一帽蓋來予以覆蓋。用於MENS及SAW晶片之該等帽蓋必須將晶片之該正表面與位在主動區域之該帽蓋正下方之開放的經氣體填充或真空空隙隔開,使得該帽蓋不會碰觸到該音響或機械元件。電壓控制式振盪器(VCO)有時亦需要將一帽蓋設置在該主動區域上。
最好,保護性罩蓋或帽蓋可藉由處理來增添至此等單元,該處理方式係有效率且可以針對先前的封裝製程中的靈敏性裝置來提供可靠的保護。
依照本發明之一態樣係提供一種製造複數個有蓋微電子元件之方法。依照此一實施例,一罩蓋晶圓係與一裝置晶圓組合在一起。該罩蓋晶圓接著被切割成複數個罩蓋元件以較佳地移除重疊於該裝置晶圓之一正面處之觸點且相鄰於該裝置晶圓之切割道的該罩蓋晶圓之部分。較佳地,沿該等切割道切割該裝置晶圓以提供複數個有蓋微電子元件。
依照本發明之一或多個較佳態樣,組合該罩蓋晶圓與該裝置晶圓之該步驟包括施加一黏膠至該罩蓋晶圓或該裝置晶圓之至少一者且藉由該黏膠來將該罩蓋晶圓附接至該裝置晶圓。
依照本發明之一或多個較佳態樣,施加該黏膠以重疊該裝置晶圓之該等觸點。在切割該罩蓋晶圓之後,便可移除重疊於該等觸點之該黏膠的部分。
依照本發明之一或多個較佳態樣,將該罩蓋晶圓鋸切成罩蓋元件係造成該罩蓋元件之邊緣被定向成與一相對於該罩蓋之該外表面的法線成一角度。
依照本發明之一或多個較佳態樣,組合該罩蓋晶圓與該裝置晶圓之該步驟包括將該罩蓋晶圓之一內表面支撐於該裝置晶圓之一正表面上方。
依照本發明之一或多個較佳態樣,該裝置晶圓之該等觸點可被設置在相鄰於該等切割道的觸點區域中。該裝置晶圓可進一步包括被設置在該等觸點區域之間的裝置區域,該裝置區域包含微電子裝置。將該罩蓋晶圓之該內表面支撐於該裝置晶圓之該正表面上方的步驟可進一步包括在該裝置晶圓之該正表面與該罩蓋晶圓之該內表面之間提供長形結構。例如,該長形結構包括將該等觸點區域之至少某些區域與該等裝置區域隔開之壁。
依照一特定實施例,切割該罩蓋晶圓之步驟可包括使用一具有以相對於該罩蓋晶圓之外表面的法線成一角度被定向之邊緣的刃片至少部分地穿過該罩蓋晶圓之一厚度來鋸切的第一鋸切操作,然後執行以一具有一與該法線相對準之邊緣的刃片的第二鋸切操作。此鋸切操作係藉由僅部分地穿過該罩蓋晶圓之厚度的鋸切來執行。
由於第一鋸切操作,該罩蓋元件之邊緣可與支撐壁相對準,使得第二鋸切操作係至少部分地切入至該等支撐壁。較佳地,該第二鋸切操作相對於該罩蓋晶圓係以一比該第一鋸切操作還要快很多的速率來執行。
依照本發明之一或多個較佳態樣,在沿該等切割道切割該裝置晶圓之前,一支撐板被安裝至該裝置晶圓之一背面,使得該有蓋微電子元件係包括該支撐板之被切割部分。
依照本發明之一較佳態樣,該等微電子元件之外露的邊角可藉由用以將該裝置晶圓切割成有蓋微電子元件的操作來予以修圓。例如,該等邊角係藉由至少一選自由機械研磨、雷射消融及電漿蝕刻組成之群的製程來予以修圓。
依照本發明之另一態樣,一轉臺被安裝至該等有蓋微電子元件之一者的該罩蓋元件,使得該轉臺之刻槽邊緣係與該罩蓋元件之該等角狀邊緣相配合。該罩蓋元件之角狀邊緣可用以將一由該轉臺所支撐之光學元件對準成平行於該微電子元件之一光電裝置的一主動表面。該光學元件包括一透鏡且該光電裝置包括一成像裝置。
在一特定實施例中,在該裝置晶圓之該正表面之金屬性第一特徵被結合至該罩蓋晶圓之一內表面上的金屬性第二特徵,且在結合該等第一特徵至該等第二特徵之後將該罩蓋晶圓之該內表面結合至該正表面。較佳地,在該內表面與該正表面之間密封使得該複數個有蓋微電子元件之每一者包括一凹腔。
在一特定實施例中,該等第一及第二特徵可彼此擴散結合。在一實例中,該等金屬性第一特徵包括該微電子元件之焊墊。該等金屬性第一特徵可在一垂直正交於該正表面之垂直方向上具有一第一厚度且該等金屬性第二特徵在一垂直正交於該內表面之垂直方向上具有一第二厚度。較佳地,該第一厚度係大於該第二厚度且該密封劑接觸位於該正表面上方之第一特徵的垂直外表面。
提供該密封劑之該步驟係藉由將該密封劑強迫通過在該微電子元件及該罩蓋之至少一者中的開口來執行。較佳地,在介於該正面及該內表面之間的該凹腔的周圍提供一屏障,該屏障可妨礙該密封劑進入至該凹腔中。
依照本發明另一態樣之製造複數個有蓋微電子元件之方法中,一罩蓋晶圓係與一裝置晶圓組合在一起。較佳地,形成穿過該罩蓋晶圓之一厚度的錐狀開口,該等開口之每一者係對準於外露在該裝置晶圓之一正面的一或多個觸點。較佳地,接著將該裝置晶圓沿著該等切割道來切割。該等錐狀開口係利用選自於由超音波機器加工、利用一電磁波消融、蝕刻及局部研磨所組成之群中的至少一製程來形成。在一特定實施例中,其中該等錐狀開口係藉由使用一具有一在操作時可接觸該錐狀開口之壁的錐狀工具本體的工具的超音波機器加工來形成。例如,該等錐狀開口可藉由局部研磨來形成,且該局部研磨係藉由將一研磨料經由一噴嘴來導向該罩蓋來執行。
依照本發明之另一態樣,其係提供一種用以形成複數個有蓋微電子元件的方法。較佳地,將一罩蓋晶圓與一裝置晶圓組合在一起以形成一有蓋裝置晶圓。移除重疊於該裝置晶圓之觸點區域的該罩蓋晶圓之部分,該等觸點區域包括被設置在該裝置晶圓之一正面的觸點列。接著沿切割道將該裝置晶圓切割成有蓋微電子元件,每一有蓋微電子元件各具有一罩蓋及由該罩蓋所外露出來的至少一列觸點。
在一特定實施例中,該有蓋裝置晶圓包括一被設置在該裝置晶圓之正面與該罩蓋晶圓之一內表面之間的黏膠層。該等觸點區域被設置成相鄰於該等切割道。該黏膠可接觸除了該等觸點區域以外之該裝置晶圓之部分。在一特定實施例中,該黏膠層接觸相鄰於該等切割道之該裝置晶圓之直線延伸部分。例如,該黏膠層可接觸該裝置晶圓之該等直線延伸部分且將該裝置晶圓之該等觸點區域外露出來。
在一特定實施例中,該黏膠層可覆蓋包括該等觸點之該裝置晶圓的觸點區域。在移除該罩蓋晶圓之該部分之後,便可從該等觸點移除該黏膠層的部分。可以採用化學或機械式處理來移除該黏膠層之部分。
移除該黏膠層之部分可藉由一製程來執行,例如灰化、依照光微影圖案之蝕刻及以一溶劑來溶解該黏膠。
在一特定實施例中,一第一介電層可施加至該裝置晶圓之正面且一第二介電層可附接至該罩蓋晶圓之該內表面。接著便可利用一黏膠來執行將該罩蓋晶圓組合至該裝置晶圓的操作,以將該第一介電層連結至該第二介電層。在一特定實施例中,該黏膠係一在將該第一介電層結合至該第二介電層之前被施加至該第二介電層之一外露表面的可流動黏膠。
依照本發明之一特定實施例,其係提供一有蓋微電子元件,該有蓋微電子元件包括一具有一正面及位在該正面之一光電元件的微電子元件。較佳地,一罩蓋元件連結至該微電子元件,該罩蓋元件重疊於該光電元件。較佳地,微電子元件之一背面包括界定用於與該背面接觸之一平面的第一特徵及在該背面中界定位在第一特徵下方的凹口之第二特徵。較佳地,當該背面藉由一黏膠而被安裝於另一元件之一表面時,該等凹口具有足夠的體積以容納該黏膠。
依照本發明之一特定態樣之一總成係包括該有蓋微電子元件及一具有被安裝至該微電子元件之背面的主要表面之電路板。較佳地,該黏膠係至少大致上未具有空隙。
在一特定實施例中,一介於該背面與該主要表面之間的界面係具有低熱阻抗。該微電子元件之背面可被安裝至一電路板之主要表面,其中該黏膠係至少大致上未具有空隙。
在一特定實施例中,一具有一主要表面之電路板可被安裝至該微電子元件之背面,其中該背面及該主要表面係至少大致平行。
依照本發明之另一態樣,其係提供一種用以製造複數個有蓋微電子元件的方法。依照此方法,其係提供一具有一正表面及位在該正表面上之複數個觸點的裝置晶圓。較佳地,一罩蓋晶圓之一內表面被組合至該裝置晶圓之該正表面。較佳地,該罩蓋晶圓包括一主要由延伸於該內表面及該罩蓋晶圓之一外表面之間的無機材料所構成之第一部分及包括被設置在該第一部分中之開口中的聚合物材料之第二部分。形成延伸通過該等第二部分以將相鄰於該裝置晶圓之切割道的該等觸點列外露出來的通道。之後,沿著切割道來將已組合之罩蓋晶圓及裝置晶圓切割成有蓋微電子元件。
在一特定實施例中,該鋸切之步驟造成該罩蓋元件之邊緣被定向成與一相對於該罩蓋之該外表面的法線成一角度。在一實施例中,該角度可以為例如20度。
依照本發明之一態樣,其係提供一有蓋微電子元件,該有蓋微電子元件包括一具有一正面及界定該正面之複數個周圍邊緣的微電子元件。在該正面處可提供一裝置區域。該晶片可進一步包括觸點區域,該等觸點區域包括相鄰於該等周圍邊緣之至少一邊緣的複數個外露焊墊。一罩蓋可被安裝至該微電子元件而位在該裝置區域上方,使得至少某些焊墊係外露超過該罩蓋之邊緣。一支撐板可被安裝在該微電子元件之一背面下方,該支撐板位在相鄰於該等周圍邊緣之至少一者之該背面的至少一部分的下方。
依照本發明之一或多個特定態樣,該支撐板可具有圓環形狀且該背面之下方部分係相鄰於所有的周圍邊緣。在一實施例中,該支撐板之尺寸可相等於該背面之尺寸。
依照本發明之一或多個特定態樣,該支撐板具有一至少大約相等於該微電子元件之熱膨脹係數的熱膨脹係數。
依照本發明之一或多個特定態樣,該微電子元件包括矽且該支撐板包括選自由矽、玻璃、陶瓷、矽之氮化物、鋁之氮化物、鉬及鎢所組成之群中的至少一材料。
依照本發明之一態樣,其係提供一微電子元件,該微電子元件具有一正面及界定該正面之複數個周圍邊緣。該微電子元件較佳地在該正面處包括一裝置區域。較佳地,該微電子元件亦包括一觸點區域,該觸點區域包括相鄰於該等周圍邊緣之至少一邊緣的複數個外露的觸點,且支撐壁重疊於該正面。一罩蓋可被安裝至該支撐壁而位在該微電子元件上方。較佳地,該罩蓋之一內表面正對該正面。至少某些該等觸點可外露超出於該罩蓋之邊緣。
依照本發明之一或多個特定態樣,支撐壁可藉由一黏膠而結合至微電子元件正面或罩蓋之該內表面的至少一者。在一特定實施例中,支撐壁之邊緣可外露超出於該罩蓋之邊緣。
依照本發明之一或多個特定態樣,該等支撐壁可包括凹口。該等凹口可延伸於至少一橫向方向,亦即一橫向於相對該正面之法線方向的方向。
依照本發明之一或多個特定態樣,該微電子元件包括一位在該裝置區域中之光電裝置,其中該罩蓋針對用於該光電裝置之操作的能量波長係至少部分地具有穿透性。
依照本發明之一或多個特定態樣,該罩蓋可包括複數個周圍邊緣。該等邊緣可被定向成相對該微電子元件之正面之一法線具有一角度。在一特定實施例中,該等支撐壁可重疊於介於該裝置區域及該觸點區域之間之微電子元件的一區域。在一或多個實施例中,該微電子元件包括一光電裝置及至少一第二裝置,且該等支撐壁至少部分地重疊於該至少一第二裝置。
在一特定實施例中,可提供該等支撐壁而使其其並未重疊於該光電裝置。該等支撐壁係例如可在該至少一第二裝置與該罩蓋之間傳導熱。在一或多個實施例中,該等支撐壁及該罩蓋係在(i)位在該微電子元件之第一位置處之該至少一第二裝置的一第一部分及(ii)位在該微電子元件之第二位置處之該至少一第二裝置的一第二部分之間傳導熱。
可提供該封裝的微電子元件來使得一材料係包括被設置在位於該正面之該裝置區域與該罩蓋之一內表面之間之一固體組份或一液體組份之至少一者。該材料可包括一固體組份。該固體組份可以諸如充填於該等裝置區域及該罩蓋晶圓之間的空間中。在一特定實施例中,該材料包括一液體組份且該液體組份充填介於該等裝置區域及該罩蓋晶圓之間的空間。該材料可用以控制一介於該裝置晶圓之一正表面及該罩蓋晶圓之一內表面之間的距離。該材料可諸如用以施加一應力至該罩蓋晶圓或該裝置晶圓之至少一者。替代地,或額外地,該材料係用以執行熱散佈或防止熱散佈之至少一者的功能。替代地,或額外地,該材料具有一光學屬性,該光學屬性係不同於該罩蓋晶圓之光學屬性。例如,該材料可具有一折射率,該折射率不同於該罩蓋晶圓之折射率。替代地,或額外地,該材料可具有一機械運動阻尼屬性。替代地,或額外地,該材料可增加介於該罩蓋晶圓及該裝置晶圓之介電強度。在一特定實施例中,該液體組份之至少一部分被包括在介於該等裝置區域及該罩蓋晶圓之間的液體透鏡中。例如,該液體組份之至少一部分被包括在與該等裝置區域相接觸之微液滴中,且該等裝置區域包括可操作以電性地改變該等微液滴之形狀的電溼性裝置。
在一特定實施例中,該等支撐壁包括一黏膠。較佳地,該封裝的微電子元件可包含一從介於該裝置區域及該觸點區域之間的該微電子元件之正面延伸而出的堰部,該堰部係將該黏膠與至少某些該等觸點隔離。
依照本發明之另一態樣,其係提供一種包括一微電子元件的封裝的微電子元件。較佳地,該微電子元件包括一裝置區域及一外露於該正面之觸點區域,該觸點區域包括複數個焊墊。一罩蓋連結至該微電子元件,該罩蓋重疊於該裝置區域。複數個觸點係較佳地外露於該封裝的微電子元件之頂面。該封裝的微電子元件可進一步包括複數個從該等焊墊至少部分地沿著該封裝的微電子元件之壁向上延伸至該等觸點的導電跡線。
依照本發明之一或多個特定態樣,該罩蓋可包括外露出該等焊墊之複數個開口,該等壁包括該等開口之壁且該等導電跡線係以長條帶形式沿著該等開口之該等壁延伸。較佳地,至少某些該等開口外露出複數個該等焊墊。該微電子元件可進一步包括界定該正面之複數個周圍邊緣。較佳地,至少某些該等開口係從該等周圍邊緣之一邊緣沿著該正面之一水平維度延伸至該等周圍邊緣之一相對置邊緣。
依照本發明之一或多個特定態樣,該微電子元件在一寬度向水平維度上具有一寬度且在一長度向水平維度上具有一長度。較佳地,至少某些開口從該微電子元件之該等周圍邊緣之一第一邊緣沿該微電子元件之該寬度而延伸至一第二、相對置的周圍邊緣。該微電子元件在一長度向水平維度上具有一長度。較佳地,至少某些開口從該微電子元件之該等周圍邊緣之一第一邊緣沿該微電子元件之該長度而延伸至一第二、相對置的周圍邊緣。
該罩蓋可包括一頂面及從該罩蓋之該頂面向下延伸的複數個周圍邊緣。該封裝的微電子元件進一步包含重疊於該等觸點區域之一或多個介電元件且具有一相鄰於一或多個該等周圍邊緣的內表面。較佳地,該一或多個介電元件具有與該內表面遠距隔開的至少一外表面,該至少一外表面界定該等壁之至少某些部分。觸點可以外露於該等介電元件的頂面。
該罩蓋可包括一頂面及複數個背向該罩蓋之頂面而延伸之周圍邊緣。該微電子元件之觸點區域可較佳地外露超出於該等周圍邊緣,且該等壁可藉由該罩蓋之該等邊緣所界定。
一總成可包括依照本發明上述一或多個態樣之封裝的微電子元件及一具有複數個端子的電路板。該等端子可經由該等觸點導電性地連接至該封裝的微電子元件之該等焊墊。該電路板之該等端子可被設置在該封裝的微電子元件上方。在此例中,該等觸點可經由焊線而導電性地連接至該等端子。該電路板之該等端子被設置在該封裝的微電子元件上方且該等觸點係經由可熔導電性材料團塊而導電性地連接至該等端子。該可熔導電性材料係選自例如由焊料、錫及共熔性組份所組成之群。該電路板之端子被設置在該封裝的微電子元件上方且該等觸點係經由一導電性黏膠而導電性地連接至該等端子。
依照本發明之一態樣,其係提供一種用以製造複數個有蓋微電子元件的方法。較佳地提供重疊於一罩蓋晶圓之一內表面或裝置晶圓之一正面之一者的支撐結構。較佳地,藉由包括將該支撐結構之一外露表面結合至該罩蓋晶圓之該內表面或該裝置晶圓之該正面的另一者的動作來組合該罩蓋晶圓與該裝置晶圓。接著將該罩蓋晶圓與該裝置晶圓切割成複數個有蓋微電子元件,其中每一有蓋微電子元件各包括一從該罩蓋晶圓所切割出來的罩蓋元件及一從該裝置晶圓所切割出來的微電子元件。每一微電子元件可包括一裝置區域且該支撐結構則包括封圍複數個微電子元件之該等裝置區域的複數個壁。在一特定實施例中,該等觸點被設置在相鄰於該等微電子元件之邊緣的觸點區域中。例如,該等裝置區域可被設置在該等觸點區域之間。複數個壁可將該等觸點區域與該等裝置區域隔開。在一特定實施例中,在該切割步驟之後施加一密封劑至該等罩蓋元件之邊緣且將該黏膠之表面至少部分外露出來。
該等有蓋微電子元件之一者可被安裝至一電路板。該密封劑可在該安裝步驟之後才施加,以接觸介於該有蓋微電子元件及該電路板之間之導電性互連部。在該切割步驟之前施加一密封劑以重疊介於該等罩蓋元件之邊緣之間的該裝置晶圓之至少某些該等觸點。
依照本發明之一態樣,其係提供一種用以製造複數個有蓋微電子元件的方法。提供一具有一正表面及位在該正表面上之複數個觸點的裝置晶圓。較佳地,安裝一罩蓋晶圓而使得一罩蓋晶圓之一內表面重疊於該裝置晶圓之該正表面。較佳地,該罩蓋晶圓包括一主要由延伸於該內表面及該罩蓋晶圓之一外表面之間的無機材料所構成之第一部分。第二部分包括被設置在該第一部分中之開口中的聚合物材料。可形成延伸通過該等第二部分以對準於該等觸點的孔。較佳地,沿著切割道來將已組合之罩蓋晶圓及裝置晶圓切割成有蓋微電子元件。
依照本發明之一或多個特定態樣,該罩蓋晶圓可藉由位在該裝置晶圓之一觸點區域與該晶圓之該內表面之間的黏膠而與該裝置晶圓結合在一起。該方法可進一步包含在貫開該等第二部分之該等對準區域之後移除該黏膠之部分以外露出該等觸點。在一特定實施例中,該等第二部分係部分地延伸於該第一部分之一下方主要表面下方。該等第二部分可部分地延伸於該第一部分之一下方主要表面的下方。該方法可進一步包括在介於該裝置晶圓之該正表面及該等第二部分之相對置表面之間提供一黏膠。該等第二部分沿著一法線方向從該第一部分之一下方主要表面延伸一第一距離,該第一距離係至少十倍於該黏膠之一厚度。
在一特定實施例中在該等第二部分中之該等孔係呈錐狀而使得該等孔在一從該外表面朝向該內表面之方向上變小。該等孔在一由該罩蓋晶圓之外表面所界定的平面中可具有一橢圓形的輪廓。較佳地,該等至少某些孔的每一者係與複數個該等觸點相對準。該等孔中之相鄰孔具有一小於一第二間距的第一間距,假定針對該第一部分之厚度及材料而欲在該第一部分中形成第二孔時,第二間距係形成於該等第二孔之相鄰孔。
在一特定實施例中,該第一部分包括複數個島狀部分,每一島狀部分係以該等第二部分之一者而與相鄰於其之該等島狀部分的每一者隔開。
依照本發明之一或多個特定態樣,在貫開該等第二部分之該等對準區域之後便可移除該黏膠之部分以外露出該等觸點。
在一實施例中,可提供該黏膠以重疊該裝置晶圓之一觸點區域且該方法進一步包括在貫開該等第二部分之該等對準區域之後移除該黏膠之部分以外露出該等觸點。在一實施例中,在組合該罩蓋晶圓與該裝置晶圓之前可以使用滾子將該黏膠塗覆於該等第二部分之外露表面。該無機材料係至少實質上呈透明,例如玻璃。
在一特定實施例中,該罩蓋晶圓可藉由包括以下之步驟來形成:從一第一表面於該罩蓋晶圓中形成複數個盲槽,該第一表面係選自於該內表面或該外表面中之一者。然後將該聚合物材料導入至該等盲槽中。較佳地,從除了該第一表面以外之該內及外表面中的一者縮減該罩蓋晶圓之一厚度,直到該聚合物材料被外露出來為止。在一實施例中,該黏膠之厚度係小於大約5微米。
依照本發明之一態樣,其係提供一種組合一包括一光電裝置之半導體元件與一電路板之方法。將一真空頭部與半導體元件之一正面上的光電裝置相對準。較佳地,該對準步驟係利用從該半導體元件之一正面經由一重疊於該半導體元件上之至少部分透明的罩蓋元件返回的光線來執行。接著將該有蓋半導體元件藉由該真空頭部傳送至該電路板上之一安裝位置。該罩蓋元件可包括一外露的外表面。在一特定實施例中,真空頭部嚙合該罩蓋元件之一外露的外表面且此外露的外表面重疊該光電裝置而與該光電裝置相對準。
現請參考圖1,在依照本發明之一實施例的晶圓規模製程中,一罩蓋晶圓11係經對準以重疊於一裝置晶圓10之正面。該裝置晶圓包含複數個微電子元件,諸如積體電路("IC")或微機電("MEMs")元件,此等微電子及/或MEMs元件可以單獨地或統稱為"晶片"。每一晶片佔據該裝置晶圓之一區域12,每一區域12於切割道19處附接至其他區域,該等切割道係沿著平行及垂直方向延伸橫越過該裝置晶圓之正面。
該罩蓋晶圓經組合而對準該裝置晶圓,以形成一在晶圓之正面及該罩蓋晶圓之一內表面22之間界定空腔之有蓋總成,此將在下文中進一步圖示及說明。當剛開始附接至該裝置晶圓時,該罩蓋晶圓之表面並不需要事先經圖案化。該罩蓋晶圓較佳地具有一基本上平坦的外表面24,其面向係背離該裝置晶圓10之正面。當剛開始被安裝至該裝置晶圓時,該罩蓋晶圓較佳地並未包括突出於該罩蓋晶圓之一外部(頂部)主要表面之上或從該外表面24向內朝向該晶圓之該內表面22延伸之穿孔、通道、凹槽、凹口或其他圖案化的開口。大體而言,諸如穿孔、通道等等之開口並不一定要在其組合至該裝置晶圓之前先被形成在該罩蓋晶圓中。在一特定實施例中,在該罩蓋晶圓中之某些開口係在該罩蓋晶圓與該裝置晶圓組合在一起之前便存在。在此等情況中,該等開口將額外增添至稍後形成的開口。再者,在一特定實施例中,取代地或額外地具有預先形成的開口,該罩蓋晶圓可包括對準記號以使用於該罩蓋晶圓與該裝置晶圓的對準。
圖2A係一斷面平面視圖,其中為了清楚圖解說明而顯示該晶圓元件之一小部分100。該晶圓元件100包括大量的區域12,每一區域包括一裝置區域14或主動區域及一被設置在該主動區域外側、位在該主動區域之一或多個側邊上的觸點區域16。每一裝置區域14可包括一微電子或微電機元件或特定而言之一晶片之一部分。較佳地,每一區域12係藉由諸如切割道19(圖1)之線所定界,且與一晶片之區域共同延伸。所謂的"切割道"係表示該晶圓之晶片欲藉由一後續切割製程(諸如鋸切或刻劃且折斷)而被分離成個別晶片的位置,且不論該後續製程將如何執行。圖2A中顯示該晶圓元件100之正表面。該晶圓10之每一區域12具有被設置在其觸點區域16中之外露的觸點18。在所描述之特定實施例中,該等觸點18被設置在該主動區域的全部四個側邊上,但觸點18亦可設置在該主動區域14之少於全部的側邊上。為了清楚闡述,該等區域由線19定界在介於相鄰區域的邊界處,但這些線在實務上並不會被看到。
在該製程之下一個階段中,該罩蓋晶圓11與該裝置晶圓組合在一起,使得該罩蓋晶圓重疊於該裝置晶圓10之該正表面26上。在最終裝置欲用以作為一成像或發光單元的例子中,該罩蓋晶圓11較佳地使相關波長之輻射可以穿透。例如,該罩蓋晶圓尤其可包括選自玻璃、矽、石英及/或聚合物之一或多個材料。該罩蓋晶圓之材料成份可經調適以過濾特定的光譜範圍,例如紫外線及/或紅外線波長及/或過濾或逆反射塗層可施加至該罩蓋晶圓之表面。在一特定實施例中,該罩蓋晶圓可包括玻璃纖維嵌設在一適當的透明媒介物中之篩網。或者,該罩蓋晶圓基本上可包含一光學級聚合物以降低成本。透鏡可被併入至該罩蓋晶圓中。在一聚合物的例子中,透鏡可藉由模製而形成在該罩蓋晶圓中。
該罩蓋晶圓11較佳地具有一熱膨脹係數,其大致相同於該裝置晶圓10之熱膨脹係數。視情況,該罩蓋晶圓11亦可具有一或多個額外特性或結構性特徵。例如,該罩蓋晶圓可至少部分地具有導電性以有助於提供靜電排放("ESD")保護。視情況,該罩蓋晶圓可包括至少一細孔,其用以使材料流動或擴散於該罩蓋晶圓之一外表面與該罩蓋晶圓之一內表面之間。在此一實施例中,該罩蓋晶圓11係一平坦薄片,其具有一平坦內表面22及一平坦外表面24。該罩蓋晶圓11係經組合而使得該內表面22重疊且面向該裝置晶圓10之正表面26。該裝置晶圓10亦具有一反向的背表面28。
在圖3A所示之斷面截面視圖中,該罩蓋晶圓藉由將該罩蓋晶圓支撐在高於該裝置晶圓之一所要距離處之複數個間隔元件(亦即"支撐結構"32或"墊片")而被安裝至該裝置晶圓10。該支撐結構將該罩蓋晶圓之該內表面22撐高至高於該裝置晶圓之該正表面26上方的一所要距離處。例如,支撐結構可將該罩蓋晶圓之該內表面撐高一距離,該距離較佳地介於5微米及600微米之間。較佳地,該支撐結構具有足夠的剛度以將該罩蓋晶圓之該內表面保持高於該裝置晶圓之該正表面達一預定距離。在一成像裝置的例子中,該距離較佳地為40微米。大體而言,該支撐結構亦執行一密封重疊於每一區域之該裝置區域14的體積,以例如避免受到微粒之污染,如一光電裝置的例子,例如成像裝置或發光裝置。在一特定例子中,諸如在一MEMs裝置,尤其係一表面音響波("SAW")裝置,該支撐結構可密閉式地密封此等裝置以防止潮溼及/或氧化劑進入。
該支撐結構30相對於裝置區域14之一較佳的設置及輪廓係如圖2A之虛線所示。較佳地,該等支撐結構30的每一者包括當以平面圖視之時係呈一長方形環圈61形狀之一材料的連續體積(圖2B),此環圈包圍該裝置區域以封圍介於每一晶片之該罩蓋晶圓及該裝置區域之間的體積。針對此等長方形支撐結構之另一名稱為"圖框環圈密封件",其包括一延伸在介於該裝置晶圓及罩蓋之間之長方形圖案中的密封媒介物。每一支撐結構較佳地包括四個基本的長直壁,其包括指向於一第一方向之一對平行壁32a、32c及以一角度指向於一第二方向的另一對平行壁32b、32d,該角度可以係一直角。或者,該支撐結構可具有一缺少邊角之彎弓形外觀,例如圓形或橢圓形。或者,在另一實施例中,每一支撐結構並不一定要全完封圍該裝置區域14。在此一實施例中,該支撐結構可具有例如兩壁,諸如壁32a、32c,其用以將該罩蓋晶圓支撐在該裝置區域上方。在此一實施例之一特定實例中,觸點僅被設置在相鄰於壁32a、32c之觸點區域16中。在又另一實施例中,每一支撐結構30包圍該裝置區域,但每一支撐結構30之連續續係藉由一開放空間所阻斷,以例如允許流體或空氣或存在的裝置特徵延伸於該裝置區域與周圍的觸點區域之間。
圖2C至2E係平面視圖,其中顯示依照本發明之該實施例之變化型式的長方形支撐結構。如圖2C所示,該支撐結構之內壁63被製成具有一外露的粗糙邊緣,例如具有一"鋸齒狀"外觀。該粗糙邊緣有助於避免用以將該支撐結構黏合於該晶片之一裝置區域上的黏膠的不當散佈。此外,該粗糙的鋸齒邊緣亦增加可使該支撐結構延伸於其上的水平區域,以增加該支撐結構之結構強度。亦如圖2C所示,介於該支撐結構之內部邊緣之間的邊角65係予以修圓。經修圓的邊角可用以作為陷阱,以有助於避免一被施加於該晶片之該裝置區域上的黏膠不當散佈。圖2D顯示一依照一變化型式的長方形支撐結構,其中除了被設置在該內壁以外,鋸齒邊緣67亦被設置在外壁上。當然,針對該等鋸齒邊緣之另一可行的變化型式係僅設置在該外壁67,如圖2E所示。
圖2F係一平面視圖,其中顯示一晶片12或其他微電子元件,其可以係一裝置晶圓10的一部分。如在本文中所示,一成像裝置184被設置在該晶片之正面,例如,一成像陣列,諸如一電荷耦合裝置("CCD")陣列或其他的光電設備。該晶片亦可以係一具有其他功能整合於其上之多功能晶片。此額外的電路包括與該晶片之光電設備184協合作用的電路。在一例示性實施例中,額外的電路包括行解碼器183、列解碼器185、用於調整影像品質187之電路,例如用於調整色彩平衡、亮度及資料壓縮之電路,以及功率調節電路188與用於執行類比對數位轉換之電路189("ADC電路")。藉由將此等功能整合在一單一晶片12上,一藉由該成像陣列184所捕捉的影像便可被轉換成數位形式且在以一數位影像信號方式離開該晶片之前經過處理。
設置在該晶片12上之電路可以且通常確實具有不同的功率密度。該成像陣列184通常具有一較低的功率密度。功率密度係該晶片之每一單位區域中由該晶片所消耗的平均作業功率的測量值。該成像陣列184通常係以比數位邏輯電路還低的功率密度來作業,尤其係行及列解碼器電路183、185及該影像品質調整電路187。該功率調節電路188及該ADC電路189通常係由於被包含在其中之裝置類型以及此等電路通常在一穩定作業狀態中所消耗之功率而以一更高的功率密度來作業。
組成該成像陣列之該等裝置可能對熱具敏感性而使得在該成像陣列之特定位置處的裝置輸出會依照存在於此位置的溫度而改變。因此,在比其他區域還熱的成像陣列的位置處會具有較低的光性能下降。最終,該影像之各個位置可以依照存在於該位置的溫度而變得較亮或較暗。
圖2G顯示本發明之一特定實施例,其中該等支撐壁被定位在晶片之額外電路的上方,以有助於將熱從該處轉移至封裝之罩蓋或覆蓋元件40。在圖2G之截面視圖中,在本文中所示之壁32係重疊於行解碼器電路183及影像品質調整電路187,該等壁32將熱向上傳導至該罩蓋40且朝向一位在該封裝外面的空間。如圖2H所示,該等壁及罩蓋40係有助於降低在晶片之各種不同電路之間的熱能的梯度。例如,在圖2H所示的截面視圖中,熱可從該晶片之較熱部分(例如,該功率調節電路188)經由該罩蓋40被傳導朝向該晶片之一較冷部分(例如,列解碼器電路185)。
熱被有效傳輪通過具有良好熱傳導率之封裝材料。例如,當該罩蓋元件40係由石英所構成且該等墊高壁32係由導熱性材料(例如一導熱性黏膠)所構成時,便可以提供良好的熱傳導率。當該罩蓋、墊高壁或兩者包括聚合物材料時,則在墊高壁32高於該晶片正面之高度被限制在大約50微米或以下時便可以獲得較佳的熱傳導率。
在一實施例中,該等支撐結構係由可流動的有機材料所形成,該材料被沉積及熟化於一具有正確形狀及尺寸的支撐結構中。在一實例中,一可熟化聚合物係藉由例如注射成型模製而成,以形成一包括被固持在一襯底上之可釋脫黏膠上的支撐結構薄片之總成。該支撐結構之自由表面接著便藉由一介於支撐結構之壁32之頂面或底面及各別晶圓之間的黏膠36而先附接至該罩蓋晶圓之該內表面,或者先附接至該裝置晶圓。接著便移除相對置於附接至該罩蓋晶圓或裝置晶圓之側邊之該可釋脫黏膠,例如,可剝離層,然後藉由一黏膠36來將該等支撐結構之壁32於末端處附接至該等晶圓之另一者以形成圖3A所示的結構。在一特定實施例中,該黏膠係藉由一滾子而施加至支撐結構之該等壁32的頂面或底面。
或者,可在藉由支撐結構將該罩蓋晶圓組合至該裝置晶圓之前先在該罩蓋晶圓之該內表面上形成支撐結構。例如,有機材料可包括一聚合物,諸如光敏性聚合物,其可以藉由紫外線來予以熟化("UV固化性聚合物")。或者,一光阻劑或其他可選擇性活化之聚合物可被沉積在該罩蓋晶圓且予以圖案化來形成圖3A所示的支撐結構。
各種不同的其他密封材料,諸如黏膠及其他聚合體、玻璃,尤其係低熔點玻璃及玻璃熔塊,以及可熔融的金屬材料,諸如焊料、錫及共熔複合物以及焊膏係可用以形成支撐結構,例如,一圖框式環圈密封件。或者,支撐結構可藉由模製、蝕刻、機器加工、加壓等方式來製成,且然後藉由一諸如上述所列舉之材料的密封材料來安裝在該罩蓋晶圓及裝置晶圓之間。當需要密閉性時,適當的材料包括矽或其他的半導體、金屬、液態凝膠、玻璃及陶瓷。
在另一替代性方式中,一密封媒介物可選擇性地僅沉積在欲形成該等支撐結構之位置處之該罩蓋晶圓之該內表面上,然後再將該罩蓋晶圓結合至該裝置晶圓。堅硬的墊高元件60(圖3C)可用以將該罩蓋晶圓11之該內表面與該裝置晶圓10隔開一預定距離。該等墊高元件可併入至有提供該密封材料之區域中,或者可被放置在該裝置晶圓之其他適當的位置,諸如在設置有一墊高元件62的觸點區域16中。該堅硬墊高元件60的成份係依照所使用的密封媒介物之類型來選定。例如,當該密封媒介物係焊料時,該墊高元件可包括一金屬,其可以由能以高於焊料之溫度來熔化之諸如銅的焊料所潤溼。在另一實例中,當該密封媒介物包括一未熟化聚合物時,該墊高件可包括一加硬熟化的聚合物。
圖3D-3E係斷面圖,其中顯示支撐結構之輪廓的其他實例,該支撐結構可被製造在該罩蓋晶圓71上之固定位置處。在圖3D中所示之該支撐結構69具有一倒梯形輪廓。當該罩蓋晶圓被翻面且附接至該裝置晶圓時,這些結構在接3E觸該裝置晶圓之底面73處係比在該頂面75處還要寬。圖顯示另一支撐結構77,其中該結構77在底面79處係比接觸該罩蓋晶圓之頂面81還要窄。
墊高壁可以由不同材料所製成,包括(但不以此為限)金屬、玻璃、合金、聚合物、結晶材料、電泳材料或其組合。在一實施例中,墊高壁包括一光成像聚合物,諸如焊料遮罩、聚醯亞胺、SU8或環丁烯族聚合物,諸如苯環丁烯(BCB)。在此例中,該等壁可利用微影技術形成。在一特定實施例中,墊高壁32包括一作為結構性組件之焊料遮罩材料。包括一焊料遮罩之墊高壁係具有優點的。諸如焊料篩網之聚合物材料相對於黏膠而言係具有良好的潤溼特性。一般用作為焊料之材料對於黏膠之黏滯性上較不限制。
在墊高壁32由一不會將黏膠均勻散佈於所有整個表面之材料所形成的例子中,必須要有較佳的控制來將該黏膠分佈於墊高壁32上。再者,應考量以下的參數:黏膠的黏滯性、黏膠量以及黏膠塗覆溫度。
雖然上述說明係參考具有墊高壁特徵的晶圓,然而黏膠塗佈方法及對應裝置亦可用以執行不論係粗糙或光滑元件以及除了墊高壁以外之元件的晶圓級結合。特定的結合方法,諸如擴散、共熔、黏合、陽極結合及陽極密封皆可用以執行將保護層2附接或結合至該基板。視情況,亦可以使用一促黏劑。
在本發明之一實施例中,墊高壁32係電鍍在一導電性圖案上,該導電性圖案係位在該裝置晶圓10之正表面、該罩蓋晶圓11之內表面或兩者上。在本發明之一實施例中,該導電性圖案包括一鋁層,其係藉由在微影圖案化之後以濺鍍法沉積而成。
在本發明之另一替代性實施例中,墊高壁32係蝕刻或研磨該罩蓋晶圓11本身之材料而形成。乾蝕刻(例如利用電漿)或溼蝕刻(例如利用一包括氫氧化鉀(KOH)之溶液)或深反應性離子蝕刻尤其可用於以此方式來圖案化該罩蓋晶圓11。
或者,亦可以利用微影印刷及蝕刻來移除該罩蓋晶圓11之欲形成凹腔之部分而形成該墊高壁為該罩蓋晶圓11之一整體性特徵。
在本發明之另一替代性實施例中,墊高壁32係獨立製成的。在此例中,該罩蓋晶圓11、墊高壁32及裝置晶圓10係附接在一起而產生所需要的凹腔。
在本發明之另一實施例中,墊高壁32係以一材料在原處形成於該罩蓋晶圓之該內表面上,該材料係在微影印刷製程之後仍保持黏性。在此例中,並不一定要使用一黏膠來附接墊高壁32;相反地,在此例中,墊高壁32之外露表面係可容易地附接至裝置晶圓10。
在一特定實施例中,該罩蓋晶圓11被模製為一整體單元,其具有一整體構造以包括墊高壁及用以重疊介於該等墊高壁之間之凹腔的覆蓋部分。
依照本發明之另一實施例,墊高壁32係藉由光微影式圖案化重疊一諸如該裝置晶圓、罩蓋晶圓或兩者之基板的一層光成像材料所形成。
或者,該墊高壁可藉由在一處理基板上圖案化一光成像層,然後再將該圖案化層轉印至該裝置晶圓或罩蓋晶圓之一者上。在本發明之一實施例中,該光成像材料包括環氧樹脂。
較佳地,墊高壁包括一低應力材料。光成像聚合體具有無機濾光器,其在熱變化作用下係可展現低應力及穩定性。
墊高壁32可具有各種不同的外形、圖案及材料特徵。例如:長直狀墊高壁;Z字形形態的墊高壁;以及各種不同的厚度,諸如在高度上呈錐狀、金字塔階狀且在中央處係較窄或較窄的形狀。
具有不同寬度之一墊高壁可以由一微影印刷製程或者利用多於一層之層體來形成。具有不同寬度之一墊高壁在需要一特定潤溼角度的情況中係有益的,其中使用特定角度有助於獲得需要的潤溼性。
矽或任何其他的結晶性材料可用以形成具有不同寬度之一墊高壁。在寬度之變化程度通常取決於材料類型。
利用特定的製程,例如電漿蝕刻,便可以將該墊高壁與該罩蓋晶圓之該內表面之一角度控制在介於45至90度之間。
在本發明之一實施例中,在墊高壁32係形成有開口。該等開口可用於需要流體或氣體流動之應用中。
在一特定實施例中,墊高壁32之橫向寬度21(圖3B)係介於50及大約400微米之間。墊高壁32高出於該裝置晶圓之該正表面之一例示性高度23係介於10及400微米。
以下將說明依照本發明實施例之黏膠塗佈方法及對應裝置。在本發明之一實施例中,該支撐結構之壁32(例如,"墊高壁")係從該裝置晶圓10之表面向上突出(圖3A)。此裝置晶圓被放置在一夾具168上,例如,一背面式真空夾具,且該晶圓之一面26係面向朝上,且利用一滾子163(圖3F)將黏膠施加在該墊高壁32之外露的頂面上。在一特定實施例中,該滾子包括一用以固持該滾子且同時手動地施加黏膠至墊高壁之手柄165。視情況,該滾子可包括一第二手柄166,以允許該滾子在使用時可被固持在雙手之間。利用一或兩個手柄,操作員便可將含有黏膠的滾子滾動於晶圓上之墊高壁的外露表面上,以施加具有均勻厚度之黏膠塗層至該等墊高壁。在另一變化型式中,其係藉由一外部設備來賦予該滾子163移動,該設備係可在該滾子接觸該等墊高壁的同時來轉動該滾子。此設備可用以在該滾子與該晶圓之墊高壁之間施加一經測量的下壓力或"向下力"。
所揭示之方法使黏膠可以選擇性地塗佈於高地形區域。較佳地,藉由此方法,便可以在一複合圖案上達成完整且均勻的晶圓級黏膠塗佈(諸如該墊高壁圖案)。當滾子163於墊高壁32上滾動時,一預定量的黏膠便會黏附至墊高壁32。例如,可藉由滾子163於墊高壁32上塗佈一厚度為8微米之黏膠層,且在結合及熟化之後該黏膠層仍保持2微米的厚度。較佳地,至少該墊高壁的外露表面及/或該罩蓋晶圓或裝置晶圓之相對置的結合表面係粗糙的。當該墊高壁之表面及/或該裝置晶圓或罩蓋晶圓之相對置表面為粗糙時,便可增加黏著強度。然而,當墊高壁或該晶圓或兩者之表面為粗糙時,可能需要更多的黏膠。
應注意,滾子163之寬度172應大於晶圓10之直徑173,且滾子163之直徑應遠大於介於相鄰墊高壁32之間之橫向距離39(圖3A)。在上述方法之一變化型式中,該等墊高壁32被設置在該罩蓋晶圓11或覆蓋晶圓之該內表面22上。在此例中,罩蓋晶圓11藉由夾具168而被保持在定位,且使該罩蓋晶圓之該內表面22面部朝上,且該黏膠被施加至墊高壁之外露的底面。
較佳地,用以塗佈該黏膠於墊高壁32上之滾子163的表面係由堅硬的材料製成,以防止滾子163產生凹痕、刮痕或其他的變形。為了達成將該黏膠均勻塗佈於墊高壁32上,在該滾子表面上最好不要有摺縫、摺疊或彎折。因此,使用柔軟材料製成的滾子會較麻煩,因為該滾子可以會因為掉落或其他撞擊而受損。結構上,該滾子包括一堅硬材料的蕊體,其較佳地為一金屬,例如,鋼、鋁或其他此等材料,又或者可以為陶瓷或石材。鋼比鋁更不易受到刮傷,但用於該蕊體材料上之最後塗層或層層可有助於保護該蕊體免於刮傷。此外,該滾子163較佳地具有實質重量,使得在使用期間,在該滾子163上之重力可以均勻地沿著向下方向施加壓力於該滾子及該等墊高壁之間。視情況,在以下應用場合中可以使用橡膠製成的滾子:諸如當黏膠塗佈在高壁上或不包含光學的應用。
較佳地,作為一用以塗佈黏膠於墊高壁32上之良好施佈件之滾子163應對滾子163之表面提供良好的黏膠潤溼性。在本發明之一實施例中,該滾子163之該蕊體材料係以一相對於該黏膠而具有良好潤溼特性的金屬來予以鍍覆或塗覆。例如,不論鉻或鈦或鉻鈦結合層皆相對於諸如環氧樹脂脂之包括黏膠之有機材料(較佳地依照本發明實施例所採用者)具有良好的潤溼性。針對將黏膠均勻塗佈於該滾子之外表面而言,其係需要黏膠對滾子具有良好的潤溼性。再者,鉻塗層可增進該滾子163之外表面的機械穩定性/硬度,且具有降低該滾子因為在滾子163與墊高壁32之間的接觸而受損的優點。
視情況,滾子163之特徵在於一溫度控制機構。因此,滾子163之溫度可在一預定的時間期間內受到控制。在本發明之一實施例中,滾子163在使用前先加熱。在使用期加熱滾子163係相當有益的。加熱該滾子可有助於形成均勻且快放的黏膠散佈。然而,一經加熱的滾子會造成該黏膠更快速地聚合化,且因此對黏著的品質會有不利的影響。在本發明之一實施例中,其係採用具有室溫之滾子,且使用之黏膠類型係依照該滾子之預期溫度來予以選擇。
當一均勻厚度之黏膠塗層在該滾子接觸該等墊高壁之前便先存在於滾子163上時,便可以最佳地達成在該等墊高壁上形成一均勻厚度的黏膠塗層。以下將參考圖3G之立體圖及沿圖3G之剖面線169-169'所取之截面之圖3H的截面視圖來說明用以塗佈該滾子163具有一均勻厚度的設備159。現請參考圖3H的截面視圖,該設備159包括滾子160、161及162,此三個滾子在操作使用皆會轉動。滾子160較佳地具有至少一柔軟外表面158,且較佳地具有一彈性材料之表面區域,或該滾子160可以全部由彈性材料所製成。該彈性材料較佳地包括橡膠或其他的聚合物材料。一柔軟材料較不會損傷該主要滾子163之外表面157的金屬塗層,且在該等滾子160及163之軸在操作使用並未保持完全平行的情況下可以吸收應力。再者,一橡膠製黏膠施配滾子可用以確保該等黏膠施配滾子彼此相觸抵時具有均勻的壓力。均勻壓力有助於達成黏膠的均勻散佈且避免該施加裝置需要經常校正。滾子161的功能係作為一拾取及分佈滾子,以沿著該等滾子160、161之寬度156方向來拾取及/或分佈黏膠材料。該拾取滾子161可在一沿其軸之軸向方向上移動以沿著該等滾子160及161之寬度來分佈該黏膠。或者,滾子160可沿其軸移動,或者兩滾子160及161可沿著其各別軸來移動以分佈該黏膠。較佳地,滾子161包括或基本上包含一金屬。
在本發明之一實施例中,該等黏膠施配滾子160、161之軸係剛性的,亦即,在黏膠被塗佈於該滾輪表面上時,該兩軸並不會移動。在另一方式中,該等軸係可以移動以依照黏膠的特性來配合該黏膠之厚度。
在使用時,滾子163被設置在滾子160上且藉由兩個設置在該滾子163之兩相對末端之較短且較佳地較小的滾子162來施加壓力於其上。滾輪162僅接觸將不會與該晶圓之墊高壁相接觸之滾子163的區域。滾子160載有一被轉移至該滾子163之溼黏膠材料之塗層。在滾子160上之黏膠的塗覆係較佳地藉由施配一預定的黏膠量於一拾取滾子161上且該拾取滾子接著將黏膠轉移至該滾子160來達成。該等滾子160、161在其軸上轉動以達成將該黏膠均勻塗覆在滾子160上,例如介於大約5微米及大約20微米之均勻塗覆厚度。在滾子163被設置在該設備159上時,在滾子163之末端處的兩個較小滾子有助於施加壓力至滾子163。這可將滾子163保持在一適當的位置且施加壓力於滾子163及滾子160之間,以有助於確保在滾子163上達成均勻的黏膠塗層。
視情況,該等黏膠施配滾子初始係相接觸的。傾注的黏膠會造成黏膠施配滾子彼此移離而使黏膠均勻地散佈於該等滾子的表面上。傾注的黏膠量係決定黏膠塗佈於該等黏膠施配滾子上的厚度。
較佳地,該黏膠施配滾子應具有足夠重量以確保產生一均勻黏膠塗佈,但若有施加適當的壓力,則亦可採用一重量輕的滾子。由於該黏膠施加滾子通常較重,因此需要確保其在黏膠散佈程序期間(亦即,在黏膠施加滾子與黏膠施配滾子相接觸以塗佈黏膠時)不會受損及/或刮傷。
在每一施加黏膠至主要滾子163時,便要清潔該設備159,包括滾子160、161及162以及其他相關部件。這有助於確保預定的黏膠量可均勻地施加至該滾子。在本發明之一實施例中,可以採用一促黏劑來增進黏著效力。
為了獲得黏膠均勻塗佈於滾子上,在該滾子之表面上必須保持相等的壓力。在本發明之一實施例中,該等滾子之其中一者係由橡膠所製成,因此可以產生良好的壓力平衡。再者,在該滾子係由橡膠製成的例子中,當該滾子腐蝕時,便可以藉由增加被施加至該滾子的壓力來達成黏膠之均勻散佈。
黏膠類型、黏膠黏滯性及在黏膠施加滾子上所需要的黏膠厚度皆決定該等滾子轉動的時間長度。例如,該等滾子可以轉動一段預定時間期間,諸如90秒。
本發明用以散佈該黏膠之方法及對應裝置對於轉動時間的長度並不受影響,只要可以獲得具有所要厚度之均質及/或均勻黏膠層且該黏膠在散佈程序期間不會喪失其黏合品質即可。
塗佈於該滾子上之黏膠量可以從一或多個以下參數導出:黏膠的特性、滾子之潤溼性、欲塗佈黏膠於其上之表面區域的大小、施加的類型以及應塗佈於該滾子上之黏膠層的厚度。例如,在該滾子上塗佈介於0.5毫升至3.0毫升的黏膠以獲得一塗佈於一200毫米(八吋)晶圓之墊高壁上的5微米黏膠層。針對300毫米或12吋大小的晶圓係需要一相應較大的量。
該等滾子之特徵在於其可以係不同材料,其中該材料選擇係基於黏膠特性之潤溼特性條件及表面服貼特性條件以及欲於其上施加黏膠之表面的表面特性所決定。該滾子之結構設計可包括多個外覆層,例如用以增進其機械穩定性。
或者,其可以利用拋光玻璃取代黏膠施配滾子來塗佈該黏膠,如以下說明。該黏膠被塗佈於一拋光玻璃表面,且然後在該玻璃表面上滾動該黏膠施加滾子,直到在該滾子表面上達到一均勻的黏膠塗層。
例如,利用一機器手臂將該滾子沿著至少兩方向來移動,以確保產生該黏膠之一均勻塗佈。在此例中,該平面係由變數'X'及'Y'所界定,且在該'X'及'Y'軸上執行些微的偏移。
在本發明之一實施例中,裝置晶圓10之潤溼特性係配合該黏膠類型及黏合條件。現請參考圖3J,在本發明之一實施例中,裝置晶圓10之每一微電子元件的特徵在於具有不同潤溼特性的至少兩區域。區域170之特徵在於針對墊高壁黏合具有良好的潤溼,而區域171的特徵在於具有較低的潤溼能力,使得區域71有助於保持該裝置晶圓沒有黏膠的區域。
視情況,可使用氧氣電漿作為一預先處理製程來增進欲利用上述方法予以結合之表面的潤溼性。
該黏膠施加滾子係用以藉由沿一第一方向移動該滾子而在墊高壁32上塗佈一黏膠層。視情況,該黏膠塗佈程序可以藉由沿相同方向或相反於該第一方向之方向來移動滾子而重複進行。
藉由再次於墊高壁上滾動該滾子163第二次便可以在墊高壁上塗佈一額外的黏膠層。視情況,塗佈黏膠於墊高壁上之第二程序係沿一第二、預定的方向來執行,該方向係不同於該第一預定方向。視情況,該第一及第二預定方向係大約呈垂直。
視情況,當墊高壁32產生一正方形結構時,該滾子之滾動方向係垂直且平行於墊高壁32。
為了獲得在墊高壁上之黏膠的均勻塗層,應將黏膠之黏滯性程度保持在一預定範圍內,該範圍係在混合之後的時間所定義。例如,在可使用該黏膠之前係需要半個小時之預定等待時間,在此時間之後,該黏膠之黏滯性會保持預定範圍內,以將該罩蓋晶圓結合於其上達一段額外的四分之一小時。
為了保護某些裝置,諸如光電裝置(例如成像裝置及MENs),免於與該密封媒介物或用以黏結該等墊高壁之黏膠相接觸,可以設置一護環64,其具有一無法由密封媒介物所潤溼之外露表面。例如,當該密封媒介物包括一聚合物時,便可以設置一護環64(圖3C),其在外露表面上包括一不可潤溼材料,諸如聚四氟乙烯("PTFE"),即一般習知的"Teflon"(杜邦(Dupont)公司的註冊商標)。當該密封媒介物包括一焊料時,便可在外露表面處採用一具有一不可潤溼之金屬的護環。視情況,該罩蓋晶圓在與該裝置晶圓組合前可以歷經乾燥程序,以確保不會有殘餘的溼氣,此溼氣有可能會妨礙到組合程序或者該裝置晶圓之裝置在組合後的操作。
一旦該罩蓋晶圓被組合至該裝置晶圓以形成如圖3A所示之結構時,在每一晶片之該正表面26處之該裝置區域14會受到保護以免於可能存在於該封裝外部之空間中的灰塵或其他顆粒或污染物的損害。然而,在該裝置晶圓之該正表面處仍需對焊墊18保留外部的互連部。在圖3A所示之本發明實施例中,其係執行處理以將每一晶片之觸點區域16外露出來且同時該晶片保持彼此附接於切割道19。
因此,重疊於觸點區域16之該罩蓋晶圓的部分38在此時會被移除以露出該等觸點區域。稍後,在該罩蓋晶圓之此部分38被移除之後,該裝置晶圓10將沿切割道19被切割成個別單元,每一單元包括一晶片及原始罩蓋晶圓之一部分。如圖3A進一步所示,利用一鋸條,該罩蓋晶圓此時係從外表面於對應切割道19之兩側邊上如鋸切道33所示之位置處被切開通過該內表面。圖示之該鋸切道33具有一寬度35,該寬度代表由該鋸條所產生之切口寬度。
在一實施例中,如圖4A及4B所示,該罩蓋晶圓重疊該裝置晶圓之每一晶片的部分係被切割四次,以致於留下複數個重疊該裝置晶圓之晶片的隔開之罩蓋元件40。如圖4A所示,在一垂直佈置方向,亦即沿一對應於圖示刻痕45之"北-南"方向的第一切口41(圖4A),該罩蓋晶圓在此北-南方向上沿著介於每一晶片之間之切割道的一側被切割。後續在北-南方向上執行的第二切口43(圖4B)係將該罩蓋晶圓從介於該等罩蓋元件之切割程序來切割成罩蓋元件及殘料件。同樣地,在一水平佈置方向,或對應於圖示之刻痕45之方向的"東-西"方向上,一第一東-西切口42(圖4A)係在東-西方向上沿著一東-西切割道之一側來切割該罩蓋晶圓。稍後,一第二東西切口44(圖4B)係從介於該等罩蓋元件之間之殘料件46切割重疊於每一晶片之該裝置區域的罩蓋元件。在此,該等方向北、南、東及西並非表示真實方向,而是平行於該裝置晶圓之表面的垂直正交方向。此等方向大致上係沿該裝置晶圓之一表面對準於導電特徵或其他特徵之垂直及水平方向。然而,北-南及東-西方向可包括位在或平行於由該裝置晶圓或罩蓋晶圓之主要表面所界定之平面中的任何兩個垂直正交的方向。圖4C係一示意圖,其中顯示進行如圖4A-4B所示之該鋸條切割的結果。該東-西鋸切口42、44兩者及該北-南鋸切口兩者係顯示在圖4C中。該罩蓋晶圓之殘料件46係重疊該裝置晶圓介於用於並排單元之相鄰支撐結構之間的部分。此外,該罩蓋晶圓之部分53佔據該罩蓋晶圓位在介於四條鋸切口之間的相交處之區域。在該鋸切程序期間最好針對這些特定部分提供機械式支撐。用於提供此等支撐之方法及結構將在下文中針對圖8A至8D來說明。
再者,雖然較佳地且相當普遍地針對諸如焊墊之晶片特徵以及針對覆蓋元件係被配置在正交方向上,然而這並未嚴格限制。此等元件亦可被佈置於非垂直正交方向且該鋸切口亦可以沿著此等非垂直正交方向來實施。
較佳地,如圖3A所示,且如圖3B中的放大視圖中清楚顯示,該鋸切道33至少部分地重疊於該等支撐結構,使得一藉由鋸切所產生之切口延伸通過一壁32之一邊緣37而至少部分地重疊該等支撐結構的其中一者。該等鋸切道可以部分地重疊支撐結構之該等壁或者完全地重疊該等壁。當該罩蓋晶圓包括一易碎的片狀材料(諸如一玻璃)時,該罩蓋晶圓係較佳地沿著此等重疊的鋸切道被鋸切,以減少由該鋸切程序所產生的晶片移動。具有藉由一半導體製造設備所產生之形狀之該裝置晶圓之焊墊通常具有0.5至1.5 μm(微米)的厚度。此小厚度造成該等焊墊易受到諸如破碎的斷片及在該鋸切程序期間所產生的碎屑所損傷。在部分地或完全地重疊該支撐結構之該等壁的位置處鋸切一玻璃罩蓋晶圓係會阻擋或防止玻璃斷片碰擊該等焊墊,以用於保護該等焊墊免於受到潛在的損傷。此外,在沿著該等鋸切道33之其中一者進行鋸切期間或之後,該等壁32持續支撐該罩蓋晶圓之該切口或切割部分38。
較佳地,藉由該鋸條所造成之切口係保持於一小寬度35,諸如藉由使用一具有小厚度之鋸片。當該鋸片之厚度很小時,則從該罩蓋晶圓及位在切口處之支撐結構所產生的散落材料(亦即,斷片及微粒)的量便愈小。此外,相較於厚度較大時,從該罩蓋晶圓之切割部位所移除的材料量係更小。基於此理由,相較於當鋸片較厚時,藉由一較薄鋸片之鋸切便能以更快的饋進速率來執行,因為需要移除的材料較少。當然,該鋸片必須具有適於切割製造該罩蓋晶圓之特定材料的至少一最小厚度,假定該厚度介於該罩蓋晶圓之外及內表面之間。例如,玻璃通常比矽需要一較厚的鋸片。雖然已知用於切割玻璃之最小刃片厚度,然而最好使用具有或接近此最小厚度之薄鋸片來形成如圖3A-3B所示的切口33。
在將該罩蓋晶圓鋸切成塊之後,便執行進一步的處理來將殘留在覆蓋該個別晶片之罩蓋元件之間的該罩蓋晶圓之殘料件移除。當在部分地或完全地重疊支撐結構之該等壁32的位置處執行鋸切時,該等壁在完成鋸切之後提供該等殘料件的機械性支撐。這有助於避免此等殘料件掉落在該等觸點區域16而變得更難以移除或者影響到位於其中之焊墊的接觸特性。在一較佳實施例中,一重疊於每一殘料件之外表面的黏膠48有助於在該鋸切程序期間或之後的拾取程序期間來移除殘料件。如圖3A-3B所示,一黏膠層48重疊於該罩蓋晶圓之一外表面,其係在該鋸切程序期間欲被移除之部分38上。如圖5清楚顯示,該黏膠層48係以一格狀圖案的形式來提供,其具有延伸在一北-南方向而位在該罩蓋晶圓上的第一部分50及延伸在一東-西方向的第二部分52。
如圖3B所示,該黏膠層可部分地延伸於鋸切道33中。或者,以格狀圖案延伸之黏膠層48的部分係具有比由該等鋸切道42、44(圖5)之平行邊緣及介於該等鋸切道42、44之邊緣之間的邊緣55所界定之寬度還窄的線。該黏膠層較佳地在鋸切該罩蓋晶圓之前先形成。較佳地,在該罩蓋晶圓與該裝置晶圓組合在一起之前可先在該罩蓋晶圓上提供黏膠。如圖5之平面視圖清楚顯示,該黏膠較佳地僅重疊於介於且包括平行鋸切道之間的該罩蓋晶圓之部分,以形成一重疊該罩蓋晶圓之格狀圖案。在罩蓋鋸切程序之後,便藉由一拾取裝置來接觸黏膠以將該殘料件移除並且露出該裝置晶圓之觸點區域16(圖3A-3B)。例如,在鋸切之後,該黏膠之外露表面可以藉由一滾子來接觸,或者在一較佳地垂直於該外表面24之方向上由一板片或一刷狀裝置所接觸,以造成該等殘料件選擇性地附著於此裝置。一旦該等殘料件從該裝置晶圓脫離後,其接著便可從該拾取裝置移除。
之後,切割該裝置晶圓而使得該有蓋裝置晶圓被切割成複數個個別單元,每一單元包含一或多個具有一附接之罩蓋元件的晶片。這可以例如藉由沿著切割線19(圖3A)來鋸切穿過該裝置晶圓之厚度,或者部分地切割,亦即沿著線19來刻劃該裝置晶圓之底面28且然後沿著該等刻刻劃19來折斷該裝置晶圓來完成。
圖6A顯示從上述程序所產生之此一個別單元112。如圖所示,單元112包括一晶片132,於其上裝置區域14係由罩蓋元件40所覆蓋。該罩蓋元件40係以一距該裝置區域14之預定間距而由一支撐結構之壁32所支撐,該支撐結構係較佳地藉由如上述之黏膠36而黏結至該晶片132。該晶片之焊墊18係外露超過該等壁32之邊緣以允許與其他電路元件互連,例如電路板或其他的微電子元件。該等壁之部分32p係外露超出該罩蓋元件40之邊緣140。
圖6B顯示依照圖6A所示之實施例的一變化型式之個別單元212,其中該覆蓋元件240之邊緣242係呈斜坡狀,此將在下文中針對圖16來予以詳述。
在圖6B所示的實施例中,該等壁32a之部分32p係外露超出於覆蓋元件240之邊緣242。這些部分係在依照針對圖3A-3B及4A-4B所述之實施例所執行的鋸切程序期間變成外露出來。詳言之,該等壁32之這些部分32p保持附接至位在該鋸切穿過該等晶片切割道之兩側邊上之罩蓋晶圓處之區域下方,如針對圖3A-3B所述。
圖7A提供一朝向罩蓋元件40之上表面及朝向晶片132之該正表面24觀看的單元112之俯視平面視圖。如圖所示,罩蓋元件40僅重疊於該晶片132之內部部分,該內部部分係從該等邊緣119之每一者縮進而形成。相鄰於該晶片之所有四個邊緣119的焊墊18便因此外露出來。
圖7B係一俯視平面視圖,其中顯示具有一替代性結構的個別單元114,其中該罩蓋元件144一直延伸於一晶片134的兩相對置邊緣129之間。在此例中,外露的觸點18(亦即,焊墊)之組合係僅沿著該晶片之某些其他邊緣139出現且外露。在圖示之特定實例中,該等觸點18係沿著該晶片之一特定的兩相對置邊緣139而外露且沒有觸點係沿著另兩相對置邊緣129外露出來。
單元114之製造係相同於上述,除了在成對的相鄰晶片之間形成平行切口的程序係僅針對該晶片於特定方向上對準的邊緣來執行。請詳細參考圖4A-4B,平行的鋸切,例如,切口41、43,係僅在例如北-南方向上來執行。在此例中,在東-西方向上並未執行平行切口42、44。替代地,在東-西方向上僅具有一鋸切口以在每一晶片之邊緣129處來分離該罩蓋晶圓。此外,介於相鄰晶片之間的單一東-西方向鋸切口係在形成該北-南鋸切口期間或更佳地係在將該裝置晶圓切割成個別單元之後來執行。
在鋸切操作期間,可將一網片散佈於包圍該罩蓋晶圓、裝置晶圓及相關的工具之區域上,以防止該罩蓋晶圓之較大片塊被散佈於不同的方向。在一例示性實施例中,該網片具有開口,其中該開口之最長尺寸係不大於0.5毫米。
在將該裝置晶圓切割成個別單元之前或之後,餘留之該罩蓋之材料(例如,晶片、顆粒或其他的塊片)或其他外部材料係經由一或多個清潔程序來予以移除。例如,一液體、空氣或其他氣體可用以清洗或掃除來自於先前鋸切操作所餘留的接觸該裝置區域及該等支撐結構之壁的微粒、晶片或其他外界物質。此程序係較佳地在將該裝置晶圓切割成個別單元之前便執行。或者,該程序可以在該裝置晶圓被切割之後才執行。
如上所述,依照本發明此一實施例(圖3A至4B)之程序的一個問題在於當罩蓋晶圓在重疊該等支撐結構之該等壁之部分的區域中被鋸切時保持該罩蓋晶圓之部分的充份支撐。圖8A係一俯視平面視圖,其中顯示通過圖6B之截面視圖中的線6B-6B'所取的個別單元212。
如圖8A清楚顯示,支撐結構之該等壁的部分32p係外露超出該單元之斜坡邊緣242。這些部分係在從該罩蓋晶圓將其移除之程序期間支撐該罩蓋晶圓之已鋸切或切割部分。在沒有支撐的情況下,若鋸片被允許通過該罩蓋晶圓之一未被支撐部分,則作用在該罩蓋晶圓之此部分上的應力將會造成其扭曲且彎曲,且有時會造成重疊該晶片之該罩蓋元件破碎或破裂而額外地產生有害該晶片之焊墊的不當碎屑塊。
通常,該等壁32不會延伸超出罩蓋元件之底部邊緣242太多,因為超出這些邊緣之晶片的區域通常係完全由焊墊所佔據。為了增加在切割程序期間及之後所存在之罩蓋晶圓部分的支撐,可以提供延伸部213、214至該等支撐結構之該等壁32來作為支撐之用。較佳地,該等延伸部2l3、214延伸於諸如垂直正交方向之兩方向的每一方向上,該等方向為方便起見係通常分別稱之為北-南及東-西方向,且該等延伸部係對準於當該罩蓋晶圓被切割成塊件時該可使鋸片通過於其上之該等壁的區域。當該晶片之特徵被佈置成對準正規的垂直正交方向的圖案時,如同一般的情況,該等延伸部213、214係延伸在這些垂直正交方向。圖8B係一斷面俯視平面視圖,其中顯示於其上具有四個支撐結構及其該等壁32的罩蓋晶圓之一部分。如圖所示,該等延伸部213及214延伸於兩垂直正交方向以橋接介於每一支撐結構之該等壁之間的間隙。
然而,並未限制該等方向確實對準於一實際的北-南方向或真際的東-西方向,亦未限制該等方向係彼此垂直正交的方向。例如,當該等壁之外露的部分32a對準於未垂直正交之方向時,該延伸部通常會對準於該等壁之外露的部分所延伸之方向。
圖8C係一斷面部分俯視平面視圖,其中顯示四個單元264的邊角部分,每一單元包括一以相同於上述針對圖8A所述之方式由一覆蓋元件所覆蓋的晶片。在圖8C所示的變化型式中,某些或全部的延伸部263通常未實際連結至該等壁32。相反地,該等延伸部可以係獨立的或由支撐構件261及261'予以機械式地支撐,該等支撐構件係分別延伸於北-南及東-西方向。就提供該等延伸部263而毋需使其連接至該等壁32之能力而言係可以具有進一步的變化型式。例如,焊墊可被設置在該等壁32之邊緣與該延伸部之間。在此例中,該鋸片係可以通過該焊墊,但可以避免該焊墊受損,因為當切割該罩蓋晶圓時供鋸片行進橫越之未受支撐的跨度係相當小,這是假定該延伸部263的存在係與從位在一晶片之該壁32延伸出的焊墊相對置。
應注意,可採用各種不同材料來形成支撐結構之該等壁及該延伸部。在一較佳實施例中,該等支撐結構及延伸部係同時藉由在一罩蓋晶圓上圖案化一光成像聚合物材料(諸如一焊料遮罩)的製程所形成。較佳地,該光成像聚合物係沉積在該晶圓上,且然後藉由光微影術來貫開其區域以界定該等壁及延伸部的尺寸及形狀。或者,該等支撐結構及延伸部可同時藉由一電泳程序來形成。例如,一導電性塗層可藉由濺鍍或藉由無電電鍍而形成在諸如一玻璃晶圓或聚合物之一介電質罩蓋晶圓之一表面上,尤其係透明聚合物晶圓。之後,經濺鍍或無電電鍍(或其他方式所提供)之導電性塗層係藉由光微影術予以圖案化,以界定欲由該等壁及延伸部所覆蓋的罩蓋晶圓之區域。之後,採用一電泳程序來將一聚合物沉積在由導電性塗層所佔據之區域,該導電性塗層被保持在一經控制的電位。該聚合物在厚度上增長而形成維持附接至該罩蓋晶圓之該等支撐結構之該等壁及延伸部。電泳沉積之一優點在於其可產生具有均勻厚度的壁。電泳式沉積之壁通常在均勻度上係優於藉由其他方式(例如,旋塗法)所沉積之壁。旋塗結構存在邊緣-凸緣現象,這會對厚度之均勻度產生影響。
在上述方法製程(圖8A)之一特定變化型式中,當裝置晶圓包括可以承受電泳沉積製程之晶片時,電泳沉積便可在該裝置晶圓上而非在罩蓋晶圓上形成支撐結構。
在上述方法製程之另一變化型式中,其係採用電鍍來形成金屬壁及延伸部。當濺鍍塗層及/或在此之前以無雷電鍍沉積之塗層為連續時,便可以採用此方法。初始的塗覆需要電氣連續性以在該裝置晶圓之尺寸上保持一單一電位,以執行後續的電鍍製程。
在又另一變化型式中,該罩蓋晶圓包括一諸如矽的材料。矽無法使可見光波長穿透,但可使所使用之紅外線波長穿透。因此,當晶片包括不需要對可見光波長具穿透性之裝置時,該罩蓋晶圓可以係一主要由矽所構成之晶圓。例如,紅外線發射器及/或接收器、壓力感測器及表面音響波("SAW")濾波器皆包括不需要被封裝在一可使可見光波長穿透的罩蓋中之裝置。
在此例中,支撐結構之該等壁可藉由電泳沉積在一外露於例如光阻劑圖案之間之摻矽晶圓之部分上來予以圖案化。在另一替代型式中,尤其在SAW濾波器之實例中,該矽可被電鍍以形成突出於該矽之表面的壁。在又另一實例中,一矽晶圓可藉由蝕刻來予以圖案化,以在重疊該裝置晶圓上之該等裝置區域以及觸點區域(重疊該等焊墊)的位置中形成凹腔。在一矽晶圓的例子中,在製程中之一重要步驟係在將兩晶圓結合在一起的期間將該矽晶圓對準於該裝置晶圓,且然後當該罩蓋晶圓被切割以外露出每一晶片之連結區域時便切割該裝置晶圓。在此例中,由於該罩蓋矽晶圓大致上無法使可見光波長穿透,因此可在該罩蓋晶圓之外部區域或突出區域以及在該裝置晶圓上之晶片的外露的突出部上設置對準記號。或者,在結合製程期間固持該晶圓的夾具以及在切割該罩蓋晶圓之製程期間用以固持該晶圓之夾具可設置紅外線照明及/或感測設備,以供觀察在該裝置晶圓上的對準記號,否則該等對準記號係被隱藏在該覆蓋元件的下方。以此方式,該結合及切割製程便能在具有適當對準的情況下來執行,即使當該罩蓋晶圓對於可見光波長之光線並不透明時亦然。
現請參考圖9,在一實施例中,執行該罩蓋晶圓11之鋸切且避免以從該外表面24完全貫穿至該內表面22的方式來鋸切該罩蓋晶圓。在此實施例中,該罩蓋晶圓係經鋸切而部分地貫穿其厚度至一位在該罩蓋晶圓中的預定深度處。此製程使得該罩蓋晶圓可預備藉由後續將該罩蓋晶圓切斷成包括保持附接至該裝置晶圓10之罩蓋元件40以及未附接至該裝置晶圓之未支撐件124之塊件來予以分離。兩個平行切口121、122被鋸切及刻劃在介於延伸於相鄰晶片上方之每一對相鄰壁之間,如圖9所示。因此,該部分的切口或刻劃121、122便界定出該罩蓋晶圓將被分離的位置。之後,使用一黏膠來移除未被支撐的塊件,亦即該罩蓋晶圓重疊於介於該鋸切口/刻劃121、122之間的觸點區域16之不要的殘料塊124。
在一實例中,如圖10A所示,一光敏性黏膠127,例如,可藉由紫外線("UV")熟化之黏膠,係可用以選擇性地黏附該罩蓋晶圓11之未支撐件124至一剝離層128,該剝離層係諸如一包括一聚合物(例如,聚醯亞胺)之可撓性薄片。在此例中,較佳地,在該罩蓋晶圓已被鋸切或刻劃之後,便將該UV可熟化黏膠沉積於該罩蓋晶圓上且被設置在該部分切口或刻劃121、122之間的部分係藉由通過一遮罩予以選擇性地曝光於UV而熟化。接著將該剝離層下降至包括該已熟化黏膠之該罩蓋晶圓的表面上,使得該剝離層黏附至未被支撐的料件124。然後,施加一預定的垂直力或一預定的偏移力以將該等料件124相對於該罩蓋晶圓之其他部分來水平地移動,以將該等料件從該處予以切斷。該偏移力可藉由一機械設備來施加,例如一步進馬達。
藉由在量值及方向上皆經適當控制的力,移除該剝離層便可藉由該剝離層來移除該等未支撐件124。當此操作係在該裝置晶圓位在一倒置位置使得該罩蓋晶圓位在該裝置晶圓下方的情況下來執行時,可以達成之一附加優點係在於來自於移除操作之碎屑及微粒不會掉落在該等觸點區域上。
接著便可以移除重疊於該等罩蓋元件之該沉積黏膠的未熟化部分,例如藉由沖洗。視可熟化黏膠的成份而定,該等未熟化部分可以在料件124從該罩蓋晶圓移除之前或之後來予以移除。在一特定實例中,該未熟化黏膠係在將該裝置晶圓分離成個別的晶片之後執行的後續清潔期間來予以移除。
在另一實例中,提供一額外的支撐結構131(圖10B)來將該罩蓋晶圓11支撐於該裝置晶圓10上方,且同時保留介於該等壁32及該額外的支撐結構131之間之該等觸點區域14從上方外露出來。該額外的支撐結構131係狹長形,使得其可以在稍後藉由用以將該裝置晶圓10切割成晶片之切割操作而容易地移除。當藉由在位置123處之鋸線或刻劃部分地貫穿該罩蓋晶圓或較佳地完全貫穿該罩蓋晶圓而形成一對較狹窄切口時,此結構131便可支撐該罩蓋晶圓11之一料件126。在形成此等切口之後,便可以藉由諸如上述圖示及說明之一黏膠或一剝離層來移除該料件126。在該移除步驟期間,該等支撐結構131之一部分或全部亦可連帶地予以移除。
在上述之一變化型式中,如圖11A-11D所示,一平坦的罩蓋單元320係以極類似於參考圖1-3A所述之方式利用覆蓋周圍區域、觸點318及區域邊界319的黏膠密封件330而層疊至該晶圓單元。在此一實施例中,且在上述的實施例中,密封件330可以藉由一黏膠材料薄膜所形成,該材料薄膜係預先衝孔以形成對應於該晶圓元件之主動區域的開孔。再次說明,該罩蓋元件320及晶圓元件310並不需要精確的橫向對準。
在組合該罩蓋元件320及晶圓元件310之後,一具有經控制深度之穿渠360的垂直正交陣列(圖11B)便形成在該罩蓋元件320中。該穿渠360之陣列係較佳地與各個區域之該區域邊界319及該周圍區域316相對準。該等穿渠360可以藉由遮除及蝕刻,或者更佳地藉由使用一鋸子來切割或研磨來形成。理想地,該等穿渠360將貫穿該密封件330,但並未貫穿該晶圓元件310。藉由該等穿渠360所外露的該密封材料接著便可以藉由雷射消熔、在化學溶劑中溶解或一電漿製程來移除,以留下各個區域之周圍區域316及觸點318外露出來(圖11C)。在形成該等穿渠360之後,便可沿著邊界319來切割晶圓元件310,以形成個別單元301(圖11D)。
另一種在該罩蓋晶圓被圖案化時用以保護晶片之焊墊免於受損的方法係以如上述針對圖2-3E所述的方式來形成該等支撐結構32並且在該觸點區域之焊墊上施加一犧牲塗層。該犧牲塗層係可在該罩蓋晶圓被圖案化之後且更佳地在該裝置晶圓已被切割成個別單元之後經由清潔程序來予以移除。
在上述製程之一特定實例中,該等穿渠360係藉由形成一與該裝置晶圓之該等觸點318相對準之單一較大且寬的切口來形成。這可以免除在形成該等平行切口之後用以將餘留之該罩蓋晶圓之切口部分剝除所需要的額外處理。然而,利用一鋸條所產生的單一切口係會產生更多需要移除的材料。用於此用途的鋸條可包括將一流體傳遞至鋸切部位以移除碎屑以及冷卻該刃片及/或被切割的物體。當該切口特別寬時,材料移除的速率會減緩,這會傾向於減緩鋸條的饋進速率。可增添一表面活化劑至一用以移除該材料或冷卻該刃片的液體中,以降低其表面張力及增進該液體在鋸切操作期間清潔晶圓的能力。
圖11E顯示一較佳的配置,其中一液體或其他流體被導引通過一噴嘴340,該噴嘴係在一鋸片342前面而位在該罩蓋晶圓11將被切割的位置處。從該噴嘴噴出之該噴流344之中心係較佳地位在該鋸片之前導邊緣346前面零至兩毫米處,使得在鋸片切割通過該罩蓋晶圓11時,該邊緣346被定位在該流體流中。較佳地,噴嘴340產生一高度集中的流體流,當該流體流離開該噴嘴時,其係以一較小的角度散佈出來。該噴嘴340係呈彎角,且較佳地呈一介於30及45度之間的角度348,以沿著一朝向該前導邊緣346之方向來噴射液體。所使用之該特定角度係基於該噴嘴與該鋸片之間的距離以及該流體流之特性來選擇。
當該刃片切口通過該罩蓋晶圓時,在經過一段時間之後,該刃片之前導邊緣346會磨損,造成其會沿著一背離該罩蓋晶圓之方向向上移動。在此例中,可以執行鋸切操作而毋需調整該噴嘴相對於該刃片的位置,直到該刃片已被明顯磨損為止。詳言之,在該噴嘴位置或方向上係毋需調整而可持續進行鋸切,只要由該噴嘴所產生之集中的流體流的直徑係大於該鋸片之直徑的變化即可,亦即當該流的直徑係大於該鋸片之前導邊緣346從其原來位置被磨損掉的距離時。因此,即使該前導邊緣從其原始位置磨耗,該刃片之邊緣346係固定地保持在該流體中。保持供應該流體至該罩蓋晶圓之能力係可增進從該罩蓋晶圓移除材料的效率。
在上述製程之一變化型式中,該罩蓋晶圓11係先利用一置中於壁32之間之切割道319且具有中等厚度(圖12A)之刃片82來鋸切,俾在該鋸切操作之後可以減少需要被移除之材料量。這會產生一延伸至該罩蓋晶圓及位在該罩蓋晶圓下方之密封材料330中之穿渠182(圖12B),該穿渠具有大約相同於刃片82之寬度。之後,該罩蓋晶圓11便以一較寬的刃片83沿著切割道319來鋸切,以在該罩蓋晶圓中產生一具有最終所要寬度的穿渠。在此一鋸切操作中,該刃片之寬度係經選擇,以保持在每次操作中欲被移除之材料量係一可藉由一流體(例如,液體或氣體等等)來移除的經控管的量。
在一特定實例中,該第一刃片82可具有一大約100微米之寬度且該第二刃片具有一大約500微米之寬度。
在另一變化型式中,一包括一具有雙重寬度之刃片84(圖13)之鋸條係用以在該等觸點318(通過線184)上方處之該罩蓋晶圓11中切割一開口且以一連續的鋸切操作來切斷介於相鄰區域314之間的該裝置晶圓10。在此,具有寬度86之該刃片之一第一較窄部分係在該罩蓋晶圓中形成一開口186,其具有大約相同於寬度86之寬度。當該刃片切進該罩蓋晶圓之材料中時,具有寬度85之該刃片的較寬部分會在介於線184之間之該罩蓋晶圓中產生開口,且同時在密封材料330中形成穿渠284。當該刃片進一步向下切進時,該刃片之較窄部分會切割一通過該裝置晶圓之較窄路徑或線286。該刃片之狹窄部分的尺寸經設計且該鋸切程序經控制而使得該刃片84產生通過該裝置晶圓之較窄切口286,而不致令貫開穿渠284外露該等觸點。
在圖14A所示之另一變化型式中,介於該裝置晶圓10及罩蓋晶圓11之間的支撐結構32之該等壁或密封材料的尺寸經設計而使得該密封材料並未沿著介於區域314之間的該等切割道319而在周圍邊緣處延伸於該觸點區域316上方。然後,延伸於該等觸點區域316之寬度上的該罩蓋晶圓之一較寬區域會先被部分地鋸切或磨耗。這可以藉由鋸切或磨耗貫穿該罩蓋晶圓之厚度之一部分至一深度113來達成,在該深度處,該罩蓋晶圓之些許厚度係保留欲被移除。在第一操作期間所產生的散落材料係在此操作期間或之後被移除。在此一初次鋸切或磨耗操作期間及之後,在該等觸點區域316上方保留該罩蓋材料之一薄窗口115,以屏蔽該等觸點區域免於所形成之散落材料掉入。然後,便沿著切割道319來將該裝置晶圓10切割成個別的區域314或晶片。此切割操作可藉由例如以一刃片鋸切穿過該裝置晶圓10或著藉由沿著該等切割道319來刻劃該裝置晶圓10且沿該等刻刻劃將其折斷且同時折斷該罩蓋晶圓之窗口115來達成。該窗口115係夠薄而使得在此鋸切或刻劃及折斷操作期間容易脆裂。因為僅有一薄的罩蓋材料窗口保留在該等觸點區域上方,因此該罩蓋晶圓幾乎不會有來自於切割操作所產生的散落材料。因此,在該切割操作期間幾乎不會有該罩蓋晶圓之材料會掉落在該等觸點區域上。在此方式中,在該等觸點區域318上方的空間並不需要藉由一密封材料來予以覆蓋,諸如藉由支撐結構來覆蓋。
在上述鋸切製程之一變化型式中,在該罩蓋晶圓11中係藉由例如使用一具有一相對於該裝置晶圓10之該正表面26的法線313而定向成具有一實質角度(例如介於大約10度及大約70度之間)之邊緣(或邊緣312a、312b)的錐狀刃片311來鋸切而形成第一及第二初始切口317a及317b(圖14B、14C)。以此方式,在鋸切程序之後餘留的罩蓋元件之邊緣336係以一相對於該法線而定向成具有一所要角度。將該等邊緣定向成一角度的優點將在下文中特別參考圖16來詳細說明。在藉由該錐狀刃片的鋸切之後,餘留在該罩蓋晶圓11中之薄化部分或窗口315(圖14C)係重疊於相鄰微電子元件之觸點區域316。該初始切口係經形成而使得該窗口315之至少一部分直接重疊於該等墊高壁,如該等墊高壁之位置332所示。
在這些鋸切之後,便形成額外的切口321a(圖14D)、321b(圖14E),其延伸穿過該罩蓋晶圓以將該罩蓋晶圓切割成個別的罩蓋元件324。較佳地,該等額外的切口係利用一刃片326來形成,該刃片具有與該裝置晶圓之正面的法線相對準的邊緣327。再者,較佳地,該刃片326具有比用以形成初始切口之刃片311的厚度329還小的厚度328。以此方式,該刃片326之經對準邊緣327及其較小厚度可用以產生更為精確的切口321a、321b,其係與該等墊高壁之部分332相對準。因此,便可以降低由於切割該罩蓋晶圓所產生的斷片及碎屑量。
此外,該刃片328之較小厚度使得該等額外切口321a、321b可以藉由將該罩蓋晶圓及該鋸片之一者相對於另一者來移動而以較其他方式還要快的饋進速率所形成的切口來切割該罩蓋晶圓而達成。例如,在初始切口係以完全貫穿該罩蓋晶圓之厚度(從該罩蓋晶圓之外表面至該內表面)的方式所形成的情況中,此等切口可能需要以大致小於大約6毫米/秒之饋進速率來形成,以較佳地避免產生可能對該裝置晶圓之焊墊318有害的該罩蓋晶圓之斷片、碎片、碎屑及破屑。形成初始切口之例示性饋進速率係可例如為2毫米/秒。在本文所述之方法中,較寬且呈彎角狀的初始切口317a、317b(圖14B、14C)便能以一較快的饋進速率(例如8毫米/秒)來形成,因為該等切口係在完全鋸切貫穿該罩蓋晶圓之厚度之前便終結,因此可以避免在初始鋸切操作期間所產生的斷片及碎屑觸及該等焊墊318。在完全鋸切貫穿該罩蓋晶圓之前終結該等錐狀切口亦可降低藉由鋸切所產生的應力且避免在該罩蓋晶圓中出現裂痕。
額外的切口321a、321b係能以一更快的速率來形成,例如60毫米/秒,用以形成該等額外切口之經對準邊緣及較窄刃片係有助於避免斷片及碎屑在這些隨後的鋸切操作期間散落在焊墊上。綜上所述,用以形成該等初始切口及額外切口兩者之更快速率係可藉由減少用以將該罩蓋晶圓切割成個別的罩蓋元件所需要的總時間來增加處理該罩蓋晶圓之速率。
在上述製程的其他變化型式中,在觸點418上方之一罩蓋晶圓411的區域(圖15A)係藉由雷射切割、雷射鑿鑽或雷射消融以取代如上述藉由一鋸條或磨耗的方式來予以移除。雷射消融係一乾製程,不需要一液體來移除,且幾乎不會在被加工的料件上產生機械應力或振動。此外,雷射消融幾不會在留下之後可能會妨礙或損害該等觸點418之碎屑或粗顆粒。
使用一或多種雷射便可以形成具有各種不同寬度的切口。因此,具有窄光束之雷射可用以在該罩蓋晶圓中形成窄切口以刻劃該罩蓋晶圓供後續折斷之用。同樣地,該裝置晶圓可藉由一雷射且較佳地為一窄光束雷射來予以刻劃或切割。或者,可以直接使用一可產生較寬光束的雷射來消融一穿過該罩蓋晶圓之較寬的路徑,以外露該罩蓋晶圓418之該等觸點,如圖15A所示。
雷射消融之一附加優點在於其可用以產生具有修圓邊角之罩蓋元件。雷射消融係藉由將一雷射光束導引在該罩蓋元件上來進行,該光束具有一通常為圓狀(亦即,圓形或橢圓形)的光點。當該光點位置移動通過該罩蓋晶圓時,該光點的邊緣界定餘留的該罩蓋元件之邊緣。藉由適當控制其路徑,該雷射可用以切割具有修圓邊角420之罩蓋元件440。同樣地,當使用雷射消融來分離晶片時,便可以產生一具有修圓邊角422之晶片412。針對欲具有修圓邊角422、420之晶片及罩蓋元件而言,這係有利的。具有修圓邊角之晶片及罩蓋元件相較於具有突出邊角之晶片及罩蓋元件係較不會在搬運及後續製造期間造成破損。
或者,若未使用一雷射來分離晶片,則可使用諸如拋光及研磨等製程來修圓被分離之晶片的邊角,以降低其受損的可能性。
在一特定實施例中(圖15B),為了支撐一晶片之突出部450及背面免於在進行一後續處理期間受損,可將一支撐板452附接至該晶片的背面456。該支撐板較佳地主要包含一金屬,以提供良好的熱傳導率及較高的斷裂抗性。較佳地,該支撐板具有至少大約相等於該晶片之熱膨脹係數("CTE")。用於支撐板之例示性材料包括矽、玻璃、矽之氮化物、鋁的氮化物或一金屬,諸如鉬或鎢,因為該支撐板之熱膨脹係數("CTE")必須與晶片(例如一矽晶片)之熱膨脹係數相配合。該支撐板係較佳地在兩側邊上使用熱黏膠451、453來附接,以將熱導離該晶片。替代性的連接方法包括焊接、銅焊、陽極結合等等。視情況,可在電路板454中之導熱性支撐板下方設置一熱導體348或散熱件。該支撐板係具有比晶片之背面還小的面積,使得其僅位在該背面之一部分的下方。例如,該支撐板可位在該背面相鄰於晶片之某些或全部周圍邊緣之部分的下方。或者,該支撐板可以位在該晶片之全部背面的下方且完成支撐該背面。
在圖15B所示之實施例中,該晶片之背面456係經由一黏膠而結合至一電路板。在許多應用中,將該晶片之背面安裝成平行於該電路板454係相當重要的,藉此將一成像平面對準於晶片之該正表面上而使光學件被設置在罩蓋的上方。因此,將該黏膠施加至晶片背面的方式係決定了是否可以成功達成所要的平整度。基於此理由,當在晶片背面中設置凹溝279、289時,如圖17D及17E之仰視平面圖所示,從該表面向外鼓起的黏膠珠滴可經由該等凹溝而散逸,進而造成在晶片及電路板之間有更平坦的結合。圖17F係一截面視圖,其中顯示三種替代性截面形狀281、283、285,其中該等凹溝可被置在該晶片之背表面中。
例如,在某些應用中,一晶片需要被安裝至一基準平面,諸如一具有高平整度的電路板。在"板上晶片"安裝技術中,該晶片係以面朝上方式被安裝在一電路板上,且一透鏡轉臺被安裝至該電路板上而位在該晶片上方,以將入射光線聚焦在該晶片之一成像平面上。會影響到以良好平整度方式來安裝該晶片之能力的一個因素係該晶片之背面上的黏膠累積。已有嘗試各種不同方法來增加該黏膠被施加至該晶片的平整度。然而,當該晶片被結合至該板時,該黏膠亦仍有可能會聚集而對於所要達成的平整度造成妨礙。對於此問題之一解決方案係在晶片之背面中形成凹溝279(圖17D)。此等凹溝允許黏膠從該界面流動離開,而使得晶片表面平貼於其欲被附接之該板之表面上。可以藉由各種不同方法來形成凹溝,包括機器加工、蝕刻及刻溝。
如圖17D所示,凹溝279係被佈置成一柵格圖案。在另一方面,在圖17E所示的實例中,凹溝289係被佈置成星狀圖案。圖17F係一截面示意圖,其中顯示在安裝表面中可以獲得且針對此目的而可使用之凹溝(長直穿渠)281、圓形或蝕刻穿渠283及v形凹溝穿渠285之不同的輪廓。
在依照上述方法實施例之個別的有蓋晶片及單元112(圖6A)中,支撐結構之該等壁32及罩蓋元件之邊緣140係從晶片132之正面26沿著大致垂直方向向上高起。然而,當該單元112欲進一步經由焊線結合來與其他電路元件互連時,該罩蓋元件之該壁32及邊緣可能會妨礙到焊線結合工具之毛細管朝向該觸點18(亦即,該晶片之一焊墊)之移動。焊線結合工具之該等毛細管通常係從垂直軸線呈一22度的錐角,其中該等毛細管通常係沿該垂直軸線而朝向一結合部位來移動。由於此一角度,當該焊線結合工具用以在一較深開口中形成該結合時,此開口必須較寬。
當單元112係較高時,亦即,當該罩蓋之外表面距該晶片之正表面26的距離較大時,所形成之單元112(圖6A)之長直狀邊緣140使其難以形成焊線。在此情況下,該等焊墊18必須被設置在距該罩蓋元件之該壁32及邊緣140一段較遠的距離處。針對一欲經由焊線而進一步互連的晶片而言,該等觸點區域之尺寸必須朝外增加以配合該焊線結合工具移動至一位置來形成該焊線。這是應該避免的結果。在一具有給定裝置尺寸的晶片中,一較大的觸點區域造成該晶片之可用區域較不具效率,且因此會提高該晶片的成本或者使功能降低。
因此,在依照另一實施例之有蓋單元212(圖16)中,該罩蓋元件240之邊緣242係以一向上背離焊墊之角度呈斜坡狀。在此方式中,焊線結合工具之毛細管250可移動至用以將一焊線結合至該焊墊218的位置,即使當延伸超出該罩蓋元件240之晶片之突出部244係較狹窄時亦然。較佳地,該斜坡邊緣242與垂直方向形成之角度246係大約為20度。然而,該角度之範圍可介於大約5及40度之間。在圖6B中係顯示一類似此單元的示意圖。
圖17A係單元212之一斷面俯視平面視圖,其中顯示使該罩蓋元件240之邊緣242背離觸點區域244而向上傾斜的優點。藉由該斜坡邊緣242,單元212之該等焊墊218便可被設置成較靠近該邊緣242之底部243,同時仍允許由一焊線結合工具進入於其中。在此例中,該晶片之周圍邊緣245可定位在一距離該罩蓋元件之底部邊緣243達一段距離處,該距離係由寬度244所界定。在另一方面,當該罩蓋元件之邊緣未呈斜坡狀時,焊墊219必須被設置在一遠離該底部邊緣243一段較大距離處,使得該觸點區域及實際上該晶片之寬度必須增加一額外的寬度246。
圖17B進一步顯示具有相鄰於欲設置焊墊278之觸點區域270之斜坡邊緣292的有蓋單元262。此外,單元262在該罩蓋元件290之相對置側邊上進一步包含斜坡邊緣294,這些邊緣294延伸至晶片之邊緣295。
使該罩蓋元件之邊緣呈斜坡狀的另一優點在於其有助於保護該焊墊免於受到在上述方法鋸切及刻劃且折斷切割操作期間造成的罩蓋材料斷片的損害。該等斜坡邊緣使其較不會使因鋸切一玻璃罩蓋晶圓所產生之諸如玻璃斷片的散落材料掉落在該等焊墊上。此外,該罩蓋元件之斜坡邊緣有助於將該等玻璃斷片從該切割部位移除,因為該等斷片係最有可能掉落在該罩蓋晶圓之邊緣或頂部而離開位在該截口之底部處的觸點區域。
形成斜坡邊緣之第三個優點在於可降低影像的仿真反射,其係投射在一由此罩蓋元件所覆蓋的一成像裝置上。當光線以一小掠射角度與一介於兩媒介物之間之邊界相衝突時,便有可能會造成內反射。藉由斜坡邊緣,在罩蓋下方或內側的更多光線會具有一經由該等斜坡邊緣而從罩蓋射出的逃逸路徑。
具有斜坡邊緣之一單元262的又另一優點在於將單元內之成像裝置之平面272對準於一安裝在該單元上方之透鏡轉臺274(圖17C)的能力。詳言之,罩蓋之斜坡邊緣292及其他的斜坡邊緣(例如邊緣294(圖17B))係提供一可對準及裝設該透鏡轉臺之表面。該轉臺包括一組錐狀支腳276,其靠置在該罩蓋之邊緣292、294(圖17B)上。該轉臺之凹槽被設置成精確配合該罩蓋之邊緣的斜度,這是因為當藉由設置在半導體晶片上之對準記號輔助時,用以移除罩蓋之部分的鋸切操作之精確度通常距所要位置僅有幾微米而已。在以此方式安裝該轉臺於該罩蓋上之後,便可針對聚焦之目的來使用轉臺中之一螺絲機構來調整一位在成像平面272上方之透鏡的高度。
設置之精確度對於一影像感測器之性能係相當重要的,其中該影像感測器係安裝在一電路板(例如,印刷電路板或其他的接線板)上之一板上晶片("COB")安裝配置中。圖18A顯示一用以升起及移除一裸影像感測器晶片612的方法,諸如使用在將此晶片設置在一電路板時。一般而言,將一定位在一桿之一端的夾套617下降至高於晶片612之位置,直到該夾套之邊緣615a及615b摩擦式地嚙合該晶片之對應邊緣616a、616b。由於切割製程之不精確特性,該等邊緣616a、616b可能未完全平行或呈直線。然而,該夾套之邊緣615a、615b通常係呈直線狀,使其在該晶片之延伸至最遠處(亦即該晶片最寬處)之邊緣616a、616b來嚙合該晶片。
如圖18B清楚顯示,該切割製程在該晶片之邊緣的放置、定向及直線度上會造成不規則的情況。例如,邊緣616a係以一相對於該邊緣之理想位置616a'而傾側一角度。以相同的方式,該實際邊緣616c係相對於該對應理想邊緣616c'而傾側另一角度。此等不規則會造成該影像感測器614在位置及方位上相對於其位在晶片612上之預期位置614'產生變動。因此,如圖18B所示,該影像感測器在該晶片之水平佈置方向上的實際位置614(由實線方框所標示)會從該預期位置614'(由虛線方框所標示)偏離一距離623。此外,該影像感測器在該晶片之一垂直佈置方向上的實際位置614係會從該預期位置614'偏離一距離625。該影像感測器之實際位置614可能甚至會相對於理想位置614'而轉動一角度622。
利用一夾套(圖18A)基於不精確切割及邊緣來移動及放置該晶片之方法的組合結果係會造成在實際安裝該影像感測器相對於其參考該電路板之理想位置之COB位置的變動。使用該夾套來夾起且移動該晶片至一位在一電路板630上之指定位置處係可造成該影像感測器(圖18C)相對於該電路板之位置614最多變動一量值,該量值係該影像感測器614之位置從晶片上之理想(預期)位置614'的變動量。
再者,在切割製程中的不準確性亦會造成一邊緣,例如636a,以一相對於法線角度之角度627(圖18C)被定向,該角度係該邊緣預期與該晶片612之正面26所形成的角度。因此,當藉由該夾套工具而被放置在該電路板630上時,該晶片之正面26可能會傾側。
在圖18E中顯示一種可以克服上述問題之用以將一影像感測器晶片放置在一電路板上的改良方法。在此一方法中,欲被安裝至該電路板上的晶片係被封裝在一單元中,該單元具有如上述一或多個實施例所述之一重疊該影像感測器之罩蓋元件。如圖18E所示,一真空杆632包括光學對準感測器。該杆在該杆之一正面上可包括例如一或多個感測器634,或安裝在該杆之一背面處之一開口或一透明部分或窗口中的一或多個感測器636。
利用該等感測器634、636,該杆632可利用一信號來依照影像感測器之實際位置614來予以對準,該信號係例如從該晶片之正面26通過該單元之透光性罩蓋40所接收到的光。例如,在晶片之正面上的暗影或光影圖案可指示影像感測器之位置614或該正面26上之一或多個對準標記的位置。利用該真空杆,該有蓋晶片單元此時便能以使該影像感測器之位置614與該影像感測器參照該電路板630之一所要位置614"相對準的方式來放置在該電路板630上(圖18F)。利用此一真空式工具來放置該有蓋晶片單元,該影像感測器相對於該電路板之放置精確度並不再取決於用以獲得直線且被精確定位之邊緣的切割製程的精確度。
現請參考圖18G,該有蓋單元212可經由連接該焊墊218至位在電路板280之正面285上的端子284的焊線282而導電式地互連至一電路板280。在此例中,該罩蓋240之該等斜坡邊緣242有助於避免使用材料286來封包該等焊線以免於與該罩蓋之頂面288相接觸。以此方式,通過該頂面以成像之光線的主要路徑係受到保護以避免被封包劑所阻擋。
可使用各種不同方法來形成具有此斜坡邊緣之罩蓋。例如,可利用一具有錐狀輪廓之刃片88(圖19)來鋸切該罩蓋晶圓11,以將該罩蓋晶圓切割成具有斜坡邊緣242之個別的罩蓋元件,如圖18所示。在另一實例中,該鋸條之刃片90被定向成與該罩蓋晶圓成一角度,如圖20所示。一第一鋸切口能以一第一角度經由一第一路徑92穿過該罩蓋晶圓來形成。之後,一第二鋸切口能以一第二角度經由一第二路徑94穿過該罩蓋晶圓來形成。該第二路徑94較佳地符合在第一次切割期間所移除之該罩蓋晶圓之第一路徑區域,使得一旦形成該第二切口時,該罩蓋晶圓在觸點區域16上方係完全敞開。
可以達成從一平坦罩蓋晶圓來形成具有斜坡邊緣之罩蓋的其他方法包括利用具有一斜坡狀壁或其他適當的形狀之工具的超音波機器加工。此外,利用一雷射或其他輻射之消融法亦可用以在該罩蓋晶圓中圖案化斜坡邊緣。其他替代性方法包括蝕刻該罩蓋晶圓,且通常係經由一溼製程來達成。然而,當蝕刻玻璃或矽時所達成的角度通常係大於20度。一種稱之為"粉末噴砂"之研磨製程係在諸如玻璃之材料中以一大約為20度之角度形成開口,該角度係該製程之一自然產生的結果。
另一個替代性方法係可採用一研磨及拋光製程,如圖21A-21D所示。此製程開始於一平坦罩蓋晶圓410(圖21A),較佳地係主要由玻璃所構成,但其亦可以由其他材料所製成,例如矽。該罩蓋晶圓係比最終所要的罩蓋厚度還厚。該晶圓係經機器加工以形成凹槽412,且同時為了結構完整性而在該凹槽上方保留窗口414(圖21B)。此機器加工的玻璃晶圓416接著便被結合至該裝置晶圓418,如圖21C所示。之後,藉由一薄化製程來移除窗口414,諸如研磨及拋光,以產生如圖21D所示之最終罩蓋輪廓。
在圖22A至22E所示的另一製程中,一主要由例如玻璃構成之罩蓋晶圓411係經機器加工且同時該罩蓋晶圓被附接至一轉移層420,以形成具有所要斜坡角度424之錐狀凹槽422(圖22B)。該轉移層包括一黏膠,其在使用之後可以被剝離或以其他方式移除,例如藉由沖洗、溶解等等。在該罩蓋晶圓經機器加工之後,另一轉移層426(圖22C)便被附接至玻璃晶圓之該機器加工面428且將第一轉移層420移除。然後,該經機器加工之罩蓋晶圓430便結合至該裝置晶圓432(圖22D)。之後,將該轉移層426從該機器加工面移除來完成該操作(圖22E)。
現請參考圖23A-23C,其中顯示用以在個別的有蓋裝置晶片與一外部電路元件之間形成互連部之某些替代性方法。例如,圖23A顯示一單元512,其中一導電跡線在晶片之突出部522上的一焊墊518與位在該單元之一頂面上之一外露的觸點524(例如,一陸點)提供導電性互連。詳言之,圖23A顯示一實例,其中該導電跡線延伸在一介電質支撐結構或封包劑520之一外表面上。此結構520可以藉由例如在該罩蓋540之側表面上模製而形成,以小心地避免罩蓋之頂面528與該封包劑相接觸。作為保護之目的,在模製該封包劑之前,可在該頂面528上設置一可移除的剝離層。向上延伸至封包劑526之相對置外壁之導電跡線520之同時圖案化亦可使用在頒佈給Badehi之美國專利第5,716,759號中所述之一或多種方法而從一金屬層圖案化來形成,其中該專利案之揭示內容在此併入以援引為本案之參考。
或者,如圖23B所示,單元512之觸點524可以焊線連結至一電路板530。在另一替代性實施例中,焊料或其他可熔材料之隆塊532(圖23C)可被形成在觸點524上以作為進一步互連至諸如一具有一對應於罩蓋之頂面528尺寸之開口536的電路板534。
圖24A顯示上述結構之一變化型式,其中一導電跡線620經圖案化以從每一焊墊618沿著密封層626及罩蓋640之外部邊緣延伸而連接至一組外露的上方觸點624。該等上方觸點624係重疊於頂面628之周圍位置,以有助於以相同於圖23C所示方式例如穿過一電路板而導電性互連至一外部電路。圖24B及24C顯示其他可行的外部互連部類型,其係類似於上述針對圖23B及23C所述者。
圖25係依照又另一實施例之有蓋晶片712的俯視平面視圖。在此一實施例中,在晶片之觸點區域716中的焊墊或其他觸點718係被設置在一隔離該晶片之邊緣723一段距離722處。一罩蓋740重疊於該晶片介於該等觸點區域之間的裝置區域。如通過線730-730'(圖26A)所取之對應截面視圖清楚所示,該密封材料724及罩蓋晶圓711重疊於觸點區域及晶片之焊墊718的部分係被移除以形成通道732。此等通道係可利用上述用以移除罩蓋之一部分及密封材料及/或位在罩蓋下方之支撐結構的任意一或多種技術來形成。較佳地,通道之壁734係以一角度呈斜坡狀,以更容易有助於在其上圖案化導電跡線720,諸如藉由使用併入本說明書中之頒佈給Badehi之美國專利第5,716,759號中所揭示之技術。如上述的例子,該等導電跡線720從焊墊718向上沿著通道732之壁734而延伸至位在有蓋晶片712之頂面處的上方觸點724,例如陸點。
焊線可被用以將有蓋晶片712互連至陸點下之電路板(圖26B)。如圖26C所示,進一步互連至一外部電路則可透過設置在上方觸點724上之導電性隆塊728來達成,例如以上述針對圖23C所述之相同方式。
與上述結構之一相異處在於該等通道之每一者係僅將一晶片之該等觸點外露出來。此等觸點可被設置在每一觸點區域中之單一列中,如圖25所示,以使該切口穿過該罩蓋晶圓之寬度可以比上文所示之實例中的寬度還窄。
在一特定的變化型式中,一類似的有蓋單元812之焊墊818係延伸外露於通道832中,該等通道係形成在罩蓋及位在該罩蓋(圖27A)下方之密封材料中。在此例中,該等通道係以可藉由一焊線結合工具接通至該等焊墊以附接焊線836(圖27B)的方式所形成。詳言之,該等通道係被形成相對其高度而言係具有足夠寬度,且具有呈適當彎角狀之壁,以允許焊線結合工具可觸及該等通道中之焊墊。在形成焊線至一電路板838之後,視情況,一封包劑834(圖27C)可被沉積在該等通道832中且經硬化以針對該等焊線來提供支撐。
在一特定實例中,包圍該晶片之裝置區域之一支撐結構的"圖框式環圈密封"或壁32,如圖6A-6B所示,係在被連結至該罩蓋晶圓之前先予以圖案化。能以一黏膠形式來提供之此密封材料係可先藉由衝孔來予以圖案化,且然後藉由加熱及壓力(例如使用一滾子或其他壓板)來層疊至該罩蓋晶圓。該黏膠可被衝孔成一長方形環圈結構920之圖案915(圖28),該等長方形環圈結構係藉由臨時元件922所連接,而該等臨時元件則係在後續層疊及製程期間保持黏膠薄片的結構完整性。當晶片稍後被分離時,該等臨時元件便沿著介於晶片之間的切割道來彼此切斷。
使用一經衝孔黏膠係可以產生以下的優點。可藉由一衝孔工具以取代相較之下較為昂貴之光微影處理來執行圖案化。使用該經衝孔黏膠可以避免施加液態黏膠至該裝置晶圓。在此方式中,可以免除使用用於保護該裝置區域以免於與密封劑相接觸之措施,諸如非潤溼性護環。或者,在未具有護環之有蓋單元中,可以放寬用以放置該黏膠之設計。此外,可以免除在該罩蓋晶圓上之一黏膠層的拋光及/或化學處理,可大約降低產能損失達5%。此外,使用經衝孔黏膠有助於用以製造如圖6A或6B所示之有蓋單元之上述製程。亦即,該製程使用主要由一般玻璃所構成的罩蓋晶圓,該一般玻璃並不需要具有諸如硼矽玻璃具有與該裝置晶圓精確配合之熱膨脹係數("CTE")。
圖29A係一平面視圖且圖29B係一對應截面視圖,其顯示另一個變化型式,其中該經衝孔黏膠從該觸點區域1016上方之該裝置區域1014之一邊緣1015向外延伸至該晶片之周圍邊緣1020。然而,在該黏膠中設置有開孔而僅將位在該等開孔中之該晶片的個別焊墊1018外露出來。重疊於觸點區域1016之大部分區域上的黏膠層1022(圖29B)係可保護該等焊墊免於玻璃斷片撞擊該等焊墊。因此,可以使用較廣泛不同的製程及較廣泛的製程餘裕來移除重疊於該觸點區域之該罩蓋晶圓的部分而不會妨礙到該等焊墊。
圖30係一依照圖27A-27B所示之實施例之一變化型式的有蓋晶片862的平面視圖。當施加至該裝置晶圓之部分870時,此黏膠層較佳地係一連續薄片而除了圖案化於其中的穿孔872以外,每一穿孔係將該裝置晶圓之一個別的焊墊868外露出來。
在一特定實施例中,該黏膠層係藉由塗佈一可流動的光敏性材料(例如,一聚合物材料)於該裝置晶圓之部分870或該罩蓋晶圓之對應部分來形成,且然後結合該罩蓋晶圓與該裝置晶圓而使此黏膠層介於其間。接下來,較佳地在該罩蓋晶圓中之該等通道882已被貫通之後,諸如藉由鋸切、刻劃、蝕刻等等一或多個上述製程,在該黏膠層之開孔872便被圖案化且同時藉由光微影術來外露該等個別的焊墊。
在另一實施例中,在黏膠層中之穿孔係在以一層體方式來施加(例如藉由滾壓)之前藉由衝孔來予以圖案化至該罩蓋晶圓或該裝置晶圓之一者。經由此等穿孔可提供入口來使一焊線結合工具將焊線連接至該等焊墊。或者,上述針對圖23A、25及26A所述之技術的一或多個可用以圖案化導電跡線至該單元之一上表面。
本實施例之許多優點係在於該黏膠層重疊於位在該等通道882中之更多的區域。當該罩蓋晶圓被鋸切以外露出該等通道時,諸如藉由上述針對圖3A所述之該等製程中的一者,該黏膠層有助於防止散落材料撞擊該等焊墊並使其受損。其他的優點係關於有蓋單元之特殊構形。例如,針對在成像區域非對稱地被定位在該晶片中之晶片而言,該成像區域可定位成極靠近特定焊墊。此外,該黏膠層可能需要極薄,亦即,為了密封而在該罩蓋晶圓與裝置晶圓之相正對表面之間達成極小的間距。在此例中,該黏膠層在該等通道上之愈大的覆蓋率係特別地有利於防止該等焊墊受損。另一優點在於其可達成更大的設計自由度。該黏膠並不一定要以避免該黏膠塗佈在該等通道及其中之該等焊墊的方式來施加。基於此理由,在施加該黏膠於部分870上的裕度便可因此而放寬。
在圖31所示之上述實施例的另一變化型式中,諸如依照上述實施例製成之支撐結構932、934係分別被設置在該裝置晶圓910之該正表面926及該罩蓋晶圓之該內表面925的每一者上。該罩蓋晶圓及裝置晶圓接著便藉由一介於該等支撐結構932、934之相正對表面之間的黏膠928而附接在一起。較佳地,至少在被附接至該裝置晶圓之正面的該等支撐結構932中係預先形成穿孔。由於在該罩蓋晶圓中鋸切通道之製程,在被附接至該罩蓋晶圓911之支撐結構934中係形成對應的開孔或通道。或者,在將該罩蓋晶圓連結至該裝置晶圓之前,該等開孔係被預先形成在支撐結構934中。在圖31中所示之結構的一個優點在於用以將兩晶圓結合在一起的黏膠係較不會灑濺在該裝置區域或焊墊上,這係因為該結合表面之高度以及該裝置晶圓之該正表面926上方的黏膠928之間具有較大的間隔。
圖32A-32D顯示一方法,其可被施加以進一步密封個別單元的外部邊緣,尤其諸如用以增進密封性、加強一晶片之外露突出部或用於電氣隔離。在一特定的實例中,一包括一經由一密封材料1106(圖32A)而連結至一裝置晶圓1102之罩蓋晶圓1111的總成1100係經處理以形成單元1110(圖32B)。每一此單元包括一具有斜坡邊緣1114之罩蓋,該等斜坡邊緣係沿一背離介於該兩單元之間的切割道1119而向上呈傾斜。圖32A-32D顯示另一密封材料被施加至晶片之區域的例子,其中該區域未包含觸點。一封包劑1124(圖32C)或其他絕緣可熟化材料(較佳地包括一聚合物)接著便被施加至介於該等斜坡罩蓋邊緣之間的區域。最後,便沿著切割道1119切割經組合的罩蓋晶圓及裝置晶圓以形成獨立的個別單元1110(圖32D)。
圖32E及32F係部分截面視圖,其中顯示可形成在該晶片上之封包或額外密封材料之替代性輪廓。圖32E顯示於其中該額外密封材料1126被沉積在突出部1120上的例子。一般而言,該封包材料係在形成互連部(例如焊線(未圖示))之後被沉積以保護突出部及該互連部以對於具有一垂直高起邊緣1124之一罩蓋1122形成一密封。圖32F顯示於其中該額外密封材料1128經沉積而相鄰於一罩蓋之一斜坡邊緣1130的例子。
圖33A顯示一依照另一實施例來施加之密封材料,其中該密封材料1132係可以進一步塗佈在該晶片1136之一周圍邊緣1134,以例如進一步增進密封或者加強防止破碎或破裂的保護。圖33B顯示當該密封材.料1138被施加以重疊於一罩蓋之該等斜坡邊緣1130之一相對應的例子。
圖33C係部分截面視圖,其中顯示另一個變化型式,其中一封包劑1140被施加於一晶片1144之一外露的突出部1142上。以此方式,該封包劑同時增進被提供至內部凹腔1146的密封品質且亦對焊線提供機械式支撐及保護,諸如連接該晶片至一位在該晶片下方之電路板1150的端子之焊線1148。
可以採用其他特定的結構特徵及技術,以增進被提供至一有蓋單元之內部凹腔的密封品質。例如,如圖34之部分截面視圖所示,與位在該有蓋單元中之一支撐結構或黏膠相接觸之該罩蓋晶圓之表面係予以粗糙化以增加黏性。特定的材料,諸如PTFE,針對防止溼氣侵入之抗性及高溫時之彈性係具有極佳的特性。然而,PTFE具有低表面能量,而使其難以對大部分材料形成一堅固的結合。當在此材料與其所接觸之該罩蓋或裝置晶圓之間可以達到增進的結合時,便可以獲得一增進的密封。在例如該罩蓋與一黏膠之間具有增加的接觸表面積時,便可以增進結合的強度。此外,通過此結合之滲漏率會因為氣體必須在介於該罩蓋及該黏膠之間的粗糙化表面上行進一段較大距離以進入該內部凹腔或抵達於該處外面而降低。
在圖34所示之實例中,不論係微觀外形(小於1微米(μm)尺寸之特徵1202或間距1204)及/或較大的巨觀外形(大於1微米尺寸之特徵1206或間距1208)係被併入至罩蓋及/或裝置晶圓之表面中而與該密封材料相接觸。微觀外形之實例包括皺紋、鑄形、鋸齒及可以由各種不同方式所產生的表面之方位。舉例來說,一鋸齒表面可以藉由經控制的研磨來產生且任意定向之表面外形可以藉由噴砂來研磨該表面而形成。
圖35係一截面視圖,其中顯示依照上述方法之另一變化型式來形成有蓋單元之一方法。在本方法中,一罩蓋晶圓1200之玻璃部分1202係嵌入包括一聚合物材料之其他部分1204,且該罩蓋晶圓藉由一黏膠1206而結合至一裝置晶圓1210。如圖36所示,開口1212被形成貫穿該聚合物部分1204及黏膠1206以外露出觸點,例如,該裝置晶圓1210之焊墊1218。可以使用一或多種上述方法來形成開口,諸如鋸切、蝕刻、雷射消融或鑿孔、熱或機械研磨等等。該等開口1212可以被形成如通道的形狀,其如上述重疊於該裝置晶圓之觸點列(圖27A),或者形成穿孔的形狀,其外露該等穿孔之個別的穿孔。在形成該等開口之後,聚合物特徵1214保持附接至玻璃部分1202之壁1216,以保護玻璃部分之外露邊緣免於因接觸而受損,諸如因為一焊線結合工具之移動而造成。
37A至37D顯示製造圖35所示之該嵌鑲式罩蓋晶圓1200的方法。在此方法中,該罩蓋晶圓材料(例如玻璃)之一連續薄片1250(圖37A)係藉由鋸切、研磨、機器加工、非等向性蝕刻等等方法予以加工處理以於其中形成凹槽1252。該等凹槽接著便以一聚合物材料1254予以填充(圖37C),接著便將該聚合物材料予以熟化。接著便移除在該等凹槽下方的原始薄片之區域1256,諸如藉由研磨及拋光,以產生該鑲嵌式晶圓1200。
上述方法僅係用以製造該鑲嵌式晶圓的一實例。在另一實例中,該鑲嵌式晶圓係藉由注射模塑成型或鑄造聚合物材料以形成一對應於該鑲嵌式罩蓋晶圓之聚合物部分1204之晶圓尺寸的柵格結構。個別的玻璃部分接著被放置在介於該柵格之該等聚合物部分之間的位置以完成該鑲嵌式晶圓。
圖38顯示圖35中所示之觀念的一變化型式,其中在該等焊墊1302上方的聚合物材料移除而完全外露出個別晶片1306之突出部1304。
在圖39所示之另一變化型式中,較佳地主要由一聚合物材料所構成之支撐結構1332包括延伸於光學罩蓋部分1338之底面1336下方一段短距離處的部分1334。在一實例中,該等部分1334之每一者係在表面1336下方從該罩蓋之邊緣1338延伸一段相對於大約該底面之總寬度的百分之三或更短的距離。藉由此配置,該等支撐結構便可較佳地支撐該罩蓋元件且可以獲得一更有效的密封。
在此一實施例之一特定的變化型式中,通道1402或觸點孔係在聚合物支撐結構1404中經圖案化(圖40)。在此配置中,類似於圖27A-27C所示,形成在該聚合物結構中之該等通道1402係將該等焊墊1418外露出來,但不會將該晶片之區域完全地外露出於該邊緣1406。在該裝置區域包括一成像裝置1408的例子中,在該成像裝置1408上方之該罩蓋1436之該內表面的高度1435係較佳地為用以將該支撐結構結合至該晶片1401之黏膠1438的厚度1430的10倍。
依照本發明另一實施例之製造一密封裝置的晶圓級方法將參考圖41A至46B來予以說明。由於在其製造時所執行之步驟,在該密封裝置中可以達到高度密封性。一微電子裝置或MEMs裝置(例如光電裝置或SAW裝置)係被設置在一包括在一裝置晶圓1510中之晶片1500a之裝置區域1502中。該裝置晶圓1510之一部分平面視圖係顯示在圖41A中。介於一個別的晶片1500a及圖示為與其相鄰之包括晶片1500b、1500c、1500d、1500e及1500f之晶片的部分之間的邊界係藉由切割道所界定。該等切割道包括垂直定向的切割道1504及水平定向的切割道1506,這些方向係指平行於該裝置晶圓之水平或主要表面之佈置的橫向方向。接下來,藉由鋸切或其他方式沿該等切割道切割該裝置晶圓來將該晶片分離。如圖41B之截面視圖所示,在包括晶片1500a、1500b及1500f之每一晶片的正表面1524上的觸點區域1516中提供焊墊1518。
圖42係欲被連結至一罩蓋晶圓1512之該裝置晶圓1510之一立體分解部分截面視圖。如圖所示,該裝置晶圓之焊墊1519此時呈現出比之前還高,其已被有目的地加厚。例如,可以藉由鍍覆鎳(Ni)、銦(In)及金(Au)於光微影式圖案化之鋁的焊墊上來達成加厚之目的。在一特定實施例中,該等焊墊係藉由在沉浸式電鍍金之後無電電鍍鎳而被加厚。一諸如光阻劑或焊料之可移除材料的薄狀可移除遮罩或焊料遮罩可藉由光微影術而在該裝置晶圓上予以圖案化,例如在鍍覆步驟之前,以保護該裝置區域1502免於不當的鍍覆。
就其部分而言,該罩蓋晶圓1512在其內表面1526上包括對應金屬觸點墊1522,這些觸點墊1522經尺寸設計且被定位成與該裝置晶圓之經加厚的焊墊1519相配合。該等觸點墊係較厚度且可以藉由在電鍍金之後的無電式鍍鎳的上述製程來形成。此外,一長方形支撐件及密封結構,較佳地基本上包含一聚合物材料(例如,一光可成像聚合物)係以如上述針對圖2A至2E之方式而以一"圖框環圈密封件"之形式被設置在該內表面1526上。在圖42所示之實施例中,該等長方形密封結構1528於一介於該裝置區域1502及該觸點區域之間的位置而被附接至該罩蓋晶圓。視情況,包括在該密封結構中的聚合物係具有充分的黏性以保持附著至該罩蓋晶圓及裝置晶圓,且作為在該兩晶圓之間的主要黏結劑。此外,該密封結構保護該裝置區域以防止在後續該晶片之切割或封包期間液體或氣體的侵入。該密封結構1528從該內表面1526延伸之距離或高度1530係經設計而相等於該加厚的焊墊1519與該等觸點墊1522的組合高度。
之後,如圖43A之平面視圖及圖43B之截面視圖所示,該裝置晶圓係藉由熱及壓力而對準且連結至該罩蓋晶圓,以造成該裝置晶圓之加厚的隆起焊墊而與該罩蓋晶圓上之該等觸點墊1522形成堅固的金屬鍵結。例如,形成擴散鍵結,其中AuIn及AuIn2 之共熔混合物形成於介於該等隆起焊墊1519與該等觸點1522之間的界面處。同時,該聚合物長方形密封結構1528此時封圍該裝置區域1502。一旦完成此結合之後,接著便形成諸如穿渠或穿孔的開口1532,諸如藉由蝕刻或鑿孔。每一此開口較佳地具有一梯形輪廓。接著將一封包劑材料1534(圖44A-44B)導入至該密封結構1528之該等壁外面的體積中。理想地,該封包劑一旦熟化,且較佳地藉由加熱至一較高溫度而硬化或著曝露至UV波長的光線中後應具有高密封性。較佳地,該封包劑填充於包圍該密封結構1528之整個體積且具有允許其提供有效密封以防止水氣及氣體侵入的有效密封之特性。
如圖45A(平面視圖)及圖45B(對應的截面視圖)進一步顯示,此時將該罩蓋晶圓之部分移除,諸如藉由應用上述針對圖4A-15A、16A-17B及19-20所述之一或多個製程。移除係以產生覆蓋個別晶片之該等裝置區域的罩蓋之方式來執行,其中該等罩蓋具有斜坡邊緣1536。同時,將該觸點區域上方的罩蓋材料移除以外露出該晶片之隆起的焊墊1519。
最後,如圖46A及對應的截面視圖(圖46B)之平面視圖所示,該裝置晶圓係分離成包括一晶片1500的個別的晶片。如圖所示,焊線1542可透過外露於該封包劑1534之外表面1538的觸點1540附接至觸點1519或其他形成於晶片1500之導電性互連部。
上述處理之數種不同變化型式係可行的。現請參考圖42,在一實例中,取代在該裝置晶圓側上形成較長的金屬隆塊1519,較薄的觸點墊係經由例如無電式鍍鎳而形成在該裝置晶圓上,且對應的較長金屬隆塊係例如藉由電鍍鎳而形成在該罩蓋晶圓之該內表面上。
當採用此製程時,移除該罩蓋晶圓之該部分的處理係較佳地持續地進行,直到該裝置晶圓之較薄的觸點墊外露出來。以此方式,經由一單一金屬界面來提供該裝置晶圓之電性接觸,亦即,僅經由該裝置晶圓之無電式加厚的焊墊而不經由從先前附接的罩蓋部分所餘留的金屬隆塊之部分。
在上述製程之另一變化型式中,其係免除在該罩蓋晶圓上之觸點墊,且以該密封結構1528作為用於密封該裝置區域上方之內部空腔之主要結合結構。當完成時,該最終的有蓋單元具有一上述針對圖46A-46B所圖示及說明的結構。
最後,在上述製程之一變化型式中,該罩蓋晶圓係以一種產生斜坡邊緣1550(圖47)之方式被切割,該等斜坡邊緣係重疊觸點墊1522之部分以及加厚(隆起)的焊墊1519。藉由使該等觸點墊外露於斜坡邊緣,一具有一包括經適當修改之角位移之毛細管尖端之焊線結合工具便可將焊線附接至外露的導體。或者,可以應用另一製程來將導電跡線1554及上方觸點墊1556(圖48)連接於其,諸如藉由針對圖23A至25所述之製程。
圖49顯示一依照上述實施例(圖6A)之一變化型式的有蓋晶片單元1600,其中該有蓋晶片單元未包含一介於一位在晶片之該正表面26處的裝置區域14與該罩蓋元件40之一內表面之間的凹腔。替代地,具有固態或液態之至少一者之一或多個材料1620係填充一介於該罩蓋元件40之該正表面26與該內表面22之間的空間。在一實施例中,介於該罩蓋及該晶片之間的材料可以基本上包含一用以將該罩蓋黏合至該晶片的黏膠。在該晶片及罩蓋之間缺少內部凹腔之有蓋單元係適用於各種不同類型之裝置的封裝,在這些裝置中尤其係包括具有例如100乘以100像素之解析度的低解析度光學成像感測器、以光譜中之非可見光波長操作之感測器以及需要發出較高熱量的裝置,例如特定高強度的發光二極體。介於該罩蓋及該晶片之間的材料1620可包括多個層體,例如層1622及層1624,每一層主要係由相同材料或不同材料所構成。該材料可基於可加強該有蓋單元1600之功能的某些特性來予以選擇。例如,當該晶片產生高熱量時,可以選擇具有良好熱傳導率的材料。該材料亦可基於其熱膨脹率或其他物理屬性來選擇,諸如導電率、例如用於保持高電壓隔離之高介電強度、透明或不透明的程度、折射率或甚至基於諸如機械阻尼之機械特性來予以選擇。該材料可用以局部性地修改在該晶片之正面處的應力梯度。該材料可甚至經選擇以控制介於該罩蓋晶圓之該內表面及該晶圓之正面之間的距離23或連結間隙。一般而言,該材料1620包括一黏膠。一或多個材料層1622可具有黏性。
為了形成該有蓋晶片單元1600,一黏膠可被施加至一罩蓋晶圓的該內表面或施加至欲連結之裝置晶圓的正面。該黏膠可以藉由例如網版印刷而以一可流動的低黏滯性(液體)狀態來施加至此表面,在此之後,便將黏膠熟化至一般不可流動的狀態(固態或半固態)。或者,該黏膠可以一不可流動狀態之薄片形式被施加至此表面,且然後將該黏膠熱活化,造成該黏膠流動且將該罩蓋黏合至該晶片。
如圖50及51所示,在製造該有蓋單元的期間及之後,該晶片之外露電觸點1618必須保持無黏膠或者可能會妨礙到該等觸點與其他電性組件(例如,一電路板)電性互連的其他物質。在製造該有蓋單元的期間,一呈液態的黏膠係傾向於散佈。在圖50所示之實施例中,在該晶片之該正表面上的堰壁1650有助於容納一材料1621,例如一黏膠,使得其不會在該等觸點1618上流動。如圖51所示,較佳地,該等堰壁1650係以具有一"圖框"之連續環圈之形式來提供,亦即,長方形或正方形形狀。
或者,藉由該等堰壁所容納的材料可包括未用以將該晶片結合至該罩蓋之其他液態或半固態材料。例如,針對其光學、機械或電氣特性而提供在該晶片正面的黏滯性液體可藉由該等堰壁來防止在該等觸點上流動。
在圖50-51中所示之有蓋晶片單元的製造係能以晶圓級來執行,類似於上述的方法。在此,該等長方形環圈狀堰壁1650可藉由上述一或多種技術而被形成在該裝置晶圓之正面26上之圖式所示位置。之後,一液體黏膠團可被施配在該裝置晶圓之個別的裝置區域14上,該等堰壁1650則保持該黏膠不會在該等觸點1618上流動。一諸如在上文中針對圖3A等等所述之罩蓋晶圓接著便可連結至該經施配的黏膠,之後,便可如上文所述將該罩蓋晶圓切割成個別的罩蓋元件且切割該裝置晶圓以提供一有蓋晶片單元。
現請參考圖52,特定的微機電系統係經設計以在一液體媒介物1634中操作,其需要一液體媒介物存在於或極靠近於該晶片之正面處的該裝置區域14。在此等系統中,該液體媒介物必須被包含在介於該晶片及罩蓋之間的內部空間中。在圖52所示之實施例中,一液體媒介物1634係藉由類似於上述之墊高壁1632(圖6A)而被包含在該晶片之該罩蓋40及該裝置區域14之間。在一特定實例中,該液體可包括一以微液滴形式提供於該裝置區域之正面的液體,其中該裝置區域包括電溼性裝置,其可操作以電性地改變該等微液滴的形狀。在此例中,該等微液滴形式的液體透鏡具有可電性改變的光學特性。該等微液滴之經改變的形狀可用於聚焦或其他光學目的。
由於可以採用上述特徵的這些及其他變化及組合而不違背由請求項所定義之本發明,因此上述較佳實施例之說明應視為闡釋性而非用以限制由請求項所界定之本發明。
10...裝置晶圓
11...罩蓋晶圓
12...區域
14...裝置區域
16...觸點區域
18...外露的觸點
19...切割道
21...橫向寬度
22...內表面
23...高度
24...外表面
26...正表面
28...背表面
30...支撐結構
32...墊高壁
32a...平行壁
32b...平行壁
32c...平行壁
32d...平行壁
32p...部分
33...鋸切道
35...寬度
36...黏膠
37...邊緣
38...部分
39...橫向距離
40...罩蓋元件
41...第一切口
42...鋸切道
43...第二切口
44...鋸切道
46...殘料件
48...黏膠層
50...第一部分
52...第二部分
53...部分
55...邊緣
60...堅硬墊高元件
61...環圈
62...墊高元件
63...內壁
64...護環
65...邊角
67...鋸齒邊緣
69...支撐結構
71...區域
73...底面
75...頂面
77...支撐結構
79...底面
81...頂面
82...刃片
83...刃片
84...刃片
85...寬度
86...寬度
88...刃片
90...刃片
92...第一路徑
94...第二路徑
100...晶圓元件
112...單元
113...深度
114...單元
115...窗口
119...邊緣
121...平行切口
122...平行切口
123...位置
124...未支撐件
126...料件
127...光敏性黏膠
128...剝離層
129...邊緣
131...支撐結構
132...晶片
134...晶片
139...邊緣
140...邊緣
144...罩蓋元件
156...寬度
157...外表面
158...外表面
159...設備
160...滾子
161...滾子
162...滾子
163...滾子
165...手柄
166...第二手柄
168...夾具
169...線
170...區域
171...區域
172...寬度
173...直徑
182...穿渠
183...解碼器
184...成像裝置
185...解碼器
186...開口
187...影像品質調整電路
188...功率調節電路
189...功率調節電路
212...單元
213...延伸部
214...延伸部
218...焊墊
219...焊墊
240...覆蓋元件
242...斜坡邊緣
243...底部邊緣
244...突出部
245...周圍邊緣
246...角度
250...毛細管
261...支撐構件
261'...支撐構件
262...有蓋單元
263...延伸部
264...單元
270...觸點區域
272...成像平面
274...透鏡轉臺
276...錐狀支腳
278...焊墊
279...凹溝
280...電路板
281...長直穿渠
282...焊線
283...蝕刻穿渠
284...穿渠
285...穿渠
286...切口
288...頂面
289...凹溝
290...罩蓋元件
292...斜坡邊緣
294...斜坡邊緣
295...邊緣
301...個別單元
310...晶圓元件
311...刃片
312a...邊緣
312b...邊緣
313...法線
314...區域
315...窗口
316...觸點區域
317a...初始切口
317b...初始切口
318...觸點
319...區域邊界
320...罩蓋單元
321a...切口
321b...切口
324...罩蓋元件
326...刃片
327...邊緣
328...較小厚度
329...厚度
330...黏膠密封件
332...位置
336...邊緣
340...噴嘴
342...鋸片
344...流
346...前導邊緣
348...角度
360...穿渠
410...罩蓋晶圓
411...罩蓋晶圓
412...晶片
414...窗口
416...玻璃晶圓
418...觸點
420...修圓邊角
422...修圓邊角
424...所要斜坡角度
426...轉移層
428...機器加工面
430...罩蓋晶圓
432...裝置晶圓
440...罩蓋元件
450...突出部
451...熱黏膠
452...支撐板
453...熱黏膠
454...電路板
456...背面
512...單元
518...焊墊
520...介電質支撐結構
522...突出部
524...外露的觸點
526...封包劑
528...頂面
530...電路板
532...隆塊
534...電路板
536...開口
540...罩蓋
612...晶片
614...實際位置
614'...預期位置
614"...所要位置
615a...邊緣
615b...邊緣
616a...邊緣
616a'...理想位置
616b...邊緣
616c...實際邊緣
616c'...理想邊緣
617...夾套
618...焊墊
620...導電跡線
622...角度
623...距離
624...上方觸點
625...距離
626...密封層
627...角度
628...頂面
630...電路板
632...杆
634...感測器
636...感測器
636a...邊緣
640...罩蓋
711...罩蓋晶圓
712...有蓋晶片
716...觸點區域
718...焊墊
720...導電跡線
722...距離
723...邊緣
724...上方觸點
728...隆塊
730...線
730'...線
732...通道
734...壁
740...罩蓋
812...有蓋單元
818...焊墊
832...通道
834...封包劑
836...焊線
838...電路板
862...有蓋晶片
868...焊墊
870...部分
872...穿孔
882...通道
910...裝置晶圓
911...罩蓋晶圓
915...圖案
920...長方形環圈結構
922...臨時元件
925...內表面
926...正表面
928...黏膠
932...支撐結構
934...支撐結構
1014...裝置區域
1015...邊緣
1016...觸點區域
1018...焊墊
1020...周圍邊緣
1022...黏膠層
1100...總成
1102...裝置晶圓
1106...密封材料
1110...單元
1111...罩蓋晶圓
1114...斜坡邊緣
1119...切割道
1120...突出部
1122...罩蓋
1124...封包劑
1126...密封材料
1128...密封材料
1130...斜坡邊緣
1132...密封材料
1134...周圍邊緣
1136...晶片
1138...密封材料
1140...封包劑
1142...外露的突出部
1144...晶片
1146...內部凹腔
1148...焊線
1150...電路板
1200...罩蓋晶圓
1202...玻璃部分
1204...部分
1206...黏膠
1208...間距
1210...裝置晶圓
1212...開口
1214...聚合物特徵
1216...壁
1218...焊墊
1250...連續薄片
1252...凹槽
1254...聚合物材料
1256...區域
1302...焊墊
1304...突出部
1306...個別晶片
1332...支撐結構
1334...部分
1336...底面
1338...罩蓋部分
1401...晶片
1402...通道
1404...支撐結構
1406...邊緣
1408...成像裝置
1418...焊墊
1430...厚度
1435...高度
1436...內表面
1438...黏膠
1500...晶片
1500a-f...晶片
1502...裝置區域
1504...切割道
1506...切割道
1510...裝置晶圓
1512...罩蓋晶圓
1516...觸點區域
1518...焊墊
1519...焊墊
1522...觸點墊
1524...正表面
1526...內表面
1528...密封結構
1530...高度
1532...開口
1534...封包劑材料
1536...斜坡邊緣
1538...外表面
1540...觸點
1542...焊線
1550...斜坡邊緣
1554...導電跡線
1556...上方觸點墊
1600...有蓋晶片單元
1618...電觸點
1620...材料
1621...材料
1622...層
1624...層
1632...墊高壁
1634...液體媒介物
1650...堰壁
圖1係一立體視圖,其中顯示欲依照本發明之一實施例之晶圓級封裝製程來結合之一罩蓋晶圓及裝置晶圓。
圖2A係中斷面平面視圖,其中顯示欲被封裝之一裝置晶圓的一部分。
圖2B-2E係平面視圖,其中顯示用以併入於依照本發明之實施例之有蓋微電子元件中之支撐壁結構。
圖2F係一平面視圖,其中顯示欲依照本發明之實施例來予以封裝之特定微電子晶片。
圖2G-2H係剖面圖,其中顯示依照本發明之實施例所封裝的晶片。
圖3A係一部分截面視圖,其中顯示依照本發明之一實施例之晶圓級封裝晶片的方法。
圖3B係對應於圖3A之一放大的截面視圖。
圖3C係一部分截面視圖,其中顯示依照圖3A所示之本發明之一實施例之一變化型式之晶圓級封裝晶片的方法。
圖3D及3E係剖面圖,其中顯示依照本發明之一實施例用以併入至封裝晶片中之具有附接的支撐壁結構之罩蓋晶圓。
圖3F係一立體視圖,其中顯示依照本發明之一實施例之施加一黏膠至一基板之支撐壁結構的滾子塗覆方法。
圖3G係使用在一依照本發明之一實施例之滾子塗覆方法中用以施加黏膠至一滾子的設備之立體視圖。
圖3H係一通過圖3G之線169-169'之對應截面視圖。
圖3J係一斷面部分平面視圖,其中顯示欲依照本發明之實施例來予以封裝之一微電子元件。
圖4A、4B、4C及5係平面視圖,其中顯示藉由依照本發明之一實施例之一封裝製程來將一罩蓋晶圓切割成個別的元件之方法中所執行的操作。
圖6A係一截面視圖,其中顯示欲依照本發明之一實施例來予以封裝之晶片。
圖6B係一截面視圖,其中顯示依照圖6A所示之本發明之一實施例之一變化型式之封裝晶片。
圖7A係一平面視圖,其中顯示依照本發明之一實施例之具有以一特定配置方式配置之外露的觸點之封裝晶片。
圖7B係一平面視圖,其中顯示具有依照圖7A所示之配置之一變化型式來配置之外露的觸點之封裝晶片。
圖8A、8B及8C係平面視圖,其中顯示於其上具有一特定配置及結構之支撐壁結構之一裝置晶圓之一部分。
圖9係一部分截面視圖,其中顯示在切割及組合裝置晶圓及罩蓋晶圓以形成個別的有蓋晶片的階段。
圖10A及10B係部分截面視圖,其中顯示依照本發明之一特定實施例用以切割一經組合的裝置晶圓及罩蓋晶圓的操作。
圖11A-11D係截面視圖,其中顯示依照本發明之一實施例製造封裝晶片的製程。
圖11E係一截面視圖,其中顯示依本發明之一實施例在一切割操作期間施加一流體至一鋸片的截面視圖。
圖12A、12B、13及14A係部分截面視圖,其中顯示依照本發明之各個實施例所執行的切割操作。
圖14B-14E係部分截面視圖,其中顯示依照本發明之一實施例所執行的切割操作中的階段。
圖15A係一平面視圖,其中顯示依照本發明之一實施例具有修圓邊緣之一封裝晶片。
圖15B係一截面視圖,其中顯示依照本發明之一實施例的總成,該總成包括一經由一支撐板而附接至一電路板之封裝晶片。
圖16係一斷面截面視圖,其中顯示依照本發明之一實施例將一焊線附接至一封裝晶片的方法。
圖17A係一平面視圖,其中顯示依照本發明之一實施例而設置在一封裝晶片上的觸點。
圖17B係一平面視圖,其中顯示依照本發明之一特定實施例之封裝晶片。
圖17C係一截面視圖,其中顯示依照本發明之一實施例的總成,該總成包括一透鏡轉臺及一封裝晶片。
圖17D及17E係斷面平面視圖,其中顯示依照本發明之實施例之一晶片的背面,在該背面上具有凹溝。
圖17F係一對應於圖17D及17E之平面圖的截面視圖。
圖18A係一截面視圖,其中顯示藉由一放置工具來搬運一晶片。
圖18B係一平面視圖,其中顯示在一用於一影像感測器之晶片上之一預期位置與一實際位置之間可能的失準。
圖18C係一對應於圖18B的截面視圖。
圖18D係另一截面視圖,其中顯示一晶片之錯誤放置的另一形式。
圖18E係一截面視圖,其中顯示依照本發明之一實施例的方法利用一真空杆來放置一有蓋晶片。
圖18F係一截面視圖,其中顯示依照本發明之一實施例的方法將一有蓋晶片放置在一電路板上。
圖18G係一截面視圖,其中顯示依照本發明之一實施例的總成,該總成包括一有蓋晶片及一電路板。
圖19係一部分截面視圖,其中顯示依照本發明之一實施例之切割操作。
圖20係一部分截面視圖,其中顯示依照本發明之一實施例之切割操作。
圖21A至21D係部分截面視圖,其中顯示依照本發明之一實施例在一製造有蓋晶片的方法中的階段。
圖22A至22E係部分截面視圖,其中顯示依照本發明之一實施例在一製造有蓋晶片的方法中的階段。
圖23A至23C係截面視圖,其中顯示依照本發明之各個實施例的有蓋晶片。
圖24A至24C係截面視圖,其中顯示依照本發明之各個實施例的有蓋晶片。
圖25係依照對應於各別顯示在圖23A-C、24A-24C中之實施例中的有蓋晶片之一有蓋晶片的平面視圖。
圖26A至26C係截面視圖,其中顯示依照本發明之各個實施例的有蓋晶片。
圖27A係一依照本發明之一實施例之有蓋晶片的平面視圖。
圖27B及27C係對應於圖27A所示之平面視圖的各種不同有蓋晶片之部分截面視圖。
圖28係一部分平面視圖,其中顯示依照本發明之實施例之用於製造有蓋晶片之黏膠支撐壁結構。
圖29A係一斷面部分截面視圖且圖29B係一對應的截面視圖,其中顯示依照本發明之一實施例的封裝晶片。
圖30係一依照本發明之一實施例之封裝晶片的平面視圖。
圖31係一部分截面視圖,其中顯示依照本發明之一特定實施例之封裝晶片。
圖32A至32D係部分截面視圖,其中顯示依照本發明之一實施例在製造封裝晶片時的階段。
圖32E及32F係斷面部分截面視圖,其中顯示依照本發明之一實施例的封裝晶片。
圖33A、33B及33C係斷面部分截面視圖,其中顯示依照本發明之一實施例的封裝晶片。
圖34係一斷面截面視圖,其中顯示依照本發明之一實施例包括在一封裝晶片中之罩蓋元件的一結合表面。
圖35至36係部分截面視圖,其中顯示依照本發明之一實施例之製造封裝晶片的方法。
圖37A-37D係部分截面視圖,其中顯示依照本發明之一實施例用以製造使用在一封裝晶片之方法中之一罩蓋晶圓之方法中的階段。
圖38係一部分截面視圖,其中顯示依照本發明之一實施例之封裝晶片。
圖39係一部分截面視圖,其中顯示依照本發明之一實施例之封裝晶片。
圖40係一部分截面視圖,其中顯示依照本發明之一實施例之封裝晶片。
圖41A及圖41B係部分平面視圖及對應的部分截面視圖,其中顯示依照本發明之一實施例在製造一封裝晶片中之階段。
圖42係一部分截面視圖,其中顯示製造之一後續階段。
圖43A及圖43B係部分平面視圖及對應的部分截面視圖,其中顯示依照本發明之一實施例在製造一封裝晶片中之另一階段。
圖44A及圖44B係部分平面視圖及對應的部分截面視圖,其中顯示依照本發明之一實施例在製造一封裝晶片中之另一階段。
圖45A及圖45B係部分平面視圖及對應的部分截面視圖,其中顯示依照本發明之一實施例在製造一封裝晶片中之另一階段。
圖46A及圖46B係部分平面視圖及對應的部分截面視圖,其中顯示依照本發明之一實施例在製造一封裝晶片中之另一階段。
圖47係一截面視圖,其中顯示依照本發明之一實施例的封裝晶片。
圖48係一截面視圖,其中顯示依照圖47所示之本發明之一實施例之一變化型式之封裝晶片。
圖49係一截面視圖,其中顯示依照本發明之一特定實施例之封裝晶片。
圖50係一通過圖51之線50-50所取的截面視圖,其中顯示依照本發明之一實施例的封裝晶片。
圖51係圖50所示之封裝晶片的對應平面視圖。
圖52係一截面視圖,其中顯示依照本發明之一特定實施例之封裝晶片。
14...裝置區域
18...外露的觸點
24...外表面
26...正表面
32...墊高壁
32p...部分
36...黏膠
40...罩蓋元件
112...單元
132...晶片
140...邊緣

Claims (17)

  1. 一種製造複數個有蓋微電子元件之方法,包含:(a)提供一罩蓋晶圓,其具有相對的外平坦表面及內平坦表面,及在垂直於該外平坦表面的一第一方向上延伸的一厚度,該罩蓋晶圓包括一第一部分,其基本上由介於該外平坦表面及內平坦表面之間的無機介電材料組成,該第一部分具有延伸穿過該罩蓋晶圓的該厚度的複數個第一開口,該罩蓋晶圓具有包括在該等第一開口中延伸的一聚合物材料的第二部分;(b)組合該罩蓋晶圓與一裝置晶圓,以使得該罩蓋晶圓的內平坦表面面對該裝置晶圓的一正表面,且該第二部分重疊在該裝置晶圓的該正表面的複數個觸點;(c)在步驟(b)之後,自該罩蓋晶圓的該等第二部分移除至少一些該聚合物材料,以形成延伸穿過該罩蓋晶圓之該厚度的第二開口,其中該裝置晶圓的該等觸點藉由該等第二開口外露;及(d)沿著複數個切割道來切割該裝置晶圓,使其成為複數個有蓋微電子元件。
  2. 如請求項1之方法,其中步驟(c)被實現以使該等第二開口成錐狀。
  3. 如請求項2之方法,其中步驟(C)包含將該罩蓋晶圓切割成複數個罩蓋元件以移除重疊於觸點之該罩蓋晶圓之部分,該等觸點係關聯於至少兩個鄰近微電子元件且位於相鄰於該裝置晶圓之該等切割道的該裝置晶圓之一正面 處,該等罩蓋元件的每一者其面對該裝置晶圓的一內表面係寬於該罩蓋元件之一外表面,以使得形成於該等罩蓋元件之該外表面與該內表面之間的邊緣係呈斜坡狀,且該等邊緣允許一焊線結合工具之一毛細管尖端相較於具有非成斜坡狀邊緣的罩蓋元件較近地進入於其中;及沿該等切割道切割該裝置晶圓的該步驟提供該複數個有蓋微電子元件。
  4. 如請求項1之方法,其中組合該罩蓋晶圓與該裝置晶圓之該步驟(a)包括施加一黏膠至該罩蓋晶圓或該裝置晶圓之至少一者且藉由該黏膠來將該罩蓋晶圓附接至該裝置晶圓。
  5. 如請求項4之方法,其中該黏膠經施加以重疊於該裝置晶圓之該等觸點,該方法進一步包含在切割該罩蓋晶圓之該步驟(b)之後移除重疊於該等觸點之該黏膠的部分。
  6. 如請求項2之方法,其中該罩蓋元件之該等邊緣以與一相對於該等罩蓋元件之該外表面的一法線方向成一特定角度而呈斜坡狀。
  7. 如請求項6之方法,其中組合該罩蓋晶圓與該裝置晶圓之該步驟包括將該罩蓋晶圓之一內表面支撐於該裝置晶圓之一正表面上方。
  8. 如請求項7之方法,其中該等觸點被設置在相鄰於該等切割道之觸點區域中,該裝置晶圓進一步包括被設置在該等觸點區域之間的裝置區域,該裝置區域包含微電子裝置,且將該罩蓋晶圓之該內表面支撐於該裝置晶圓之該 正表面上方的步驟包括在該裝置晶圓之該正表面與該罩蓋晶圓之該內表面之間提供長形結構。
  9. 如請求項8之方法,其中該長形結構包括將該等觸點區域之至少某些區域與該等裝置區域隔開之壁。
  10. 如請求項1之方法,其中組合該罩蓋晶圓與該裝置晶圓之該步驟(a)進一步包括將一第一介電層附接至該裝置晶圓之正面以及將一第二介電層附接至該罩蓋晶圓之該內表面,且藉由一結合該第一介電層至該第二介電層之黏膠來將該罩蓋晶圓結合至該裝置晶圓。
  11. 如請求項10之方法,其中該黏膠係一在將該第一介電層結合至該第二介電層之前被施加至該第二介電層之一外露表面的可流動黏膠。
  12. 如請求項1之方法,其中該無機介電材料為玻璃。
  13. 如請求項1之方法,其中該裝置晶圓的第一及第二個別鄰近微電子元件之第一列及第二列觸點係鄰近於彼此配置,且係藉由切割道的其中之一而彼此分離,及步驟(C)係被實現以使得該第一列及第二列觸點藉由該等第二開口的其中之一而外露。
  14. 如請求項1之方法,其中步驟(C)係被實現以形成延伸穿過該罩蓋晶圓的該厚度的通道,每一通道在該外平坦表面處較在該內平坦表面處為寬,以使得在該罩蓋晶圓的該外平坦表面及內平坦表面之間延伸的邊緣表面呈斜坡狀。
  15. 如請求項1之方法,其中該有蓋微電子元件進一步包含安 裝在該微電子元件之背面下的一支撐板,該支撐板位在相鄰於該等周圍邊緣之至少一者之該背面的至少一部分的下方。
  16. 如請求項14之方法,其中該等罩蓋元件之邊緣表面在相關於該等罩蓋元件之該外表面的一法線方向上,以一特定角度呈斜坡狀。
  17. 如請求項14之方法,其中該等罩蓋元件之邊緣表面相關於該法線方向以大約20度的一角度呈斜坡狀。
TW096102489A 2006-01-23 2007-01-23 有蓋晶片之晶圓級封裝 TWI387062B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US76117106P 2006-01-23 2006-01-23
US77508606P 2006-02-21 2006-02-21
US11/655,739 US20070190747A1 (en) 2006-01-23 2007-01-19 Wafer level packaging to lidded chips

Publications (2)

Publication Number Publication Date
TW200737431A TW200737431A (en) 2007-10-01
TWI387062B true TWI387062B (zh) 2013-02-21

Family

ID=38169522

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096102489A TWI387062B (zh) 2006-01-23 2007-01-23 有蓋晶片之晶圓級封裝

Country Status (3)

Country Link
US (1) US20070190747A1 (zh)
TW (1) TWI387062B (zh)
WO (1) WO2007087249A2 (zh)

Families Citing this family (179)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5592055B2 (ja) 2004-11-03 2014-09-17 テッセラ,インコーポレイテッド 積層パッケージングの改良
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
DE102006008793A1 (de) * 2006-02-24 2007-09-13 Osram Opto Semiconductors Gmbh Elektronisches Bauteil
TWI306296B (en) * 2006-04-06 2009-02-11 Siliconware Precision Industries Co Ltd Semiconductor device with a heat sink and method for fabricating the same
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
JP2008227233A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd 半導体デバイスの製造方法、光ピックアップモジュール、および半導体デバイス
US8053279B2 (en) * 2007-06-19 2011-11-08 Micron Technology, Inc. Methods and systems for imaging and cutting semiconductor wafers and other semiconductor workpieces
US7993977B2 (en) * 2007-07-02 2011-08-09 Micron Technology, Inc. Method of forming molded standoff structures on integrated circuit devices
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
WO2009020572A2 (en) 2007-08-03 2009-02-12 Tessera Technologies Hungary Kft. Stack packages using reconstituted wafers
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US7984999B2 (en) * 2007-10-17 2011-07-26 Xicato, Inc. Illumination device with light emitting diodes and moveable light adjustment member
US20090121300A1 (en) * 2007-11-14 2009-05-14 Micron Technology, Inc. Microelectronic imager packages and associated methods of packaging
DE102007058951B4 (de) * 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
US20090215216A1 (en) * 2008-02-21 2009-08-27 Impac Technology Co., Ltd. Packaging method of image sensing device
TWI372861B (en) * 2008-04-23 2012-09-21 Au Optronics Corp A substrate including check marks and a method of monitoring conductive glue on the substrate thereof
WO2009154761A1 (en) 2008-06-16 2009-12-23 Tessera Research Llc Stacking of wafer-level chip scale packages having edge contacts
US20100013041A1 (en) * 2008-07-15 2010-01-21 Micron Technology, Inc. Microelectronic imager packages with covers having non-planar surface features
KR101470530B1 (ko) * 2008-10-24 2014-12-08 삼성전자주식회사 일체화된 가드 링 패턴과 공정 모니터링 패턴을 포함하는 반도체 웨이퍼 및 반도체 소자
TWI446498B (zh) 2009-03-13 2014-07-21 Tessera Inc 具有延伸穿越銲墊之通孔的堆疊微電子總成
US8330224B2 (en) * 2009-09-18 2012-12-11 Meggitt (San Juan Capistrano), Inc. Integrated MEMS and ESD protection devices
US8551814B2 (en) * 2010-03-11 2013-10-08 Freescale Semiconductor, Inc. Method of fabricating a semiconductor device that limits damage to elements of the semiconductor device that are exposed during processing
US8695402B2 (en) * 2010-06-03 2014-04-15 Honeywell International Inc. Integrated IR source and acoustic detector for photoacoustic gas sensor
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
CN201781690U (zh) * 2010-07-21 2011-03-30 国基电子(上海)有限公司 电路板
US8624342B2 (en) 2010-11-05 2014-01-07 Invensas Corporation Rear-face illuminated solid state image sensors
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8308379B2 (en) 2010-12-01 2012-11-13 Digitaloptics Corporation Three-pole tilt control system for camera module
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
EP2481703B1 (en) * 2011-01-27 2020-07-01 Sensirion AG Sensor protection
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8552518B2 (en) 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US8546900B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8546951B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8604576B2 (en) 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
US9018725B2 (en) 2011-09-02 2015-04-28 Optiz, Inc. Stepped package for image sensor and method of making same
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US9052445B2 (en) * 2011-10-19 2015-06-09 Cisco Technology, Inc. Molded glass lid for wafer level packaging of opto-electronic assemblies
US8796800B2 (en) 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
WO2013076830A1 (ja) * 2011-11-22 2013-05-30 富士通株式会社 電子部品およびその製造方法
US8432011B1 (en) 2011-12-06 2013-04-30 Optiz, Inc. Wire bond interposer package for CMOS image sensor and method of making same
TWI488231B (zh) * 2012-01-18 2015-06-11 Xintec Inc 半導體封裝件及其製法與製作其系統
US8570669B2 (en) 2012-01-23 2013-10-29 Optiz, Inc Multi-layer polymer lens and method of making same
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8692344B2 (en) 2012-03-16 2014-04-08 Optiz, Inc Back side illuminated image sensor architecture, and method of making same
US9233511B2 (en) 2012-05-10 2016-01-12 Optiz, Inc. Method of making stamped multi-layer polymer lens
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
WO2014072837A2 (en) 2012-06-07 2014-05-15 DigitalOptics Corporation Europe Limited Mems fast focus camera module
US8980676B2 (en) 2012-06-25 2015-03-17 Raytheon Company Fabrication of window cavity cap structures in wafer level packaging
US8921759B2 (en) 2012-07-26 2014-12-30 Optiz, Inc. Integrated image sensor package with liquid crystal lens
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9001268B2 (en) 2012-08-10 2015-04-07 Nan Chang O-Film Optoelectronics Technology Ltd Auto-focus camera module with flexible printed circuit extension
US9007520B2 (en) 2012-08-10 2015-04-14 Nanchang O-Film Optoelectronics Technology Ltd Camera module with EMI shield
US9242602B2 (en) 2012-08-27 2016-01-26 Fotonation Limited Rearview imaging systems for vehicle
US8759930B2 (en) 2012-09-10 2014-06-24 Optiz, Inc. Low profile image sensor package
WO2014050422A1 (ja) 2012-09-27 2014-04-03 ローム株式会社 チップダイオードおよびその製造方法
US8736045B1 (en) * 2012-11-02 2014-05-27 Raytheon Company Integrated bondline spacers for wafer level packaged circuit devices
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9081264B2 (en) 2012-12-31 2015-07-14 Digitaloptics Corporation Auto-focus camera module with MEMS capacitance estimator
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
CN104037135B (zh) * 2013-03-07 2017-09-22 精材科技股份有限公司 晶片封装体及其形成方法
US9190443B2 (en) 2013-03-12 2015-11-17 Optiz Inc. Low profile image sensor
US9219091B2 (en) 2013-03-12 2015-12-22 Optiz, Inc. Low profile sensor module and method of making same
US9142695B2 (en) 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
CN103341692A (zh) * 2013-06-26 2013-10-09 京东方科技集团股份有限公司 切割不规则图形基板的方法和显示装置
GB2516079A (en) * 2013-07-10 2015-01-14 Melexis Technologies Nv Method for hermetically sealing with reduced stress
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9560781B2 (en) * 2013-07-19 2017-01-31 Materion Corporation Metal cap assembly for optical communications
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US9496247B2 (en) 2013-08-26 2016-11-15 Optiz, Inc. Integrated camera module and method of making same
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9461190B2 (en) 2013-09-24 2016-10-04 Optiz, Inc. Low profile sensor package with cooling feature and method of making same
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
US9667900B2 (en) 2013-12-09 2017-05-30 Optiz, Inc. Three dimensional system-on-chip image sensor package
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9726859B1 (en) 2014-03-16 2017-08-08 Navitar Industries, Llc Optical assembly for a wide field of view camera with low TV distortion
US9995910B1 (en) 2014-03-16 2018-06-12 Navitar Industries, Llc Optical assembly for a compact wide field of view digital camera with high MTF
US10139595B1 (en) 2014-03-16 2018-11-27 Navitar Industries, Llc Optical assembly for a compact wide field of view digital camera with low first lens diameter to image diagonal ratio
US9494772B1 (en) 2014-03-16 2016-11-15 Hyperion Development, LLC Optical assembly for a wide field of view point action camera with low field curvature
US10545314B1 (en) 2014-03-16 2020-01-28 Navitar Industries, Llc Optical assembly for a compact wide field of view digital camera with low lateral chromatic aberration
US9091843B1 (en) 2014-03-16 2015-07-28 Hyperion Development, LLC Optical assembly for a wide field of view point action camera with low track length to focal length ratio
US9316808B1 (en) 2014-03-16 2016-04-19 Hyperion Development, LLC Optical assembly for a wide field of view point action camera with a low sag aspheric lens element
US9316820B1 (en) 2014-03-16 2016-04-19 Hyperion Development, LLC Optical assembly for a wide field of view point action camera with low astigmatism
US10386604B1 (en) 2014-03-16 2019-08-20 Navitar Industries, Llc Compact wide field of view digital camera with stray light impact suppression
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9985063B2 (en) 2014-04-22 2018-05-29 Optiz, Inc. Imaging device with photo detectors and color filters arranged by color transmission characteristics and absorption coefficients
US9524917B2 (en) 2014-04-23 2016-12-20 Optiz, Inc. Chip level heat dissipation using silicon
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
US9824951B2 (en) 2014-09-12 2017-11-21 Qorvo Us, Inc. Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US9530709B2 (en) 2014-11-03 2016-12-27 Qorvo Us, Inc. Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
JP6376524B2 (ja) * 2015-06-19 2018-08-22 株式会社村田製作所 ウエハレベルパッケージ及びウエハレベルチップサイズパッケージ
US9443782B1 (en) * 2015-08-11 2016-09-13 Freescale Semiconductor, Inc. Method of bond pad protection during wafer processing
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
JP2017168531A (ja) * 2016-03-14 2017-09-21 株式会社リコー 固体撮像装置及び固体撮像装置の製造方法
JP6669893B2 (ja) * 2016-04-29 2020-03-18 フィニサー コーポレイション ガラスアセンブリ上の接合チップ
US10090262B2 (en) 2016-05-09 2018-10-02 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US10551596B2 (en) 2016-06-29 2020-02-04 Ams Sensors Singapore Pte. Ltd. Optical and optoelectronic assemblies including micro-spacers, and methods of manufacturing the same
US10079196B2 (en) 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
CN109844938B (zh) 2016-08-12 2023-07-18 Qorvo美国公司 具有增强性能的晶片级封装
US10486965B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
JP7035014B2 (ja) 2016-08-12 2022-03-14 コーボ ユーエス,インコーポレイティド 性能が強化されたウェハレベルパッケージ
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
JP2018160763A (ja) * 2017-03-22 2018-10-11 オリンパス株式会社 撮像モジュール、内視鏡、および、撮像モジュールの製造方法
US10755992B2 (en) 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10340306B1 (en) * 2018-02-08 2019-07-02 Semiconductor Components Industries, Llc Semiconductor package with chamfered corners and related methods
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
CN110650267A (zh) * 2018-06-26 2020-01-03 三赢科技(深圳)有限公司 感光芯片封装模组及其形成方法
JP7266914B2 (ja) * 2018-09-26 2023-05-01 Ignite株式会社 Memsパッケージ
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11049894B2 (en) * 2018-11-07 2021-06-29 Omnivision Technologies, Inc. Solder mask dam design
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
CN111377391B (zh) * 2018-12-27 2023-08-25 中芯集成电路(宁波)有限公司上海分公司 Mems封装结构及其制作方法
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
EP3915135A1 (en) 2019-01-23 2021-12-01 Qorvo US, Inc. Rf semiconductor device and manufacturing method thereof
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
CN110155934A (zh) 2019-04-22 2019-08-23 武汉衍熙微器件有限公司 一种mems器件及其制作方法
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11408589B2 (en) 2019-12-05 2022-08-09 Optiz, Inc. Monolithic multi-focus light source device
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
CN111081562A (zh) * 2019-12-25 2020-04-28 中芯集成电路(宁波)有限公司 芯片的封装方法及芯片封装结构
TWI721837B (zh) * 2020-03-26 2021-03-11 勝麗國際股份有限公司 感測器封裝結構
CN111613529B (zh) * 2020-05-27 2023-05-23 华天慧创科技(西安)有限公司 一种晶圆的封装工艺
CN114388721B (zh) * 2021-12-31 2023-12-12 昆山梦显电子科技有限公司 一种硅基oled显示基板
CN116377548B (zh) * 2023-06-02 2023-08-22 苏州尊恒半导体科技有限公司 一种晶圆均匀电镀设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0609062A1 (en) * 1993-01-27 1994-08-03 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
US5824569A (en) * 1992-07-15 1998-10-20 Micron Technology, Inc. Semiconductor device having ball-bonded pads
US20050085016A1 (en) * 2003-09-26 2005-04-21 Tessera, Inc. Structure and method of making capped chips using sacrificial layer

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2507956A (en) * 1947-11-01 1950-05-16 Lithographic Technical Foundat Process of coating aluminum
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
GB1597712A (en) * 1977-01-17 1981-09-09 Plessey Co Ltd Display devices
US4806106A (en) * 1987-04-09 1989-02-21 Hewlett-Packard Company Interconnect lead frame for thermal ink jet printhead and methods of manufacture
US4797179A (en) * 1987-06-09 1989-01-10 Lytel Corporation Fabrication of integral lenses on LED devices
US4825184A (en) * 1987-07-06 1989-04-25 The Boeing Company Current controlled inductor
US4984358A (en) * 1989-03-10 1991-01-15 Microelectronics And Computer Technology Corporation Method of assembling stacks of integrated circuit dies
US5104820A (en) * 1989-07-07 1992-04-14 Irvine Sensors Corporation Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
FR2658951B1 (fr) * 1990-02-23 1992-05-07 Bonis Maurice Procede de fabrication d'un circuit integre pour filiere analogique rapide utilisant des lignes d'interconnexions locales en siliciure.
JPH0448674A (ja) * 1990-06-14 1992-02-18 Rohm Co Ltd 半導体レーザ
US5220838A (en) * 1991-03-28 1993-06-22 The Foxboro Company Overpressure-protected, differential pressure sensor and method of making the same
US5198963A (en) * 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JP2721093B2 (ja) * 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置
US6054756A (en) * 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
JP2518508B2 (ja) * 1993-04-14 1996-07-24 日本電気株式会社 半導体装置
US5398863A (en) * 1993-07-23 1995-03-21 Tessera, Inc. Shaped lead structure and method
US5390844A (en) * 1993-07-23 1995-02-21 Tessera, Inc. Semiconductor inner lead bonding tool
CA2179052C (en) * 1993-12-13 2001-02-13 Robert E. Higashi Integrated silicon vacuum micropackage for infrared devices
US5541449A (en) * 1994-03-11 1996-07-30 The Panda Project Semiconductor chip carrier affording a high-density external interface
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
US5500540A (en) * 1994-04-15 1996-03-19 Photonics Research Incorporated Wafer scale optoelectronic package
US5486720A (en) * 1994-05-26 1996-01-23 Analog Devices, Inc. EMF shielding of an integrated circuit package
US5891761A (en) * 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US5706174A (en) * 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US5491302A (en) * 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US6169328B1 (en) * 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
DE69523010T2 (de) * 1994-10-04 2002-07-04 Nec Corp., Tokio/Tokyo Mittels automatischer Bandmontage hergestelltes Halbleitergehäuse
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
US5612570A (en) * 1995-04-13 1997-03-18 Dense-Pac Microsystems, Inc. Chip stack and method of making same
US5610431A (en) * 1995-05-12 1997-03-11 The Charles Stark Draper Laboratory, Inc. Covers for micromechanical sensors and other semiconductor devices
JP3613838B2 (ja) * 1995-05-18 2005-01-26 株式会社デンソー 半導体装置の製造方法
KR0151258B1 (ko) * 1995-06-22 1998-10-01 문정환 씨씨디 영상센서 및 그 제조방법
US6229427B1 (en) * 1995-07-13 2001-05-08 Kulite Semiconductor Products Inc. Covered sealed pressure transducers and method for making same
US5872697A (en) * 1996-02-13 1999-02-16 International Business Machines Corporation Integrated circuit having integral decoupling capacitor
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
JP3584635B2 (ja) * 1996-10-04 2004-11-04 株式会社デンソー 半導体装置及びその製造方法
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5857858A (en) * 1996-12-23 1999-01-12 General Electric Company Demountable and repairable low pitch interconnect for stacked multichip modules
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US5892417A (en) * 1996-12-27 1999-04-06 Motorola Inc. Saw device package and method
US5895972A (en) * 1996-12-31 1999-04-20 Intel Corporation Method and apparatus for cooling the backside of a semiconductor device using an infrared transparent heat slug
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
EP0860876A3 (de) * 1997-02-21 1999-09-22 DaimlerChrysler AG Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
US6049972A (en) * 1997-03-04 2000-04-18 Tessera, Inc. Universal unit strip/carrier frame assembly and methods
US6037659A (en) * 1997-04-28 2000-03-14 Hewlett-Packard Company Composite thermal interface pad
US6049470A (en) * 1997-05-30 2000-04-11 Dalsa, Inc. Package with reticulated bond shelf
US5869894A (en) * 1997-07-18 1999-02-09 Lucent Technologies Inc. RF IC package
US5886393A (en) * 1997-11-07 1999-03-23 National Semiconductor Corporation Bonding wire inductor for use in an integrated circuit package and method
US5869353A (en) * 1997-11-17 1999-02-09 Dense-Pac Microsystems, Inc. Modular panel stacking process
US6011330A (en) * 1997-12-18 2000-01-04 Sarnoff Corporation Miniature power supply
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Tdk株式会社 チップ素子及びチップ素子の製造方法
US6982475B1 (en) * 1998-03-20 2006-01-03 Mcsp, Llc Hermetic wafer scale integrated circuit structure
TW398003B (en) * 1998-06-25 2000-07-11 Koninkl Philips Electronics Nv Electron tube comprising a semiconductor cathode
US6100113A (en) * 1998-07-13 2000-08-08 Institute Of Microelectronics Very thin multi-chip-package and method of mass producing the same
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6366629B1 (en) * 1998-11-03 2002-04-02 Tektronix, Inc. Method of estimating timing phase and rate offsets in digital data
US6310386B1 (en) * 1998-12-17 2001-10-30 Philips Electronics North America Corp. High performance chip/package inductor integration
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
US6194774B1 (en) * 1999-03-10 2001-02-27 Samsung Electronics Co., Ltd. Inductor including bonding wires
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
FR2791811B1 (fr) * 1999-03-31 2002-06-14 Sofradir Composant electrique ou electronique encapsule de maniere etanche
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
KR100298828B1 (ko) * 1999-07-12 2001-11-01 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US6326689B1 (en) * 1999-07-26 2001-12-04 Stmicroelectronics, Inc. Backside contact for touchchip
US6570251B1 (en) * 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
DE19962231A1 (de) * 1999-12-22 2001-07-12 Infineon Technologies Ag Verfahren zur Herstellung mikromechanischer Strukturen
US6521477B1 (en) * 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
US6656768B2 (en) * 2001-02-08 2003-12-02 Texas Instruments Incorporated Flip-chip assembly of protected micromechanical devices
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6214644B1 (en) * 2000-06-30 2001-04-10 Amkor Technology, Inc. Flip-chip micromachine package fabrication method
US6710456B1 (en) * 2000-08-31 2004-03-23 Micron Technology, Inc. Composite interposer for BGA packages
US6342406B1 (en) * 2000-11-15 2002-01-29 Amkor Technology, Inc. Flip chip on glass image sensor package fabrication method
US6849916B1 (en) * 2000-11-15 2005-02-01 Amkor Technology, Inc. Flip chip on glass sensor package
TW454287B (en) * 2000-12-06 2001-09-11 Siliconware Precision Industries Co Ltd Multi-media chip package and its manufacture
US6550664B2 (en) * 2000-12-09 2003-04-22 Agilent Technologies, Inc. Mounting film bulk acoustic resonators in microwave packages using flip chip bonding technology
US6717254B2 (en) * 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US6660642B2 (en) * 2001-07-25 2003-12-09 Chartered Semiconductor Manufacturing Ltd. Toxic residual gas removal by non-reactive ion sputtering
US6906395B2 (en) * 2001-08-24 2005-06-14 Honeywell International, Inc. Hermetically sealed silicon micro-machined electromechanical system (MEMS) device having diffused conductors
SG102637A1 (en) * 2001-09-10 2004-03-26 Micron Technology Inc Bow control in an electronic package
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
CN1582486A (zh) * 2001-12-25 2005-02-16 株式会社日立制作所 半导体器件及其制造方法
US6713856B2 (en) * 2002-09-03 2004-03-30 Ultratera Corporation Stacked chip package with enhanced thermal conductivity
AU2003263417A1 (en) * 2002-09-17 2004-04-08 Koninklijke Philips Electronics N.V. Camera device, method of manufacturing a camera device, wafer scale package
US7033664B2 (en) * 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US6949449B2 (en) * 2003-07-11 2005-09-27 Electro Scientific Industries, Inc. Method of forming a scribe line on a ceramic substrate
US6995462B2 (en) * 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
US20060081983A1 (en) * 2004-10-14 2006-04-20 Giles Humpston Wafer level microelectronic packaging with double isolation
US7485956B2 (en) * 2005-08-16 2009-02-03 Tessera, Inc. Microelectronic package optionally having differing cover and device thermal expansivities

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824569A (en) * 1992-07-15 1998-10-20 Micron Technology, Inc. Semiconductor device having ball-bonded pads
EP0609062A1 (en) * 1993-01-27 1994-08-03 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
US20050085016A1 (en) * 2003-09-26 2005-04-21 Tessera, Inc. Structure and method of making capped chips using sacrificial layer

Also Published As

Publication number Publication date
WO2007087249A2 (en) 2007-08-02
TW200737431A (en) 2007-10-01
US20070190747A1 (en) 2007-08-16
WO2007087249A3 (en) 2007-12-27

Similar Documents

Publication Publication Date Title
TWI387062B (zh) 有蓋晶片之晶圓級封裝
US7936062B2 (en) Wafer level chip packaging
JP3660294B2 (ja) 半導体装置の製造方法
US20080029879A1 (en) Structure and method of making lidded chips
US7645628B2 (en) Method and system for fabricating semiconductor components with lens structures and lens support structures
KR100687069B1 (ko) 보호판이 부착된 이미지 센서 칩과 그의 제조 방법
TWI380381B (zh)
TWI306291B (en) Semiconductor device and manufacturing method of the same
JP3825753B2 (ja) 半導体装置の製造方法
JP4057399B2 (ja) 微細孔への金属充填方法
JP4757398B2 (ja) 半導体装置の製造方法
KR100693664B1 (ko) Wl-csp용 충전 페이스트 구조물 및 프로세스
US20060180887A1 (en) Semiconductor device and production method thereof
JP5145593B2 (ja) 重ねられた要素から成る微細構造の集合的な製作方法
JP2004248243A (ja) 電子部品およびその製造方法
JP2006128625A (ja) 半導体装置及びその製造方法
KR101317983B1 (ko) 고체 촬상 장치를 절단하는 방법
JP2005514846A (ja) 構造高の小さいカプセル化された構成素子およびその製造方法
CN105244341A (zh) 半导体器件的fowlp封装结构及制作方法
CN101752273B (zh) 半导体器件的制造方法
JP2007288025A (ja) 固体撮像装置およびその製造方法
JPH09293753A (ja) 電気回路部品及び電気回路部品の製造方法及び導電ボール及び導電接続部材及び導電接続部材の製造方法
JPH09293754A (ja) 電気回路部品及び電気回路部品の製造方法及び導電ボール及び導電接続部材及び導電接続部材の製造方法
JPH065701A (ja) 半導体装置の製造方法
JP2006100587A (ja) 固体撮像装置の製造方法