TWI488231B - 半導體封裝件及其製法與製作其系統 - Google Patents

半導體封裝件及其製法與製作其系統 Download PDF

Info

Publication number
TWI488231B
TWI488231B TW102100676A TW102100676A TWI488231B TW I488231 B TWI488231 B TW I488231B TW 102100676 A TW102100676 A TW 102100676A TW 102100676 A TW102100676 A TW 102100676A TW I488231 B TWI488231 B TW I488231B
Authority
TW
Taiwan
Prior art keywords
wafer
protective layer
semiconductor package
substrate
fabricating
Prior art date
Application number
TW102100676A
Other languages
English (en)
Other versions
TW201332003A (zh
Inventor
Yu Lung Huang
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201332003A publication Critical patent/TW201332003A/zh
Application granted granted Critical
Publication of TWI488231B publication Critical patent/TWI488231B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00896—Temporary protection during separation into individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/5317—Laminated device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Description

半導體封裝件及其製法與製作其系統
本發明係有關一種半導體封裝件，尤係關於一種半導體封裝件及其製法與製作其系統。
隨著電子產業的蓬勃發展，電子產品之功能需求隨之增加，而為滿足多功能之使用需求，電子產品中之電路板上則需佈設多樣功能之半導體封裝件與電子元件。然而，半導體封裝件與電子元件之數量增加，勢必增加電路板之佈設空間，因而增加電子產品之體積，導致電子產品無法滿足微小化的需求。因此，為了滿足微小化的需求，習知技術係提高整合度，亦即將半導體封裝件整合電子元件以成為微機電系統(Micro Electro Mechanical System,MEMS)封裝件，不僅可減少電路板之佈設空間而減少電子產品之體積，且能維持多功能之需求。
第1A至1B圖係為習知半導體封裝件1之製法。如第1A圖所示，係於一具有電性連接墊100之基板10上設置一第一晶圓11，並將一第二晶圓12結合於該第一晶圓11 上，再於該第二晶圓12上形成通孔12a。接著，形成膠層13於該第二晶圓12上，以封蓋該通孔12a。如第1B圖所示，藉由刀具(圖未示)沿切割線L(如第1A圖所示)切割移除該膠層13與第二晶圓12，以外露該電性連接墊100。在後續製程中，乃先固化該膠層13以移除該膠層13，再將電子元件(圖未示)置納於該通孔12a中，且該電性連接墊100並以打線方式電性連接其他電子裝置(圖未示)。
惟，上述習知切割製程中，該刀具必需切經膠層13，往往會因該膠層13黏著於刀具上而造成切具於切割時之阻力，因而不利於切割，且於切割後，該刀具上往往會殘留膠材，導致刀具不易清理，亦使刀具容易損壞。
再者，因該膠層13具有黏性，故於切割製程完成後，難以清除落於該電性連接墊100上之膠層13之餘屑13a，導致該電性連接墊100之電性易受影響。
因此，如何克服上述習知技術中之種種問題，實已成目前亟欲解決的課題。
為克服上述習知技術之問題，本發明遂提供一種半導體封裝件之製法，係先將該第二晶圓預開口區上之保護層進行脆化，再切割移除該經脆化之保護層。因經脆化之保護層不具黏性，故於切割進行中，能減少膠材造成之阻力，且於切割後膠材不會殘留於刀具上。
再者，因該保護層不具黏性，故於切割製程後，易於 清除落於該電性連接墊上之保護層上之餘屑。
本發明復提供一種製作半導體封裝件之系統，係包括：承載半導體封裝件之承載裝置、用以形成保護層之封模裝置、用以對保護層進行脆化之脆化裝置、以及用以沿預開口區進行切割之切割裝置。
本發明亦提供一種半導體封裝件，係包括：具有電性連接墊之基板、設於該基板上之第一晶片、設於該第一晶片上之第二晶片、形成於該第二晶片鄰近側邊之第一保護層、以及形成於該第二晶片上並連接該第一保護層之第二保護層，且該第一保護層之脆性大於該第二保護層之脆性。
1,2‧‧‧半導體封裝件
10,20‧‧‧基板
100,200‧‧‧電性連接墊
11,21‧‧‧第一晶圓
12,22‧‧‧第二晶圓
12a,22a‧‧‧通孔
13‧‧‧膠層
13a‧‧‧餘屑
21’‧‧‧第一晶片
21a‧‧‧第一開口
210‧‧‧止蝕層
211‧‧‧陀螺儀
212‧‧‧凸塊
22’‧‧‧第二晶片
22c‧‧‧側面
220‧‧‧第二開口
23‧‧‧保護層
23a‧‧‧第一保護層
23b‧‧‧第二保護層
230‧‧‧第三開口
S31‧‧‧承載裝置
S32‧‧‧成孔裝置
S33‧‧‧封模裝置
S34‧‧‧脆化裝置
S35‧‧‧切割裝置
A‧‧‧預開口區
W‧‧‧置晶區
L‧‧‧切割線
第1A至1B圖係為習知半導體封裝件之製法之剖面示意圖；第2A至2D圖係為本發明半導體封裝件之製法之剖面示意圖；以及第3圖係為本發明製作半導體封裝件之系統之示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定 條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“一”、“上”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
在本發明中，半導體封裝件可應用於，例如各種微機電系統(Micro Electro Mechanical System；MEMS)，尤其是或利用電性或電容變化來測量的影像感測器。特別是可選擇使用晶圓級封裝(wafer scale package；WSP)製程對影像感測元件、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)或壓力感測器(process sensors)等半導體封裝件。
請參閱第2A至2D圖，係為本發明之半導體封裝件2之製法。
如第2A圖所示，提供表面上具有至少一電性連接墊200之一基板20，且於該基板20上藉由複數凸塊212設置一第一晶圓21，並於該第一晶圓21上形成一止蝕層210，以將一第二晶圓22結合於該止蝕層210上，該第二晶圓22上具有對應該電性連接墊200之預開口區A；再於該第二晶圓22之外露表面上蝕刻形成一通孔22a，令該第一晶圓21之部分表面外露出該通孔22a。
接著，形成保護層23於該第二晶圓22上，以封蓋該通孔22a。
於本實施例中，該基板20係為互補式金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor,CMOS)之晶圓結構，但該基板20之結構亦可為陶瓷線路板、金屬板等，並無特別限制。該第一晶圓21係電性連接該基板20，且該第一晶圓21上設有如陀螺儀211之電子元件，使該第一晶圓21具有微機電系統(MEMS)，而該第二晶圓22係作為覆蓋件。該保護層23之材質係為感光性膠材，例如紫外光硬化膠帶(UV tape)。
再者，該基板20、第一晶圓21與第二晶圓22形成堆疊晶圓組，且於各晶圓結構中，其內部線路係可依需求作設計，又該內部線路並非本案之技術特徵，故不詳述及圖示。另外，可選擇性地，於該第一晶圓21位於該電性連接墊200上方形成第一開口21a。
如第2B圖所示，藉由圖案化光阻(圖未示)，以光線(如紫外光)照射位於該預開口區A及其周圍上之保護層23，令該感光性膠材脆化，亦即固化膠材，俾作為第一保護層23a，而其餘之保護層23係作為第二保護層23b。
如第2C圖所示，移除該光阻之後，藉由刀具(圖未示)切割移除該預開口區A上之第一保護層23a材質與其下之第二晶圓22材質，以形成連通該第一開口21a之第二及第三開口220,230，令該電性連接墊200外露於該第一、第二及第三開口21a,220,230。
於本實施例中，藉由該第一開口21a之設計，以省去切割移除該第一晶圓21材質。
如第2D圖所示，進行切單製程。於經切單後之後續應用中，可先固化該第二保護層23b，再移除該第一及第二保護層23a,23b，以將電子元件(圖未示)收納於該通孔22a中，且該電性連接墊200可以如打線方式電性連接其他電子裝置(如電路板)。
本發明藉由先將預開口區A上之保護層23脆化，使該第一保護層23a不具黏性，以於切割移除該第一保護層23a時，該刀具因不會受到膠材之阻力而利於切割，且於切割後該刀具上不會殘留膠材。
再者，因該第一保護層23a不具黏性，故於切割製程後，易於清除落於該電性連接墊200上之第一保護層23a之餘屑，以確保該電性連接墊200之電性效果正常。
又，若藉由雷射切割移除該預開口區A上之第一保護層23a，亦可避免膠材掉落於該電性連接墊200上而導致難以清除該電性連接墊200之問題。
請參閱第3圖，藉由所述之製法，本發明亦提供一種製作半導體封裝件之系統，係包括：承載半導體封裝件2之承載裝置S31、用以形成通孔22a之成孔裝置S32、用以形成保護層23之封模裝置S33、用以對保護層23進行脆化之脆化裝置S34、以及用以進行切割之切割裝置S35。其中，該半導體封裝件2係於一具有電性連接墊200之基板20上依序設置第一晶圓21與第二晶圓22，且該第二晶圓 22上具有對應該電性連接墊200之預開口區A。
所述之成孔裝置S32係用以於該第二晶圓22上形成通孔22a。
所述之封模裝置S33係用以形成保護層23於該第二晶圓22上，以封蓋該通孔22a。
所述之脆化裝置S34係具有光源(圖未示)，以提供光線照射該預開口區A上之保護層23而進行脆化。
所述之切割裝置S35係可選用刀具式(圖未示)或雷射式(圖未示)，以沿該預開口區A進行切割，以移除經脆化之第一保護層23a、第二晶圓22材質與第一晶圓21材質而形成開口，令該電性連接墊200外露於該開口，再進行切單製程。
另外，本發明復提供一種半導體封裝件2，係包括：基板20、設於該基板20上之第一晶片21’、設於該第一晶片21’上之第二晶片22’、形成該第二晶片22’之部分表面上之第一與第二保護層23a,23b。
所述之基板20係為CMOS晶片結構，其表面具有置晶區W與位於該置晶區W外圍之電性連接墊200。
所述之第一晶片21’係藉由凸塊212設於該基板20之置晶區W上，且具有陀螺儀211。
所述之第二晶片22’，其一側面22c係對應該置晶區W，以外露該電性連接墊200，且該第二晶片22’具有通孔22a，以外露出部分之第一晶片21’。
所述之第一保護層23a係形成於該第二晶片22’之部 分表面上且延伸至鄰近該電性連接墊200之側面22c邊緣，又該第一保護層23a之材質係為脆性材質。
所述之第二保護層23b係形成於該第二晶片22’之部分表面上並連接該第一保護層23a，又該第二保護層23b之材質係為膠材，使該第一保護層23a之脆性大於該第二保護層23b之脆性。
綜上所述，本發明半導體封裝件及其製法與製作該半導體封裝件之系統，主要藉由脆化預開口區上之膠材，使其失去黏性，以利於後續切割，且避免損壞刀具。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧半導體封裝件
20‧‧‧基板
200‧‧‧電性連接墊
21’‧‧‧第一晶片
22’‧‧‧第二晶片
22c‧‧‧側面
23a‧‧‧第一保護層
23b‧‧‧第二保護層
W‧‧‧置晶區

Claims (18)

  1. 一種半導體封裝件，係包括：基板，係具有置晶區與位於該置晶區外圍之電性連接墊；第一晶片，係設於該基板之置晶區上；第二晶片，係設於該第一晶片上，且其側面對應該置晶區，以外露該電性連接墊；第一保護層，係形成於該第二晶片之部分表面上且延伸至鄰近該電性連接墊之側邊；以及第二保護層，係形成於該第二晶片之部分表面上並連接該第一保護層，且該第一保護層之脆性大於該第二保護層之脆性。
  2. 如申請專利範圍第1項所述之半導體封裝件，其中，該基板係為晶片結構。
  3. 如申請專利範圍第1項所述之半導體封裝件，其中，該第一晶片或第二晶片具有微機電系統。
  4. 如申請專利範圍第1項所述之半導體封裝件，其中，該第一晶片藉由凸塊設於該基板上。
  5. 如申請專利範圍第1項所述之半導體封裝件，其中，該第二晶片具有通孔，以外露出部分之該第一晶片。
  6. 如申請專利範圍第5項所述之半導體封裝件，其中，該第二保護層復封蓋該通孔。
  7. 如申請專利範圍第1項所述之半導體封裝件，其中，該第一保護層之材質係為脆性材質。
  8. 如申請專利範圍第1項所述之半導體封裝件，其中，該第二保護層之材質係為膠材。
  9. 一種半導體封裝件之製法，係包括：於一具有電性連接墊之基板上設置第一晶圓；於第一晶圓上堆疊第二晶圓，且該第二晶圓上具有對應該電性連接墊之預開口區；形成保護層於該第二晶圓上；脆化位於該預開口區上之保護層；以及依序移除該預開口區上之經脆化之保護層材質、第二晶圓材質與第一晶圓材質，以形成用以外露該電性連接墊之開口。
  10. 如申請專利範圍第9項所述之半導體封裝件之製法，其中，該基板係為晶圓結構。
  11. 如申請專利範圍第9項所述之半導體封裝件之製法，其中，該保護層之材質係為感光性材質。
  12. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該脆化製程係以光線照射該預開口區上之保護層而令該感光性材質脆化。
  13. 如申請專利範圍第9項所述之半導體封裝件之製法，其中，係藉由切割方式，移除該預開口區之第二晶圓材質與該經脆化之保護層材質。
  14. 如申請專利範圍第9項所述之半導體封裝件之製法，復包括先蝕刻該第二晶圓以形成通孔，再形成該保護層，以封蓋該通孔。
  15. 一種製作半導體封裝件之系統，係包括：承載裝置，係用以承載半導體封裝件，該半導體封裝件係於一具有電性連接墊之基板上依序設置第一晶圓與第二晶圓，且該第二晶圓上具有對應該電性連接墊之預開口區；封模裝置，係用以形成保護層於該第二晶圓上；脆化裝置，係用以脆化位於該預開口區上之保護層；以及切割裝置，係用以沿該預開口區切割該基板上之第一與第二晶圓，以依序移除該經脆化之保護層材質、部分第二晶圓與部分第一晶圓，以形成用以外露該電性連接墊之開口。
  16. 如申請專利範圍第15項所述之製作半導體封裝件之系統，其中，該脆化裝置係具有光源，以提供光線照射該預開口區上之保護層。
  17. 如申請專利範圍第15項所述之製作半導體封裝件之系統，其中，該切割裝置係為雷射式或刀具式切割裝置。
  18. 如申請專利範圍第15項所述之製作半導體封裝件之系統，復包括成孔裝置，係用以於該第二晶圓上形成通孔，再藉由該封模裝置形成該保護層，以封蓋該通孔。
TW102100676A 2012-01-18 2013-01-09 半導體封裝件及其製法與製作其系統 TWI488231B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261587829P 2012-01-18 2012-01-18

Publications (2)

Publication Number Publication Date
TW201332003A TW201332003A (zh) 2013-08-01
TWI488231B true TWI488231B (zh) 2015-06-11

Family

ID=48812170

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102100676A TWI488231B (zh) 2012-01-18 2013-01-09 半導體封裝件及其製法與製作其系統

Country Status (3)

Country Link
US (1) US20130193571A1 (zh)
CN (1) CN103213937B (zh)
TW (1) TWI488231B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907465B2 (en) * 2013-03-29 2014-12-09 Stmicroelectronics Pte Ltd Methods and devices for packaging integrated circuits
CN104743500B (zh) * 2013-12-27 2016-07-27 中芯国际集成电路制造(上海)有限公司 一种微机电系统及其制备方法
CN104925743A (zh) * 2014-03-21 2015-09-23 中芯国际集成电路制造(上海)有限公司 Mems半导体器件的形成方法
US10535572B2 (en) 2016-04-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Device arrangement structure assembly and test method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5238876A (en) * 1989-07-21 1993-08-24 Mitsubishi Denki Kabushiki Kaisha Method of dividing semiconductor wafer using ultraviolet sensitive tape
US5972154A (en) * 1995-06-28 1999-10-26 Sony Corporation Methods of dicing flat workpieces
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US20070287215A1 (en) * 2006-06-09 2007-12-13 Masaki Utsumi Method for fabricating semiconductor device
EP2048109A2 (en) * 2007-10-10 2009-04-15 Epson Toyocom Corporation Electronic device, electronic module, and methods for manufacturing the same
US20100075482A1 (en) * 2008-09-25 2010-03-25 Daryl Ross Koehl Bonded Wafer Assembly System and Method
TW201123405A (en) * 2009-11-30 2011-07-01 Xintec Inc Chip package and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836366B1 (en) * 2000-03-03 2004-12-28 Axsun Technologies, Inc. Integrated tunable fabry-perot filter and method of making same
KR100676493B1 (ko) * 2004-10-08 2007-02-01 디엔제이 클럽 인코 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법
JP2007266557A (ja) * 2006-03-30 2007-10-11 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5238876A (en) * 1989-07-21 1993-08-24 Mitsubishi Denki Kabushiki Kaisha Method of dividing semiconductor wafer using ultraviolet sensitive tape
US5972154A (en) * 1995-06-28 1999-10-26 Sony Corporation Methods of dicing flat workpieces
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US20070287215A1 (en) * 2006-06-09 2007-12-13 Masaki Utsumi Method for fabricating semiconductor device
EP2048109A2 (en) * 2007-10-10 2009-04-15 Epson Toyocom Corporation Electronic device, electronic module, and methods for manufacturing the same
US20100075482A1 (en) * 2008-09-25 2010-03-25 Daryl Ross Koehl Bonded Wafer Assembly System and Method
TW201123405A (en) * 2009-11-30 2011-07-01 Xintec Inc Chip package and manufacturing method thereof

Also Published As

Publication number Publication date
TW201332003A (zh) 2013-08-01
CN103213937A (zh) 2013-07-24
US20130193571A1 (en) 2013-08-01
CN103213937B (zh) 2016-05-25

Similar Documents

Publication Publication Date Title
TWI525758B (zh) 晶片封裝體及其製造方法
TWI534999B (zh) 影像感測晶片封裝體及其形成方法
TWI539538B (zh) 半導體裝置及其製造方法
US9153528B2 (en) Chip package and method for forming the same
TWI430415B (zh) 晶片封裝體及其製造方法
US20130341747A1 (en) Chip package and method for forming the same
TWI488231B (zh) 半導體封裝件及其製法與製作其系統
TW201306188A (zh) 晶片封裝體及其製造方法
WO2020094095A1 (zh) 超薄来料封装方法及封装结构
US20170110641A1 (en) Semiconductor package and manufacturing method thereof
TWI649856B (zh) 晶片封裝體與其製造方法
TW201301453A (zh) 晶片封裝體及其形成方法
US9419050B2 (en) Manufacturing method of semiconductor structure with protein tape
TWI489600B (zh) 半導體堆疊結構及其製法
TWI525763B (zh) 晶片封裝體及其形成方法
US9269837B2 (en) Chip package and method of manufacturing the same
US20100167498A1 (en) Substrate level bonding method and substrate level package
TWI473220B (zh) 半導體堆疊結構及其製法
TWI781885B (zh) 半導體封裝件之製法及其所用之載板與製法
TWI427779B (zh) 影像感測器封裝結構及其製造方法
TW201603131A (zh) 切割用載具及切割方法
US8552544B2 (en) Package structure