CN103213937B - 半导体封装件及其制法与制作系统 - Google Patents

半导体封装件及其制法与制作系统 Download PDF

Info

Publication number
CN103213937B
CN103213937B CN201310020015.XA CN201310020015A CN103213937B CN 103213937 B CN103213937 B CN 103213937B CN 201310020015 A CN201310020015 A CN 201310020015A CN 103213937 B CN103213937 B CN 103213937B
Authority
CN
China
Prior art keywords
protective layer
wafer
semiconductor package
chip
package part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310020015.XA
Other languages
English (en)
Other versions
CN103213937A (zh
Inventor
黄玉龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN103213937A publication Critical patent/CN103213937A/zh
Application granted granted Critical
Publication of CN103213937B publication Critical patent/CN103213937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00896—Temporary protection during separation into individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/5317—Laminated device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

一种半导体封装件及其制法与制作系统，该半导体封装件的制法通过先对晶圆预开口区上的胶层进行脆化，再沿该经脆化的胶层切割晶圆，以避免胶材粘着于刀具上。该半导体封装件的制法包括：于一具有电性连接垫的基板上设置第一晶圆；于该第一晶圆上堆栈第二晶圆，且该第二晶圆上具有对应该电性连接垫的预开口区；形成保护层于该第二晶圆上；脆化位于该预开口区上的保护层；以及移除该预开口区上的经脆化的保护层、该第二晶圆与该第一晶圆，以形成用以外露该电性连接垫的开口。

Description

半导体封装件及其制法与制作系统
技术领域
本发明涉及一种半导体封装件，尤指一种半导体封装件及其制法与制作系统。
背景技术
随着电子产业的蓬勃发展，电子产品的功能需求随之增加，而为满足多功能的使用需求，电子产品中的电路板上需布设多样功能的半导体封装件与电子组件。然而，半导体封装件与电子组件的数量增加，势必增加电路板的布设空间，因而增加电子产品的体积，导致电子产品无法满足微小化的需求。因此，为了满足微小化的需求，现有技术为提高整合度，也就是将半导体封装件整合电子组件以成为微机电系统(MicroElectroMechanicalSystem,MEMS)封装件，不仅可减少电路板的布设空间从而减少电子产品的体积，而且能维持多功能的需求。
图1A至图1B为现有半导体封装件1的制法。如图1A所示，其于一具有电性连接垫100的基板10上设置一第一晶圆11，并将一第二晶圆12结合于该第一晶圆11上，再于该第二晶圆12上形成通孔12a。接着，形成胶层13于该第二晶圆12上，以封盖该通孔12a。如图1B所示，通过刀具（图未示）沿切割线L（如图1A所示）切割移除该胶层13与第二晶圆12，以外露该电性连接垫100。在后续制程中，先固化该胶层13以移除该胶层13，再将电子组件（图未示）置纳于该通孔12a中，且该电性连接垫100并以打线方式电性连接其它电子装置（图未示）。
但，上述现有切割制程中，该刀具必需切经胶层13，往往会因该胶层13粘着于刀具上而造成刀具于切割时的阻力，因而不利于切割，且于切割后，该刀具上往往会残留胶材，导致刀具不易清理，也使刀具容易损坏。
此外，因该胶层13具有粘性，所以于切割制程完成后，难以清除落于该电性连接垫100上的胶层13的余屑13a，导致该电性连接垫100的电性易受影响。
因此，如何克服上述现有技术中的种种问题，实已成目前亟欲解决的课题。
发明内容
为克服上述现有技术的问题，本发明的主要目的在于提供一种半导体封装件及其制法与制作系统，可避免胶材粘着于刀具上。
本发明的半导体封装件的制法，包括：于一具有电性连接垫的基板上设置第一晶圆；于该第一晶圆上堆栈第二晶圆，且该第二晶圆上具有对应该电性连接垫的预开口区；形成保护层于该第二晶圆上；脆化位于该预开口区上的保护层；以及移除该预开口区上的经脆化的保护层、第二晶圆与第一晶圆，以形成用以外露该电性连接垫的开口。
此外，因该保护层不具有粘性，所以于切割制程后，易于清除落于该电性连接垫上的保护层上的余屑。
本发明还提供一种制作半导体封装件的系统，包括：承载装置，其用以承载半导体封装件，该半导体封装件于一具有电性连接垫的基板上依序设置第一晶圆与第二晶圆，且该第二晶圆上具有对应该电性连接垫的预开口区；封模装置，其用以形成保护层于该第二晶圆上；脆化装置，其用以脆化位于该预开口区上的保护层；以及切割装置，其用以沿该预开口区切割该基板上的第一与第二晶圆，以移除经脆化的保护层、部分第二晶圆与部分第一晶圆，以形成用以外露该电性连接垫的开口。
本发明还提供一种半导体封装件，包括：基板，其具有置晶区与位于该置晶区外围的电性连接垫；第一芯片，其设于该基板的置晶区上；第二芯片，其设于该第一芯片上，且其侧面对应该置晶区，以外露该电性连接垫；第一保护层，其形成于该第二芯片的部分表面上且延伸至邻近该电性连接垫的侧边；以及第二保护层，其形成于该第二芯片的部分表面上并连接该第一保护层，且该第一保护层的脆性大于该第二保护层的脆性。
附图说明
图1A至图1B为现有半导体封装件的制法的剖面示意图；
图2A至图2D为本发明半导体封装件的制法的剖面示意图；以及
图3为本发明制作半导体封装件的系统的示意图。
附图中符号的简单说明如下：
1,2：半导体封装件；10,20：基板；100,200：电性连接垫；11,21：第一晶圆；12,22：第二晶圆；12a,22a：通孔；13：胶层；13a：余屑；21’：第一芯片；21a：第一开口；210：止蚀层；211：陀螺仪；212：凸块；22’：第二芯片；22c：侧面；220：第二开口；23：保护层；23a：第一保护层；23b：第二保护层；230：第三开口；S31：承载装置；S32：成孔装置；S33：封模装置；S34：脆化装置；S35：切割装置；A：预开口区；W：置晶区；L：切割线。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具有技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容能涵盖的范围内。同时，本说明书中所引用的如“一”、“上”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
在本发明中，半导体封装件可应用于，例如各种微机电系统(MicroElectroMechanicalSystem;MEMS)，尤其是利用电性或电容变化来测量的影像传感器。特别是可选择使用晶圆级封装(waferscalepackage;WSP)制程对影像感测组件、射频组件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(microactuators)或压力传感器(processsensors)等半导体封装件。
请参阅图2A至图2D，其为本发明的半导体封装件2的制法。
如图2A所示，提供表面上具有至少一电性连接垫200的一基板20，且于该基板20上通过多个凸块212设置一第一晶圆21，并于该第一晶圆21上形成一止蚀层210，以将一第二晶圆22结合于该止蚀层210上，该第二晶圆22上具有对应该电性连接垫200的预开口区A；再于该第二晶圆22的外露表面上蚀刻形成一通孔22a，令该第一晶圆21的部分表面外露出该通孔22a。
接着，形成保护层23于该第二晶圆22上，以封盖该通孔22a。
于本实施例中，该基板20为互补式金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor,CMOS)的晶圆结构，但该基板20的结构也可为陶瓷线路板、金属板等，并无特别限制。该第一晶圆21电性连接该基板20，且该第一晶圆21上设有如陀螺仪211的电子组件，使该第一晶圆21具有微机电系统(MEMS)，而该第二晶圆22作为覆盖件。该保护层23的材质为感旋光性胶材，例如紫外光硬化胶带（UVtape）。
此外，该基板20、第一晶圆21与第二晶圆22形成堆栈晶圆组，且于各晶圆结构中，其内部线路可依需求作设计，又该内部线路并非本案的技术特征，所以不详述及图标。另外，可选择性地，于该第一晶圆21位于该电性连接垫200上方形成第一开口21a。
如图2B所示，通过图案化光阻（图未示），以光线（如紫外光）照射位于该预开口区A及其周围上的保护层23，令该感旋光性胶材脆化，也就是固化胶材，以作为第一保护层23a，而其余的保护层23作为第二保护层23b。
如图2C所示，移除该光阻之后，通过刀具（图未示）切割移除该预开口区A上的第一保护层23a与其下的第二晶圆22，以形成连通该第一开口21a的第二及第三开口220、230，令该电性连接垫200外露于该第一、第二及第三开口21a、220、230。
于本实施例中，通过该第一开口21a的设计，以省去切割移除该第一晶圆21。
如图2D所示，进行切割制程。于经切割后的后续应用中，可先固化该第二保护层23b，再移除该第一及第二保护层23a,23b，以将电子组件（图未示）收纳于该通孔22a中，且该电性连接垫200可以如打线方式电性连接其它电子装置（如电路板）。
本发明通过先将预开口区A上的保护层23脆化，使该第一保护层23a不具有粘性，以于切割移除该第一保护层23a时，该刀具因不会受到胶材的阻力而利于切割，且于切割后该刀具上不会残留胶材。
此外，因该第一保护层23a不具有粘性，所以于切割制程后，易于清除落于该电性连接垫200上的第一保护层23a的余屑，以确保该电性连接垫200的电性效果正常。
又，若通过激光切割移除该预开口区A上的第一保护层23a，也可避免胶材掉落于该电性连接垫200上而导致难以清除该电性连接垫200的问题。
请参阅图3，通过所述的制法，本发明还提供一种制作半导体封装件的系统，其包括：承载半导体封装件2的承载装置S31、用以形成通孔22a的成孔装置S32、用以形成保护层23的封模装置S33、用以对保护层23进行脆化的脆化装置S34、以及用以进行切割的切割装置S35。其中，该半导体封装件2通过于一具有电性连接垫200的基板20上依序设置第一晶圆21与第二晶圆22，且该第二晶圆22上具有对应该电性连接垫200的预开口区A。
所述的成孔装置S32用以于该第二晶圆22上形成通孔22a。
所述的封模装置S33用以形成保护层23于该第二晶圆22上，以封盖该通孔22a。
所述的脆化装置S34具有光源（图未示），以提供光线照射该预开口区A上的保护层23而进行脆化。
所述的切割装置S35可选用刀具式（图未示）或激光式（图未示），以沿该预开口区A进行切割，以移除经脆化的第一保护层23a、第二晶圆22与第一晶圆21而形成开口，令该电性连接垫200外露于该开口，再进行切割制程。
另外，本发明还提供一种半导体封装件2，包括：基板20、设于该基板20上的第一芯片21’、设于该第一芯片21’上的第二芯片22’、形成该第二芯片22’的部分表面上的第一与第二保护层23a、23b。
所述的基板20为CMOS芯片结构，其表面具有置晶区W与位于该置晶区W外围的电性连接垫200。
所述的第一芯片21’通过凸块212设于该基板20的置晶区W上，且具有陀螺仪211。
所述的第二芯片22’，其一侧面22c对应该置晶区W，以外露该电性连接垫200，且该第二芯片22’具有通孔22a，以外露出部分的第一芯片21’。
所述的第一保护层23a形成于该第二芯片22’的部分表面上且延伸至邻近该电性连接垫200的侧面22c边缘，又该第一保护层23a的材质为脆性材质。
所述的第二保护层23b形成于该第二芯片22’的部分表面上并连接该第一保护层23a，又该第二保护层23b的材质为胶材，使该第一保护层23a的脆性大于该第二保护层23b的脆性。
综上所述，本发明半导体封装件及其制法与制作该半导体封装件的系统，主要通过脆化预开口区上的胶材，使其失去粘性，以利于后续切割，且避免损坏刀具。
以上所述仅为本发明较佳实施例以例示性说明本发明的原理及其功效，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (14)

1.一种半导体封装件，其特征在于，包括：
基板，其具有置晶区与位于该置晶区外围的电性连接垫；
第一芯片，其设于该基板的置晶区上；
第二芯片，其设于该第一芯片上，且一部分第二芯片悬设于该电性连接垫；
保护层，其设于该第二芯片上，且包括：
第一保护层，其形成于该第二芯片悬设于该电性连接垫的部分表面上；以及
第二保护层，其形成于该第二芯片其余的部分表面上并连接该第一保护层，且该第一保护层的脆性大于该第二保护层的脆性。
2.根据权利要求1所述的半导体封装件，其特征在于，该基板为芯片结构。
3.根据权利要求1所述的半导体封装件，其特征在于，该第一芯片或该第二芯片具有微机电系统。
4.根据权利要求1所述的半导体封装件，其特征在于，该第一芯片通过凸块设于该基板上。
5.根据权利要求1所述的半导体封装件，其特征在于，该第二芯片具有通孔，以外露出部分的该第一芯片。
6.根据权利要求5所述的半导体封装件，其特征在于，该第二保护层还封盖该通孔。
7.根据权利要求1所述的半导体封装件，其特征在于，该第一保护层的材质为脆性材质。
8.根据权利要求1所述的半导体封装件，其特征在于，该第二保护层的材质为胶材。
9.一种半导体封装件的制法，其特征在于，包括：
于一具有电性连接垫的基板上设置多个凸块，并于所述多个凸块上设置第一晶圆，以使该第一晶圆悬设于该电性连接垫；
于该第一晶圆上堆栈第二晶圆，且该第二晶圆上具有对应该电性连接垫的预开口区；
形成保护层于该第二晶圆上，并覆盖该预开口区；
脆化位于该预开口区上的保护层；以及
移除该预开口区上的经脆化的保护层、第二晶圆与第一晶圆，以形成用以外露该电性连接垫的开口。
10.根据权利要求9所述的半导体封装件的制法，其特征在于，该基板为晶圆结构。
11.根据权利要求9所述的半导体封装件的制法，其特征在于，该保护层的材质为感旋光性材质。
12.根据权利要求11所述的半导体封装件的制法，其特征在于，该脆化制程以光线照射该预开口区上的保护层而令该感旋光性材质脆化。
13.根据权利要求9所述的半导体封装件的制法，其特征在于，通过切割方式，移除该预开口区的第二晶圆与该经脆化的保护层。
14.根据权利要求9所述的半导体封装件的制法，其特征在于，该制法还包括先蚀刻该第二晶圆以形成通孔，再形成该保护层，以封盖该通孔。
CN201310020015.XA 2012-01-18 2013-01-18 半导体封装件及其制法与制作系统 Active CN103213937B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261587829P 2012-01-18 2012-01-18
US61/587,829 2012-01-18

Publications (2)

Publication Number Publication Date
CN103213937A CN103213937A (zh) 2013-07-24
CN103213937B true CN103213937B (zh) 2016-05-25

Family

ID=48812170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310020015.XA Active CN103213937B (zh) 2012-01-18 2013-01-18 半导体封装件及其制法与制作系统

Country Status (3)

Country Link
US (1) US20130193571A1 (zh)
CN (1) CN103213937B (zh)
TW (1) TWI488231B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907465B2 (en) * 2013-03-29 2014-12-09 Stmicroelectronics Pte Ltd Methods and devices for packaging integrated circuits
CN104743500B (zh) * 2013-12-27 2016-07-27 中芯国际集成电路制造(上海)有限公司 一种微机电系统及其制备方法
CN104925743A (zh) * 2014-03-21 2015-09-23 中芯国际集成电路制造(上海)有限公司 Mems半导体器件的形成方法
US10535572B2 (en) 2016-04-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Device arrangement structure assembly and test method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353546A (ja) * 1989-07-21 1991-03-07 Mitsubishi Electric Corp 半導体装置の製造方法およびその製造装置
JPH0917752A (ja) * 1995-06-28 1997-01-17 Sony Corp 偏平な被切削物の切断方法及びその装置
US6836366B1 (en) * 2000-03-03 2004-12-28 Axsun Technologies, Inc. Integrated tunable fabry-perot filter and method of making same
TWI273682B (en) * 2004-10-08 2007-02-11 Epworks Co Ltd Method for manufacturing wafer level chip scale package using redistribution substrate
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
JP2007266557A (ja) * 2006-03-30 2007-10-11 Renesas Technology Corp 半導体装置の製造方法
JP4480728B2 (ja) * 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
US7933128B2 (en) * 2007-10-10 2011-04-26 Epson Toyocom Corporation Electronic device, electronic module, and methods for manufacturing the same
US7943489B2 (en) * 2008-09-25 2011-05-17 Texas Instruments Incorporated Bonded wafer assembly system and method
CN102157512B (zh) * 2009-11-30 2015-07-22 精材科技股份有限公司 芯片封装体及其形成方法

Also Published As

Publication number Publication date
TW201332003A (zh) 2013-08-01
TWI488231B (zh) 2015-06-11
CN103213937A (zh) 2013-07-24
US20130193571A1 (en) 2013-08-01

Similar Documents

Publication Publication Date Title
CN103213937B (zh) 半导体封装件及其制法与制作系统
CN204125162U (zh) 封装器件和电子设备
CN205427873U (zh) 指纹感测单元及指纹感测模块
CN102530824B (zh) 具微机电元件的封装结构及其制法
CN103681537A (zh) 晶片封装体及其形成方法
CN103489846A (zh) 晶片封装体及其形成方法
CN102593085B (zh) 芯片封装结构以及芯片封装制程
CN103579134A (zh) 半导体封装件及其制法
CN103378217A (zh) 光感装置及其制法
CN104143554B (zh) 膜上芯片、包括该膜上芯片的柔性显示装置及其制造方法
CN103890931A (zh) 半导体装置及半导体模块
CN104037135B (zh) 晶片封装体及其形成方法
CN104347558A (zh) 半导体封装件及其制造方法
CN106744647A (zh) Mems芯片封装结构以及封装方法
TWI459531B (zh) 高面積效率的電子元件及其製造方法
CN103165551A (zh) 半导体封装件及其制法
KR101323145B1 (ko) 정전기 보호용 반도체 소자의 제조방법
CN202297105U (zh) 微机电系统mems器件的方形扁平无引脚封装qfn结构
CN106056032B (zh) 复合基板感测装置及其制造方法
CN100578745C (zh) 半导体装置的制造方法及半导体装置
CN102779920A (zh) 半导体封装件及其制法
CN102543909B (zh) 不规则形状的封装结构及其制造方法
CN103107098B (zh) 方形扁平无引脚的封装方法及其封装结构
CN203373143U (zh) 一种真空封装的超薄mems芯片
CN102082130B (zh) 半导体封装件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant