CN103165551A - 半导体封装件及其制法 - Google Patents

半导体封装件及其制法 Download PDF

Info

Publication number
CN103165551A
CN103165551A CN2012105403368A CN201210540336A CN103165551A CN 103165551 A CN103165551 A CN 103165551A CN 2012105403368 A CN2012105403368 A CN 2012105403368A CN 201210540336 A CN201210540336 A CN 201210540336A CN 103165551 A CN103165551 A CN 103165551A
Authority
CN
China
Prior art keywords
semiconductor package
package part
hole
recess
making
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105403368A
Other languages
English (en)
Other versions
CN103165551B (zh
Inventor
李宏仁
张恕铭
刘沧宇
何彦仕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN103165551A publication Critical patent/CN103165551A/zh
Application granted granted Critical
Publication of CN103165551B publication Critical patent/CN103165551B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

一种半导体封装件及其制法，该半导体封装件包括：具有微机电系统的芯片第一部分、设于该第一部分上且具有通孔的芯片第二部分、以及形成于该通孔中的第一部分上的止蚀层。通过通孔的设计，可将电子组件收纳于该通孔中，使该半导体封装件具有微机电系统的功能及该电子组件的功能，所以不需于电路板上设置该电子组件，以有效达到缩减该电路板的布设空间的目的。

Description

半导体封装件及其制法
技术领域
本发明涉及一种半导体封装件及其制法，尤指一种具微机电系统的半导体封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品的功能需求随之增加，而为满足多功能的使用需求，电子产品中的电路板上则需布设多样功能的半导体封装件与电子组件。然而，半导体封装件与电子组件的数量增加，势必增加电路板的布设空间，因而增加电子产品的体积，导致电子产品无法满足微小化的需求。因此，为了满足微小化的需求，现有技术通过提高整合度，也就是将半导体封装件整合电子组件以成为微机电系统(Micro ElectroMechanical System,MEMS)封装件，不仅可减少电路板的布设空间而减少电子产品的体积，且能维持多功能的需求。
然而，于目前半导体封装件中，仅能于一个半导体封装件中整合单一功能的MEMS组件，所以于电路板上仍需布设多个具MEMS功能的半导体封装件，以满足多功能的需求，因而导致电路板的布设空间的缩减有限，以致于无法大幅缩减电路板的布设空间，使得微型电子产品的发展受到限制。
因此，如何克服上述现有技术中的微小化发展受限的问题，实已成目前亟欲解决的课题。
发明内容
为克服上述现有技术的问题，本发明的主要目的在于提供一种半导体封装件及其制法，不需于电路板上设置该电子组件，以有效达到缩减该电路板的布设空间的目的。
本发明的半导体封装件的制法，包括：提供一具有第一部分与第二部分的晶圆，该晶圆具有形成于该第一与第二部分间的止蚀层，其中，该第一部分或/及该第二部分具有微机电系统(MEMS)；蚀刻该第二部分以形成通孔，令该止蚀层的部分表面外露出该通孔；以及形成保护层于该第二部分上，以封盖该通孔。
本发明还提供一种半导体封装件，包括：一芯片，其具有第一部分与第二部分，该第二部分设于该第一部分上，且具有通孔以外露出部分的该第一部分，该第一部分及/或该第二部分具有微机电系统(MEMS)；以及止蚀层，其形成该第一部分与第二部分之间。
前述的本发明的半导体封装件及其制法中，其通过通孔的设计，可将电子组件收纳于该通孔中，使该半导体封装件不仅具有原先微机电系统的功能，且因整合该电子组件而具有该电子组件的功能，所以可大幅缩减该电路板的布设空间，以突破微小化电子产品的发展限制。
附图说明
图1A至图1F为本发明半导体封装件的制法的第一实施例的剖面示意图。
图2A至图2F为本发明半导体封装件的制法的第二实施例的剖面示意图。
图3A至图3E为本发明半导体封装件的制法的第三实施例的剖面示意图；其中，图3E’及图3E”为图3E的其它实施方式。
附图中符号的简单说明如下：
1：半导体封装件
10：基板
100：电性连接垫
11：第一部分
11a：覆盖部
110：陀螺仪
111：缺口
112：凸块
113,113’：凹处
113a,113a’：底部
113b,113b’：侧壁
12：第二部分
120：通孔
121：凸处
13,13’,13”：止蚀层
14：阻层
140：图案化开孔
15：保护层
L：间距。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域普通技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域普通技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“一”、“上”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
在本发明中，半导体封装件可应用于，例如各种微机电系统(Micro Electro Mechanical System;MEMS)，尤其是或利用电性或电容变化来测量的影像传感器。特别是可选择使用晶圆级封装(wafer scale package;WSP)制程对影像感测组件、射频组件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)或压力传感器(process sensors)等半导体封装件。
第一实施例
请参阅图1A至图1F，其为本发明的半导体封装件的制法的第一实施例。
如图1A所示，提供一基板10，且于该基板10上设置一晶圆，该晶圆具有第一部分11与第二部分12，并于该第一部分11上形成止蚀层13，再将该第二部分12结合于该止蚀层13上。
于本实施例中，该基板10为互补式金属氧化物半导体(Complementary Metal-Oxide-Semiconductor,CMOS)的晶圆结构，但该基板10的结构也可为陶瓷线路板、金属板等，并无特别限制。
此外，该基板10、晶圆的第一部分11与第二部分12形成堆栈晶圆组，且于各晶圆结构中，其内部线路可依需求作设计，由于该内部线路并非本申请的技术特征，所以不详述及图示，特此述明。
又，该基板10表面上具有电性连接垫100，且该晶圆的第一部分11电性连接该基板10，该晶圆的第一部分11上并设有如陀螺仪110的电子组件，使该晶圆的第一部分11具有微机电系统(MEMS)，而该晶圆的第二部分12作为覆盖件。于其它实施例中，微机电系统(MEMS)可设于该第二部分12中、或该第一部分11与第二部分12中。
另外，该晶圆的第一部分11具有位于该电性连接垫100上方的覆盖部11a、及位于该覆盖部11a上的缺口111。另外，该第一部分11通过凸块112设于该基板10上，使该第一部分11与该基板10之间具有间距L。
如图1B所示，进行图案化制程，即形成阻层14于该晶圆的第二部分12上，且于该阻层14上形成图案化开孔140，以外露出该晶圆的第二部分12的部分表面，但不外露该覆盖部11a上方的第二部分12表面。
接着，蚀刻该晶圆的第二部分12的外露表面以形成通孔120，令该止蚀层13的部分表面外露出该通孔120。
如图1C所示，移除该阻层14后，再蚀刻移除该通孔120中的止蚀层13，令该晶圆的第一部分11的部分表面外露出该通孔120。
如图1D所示，蚀刻移除该通孔120中的部分第一部分11，以于该第一部分11上形成凹处113，该凹处113具有底部113a与围绕该底部113a的侧壁113b。
因该止蚀层13与晶圆的材质不同，所以蚀刻该止蚀层13所用的蚀刻液不同于蚀刻该晶圆的第一部分11及第二部分12所用的蚀刻液。
如图1E所示，形成保护层15于该晶圆的第二部分12上，以封盖该通孔120，使该通孔120与该凹处113形成密封空间。
如图1F所示，通过切割方式，移除该覆盖部11a及其上的止蚀层13、第二部分12与保护层15，以外露出该电性连接垫100，以供以如打线方式电性连接其它装置（如电路板）。其中，通过该缺口111的设计，以利于切割移除该覆盖部11a及其上的止蚀层13、第二部分12与保护层15。
于经切单后的后续应用中，可先移除该保护层15，再将如压力传感器（图未示）的电子组件收纳于该通孔120与该凹处113中，以感测该底部113a与该基板10之间的间距L变化，而判断封装件的承受压力值，以利于该陀螺仪110的运作，所以不需于电路板（图未示）上设置压力传感器或具压力传感器的半导体封装件，可节省电路板的布设空间。
此外，于本实施例中，因以压力传感器作为电子组件为例，所以需于该晶圆的第一部分11与该基板10之间具有间距L，以供感测压力变化。因此，于其它实施例中，因所放置的电子组件不同，而可不需设计该间距L，特此述明。
第二实施例
请参阅图2A至图2F，其为本发明的半导体封装件的制法的第二实施例。第二实施例与第一实施例的差异仅在于移除该覆盖部的制程，其它相关制程均大致相同，所以不再赘述。
如图2A所示，其为图1A的结构。
如图2B所示，当进行如图1B所示的图案化制程时，使该阻层14的图案化开孔140亦外露该覆盖部11a上方的晶圆的第二部分12表面。
如图2C所示，当形成如图1B所示的通孔120时，一并蚀刻移除对应该覆盖部11a上方的第二部分12，以外露该覆盖部11a上的止蚀层13。其中，该第二部分12形成开口以外露该覆盖部11a上的止蚀层13。
如图2D所示，当蚀刻移除该通孔120中的止蚀层13时，一并蚀刻移除该覆盖部11a上的止蚀层13，以外露该覆盖部11a。
如图2E所示，移除该阻层14后，再蚀刻移除该通孔120中的部分第一部分11及该覆盖部11a，以形成该凹处113及外露出该电性连接垫100。其中，通过该缺口111的设计，以加速蚀刻移除该覆盖部11a。
如图2F所示，形成该保护层15于该第二部分12上，使该通孔120与该凹处113形成密封空间。
第三实施例
请参阅图3A至图3E，其为本发明的半导体封装件的制法的第三实施例。第三实施例与第一及第二实施例的差异在于凹处的制作，其它相关制程均大致相同。
如图3A所示，通过改良图1A的结构，使该第一部分11先制作出具有底部113a’及侧壁113b’的凹处113’，且该止蚀层13形成于该凹处113’的底部113a’及侧壁113b’上，该第二部分12具有对应位于该凹处113’中的凸处121。
如图3B所示，进行如图2B所示的图案化制程，使该阻层14的图案化开孔140外露该凸处121上方的第二部分12表面及该覆盖部11a上方的第二部分12表面。
如图3C所示，蚀刻该图案化开孔140中的第二部分12（包含该凸处121），以形成通孔120，令该止蚀层13外露出该通孔120，且外露该覆盖部11a上的止蚀层13，且该通孔120位置对应于该凸处121。
如图3D所示，移除该阻层14后，通过切割或震动方式，移除该覆盖部11a及其上的止蚀层13，以外露出该电性连接垫100。其中，通过该缺口111的设计，以利于切割或震动移除该覆盖部11a及其上的止蚀层13。
如图3E所示，形成该保护层15于该第二部分12上，使该通孔120与该凹处113’形成密封空间。
如图3E’及图3E”所示，当形成该保护层15前，可先蚀刻移除该凹处113’中的部分或全部止蚀层13。如图3E’所示，通过移除部分止蚀层13，而仅于该底部113a’上保留该止蚀层13’；亦或，如图3E”所示，通过移除部分止蚀层13，而仅于该侧壁113b’上保留该止蚀层13”。
于第一及第二实施例中，是以蚀刻方式形成该凹处113，所以该凹处113的底部113a受等向效应影响而略变形（如图1D及图2E所示的弧形），而于第三实施例的制法中，因先制作所需形状的凹处113’，再于该凹处113’上形成该止蚀层13，所以于如图3C所示的蚀刻制程时，蚀刻液不会破坏该凹处113’的底部113a’上的止蚀层13，因而可得到所需形状的承载面（即凹处113’的底部113a’上的止蚀层13）。
此外，若如图3E’及图3E”所示，蚀刻移除该凹处113’中的部分或全部止蚀层13，因该止蚀层13的材质与该第一部分11的材质不同，所以蚀刻该止蚀层13所用的蚀刻液不会破坏该凹处113’的底部113a’或侧壁113b’，仍可得到所需形状的承载面（即凹处113’的底部113a’表面或其上的止蚀层13’表面）。
又，于第一至第三实施例中，该凹处113,113’的底部113a,113a’是用以承载电子组件，所以可视需求调整承载结构（底部113a,113a’及其上的止蚀层13）的厚度，也就是当设计较厚的底部113a,113a’时，则蚀刻移除其上的止蚀层13，而当设计较薄的底部113a,113a’时，则可保留其上的止蚀层13。也可依所放置的电子组件不同，而不需设计该凹处113,113’，特此述明。
另外，依第三实施例的制法，经切单后，本发明还提供一种半导体封装件1，其包括：基板10、设于该基板10上的芯片的第一部分11、设于该第一部分11上且具有外露该第一部分11的通孔120的芯片的第二部分12、形成该第一部分11与第二部分12之间的第一部分11表面上的止蚀层13、以及设于该通孔120上以封盖该通孔120的保护层15。
所述的基板10为CMOS芯片结构，其表面具有对应位于该第一部分11的外侧的电性连接垫100。
所述的第一部分11上具有陀螺仪110，且该第一部分11通过凸块112设于该基板10上，使该第一部分11与该基板10之间具有间距L。再者，该第一部分11具有连通该通孔120的凹处113,113’，该凹处113’具有底部113a,113a’及侧壁113b,113b’，且该保护层15使通孔120与该凹处113,113’形成密封空间。
所述的止蚀层13’,13”设于该凹处113’上，例如：该凹处113’的底部113a’及/或侧壁113b’上，以具所需形状的承载面（即凹处113’的底部113a’表面或其上的止蚀层13’表面），供放置电子组件。
综上所述，本发明半导体封装件及其制法，主要通过通孔的设计，以将电子组件收纳于该通孔中，以缩减该电路板的布设空间，而有效突破微型电子产品的发展限制。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (22)

1.一种半导体封装件，其特征在于，包括：
一芯片，其具有第一部分与第二部分，该第二部分设于该第一部分上，且具有至少一通孔以外露出部分的该第一部分，该第一部分及/或该第二部分具有微机电系统；以及
止蚀层，其形成于该第一部分与该第二部分之间，并外露于该通孔中的第一部分的表面上。
2.根据权利要求1所述的半导体封装件，其特征在于，该半导体封装件还包括基板，其设于该第一部分相对设置该第二部分的一侧。
3.根据权利要求2所述的半导体封装件，其特征在于，该基板表面具有电性连接垫。
4.根据权利要求2所述的半导体封装件，其特征在于，该芯片的第一部分通过凸块设于该基板上，使该第一部分与该基板之间具有间距。
5.根据权利要求2所述的半导体封装件，其特征在于，该基板为芯片结构。
6.根据权利要求1所述的半导体封装件，其特征在于，该芯片的第一部分具有连通该通孔的凹处。
7.根据权利要求6所述的半导体封装件，其特征在于，该止蚀层设于该凹处上。
8.根据权利要求7所述的半导体封装件，其特征在于，该凹处具有底部及侧壁，且该止蚀层设于该凹处的底部或侧壁上。
9.根据权利要求6所述的半导体封装件，其特征在于，该半导体封装件还包括设于该通孔上的保护层，使该通孔与该凹处形成密封空间。
10.根据权利要求1所述的半导体封装件，其特征在于，该半导体封装件还包括封盖该通孔的保护层。
11.一种半导体封装件的制法，其特征在于，包括：
提供一具有第一部分与第二部分的晶圆，该晶圆具有形成于该第一部分与该第二部分间的止蚀层，其中，该第一部分或/及该第二部分具有微机电系统；
蚀刻该第二部分以形成至少一通孔，令该止蚀层的部分表面外露出该通孔；以及
形成保护层于该第二部分上，以封盖该通孔。
12.根据权利要求11所述的半导体封装件的制法，其特征在于，该制法还包括先将该第一部分设于一基板上。
13.根据权利要求12所述的半导体封装件的制法，其特征在于，该基板为晶圆结构。
14.根据权利要求12所述的半导体封装件的制法，其特征在于，该第一部分通过凸块设于该基板上，使该第一部分与该基板之间具有间距。
15.根据权利要求12所述的半导体封装件的制法，其特征在于，于该基板上设置该第一部分时，该基板表面上具有电性连接垫，且该第一部分具有位于该电性连接垫上方的覆盖部。
16.根据权利要求15所述的半导体封装件的制法，其特征在于，该制法还包括移除该覆盖部及其上的止蚀层与第二部分，以外露出该电性连接垫。
17.根据权利要求15所述的半导体封装件的制法，其特征在于，该第一部分的设于该基板上的一侧具有位于该覆盖部上的缺口。
18.根据权利要求11所述的半导体封装件的制法，还包括：
于形成该通孔后，移除该通孔中的止蚀层，令该第一部分的部分表面外露出该通孔；
于形成该保护层前，移除该通孔中的部分第一部分，以于该第一部分上形成凹处，该凹处具有底部；以及
于形成该保护层后，该通孔与该凹处形成密封空间。
19.根据权利要求11所述的半导体封装件的制法，其特征在于，该第一部分具有凹处，该凹处具有底部及侧壁，且该止蚀层形成于该凹处的底部及侧壁上，该第二部分具有凸处，该凸处位于该凹处中，且该通孔位置对应于该凸处。
20.根据权利要求19所述的半导体封装件的制法，其特征在于，该制法还包括：于形成该保护层前，令该止蚀层外露出该通孔；以及于形成该保护层后，令该通孔与该凹处形成密封空间。
21.根据权利要求19所述的半导体封装件的制法，其特征在于，该制法还包括当形成该保护层前，移除该凹处中的止蚀层。
22.根据权利要求21所述的半导体封装件的制法，其特征在于，移除该凹处中的止蚀层后，于该凹处的底部或侧壁上留有该止蚀层。
CN201210540336.8A 2011-12-13 2012-12-13 半导体封装件及其制法 Expired - Fee Related CN103165551B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161570153P 2011-12-13 2011-12-13
US61/570,153 2011-12-13

Publications (2)

Publication Number Publication Date
CN103165551A true CN103165551A (zh) 2013-06-19
CN103165551B CN103165551B (zh) 2016-06-01

Family

ID=48588520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210540336.8A Expired - Fee Related CN103165551B (zh) 2011-12-13 2012-12-13 半导体封装件及其制法

Country Status (3)

Country Link
US (1) US8928098B2 (zh)
CN (1) CN103165551B (zh)
TW (1) TWI471955B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103466541A (zh) * 2013-09-12 2013-12-25 上海矽睿科技有限公司 晶圆级封装方法以及晶圆

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570398B2 (en) * 2012-05-18 2017-02-14 Xintec Inc. Chip package and method for forming the same
CN104140072B (zh) * 2013-05-09 2016-07-13 苏州敏芯微电子技术股份有限公司 微机电系统与集成电路的集成芯片及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836366B1 (en) * 2000-03-03 2004-12-28 Axsun Technologies, Inc. Integrated tunable fabry-perot filter and method of making same
US20060152111A1 (en) * 2005-01-10 2006-07-13 Allison Robert C Micro-electrical-mechanical device and method of making same
CN102270618A (zh) * 2010-06-07 2011-12-07 精材科技股份有限公司 晶片封装体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06203712A (ja) * 1993-01-08 1994-07-22 Seiko Instr Inc 絶対圧型半導体圧力センサ
US5798283A (en) * 1995-09-06 1998-08-25 Sandia Corporation Method for integrating microelectromechanical devices with electronic circuitry
US6794271B2 (en) * 2001-09-28 2004-09-21 Rockwell Automation Technologies, Inc. Method for fabricating a microelectromechanical system (MEMS) device using a pre-patterned bridge
TWI237619B (en) * 2004-07-07 2005-08-11 Univ Tsinghua Suspending MEMS of variety of structure, and fabrication thereof
US20080296708A1 (en) * 2007-05-31 2008-12-04 General Electric Company Integrated sensor arrays and method for making and using such arrays
US7847387B2 (en) * 2007-11-16 2010-12-07 Infineon Technologies Ag Electrical device and method
US7781238B2 (en) * 2007-12-06 2010-08-24 Robert Gideon Wodnicki Methods of making and using integrated and testable sensor array
US8227285B1 (en) * 2008-06-25 2012-07-24 MCube Inc. Method and structure of monolithetically integrated inertial sensor using IC foundry-compatible processes
SE534510C2 (sv) * 2008-11-19 2011-09-13 Silex Microsystems Ab Funktionell inkapsling
TW201114003A (en) * 2008-12-11 2011-04-16 Xintec Inc Chip package structure and method for fabricating the same
JP2013538446A (ja) * 2010-07-26 2013-10-10 富士フイルム株式会社 湾曲圧電膜を有するデバイスの形成

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836366B1 (en) * 2000-03-03 2004-12-28 Axsun Technologies, Inc. Integrated tunable fabry-perot filter and method of making same
US20060152111A1 (en) * 2005-01-10 2006-07-13 Allison Robert C Micro-electrical-mechanical device and method of making same
CN102270618A (zh) * 2010-06-07 2011-12-07 精材科技股份有限公司 晶片封装体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103466541A (zh) * 2013-09-12 2013-12-25 上海矽睿科技有限公司 晶圆级封装方法以及晶圆
CN103466541B (zh) * 2013-09-12 2016-01-27 上海矽睿科技有限公司 晶圆级封装方法以及晶圆

Also Published As

Publication number Publication date
CN103165551B (zh) 2016-06-01
US8928098B2 (en) 2015-01-06
US20130168784A1 (en) 2013-07-04
TW201324633A (zh) 2013-06-16
TWI471955B (zh) 2015-02-01

Similar Documents

Publication Publication Date Title
CN104303262B (zh) 用于其中一部分暴露在环境下的密封mems设备的工艺
US8809972B2 (en) Apparatus integrating microelectromechanical system device with circuit chip and methods for fabricating the same
KR102151453B1 (ko) 마이크로 기계 압력 센서 장치 및 그 제조 방법
CN103771333A (zh) 用于制造用于mems构件的罩的方法和具有这样的罩的混合集成部件
TWI525673B (zh) 晶圓級晶片封裝體的製造方法
TWI430415B (zh) 晶片封裝體及其製造方法
CN101414613A (zh) 晶片级封装物及制作晶片级封装物的掩模
CN103165551A (zh) 半导体封装件及其制法
US20170110641A1 (en) Semiconductor package and manufacturing method thereof
CN103101875A (zh) 半导体封装件及其制法
US8502382B2 (en) MEMS and protection structure thereof
EP2482310B1 (en) Through vias in a sensor chip
TWI431741B (zh) 晶片封裝體及其形成方法
TWI488231B (zh) 半導體封裝件及其製法與製作其系統
US20110175177A1 (en) Microelectromechanical system (mems) device and methods for fabricating the same
US9365415B2 (en) Compact electronic package with MEMS IC and related methods
US11561145B2 (en) Sensor membrane structure with insulating layer
TWI489600B (zh) 半導體堆疊結構及其製法
US7651888B2 (en) Wafer lever fixture and method for packaging micro-electro-mechanical-system devices
US20140374853A1 (en) Component including means for reducing assembly-related mechanical stresses and methods for manufacturing same
CN103199065B (zh) 半导体堆栈结构及其制法
TW201901910A (zh) 晶圓級晶片封裝結構及其製造方法
CN102234098B (zh) 微机电结构的制造方法
CN101993031B (zh) 接触垫的保护结构与半导体结构
CN105140251A (zh) 一种背照式图像传感器晶圆、芯片及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160601

Termination date: 20211213