1377838 (1) 九、發明說明 【發明所屬之技術領域】 ； 本發明關係於固態成像裝置，其包含多數行並列類比 -- 至數位轉換器設在多數垂直信號線的輸出並能調整裝置準 ' 確度並減少轉換時間，及關係於驅動該固態成像裝置的方 y 法、及一攝影機。 φ 【先前技術】 如第8圖所示，一包含行並聯類比至數位轉換器的已 .知固態成像裝置400通常使用一利用單一斜率之計數器斜 _ 波型類比至數位轉換器。 示於第8圖之類比至數位轉換器的操作將參考第9圖 之時序圖加以描述。在像素陣列410中，多數像素411-11 至4 1 1 nm係被排列成一矩陣，每一像素藉由光電轉換將外 部光轉換爲電信號。在像素陣列1 0中1之某一列係爲垂 φ 直選擇電路4G1所選擇。一像素信號（以下稱“像素輸出 信號”）係由被選定列中之像素41 1-1 1至41 Ι-nm所輸出 ' ，即由像素陣列4 1 〇之行方向中延伸的垂直信號線vsl 1至 ' vslm輸出。 每一垂直信號線vsll至vslm係被連接至設在每一行 之比較器3 1的一輸入端（正端側或非反相輸入端）。從 依據時脈信號供給;W —類比輸出（電壓）額外設置之數位 至類比轉換器42〇輸出的信號nslope係被連接至比較器 431的另一輸入端（負端側或反相輸入端）。 -4- (2) 1377838 即’如果來自垂直信號線vsll至vslm之一的像素輸 .出信號小於自數位至類比轉換器420輸出的信號nsl〇pe， . 則自比較器431輸出的信號ncompout變成低位準。同時 ’如果自垂直信號線vsll至vslm輸出的像素輸出信號大 於自數位至類比轉換器420輸出的信號nslope，則自比較 器431輸出的信號ncompout變成高位準。自比較器431 輸出之信號ncompout被輸入至η位元計數器432，以依據 φ 時脈信號elk增加或減少計數値（第8圖顯示一例子，其 中一値依據時脈一個一個地減去）。 - 計數値爲一重置信號rst變成啓始値iinit。當來自比 • 較器43 1輸出的信號ncompout變成高位準及η位元計數 器432保持在該時的計數値（第9圖之値i )時，計數値 被停止增加或降低。計數値被輸出爲n位元計數器432的 η位元輸出資料[η-1 : 〇]。即，計數値被組成並依序輸出 ’以來自設在不同行的其他計數器的輸出加以輸出。 # 再者’如於第1 〇圖所示，提供另一包含行並列類比 至數位轉換器5 3 0-〗的另一固態成像裝置5 00。例如，所 ' 謂連續近似類比至數位轉換器530-1 (至530-m)係被用 '於固態成像裝置5 0 0中。 首先，將描述示於第10圖之行並列類比至數位轉換 器530-1 (至53 Ο-m)的結構。再者，將參考第Π圖之時 序圖，加以描述類比至數位轉換的操作。 如於第8圖所示，垂直信號線vsll (至vslm)係被連 接至比較器5 3 1的正端側。 -5- (3) 1377838 自比較器531輸出之信號ncompout係被輸入至一閂 .鎖邏輯電路53 2。閂鎖邏輯電路532輸出至連接到有電容 • ·値之多數電容 C ( 5 3 3 · 1 ) 、C/2 ( 533-2 )、…及 C/2n ( ·- * * 5 3 3 -n )的極性板的多數開關5 34- 1至5 34-n及5 3 5 - 1至 ' 5 3 5 -n的多數控制信號。開關534- 1至534-n及5 3 5 - 1至 • 535 -n將極性板連接至vref2端或地端。電容C(533-l) 、（:/2 ( 533-2 ) '…、及C/2n ( 5 3 3-n )之另一極性板係連 φ 接比較器531的負端側vcomp。再者，比較器531的負端 側vcomp與垂直信號線vsll至vslm係經由開關53 6至 . 5 3 7連接至vrefl端，開關5 3 6及53 7使用重置信號rst作 ^ 爲控制信號。 再者，將說明連續近似類比至數位轉換器53 0- 1 (至 5 30-m )的操作。 當重置信號rst變成高位準時，比較器的負端側vomp 及垂直信號線vsl具有與電壓vrefl相同位準的電壓。再 # 者，所有電容 C ( 5 3 3 - 1 )、C/2 ( 53 3-2 )、...C/2n ( 533-n )中之相反於比較器531的極性板的電壓係被連接至地端 * 。因此，執行重置操作。 • 再者，當一信號自像素511-11至511-nm讀出時，垂 直信號線vsll (至vslm)的位準變成依據讀出信號的電壓 之位準。在此時，當時脈信號elk在高位準時，閂鎖邏輯 電路5 3 2輸出開關5 3 4- 1的控制信號，使得電壓vref2被 供給至相反於比較器531方向中之電容C(533-l)的極性 板。 -6 - (4) 1377838 因此，比較器531的負端側vcomp的電壓變成電壓 vrefl+vref2，以執行第（n-1 )位元比較器531的比較操 ' 作。此時，在第10圖之實施例中，因爲信號VS]的位準高 -* 於負端側vcomp的電壓位準，所以比較器531輸出高位準 * 信號（時間t6)。當時脈信號elk於低位準時，時脈信號 * elk的値被閂鎖爲資料[n-l](時間t7)。 再者，當時脈信號elk在高位準時（時間t8 )，閂鎖 φ 邏輯電路5 32輸出開關534-2及5 3 5-2的控制信號，使得 電壓vref2被施加至電容C/2 ( 5 3 3 -2 )相反於比較器53 1 . 的極性板上。然後，比較器531的負端側vcomp的電壓變 成電壓 vrefl+vref2/2。因此，執行第（n-2 )位元比較器 5 3 1的比較操作。 在此時，在第10圖之實施例中，負端側的電壓vomp 被設定爲高於信號vsl的位準及開關5 3 4-2及5 3 5 -2的控 制信號被由閂鎖邏輯電路53 2輸出。因此，負端側的電壓 ^ vcomp變成電壓 vrefl+vref2/2。因此，執行第（n-2)位 元比較器531的比較器。 *' 在此時，在第10圖之實施例中，因爲垂直信號線的 * 電壓位準VS11低於負端側的電壓位準vcomp，所以，比較 器5 3 1輸出低位準信號。當時脈信號elk於低位準時，輸 出信號的値被閂鎖爲資料[η·2](時間t9 )。當時脈信號 elk於高位準時，電容C/2的相反於比較器之極性板係被 連接至地端。 隨後，藉由重覆相同操作，直到電容C/2n ( 5 3 3 -η ) (5) 1377838 ，決定η位元資料[n-l : 〇]的値並經由資料線送出。一類 似技術被揭示於日本專利JP-A-2002-3403 7 » 【發明內容】 然而，使用如第8圖所示之單斜率之計數器斜波型類 比至數位轉換器具有一問題 頻率應增加，以改良類比至 行使用η位元之類比至數位 。再者，如果位元數增加至 環，即大約爲所需時脈數的 的時脈，轉換時間應爲兩倍 當轉換時間約兩倍長時，則 成像裝置的高圖框率或高像 高時，可能造成功率消耗上 〇 同時，當增加類比至數 所示之連續近似類比至數位 器斜波類比至數位轉換器般 電容被用於連續近似類比至 度影響類比至數位轉換的準 變大及成本增加的問題。 吾人想要提供一固態成 至數位轉換器，其可以解決 位轉換器之轉換時間增加或 ，在於轉換時間增加或者時脈 數位轉換的準確度。例如，執 轉換所需之時脈數爲2η·1循環 (η+1 )位元，則爲2η+ι-1循 倍數。因此，爲了實施對應次 長或者時脈頻率應約兩倍高。 很難執行高速操作，例如固態 素化。當時脈頻率數變成兩倍 之增加並需要高準確度之元件 位轉換的準確度時，第】0圖 轉換器並沒有轉換時間如計數 增加的問題》然而，因爲多數 數位轉換器中，所以處理準確 確度。因此，發生了電容佈局 像裝置，其包含一行並列類比 例如在計數器斜波型類比至數 者在連續近似類比至數位轉換 -8 - (6) 1377838 器之佈局面積增加的問題，以調節元件準確度並降低轉換 時間，及驅動該固態成像裝置的方法、及一攝影機。 依據本發明之一實施例，其中提供一固態成像裝置， -· 其包含：多數像素，排列成一矩陣；序向掃描裝置，其選 ' 擇每一列的像素；及一類比至數位轉換單元，具有：一第 ' 一類比至數位轉換器被連接至被該像素供給以像素信號的 垂直信號線並對來自該垂直信號線的輸出信號或藉由取樣 φ 該輸出信號所取得之像素輸出信號執行第一位元長度類比 至數位轉換；及一第二類比至數位器，當該第一類比至數 . 位轉換器完成轉換操作時，會從該像素輸出信號減去對應 於該第一位元長度的類比信號，並然後執行一第二位元長 度類比至數位轉換。 依據本發明另一實施例，其中提供一固態成像裝置， 其包含：多數像素，排列成一矩陣；序向掃描裝置，其選 擇每一列的像素；及多數類比至數位轉換器，其被安排呈 φ 行並列並轉換自該像素所取得之類比信號成爲η位元數位 信號（其中，η爲任意正整數）。在固態成像裝置中，多 ·' 數類比至數位轉換器被分成最上位之m位元（其中，111爲 - 任意小於η的正整數）類比至數位轉換器及最下位（n-m )位元類比至數位轉換器。當類比至數位轉換執行於來自 於像素的輸出或由取樣輸出信號所取得之像素輸出信號時 ，類比至數位轉換開始時執行於最上位m位元，從像素輸 出信號減去對應於最上位m位元之信號，及對最下位（n_ m )位元執行類比至數位轉換。 -9- (7) 1377838 依據本發明另一實施例，其中提供一固態成像裝置， . 其包含：多數像素，其被排列成矩陣；一序向掃描裝置， ； 其選擇每一列之像素；及多數類比至數位轉換器，其被排 * ' 列爲行並列並將來自像素取得之類比信號轉換爲η位元數 位信號（其中，η爲任意正整數）。多數類比至數位轉換 * 器係被分成最上位m位元類比至數位轉換器及最下位（Π-m)位元類比至數位轉換器。最上位m位元類比至數位轉 φ 換器係爲排列呈並列之一比較器及一時脈計數器所執行。 像素信號係被輸入至比較器之一輸入端，以及，自一數位 . 至類比轉換器輸出之參考信號係被輸入至比較器的另一輸 入端。參考信號係依據來自一預定啓始値之時脈輸入加以 改變。當於像素輸出信號與輸入至比較器之參考信號間之 關係相反時，來自比較器的輸出信號改變，以依據素輸出 信號計數時脈數並藉由取得依據時脈數取得之數位値，而 取得像素輸出信號的最上位m位元類比至數位轉換値。再 φ 者，當最下位（n-m )位元類比至數位轉換係執行於像素 輸出信號時，電荷係被儲存於設在每一行之電容中，從比 ' 較器的輸出信號改變至時脈的下一循環開始的時間週期中 ' ，以取樣對應於該像素輸出信號的最下位（n-m )位元的 信號。類比至數位轉換係爲額外提供之最下位（n-m )位 元類比至數位轉換器所對所取樣之信號的電壓加以執行。 以此方式，對像素輸出信號執行η位元類比至數位轉換。 在此固態成像裝置的行並列類比至數位轉換中，藉由 分開執行最上位m位元類比至數位轉換與最下位（n-m ) r c > «s· - -10- (8) 1377838 位元類比至數位轉換，在最上位m位元的情形中，有可能 .降低轉換時間約2m數量級，及在最下位（η-m)位元的情 . 形中’有可能降低轉換時間約2n -m數量級。因此，有可能 •- 調整元件準確度。 再者，在固態成像裝置的行並列類比至數位轉換中， ' 計數器斜波型類比至數位轉換需要較連續近似類比至數位 轉換爲少之面積，但其轉換時間較長於連續近似類比至數 φ 位轉換。然而，有可能藉由將相當於在電容中之最下位（ n-m )位元的電壓充電於該計數器斜波型類比至數位轉換 . 器並分開執行最下位（n-m )位元類比至數位轉換器，而 降低執行取樣的轉換時間。再者，在取樣電壓有增益的情 形下，有可能調節元件準確度》 【實施方式】 第〗圖爲依據本發明實施例之包含行並列類比至數位 φ 轉換器的固態成像裝置100的方塊結構圖。 該固態成像裝置1 〇 ·〇包含：一如後述之像素單元；~ ·' 第一最上Π1位元類比至數位轉換器20;—第二最下位（ -.n-m )位元類比至數轉換器30 (其中，m及η爲任意正整 數及η大於m); —計時信號產生器（未示出）；一垂直 選擇電路11 ;及一水平選擇電路50。 計時信號產生器（未示出）接收垂直同步信號；水平 同步信號；感應器驅動時脈；及從固態成像裝置100的感 應器外部來之感應器重置信號。計時信號產生器產生一計 -11 - (9) 1377838 路 類 只 陣 電 放 信 線 數 及 轉 的 至 20 〇 類 線 係 時信號，以使用上述輸入信號驅動水平驅動垂直選擇電 11、水平選擇電路50:行並列AD轉換器（第一及第二 比至數位轉換器20及30)。 垂直選擇電路11自計時信號產生器接收列資訊； 選擇在列資訊中所指定的一列；並序向地由第一列選出 水平線。 多數像素係被排列成在矩陣單元1 〇中之一 nxm矩 ，每一像素包含一PD (光二極體）、一傳送閘極MOS 晶體、一 FD (浮動擴散）、一重置MOS電晶體、或一 大MOS電晶體。放大MOS電晶體的輸出被輸入至垂直 號線及爲PD所檢測之像素（輸出）信號經由垂直信號 被輸出至行並列AD轉換器。 行並列AD轉換器包含第一類比至數位轉換器20 ; 位至類比轉換器41-1至41-m;加法器42-1至42-m; 第二類比至數位轉換器30。 第一類比至數位轉換器2 0包含行並列類比至數位 換器21-1至21-m並接收來自垂直信號線vsii至vsim 像素輸出信號。 再者’第二類比至數位轉換器3 0包含行並列類比 數位轉換器3 1 -1至3 1 -m，其與第一類比至數位轉換器 的行並列類比至數位轉換器21-1至21-m —起變成一對' 加法器42-1至42-m的每一輸入端係連接至數位至 比轉換器4】-1至41-m的每一輸出端及每一垂直信號 vsll至vslm。再者’加法器42-1至42-m的每一輸出端 -12- 1377838 do) 連接至包含在第二類比至數位轉換器30中之第二類比至 數位轉換器31-1至31-m» ； 再者，第一類比至數位轉換器21-1至21-m及第二類 * * 比至數位轉換器31-1至31-m的輸出端係被連接至一資料 * 線[η-1 : 0]。 * 以後，予以說明之行並列A D轉換器（第一類比至數 位轉換器21-1至21-m及第二類比至數位轉換器31-1至 φ 31-m)係被連接至每一垂直線，但本發明並不限於具有行 並列類比至數位轉換器連接至所有垂直信號線的結構之固 , 態成像裝置。 例如，有可能每兩或三行提供一並列AD轉換器，對 應於每一並列AD轉換器的行間之切換係被以預定計時執 行，使得部份像素之信號被輸入至對應並列AD轉換器， 及對應並列AD轉換器將該等信號轉換爲數位信號。 自垂直信號線vsll至vslm供給之像素信號係被輸入 φ 至第一類比至數位轉換器20。然後，自像素單元10輸出 之像素信號的類比信號係被第二類比至數位轉換器30所 轉換爲數位信號。 - 類比至數位轉換器包含兩或更多類比至數位轉換器。 在第一級之第一類比至數位轉換器20對預定最上位位元 執行類比至數位轉換。再者，數位至類比轉換器41-1 (至 4 1 -m )對最上位位元執行DA (數位至類比）轉換，及加 法器42-1至（42-m)取得輸入像素信號的差。然後，在 下一級之第二類比至數位轉換器30對該差執行第二類比 -13- (11) 1377838 至數位轉換。即，重覆以下操作。 . 上述第一與第二類比至數位轉換器20及30可 ； 多數方法執行類比至數位轉換。在本發明之此實施 -- 轉換方法並不限。 ' 水平選擇電路50連接排列於行方向中之行並 • 至數位轉換器（第一類比至數位轉換器20及第二 數位轉換器30)。水平選擇電路50同步於自計時 φ 生器輸山之時脈信號，以預定計時，依序選擇行並 至數位轉換器，並推導出在每一行之像素輸出信號 . 位轉換的資料。 再者，將說明具有兩級之類比至數位轉換器作 第1圖之固態成像裝置100的實施例。自像素單元 出之像素輸出信號係經由垂直信號線被輸入至排列 列之η位元類比至數位轉換器20及3 0。此η位元 數位轉換器包含一最上位m位元類比至數位轉換器 φ 位（n-rn )位元類比至數位轉換器。 第一最上位m位元類比至數位轉換器20及第 : 位（n-m )位元類比至數位轉換器3 0的結構並不作 - 。例如，類比至數位轉換器可以應用至整個行並列 數位轉換器、一行串並列類比至數位轉換器、一計 波型類比至數位轉換器、一連續近似計數器斜波型 數位轉換器、或其組合。 再者，第二類比至數位轉換器3 0可以使用多 ，對像素輸出信號的最下位（η - m )位元執行類比: 以使用 例中， 列類比 類比至 信號產 列類比 的經數 爲示於 ;10輸 成行並 類比至 及最下 二最下 此限定 類比至 數器斜 類比至 數方法 至數位 -14- (12) 1377838 轉換。像素輸出信號的最下位（n-m )位元資料可以 將爲最上位《1位元類比至數位轉換器20所取得之數 ' 號轉換爲類比信號；在像素輸入信號與經類比轉換的 -- 間執行減法；並藉由額外提供之第二最下位（n-m ) ' 類比至數位轉換器30，對減去之類比信號執行類比至 •轉換加以取得》 結果’有可能取得數位信號，其中（類比）像素 φ 信號被類比至數位轉換爲η位元。 隨後，自最上位m位元類比至數位轉換器20及 最下位（n-m)位元類比至數位轉換器30輸出的數位 係被組成以予以輸出爲η位元數位影像資料》 於此，以具有兩級的類比至數位轉換器爲例，但 明並不限於此。本發明可以應用至具有三級、四級或 之類比至數位轉換器。 當使用具有例如兩級之類比至數位轉換器的上述 φ 成像裝置時，第二最下位（n-m )位元類比至數位轉 以對在一預定位準之信號，使用爲第一最上位m位元 - 至數位轉換所取得之像素輸出信號加以執行。因此， • 於具有低照片拍攝雜訊之低亮度的像素輸出信號，執 •高準確度類比至數位轉換，其相對於具有高照片拍攝 之高亮度像素輸出信號，執行了低準確度之類比至數 換。因此，有可能使用低功率消耗，實施固態成像裝ί 再者，雖然使用了其面積小於連續近似法類比至 轉換器但轉換時間長於連續近似類比至數位轉換器的 藉由 位信 信號 位元 數位 輸出 第二 資料 本發 η級 固態 換可 類比 相對 行了 雜訊 位轉 i 〇 數位 計數 -15- (13) 1377838 器斜波型類比至數位轉換器，但有可能實施固態成像裝置 . ，其中在固態成像裝置的行並列類比至數位轉換器的轉換 ' 時間係顯著降低。 -· 作爲具有兩級之類比至數位轉換器的應用例，例如最 ' 上位ni位元係被類比至數位轉換，以當捕捉一影像時，執 ' 行類比至數位轉換作監視用。再者，如果有必要高準確度 轉換，例如，在捕捉即時影像時，最低（n-m)位元係被 φ 類比至數位轉換。因此，有可能實施一固態成像裝置，其 能執行高速監視並使用較少之功率消耗。 . 再者，將說明包含如第2圖所示之類比至數位轉換器 220-1至220-m的固態成像裝置200的結構例。 如第2圖所示，類比至數位轉換器包含兩類比至數位 轉換器220- 1及220-m，即最上位及最下位類比至數位轉 換器，其將取自垂直信號線vsll至vslm的類比像素輸出 信號成爲數位信號（資料），該等垂直信號線係被重覆地 φ 由像素（陣列）單元的垂直方向中。 再者’在包含在最上位及最下位類比至數位轉換器中 • 的類比至數位轉換器220-1 (至220-m )中，垂直信號線 ' vsU至vsl的輸出係被輸入至最上位m位元類比至數位轉 換器。隨後，計算出DA轉換値與輸入像素間之差，及最 上位m位元類比至數位轉換器的輸出被輸入至最下位（n_ m )位元類比至數位轉換器。然後’執行最下位類比至數 位轉換操作。轉換的結果，輸出一像素數位資料（信號） -16- (14) 1377838 再者，更明確地說，計數器斜波型類比至數 . 可以被應用至最上位m位元類比至數位轉換器。 ' 下位（n-m)位元類比至數位轉換器的轉換方法 • ' 此。 ‘ 類比至數位轉換器220-1 (至220-m)的最_ • 元包含一比較器201及m位元計數器202。再者 數位轉換器220-1 (至220-m)包含：一狀態機器 φ 產生對應於最下位（n-m )位元之類比信號；一 ，例如，具有最下位類比信號電壓產生器204 ; . ni)位元類比至數位轉換器209。 在最上位m位元類比至數位轉換器中，比較 有一連接至線11的反相輸入端，以接收參考信§ ，一連接至垂直信號線vsll (至vslm )的非反相 及一連接至m位元計數器2 02的輸入端之輸出端 行計數操作或重置操作之時脈信號elk被供給至 • 數器202。再者，比較器201的輸出端係被連接 器203的輸入端，其狀態機被包含作爲最下位（ ' 元類比至數位轉換的一部份。Μ位元計數器202 • 係被連接至資料[η-1 : 0]線15，作爲對應於最」 )至（n-m )位元的輸出數位資料。 在最下位（n-m)位元類比至數位轉換器中 器203的輸入端分別被連接至線12、線13、及比 的輸出端，以接收該時脈elk、重置信號rst、. 2〇1的輸出。 位轉換器 再者，最 並不限於 匕位m位 ，類比至 ί 203 ，其 減法單元 及一（η- 器201具 虎 m s 1 〇 p e 輸入端， 。用以執 m位元計 至狀態機 n-m )位 的輸出端 :位（η -1 ，狀態機 較器201 &比較器 -17- (15) 1377838 狀態機器203具有電流開關cursw連接至N通道 FET206的閘極；及一直流電流開關dcsw連接至N通道 - FET207的閘極，用以控制放電。 P通道FET2 05具有源極連接至一參考電位（電源） ' ;—閘極連接至線丨4及P通道FET210的閘極及汲極；及 - 汲極連接至N通道FET2 06的汲極。 P通道FET210具有一源極連接至參考電位（電源） ^ :及一閘極及汲極連接至定電流源2 1 1。電流源2 1 1的另 一端係連接至地端。 . N通道FET206的源極係連接至電容C1 (208)的一 端及N通道FET207的汲極。N通道FET207的源極被連 接至地端。電容C1的一端係連接至（n-m)位元類比至數 位轉換器2 09及電容C1的另一端連接至地端。 最下位（n-m)位元類比至數位轉換器209的輸出端 係連接至資料[n-Ι : 0]線15，以輸出最下位位元資料[n_m Φ : 〇]的輸出資料。 再者，將參考第3A至3C圖描述用於最下位（n_m) ' 位元類比至數位轉換器的狀態機器203操作。 ' 如於第3A圖所示，當重置信號被供給至狀態機器 2 03時，直接開關dcsw的位準被改變爲高位準，充電於 電容C1 (208)中之電荷被釋放，及m位元計數器202被 重置。隨後，計數操作同止於時脈elk的方式開始，轉換 操作被執行於減少計數器的最上位m位元，及參考信號 msl0pe的電壓被從預定電壓依據該時脈線性衰減。 -18- (16) 1377838 比較器201比較參考信號mslope的電壓與垂直信號 線vsl的電壓。如果參考信號msi ope的電壓低於垂直信號 " 線vsl的電壓，則計數器的操作停止。如果狀態機器203 - 的直接狀態機器開關dcsw的位準變成低位準，則電容C1 ( 208)停止放電。同時，因爲電流開關cursvv的位準變 • 成高位準’所以’與定電流源2 1 1所施加之電流i被充電 於電容C 1 ( 208 )中。 φ 再者，當下一時脈（在時間t6的時脈elk )上升，電 流開關cursw的位準變成低位準及N通道FET206被斷開 . ，以保持充電於電容C1 (208)中之電荷。此電荷係被保 持於電容C 1 ( 208 )中，直到輸入下一重置信號rst爲止 。上述狀態機器2 0 3的操作係如第3 B及3 C圖所示。 再者，將參考第4圖之時序圖，說明示於第2圖之類 比至數位轉換器220-1 (至220-m)的操作。 在第4圖之時序圖中，重置信號rst係在時間ti被供 • 給至狀態機器203及m位元計數器202，以執行重置操作 。再者’自狀態機器203的直流開關dcsw輸出的信號的 ' 位準在時間11至時間t5係被保持於高位準。當由直流電 • 流開關dcsw輸出之高位準信號被供給至N通道FET207 的閘極時，N通道FET207被導通。因此，電容C1 (207 )的電荷被排放及其電位被保持直到時間t5爲止。 當重置信號rst於時間t2下降時，m位元計數器208 開始計數操作.及參考信號mslope依據時脈elk作線性降低 。輸入至比較器201的反相端的參考信號ms] ope與輸入 -19- (17) 1377838 至非反相端的垂直信號線的像素輸出信號（自垂直線vsll .輸出的像素信號）作比較。如果信號mslope的位準低於 ’ 自垂直信號線vsll輸出之像素信號的位準，則高位準的脈 ' ' 衝mcompout被由比較器201的輸出端輸出（時間t5)及 脈衝mcompout的位準被保持爲高位準，直到下—重置信 • 號rst被供給爲止。 m位元計數器2 02結束於時間t4的操作。m位元計數 φ 器202執行上及下計數，但也可以使用其他計數方法。 隨後，一計數値係被轉換，使得資料[η-1 : η-m]被輸 . 出至資料線1 5作爲最上位m位元二進制資料。 同時’在時間t5，當參考信號mslope的位準及自垂 直信號線vsl 1输出的像素輸出信號被反相（交叉），以關 閉N通道FET2 07時，狀態機器203的直流開關dcsw的 位準由高位準改變爲低位準。結果，電容C 1 ( 208 )停止 放電。 • 在時間中，電流開關cursw的位準由低位準改變至 高位準。電流開關cursw保持高位準，直到時間t6，其中 • 時脈elk上升及電流開關cursw的位準改變至低位準。 • 即’在時間t5至時間t6的週期中，其中，下一時脈 elk上升’則電流i經由p通道FET205及N通道FET206 被充電至電容Cl(208)(見第4圖）。因此，產生一類 比信號’以執行想要之最下位（n-m )位元轉換。 因爲予以供給至電容C 1 ( 208 )的電流値與在定電流 源2 1 1爲電流鏡電路所產生之電流i相同，所以，有可能 -20- (18) 1377838 設定定電流源2 1 1的電流値i爲想要値及任意設定在時間 - 及時間t6之週期間所儲存及取得之電壓値。再者，有 -可能閂鎖在電容C 1 ( 208 )所取樣的電壓增益。因此，有 可能調整元件準確度。 於此，因爲最上位m位元的計數器202的計數操作係 " 依據時脈elk加以執行，所以，最上位m位元的一 LSB對 應於一時脈elk的一循環。最下位（n-m )位元表示在時 φ 間t4及時間t5間之週期tc間，充電於電容C 1 ( 2 0 8 )中 之電荷量。比較器201可以在時間t5比較輸入信號 . msl〇pe及 vsl，其中兩信號的位準被反相。即，比較器 201可以比較輸入信號mslope及vsh 因此，藉由充電電流至電容Cl( 208 )取得之電壓値 Vb可以在一週期實際量測，其中，係由一時脈循環telk減 去時脈循環tc。如果由一時脈telk的一週期中充電的電流 產生之電壓（第4圖之電壓Va + Vb)減去量測電壓vb， φ 則可以取得對應於真實最下位（n-m )位元的類比信號Va 〇 - 尤其，最下位（n-m)位元類比至數位轉換器轉換在 . 一時脈Uu-U之週期所產生之類比信號Vb成爲~數位信 號。因此，取得（對應於Va的）資料，其中一對應於類 比信號capout ( Vb )的數位値係被由對應於（n-m )位元 滿刻度（Va + Vb )的數位資料減去。 在（n-m )位元類比至數位轉換器209執行最下位（ n-m )位元類比至數位轉換後，影像資料[n-m : 〇]係被輸 -21 - (19) 1377838 出至資料[n-1 : 〇]的線15» 最下位（n-m)位元類比至數位轉換器209可使用多 ' 數轉換方法，例如並列法、計數器斜波法、或連續近似法 — * 〇 在最上位m位元資料與最下位（n-m)位元資料組合 ' 後’水平選擇電路序向地選擇連接至上述垂直信號線vsll 至vslm的n位元類比至數位轉換換器220-1至220-m，以 φ 推導出數位資料。 如上所述，當執行第4圖所示之時序圖的轉換操作時 ，執行最上位（n-m )位元類比至數位轉換所需之轉換時 間變成2^1循環。例如，即使當下一級之最下位（n-m ) 位元類比至數位轉換係以2n_m-1循環加以執行，相較於示 於第8圖之類比至數位轉換器430-1 (至430-m)者，仍 有可能大量降低轉換時間。 例如，當假設η爲12及m爲8時，則在第8圖所示 φ 之必要循環變成212- 1 =409 5。而，在第5圖中，類比至數 位轉換可能以28-1+2 12_8- 1 =270的循環加以執行。 ' 再者，2n-l階的時間準確度或元件準確度係必要用於 - η位元類比至數位轉換。然而，藉由分開執行最上位m .位 元類比至數位轉換與下位（n-m )類比至數位轉換，當最 上位m位元例子中，有可能調節準確度至約2m數量級， 及當最下位（n-m)位元時，有可能調節準確度至約2n‘m 數量級。 再者，當假設定電流源2 1 1的電流爲V，則予以供給 -22- (20) 1377838 至取下類比至數k轉換器的類比is號（電壓）capout可以 . 被計算如下： cap〇ut= ( i/C 1 ) *tc … （其中，表示乘法符號）。 如果電流i與電容C1的値係被大致選擇，電壓 • cap out相對於週期t。放大。因此，我們想要在執行最下位 (n-m)位兀類比至數位轉換時，調節元件準確度及改良 φ 轉換準確度。再者’有優點在於晶片面積可以藉由將最上 位m位元與最下位（η - m )位元分開而變小，因而減少用 . 於類比至數位轉換器中之元件數目。 再者’第5圖顯示使用依據本發明之另一實施例之使 用類比至數位轉換器330-1 (至330-m)的另一固態成像 裝置3 00。 在依據本發明實施例之類比至數位轉換器330-1 (至 3 30-m )中，示於第2圖之類比至數位轉換器220- 1 (至 • 220-m )之最下位（n-m )位元的結構具有與最上位m位 元計數器斜波型類比至數位轉換器的相同結構。 ' 示於第5圖之固態成像裝置300包含多數分別連接至 • 每一垂直信號線類比至數位轉換器3 3 0- 1至3 3 0-m。如第 2圖所示，在示於第5圖之類比至數位轉換器330-1 (至 3 3 0-m )的結構中，最上位m位元類比至數位轉換器包含 —比較器301，其具有反相輸入端連接至參考信號mslope 輸入的線11，一非反相輸入端，連接至垂直信號線vs]l ( 至vslm)，及一輸出端連接至m位元計數器3 02的輸入 -23- (21) 1377838 端。一時脈elk被供給至m位元計數器302，以執行計數 操作或重置操作。m位元計數器302的輸出端連接至資料 '· [η-1:0]線16，以輸出最上位（n-1)至（n-m)位元的數 -- 位資料。 ' 在最下位（n-m )位元類比至數位轉換器中，狀態機 • 器3 03的輸入端係分別連接至時脈elk的線12 ;重置信號 rst的線13 ;及比較器301的輸出端。 φ 狀態機器3 03具有一連接至N通道FET306閘極的電 流開關curs w及一連接至N通道FET3 07閘極的直流開關 d c s w 〇 P通道FET305具有一源極連接至參考電位（電源） 、一閘極連接至線14及P通道FET310的閘極與汲極、及 —汲極連接至N通道FET3 06的汲極。 P通道FET310具有一源極連接至參考電位（電源） ;及一閘極與一汲極連接至定電流源3 1 1的一端。定電流 φ 源311的另一端係連接至地端》 N通道FET306的源極係連接至電容C1 (308)的一 端及至N通道FET3 07的汲極。N通道FET3 07的源極係 - 連接至地端。電容C1具有一端連接至比較器3.20的非反 相輸入端及另一端連接至地端。 比較器320具有反相輸入端連接至線15(nmslope) 及一輸出端連接至（n-m)位元計數器32】的輸入端。再 者，時脈elk係供給至（n-m )位元計數器321 ’使得（n-m)位元計數器321的輸出端連接至資料[n-1: 〇]，以輸 -24- (22) 1377838 出最下位資料[n-m-1: 0]。 .再者，將參考第6圖之時序圖，說明類比至數位轉換 • · 器3 3 0- 1 (至3 3 0-m )的操作。 '' —像素輸出信號經由垂直信號線vsll (至vslm)被輸 " 入至設成行並列之η位元類比至數位轉換器上。該n位元 • 類比至數位轉換器係分成最上位m位元類比至數位轉換器 及最下位（n-m )位元類比至數位轉換器。最上位m位元 φ 類比至數位轉換係藉由設成行並列之比較器3 0 1與m位元 計數器3 02所執行。一像素輸出信號被輸入至比較器301 . 的一輸入端及一來自數位至類比轉換器的參考信號mslope 被輸入至另一輸入端。依據來自預定啓始値之時脈的輸入 ，參考信號會加以改變。在此時，如果輸入至比較器3 0 1 的像素輸出信號與參考信號間之大小關係反轉，則比較器 3 0 1的輸出信號改變。因此，m位元計數器3 02依據像素 輸出信號計數時脈次數，並依據時脈數量取得一數位資料 φ 値。因此，取得像素輸出信號之最上位m位元資料[n-1 : η - m ]。 • 再者，將描述最下位（n-m )位元類比至數位轉換的 . 操作》 如果用於最上位m位元類比至數位轉換之比較器3 0 1 決定輸入參考信號mslope的位準低於自垂直信號線vsli (至vslm )之像素信號的位準，則比較器301的輸出端輸 出一脈衝，予以供給至狀態機器3 0 3。 在時間t5時，自狀態機器3 03之電流開關cursw輸出 (s ) -25- (23) (23)1377838 之信號位準變成高位準，及自電流開關cursw輸出之信號 被供給至N通道FET306的閘極，使得N通道FET被導通 。因此，電流開始流至電容C1 (308)及電容C1 (308) 被該電流所充電，直到下一時脈上升之時間t6爲止。 因爲電容C1 (308)應事先被重置，所以，每一列提 供有狀態機器，以控制重置或充電該電容。狀態機器的操 作係與第3A至3C圖所示者相同，其詳細說明將被省略。 一時脈elk對應於最下位（n-m )位元的滿刻度（ Va + Vb )及最下位（n-m )位元之真實値變成對應於由時 間Μ至時間t5之週期的電壓Va。 然而，電壓Vb對應於一週期，該週期係由時間t5至 時間t6，t5係比較器301變成高位準，t6係下一時脈上 升可以被真實量測到。因此，真實數位値Va可以藉由數 位轉換充電於電容C1 (308)中之電荷量，即電壓Vb並 從數位値（Va+Vb )減去數位轉換値加以取得。 充電於電容C1 ( 308)中之電壓cap〇ut被供給至比較 器320之非反相輸入端。同時，信號nmslope經由線15 被輸入至比較器320的非反相輸入端，及（n-m )位元計 數器321開始同步於時脈elk，以預定時序執行計數操作 〇 如果自電容Cl( 308)輸出之電壓capout高於電壓 nmslope的位準，貝U比較器320從輸出端輸出高位準之脈 衝，以供給至（η - m )位元計數器3 2 1。然後，（n - m )位 元計數器321完成計數操作。計數値對應於第6圖所示之 -26- (24) 1377838 電壓Vb。對應於電壓Va的真實（n_m )位元數位資料[n. . m·1 : 〇]藉由從對應於滿刻度之數位値減去電壓Vb的數位 _ · 値加以取得。 … 隨後’最下位（n-m)位元數位資料[n-m-1: 0]係被 送至數位資料[η-1 : 〇]，以組合至最上位m位元，藉以導 ' 出總數n位元準確度之類比數位轉換資料。 如上所述，最上位m位元類比至數位轉換的操作及取 φ 樣對應於最下位（n-m )位元的像素輸出信號的操作基本 上係與第1及3圖者相同。 . 將對應於取樣最下位（n-m )位元之像素輸出信號的 類比至數位轉換係爲計數器斜波型行並列類比至數位轉換 器所執行’如同對最上位m位元者一般。在此時，除了用 於最上位m位元的計數器斜波型行並列類比至數位轉換器 外’比較器係設置用於每一行。爲執行類比至數位轉換所 輸出之信號nm si ope係被輸入至比較器，使得電容的電壓 φ capout被類比至數位轉換。因此，如上所述，有可能大量 降低轉換時間及調節元件準確度》 ' 再者’ η位元類比至數位轉換器並未每一行提供。例 • 如，可能每兩或三行提供一類比至數位轉換器，以在一預 定時計執行切換，而輸出兩或三像考的數位信號》 再者，將參考第7圖描述依據本發明另一實施例之類 比至數位轉換器。 示於第7圖之類比至數位轉換器於第5圖所示之類比 至數位轉換器330-1 ( 330-m)的不同在於一予以供給至最 -27- (25) 1377838 上位m位元類比至數位轉換器的時脈elk的循環係與予以 . 供給至最下位（n-m )位元類比至數位轉換器的時脈elk :· 的循環不同。予以供給至最上位m位元類比至數位轉換器 —- 的時脈elk的循環係被設定爲例如長於至最下位（n-m ) ' 位元類比至數位轉換器。 ‘根據最上位m位元的轉換時間，比較器比較參考信號 mslope與自垂直信號線vsll (至vslm)輸出的像素輸出 φ 信號。信號的大小在時間t5被反轉，及比較器從輸出端 輸出脈衝mcompout» 自狀態機器之電流開關cursw輸出之信號位準在時間 由低位準變成高位準，其中，脈衝mcompout改變至高 位準及自電流開關cursw輸出之信號的位準被保持於高位 準，直到下一時上升之時間t6爲止。隨後，預定量之電 流被充電於電容中，及取樣予以輸入至最下位（n-m )位 元類比至數位轉換器的類比電壓β φ 用於最下位（n-m )位元類比至數位轉換的操作係與 第5圖所示者相同。因此，其說明將被省略。 • 如上所述，有可能藉由設定對應於最下位n-m位元的 • 滿刻度的一時脈elk的循環telk長於最下位類比至數位轉 換器的操作時脈循環，而設定從脈衝mcompout的位準超 出垂直信號線vsll (至vslm )的位準的時間點至下一時脈 (在時間t6 )之週期爲長。 結果，需要以對電容充電電流之循環telk-te變長及予 以充電至電的電壓可能大於第5圖所示者。因此，有可能 r q .· si ·· -28- (26) 1377838 以高準確度，執行對最下位（n-m)位元的數位轉換操作 〇 如上所述，在固態成像裝置之行並列類比至數位轉換 -- 中，最上位m位元類比至數位轉換器係與最下位之（n-m ' )位元類比至數位轉換分開。因此，在最上位m位元中， * 可能降低轉換時間約2m數量級，及在最下位（n-m )位元 中，可能降低轉換時間約2n-m數量級，以調節元件準確度 再者，在固態成像裝置的行並列類比至數位轉換中， 有可能藉由在計數器斜波型類比至數位轉換器中，以對應 於最下位（n-m )位元的電壓充電電容，以降低轉換時間 ，其中較連續近似型類比至數位轉換需要更小面積，但較 額外設置以最下位（n-m )位元之取樣及執行類比至數位 轉換的連續近似型類比至數位轉換所需爲長的轉換時間。 再者，有可能調節元件準確度。 φ 在固態成像裝置的行並列類比至數位轉換中，雖然類 比至數位轉換藉由使用計數器斜波型類比至數位轉換加以 ' 執行’其需要較連續近似型類比至數位轉換爲少之面積， • 但較連續近似型類比至數位轉換爲長之轉換時間，因此， 有可能實施能降低轉換時間的固態成像裝置.。 例如，當執行監測之類比至數位轉換，一影像被捕獲 時，類比至數位轉換只對最上位m位元執行。再者，當在 捕獲一真實影像需要高準確度時，除了對最上位m位元 執行類比至數位轉換外，也對最下位（n-m )位元執行類 -29- (27) 1377838 比至數位轉換。因此，有可能實施高速監視器及賓施使用 低功率消耗的固態成像裝置。 __ 類比至數位轉換係只針對於信號低於一預定位準的最 •- 下位（n-m )位元執行，使用藉由執行最上位m位元類比 ' 至數位轉換所取得之像素輸出信號。因此，相對於具有低 ' 照相雜訊的低亮度之像素輸出信號執行高準確度類比至數 位轉換。再者，針對具有高照相雜訊之高亮度之像素輸出 φ 信號執行低準確度類比至數位轉換。因此，可賓施具有低 功率消耗的固態成像裝置。 . 第1 2圖爲依據本發明另一實施例之攝影機的剖面圖 。依據本發明實施例之攝影機係爲一影像攝影機的例子， 其能捕獲影像。 依據本發明實施例之攝影機包含一相關於固態成像裝 置100、200' 300、400及500的固態成像裝置1;—光學 系統610;—快門裝置611; —驅動電路612;及一信號處 φ 理電路61 3。 光學系統6 1 0對焦來自一物件之影像光（入射光）至 ' 固態成像裝置1的成像區域上，以形成一影像。因此，在 • -預定週期中，對應信號的電荷被儲存於固態成像裝置1 上。 快門裝置6 1 1相對於固態成像裝置1控制光開放週期 及光遮蔽週期。 驅動電路6 1 2供給驅動信號以控制固態成像裝置1的 傳輸操作及快門裝置6 1 1的快門操作。固態成像裝置1的 -30- (28) (28)1377838 電荷係根據自驅動電路612供給之驅動信號（計時信號） 加以傳送。信號處理電路613執行各種信號處理。所處理 之影像信號係被儲存於例如記億體之儲存媒體或輸出至一 監視器。 應爲熟習於本技藝者所了解的是，各種修改、組合、 次組合及替換可以在隨附之申請專利範圍或等效的範圍， 取決於設計要求及其他因素加以進行。 【圖式簡單說明】 第1圖爲包含類比至數位轉換器之固態成像裝置的方 塊結構圖； 第2圖爲示於第丨圖中之類比至數位轉換器的方塊結 構圖； 第3A至3C圖爲顯示於第2圖中之類比至數位轉換器 的狀態機的功能圖； 第4圖爲示於第2圖之類比至數位轉換器的操作時序 圖； 第5圖爲另一類比至數位轉換器的方塊結構圖； 第6圖爲示於第5.圖之類比至數位轉換器的操作時序 圖； 第7圖爲另一類比至數位轉換器的操作之時序圖； 第8圖爲一已知固態成像裝置的方塊結構圖； 第9圖爲用於第8圖所示之固態成像裝置的類比至數 位轉換器的操作時序圖； -31 - (29) (29)1377838 第1〇圖爲另一已知固態成像裝置的方塊結構圖； 第11圖爲示於第10圖之固態成像裝置所用之類比至 數位轉換器的操作時序圖；及 第12圖爲依據本發明實施例之攝影機的剖面圖。 【主要元件符號說明】 1 〇 :像素單元 11 :垂直選擇電路 20 :第一最上位m位元類比至數位轉換器 2 1-1-21-m:第一類比至數位轉換器 30 :第二最下位（n-m )位元類比至數位轉換器 3 1-1-3 Ι-m:第二類比至數位轉換器 4 1-1-4 1-m :數位至類比轉換器 42-1-42-m :加法器 5 0 :水平選擇電路 2〇〇 :固態成像裝置 2〇1 :比較器 202 : Μ位元計數器 2〇3 :狀態機器.
2〇4 ’·最下位類比信號電壓比較器 20 5 ： Ρ 通道 FET
206 : Ν 通道 FET
207 : Ν 通道 FET 208 :電容 -32- (30)1377838 209 ： ( n-m )位元類比至數位轉換器
2 1 0 : P 通道 FET 2 1 1 :定電流源 3 0 0 :固態成像裝置 3 0 1 :比較器
3 02 : Μ位元計數器 3 03 :狀態機器 3 05 ： Ρ 通道 FET 3 06 ： Ν 通道 FET 3 0 7 : Ν 通道 FET 3 0 8 :電容 3 10： Ρ 通道 FET 3 1 1 :定電流源 3 2 0 :比較器 321: (n-m)位元計數器
330-1-33 Ο-m:類比至數位轉換器 4 0 0 :固態成像裝置 40 1 :垂直選擇電路 4 1 0 :像素陣列 411-11-411-nm:像素 420 :數位至類比轉換器 43 0- 1 -4 3 0-m:類比至數位轉換器 4 3 1 :比較器 4 3 2 : N位元計數器 -33- (31) 1377838 500 :固態成像裝置 _ 53 0 - 1 -5 3 0-m :行並列類比至數位轉換器 _ · 5 3 1 :比較器 —- 5 3 2 :閂鎖邏輯電路 ' 5 3 3 - 1 - 5 3 3-n :比較器 - 534-1-534-n :開關 535-1-535-H :開關 I 5 3 6 :開關 5 3 7 :開關 6 1 0 :光學系統 6 1 1 :快門裝置 1 :固態成像裝置 6 1 2 :驅動電路 6 1 3 :信號處理電路 -34-