TWI357782B - - Google Patents
Download PDFInfo
- Publication number
- TWI357782B TWI357782B TW094140316A TW94140316A TWI357782B TW I357782 B TWI357782 B TW I357782B TW 094140316 A TW094140316 A TW 094140316A TW 94140316 A TW94140316 A TW 94140316A TW I357782 B TWI357782 B TW I357782B
- Authority
- TW
- Taiwan
- Prior art keywords
- wiring
- wiring board
- protective layer
- substrate
- warpage
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims description 167
- 239000011241 protective layer Substances 0.000 claims description 103
- 239000010410 layer Substances 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 50
- 239000011347 resin Substances 0.000 claims description 41
- 229920005989 resin Polymers 0.000 claims description 41
- 238000004519 manufacturing process Methods 0.000 claims description 31
- 238000012937 correction Methods 0.000 claims description 30
- 229920001187 thermosetting polymer Polymers 0.000 claims description 17
- 239000002131 composite material Substances 0.000 claims description 16
- 239000000835 fiber Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000003365 glass fiber Substances 0.000 claims description 7
- 230000008439 repair process Effects 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 238000012546 transfer Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 description 63
- 229910000679 solder Inorganic materials 0.000 description 21
- 238000005452 bending Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 13
- 230000009477 glass transition Effects 0.000 description 8
- 238000009434 installation Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 238000001035 drying Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 239000004760 aramid Substances 0.000 description 3
- 229920003235 aromatic polyamide Polymers 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 210000003298 dental enamel Anatomy 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000004745 nonwoven fabric Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000012779 reinforcing material Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 150000002466 imines Chemical class 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- QQONPFPTGQHPMA-UHFFFAOYSA-N propylene Natural products CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 description 1
- 125000004805 propylene group Chemical group [H]C([H])([H])C([H])([*:1])C([H])([H])[*:2] 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
1357782 卜年。月(^.日修(走)正替換q 九、發明說明: 【發明所屬之技術領域】 技術領域 本發明係有關於剛性(rigid)基板、撓性基板等薄型 5樹脂配線基板,特別是關於配線基板及其製造方法。
C先前技術:J 背景技術 近年來,隨著電子機器之小型化及高性能化,配線基 板上之零件安裝密度日漸高密度化’且在攜帶機器用途 10上’乃期望於更薄之配線基板上安裝電子零件來實現低價 化。
因此用於上述電子機器之配線基板也開發了更薄之 電子絕緣性基材。舉例言之,在相同層數之情形下,可實 現更薄之基板,逐漸實現4層基板為〇25職以下之剛性基 板或0_lmm左右之多層撓性基板。又,就使用習知6〜8層 之多層基板之騎而言,乃射可藉❹增層(buiid_up) 配線基板等高密度配線基板而以更少之層數來收容配線, 結果可使配線基板厚度變薄。 上述薄型基板中,由於基板之剛性會降低,因此配線 2〇基板容易產生麵曲。特別是,因為配線基板表面形成為配 線保護層之阻焊劑的乾燥、硬化收縮、材料物性或剛性等 對配線基板之翹曲的影響也較顯著。 續正上述配線基板之輕曲的方法,曰本專利公開公報 特開平08-4娜號、日本專利公開公報特開讀_4娜 5 匕曰修(p正替換頁j 號及日本專利公開公報特開2002 —324824號中已揭示了 TAB等捲帶承載ϋ。這㈣知技㈣在膜基材上形成阻焊 劑時,在使配線基板彎曲之狀態下乾燥阻焊劑並使其硬 化,藉此矯正翹曲。 惟,在300mm〜500mm左右之尺寸的配線基板之製造 步驟中,要精確地控制彎曲十分困難,且難以適用習知方 法。 以第6A—6E圖說明習知配線基板。 第6A圖係顯示片狀配線基板之表面的平面圖。配線基 板内配置有複數製品部卜而,在此製品部係表示安裝電子 零件來實現電路功能時的單位製品領域,表示 p 機器之部分。 '衣% %于 配線基板之製品部i以外,通常作為形成於製 表裡面的配線保護層之阻焊劑係連續形成。又,:: 配線圖案或阻焊劑圖案係由製品規格決定局呷’品曰部1之 向之應力平衡會科衡,產生微小之%卩上厚度方 將複數個已具前述微小翹曲之製品部^配 線基板時,該微小翹曲會累積,在大尺 於片狀配 曲。 ⑴會呈現大翹 ·” . 阀〜η —Λ刮面的翹曲狀涓 此乃顯示製品部1於表面側凸起之纽曲例。… 第6C圖係將連續配置有第6Α圖之製品部的 大並由表面顯示者。第鳴由裡面顯示第叱圆:加以擴 係顯示製品部1之表面有配線保護層2之開q而露出電在此 1357782 J-Π w 1--—-~ __' .1 件連接墊3或配線圖案5,且裡面由配線保護層2露出格子狀 連接墊4的例子。 前述薄型基板中,根據表裡面之配線保護層2的開口圖 案差異,製品部1之翹曲會更顯著,如第6C圖所示,連續配 5 置製品部1將會使翹曲累積。將第6C圖之C — C’剖面之翹曲 顯示於第6D圖。而,第6D圖中,係在第6C圖之C —C’剖面 的兩端將高度水平化而顯示概略剖面,並沒有就翹曲之變 位而反應嚴密之形狀,只是概念性加以顯示。
於配線基板安裝電子零件時,為了有效率地安裝電子 10 零件,一般來說不是個別之製品部1,而是於配置有複數個 製品部1之配線基板片安裝電子零件。此時配線基板片上產 生之翹曲是引發電子零件安裝步驟之搬送不順、電子零件 之安裝位置精磘度降低或安裝可靠性降低之主要原因。 【發明内容】 15 發明之揭示 本發明係一種配線基板,包含有:製品部,係由形成 於電絕緣性基材之配線圖案與配線保護層所構成者;製品 部以外之領域,係設置於電絕緣性基材者;及,翹曲矯正 部;又,製品部係由安裝領域與安裝領域以外之領域構成; 20 翹曲矯正部係設置製品部以外之領域或安裝領域以外之領 域。 本發明之配線基板係具有由形成於電絕緣性基材之配 線圖案與配線保護層所構成之製品部、設置於電絕緣性基 材之製品部以外之領域製品部以外之領域及翹曲矯正部, 7 且翹曲矯正部之翹曲方向與製品部之翹曲方向相異。藉翹 曲矯正部賦予與製品部相異之方向的翹曲,可減低配線基 板全體之翹> 曲。 又,本發明之配線基板之製造方法係包含有以下步 5 驟:形成具有電絕緣性基材與配線圖案之配線基板之步 驟;於配線基板之表裡面形成配線保護層之步驟;及,以 電絕緣性基材與配線保護層之玻璃轉移溫度以上之溫度來 矯正翹曲之步驟。以高於電絕緣性基材與配線保護層之玻 璃轉移溫度以上之溫度進行熱處理,藉此可緩和電絕緣性 10 基材與配線保護層之内部應力,除去製造步驟中所賦予之 殘留應力,而矯正配線基板之翹曲。 根據本發明,於配線基板設置翹曲矯正部,藉此,即 使是使配線基板薄型化而容易產生麵曲之構成,亦可控制 配線基板全體之翹曲,故,可提供一可實現良好電子零件 15 安裝性之配線基板及其製造方法。 圖式簡單說明 第1A圖係本發明第1實施形態之配線基板的外觀圖。 第1B圖係本發明第1實施形態之配線基板的D — D’剖 面圖。 20 第1C圖係顯示本發明第1實施形態之配線基板中,連續 之製品部E的表面之外觀圖。 第1D圖係本發明第1實施形態之配線基板的F — F ’剖面 圖。 第1E圖係顯示本發明第1實施形態之配線基板中,連續 1357782 们年M t日呤(号)正济換頁 之製品部E的裡面之外觀圖。 第2A圖係顯示本發明第1實施形態之配線基板的G部 其中一例之剖面圖。 第2B圖係顯示本發明第1實施形態之配線基板的G部 5 其中一例之剖面圖。 第3A圖係將本發明第2實施形態之配線基板製造方法 依各主要步驟加以顯示之步驟剖面圖。 第3 B圖係將本發明第2實施形態之配線基板製造方法 依各主要步驟加以顯示之步驟剖面圖。 10 第3 C圖係將本發明第2實施形態之配線基板製造方法 依各主要步驟加以顯示之步驟剖面圖。 第4A圖係顯示本發明第3實施形態之半導體裝置的外 觀圖。 第4B圖係本發明第3實施形態之半導體裝置的H — H’ 15 剖面圖。 第5圖係顯示本發明第4實施形態之半導體裝置的剖面 圖。 第6A圖係習知配線基板之外觀圖。 第6B圖係習知配線基板之A — A’剖面圖。 20 第6C圖係顯示習知配線基板中,連續之製品部B的表 面之外觀圖。 第6D圖係習知配線基板之C—C’剖面圖。 第6E圖係顯示習知配線基板中,連續之製品部B的裡 面之外觀圖。 9 1357782 _ π年b月b日修(氧)正替換頁 I:實施方式3 用以實施發明之最佳形態 本發明之配線基板包含由形成於電絕緣性基材之配線 . 圖案與配線保護層所構成之製品部、設於電絕緣性基材之 ^ 5 製品部以外的領域及翹曲矯正部,製品部係由安裝領域與 安裝領域以外之領域構成,而翹曲矯正部則設置於製品部 以外之領域或安裝領域以外之領域。 " 換言之,本發明之配線基板包含由形成於電絕緣性基 ^ 材之配線圖案與配線保護層所構成之製品部及設於製品部 10 之邊緣部或周圍之翹曲矯正部,且翹曲矯正部之翹曲方向 與製品部之翹曲方向不同。藉此,可降低配線基板全體之 麵曲。在此,.配線基板之麵曲係指因形成於配線基板表面 之作為配線保護層的阻焊劑層乾燥、硬化收縮、材料物性 或剛性等所引起之配線基板翹曲。 15 又,本發明之配線基板可於製品部的其中一面設置配 ^ 線圖案形成之格子狀連接墊與開口露出該連接墊之配線保 護層,並於另一面具有較連接墊之開口總面積大的開口面 積之配線保護層。藉於製品部外設置本發明之翹曲矯正 ’ 部,即使在具有配列於裡面側成格子狀之與母板連接的連 20 接端子而使配線保護層全面形成時,亦可有效抑制翹曲。 ' 又,本發明之配線基板可為於製品部的其中一面設置 配線圖案形成之格子狀連接墊與開口露出該連接墊之配線 保護層,而另一面則沒有設置配線保護層之形態。藉於製 品部外設置本發明之翹曲矯正部,即使在具有如BGA或 10 们午G月{)日絝(#)止锌撗頁 sp等封裝或模組用途之配線基板般,於半導體安裝面安裝 半導體晶片之配線保護層之開口,且具有配列於裡面側成 子狀的與母板連接之連接端子而使配線保護層全面形成 時’亦可有效抑制翹曲。 又,本發明之配線基板可設置複數製品部於配線基板 内且複數製品間具有翹曲矯正部。藉複數製品部間具有 翹曲矯正部,可抑制連續配置製品部時之累積翹曲,並可 減低在片狀之翹曲。 又,本發明之配線基板可為翹曲矯正部的至少一部份 僅於配線基板之單面作為配線保護層之構造。僅於翹曲矯 正部之單側設置配線保護層可使矯正用之翹曲易於形成, 且可以更窄之翹曲矯正部之寬度來實現翹曲矯正,結果可 咼畨度地配置製品部,提高片内之製品總數。 又,本發明之配線基板可為翹曲橋正部之至少一部份 於配線基板之内層與外層沒有形成配線圖案之形態。藉翹 曲矯正部之内層不配置由剛性高之金屬箔構成之配線圖 案,可降低翹曲矯正部之彈性率,使矯正用翹曲易於形成, 而可以更窄之翹曲矯正寬度來實現翹曲矯正。 又,本發明之配線基板可使配線保護層在配線基板之 表裡面的厚度不同。將形成為翹曲矯正用之配線保護層厚 度設定地較厚’可提高勉曲端正部之配線保護層因乾燥或 硬化收縮引起之彎矩’而可以更窄之輕曲繞正寬度來實現 勉曲矯正。 又,本發明之配線基板中,配線保護層為硬化性樹脂, 1357782 们年M G日修(未)正替換f 可使硬化性難之硬化率在餘料同。t高翹曲^s·s- 用之配線保護層的硬化率,可提高魅曲橋正部之配線保護 層的乾燥或硬化收縮引起之彎矩,而以更窄之想曲橋正寬 度來實現翹曲矯正。 又’本發明之配線基板中,鍾曲橋正部亦可藉電絕緣 性基材與配線圖案形成與製品部相反方向之翹曲。將麵曲 矯正部之配線基板的配線圖案配置相對厚度方向設定為非 對稱,藉此可於形成配線保護層前以翹曲矯正部賦予希望 方向之勉曲,並補正配線保護層之魅曲續正。 又,本發明之配線基板中,電絕緣性基材可為玻璃纖 維與熱硬化性樹脂之複合材料。藉使用本發明之翹曲矯正 邛,即使疋剛性咼且本身重量之彎曲小的玻璃纖維與熱硬 化性樹脂之複合材料構成的配線基板,亦可抑制片狀配線 基板之趣曲。 又,本發明之配線基板中,電絕緣性基材可為有機樹 脂纖維與熱硬化性樹脂之複合材料。藉將有機樹脂纖維作 為補強材料,即使是剛性配線基板亦可降低電絕緣性基材 之彈性率。藉此,翹曲端正部之翘曲形成可以更窄之寬产 實現,實現更高密度之製品部配置。 又’本發明之配線基板中,電絕緣性基材可為耐熱性 膜與接著劑之複合材料。藉使用本發明之翹曲續正部,將 耐熱膜基材以接著劑加以多層化’即使是剛性提高之構成 的撓性基板,亦可有效降低魅曲。 又’本發明之配線基板中’電絕緣性基材之彈性率為 12 1357782 ___ 气ηίΗ? /1 I?日呤($)正汴換頁 1〇G(Giga)Pa以下。藉使電絕緣性基材之彈性率 以下’魅曲橋正部之勉曲發生較為容易,魅曲橋正部之設 計自由度較高^ . t發明之半導體裝置為—於本發明配線基板之製品部 / 5安裝有半導體之半導體裝置。藉於以片狀抑_曲之本發 明配線基板安裝半導體,可降低伴隨配線基板之勉曲的搬 送不良或半導體女裝位置偏移,而可使半導體裝置之製造 m 良率提高,並可提高半導體裝置之半導體的1次安裝可靠 響 性。 10 本發明之配線基板之製造方法包含:形成具有電絕緣 性基材與配線圖案之配線基板的步驟,於配線基板之表裡 面形成配線保護層之步驟,以及以電絕緣性基材與配線保 護層之玻璃轉移溫度以上之溫度進行加熱處理之步驟。藉 以電絕緣性基材與配線保護層之玻璃轉移溫度以上的溫度 15進行熱處理,可緩和電絕緣性基材與配線保護層之内部應 Φ 力,去除製造步驟中所賦予之殘留應力,矯正配線基板之 勉曲。 本發明之配線基板之製造方法中,可以硬化性樹脂構 成電絕緣性基材與配線保護層’並於加熱處理步驟提高電 20絕緣性基材之硬化率。在矯正了翹曲之狀態下使電絕緣性 . 基材追加硬化來提高硬化率,可有效矯正剛性較配線保護 層高的電絕緣性基材之製造步驟中機械性賦予之彎曲或魅 曲。 本發明之配線基板之製造方法中,可於加熱處理步驟 13 1357782 日修啤正替換j 照射紫外線(uv)光。對使用了以光阻劑於配線保護層形成 圖案之感光性材料的材料照射UV光,可藉UV硬化之促進 來有效實現勉曲橋正。 本發明之配線基板之製造方法中,可對配線基板之單 5面輪流照射uv光。藉對單面輪流照射uv光,可使感光性 配線保護層之硬化率在表裡面不同,而可以簡便之方法控 制麵曲橋正部之勉曲量。
本發明之配線基板之製造方法中,可以平板挟持配線 基板進行加熱處理步驟。藉-面以平板挾持配線基板一面 10進行勉曲矯正,可以簡便之方法去除大尺寸之片狀配線基 板的趣曲或扭曲。 本發明之配線基板之製造方法中,於赵曲橋正步驟中 挾持配線基板之平板可為可穿透㈣光之材料。藉平板可穿 15光’可於Μ曲緯正步驟中賦予uv硬化帶來的纽曲橋 正致果,而更減低輕曲。 兄刊本發明之實施形態。而, 對於與習知技術中已㈣之元料相同 以相同標號。 铩 20 第1A圖為顯示片狀配線基缸+ * ^ 面(筮…、㈣右制 板表面者。配線基板之表 ^ 線基板之裡面則稱為 2片狀1基板之製品部1以外的領域形成有魅曲橋 板:6。又,第1A圖雖顯示複數製品部1配置於片狀配線基 板之例’但片狀配線基板上配置1個製品部1之情形也包含 14 於本發明之概念。在此,翹曲矯正部6具有與—1 之翹曲方向,連續配置製品部〗時,製品部丨之翹曲會累積, 可抑制配線基板產生大翹曲。 而,在此先定義翹曲方向。首先,以個別之製品部1 5的重心為原點,於面内設定縱轴及橫軸。在此,橫軸方向 相菖於第1A圖之左右方向,縱轴方向相當於上下方向。橫 軸方向之翹曲係以連接與橫軸之製品部兩端交差之2點的 直線為基準,將配線基板之厚度方向的變位量於前述2點間 朝橫軸方向積分來算出數值,若該值為正即定義為凸側翹 10曲,若為負貝疋義為凹側翹曲。縱軸方向之翹曲亦將前述 橫軸改變為縱軸來同樣算出。 又,翹曲矯正部之翹曲方向係以將延長設於鄰接之製 品部的橫轴、縱軸後與翹曲矯正部端部交差之2點連結的直 線為基準’將配線基板之厚度方向的變位量於前述2點間朝 15軸方向積分來算出數值,若該值為正即定義為凸側翹曲, 若為負責定義為凹侧翹曲。在此所示之翹曲方向係指相對 軸方向設定之值,製品部之翹曲有時在橫軸與縱軸上正負 相異。有關製品部與翹曲矯正部之翹曲方向的比較係就橫 軸、縱軸方向而獨立進行。 20 第1 A圖中,翹曲矯正部6之翹曲抑制效果較為顯著之例 係顯示片狀配線基板上配置有複數製品部丨之例,但片狀配 線基板上只有1處配置製品部1之例中,於製品部之周邊执 置翹曲矯正部當然也可減低翹曲。 又,第1A圖中雖顯示製品部1以外之領域全體配置翹曲 15 1357782 rr年M G日修(p正替換頁 ----------- 矯正部6之例,但並未限定於此,宜根據製品部1在面方向 之縱轴、橫轴的翹曲方向任意設定翹曲矯正部之翹曲方向 或配置。又,片狀之翹曲產生處有局部之傾向時,當然可 根據該傾向局部配置翹曲矯正部6。又,於製品部内設置翹 5 曲矯正部也可獲得相同效果。 第1B顯示第1A圖之D —D’剖面 之微小翹曲累積,因此可減低片狀全體之翹曲。而,在此 所示之剖面翹曲狀態,係作為與第5B圖之比較而概念性加 以顯示者,並非精密顯示翹曲量之圖。 又,將第1A圖之E部所示之鄰接的製品部丨之表面擴大 圖顯示於第1C圖,並將裡面之擴大圖顯示於第1£圖。 15 20 在此’為女裝電子零件來實現電路功能’製品部1形成 =望之配線圖案或電連接配線層間之通孔。配線層數因 製⑽而異’在攜帶機器用途上大多使用2層〜1〇層。電絕緣 厚度通常1層為,m左右,但就薄型用途而言, 1層6〇Vm〜3〇em左右者。 形成電子零件安裝時保護配線之目的,製品部1 子零件時,a 劑在讀焊安裝電 根據電子零件對製品則之配線編面:_案上。故’ 形狀會不同。 ,、土板表面的女裴配置,圖案 止處二僅可達到抑制焊料溢開之效果,且可防 阻焊劑圖荦之損傷或破缺,並防止斷線。即, 糸根據刚述功能而與配線圖案進行相同圖案設 16 計者。 又,配線保護層係使用環氧系樹脂、丙烯系樹脂或聚 驗亞胺系樹脂等熱硬化性樹脂。配線保護層使用非感光性 材料時可藉網板印刷等進行圖案形成。 又,可預先於片狀配線保護材料於貫通孔進行圖案形 成而定位貼合來形成。配線保護層使用感光性材料時,藉 液狀材料之印刷或膜狀材料之塗層全面形成後,以光阻^ 光”"員像後進行圖案开>成。在此,感光性之配線保護材料 奴為負型,可藉照射uv光(紫外線)來促進樹脂之架橋。 0又,熱硬化性樹脂就一般材料而言係以loot〜18(Tc左右 之熱來進行配線保護層之硬化。 在此’製品部1雖顯示將半導體以各向異性導電膜 (ACF)進行裸晶片安裝之中介片(interp0Ser)基板例, 仁製部1之尺寸或種類並未受限於此,母板基板模組基 15板或封裝基板等亦可獲得相同效果,特別是基板表面(第1 面)之配線保護層2a與裡面(第2面)之配線保護層2的開 口面積大為不同時’翹曲矯正部6之效果將更為顯著。 如第1C圖所示,半導體安裝面側為了使裸晶片安裝時 之ACF接著,係於製品部1之表面使電子零件連接墊3露 20出’且半導體晶片下沒有形成配線保護層。換言之,製品 部1表面沒有形成配線保護層2a,而配線基板之電絕緣性基 材7與配線圖案5或連接墊3露出。又,於製品部内設置翹曲 矯正部亦可獲得相同效果。 另一方面’第1E圖係顯示製品部1之裡面側。製品部1 17 气Ί年b月¢)日修(4)正替換頁 之裡面全面以格子狀形成有連接墊4,連接墊4以外之部分 王面,為了焊料球搭載之用而形成有作為配線保護層2之阻 焊劑。即,配線保護層2之複數開口内形成有連接墊4。如 ‘ 此—來,BGA ( Bal1 Grid Array )或 CSP ( Chip Size Package ) •U 5等封裝基板或模組基板中,由於為了母板安裝之用而於基 » 板裡面側形成有與焊料球連接之連接墊4,因此配線保護層 • 2之形成面積會變大。故,表裡面之配線保護層2、2a之開 φ 口面積差將較為顯著,使製品部丨之勉曲較易發生。 如此,因為製品部1之表裡面上的配線保護層2圖案不 10均衡,製品部1會發生微小之龜曲。故,本實施形態係以翹 曲橋正。卩6使與製品部1相反側發生鲍曲。換言之,在製品 部1與輕曲構正部6之邊界使,彎角靠近之情形下,形成輕曲 繞正部6,藉此可抑制製品部1之赵曲朝片狀配線基板面方 向累積,結果可減低片狀配線基板之勉曲。 15 第1D圖係概念性顯示第1C圖之F-F,剖面。藉對勉曲 • 橋正部6賦予與製品部1相反方向之趣曲,相較於習知例, - 彳減低連續配置製品部1時之全體魍曲量。 .· —而,在此所謂減低翹曲量’係針對因基板紐曲而造成 . 安裝步驟不順時之勉曲。發生㈣之溫度、渔度等環境、 2G基板尺核基板萄餘安裝工㈣烟設定者。 接I就龜曲橋正部6之構成,以第2A、B圖說明其中 例第2圖顯不第1(:圖所示之〇部的剖面構成。第μ圖為 魅曲矮正部6之剖面構成的其中一例,製品則為第ic圖所 不之表面側呈凸龜曲之例子。魅曲橋正部6之翹曲係使表裡 18 1357782 一· —_____ 州Ή日修(g).m自: 面上之配線保護層2、2a發生彎矩而實現者。使彎矩發生之~ 手段有因配線保護層2、2a之乾燥、硬化收縮或材料之熱膨 脹係數發生者,以及因材料剛性發生者。只要是可使彎矩 • 發生之手段即可,並未受限於此。 / 5 在此,第1C圖中,翹曲矯正部6以於配線基板8之單側 , 形成配線保護層2、2a者為佳。藉使配線保護層2a發生彎 矩,第2A圖之翹曲矯正部會於下側呈凸翹曲。如此,藉僅 • 於單面形成配線保護層2a來使勉曲矯正部6發生較大之彎 矩,結果即使較窄之翹曲矯正部6亦可於與製品部丨之邊界 10 配合彎角。 又,如第2B圖所示,為了使翹曲矯正部6發生較大之彎 矩,形成於翹曲矯正部6之配線保護層2a宜較形成於另—面 之配線保護層2的厚度為厚。藉發生收縮應力之配線保護層 2a的厚度增加’可對配線基板8賦予較大之彎矩,而可使魅 15 曲矯正部6以窄寬度產生較大之翹曲。 • 又,即使使形成於翹曲矯正部6之配線保護層2a的硬化 率高於另一配線保護層2,亦可產生大彎矩。具體而言,可 對配線保護層2a由單面進行燈加熱器之熱照射或UV燈之 . UV照射’藉此只提高單面側之配線保護層2a的硬化率, 20 惟,若配線保護層2a使用UV硬化樹脂,而對單面進行uv 照射’則可以UV照射量精確地控制硬化狀態,由這點來看 UV照射較為佳。 又’翹曲續正部6宜在不形成配線保護層2a之狀態下, 僅配線基板與配線圖案,在製品部1與翹曲矯正部6上翹曲 19 1357782 W年G月曰修(ip正替換爵 方向不同,並預先於Μ曲端正部6朝發生之方向形成勉 曲。配線基板8之製造步驟中,-般係將作為配線材料之銅 结與電絕緣性基材以熱加壓方式加以貼合。此時,藉配線 材料之熱膨脹與電絕緣性基材之熱膨脹差,使加壓^形後 5之配線基板殘存内部應力’並藉配線圖案面積在厚度方向 上的不均衡’使配線基板發生翹曲。即,將翹曲橋正部之 配線基板的配線圖案配置設定為相對厚度方向不對稱,藉 此可在形成配線保護層前於魅曲續正部賦予希望方向之魅 曲,並補償配線保護層之魅曲橋正。 1〇 在此魅曲橋正部6當然可僅藉電絕緣性基材與配線圖 案形成與製品部1相反方向之翹曲’以進行製品部丨之赵曲 墙正。 而,第2A圖雖顯示翹曲矯正部6之全領域形成有配線保 護層2a之例’但為了作為在與製品部1之邊界上的,彎角調整 15用,亦可圖案形成配線保護層2a。又,即使於表裡面圖案 形成配線保護層2、2a,只要配線保護層2之開口在配線其 板表裡面不均衡,亦可獲得相同效果。 在此,紐曲端正部6中,配線基板8之内層、外居以不 形成配線圖案為佳。配線圖案一般使用之銅箔的彈性率, 20 例如35//m銅箔為47GPa,與電絕緣性基材之材料相較下_ 大,形成於配線基板之内層及外層的銅箔會朝抑制配線美 板翹曲之方向作用。從降低製品部之翹曲這點來看,宜执 計成製品部1在内層及外層盡量使大面積之鋼箱殘留於面 内,但為了於翹曲矯正部6以較窄寬度實現大彎角,配線美 20 板之内層及外層以不形成配線圖案為佳。而,於製品部1設 置翹曲矯正部亦可獲得相同效果。 又,配線基板之電絕緣性基材可使用玻璃纖維與熱硬 化性樹脂之複合材料'有機樹脂纖維與熱硬化性樹脂之複 合材料或耐熱性膜與接著劑之複合材料。 玻璃纖維與熱硬化性樹脂之複合材料可使用將玻璃織 布熱硬化性樹脂浸泡於環氧樹脂、PPE樹脂、PPO樹脂或BT 樹脂·#之材料。藉使用本發明之魅曲橋正部,即使是剛性 高而自重之彎曲小的玻璃纖維與熱硬化性樹脂的複合材料 所構成之配線基板,亦可抑制片狀配線基板之勉曲。 又,有機樹脂纖維可使用將芳香族聚醯胺纖維、液晶 聚物纖維、PTFE纖維、鐵伏龍(商標名)纖維等不織布浸 泡於%氧樹脂、PPE樹脂、PP〇樹脂或酚醛樹脂等之材料。 如此將有機樹脂纖維用做補強材料,即使剛性配線基板亦 可減小電絕緣性基材之彈性率,而可以較窄寬度實現勉曲 繞正部之_職,實錢高密度之製品部配置。 又,耐熱性膜可使用環氧等熱硬化性樹脂膜、分散有 無機填料之熱硬化性樹脂膜、氟素系樹脂、聚醯亞胺系樹 脂或液晶聚物等熱可塑性膜基材。又,接著劑層可使用以 環氧樹脂、環氧丙騎_脂或聚酿亞胺緒脂為主成分 之材料。藉個本發明之_曲矯正部,湘接著劑使耐熱 膜基材多層化’即使是_提高之構成的麟基板亦可有 效減低魅曲。 又’電絕緣性基材之材料宜預先調整前述複合材料之 1357782 配合比率來使彈性率低於lOGpa以下,藉此可於翹曲矯正部 6以窄寬度發生翹曲,並提高調整彎角之設計自由度。 又’電絕緣性基材並未受限於上述例,即使是増層基 板或撓性基板亦可藉於製品部以外之領域形成輕曲橋正 5 部,而對於片狀之翹曲獲得相同效果。 又,在厚度〇.3mm以下之基板,基板剛性會降低,因 此可更有效發揮本發明之翹曲矯正部所進行之矯正。 (第2實施形態) 第3A— 3C圖顯示本發明之配線基板8的主要製造步 10驟。第3A圖所示者為電絕緣性基材7、配線圖案5與通孔1〇 所構成之配線基板8,電絕緣性基材7可使用前述材料。在 此,係顯示將IVH (Inner Via Hole)構造之通孔於全層任 意形成的所謂IVH構造之構成。惟,並未受限於此,貫通洞 通孔構造或增層基板構造亦可。通孔1〇由填充於洞之導電 15性糊構成,而電絕緣性基材7則可使用芳香族聚醯胺不織布 基材、玻璃環氧基材等被壓縮性基材,藉此可實現更高密 度構造之配線基板8。 而’芳香族聚醯胺不織布基板相較於玻璃環氧基板, 其彈性率較低且基板剛性較低,因此可更有效發揮本發明 20之纽曲橋正部所進行之橋正。 接著’如第3B圖所示’於配線基板8之表裡面形成作為 翹曲矯正部6之配線保護層2a與作為配線保護層2之阻焊劑 等。由於麵曲續正部6及配線保護層2之材料細節已揭示於 則’因此在此省略其說明。第3B圖所示之翹曲矯正部6及配 22 1357782 線保護層2於製品部1,係如前述般以滿足製品要求之希望 設計圖案來形成。又,對想曲橋正部6進行圖案設計,使希 望之彎角可於與製品部1之邊界實現。該步驟中,當翹曲矯 正部6及配線保護層2為熱硬化性樹脂時,使其乾燥及硬 化。在该狀態下,配合配線保護層2、2a之收縮所引起的配 線基板8之翹曲,也會發生因配線基板8之步驟中的處理所 引起之彎曲或因電絕緣性基材之殘留應力所引起之基板變 形。
接著,如第3C圖所示,由表裡面以平板9挾持配線基板 10 8,並以電絕緣性基材7與配線保護層2、以之玻璃移轉溫度 以上之溫度進行加熱處理。藉以電絕緣性基材與配線保護 層2、2a之玻璃移轉溫度以上的溫度進行加熱處理,可緩和 電絕緣性基材與配線保護層2、2a之内部應力,除去製造步 驟中所賦予之殘留應力,矯正配線基板8之翹曲。 15 又,該翹曲矯正步驟中,宜在已藉平板9矯正翹曲之狀
態下使電絕緣性基材追加硬化來提高硬化率。藉此,以破 璃移轉溫度以上之溫度來提局硬化率,便可促進電絕緣性 基材之塑性變形,結果’可有效矯正相較於配線保護層2、 2a剛性較高之電絕緣性基材的製造步驟中機械性賦予之彎 20曲或勉曲。 該翹曲矯正步驟中,由於平板9會因加熱溫度不均而變 形’因此必須以固定器等來控制變形。宜將平板9由兩側加 壓’且加壓以1〜l〇kgf/cm2為佳。 又,平板9之材料可使用SUS板或玻璃板,而若使用破 23 1357782 —----— _ 竹Η .月 璃板等可_#之_,料越過平板 ^所產生之硬化。藉此,配線保護層2、2a使用以光阻劑形 成圖案之感光性材料時, 趣曲橋正。 了利用㈣更化之促進更有效實現 5 而.亥uv…射且對配線基板8之單面輪流進行,藉 面輪流照射UV光,可以簡便之方法使感光性配線保護層 2、2a之硬化7表裡面不同,並可於表裡面獨立控他曲 續正部之魅曲量。 10 而第3C圖中較佳之例係將平板9作為龜曲橋正機構, 但趣曲之橋正方法則並未受限於此。可使加熱溫度超過電 絕緣性基材7與配線保護層2、2a之玻璃轉移溫度以上,夢 :即使利用已揭示於習知例之配線基板保持方法,亦謂 得相同之翹曲橋正效果。 (第3實施形態) 15 20 第4圖中’於本發明配線基板安裝有零件之例係顯示將 半導體進行裸晶片安裝之半導體裝置例。第4A圖為片狀之 本發明配線基板,在此其中一例乃顯示全層IVH構造之4層 基板例。惟,並未受限於此,可形成翹曲矯正部6,藉此減 低片狀配線基板之翹曲。而,如前述所及,翹曲矯正部6之 配置可對應製造部1之翹曲狀態任意設定。 該片狀配線基板之製品部1安裝有半導體晶片u作為 電子零件。第4B圖以剖面圖顯示半導體晶片安裝狀 態,係顯示第4A圖之Η —H,剖面者。於安裝有配線基板8之 半導體基板之側的另一面全面形成配線保護層2,且搭載有 24 月(〇曰修(々正替換頁 焊料球12。半導體晶片u以連接部13電性— 8,並以填封樹脂牢固地固定於配線基板8。如此一來,要 將半導體晶片11以面朝下(face d〇wn)方式安裝於配線基 板8時,就確保安裝性而言,降低配線基板8之翹曲是十分
5重要的。當配線基板8之起曲大時,不僅會造成配線基板S 之供給或取出等搬送時之不便,且將半導體晶片定位固定 於配線基板上時,會因配線基板翹曲引起定位精確度降低 或發生安裝可靠性之降低。故,在以片狀抑制麵曲之本發 明配線基板安裝半導體,藉此可降低因配線基板之勉曲引 1〇起之搬送不良或半導體之安裝位置偏差,提高半導體裝置 之製造良率’同時提高半導體裝置之半導體的i次安裝可靠 性。 ~ 本第3實施形態中,半導體晶片n之安裝方法係將使用 面朝下安裝之金屬塊或焊料塊等連接部13的裸晶片安装例 15顯不於第4圖。另-方面,即使是利用引線接合之安裝或半 導體晶片使用晶片表面設有應力緩和層之晶圓等級csp 時,配線基板之翹曲減低所帶來之半導體安裝性提高效果 也是相同的。 又’在此’電子零件係顯示一安裝半導體晶片之例並 20加以說明,但電子零件並未受限於半導體晶片。安裝晶片 電阻、晶片電感、晶片電容、溫度補償水晶振盈器(T c χ 〇 ) 或表面彈性波(SAW)遽過器等晶片零件或電子零件封裝, 形成私組基板時,也可藉配線基板之翹曲減低來獲得同樣 之安裝性提高效果。 25 (第4實施形態) 第5圖為裸晶片安裝有半導體之半導體裝置的剖面 81 ’係作為於本第4實施形態之配線基板安裝零件之例。與 貫施形態所說明之例不同之處在於,翹曲矯正部6設置 於製品部1。而,跟已述之第3實施形態重複的部分則簡化 說明。 如第5圖所示,配線基板安裝有作為電子零件之半導體 晶片11。配線基板8可使用與第3實施形態所示者相同之基 板’藉使用全層IVH構造之基板可提高配線之收容密度,這 10 與已述之例相同。 製品部1於半導體晶片11之安裝領域以外的領域設置 有翹曲矯正部6。即,如第5圖所示,製品部1之邊緣成為翹 曲矯正部6。該翹曲矯正部6可矯正安裝半導體晶片後之半 導體裝置的翹曲。將半導體晶片11安裝於配線基板上之步 15驟中,一般是進行加熱來使樹脂硬化或焊料融化。此時, 由於半導體晶片11是在高溫狀態下固定於配線基板,因此 冷卻後’會因為半導體晶片u與配線基板之熱膨脹係數 差,使半導體裝置全體產生翹曲。以翹曲矯正部6矯正如此 產生之翹曲’藉此可減低半導體裝置全體之翹曲。如此, 20宜在屬於製品部1之領域内,且半導體晶片11之領域外,不 安裝半導體晶片,而於易變形之處設置翹曲矯正部6。 又’如第5圖所示’配線基板8亦可於半導體晶片11之 安裝面進而搭载焊料球丨5。由於該半導體裝置於兩面搭載 有焊料球,因此半導體裝置之晶片面側可進而積層半導體 26 1357782 裝置。
Ή年6月t日修(4)止替換貞 就别述具有焊料球15之配線基板8而言,必須在烊料球 15融化之高溫狀態下,縮小配線基板8之鯉曲,提高焊料球 15之位置精確度。針對該課題,可藉本發明之翹曲橋正部6 5在高溫狀態下減低半導體裝置之勉曲,以實現穩定之焊料 球連接,確保積層之半導體裝置間的連接可靠性。 在此,為了提高翹曲矯正部6之翹曲控制性,配線基板 8宜使用彈性率低的材料’而剛性配線基板則宜使用芳香族 聚醯胺不織布基材。又,配線保護層16與配線保護層2可組 10合彈性率與熱膨脹係數不同之材料,並改變其厚度,以使 可控制翹曲之範圍更廣。另一方面,為了降低因配線保護 層之厚度不均而引起之_不均,宜使用彈性率低的材 料’且以拉伸彈性率3.5GPa以下為佳。 而,第5圖所顯示之翹曲矯正部6的構造為,使半導體 μ晶片u側之配線保護層16較另一層厚,並於高溫狀態下, 於勉曲罐正部產生半導體晶片11側外凸之彎矩,但勉曲橋 正部6之彎財向縣受限於此,若轉基板8之配線設計 或半導體晶片11之安襄方法所需之翹曲方向為相反,即使 以勉曲罐正部6產生半.導體晶片η側内凹之彎矩,者 20獲得相同效果。 而,以翹曲矯正部6使配線保護層16與配線保護層2具 不同厚度之方法係如第5圖所示之例,可預先於各面以不同 ^度形成配線保護層。X ’藉朝同一面形成2次配線保護 曰,亦可只將翹曲矯正部之厚度形成地較厚。具體而々, 27 1357782
可利用網版印刷等配線保護層形成機構,於第2次形成只在 翹曲矯正部形成配線保護層。 又,該翹曲矯正部6之構成並未受限於此,當然使用已 於前述實施形態述及之翹曲矯正部6的構成亦可獲得相同 5 效果。 而,第5圖雖圖示將半導體晶片11面朝下安裝之例,但 半導體安裝方法並未受限於此,且不依半導體安裝方法亦 可發揮翹曲矯正部之效果。
而,在此電子零件雖顯示說明安裝半導體晶片之例, 10 但電子零件並未受限於半導體晶片,安裝晶片電阻、晶片 電感、晶片電容、TCXO或SAW濾過器等晶片零件或電子零 件封裝,形成模組基板時,可因配線基板之翹曲減低獲得 相同之安裝性提高效果。 【產業上之利用可能性】 15 本發明之配線基板及配線基板之製造方法係於配線基
板之製品部以外的領域形成翹曲矯正部,藉此即使配線基 板配置有複數個製品部時,亦可以大尺寸之片狀來控制累 積,結果可以片狀提供翹曲量小的配線基板。換言之,本 發明對薄型且大尺寸之配線基板十分有用。 20 【圖式簡單說明】 第1A圖係本發明第1實施形態之配線基板的外觀圖。 第1B圖係本發明第1實施形態之配線基板的D — D’剖 面圖。 第1C圖係顯示本發明第1實施形態之配線基板中,連續 28 1357782 Μ*~τι ·»ι nwi ι,ιι I I μ I t . | _ ri年^月k日修(>)>.替換钎 之製品部E的表面之外觀圖。 第ID圖係本發明第1實施形態之配線基板的F — F’剖面 圖。 _ 第1E圖係顯示本發明第1實施形態之配線基板中,連續 5 之製品部E的裡面之外觀圖。 * 第2A圖係顯示本發明第1實施形態之配線基板的G部 η 其中一例之剖面圖。 ' 第2 Β圖係顯示本發明第1實施形態之配線基板的G部 ^ 其中-例之剖面圖。 10 第3 Α圖係將本發明第2實施形態之配線基板製造方法 依各主要步驟加以顯示之步驟剖面圖。 第3 B圖係將本發明第2實施形態之配線基板製造方法 依各主要步驟加以顯示之步驟剖面圖。 第3 C圖係將本發明第2實施形態之配線基板製造方法 15 依各主要步驟加以顯示之步驟剖面圖。 ^ 第4A圖係顯示本發明第3實施形態之半導體裝置的外 觀圖。 , 第4B圖係本發明第3實施形態之半導體裝置的H — H’ 剖面圖。 20 第5圖係顯示本發明第4實施形態之半導體裝置的剖面 . 圖。 第6A圖係習知配線基板之外觀圖。 第6B圖係習知配線基板之A_A’剖面圖。 第6C圖係顯示習知配線基板中,連續之製品部B的表 29 1357782
面之外觀圖。 第6D圖係習知配線基板之C—C’剖面圖。 第6E圖係顯示習知配線基板中,連續之製品部B的裡 面之外觀圖。 5 【主要元件符號說明】 1…製品部 9…平板 2、2a...配線保護層 10···通孔 3···電子零件連接墊 ll···半導體晶片 4…連接墊 12…焊料球 5···配線圖案 13…連接部 6".翹>曲矯正部 14…填封樹脂 7···電絕緣性基材 15…焊料球 8···配線基板 16…配線保護層 30
Claims (1)
1357782 第94140316號申請案申請專利範圍替換本修正日期ι〇〇 9 22 十、申請專利範圍: 1·一種具有電絕緣性基材之配線基板,包含有: 複數製品部,係具有形成於前述電絕緣性基材上之配 線圖案者;及 5 翹曲矯正部,係設置於前述製品部以外之領域者, 前述配線基板具有第1面及第2面,且於前述第i面具有 作為翹曲矯正部之配線保護層,於前述第2面之製品部具有 配線保護層,並且作為前述第丨面之前述翹曲矯正部之配線 保護層的厚度與前述第2面之前述配線保護層的厚度相異, 10 前述翹曲矯正部係僅形成於前述電絕緣性基材之其中 一面,且藉具有與前述製品部之翹曲方向相反方向之麵 曲,矯正前述配線基板之翹曲。 2. 如申請專利範圍第丨項之配線基板,其中前述製品部僅於 前述配線基板之其中一面具有配線保護層,且該配線保護 I5 層係形成於連接塾之周圍。 3. 如申請專利範圍第丨項之配線基板,其中前述配線基板具 有複數别述製品部,且前述複數製品部間具有前述翹曲橋 正部。 4. 如申請專利範圍第丨項之配線基板,其中前述翹曲矯正部 20 之至父。卩伤僅於前述配線基板之其中一面具有前述配線 保護層。 5·如申請專利範圍第1項之配線基板,其中前述翹曲矯正部 之至少一部份於前述配線基板之内層與外層不具有配線圖 案。 31 1357782 第94140316號申請案申請專利範圍替換本修正日^— -------U_ 6.如申請專利範圍第丨項之配線基板’其中前述趣曲橋正部 僅由前述電絕緣性基材與前述配線圖案構成,且呈現與製 品部為相對方向之翅曲。 5 7.如申請專利範圍第1項之配線基板,其中前述電絕緣性基 材為玻璃纖維與熱硬化性樹脂之複合材料。 8. 如申請專利範圍第〗項之配線基板,其中前述電絕緣性基 材為有機樹脂纖維與熱硬化性樹脂之複合材料。 9. 如申請專利範圍第i項之配線基板,其中前述電絕緣性基 10 材為耐熱性膜與接著劑之複合材料。 10. 如申請專利範圍第i項之配線基板,其中前述電絕緣性 基材之彈性率為l〇GPa以下。 11. 一種配線基板之製造方法,包含有: 配線基板準備步驟,係準備具有複數製品部之配線基 15板者,且該製品部於電絕緣性基材上具有配線圖案; 配線保護層形成步驟,係於前述配線基板之表裡面形 成配線保護層者;及 加熱處理步驟’係由表裡面以平板挾持前述配線基 板,並以前述電絕緣性基材與前述配線保護層之破璃轉移 20 溫度以上之溫度進行加熱處理者, 前述配線保護層形成步驟,更包含一 品部之配線圖索之面,於前述製品部以外之_== 翹曲矯正部之配線保護層的步驟。 12. 如申請專利.職第u項之配線基板之製造方法,其中前 32 1357782 第 94140316 號^^ 申請;9 - 述電絕緣性基材與前述配線保護層係由硬化性樹脂構成, • 且前述翹曲矯正步驟更包含一使前述電絕緣性基材之硬化 率提高之步驟。 - Π·如申請專利範圍第11項之配線基板之製造方法,其中前 5 述翹曲矯正步驟更包含一對前述配線基板照射紫外線之步 驟。 14.如申請專利範圍第u項之配線基板之製造方法,其中前 述翹曲矯正步驟更包含一對每一前述配線基板之單面照射 紫外線之步驟。 10 15.—種配線基板,包含有·· 複數製品部,係由形成於電絕緣性基材之配線圖案與 配線保護層所構成者; 製品部以外之領域,係設置於前述電絕緣性基材者; 及 15 翹曲矯正部,係僅形成於其中一面者, 前述製品部係由安裝領域及安裝領域以外之領域構 成, 前述翹曲矯正部設於前述製品以外之領域、或含有前 述製品部以外之領域的前述製品部之前述安裝領域以外的 20 領域, 且,前述配線保護層形成於形成有前述翹曲矯正部之 面之裡面侧全面或一部份領域。 16·—種具有電絕緣性基材之配線基板,包含有: 複數製品部,係具有形成於前述電絕緣性基材上之配 33 1357782 第94140316號申請案申請專利範圍替換本修正日期100.9.22 線圖案者;及 翹曲矯正部,係設置於前述製品部以外之領域者, 前述配線基板具有第1面及第2面,且於前述第1面具有 作為翹曲矯正部之配線保護層,於前述第2面之製品部具有 5 配線保護層,並且作為前述第1面之前述魅曲橋正部之配線 保護層與前述第2面之前述配線保護層為硬化性樹脂,且前 述第1面之前述配線保護層的硬化率與前述第2面之前述配 線保護層的硬化率相異, 前述翹曲矯正部係僅形成於前述電絕緣性基材之其中 10 —面,且藉具有與前述製品部之翹曲方向相反方向之翹 曲,橋正前述配線基板之翹> 曲。 17.如申請專利範圍第16項之配線基板,其中前述製品部僅 於前述配線基板之其中一面具有配線保護層,且該配線保 護層係形成於連接墊之周圍。 15 18.如申請專利範圍第16項之配線基板,其中前述配線基板 具有複數前述製品部,且前述複數製品部間具有前述翹曲 橋正部。 19. 如申請專利範圍第16項之配線基板,其中前述翹曲矯正 部之至少一部份僅於前述配線基板之其中一面具有前述配 20 線保護層。 20. 如申請專利範圍第16項之配線基板,其中前述翹曲矯正 部之至少一部份於前述配線基板之内層與外層不具有配線 圖案。 21. 如申請專利範圍第16項之配線基板,其中前述翹曲矯正 34 1357782 第94140316號申請案申請專利範圍替換本修正日期100.9.22 部僅由前述電絕緣性基材與前述配線圖案構成,且呈現與 製品部為相對方向之翹曲。 22.如申請專利範圍第16項之配線基板,其中前述電絕緣性 基材為玻璃纖維與熱硬化性樹脂之複合材料。 5 23.如申請專利範圍第16項之配線基板,其中前述電絕緣性 基材為有機樹脂纖維與熱硬化性樹脂之複合材料。 24. 如申請專利範圍第16項之配線基板,其中前述電絕緣性 基材為对熱性媒與接著劑之複合材料。 25. 如申請專利範圍第16項之配線基板,其中前述電絕緣性 10 基材之彈性率為lOGPa以下。 35 1357782
第94140316號申請案 圖式替換頁 第2A圖
第2B圖 2
1357782 ____ 扪年G月G日修(<)正替換頁 七、指定代表圖: (一) 本案指定代表圖為:第(1C )圖。 (二) 本代表圖之元件符號簡單說明: 1…製品部 • 3…電子零件連接墊 5…配線圖案 * 6…赵曲橋正部 八、本案若有化學式時,請揭示最能顯示發明特徵的化學式:
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004334125 | 2004-11-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200638812A TW200638812A (en) | 2006-11-01 |
TWI357782B true TWI357782B (zh) | 2012-02-01 |
Family
ID=36407175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094140316A TW200638812A (en) | 2004-11-18 | 2005-11-16 | Wiring board, method for manufacturing same and semiconductor device |
Country Status (5)
Country | Link |
---|---|
US (1) | US8071881B2 (zh) |
JP (1) | JP4661787B2 (zh) |
CN (1) | CN101066001B (zh) |
TW (1) | TW200638812A (zh) |
WO (1) | WO2006054637A1 (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5117692B2 (ja) | 2006-07-14 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP4901384B2 (ja) * | 2006-09-14 | 2012-03-21 | パナソニック株式会社 | 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置 |
KR101409048B1 (ko) * | 2007-02-16 | 2014-06-18 | 스미토모 베이클리트 컴퍼니 리미티드 | 회로 기판의 제조 방법, 반도체 제조 장치, 회로 기판 및 반도체 장치 |
JP5188075B2 (ja) * | 2007-02-16 | 2013-04-24 | 住友ベークライト株式会社 | 回路基板の製造方法及び半導体製造装置 |
JP2008251891A (ja) * | 2007-03-30 | 2008-10-16 | Sumitomo Bakelite Co Ltd | 回路基板及びその半導体装置 |
TW200906263A (en) * | 2007-05-29 | 2009-02-01 | Matsushita Electric Ind Co Ltd | Circuit board and method for manufacturing the same |
JP5018251B2 (ja) * | 2007-06-04 | 2012-09-05 | 株式会社デンソー | 回路基板の製造方法および回路基板の製造装置 |
JP2009170753A (ja) * | 2008-01-18 | 2009-07-30 | Panasonic Corp | 多層プリント配線板とこれを用いた実装体 |
EP2297778A1 (en) * | 2008-05-23 | 2011-03-23 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
JP5302635B2 (ja) * | 2008-11-13 | 2013-10-02 | パナソニック株式会社 | 多層配線基板 |
JP4760930B2 (ja) * | 2009-02-27 | 2011-08-31 | 株式会社デンソー | Ic搭載基板、多層プリント配線板、及び製造方法 |
JP2011071181A (ja) * | 2009-09-24 | 2011-04-07 | Hitachi Chem Co Ltd | プリント配線板 |
JP2011097038A (ja) * | 2009-10-02 | 2011-05-12 | Ibiden Co Ltd | セラミック配線基板およびその製造方法 |
JP6182842B2 (ja) * | 2012-09-25 | 2017-08-23 | 大日本印刷株式会社 | 太陽電池用集電シートの製造方法 |
US9659891B2 (en) * | 2013-09-09 | 2017-05-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having a boundary structure, a package on package structure, and a method of making |
JP6303481B2 (ja) * | 2013-12-20 | 2018-04-04 | セイコーエプソン株式会社 | 発光素子モジュール、量子干渉装置、原子発振器、電子機器および移動体 |
CN105451458B (zh) * | 2014-08-19 | 2018-10-30 | 宁波舜宇光电信息有限公司 | 一种控制软硬结合板微量变形的方法及pcb基板半成品 |
KR101733442B1 (ko) * | 2014-12-29 | 2017-05-10 | 주식회사 케이씨씨 | 기판의 휨 방지 구조체 |
TWI641087B (zh) * | 2015-12-28 | 2018-11-11 | 矽品精密工業股份有限公司 | 電子封裝件及封裝用之基板 |
JP6507374B2 (ja) * | 2016-04-21 | 2019-05-08 | パナソニックIpマネジメント株式会社 | 部品圧着装置及び部品圧着方法 |
JP6765125B2 (ja) * | 2017-09-27 | 2020-10-07 | 日本電産リード株式会社 | 抵抗測定装置、基板検査装置、及び抵抗測定方法 |
CN113784502B (zh) * | 2021-09-06 | 2024-05-28 | 联宝(合肥)电子科技有限公司 | 防弯翘印制电路板及改善印制电路板弯翘的方法 |
JP2023131868A (ja) * | 2022-03-10 | 2023-09-22 | 株式会社東芝 | 半導体モジュールアレイ装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0641166B2 (ja) * | 1990-02-15 | 1994-06-01 | 松下電工株式会社 | プリント配線板の反り矯正装置 |
JP3370498B2 (ja) | 1995-12-19 | 2003-01-27 | 新光電気工業株式会社 | 半導体装置用基板 |
KR100252051B1 (ko) * | 1997-12-03 | 2000-04-15 | 윤종용 | 휨 방지막을 구비하는 탭 테이프 |
JP4553466B2 (ja) * | 2000-09-05 | 2010-09-29 | パナソニック株式会社 | プリント回路基板 |
JP2002100696A (ja) * | 2000-09-20 | 2002-04-05 | Hitachi Cable Ltd | 半導体装置及びその製造方法 |
JP2003031926A (ja) * | 2001-07-19 | 2003-01-31 | Kyoei Sangyo Kk | プリント基板のそり矯正方法 |
JP4153704B2 (ja) * | 2002-02-15 | 2008-09-24 | 株式会社カネカ | 積層体およびプリント配線板の製造方法 |
CN1331375C (zh) * | 2002-10-09 | 2007-08-08 | 株式会社村田制作所 | 多层结构部件及其制造方法 |
-
2005
- 2005-11-16 TW TW094140316A patent/TW200638812A/zh not_active IP Right Cessation
- 2005-11-17 US US11/719,313 patent/US8071881B2/en not_active Expired - Fee Related
- 2005-11-17 JP JP2006545126A patent/JP4661787B2/ja not_active Expired - Fee Related
- 2005-11-17 CN CN2005800395965A patent/CN101066001B/zh not_active Expired - Fee Related
- 2005-11-17 WO PCT/JP2005/021115 patent/WO2006054637A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JPWO2006054637A1 (ja) | 2008-05-29 |
US20090133915A1 (en) | 2009-05-28 |
CN101066001B (zh) | 2012-02-15 |
CN101066001A (zh) | 2007-10-31 |
TW200638812A (en) | 2006-11-01 |
WO2006054637A1 (ja) | 2006-05-26 |
US8071881B2 (en) | 2011-12-06 |
JP4661787B2 (ja) | 2011-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI357782B (zh) | ||
TW557522B (en) | Semiconductor device | |
TW483074B (en) | Semiconductor apparatus, its manufacturing method, circuit board and electronic machine | |
US8334461B2 (en) | Wiring board and electronic component device | |
TWI379624B (en) | Printed circuit board and method of producing the same | |
JP5515450B2 (ja) | プリント基板の製造方法 | |
CN111524863A (zh) | 半导体器件及其制造方法 | |
JPH0418787A (ja) | 印刷配線板の接続装置 | |
JP2003068804A (ja) | 電子部品実装用基板 | |
JP2005223183A (ja) | 電子部品実装済基板の製造方法および電子部品実装済基板 | |
JP7059237B2 (ja) | 電子部品、電子モジュールおよびこれらの製造方法 | |
JP6112796B2 (ja) | 半導体装置実装構造体 | |
TWI539870B (zh) | Built-in components of the substrate | |
JP2007184362A (ja) | 積層型半導体装置及びその製造方法 | |
US10314166B2 (en) | Printed wiring board | |
TW200934310A (en) | Printed circuit board and method for manufacturing the same, and panel for manufacturing the printed circuit board | |
TWI425900B (zh) | 無核心基板之製造方法及電路薄板之製造方法 | |
JP2009010201A (ja) | プリント回路板、及び電子機器 | |
JP2010109244A (ja) | モジュール及びその製造方法 | |
JP6988360B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP3604348B2 (ja) | 電子部品実装用基板の反り低減方法 | |
JP2006173333A (ja) | 多層配線基板構造 | |
JP2002299387A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
JP2016134410A (ja) | プリント配線板 | |
JP5573851B2 (ja) | 部品内蔵基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |