TWI354195B - Voltage regulator - Google Patents

Description

1354195 Π) 九、發明說明 : 【發明所屬之技術領域】 本發明有關一種在回應上優異而具有低功率消耗之電 壓調整器。 【先前技術】 第3圖顯示習知電壓調整器之電路圖，參考電壓電路 ^ 20輸出參考電壓Vref，透過電阻器50及電阻器60來分 壓輸出端子處之輸出電壓Vout所獲得之回授電壓VFB係 輸出自電阻器50與電阻器60間之節點，電壓放大電路30 依據該回授電壓VFB與參考電壓Vref間之比較的結果來 控制PMOS電晶體40，使得輸出電壓.Vout呈現恆定（例 如請參閱 JP20O1— 282371A)。 然而，在此一習知電壓調整器中，爲了要取得對比於 電源供應器變動之穩定的輸出電壓Vout，必須增加消耗於 W 電壓放大電路30中之電流，且因此常使大的電流流過電 壓放大電路3G而不顧電源供應器電壓中之變動位準。 【發明內容】 本發明已完成以爲了要解決上述相關聯於先前技術之 問題，且因此，本發明之目的在於提供一種在回應上優異 而具有低功率消耗之電壓調整器。 根據本發明之暫態回應改善電路配置有一用以偵測電 源供應器電壓之偵測部分，因此，上述問題係藉由控制電 -4- (2) 1354195 壓放大電路之操作電流以對應於電源供應器電壓中之變動 位準來予以解決’因而提供一種在回應上優異而具有低功 率消耗之電壓調整器。 根據本發明’該電壓放大電路之操作電流係依據該電 源供應器電壓中之變動位準的偵測結果來加以控制，因而 ’在其中該電源供應器電壓中沒有變動之正常操作期間， 功率消耗變小’而在其中該電源供應器電壓變動之暫態回 • 應期間，功率消耗增加以改善回應性，因此，可提供在回 應上優異而具有低功率消耗之電壓調整器^ 【實施方式】 第1圖係根據本發明實施例之電壓調整器電路的方塊 圖，參考電壓電路20輸出參考電壓v ref，透過電阻器5〇 及電阻器60來分壓輸出端子處之輸出電壓v out所獲得之 回授電壓VFB係輸出自電阻器50與電阻器60間之節點 ，電壓放大電路30依據該回授電壓VFB與參考電壓Vref 間之比較的結果來控制PMO S電晶體40，使得輸出電壓呈 現恆定，暫態回應改善電路80接收參考電壓Vref及電源 供應器電壓爲其輸入以及輸出一使用來控制該電壓放大電 路3 0之操作電流的信號。 第2圖係本發明之暫態回應改善電路及電壓放大電路 之電路圖，該暫態回應改善電路8 0包含一恒定電流部分 ，一用以偵測該電源供應器電壓中之變動位準的偵測部分 ，以及一輸出部分。該暫態回應改善電路8 0用以偵測該 (3) 1354195 電源供應器電壓中之變動位準以爲了要控制所產生之電流 /流過電壓放大電路30。 該恆定電流部分係一藉由PMOS電晶體1及2所建構 之電流鏡電路，該電流鏡電路依據分別施加於PMOS電晶 體1及2之參考電壓來產生一預定之恆定電流而流動，用 以偵測該電源供應器電壓中之變動的偵測部分係藉由具有 個別閘極電極透過節點而相互連接之NMOS電晶體3及4 ® 所建構，用以監看該電源供應器電壓之電容器6連接於該 節點，該輸出部分係藉由NMOS電晶體5所建構，其閘極 則藉由該NMOS電晶體4之汲極電壓來加以控制。 電壓放大電路30包含一恆定電流電路及一差動放大 電路，該恆定電流電路係藉由其閘極施加該參考電壓之 NMOS電晶體7所建構以及用作使一預定之恆定電流流過 該差動放大電路，該差動放大電路包含一藉由PMOS電晶 體8及9所建構之電流鏡電路以及一藉由NMOS電晶體 ® 1〇及11所建構之差動配對，參考電壓係施加於NMOS電 晶體1 〇之閘極以及如第1圖中所示之回授電壓V F B係施 加於Ν Μ Ο S電晶體1 1之閘極，指示該N Μ 0 S電晶體1 0之 閘極電壓與MM0S電晶體1 1之閘極電壓間之比較結果的 電壓信號則輸出至第1圖中所示之PMOS電晶體40的閘 極。 而且，暫態回應改善電路80之NMOS電晶體5係並 聯連接於電壓放大電路30之NMOS電晶體7» 下文中將給與相對於本發明暫態回應改善電路8 0之 -6- (4) 1354195 操作的說明。 偵測部分 ，且因此 電晶體3 以此時之 5的臨限 狀態中。 連接於電 電晶體5 NMOS 電 電源供應 電壓的電 降落時， 該電源供 之共同閘 i 閉（OFF NMOS 電 偵測之電 大電路30 : 首先，當電壓供應器電壓中沒有變動時，則 之NMOS電晶體3及4係在導通（ON )狀態中 將使恆定電流分別從該恆定電流部分流過NMOS 及4，因爲該NMOS電晶體4之源極接地，所 NMOS電晶體4的汲極電壓會低於NMOS電晶體 値，且因此該NMOS電晶體5係在關閉（OFF) ® 如第2圖中所示，NMOS電晶體5之汲極係並聯 壓放大電路之恆定電流源，然而，因爲該NMOS 係在關閉（OFF )狀態中，所以並沒有電流電過 晶體5。 接著，當電源供應器電壓變動時，對應於該 器電壓以及該等NMOS電晶體3及4之共同閘極 荷將累積於電容器 6中，當電源供應器電壓 NMOS電晶體3及4之共同閘極電壓亦將對應於 I 應器電壓之電位而下降，當NMOS電晶體3及4 極電壓變低時，NMOS電晶體3及4將因此而II )，因爲NMOS電晶體4之汲極電壓增加，所以 晶體5會導通（ON )且藉此使電流相對應於所 壓降低位準而流過該NMOS電晶體5。 NMOS電晶體5之汲極係並聯連接於電壓放: ，因此，在該電壓放大電路3 0中，電流會對應於所偵測 之電壓降低位準而增加，且因而將改善該電壓放大電路30 之暫態回應。 (5) 1354195 當NMOS電晶體4係藉由具有0.3V之臨限値的 NMOS電晶體所建構時，且NMOS電晶體3係藉由具有 0.6V之臨限値的NMOS電晶體所建構時，則該等NMOS 電晶體3及4之共同閘極位置呈相等於或高於0.6V;在此 例子中，爲了要關閉（OFF ) NMOS電晶體4，則需要 0.3V或更大電壓爲電源供應器電壓中之變動位準，此原因 在於當電源供應器電壓中之變動位準小之時，在輸出電壓 ® 中之變動位準係對應地小，因此無需採取措施來應付此一 情勢；此外，上述之該等臨限電壓僅係實例，且因此，臨 限電壓可設定相對應於電源供應器電壓中之偵測位準。 如上述，該暫態回應改善電路之輸出電晶體係並聯連 接於電壓放大電路之恆定電流源；以此狀態，在正常操作 之期間，操作電流會降低，而僅在暫態回應操作之期間， 該操作電流會增加，因而，可提供在暫態回應上優異而具 有低功率消耗之電壓調整器。 塊 方 的 路 電 器 整 周 壓 電 之 例 施 實 明 發 :本 1中據 艮 明圖彳 說附❻ 單等圖 簡該 1 式在第 圖 第2圖係根據本發明該實施例之電壓調整器電路中之 暫態回應改善電路及電壓放大電路的電路圖；以及 第3圖係習知電壓調整器電路之方塊圖。 (6) 1354195 【主要元件符號說明】 20 參考電壓電路 30 電壓放大電路 40、1、2、8、9 PMOS 電晶體 5 0' 60 電阻器 80 暫態回應改善電路 3、4、5、7、10、11 NMOS 電晶體 β 6電容器

Vref 參考電壓 VFB 回授電壓

-9-

Claims (1)

1354195 第094122420號專利申請案中文申請專利範圍修正本 民國1〇〇年9月19日修正 十、申請專利範圍 1.~種電壓調整器，包含： 一輸出電晶體，連接於一電源供應器與一輸出端子之 間； 一回授電阻器，用以回授該輸出端子處之一輸出電壓 作爲回授電壓； —參考電壓電路，用以輸出一參考電壓； 一電壓放大電路，用以比較輸出自該回授電阻器之回 授電壓與該參考電壓而控制該輸出電晶體；以及 一暫態回應改善電路，其包含： 一恆定電流部分，用以依據該參考電壓來產生一 預定之電流而流動； 一偵測部分，用以偵測該電源供應器電壓中之變 動；以及 一輸出部分，用以供應一對應於藉由該偵測部分 所偵測之一變動位準的電流到該電壓放大電路。 2.如申請專利範圍第1項之電壓調整器，其中該偵測 部分包含：一第一 NMOS電晶體及一第二NMOS電晶體， 其係相互連接以形成一電流鏡電路：以及一電容器，配置 於該第一 NMOS電晶體之一閘極與該第二NMOS電晶體之 一閘極間之一節點與該電源供應器之間，使得該偵測部分 透過該電容器而依據該等閘極處之電位中的降低來偵測該 1354195 電源供應器之該電壓。 3.如申請專利範圍第2項之電壓調整器，其中該第 二NMOS電晶體之臨限電壓係低於該第一 NMOS電晶體之 臨限電壓。