KR101002119B1 - 전압 레귤레이터 - Google Patents

Abstract

저소비전력으로 응답성이 우수한 전압 레귤레이터를 제공한다. 전압 레귤레이터의 과도응답개선회로는 전원전압을 검출하기 위한 검출부가 제공된다. 전압증폭회로의 동작전류는 전원전압의 변동레벨을 검출하여 제어된다. 결과적으로, 저소비전력으로 응답성이 우수한 전압 레귤레이터가 제공된다.

Description

전압 레귤레이터{VOLTAGE REGULATOR}

도 1은 본 발명의 실시예에 따른 전압 레귤레이터 회로의 블럭도이다;

도 2는 본 발명의 실시예에 따른 전압 레귤레이터 회로의 과도응답개선회로와 전압증폭회로의 회로도이다;

도 3은 종래의 전압 레귤레이터의 블럭도이다.

<도면의 주요 부분에 대한 부호의 설명>

20 : 기준전압회로 30 : 전압증폭회로

40 : PMOS 트랜지스터 50, 60 : 저항

80 : 과도응답개선회로

본 발명은 저소비전력으로 응답성이 우수한 전압 레귤레이터에 관한 것이다.

도 3은 종래의 전압 레귤레이터의 회로도를 도시한다. 기준전압회로(20)는 기준전압(Vref)을 출력한다. 저항(50)과 저항(60)을 통해 출력단자의 출력전압(Vout)을 분할하여 얻어진 피드백전압(VFB)이 저항(50)과 저항(60) 사이의 노드에서 출력된다. 피드백전압(VFB)과 기준전압(Vref)의 비교결과에 기초하여 전압증폭 회로(30)가 PMOS 트랜지스터(40)를 제어하여 출력전압(Vout)이 일정해진다(예를 들어, JP 2001-282371 A 참조).

그러나, 이러한 종래의 전압 레귤레이터에서, 전원 변동에 대해 안정한 출력전압(Vout)을 얻기 위해, 전압증폭회로(30)에서 소비되는 전류를 증가시킬 필요가 있고, 그래서 전원전압의 변동레벨에 관계없이 전압증폭회로(30)를 통해 항상 큰 전류가 흐른다.

본 발명은 관련 기술과 연관된 상기의 문제점을 해결하기 위해 이루어진 것이고, 따라서, 본 발명의 목적은 저소비전력으로 응답성이 우수한 전압 레귤레이터를 제공하는 것이다.

본 발명에 따른 전압 레귤레이터의 과도응답개선회로는 전원전압을 검출하기 위한 검출부가 제공된다. 그래서, 전원전압의 변동레벨에 따라 전압증폭회로의 동작전류를 제어함으로써 상기한 문제점이 해결된다. 결과적으로, 저소비전력으로 응답성이 우수한 전압 레귤레이터가 제공된다.

본 발명에 따르면, 전원전압의 변동레벨의 검출결과에 기초하여 전압증폭회로의 동작전류가 제어된다. 결과적으로, 전원전압의 변동이 없는 정상동작시 소비전력이 작아지고, 전원전압이 변동하는 과도응답시 소비전력이 증가하여 응답성을 개선한다. 결론적으로, 저소비전력으로 응답성이 우수한 전압 레귤레이터를 제공할 수 있다.

도 1은 본 발명의 실시예에 따른 전압 레귤레이터 회로의 블럭도이다. 기준전압회로(20)는 기준전압(Vref)을 출력한다. 저항(50)과 저항(60)을 통해 출력단자의 출력전압(Vout)을 분할하여 얻어진 피드백전압(VFB)이 저항(50)과 저항(60) 사이의 노드에서 출력된다. 피드백전압(VFB)과 기준전압(Vref) 사이의 비교결과에 기초하여 전압증폭회로(30)가 PMOS 트랜지스터(40)를 제어하여 출력전압(Vout)이 일정해진다. 과도응답개선회로(80)는 그 입력으로서 기준전압(Vref)과 전원전압을 수신하고 전압증폭회로(30)의 동작전류를 제어하기 위해 사용되는 신호를 출력한다.

도 2는 본 발명의 과도응답개선회로와 전압증폭회로의 회로도이다. 과도응답개선회로(80)는 정전류부, 전원전압의 변동레벨을 검출하기 위한 검출부, 및 출력부를 포함한다. 과도응답개선회로(80)는 전원전압의 변동레벨을 검출하여 전압증폭회로(30)를 통해 흐르는 전류를 제어한다.

정전류부는 PMOS 트랜지스터(1, 2)로 구성된 전류미러회로(Current Mirror Circuit)이다. 전류미러회로는 PMOS 트랜지스터(1, 2)의 게이트 전극으로 각각 인가되는 기준전압(Vref)에 기초하여 소정의 정전류가 흐르게 한다. 전원전압의 변동레벨을 검출하기 위한 검출부는 노드를 통해 서로 접속된 각 게이트 전극을 가지는 NMOS 트랜지스터(3, 4)로 구성된다. 노드에는 전원전압을 모니터링하기 위한 캐패시터(6)가 접속된다. 출력부는 NMOS 트랜지스터(4)의 드레인 전압에 의해 게이트가 제어되는 NMOS 트랜지스터(5)로 구성된다.

전압증폭회로(30)는 정전류회로와 차동증폭회로를 포함한다. 정전류회로는 기준전압이 게이트로 인가되는 NMOS 트랜지스터(7)로 구성되어, 차동증폭회로를 통 해 소정의 정전류가 흐르게 한다. 차동증폭회로는 PMOS 트랜지스터(8, 9)로 구성된 전류미러회로, 및 NMOS 트랜지스터(10, 11)로 구성된 차동쌍(Differential Pair)을 포함한다. 기준전압은 NMOS 트랜지스터(10)의 게이트로 인가되고 피드백전압(VFB)는, 도 1에 도시된 바와 같이, NMOS 트랜지스터(11)의 게이트로 인가된다. NMOS 트랜지스터(10)의 게이트 전압과 NMOS 트랜지스터(11)의 게이트 전압 사이의 비교결과를 나타내는 전압신호는 도 1에 도시된 PMOS 트래지스터(40)의 게이트로 출력된다.

또한, 과도응답개선회로(80)의 NMOS 트랜지스터(5)는 전압증폭회로(30)의 NMOS 트랜지스터(7)와 병렬로 접속된다.

이하에, 본 발명의 과도응답개선회로(80)의 동작에 대해 설명한다.

먼저, 전원전압의 변동이 없을 때는, 검출부의 NMOS 트랜지스터(3, 4)가 온상태이고, 그래서 정전류부로부터 NMOS 트랜지스터(3,4)를 통해 정전류가 각각 흐른다. NMOS 트랜지스터(4)의 소스가 접지되어 있으므로, 이 시점에서 NMOS 트랜지스터(4)의 드레인 전압이 NMOS 트랜지스터(5)의 임계값 보다 낮고 그래서 NMOS 트랜지스터(5)가 오프상태이다. 도 2에 도시된 바와 같이, NMOS 트랜지스터(5)의 드레인이 전압증폭회로의 정전류원과 병렬로 접속된다. 그러나, NMOS 트랜지스터(5)가 오프상태이므로, NMOS 트랜지스터(5)를 통해 전류가 흐르지 않는다.

다음에, 전원전압이 변동할 때는, 전원전압과 NMOS 트랜지스터(3, 4)의 공통 게이트 전압에 상당하는 전하가 캐패시터(6)에 축적된다. 전원전압이 강하하면, NMOS 트랜지스터(3, 4)의 공통 게이트 전압도 전원전압의 전위에 따라 강하한다. NMOS 트랜지스터(3, 4)의 공통 게이트 전압이 낮아지면, NMOS 트랜지스터(3, 4)가 그에 상응하여 턴오프된다. NMOS 트랜지스터(4)의 드레인 전압이 증가하므로, NMOS 트랜지스터(5)가 턴온되고 그래서 검출된 전압저하레벨에 따라 NMOS 트랜지스터(5)를 통해 전류가 흐른다.

NMOS 트랜지스터(5)의 드레인은 전압증폭회로(30)와 병렬로 접속된다. 따라서, 전압증폭회로(30)에서, 검출된 전압저하레벨에 따라 전류가 증가하고, 그래서 전압증폭회로(30)의 과도응답이 개선된다.

NMOS 트랜지스터(4)가 0.3V의 임계값을 가지는 NMOS 트랜지스터로 구성되고, NMOS 트랜지스터(3)가 0.6V의 임계값을 가지는 NMOS 트랜지스터로 구성되면, NMOS 트랜지스터(3, 4)의 공통 게이트 전위는 0.6V 이상이 된다. 이 경우에, NMOS 트랜지스터(4)를 턴오프시키기 위해서는, 전원전압의 변동레벨로서 0.3V 이상이 필요하다. 그 이유는 전원전압의 변동레벨이 작으면 출력전압의 변동레벨이 그에 상응하하여 작기 때문이다. 따라서, 이러한 상황에 대처하기 위한 조치를 취할 필요가 없다. 또한, 상기한 임계전압은 단지 일예이고, 그래서 임계전압은 전원전압의 검출레벨에 따라 설정될 수 있다.

상기한 바와 같이, 과도응답개선회로의 출력 트랜지스터는 전압증폭회로의 정전류원과 병렬로 접속된다. 이 상태에서, 정상동작시는 동작전류가 감소되고, 과도응답 동작시에만 동작전류가 증가된다. 결과적으로, 저소비전력으로 과도응답이 우수한 전압 레귤레이터를 제공할 수 있다.

이상에서 설명한 바와 같이 본 발명에 따르면, 저소비전력으로 응답성이 우수한 전압 레귤레이터를 제공할 수 있다.

Claims (3)

1. 전원과 출력단자 사이에 접속된 출력 트랜지스터;

   상기 출력단자의 출력전압을 피드백시키는 피드백 저항;

   기준전압을 출력하는 기준전압회로;

   상기 피드백 저항에서 출력된 피드백 전압과 기준전압을 비교하여 상기 출력 트랜지스터를 제어하는 전압증폭회로; 및

   상기 기준전압에 기초하여 소정의 전류가 흐르게 하는 정전류부, 전원전압의 변동을 검출하는 검출부, 및 상기 검출부에 의해 검출된 변동레벨에 상응하는 전류를 상기 전압증폭회로로 공급하는 출력부를 포함하는 과도응답개선회로를 포함하는 전압 레귤레이터로서,

   상기 검출부는, 전류미러형태로 서로 접속되는 제1 NMOS 트랜지스터와 제2 NMOS 트랜지스터; 및 상기 제1 NMOS 트랜지스터의 게이트와 제2 NMOS 트랜지스터의 게이트 사이의 노드와, 전원 사이에 제공된 캐패시터를 포함하고, 상기 검출부는 상기 캐패시터를 통해 게이트의 전위 저하에 기초하여 전원전압의 트레일링 부분(Trailing Portion)을 검출하는, 전압 레귤레이터.
2. 삭제
3. 제 1 항에 있어서, 상기 제2 NMOS 트랜지스터의 임계전압은 상기 제1 NMOS 트랜지스터 보다 낮은 전압 레귤레이터.

Images