TWI345689B - Low voltage cmos bandgap reference - Google Patents

Description

1345689 九、發明說明： 【發明戶斤屬之技術領域】 發明領域 本發明係有關於帶隙參考產生器（bandgap reference 5 generator)，特別是有關於低電壓CMOS(互補金屬氧化物半 導體）帶隙參考產生器。

C 前 标 J 發明背景 帶隙參考產生器在一些溫度範圍内提供恒定的電壓和 10電流。然而，傳統的帶隙參考產生器使用高電源電壓，例 如下面第2圖中描述的帶隙參考產生器；使用更高功率，例 如下面第3圖中介紹的帶隙參考產生器；或者具有慢響應， 例如下面結合第4圖介紹的帶隙參考產生器。 C發明内容;J 15 發明概要 帶隙參考產生器包括第一電路、第二電路、以及高阻 抗控制電路。第一電路包括第一類型的第—厘〇5電晶體、 第一類型的第一 M0S電晶體以及第一雙極接面電晶體。第 二電路包括第一類型的第二M0S電晶體、第二類型的第二 20 MOS電晶體、電阻器以及第二雙極接面電晶體。第一和第 二電路係配置來提供流過所述電阻器的電流，該電流指示 出第一和第一接面電晶體上的電壓差。第—類型的M〇s電 aa體被排列成電流鏡。咼阻抗控制電路連接在第一類型的 第·一 M0S電晶體的閘極和沒極之間。 5 1345689 在另-情況中’帶隙參考產生器包括第—電路、第二 電路以及高阻抗電虔移位器。第一電路包括第一類型的第 -则電晶體、第二類型的第一職電晶體以及第一雙極 5 10 15 20 接面電晶體。第二電路包括第一類型的第二則電晶體、 第-類型的第二MOS電晶體、電阻器以及第二雙極接面電 晶體。第-和第二電路係配置來提供流過電阻器的電流， U日不出第一和第二雙極接面電晶體上的電壓差。該 间阻k電祕位n連接在所述第—類型㈣二则電晶體 的閘極和汲極之間。 圖式簡單說明 第1圖不出了非依電性數位多位準記憶體系統的方塊 圖。 第2圖不出了傳統的帶隙參考產生器的示意圖。 第圖不出了另—傳統的帶隙參考產生器的示意圖。 第4圖示出了另—傳統的帶隙參考產生器的示意圖。 第圖丁出了第1圖系統中的帶隙參考產生器的第 施例的示意圖》 第圖丁出了第1圖系統中的帶隙參考產生器的第二實 施例的示意圖。 第一圖丁出了第旧系統中的帶隙參考產生器的第三實 施例的不意圖。 第8圖示出了第1圖系統中的帶隙參考產生器的第四實 施例的示意圖。 ^ 第9圖不出了第111系統中的帶隙參考產生器的第五實 6 1345689 施例的示意圖。 第10圖不出了第1圖系統中的帶隙參考產生器的第六 實施例的示意圖。 第11圖不出了第1圖系統中的帶隙參考產生器的第七 5 實施例的不意圖。 第12圖7^出了第1圖系統中的帶隙參考產生器的第八 貫施例的不意圖。 第13圖不出了第1圖系統中的帶隙參考產生器的可修 整式電阻器（trimmable resistor)的示音圖。 ίο 帛14圖不出了第1圖系統中的帶隙參考產生器的可修 整式電阻器的示意圖。 ' 第15圖不出了第1圖系統中的帶隙參考產生器的第九 實施例的示意圖。 第16圖不出了第1圖系統中的帶隙參考產生器的第十 15 實施例的示意圖。 第Π圖不出了第1圖系統中的帶隙參考產生器的第十 一實施例的示意圖。 第18圖示出了第1圖系統中的帶隙參考產生器的第十 二實施例的示意圖。 20帛19圖不出了第1圖系統中的帶隙參考產生器的啓動 電路的示意圖。 第20圖不出了第！圖系統中的帶隙參考產生器的第十 三實施例的示意圖。 第21圖不出了第j圖系統中的帶隙參考產生器的第十 7 四實施例的示意圖。 【實；冷式】 較佳實施例之詳細說明 以裏所使用的原生(native)NM〇s電晶體爲閘極臨界電 壓近似爲-0.1到〇.3伏的原生低電壓電晶體。 這裏所使㈣符號νΒΕχ爲電晶Μχ的基極射極電壓， 電阻Ry爲電卩且器y的電阻。 第1圖不出了非依電性數位多位準記憶體系統1〇〇的方 塊圖。 非依電性數位多位準記憶體系統1〇〇包括記憶體子系 統102、熔絲電路104以及帶隙產生器106。 ' 記憶體子系、统102包括多個記憶體胞元(未示出）、多個 瀆出放大器（未示出）以及多個解碼器（未示出）。記憶體子系 統102還包括電壓調節器和電壓源(未示出），用於提供適合 於規劃、讀取、抹除和檢驗記憶體胞元的電壓。記憶體胞 疋可以包括資料胞元和參考胞元。記憶體胞元可以存儲多 位準數位資料。在—個實施例中，記憶體胞元排列成麻 行Χ8Κ列。在一個實施例中，記憶體陣列包括源極側注入快 閃記憶體技術，該技術在基於熱電子規劃和高效注入器的 佛勒諾德海姆(Fowler — Nordheim)隧穿抹除中使用較低的 功率。通過將高電壓施加到記憶體胞元的源極、偏壓電壓 施加到記憶體胞元的控制閘極以及偏壓電流施加到記憶體 胞元的汲極上，從而完成規劃。通過將高電壓施加到記憶 體胞元的控制閘極和將低電壓施加到記憶體胞元的源極和 1345689 第2圖示出了傳統的帶隙參考產生器2〇〇的示意圖。 帶隙參考產生器200包括多個PM0S電晶體2〇2到2〇4、 多個疆OS電晶體211和212、多個pnp雙極接面電晶體221 到223以及多個電阻器231和233。 5 電晶體202和211的汲極-源極端和PNP雙極接面電晶體 221的射極-集極接面串聯連接在電源電壓（VDD)和地之間 。電晶體203和212的汲極-源極端、電阻器231以及電晶體 222的射極-集極端串聯連接在電源電壓（VDD)和地之間。 PMOS電晶體202與連接二極體的pm〇S電晶體203連接以 10形成電流鏡。連接二極體的NMOS電晶體211和NMOS電晶 體212的閘極連接形成電流鏡。pm〇s電晶體204、電阻器233 和pnp雙極接面電晶體223串聯排列，PMOS電晶體204的汲 極形成提供輸出帶隙電壓VBG的輸出端。 電阻器231中的電流1231爲： 15 l23i=(VBE221-VBE222)/R23i=dVBE/R23,=kT/q ln(a) 其中a爲VBEu丨與VBE222的射極比率，kT/q爲熱電壓， 其中k爲波茲曼常數，q爲電子電荷，τ爲開氏(Kelvin)溫度 〇 傳統的帶隙參考產生器200使用大於2.0伏的電源電壓 20 VDD。電晶體203上、電晶體212上以及串聯連接的電阻器 231和電晶體222上的電壓降分別約1伏' 〇.2伏以及〇·8伏。 輸出帶隙電壓爲： VBG=VBE223+(R233/R23])dVBE«1.2 伏。 第3圖示出了傳統的帶隙參考產生器300的示意圖。 10 1345689 帶隙參考產生器500包括多個PMOS電晶體502和503、 多個NMOS電晶體511和512、多個pnp雙極接面電晶體521 和522、電阻器531以及偏壓控制電路54〇。 電Ba體502和511的汲極-源極端和pnp雙極接面電晶體 5 521的射極-集極接面串聯連接在電壓節點和地之間。電晶 體503和512的汲極_源極端、電阻器531以及pnp雙極接面電 晶體522的射極-集極端串聯連接在電壓節點和地之間。 PMOS電晶體503的閘極連接到PM0S電晶體5〇2的閘極形 成電流鏡，並連接到偏壓控制電路54〇的輸出。PM〇s電晶 10體5〇3的汲極連接到偏壓控制電路54〇的輸入。NM〇s電晶 體512的閘極連接到連接有二極體的]^河〇8電晶體511的閘 極以形成電流鏡。(在備選的實施例中，帶隙參考產生器5〇〇 既不包括NMOS電流鏡也不包括PMOS電流鏡）e pM〇s電晶 體503的沒極連接到偏愿控制電路54〇，該偏麗控制電路54〇 15使輸出轉移以偏壓PMOS電晶體502和503的閘極。偏壓控制 電路540使帶隙參考產生器5〇〇可以在低電壓下以快響應工 作。 偏壓控制電路540包括在偏壓控制電路54〇的輸入和輸 出之間的與電壓位準移位器542串聯連接的緩衝器541。緩 20衝器541提供由PMOS電晶體503的汲極輸入的高阻抗。 ΡΜ Ο S電晶體5 03的汲極與電晶體5 〇 3的閘極去耦合以避免 一極體連接，偏壓控制電路540爲由PMOS電晶體502和503 形成的電流鏡提供偏壓。由地穿過雙極接面電晶體522、電 流鏡NMOS電晶體512和PMOS電晶體503的電流路徑不是 12 1345689 電壓臨界ντ連接。因此最小電源電壓VDD被提高大約臨界 電壓VT。作爲示例性的例子，電晶體503上、電晶體512上 、以及電阻器531和電晶體522組合上的電壓降分別爲0.4伏 、0.2伏以及0.8伏。在該示例性例.子中，工作電源電壓小於 5 1.4 伏。 第6圖示出了帶隙參考產生器6〇〇的示意圖。 帶隙參考產生器600包括分別以與帶隙參考產生器 500(第5圖）的PMOS電晶體502和503、NMOS電晶體511和 512、ρηρ雙極接面電晶體521和522、電阻器531類似的方式 1〇排列的多個PMOS電晶體602和603、多個NMOS電晶體611 和612'多個ρηρ雙極接面電晶體621和622、以及電阻器631 。帶隙參考產生器600還包括以與連接到PM〇s電晶體5〇3 的偏壓控制電路540類似的方式連接到PM〇s電晶體6〇3的 偏壓控制電路640。偏壓控制電路640包括緩衝器641和多個 15 電阻器642和643。 緩衝器641從PMOS電晶體603的汲極提供高阻抗輸入 。電阻器642和643串聯連接在緩衝器641的輸出和地之間， 以提供電阻器642和643之間的分壓器，用於偏壓PM〇s電晶 體602和603形成的電流鏡的閘極。 20 偏壓控制電路640在低電壓下以快響應工作。 第7圖示出了帶隙參考產生器700的示意圖。 帶隙參考產生器700包括多個PMOS電晶體702和703、 多個NMOS電晶體711和712、多個ρηρ雙極接面電晶體721 和722、電阻器731以及多個偏壓控制電路74〇和750。 13 1345689 電晶體702和711的沒極-源極端和p叩雙極接面電晶體 721的射極·集極端㈣連接在電壓節點和地之間。電晶體 703和712的及極·源極端、電阻器731以及p叩雙極接面電晶 體722的射極-集極端串聯連接在電壓節點和地之間。pM〇s 5電晶體702和703的閉極連接在一起形成電流鏡，並連接到 偏壓控制電路740的輸出。PMOS電晶體7〇3的汲極端連接到 偏壓控制電路740的輸入。NM〇s電晶體711和712的閘極連 接在一起形成電流鏡並連接到偏壓控制電路75〇的輸出。 NMOS電晶體711的汲極端連接到偏壓控制電路75〇的輸入 10 ° 偏壓控制電路740包括在偏壓控制電路74〇的輸入和輸 出之間與電壓位準移位器742串聯連接的緩衝器741。偏壓 控制電路740以類似於以上介紹的偏壓控制電路54〇(第5圖） 的方式工作。 15 偏壓控制電路750包括在偏壓控制電路750的輸入和輸 出之間與電壓位準移位器752串聯連接的緩衝器751。 NMOS電晶體711的汲極與NMOS電晶體711的閘極去耦合 以避免二極體連接。偏壓控制電路750提供適當的電壓轉移 以降低NMOS電晶體711上的電壓降。 第8圖示出了帶隙參考產生器800的示意圖。 帶隙參考產生器800包括分別以類似於帶隙參考產生 器700(第7圖）的PMOS電晶體702和703、NMOS電晶體711 和712、pnp雙極接面電晶體721和722、電阻器731的方式排 列的多個PMOS電晶體8〇2和803、多個NMOS電晶體811和 14 1345689 812、多個pnp雙極接面電晶體821和822、以及電阻器831。 帶隙參考產生器800還包括與連接到pmOS電晶體7〇3 的偏壓控制電路740(第7圖）類似的方式連接到pm〇s電晶 體803的偏壓控制電路840。偏壓控制電路840包括緩衝器 5 841和多個電阻器842和843。緩衝器841從PMOS電晶體803 的汲極提供高阻抗輸入。電阻器842和843串聯連接在緩衝 器841的輸出和地之間，以提供電阻器842和843之間的分壓 器，用於偏壓PMOS電晶體802和803形成的電流鏡的閘極。 帶隙參考產生器800還包括與連接到NMOS電晶體711 10的控制電路750(第7圖）類似的方式連接到NMOS電晶體811 的偏壓控制電路850。偏壓控制電路850包括緩衝器851和多 個電阻器852和853。緩衝器851從NMOS電晶體811的汲極 提供高阻抗輸入。電阻器852和853串聯連接在緩衝器851的 輸出和電源電壓之間，以提供電阻器852和853之間的分壓 15器，用於偏壓pM〇S電晶體811和812形成的電流鏡的閘極。 第9圖示出了 _隙參考產生器9〇〇的示意圖。 帶隙參考產生器900包括以與帶隙參考產生器7〇〇(第7 圖）的PMOS電晶體702和703、NMOS電晶體711和712、pnp 雙極接面電晶體721和722、電阻器731以及偏壓控制電路 2〇 740和750分別類似的方式排列的多個pM〇s電晶體9〇2和 903、多個NMOS電晶體911和912、多個pnp雙極電晶體921 和922、電阻器的ί以及多個偏壓控制電路94〇和95〇。 偏壓控制電路940包括NMOS電晶體941和多個電阻器 942和943。NMOS電晶體941包括連接到PMOS電晶體903沒 15 極的閘極以及連接在電源電壓和電阻器942之間W汲極源 極端。電阻器942和943串聯連接在]^]^05電晶體941的源極 和地之間以提供電阻器942和943之間的分壓器，用於偏壓 PMOS電晶體902和903形成的電流鏡的閘極。在一個實施例 5中，NM0S電晶體941爲原生NMOS電晶體。 偏壓控制電路950包括PMOS電晶體951和多個電阻器 952和953。PMOS電晶體951包括連接到NMOS電晶體911汲 極的閘極以及連接在電阻器952和地之間的汲極-源極端。 電阻器952和953串聯連接在電源電壓和PM〇s電晶體95 i的 10源極之間以提供電阻器952和953之間的分壓器，用於偏壓 NMOS電晶體911和912形成的電流鏡的閘極。 用於電流鏡NMOS電晶體911和912的偏壓控制電路 950包括具有用於PMOS的標準臨界電壓VT的PMOS電晶體 951 ’在一個示例性實施例中，最小電源電壓VDD大於2伏 15 。PMOS電晶體902上' NMOS電晶體911上以及pnp雙極接 面電晶體921上的電壓降分別爲1.0伏、0.2伏以及0.8伏。在 另一實施例中，PMOS電晶體951爲原生PMOS電晶體(例如 ，臨界電壓VT=-0.1到-0.3V)。 第10圖示出了帶隙參考產生器1000的示意圖。 20 帶隙參考產生器1000包括以與帶隙參考產生器500(第 5圖）的PMOS電晶體502和503、NMOS電晶體511和512、pnp 雙極接面電晶體521和522、電阻器531以及控制電路540分 別類似的方式排列的多個PMOS電晶體1002和1003、多個 NMOS電晶體1011和1 〇 12、多個pnp雙極電晶體1021和1022 16 1345689 、電阻器1031以及偏壓控制電路1〇4〇。 偏壓控制電路1040包括以與帶隙參考產生器9〇〇(第9 圖）的NMOS電晶體941和電阻器942和943分別類似的方式 排列的NMOS電晶體1 〇41和多個電阻器1042和1043。 5 在一個實施例中，NMOS電晶體1011、1012和1041爲 原生NMOS電晶體。 第11圖示出了帶隙參考產生器1100的示意圖。

帶隙參考產生器1100包括以與帶隙參考產生器7〇〇(第 7圖）的PMOS電晶體702和703、NMOS電晶體711和712、pnp 10 雙極接面電晶體721和722、電阻器731以及偏壓控制電路 740和750分別類似的方式排列的多個pm〇S電晶體1102和 1103、多個NMOS電晶體1111和1112、多個pnp雙極接面電 晶體1121和1122、電阻器1131以及多個偏壓控制電路1140 和1150。偏壓控制電路1140包括NMOS電晶體1141和多個電 15 阻器1142和1143。NMOS電晶體1141包括連接到PMOS電晶 體1103汲極的閘極以及連接在電源電壓和電阻器1142之間 的汲極-源極端。電阻器1142和1143串聯連接在NMOS電晶 體1141的源極和地之間，以提供電阻器1142和1143之間的 分壓器’用於偏壓PMOS電晶體1102和1103形成的電流鏡的 20閘極。除了 NMOS電晶體1151的閘極連接到NMOS電晶體 1111的汲極和電阻器1152與1153的節點形成分壓器用於偏 壓由NMOS電晶體1111和1112形成的電流鏡的閘極之外，偏 壓控制電路1150包括分別以與偏壓控制電路1140的NMOS 電晶體1141和電阻器1142和1143類似的方式排列的NMOS 17 !345689 圖的以及以下介紹的第15圖-第21圖的實施例中的電阻器 。可修整式電阻器1300包括多個電阻器1302-Α〜1302-Ν、 電阻器1304以及多個開關1306-Α〜1306-Ν。多個電阻器 1302-Α〜1302-Ν和電阻器1304串聯連接在節點1308和節點 5 1310之間。多個開關1306-Α〜1306-Ν分別與電阻器1302-Α 〜13Q2-N並聯連接，以選擇性地使得各電阻器的端短路。 通過打開或閉合開關1306，電阻器1300是可修整的， 以調節端1308和1310之間的電阻。可修整式電阻器13〇〇可 以用作電阻器531(第5圖）、電阻器631(第6圖）、電阻器731( 第7圖）、電阻器831(第8圖）、電阻器931(第9圖）、電阻器1〇31( 第10圖）以及電阻器1131(第11圖）。電阻器1631、1643、1644 、1652、1653和 1654(第 16 圖）、電阻器 1731、1742、1743 、1744、1753和 1754(第 17圖），電阻器 1831、1842、1843 、1844、1852、1853 和 1854(第 18圖），電阻器 2031、2042 15 、2043、2044、2052、2053、2054和 2060(第 20圖），電阻器 213卜 2142、2143、2144、2152、2153、2154、2160和 2173( 第21圖）。用在上述實施例中的電阻器1300可以調節偏壓位 準，例如用於補償工藝困難(process corner)或輸出需要的值 。在可選實施例中，第12圖和第15圖中的可修整式電阻器 20 可以用可修整式電阻器1300代替。 在一個實施例中，開關1306爲CMOS電晶體。在另一實 施例中，電阻器1300不包括電阻器1304。 第14圖示出亍可修整式電阻器1400的示意圖。

可修整式電阻器1400包括多個電阻器1402-A〜1402-N 20 1345689 、電阻器1404以及多個開關1406-A〜1406-N。多個電阻器 1402-A〜1402-N和電阻器1404串聯連接在節點14〇8和節點 1410之間，形成多個由電阻器1402的端的公共節點形成的 刀壓器卽點。多個開關1406-A<〜11406-N分別連接在電阻号 5 1402-A〜1402-N的一個端與節點1412之間，以選擇性地給 節點1412提供分壓。 電阻器1400是可修整的，以調節端1408和1412之間、 端1410和1412之間的電阻。可修整式電阻器14〇〇可以用作 在第12圖和第15圖中介紹的實施例中的電阻器。電阻器 10 1400可以代替電阻器1300。電阻器1400可用於調節偏壓位 準’例如補償工藝困難或輸出需要的值。 在一個實施例中，開關1406爲CMOS電晶體。在另一實 施例中，電阻器1400不包括電阻器1404。 第15圖示出了具有斷電電路的帶隙參考產生器15〇〇的 15 示意圖。 帶隙參考產生器1500包括分別與帶隙參考產生器 1200(第12圖）的PMOS電晶體1502到1505、NMOS電晶體 1211到1214、pnp雙極接面電晶體1221和1222、電阻器1231 以及偏壓控制電路1240和1250以類似方式排列的多個 20 PMOS電晶體1502〜1505、多個NMOS電晶體1511〜1514、 多個pnp雙極接面電晶體1521和1522、電阻器1531以及多個 偏壓控制電路1540和1550。帶隙參考產生器1500包括用於 控制帶隙參考產生器1500的斷電和電源開啟的電路。偏壓 控制電路1540除了包括分別與偏壓控制電路1240(第12圖） 21 1345689 1605形成的電流鏡的閘極之外，偏壓控制電路164〇的排列 方式與偏壓控制電路1340(第13圖）類似。除了電阻器1652 和1653是不可修整的之外，偏壓控制電路165〇包括以與偏 壓控制電路1350(第13圖）類似的方式排列的NMOS電晶體 5 1651、多個電阻器1652到1654以及NMOS電晶體1655。在 一個可選實施例中，電阻器1642、1643、1652以及1653是 可修整的。 帶隙參考產生器1600還包括與pnp雙極接面電晶體 1622的射極-集極端並聯連接的開關丨66〇。電源開啟期間可 10 以閉合開關1660，由此流過電阻器1631的電流爲：

Il631=VBE1621/R163i 開關1660可以動態地打開和閉合以選擇性地短路pnp 雙極接面電晶體1622，從而動態地將來自NMOS電晶體 1614的電流採樣爲DVBE/R〗63丨或VBE丨621/R】63丨。可以在第5 15圖-第12圖、第15圖、第17圖-第18圖以及第20圖-第21圖的 帶隙參考產生器中包括類似於開關1660的開關。 第17圖示出了帶隙參考產生器17〇〇的示意圖。 帶隙參考產生器1700包括用於偏壓控制電路的自偏壓 。帶隙參考產生器1700包括以與帶隙參考產生器1300(第13 20 圖）類似的方式排列的多個PMOS電晶體1702到1705、多個 NMOS電晶體1711到1714、多個pnp雙極接面電晶體1721和 1722、電阻器1731以及多個偏壓控制電路1740和1750。偏 壓控制電路1740包括NMOS電晶體1741、多個電阻器1742 到1744和電流源1745。電流源1745提供用於該控制電路的 23 1345689 偏壓。偏壓控制電路1750包括NMOS電晶體1751、多個電 阻器1752到1754以及電流源1755。電流源1755提供用於該 控制電路1750的偏壓。 第18圖示出了帶隙參考產生器1800的示意圖。 5 帶隙參考產生器1800在電源開啟時提供了一種延遲的 偏壓致能，以有助於帶隙參考產生器1800的啓動。帶隙參 考產生器1800包括與帶隙參考產生器1700(第17圖）的各 PMOS電晶體1702到1705、NMOS電晶體1711到1714、p叩 雙極接面電晶體1721和1722、電阻器1731以及偏壓控制電 10 路1740和1750以分別類似方式排列的多個PMOS電晶體 1802〜1805、多個NMOS電晶體1811〜1814'多個pnp雙極 接面晶型電晶體1821和1822、電阻器1831以及多個偏壓控 制電路1840和1850。帶隙參考產生器1800還包括用於偏壓 控制電路1840和1850的偏壓電路1860。 15 除了電晶體1845由偏壓控制電路1860偏壓之外，偏壓 控制電路1840包括與帶隙參考產生器1600(第16圖）的偏壓 控制電路1640的各電晶體1641、電阻器1642到1644以及電 晶體1645以類似方式排列的NMOS電晶體1841、多個電阻 器1842到1844以及多個NMOS電晶體1845和1846。電晶體 20 1846的汲極-源極端與電晶體1845的汲極-源極端並聯連接 ，響應於反相致能延遲(ENDLYB)信號以短路所述端，來致 能用於短暫延遲的電路，以助於帶隙參考產生器18〇〇的啓 動。偏壓電路1860包括多個PMOS電晶體1861和1862以及 NMOS電晶體1863。PMOS電晶體1861和1862以及連接二極 24 1345689 如偏壓電路1800(第18圖）的偏壓電壓（VBN)而被偏壓。 NMOS電晶體1913的汲極-源極端連接在偏壓電壓(vBp)和 地之間，並通過PMOS電晶體1903的汲極而被偏壓。NMOS 電晶體1913提供啓動電流(Istart)以偏壓帶隙，直到偏壓電壓 5 (VBN)足夠高以通過使NMOS電晶體1913截止而關斷啓動 電流(Istart)。可修整電晶體1911、1912以及1913的比例以調 節偏壓位準。在該實施例中，電阻器可以是固定的。在啓 動電路1900與帶隙參考產生器1800(第18圖）一起使用的實 施例中’ NMOS電晶體1845使用偏壓電路1860爲NMOS電晶 10體丨841和電阻器1842、1843和1844提供自偏壓。由偏壓電 路1860提供的偏壓是通過從PMOS電晶體1803和1805的鏡 面反射而從其自身（DVBE/R產生器）獲得的。然而，可以使 用DVBE/R和VBE/R產生器之間的交叉偏壓（cross bias)。此 時，將類似於電路1860的偏壓產生器用於VBE/R產生器， 15 以産生將被施加到NMOS電晶體1841和電阻器1842、1843 和1844的偏壓電流。該電流可以代替NMOS電晶體1845或 其並聯部件的電流。類似地，該技術可以用於偏壓控制電 路1850。類似地，該交叉偏壓可以用於VBE/R產生器。 第20圖示出了帶隙參考產生器2000的示意圖。 20 帶隙參考產生器2000包括與帶隙參考產生器1700(第 17圖）的PMOS電晶體1702到1705、NMOS電晶體1711到 1714、pnp雙極接面電晶體1721和1722、電阻器1731以及偏 壓控制電路1740和1750以分別類似方式排列的多個PMOS 電晶體2002〜2005、多個NMOS電晶體2011〜2014、多個 26 1345689 體2011到2014、pnp雙極接面電晶體2021和2022、電阻器 2031以及偏壓控制電路2040和2050以分別類似方式排列的 多個PMOS電晶體2102〜2105、多個NMOS電晶體2111〜 2114、多個pnp雙極接面電晶體2i2i和2122、電阻器2131、 5 多個偏壓控制電路2140和2150以及電阻器2160 » 偏壓控制電路2140包括分別與帶隙參考產生器2〇〇〇( 第20圖）的偏壓控制電路2040的電晶體2041、電阻器2042到 2044以及電流源2045以類似方式排列的NMOS電晶體2141 、多個電阻器2142到2144以及電流源2145。偏壓控制電路 10 2150包括分別與帶隙參考產生器2000(第20圖）的偏壓控制 電路2050的NMOS電晶體2051、電阻器2052到2054以及電 流源2055以類似方式排列的NMOS電晶體2151、多個電阻 器2152到2154以及電流源2155。 帶隙參考產生器2100還包括含有多個PMOS電晶體 15 2171和2172以及電阻器2173的輸出電路2170。PMOS電晶體 2171和2172的汲極-源極端以及電阻器2173串聯連接在電 壓節點和地之間，並在PMOS電晶體2172的汲極上産生帶隙 電壓（VBG)。PMOS電晶體2171和2172的閘極分別連接到電 阻器2142和2143，並分別與PMOS電晶體2102和2104形成電 20 流鏡。 在本說明書揭露内容中，僅示出和介紹了本發明的較 佳實施例，但是應該理解本發明可以用於各種其他組合和 情況，並且可以在此所述的本發明概念的範圍内進行修改 或改變。 28 1345689 【圖式簡單說明】 第1圖示出了非依電性數位多位準記憶體系_方塊 圖。 第2圖7F ϋ{了傳統的帶隙參考產生器的示意圖。 5 第3圖7^ 了另—傳統的帶隙參考產生n的示意圖。 第4圖示出了另-傳統的帶隙參考產生器的示意圖。 第5圖示出了第1圖系統中的帶隙參考產生器的第一實 施例的不意圖。 第6圖示出了第1圖系統中的帶隙參考產生器的第二實 10 施例的示意圖。 第7圖不出了第1圖系統中的帶隙參考產生器的第三實 施例的不意圖。 第8圖不出了第1圖系統中的帶隙參考產生器的第四實 施例的示意圖。 15 第9圖示出了第1圖系統中的帶隙參考產生器的第五實 施例的不意圖。 第10圖示出了第1圖系統中的帶隙參考產生器的第六 實施例的示意圖。 第11圖不出了第1圖系統中的帶隙參考產生器的第七 2〇 實施例的示意圖。 第12圖不出了第1圖系統中的帶隙參考產生器的第八 實施例的示意圖。 第13圖不出了第1圖系統令的帶隙參考產生器的可修 整式電阻器的示意圖。 29 1345689 第14圖示出了第1圖系統中的帶隙參考產生器的可修 整式電阻器的示意圖。 第15圖示出了第1圖系統中的帶隙參考產生器的第九 實施例的示意圖。 5 第16圖示出了第1圖系統中的帶隙參考產生器的第十 實施例的示意圖。 第17圖示出了第1圖系統中的帶隙參考產生器的第十 一實施例的示意圖。 第18圖示出了第1圖系統中的帶隙參考產生器的第十 10 二實施例的示意圖。 第19圖示出了第1圖系統中的帶隙參考產生器的啓動 電路的不意圖。 第20圖示出了第1圖系統中的帶隙參考產生器的第十 三實施例的示意圖。 15 第21圖示出了第1圖系統中的帶隙參考產生器的第十 四實施例的示意圖。 【主要元件符號說明】 100…記憶體系統 102…記憶體子系統 104…熔絲電路 106···帶隙產生器 200,300,400…帶隙參考產生器 203…電晶體 211,212〜：^05電晶體 221 -223…pnp雙極接面電晶體 231,233···電阻器 301.··電荷泵 401···運算放大器 402,403…PMOS電晶體 421，422···ρηρ雙極接面電晶體 43l···電阻器 30 1345689 500·.·帶隙參考產生器 502,503". PMOS 電晶體 511,512…NMOS電晶體 521,522…pnp雙極接面電晶體 531···電阻器 540···偏壓控制電路 541…緩衝器 542···電壓位準移位器 600···帶隙參考產生器 602,603".PMOS 電晶體 611,612…NMOS電晶體 621，622···ρηρ雙極接面電晶體 631·..電阻器 640···偏壓控制電路 641…緩衝器 642,643···多個電阻器 700…帶隙參考產生器 702,703".PMOS 電晶體 711,712…NMOS電晶體 721,722···ρηρ雙極接面電晶體 731···電阻器 740,750···偏壓控制電路 742···電壓位準移位器 741…緩衝器 752···電壓位準移位器 751···串聯連接的緩衝器 800···帶隙參考產生器 802,803…PMOS電晶體 811,812…NMOS電晶體 821，822···ρηρ雙極接面電晶體 831···電阻器 840···偏壓控制電路 841···缓衝器 842,843".電阻器 850…偏壓控制電路 851···缓衝器 852,853···電阻器 900…帶隙參考產生器 902,903…PMOS電晶體 911,912…NMOS電晶體 921，922···ρηρ雙極電晶體 931···電阻器 940,950…偏壓控制電路 941".NMOS電晶體 942,943".電阻器 951—PMOS電晶體 952,953…電阻器 1000…帶隙參考產生器

31 1345689

1002，1003 …PMOS電晶體 1011,1012 …NMOS 電晶體 1021，1022.·.ρηρ雙極電晶體 103l···電阻器 1040…偏壓控制電路 1041 “·ΝΜ05電晶體 1042,1043…電阻器 1102,1103 …PMOS 電晶體 llll，1112"‘NMOS 電晶體 1121，1122...pnp雙極接面電晶體 113l···電阻器 1140,1150…偏壓控制電路 1141…NMOS電晶體 1142,1143…電阻器 1151··ΝΜ05 電晶體 1152,1153“·電阻器 1200…帶隙參考產生器 1202，1203，1204，1205 …PMOS 電晶體

1211,1212,1213,1214---NMOS 電晶體 1221,1222· · ·ρηρ雙極接面電晶體 1231…電阻器 1240,1250···偏壓控制電路 1241"‘NMOS 電晶體 1242,1243,1244…電阻器 1251…NMOS電晶體 1252,1253,1254…電阻器 1300…可修整式電阻器 1302-A〜1302-N…電阻器 1304…電阻器 1306…閉合開關 1306-八〜1306-1^“開關 1308,1310…調節端 1402-A〜1402-N…多個電阻器 1404…電阻器 1406-A〜1406-N…開關 1410…端 1412…節點 1500…帶隙參考產生器 1502-1505 …PMOS 電晶體 1511-1514 …NMOS電晶體 1521,1522…pnp雙極接面電晶體 153L···電阻器 1540,1550…偏壓控制電路 1541—NMOS電晶體 1542,1544…電阻器 1545…NMOS電晶體 32 1345689 1546…PMOS電晶體 1551…NMOS電晶體 1552-1554.·.電阻器 1555…NMOS電阻器 1600…帶隙參考產生器 1602-1605... PMOS 電晶體 1611-1614 …NMOS 電晶體 1621,1622…卿雙極接面電晶體 1631,1643,1644,1652,1653, 1654…電阻器 1660…開關 1700…帶隙參考產生器 1702-1705 …PMOS 電晶體 1711-1714 …NMOS 電晶體 1721,1722... pnp雙極接面電晶體 1731,1742,1743,1744,1753, 1754…電阻器 1740，1750..·偏壓控制電路 1751…NMOS電晶體 1752-1754...電阻器 1755…電流源 1800…帶隙參考產生器 1802,1803,1805 ‘“PMOS 電晶體 1821，1822…pnp雙極接面晶型 # aBa|t QE3 /13. 1831,1842,1843,1844,1852, 1853,1854...電阻器 1841…NMOS電晶體 1842,1843,1844…電阻器 1845…NMOS電晶體 1860…偏壓電路 1850…偏壓控制電路 1900…啓動電路 1902，1903".PMOS 電晶體 1911,1912,1913 …NMOS 電晶體 2000…帶隙參考產生器 2002-2005—PMOS 電晶體 2011-2014…NMOS 電晶體 2021,2022…pnp雙極接面電晶體 2031,2042,2043,2044,2052, 2053,2054,2060.··電阻器 2040,2050…偏壓控制電路 2041 “·ΝΜ05電晶體 2042-2044…多個電阻器 2045···電流源 2051"·ΝΜΟ5電晶體 2052-2054·.·電阻器 2055…電流源 33 1345689 2060…電阻器 2100…帶隙參考產生器 2102-2105*”PMOS 電晶體 2111-2114"‘NMOS 電晶體 2121,2122· · ·ρ叩雙極接面電晶體 2131,2142,2143,2144,2152, 2153,2154,2160,2173··.電阻器 2140,2150…偏壓控制電路 2142,2144…電阻器 2145…電流源 2151…NMOS電晶體 2152-2154·.·電阻器 2155…電流源 2160…電阻器 2170…輸出電路 2171,2172—PMOS 電晶體 2173…電阻器

34

Claims (1)

1345689 十、申請專利範圍： 1. 一種帶隙參考產生器，包括： 具有兩個電流通路的錢鏡電路，第—電流通路通 過第-MOS電晶體和第-雙極接面電晶體;第二電流通 路通過第二MOS電晶體、電阻器和第二雙極接面電晶體 ，其中流過所述電阻器的電流表示第—和第二雙極接面 電晶體上的電廢差，以及 連接在所述第二M0S電晶體的汲極和問極之間的 高阻抗控制電路。 10 2. 如申請專利範圍第1項的帶隙參考產生器，其中電阻器 是可修整的。 ° 3. —種帶隙參考產生器，包括： 具有兩個電流通路的電流鏡電路，第—電流通路通 過第-MOS電晶體和第一雙極接面電晶體；第二電流通 15 路通過第二MOS電晶體、電阻琴牙M 态和第二雙極接面電晶體 ，其中流過所述電阻器的電流表 衣不第一和第二雙極接面 電晶體上的電壓差；以及 連接在所述第二MOS電晶辦从、 电日日體的汲極和閘極之間的 高阻抗電壓移位器。 20 4. 如申請專利範圍第3項的帶隙參考 ’座生盗，其中該雷阻 器是可修整的。 5. —種帶隙參考產生器，包括： 包括第一類型的第一 M〇Sta 电β日體、第二類型的第一 M〇S電晶體以及第—雙極接面電晶體的第—電路； 35 1345689 包括第一類型的第二MOS電晶體、第二類型的第二 MOS電晶體、電阻器以及第二雙極接面電晶體的第二電 · 路，該等第一和第二電路係配置來提供流過該電阻器而 . 表示第一和第二雙極接面電晶體上的電壓差的電流，第 ^ 5 一類型的MOS電晶體被配置作爲電流鏡；以及 · * 連接在所述第一類型的第二MOS電晶體的汲極和 閘極之間的南阻抗控制電路。 6. —種帶隙參考產生器，包括： φ 包括第一類型的第一MOS電晶體、第二類型的第一 10 MOS電晶體以及第一雙極接面電晶體的第一電路； 包括第一類型的第二M0S電晶體、第二類型的第二 M0S電晶體、電阻器以及第二雙極接面電晶體的第二電 路，該等第一和第二電路係配置來提供流過該電阻器而 表示第一和第二雙極接面電晶體上的電壓差的電流，第 15 一類型的M0S電晶體被配置作爲電流鏡； 連接在所述第一類型的第二M0S電晶體的汲極和 · 閘極之間的高阻抗控制電路；以及 在所述第二電路中周期性地採樣正溫度和負溫度 係數電流的採樣開關。 20 7.如申請專利範圍第6項的帶隙參考產生器，其中流過電 阻器的電流是可修整的。 8. —種帶隙參考產生器，包括： 包括第一類型的第一M0S電晶體、第二類型的第一 M0S電晶體以及第一雙極接面電晶體的第一電路； 36 1345689 包括第一類型的第二MOS電晶體、第二類型的第二 MOS電晶體、電阻器以及第二雙極接面電晶體的第二電 路，該等第一和第二電路係配置來提供流過所述電阻器 而表示第一和第二雙極接面電晶體上的電壓差的電流 5 ，第一類型的MOS電晶體被配置作爲電流鏡；以及 連接在所述第一類型的第二MOS電晶體的汲極和 閘極之間的高阻抗電壓移位器。 9.如申請專利範圍第8項的帶隙參考產生器，其中電壓移 位是可修整的。 10 10.—種帶隙參考產生器，包括： 包括第一類型的第一 MOS電晶體、第二類型的第一 MOS電晶體以及第一雙極接面電晶體的第一電路； 包括第一類型的第二MOS電晶體、第二類型的第二 MOS電晶體、電阻器以及第二雙極接面電晶體的第二電 15 路，該等第一和第二電路係配置來提供流過電阻器而表 示第一和第二雙極接面電晶體上的電壓差的電流，第一 類型的M0S電晶體被配置作爲電流鏡；以及 連接在所述第二類型的第一M0S電晶體的汲極和 閘極之間的高阻抗電壓移位器。 20 11. 一種帶隙參考產生器，包括： 第一類型的第一M0S電晶體，包括其間被溝道分開 的第一和第二端，並且包括用於控制所述溝道中的電流 的閘極，所述第一端連接到電壓節點； 第二類型的第一 Μ 0 S電晶體，包括其間被溝道分開 37 1345689 的第一和第二端，旅且包括用於控制所述溝道中的電流 的閘極，所述第一踹連接到所述第一類塑的第一MOS 電晶體的第二端和所述閘極； 第一雙極接面電晶體，包括連接到第二類型的第一 MOS電晶體的第二端的射極，包括連接到地節點的集極 ’並且包括連接到所述集極的基極； 第一類型的第二MOS電晶體’包括其間被溝道分開 的第一和第二端，益立包括用於控制所述溝道中的電流 的閘極，所述第一端連接到所述電壓節點’所述閘極連 接到第一類型的第一MOS電晶體的閘極； 第二類型的第二MOS電晶體，包括其間被溝道分開 的第一和第二端，並且包括用於控制所述溝道中的電流 的閘極，所述第一端連接到第一類型的第二MOS電晶體 的第二端，所述閘極連接到第二類型的第一MOS電晶體 的閘極； 第一電阻器，包括第一和第二端’所述第一端連接 到第二類型的第二河〇5電晶體的第二端； 第二雙極接面電晶體，包括連接到第一電阻器的第 二端的射極，包括連接到所述地節點的集極，並且包括 連接到所述集極的基極；以及 控制電路，包括連接到第一類型的第二MOS電晶體 的第二端的輸入和連接到第一類型的第二MOS電晶體 的閘極的輸出。 12·如申晴專利範圍第u項的帶隙參考產生器，其中控制電 38 1345689 路偏壓所述第一類型的第一和第二電晶體。 13. 如申請專利範圍第11項的帶隙參考產生器，其中控制電 路包括電壓位準移位器。 14. 如申請專利範圍第13項的帶隙參考產生器’其中控制電 5 路包括連接到所述控制電路的輸入的緩衝器，並且所述 電塵位準移位器連接到所述控制電路的輸出。 15. 如申請專利範圍第11項的帶隙參考產生器，其中還包括 連接在第二雙極接面電晶體的射極和集極之間的開關 ’以選擇性地使所述射極到所述集極短路。 10 16.如申請專利範圍第11項的帶隙參考產生器，其中控制電 路包括：緩衝器，具有連接到該控制電路的輸入的輸入 ’並具有輸出；第二電阻器，具有連接到緩衝器的輸出 的第—端、和連接到控制電路的輸出的第二端；並且包 括第三電阻器’具有連接到第二電阻器的第二端的第一 15 端、和連接到地節點的第二端。 17.如申請專利範圍第u項的帶隙參考產生器，其中控制電 路包括：第二類型的第三電晶體，具有其間被溝道分開 的第一和第二端、以及用於控制所述溝道中的電流的閘 極’所述第一端連接到另一個電壓節點，並所述閘極 2〇 連接到控制電路的輸人；第二電阻器，具有連接到第二 類型的第二電晶體的第二端的第-端、和連接到該控制 電路的輸出的第二端；並且包括第三電阻器，具有連接 到第一電阻器的第二端的第一端、和連接到地節點的第 二端。 39 1345689 18.—種帶隙參考產生器，包括： 第一類型的第一MOS電晶體，包括其間被溝道分開 · 的第一和第二端，並且包括用於控制所述溝道中的電流 . 的閘極，所述第一端連接到電壓節點； ’ 5 第二類型的第一MOS電晶體，包括其間被溝道分開 _ 的第一和第二端，並且包括用於控制所述溝道中的電流 的閘極，所述第一端連接到所述第一類型的第一MOS · 電晶體的第二端； φ 第一雙極接面電晶體，包括連接到第二類型的第一 10 MOS電晶體的第二端的射極，包括連接到地節點的集極 ，並且包括連接到所述集極的基極； 第一類型的第二MOS電晶體，包括其間被溝道分開 的第一和第二端，並且包括用於控制在所述溝道中的電 流的閘極，所述第一端連接到所述電壓節點，所述閘極 15 連接到第一類型的第一 MOS電晶體的閘極； 第二類型的第二MOS電晶體，包括其間被溝道分開 · 的第一和第二端，並且包括用於控制在所述溝道中的電 流的閘極，所述第一端連接到第一類型的第二MOS電晶 體的第二端、和第二類型的第一MOS電晶體的閘極； 20 第一電阻器，包括第一和第二端，所述第一端連接 到第二類型的第二MOS電晶體的第二端； 第二雙極接面電晶體，包括連接到第一電阻器的第 二端的射極，包括連接到所述地節點的集極，並且包括 連接到所述集極的基極； 40 1345689 第一控制電路，包括連接到第二類型的第一MOS 電晶體的第一端的輸入、和連接到第二類型的第一MOS · 電晶體的閘極的輸出；以及 ， 第二控制電路，包括連接到第一類型的第二MOS ' 5 電晶體的第二端的輸入、和連接到第一類型的第二MOS · 電晶體的閘極的輸出。 19. 如申請專利範圍第18項的帶隙參考產生器，其中每個第 - 一和第二控制電路都包括電壓位準移位器^ φ 20. 如申請專利範圍第19項的帶隙參考產生器，其中每個第 10 一和第二控制電路都包括缓衝器。 21. 如申請專利範圍第18項的帶隙參考產生器，其中還包括 連接在第二雙極接面電晶體的射極和集極之間的開關 ，以選擇性地使所述射極到所述集極短路。 22. 如申請專利範圍第18項的帶隙參考產生器， 15 其中第一控制電路包括：第一緩衝器，具有連接到 第一控制電路的輸入的輸入、並具有輸出；第二電阻器 · ，具有連接到第一緩衝器的輸出的第一端、和連接到第 一控制電路的輸出的第二端；並且包括第三電阻器，具 有連接到第二電阻器的第二端的第一端、和連接到另一 20 個電壓節點的第二端， 其中第二控制電路包括：第二緩衝器，具有連接到 第二控制電路的輸入的輸入、並具有輸出；第四電阻器 ，具有連接到第二緩衝器的輸出的第一端、和連接到第 二控制電路的輸出的第二端；並且包括第五電阻器，具 41 1345689 有連接到第四電阻器的第二端的第一端、和連接到地節 點的第二端。 - 23.如申請專利範圍第18項的帶隙參考產生器， . 其中第一控制電路包括：第一類型的第三電晶體， ^ 5 具有其間被溝道分開的第一和第二端、以及用於控制所 _ 述溝道中的電流的閘極，所述第二端連接到地節點，所 述閘極連接到第一控制電路的輸入；第二電阻器，具有 ‘ 連接到第一類型的第三電晶體的第一端的第一端、和連 φ 接到第一控制電路的輸出的第二端；並且包括第三電阻 10 器，具有連接到第二電阻器的第二端的第一端、和連接 到另一個電壓節點的第二端， 第二控制電路包括：第二類型的第三電晶體，具有 其間被溝道分開的第一和第二端、以及用於控制所述溝 道中的電流的閘極，所述第一端連接到另一個電壓節點 15 ，所述閘極連接到該第二控制電路的輸入；第四電阻器 ，具有連接到第二類型的第三電晶體的第二端的第一端 · 、和連接到第二控制電路的輸出的第二端；並且包括第 五電阻器，具有連接到第四電阻器的第二端的第一端、 和連接到地節點的第二端。 20 24.如申請專利範圍第18項的帶隙參考產生器，其中第一控 制電路包括：第二類型的第三電晶體，具有其間被溝道 分開的第一和第二端以及用於控制在所述溝道中的電 流的閘極，所述第一端連接到另一個電壓節點，所述閘 極連接到該第一控制電路的輸入；第二電阻器，具有連 42 1345689 接到第二類型的第三電晶體的第二端的第一端、和連接 到第一控制電路的輸出的第二端；並且包括第三電阻器 · ，具有連接到第二電阻器的第二端的第一端、和連接到 . 地節點的第二端， 5 第二控制電路包括：第二類型的第四電晶體，具有 ·· 其間被溝道分開的第一和第二端以及用於控制所述溝 道中的電流的閘極，所述第一端連接到所述另一個電壓 ‘ 節點，並且所述閘極連接到第二控制電路的輸入；第四 φ 電阻器，具有連接到第二類型的第四電晶體的第二端的 10 第一端、和連接到第二控制電路的輸出的第二端；並且 包括第五電阻器，具有連接到第四電阻器的第二端的第 一端、和連接到所述地節點的第二端。 25. —種帶隙參考產生器，包括： 第一類型的第一電晶體，包括其間被溝道分開的第 15 一和第二端，並且包括用於控制在所述溝道中的電流的 閘極，所述第一端連接到電壓節點； φ 第一類型的第二電晶體，包括其間被溝道分開的第 一和第二端，並且包括用於控制所述溝道中的電流的閘極 ，所述第一端連接到第一類型的第一電晶體的第二端； 20 第二類型的第一電晶體，包括其間被溝道分開的第一 和第二端，並且包括用於控制所述溝道中的電流的閘極， 所述第一端連接到第一類型的第二電晶體的第二端； 第二類型的第二電晶體，包括其間被溝道分開的第 一和第二端，並且包括用於控制所述溝道中的電流的閘 43 ^345689 棰，所述第一端連接到第二類型的第一電晶體的第二端； 第—雙極接面電晶體，包括連接到第>類型的第二 電晶體的第二端的射極，包括連接到地節點的集極，並 真包括連接到所述集極的基極； 5 第—類型的第三電晶體，包括其間被游道分開的第 5 ，和第二端，並且包括用於控制所述溝道中的電流的閘 棰，所述第一端連接到所述電壓節點，所述閘極連接到 第-類型的第一電晶體的閘極； 第-類型的第四電晶體，包括其間被溝道分開的第 ，和第二端，並且包括用於控制所祕道中的電流的閘 1〇 換，所述第-端連接到第-類㈣第三電晶體的第二端 ，所述閘極連接到第一類型的第二電晶赠的閘極， 第二類型的第三電晶體，包枯其間被溝道分開的第 z和第二端’並且包括用於控制所述溝遠中的電/;IL的閘 極，所述第-端連接到第—類激的第四電晶體的第二端 15 ，所述閘極連接到第二類型的第〆電晶艘的閘極’ 第二類型的第四電晶體，包括其間被溝道分開的第 /和第二端，並且包括用於控制所述溝道中的電流的間 極，所述第-端連接到第二類㈣第三電晶體的第二端 ，所述閘極連接到第二類型的第二電晶體的閘極； 20 第一電阻器，包括第-和第〉端，所述第一端連接 列第二類型的第四電晶體的第二端； 第二雙極接面電晶體，包括速接到第—電阻器的第 的射極，包括連接到地節點的集極，並且包括連接 44 1345689 到所述集極的基極； 第一控制電路，包括連接到第二類型的第一電晶體 的第一端的第一輸入，包括連接到第二類型的第一電晶 體的閘極的第一輸出，並且包括連接到第二類型的第二 5 電晶體的閘極的第二輸出；以及 第二控制電路，包括連接到第一類型的第四電晶體 的第二端的第一輸入，包括連接到第一類型的第三電晶 體的閘極的第一輸出，包括連接到第一類型的第四電晶 體的閘極的第二輸出。 10 26.如申請專利範圍第25項的帶隙參考產生器，其中第一控 制電路包括：第二類型的第五電晶體，具有其間被溝道 分開的第一和第二端以及用於控制在所述溝道中的電 流的閘極，所述第一端連接到所述電壓節點，所述閘極 連接到第一控制電路的第一輸入；第二電阻器，具有連 15 接到第二類型的第五電晶體的第二端的第一端、和連接 到第一控制電路的第一輸出的第二端；第三電阻器，具 有連接到第二電阻器的第二端的第一端、和連接到第一 控制電路的第二輸出的第二端；並且包括第四電阻器， 具有連接到第三電阻器的第二端的第一端、和連接到地 20 節點的第二端， 其中第二控制電路包括：第二類型的第六電晶體， 具有其間被溝道分開的第一和第二端以及用於控制在 所述溝道中的電流的閘極，所述第一端連接到電壓節點 ，所述閘極連接到第二控制電路的第一輸入；第五電阻 45 1345689 器，具有連接到第二類型的第六電晶體的第二端的第一 端、和連接到第二控制電路的第一輸出的第二端；第六 電阻器，具有連接到第五電阻器的第二端的第一端、和 連接到第二控制電路的第二輸出的第二端；並且包括第 5 七電阻器，具有連接到第六電阻器的第二端的第一端、 和連接到地節點的第二端。 27.如申請專利範圍第25項的帶隙參考產生器，其中還包括 連接在第二雙極接面電晶體的射極和集極之間的開關 ，以選擇性地使得所述射極到所述集極短路。 10 28.如申請專利範圍第25項的帶隙參考產生器，其中第一控 制電路包括：第二類型的第五電晶體，具有其間被溝道 分開的第一和第二端以及用於控制所述溝道中的電流 的閘極，所述第一端連接到所述電壓節點，所述閘極連 接到第一控制電路的第一輸入；第二電阻器，具有連接 15 到第二類型的第五電晶體的第二端的第一端、和連接到 第一控制電路的第一輸出的第二端；第三電阻器，具有 連接到第二電阻器的第二端的第一端、和連接到第一控 制電路的第二輸出的第二端；第四電阻器，具有連接到 第三電阻器的第二端的第一端，並具有第二端；並且包 20 括第二類型的第六電晶體，具有其間被溝道分開的第一 和第二端以及用於控制所述溝道中的電流的閘極，所述 第二端連接到地節點，所述第一端連接到第四電阻器的 第二端，所述閘極連接到致能信號節點， 其中第二控制電路包括：第二類型的第七電晶體， 46 1345689 具有其間被溝道分開的第一和第二端以及用於控制所 述溝道中的電流的閘極，所述第一端連接到所述電壓節 - 點，所述閘極連接到第二控制電路的第一輸入；第五電 . « · 阻器，具有連接到第二類型的第六電晶體的第二端的第 5 —端、和連接到第二控制電路的第一輸出的第二端；第 · 六電阻器，具有連接到第五電阻器的第二端的第一端、 和連接到第二控制電路的第二輸出的第二端；第七電阻 _ 器，包括具有連接到第六電阻器的第二端的第一端、並 φ 且具有第二端；第二類型的第八電晶體，具有其間被溝 10 道分開的第一和第二端、以及用於控制所述溝道中的電 流的閘極，所述第二端連接到地節點，所述第一端連接 到第七電阻器的第二端，並且所述閘極連接到致能信號 節點。 29.如申請專利範圍第28項的帶隙參考產生器，其中第二控 15 制電路還包括：第二類型的第五電晶體，具有其間被溝 道分開的第一和第二端以及用於控制所述溝道中的電 · 流的閘極，所述第一端連接到電壓節點，所述第二端連 接到第二控制電路的第一輸出，所述閘極連接到所述致 能信號節點。 20 30.如申請專利範圍第28項的帶隙參考產生器，其中致能信 號節點是斷電信號節點。 31. 如申請專利範圍第28項的帶隙參考產生器，其中第一和 第二控制電路包括斷電電路。 32. 如申請專利範圍第31項的帶隙參考產生器，其中還包括 47 1345689 用來偏壓第一和第二控制電路的偏壓電路。 33. 如申請專利範圍第28項的帶隙參考產生器，其中第一控 制電路包括：第二類型的第九電晶體，具有其間被溝道 . • · 分開的第一和第二端以及用於控制所述溝道中的電流 5 的閘極，所述第一端連接到第二類型的第六電晶體的第 · 一端，所述第二端連接到第二類型的第六電晶體的第二 端，第二控制電路還包括第二類型的第十電晶體，具有 ’ 其間被溝道分開的第一和第二端以及用於控制所述溝 φ 道中的電流的閘極，所述第一端連接到第二類型的第八 10 電晶體的第一端，所述第二端連接到所述第二類型的第 八電晶體的第-—端， 該帶隙參考產生器還包括用來偏壓第二類型的第 九和第十電晶體的偏壓電路。 34. 如申請專利範圍第33項的帶隙參考產生器，其中偏壓電 15 路包括：第一類型的第五電晶體，具有其間被溝道分開 的第一和第二端以及用於控制所述溝道中的電流的閘 修 極，所述第一端連接到電壓節點，所述閘極連接到第一 類型的第一電晶體的閘極；第一類型的第六電晶體，具 有其間被溝道分開的第一和第二端以及用於控制所述 20 溝道中的電流的閘極，所述第一端連接到第一類型的第 五電晶體的第二端，所述閘極連接到第一類型的第二電 晶體的閘極；並且包括第二類型的第十一電晶體，具有 其間被溝道分開的第一和第二端以及用於控制所述溝 道中的電流的閘極，所述第一端連接到第一類型的第六 48 1345689 電晶體的所述閘極和所述第二端，所述第二端連接到地 節點，所述閘極連接到第二類型的第九和第十電晶體的 閘極。 35. 如申請專利範圍第32項的帶隙參考產生器，其中還包括 5 提供啓動電流的啓動電路。 36. 如申請專利範圍第35項的帶隙參考產生器，其中啓動電 路包括：第一類型的第七電晶體，具有其間被溝道分開 的第一和第二端以及用於控制所述溝道中的電流的閘 極，所述第一端連接到電壓節點，所述閘極連接到地節 10 點；第一類型的第八電晶體，具有其間被溝道分開的第 一和第二端以及用於控制所述溝道中的電流的閘極，所 述第一端連接到第一類型的第七電晶體的第二端，所述 閘極連接到地節點；第二類型的第十一電晶體，具有其 間被溝道分開的第一和第二端以及用於控制所述溝道 15 中的電流的閘極，所述第二端連接到地節點，所述第一 端連接到第一類型的第八電晶體的第二端，所述閘極連 接到所述第一端；第二類型的第十三電晶體，具有其間 被溝道分開的第一和第二端以及用於控制所述溝道中 的電流的閘極，所述第一端連接到第二類型的第十一電 20 晶體的第一端，所述第二端連接到第二類型的第十一電 晶體的第二端，所述閘極連接到第二類型的第十一電晶 體的第一端；還包括第二類型的第十四電晶體，具有其 間被溝道分開的第一和第二端以及用於控制所述溝道 中的電流的閘極，所述第一端連接到第一類型的第一電 49 1345689 晶體的閘極，所述第二端連接到所述地節點，所述閘極 連接到第二類型的第十一電晶體的第一端。 · 37. 如申請專利範圍第28項的帶隙參考產生器，其中還包括 . 峰 * 連接在第二雙極接面電晶體的射極和集極之間的開關 5 ，以選擇性地使得所述射極到所述集極短路。 ^ 38. 如申請專利範圍第37項的帶隙參考產生器，其中開關動 態地開和關，以採樣在第二類型的第四MOS電晶體中的 ’ 電流。 φ 39. 如申請專利範圍第28項的帶隙參考產生器，其中第一控 10 制電路包括：第二類型的第五電晶體，具有其間被溝道 分開的第一和第二端以及用於控制所述溝道中的電流 的閘極，所述第一端連接到電壓節點，所述閘極連接到 第一控制電路的第一輸入；第二電阻器，具有連接到第 二類型的第五電晶體的第二端的第一端、和連接到第一 15 控制電路的第一輸出的第二端；第三電阻器，具有連接 到第二電阻器的第二端的第一端、和連接到第一控制電 · 路的第二輸出的第二端；第四電阻器，具有連接到第三 電阻器的第二端的第一端、並且具有第二端；並且包括 第一電流源，具有連接到第四電阻器的第二端的第一端 20 、和連接到地節點的第二端， 其中第二控制電路包括：第二類型的第六電晶體， 具有其間被溝道分開的第一和第二端以及用於控制所 述溝道中的電流的閘極，所述第一端連接到所述電壓節 點，所述閘極連接到第二控制電路的第一輸入；第五電 50