TWI344192B - - Google Patents

Download PDF

Info

Publication number
TWI344192B
TWI344192B TW96118963A TW96118963A TWI344192B TW I344192 B TWI344192 B TW I344192B TW 96118963 A TW96118963 A TW 96118963A TW 96118963 A TW96118963 A TW 96118963A TW I344192 B TWI344192 B TW I344192B
Authority
TW
Taiwan
Prior art keywords
memory
integrated circuit
read
semiconductor integrated
substrate
Prior art date
Application number
TW96118963A
Other languages
English (en)
Other versions
TW200807626A (en
Inventor
Yano Koji
Segawa Tomoki
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Publication of TW200807626A publication Critical patent/TW200807626A/zh
Application granted granted Critical
Publication of TWI344192B publication Critical patent/TWI344192B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/60—Peripheral circuit regions
    • H10B20/65—Peripheral circuit regions of memory structures of the ROM only type

Description

九、發明說明： 【發明所屬之技術領域】 於此類之習知技術領域中，其中所謂微電腦乃意謂 數2小型電子計算機。而所謂微處理器係指於1二戈 甘而/ ’微電腦的構造包括有CPU、輸出/入裝置、 rp ^ "兀其中主5己憶體單元包括有隨機存取記憶體 i^L、唯讀記憶體（R0M)等構成，而在與輸出/入裝置所連 ，電路。卩分係伽輸出/人㈣大魏體電路（LSI)。又，單曰 片微電腦係於1個晶片組上組合有cpu、MM、R〇M以及^ 大型積體電路（LSI)。其中單晶片微電腦也稱為單晶片微 曰微處理器係從晶片外部來讀取程式，而單晶片微電腦係預先在 ^内部中内建有程式。如果要重新寫入微處理器外部的程式的 話就要改變處理内容，而單晶片微電腦之程式由於預先燒寫在晶 片内部，因此對使用者而言幾乎無法改變晶片内部的處理内容曰。曰 於此’程式係預先儲存在唯讀記憶體（R〇M)内。 士又，於此類之技術領域中，眾所皆知尺〇]^和PR〇M之差異處乃 唯=記憶體（ROM)係藉由半導體製造商的製造步驟來執行燒寫 内容之光罩式唯讀記憶體（MASKED R0M)，而可程式唯讀g憶 體（PROM)係可讓使用者來電氣燒寫任意程式。 〜 原則上光罩式唯讀記憶體（MASKED ROM)係於半導體記憶 體當中可最廉價製造。因此，以製造出記憶體容量較大的機種來、‘ 作為光罩式唯讀記憶體（maskedr〇m)。對此，可程式唯讀記 1344192 憶體（PROM)具有可藉由使用者的動作來寫入程式的特徵點。可 耘式唯碩記憶體（PROM)可分類為使用者僅能一次來程式化的狹 義PROM和藉由電氣紫外線等以去除程式的抹除式唯讀記憶體 EPROM (erasableand programmable ROM)以及可雷翁枝除式唯 t| H.EEPROM ( electrically erasable and ROM) ° 於EPROM上’除了可讓賴者來可喊化之外，亦可藉由紫 外線的照射來刪除所有的資料且㈣燒寫。由於必須使用用來去 除紫外線的玻璃視窗，因此—般而言舰〇_載人於陶究封裝 内。狹義的PROM譬如冑OTP-次可燒寫型唯讀記憶體（〇nedme programmable ROM)。OTP雖然内建於PR〇M的半導體晶片相同 ϋΕΓ_^ΟΜ ’但疋封裝無玻璃視窗，因此無法藉由紫外線來冊除内 吏，者可使用EPR⑽程式來將資訊僅—次寫入到 。其中’ 〇TP的成本高於光罩式唯讀記憶體 (MASKED ROM)且低於EpR〇M。一種EEpR〇M具有快 =)JVI。快閃EEPR〇M也稱之為快閃記憶體，其中可重新寫入 機、腦係内建於普通的電子計算機、印表 ΐϊΐϋϊ ί大多主要係内建於機器㈣用來控制此 ;二候單晶片微電腦也料微控制器。另 也係早曰曰片半導體積體電路裝置的其中一種。 器/之機哭Γ電來子進^發内建有類似此單晶片微電腦（微控制 及咖牛連有硬體和倾且騎時間較短，因此必續要 日軟體上之除錯和硬體本身的檢測。也ί 而。“進订開發硬體和軟體。此時，就要開發出硬體於未完 丄j呼呼丄 成的狀態下檢測軟體。 錯与就錯卫具（開發卫具）的其中—種。於此，所謂備 模擬他系統的裝置或者電腦程式。利
V 所謂電路模擬偵錯器係指直接連接到配置 ί此ϋίίϊΐί開發中的機器（電子裝置），用來支 板此機β (電子裝置）的功能檢測動作之開發工I。 於传一用H，開發微控制器的硬體係於半“廠商端來進行，而 廠商^客戶使《的共同作針能崎開I;控制f由丰導體 將^iff對習知齡_!11賴造方法來純。於此， 之㈣於：記憶於光罩式唯讀記㈣（MASKED ROM)的微控制器之最終程式之微控制㈣製造方法。 料二，半曰气體廠商和客戶使用端之間，來進行檢討欲製造的 f控t為早曰曰片半導體積體電路裝置）的規格。在此，欲f造 記憶體（MAS咖_)、以及輸出/人控制LSI。又，/中U;、 唯讀記憶體（MASKEDROM)、以及輸出/入控制 2 匯流排來相互連接的。其中内部匯流排具有位雖 流排和資料匯流排兩種。 半導體。廠商會將作為開發卫具_錯器（軟_錯器以及電路 模擬偵錯g)提供給客戶朗端，讓客戶賴端顧這種偵錯器 開發出欲圮憶到該光罩式唯讀記憶體（MASKED R0M)的軟體（程 式）。 其次’於半導體廠商帽贴'OTP版本的產品設計祕客戶使 用知上將使用有軟體偵錯器的程式來進行除錯動作。於此，所謂 欲設計的QTP (-次性可燒寫型）版本的產品（暫存之微控制器） 、〇τρ以及輸出/入控細。 換。之冑存之微控制器除了使用OTP來取代光 外，具有和最後的微控制器相同的構^。但^是， 述係於且 =到_部的程式就如同後面所 向加/賴U進仃。暫存之微控㈣係密朗半導體鮮 传1二使制客戶使用端所執行的軟體偵錯11之程式除^ 係更體在未元成任何程式的狀態下來進行。 …’曰 客戶m廠i會λ相同構造的複數個該暫存之微控制器提供給 +μ u;客戶使用端上將會針對所提供複數的暫存之微# 個來使用咖⑽之程式(寫入），而將;= ^沈疋說使用軟_錯器來除錯的程式）記憶到〇τρ 器配置到機器(標的板丁繼丁隨則上以進;于 二:式:也就是說’使用上述電路内模擬偵錯器來檢 二=态（才示的板）的功能動作。就如上述所言，OTP只能寫入 了 ’如果藉由檢查的動作在暫存程式上發現有修正 心二二日^ ’客戶使用端就要於另一個暫存微控制器來記憶 的暫存程式’簡次檢測、再修正此已修正過的暫存程 檢測、修正(再檢測、再修正)暫存程式將會於客戶使 用知中來決定最後的程式。 h 存健制11提供給客戶制端讀，於半導體廠商 ^緊接者進行光罩式唯讀記憶mMASKE；DR0M)版本的產品 «•又《·。於此，所謂欲設計的光罩式唯讀記憶體（MASKED r〇m) =產品（配置在機器上實際的微控制器），係於一個晶片上内 建有CPU、RAM、光罩式唯讀記憶體（MASKEDR〇⑷以及輸 制LSI。但是’於此時間點上實際微控制器之光罩式唯讀記 十思體（MASKED ROM)仍然未記憶最後的程式。 客戶使用端會向半導觀商提已決定的最終程式。半導 體廠商上會$雜子植人技術將最終的程式記憶到實際微控制器 之光罩式唯讀記憶體（masked R〇M)且製造出作為最終產品的 1344192 微控制器。又，如此所製造出的微控制器將密封在半導體封裝上 且大量生產。且，大量生產的最終微控制器將提供給客戶使用^。 於客戶使用端上，會將所提供最終微控制器配置在機器（電子 裝置）上且大量生產此款機器（電子裝置）。 σ 又，上述之微控制器雖然是藉由1個半導體晶片來構成，但是 • 眾所皆知譬如專利文獻1也有層積2個半導體晶片且利用丨個樹脂 ，密封體來密封的半導體裝置（微控制器）例子。其中半導體裝置 - 也有人稱為多晶片封裝MCP (Multi Chip Package')'類之半導^裝 置。於此MCP的半導體裝置中，雖然已經開發出各種構造且量^ 化，但是最普遍化乃屬於層積有兩個半導體晶片且於丨個封裝十内 建有MCP半導體裝置。於專利文獻丨揭示於1個封裝中内建有、微广 理益用晶片（第1半導體晶片）以及EEPR〇M用晶片（第2半導體 ί片）f半導體裝置。也就是說，專利文獻1揭示有於微處理器用 曰曰片（第1半導體晶片）中層積有用晶片（第2半導體晶 片），且利用1個樹脂密封體來密封2個晶片的半導體裝置。其= 微處理。器用晶片係一於相同的基板中放置有處理器單元（CPU)、 單元」RAM單元、計時器單元、轉換單元、串列通訊介 =單元、、資料輸出入電路單元等構造。這些各個單元之間都透過 貧料匯流排或位址匯流排來進行相互間的連結。處理器單元之構 _ 造主要包括有中央處理單元、控制電路單元以及計算電路單元 等。如此所構成的微控制器用晶片乃藉由程式來執行動作。另外， EEPROM用⑼係-於烟的基板巾放置有㈣通齡面單元及 ，揮發性5己憶單元等等之構造。於專利文獻i中係透過配置在第1 半導體晶片周圍導線的内部導線及2條打線（B〇NDJNG WiRE ) 來進行第】半導體晶片和第2半導體晶片間的電氣性連接。 另外，譬如於專利文獻2中揭示有一可達到因為自我散熱來 低封裝内部溫度資訊之多晶片封裝。於此專利文獻2巾，係於具 巧控制器之多晶片封裝體上具備有内建有光罩式唯讀記憶體 (MASKED ROM)的微控制器之基板晶片以及於此基板晶片上含 9 1344192 有快閃記憶體上端晶片。其t上端晶片下的基板上由於 電晶體，因此將可忽略於此區_自我散熱。另外，專 兩 實施例中揭示有於基板晶片中之上端晶片配置區間（略接央 區間）預先形成有光罩式唯讀記憶體（MASKEDR〇 雷 晶體而且於上端配置有上端晶>;(快閃記憶體） 種 況下將可忽略基板晶片甲之光罩式唯讀記憶體（masked^^ 功能。 [專利文獻1]特開2002-124626號公報 [專利文獻2]特開2002-76248號公報 【發明内容】 【發明的欲解決之問題】 知微f制器的製造方法中，半導體廠商必須要進行 的產設計和光罩式唯讀記憶體（maskedr〇m)版 此’於尚未·出作為最終產品的微控制器之前， 將會耗費相§言如1〜1.5年之長久時間來進行開發。
式唯讀記憶體（MASKED 本裝狀態中雖祕採取互換接腳來·，是以i ==導體晶片於特性上很多地方係不 (ΜΖΚΕΓΜ).的話就會發生無法動作 體曰片來專利文獻卜2揭示内容所述，並非以1個半導 個 成/1 且也會考慮製造出層積2個半導體晶片且 個樹知饴封體來密封的微控制器 憶體）相較於光革式唯‘憶 另外，所以較不傾向大量生產微控制器。 讀記憶體列揭^有於基板晶片之光罩式唯 _)且區間關上配置有上端晶片（快閃記 去除先罩式唯讀記憶體（MASKED ROM)功能。但是專 1344192 利文獻2並未揭示任何有關如何將上端晶片（快 光罩式唯讀記憶體(MASKED⑽⑷上且二^^^ 憶體（MASKED ROM)功能等之具體的方法HI罩式唯^己 因此，本發明的課題在於提供一能於短時間 唯讀記憶體（MASKEDR0M)之單晶片 路 控制器）的方法。 傾股电峪衮置（微 【解決問題之手段】 若藉由本發明1形態的話，係一種單 =之製造方法，即係具有光罩式唯讀記==== 置)
ROM) 屬f線來連接該光罩式唯讀記憶體（MASKED 叫彻賴繼之製造 3 存任何程式的第1光罩式唯讀記憶體（masked )⑴）从糊金>1導絲雜該幻鮮式唯讀記憶體 (MASKED ROM)的預定第1内部匯流排（13) 體^ 電路基板〇〇 ’ ，I0B，10c，丨0D，10E)的準體積體 b、讓該帛1鮮式唯讀記㈣（MASKEDR〇M)與·⑺部匯 流排於電氣娜的狀態下’將無幻半導體频電祕板獨立的 •^程式化唯讀記龍（pRQM) (15，15A，15B)電氣連接到該 苐1内部匯流排（13)的連接步驟； c、 將泫第1半導體積體電路基板和該可程式化唯讀記憶體( PROM) 密^到同一之半導體封裝體（17)内的密封步驟； d、 藉由離子植入技術將使用該可程式化唯讀記憶體（pR〇M )(】5， 15A，15B)所決定的最後程式記憶到與該第丨半導體積體電路基 ，實質同一構成之第2半導體積體電路基板（1〇〇)的第2光罩式唯 漬§己^|體（MASKEDROM)(】丨〇)上的記憶步驟；以及 e、 藉由金屬導線將該第2光罩式唯讀記憶體（maskedr〇m) (no)和該第2半導體積體電路基板的第2内部匯流排（130)電 氣連接的連接步驟。 之制第1形態之單晶片半導體積體電路裝置（2〇0) 將連接步胸系藉由線焊接（Wire Bonding)技術
到^憶體（PR〇M) (15、15A、15B)電氣連接 二 箱>:IL排（⑴所引出的焊墊（b〇n腦GpAD 雷㈣、。該密封步驟_於層積在該第1半導體積體 n / 〜E)上的狀態下將該可程式化唯讀記憶體（PROM) 、A、15B)密封到該相同半導體封裝體（17)内部的步驟 亦佳。 右错由本發明之帛2形態的話，係—麵㈣_ (2_之製造 方法’係製造具有光罩式唯讀記憶體（MASKEDR〇M) (11〇) 以及利用金屬導線來連接該鮮式唯讀記憶體（R〇M ) 的内部匯流排（13G)之微控㈣之製造方法，其韻包括有 5種步驟： a、 準備具财無儲存任何程<的第！光罩式唯讀記憶體（masked ROM) (11)以及利用金屬導線來連接該第丨光罩式唯讀記憶體 (MASKED ROM)的預定第1内部匯流排（13)之第】微控制器基 板（10、*10A、10B、10C、10D、1〇E)的準備步驟； b、 讓該第1光罩式唯讀記憶體（MASKEDR〇M)與該第1内部匯 流^於電氣切離的狀態下，將與該第丨微控制器基板獨立的可程式 唯碩έ己憶體（PROM) (15、15A、15B)電氣連接到該第1内部匯 流排的連接步驟； c、 將該第1微控制器基板和該可程式化唯讀記憶體（pR〇M)密封 到同一半導體封裝體（17)内的密封步驟； d、 藉由離子植入技術將使用該可程式化唯讀記憶體（pR〇M)所 決定的最後程式記憶到與該第1微控制器基板實質同一構成之第2 微控制器基板（100)的第2光罩式唯讀記憶體（MASKED ROM) (110)上的記憶步驟；以及 e、 藉由金屬導線將該第2光罩式唯讀記憶體（MASKED ROM)和 該第2微控制器基板的第2内部匯流排（130)來電氣連接的連接步 1344192 驟。 於本發明第2形態之微控制器（200)之製造方法中，該連接 步驟b係藉由線焊接（wireBonding)技術將該可程式化唯二笵憶 體^(^…、—、別熗氣連接到從該扪内部區流^ ^ 所引出的焊墊（BONDING PAD 132-卜134-丨）上為佳。咳密封步 驟c係於層積在該第丨微控制器基板（1〇〜1〇E)上的狀雄下將哼可 程式化唯讀記憶體（PR0M) (15、15A、15B)=" 導體封裝體（17)内部的步驟雜。 ⑽制冋-+ 若藉由，=第3形態的話，係—種單晶片半導體積體電路 裝置（200)之程式除錯方法，即係具有光罩式唯讀記 jMASKEDROM) (100)以及利用金屬導線來連接該。光罩式唯 讀圯憶體（MASKEDROM)的内部匯流排〇30)單曰 =體電職置⑽）之程式除财法，其包括^片下^ 無儲存任何程式的第1光罩式唯讀記憶體（_ C MASKEI^m用金屬導線來連接該第丨光罩式唯讀記憶體 4路A板( r2 fn定第1内部匯流排⑼之第1半導體積體 記憶體（maskedrom)與細内部匯 的可程式化唯讀記憶體（P謂）（15 該第】内舰制# (13)的連齡驟； ）電風連制 ; = 式化唯讀記赚_) d、將用來讓該除錯㈣半導體 GE=⑨封步驟，· e措由拖時程式來讓該除錯用的半導體積體電路裝置動作、來 丄J44192 臨時程式’若判斷^臨時程式有錯誤情況時將予修正 等&式’而決定最後的程式之步驟。 方法^本發^第3形態之單⑼半物積體電路裝置之除錯程式 μ中 其特徵在於進一步包含有： 體技娜該最後之臨時狀記㈣_帛1半導體積 ^^貫質同—構成的第2半導體積體電路基板⑽）之第2 ^罩式唯％記憶體（MASKED RQM) (11G)上的記憶步驟；以
由金屬導線將該第2光罩式唯讀記憶體（MASKED ROM)和 二f2半導體碰電祕板的第2内部隨排（no)電氣連接的連 得步驟。 又上述括號内的付號係用來幫助理解本發明技術特徵，且幾 僅為一範例’當然並非僅限定於此。 [發明效果] ^本發明於配置有第1光罩式唯讀記憶體（MASKEDR0M)之 第1半導體積體電路基板（第1微控制器基板）和可程式唯讀圮憶 體（PROM)之第1半導體積體電路裝置（第丨微控制器）狀態中' ，將使用可程式唯讀記㈣（PR0M)來決定的最後程式記憶到與 第1半導體積體電路基板（第1微控制器基板）實質同一構成的第2 半導體積體電路基板（第2微控制器基板）之第2光罩式唯讀記憶 體（MASKED ROM)上，以製造出最終產品的第2半導體積體電 路裝置（第2微控制器），因此半導體廠商僅要進行設計光罩式唯 項記憶體（MASKED ROM )版本的1種類的產品就可以。其結果， 能於短時間内製造具有光罩式唯讀記憶體（MASKED R〇M )之單 晶片之半導體積體電路裝置（微控制器）。 【實施方式】 茲參考第1圖至第7圖’從本發明相關實施形態之微控制器的製 造方法來加以說明。又，如該所言，半導體廠商端係進行微控制
S 1344192 2硬體開發’而客戶制端係進行微控制 俜將最切I- ί丨丄卜於此欲製出微控制器來做為最終的產品 相要制造+㈣故電裝置）的規格來進行討論。於此 玆制⑽於-個晶片上喊有CPU、RAM、 C P^^M "1；^ ^ ^ 控制LSH_⑽_卜來被連 匯流排和資流排。 THu·排具有位址
半導體誠會向客戶朗端提供有作躺發工具 體俄錯H以及電路喊賴錯^⑽遣⑽了 emulat〇rY 客戶使用端可這種倾H來開發出 己 憶體（MASKEDROM)的軟體（程式）。[匕九罩式唯。買&己 至此為止的步驟皆與上述習知的微控制器之製造方法 於半導齡商上將會進行如％圖所示之光罩式 =繼EDROM)版本的產品設計，而於客戶使$ 使 用有軟體偵錯之程式化除錯。 、 知微㈣11的製造綠巾，半㈣廠商雖然 ，進订OTP版本的產品设計’但是於本發明微控制器的製造方法 中’半導體廠商係直接進行光罩式唯讀記憶體（MASKroR0M) 版本的產品設計。於這邊所謂想要設計出光罩式唯讀記憶體 jMASKEDROM)版本的產品（暫存之半導體積體電路基板、暫 子Μ控制器基板）10係於1個晶片中内建有暫存之光罩式唯讀記憶 體（MASKED ROM) 11以及其他的積體電路丨2。其中苴他的積體 電路丨2包括有CPU、RAM以及輸出/入控制LSi。但是:這種暫存 光罩式唯讀記憶體（MASKED ROM) U係毫無記憶有任何程式。 1344192 另外，就如後述所言’於暫存光罩式唯讀記憶體（MASKED R〇M) 11上，層積有1個可程式唯讀記憶體（PROM)之0TP，因此暫存 半導體積體電路基板（暫存微控制器基板）10與最後想要製造出 的實際半導體積體電路基板（後面所述）於構造上具有若干的不 同。換言之，將於光罩式唯讀記憶體（MASKEDR0M)來層積 OTP乙事取考慮，且進行料式唯讀記㈣（maskedr^m) 版本的產品設計。暫存半導體額t路基板（暫存難制器基板 10也稱之為第1半導體積體電路基板（第1微控制器），而暫存光 罩式唯讀記憶體（MASKED R〇M) U也稱之為第1光罩式唯靖 憶體（MASKED ROM)。 早飞％。貝。己 尤其係於此步射，半導齡商要具财毫無記憶有任何程式 之第1光罩式唯讀記憶體（MASKEDR0M) n以及利用有金 線來連接該帛1鮮輕讀記賴（MASKED RQM )丨丨的 内部匯流排13之第1半導體㈣電職板⑻難制器）1〇。 其次’如第2圖所示’於半導體廠商上係讓第1光罩式唯讀嫌 ，（，SKEDR〇M) n與第丨内龍流排13於電氣關斷的狀^ tf1半導體積體電路基板（第1微控制器基板）10獨立的可程 式唯，記，體（PRqM) 15電氣連接娜丨⑽匯流排13中。 唯言買記憶體（PR〇M) 15係非揮發性記憶體裝置的一種。於 貫施=中，係使肋Tp來作為可程式唯讀記憶體（pR⑽）15， 記憶體（PR〇M) (〇ΤΡ) 15係層積到光罩式唯讀記 〇M)U上（兹參考第3圖）。於圖示的範例中， "I I @係以線焊接技術將可程式唯讀記憶體（PR0M) 15電氣 J由第1内部匯流排13所導出的焊塾(B0NDINGPAD)上，如 後述。 線焊接技術來電氣連接的方法有複數種方法，因 此將於後述參考圖面來詳細加以說明。 二十^"導體廠商上’就如第3圖所將於相同半導體封 r “岔封有第1半導體積體電路基板（第1微控制器基板） 1344192 10和可程式唯讀記憶體（PROM)丨5。也就是說，_㈣步驟係 ^層積在第1半導H積體電路基板（第1微控繼基板）】Q上的狀 悲下爿JF可程式唯瀆s己憶體（Pr〇M) 15密封到相同半導體封裝體17 内:藉此，製造出暫存半導體積體電路裝置（暫存微控制器）2〇。 但是’於這種轉中’未有任何程式且記制可程式唯讀記憶體 PROM) (QTP) 15内的程式就後述所言，係於客戶使用端來進 行0 於半導體廠商中’會向客戶使用端提供所製造之相同構造之複 數個暫存微控制器2〇。
於此步驟中’客戶使用端所提供的暫存微控制器20在習知的微 =制器的，造方法當帽不同於客戶使用端所提供的暫存微控制 二點請加以注意。也就是說，於以上所述之習知微控制器的 Ik方法中，客戶使用端所提供的暫存微控制器係將包括有 ^、〇TP以及輸出/入控制LSI之一個半導體晶片密封到 ^體㈣體内，相對之於本實施例的形態中，客戶端所提供的 暫存微控制器20係包括CPU、RAM、MASKEDROM11以及輸出/ 入控制LSI之第1半導體晶片1〇和層積於第丨半導體晶片⑴上的可 讀記憶體（PR〇M) (0ΤΡ) 15之第2半導體晶片密封 同半導體封裝體17内。 再者，於此客戶使用端所提供的暫存微控制器2〇係不同於上 揭示的多晶片封裝體，而其實就是—暫存性（也就是 况牛元成αα)並非最終產品，有關此點也請加以注意。換言之， ^明為了要製造出最終的微控㈣，會暫時使賴似專^ 所揭不的多層晶片封裝體（暫存微控制器）。（但是，若生產旦 下有時候會依照客戶使用端的要求而將暫存微控^ 态以取終的成品來生產。） 奴客戶使用端上’就如第4圖所示，從半導體礙商所提供的複 數暫存微控制器20之其中1個而言，會使用咖⑽程式（寫、入） 22且將暫存程式（也就是說使用軟體偵錯器除錯的程式）記憶到 17 貝f憶體(PR〇⑷（0TP)丨5。詳細而言，係於EPROM 3入ϋ —22透過位址、資料其他的信號線24來連接的1C插槽 作耗^控制㈣’且從脈⑽程式（寫人）22再透過 來料暫存財’㈣暫存程式記憶到可程 式唯》貝5己憶體（prom) (οτρ) μ。 卜阳其二’於客戶使用端上’就如第5圖所示，於機器（標的板） ΐϋ有已記憶上述暫存程式之暫存微控繼20而且來檢查此暫 二!:ί。f就是說’於標的板之評估用基板28上配置有已記憶暫 之暫存微控制器20且於此評估用基板28上透過位址、資料 Ϊ線3G所連接的電路模擬倾器32來進行檢查此評估用基板 28的功能動作。 :此，如以上所述，〇τρ〗5僅可一次來寫入資訊。因此，藉由 二的k查若發現暫存程式中有要修正（錯誤）的情況時客戶使 在其它的暫存微控制脚之OTP15中記憶已修正的暫存程 式（兹參考第)’並對此已修正過暫存程式進行進再檢查、再 ϋ的動作（㉝參考第5圖）。也就是說’反覆進行暫存程式之檢 厂檢查）、修正（再修正）。在客戶使用端中，係藉由反覆 進行廷種暫存程式檢查（再檢查）、修正（再修正）的動作來決 定使用端最終的程式。 、 ▲在習知的微控制器的製造方法中，係於進行OTP版本的產品設 計而且f供暫存微控制器之後，接著由半導體廠商來進行設計光 ，式唯，記憶體（MASKEDR0M)的成品。對此，有關本發明之 微=制器的製造方法’並非進行OTP版本的產品而係直接進行式 記憶體（MASKED ROM)版本的產品設計。因此於本發明此 階段中’不需重新設計光罩式唯讀記憶體（MASKEDR〇M)版本 的產品。換言之’於這個階段上早就已經完成光罩式唯讀記憶體 (MASKED ROM)版本的產品設計，且也完成設計實質之半導體 積體，路基板（實質的微控制器基板）100。但是，於此完成設計 的實質半導體積體電路基板（實質的微控制器基板）100係不同於 1344192 第1圖所示的暫存半導體積體電路基板（暫存微控制器基板）I〇， 且也無需於實質光罩式唯讀記憶體（MASKEDR〇M) |1〇上來層 積0TP15。 曰 完成設計的實質半導體積體電路基板（實質的難制器基板） 100係於I個晶片上内建有實際的光罩式唯讀記憶體（跑队即 ROM) 110以及其他的積體電路120 (茲參考第7圖）。其它的積體 電路120係包括有CPU、RAM以及輸出/入控制LSI。但是，於此階 k中το成设汁的貫際半導體積體電路基板（微控制器基板）1〇〇之 光罩f唯讀記憶體（MASKED ROM) 110尚未記憶有最終的程式， 且也耄無連接有實際的内部匯流排13〇。其中，實際的半導體積體 電路基板（實際的微控制器基板）1〇〇也稱為第2半導體積體電路 基板（第2微控制器、基板），而實際的光罩式唯讀記憶體（masked ^〇M) 1〗〇也稱為第2光罩式唯讀記憶體（maskedr〇m)，而 貫際的内部匯流排130也稱為第2内部匯流排。 客戶使用端會向半導體廠商來提供上述已決定的最終程式。 就如第6圖所示於半導體廠商中，會利用離子植入技術將此最 終，程式記憶到第2半導體積體·基板（幻微控㈣基板）⑽ 之第2光罩式唯讀記憶體（MASKED ROM) 130上。 第6圖為表示光罩式唯讀記憶體（masked R〇M) 13〇之呓憔 單元（MEMORY CELL) 40的構造。其中圖示之記憶單元4〇係矛；| 區間型MOS電晶體來構成。詳細而言就是記憶單元4〇會於？型 基板41中擴散有區間42、43。其中一方的N+區間42係以源 極來運作而另一方N+區間4 3係以汲極來動作。p型基板41的表面之 汲，43和源極42之間的範圍係以絕緣氧化膜糾來被覆且於此上端 附著有金屬電極45。此金屬電極45係以閘極來動作。於閘極45正 下方形成有向濃度雜質範圍46。於半導體製造技術步驟中，传葬 ，子植入技術來控制間極45正下方之高濃度雜質=進= 憶早元40之開關動作。 而且，就如第7圖所示，半導體廠商會藉由金屬導線來電氣連 19 (~snce)57 從内部位址匯流排丨32可以引出内部位址用 辉塾丨32仙糊細焊細爛物輯接中二指址用 另一方面可程式唯讀記憶體（PR0M) (〇Tp my用焊塾ΐ5·2及電源用蟬墊…，位_焊及 科用^祕_2及電_ ·ι5^_κ⑽連接端子。 αίοΐΓίϊίϋ1條就是電源轉墊叫。可程式唯讀記憶體 用料⑸健鱗接、__觸 =E)6im連制内部紐料墊132_卜 •iJLt焊接:線62來電氣連接到内部資料用的焊墊134]，而電源用 1 〇賴由料線63來電氣連接到魏料墊55·卜 、 ㈣斤示的第1關斷方法係藉由A1主截片57來進行物理性電 憶體（MASKED _) 11和第1内部匯流 2第1關斷方法中係使用配線層再藉由配 不使用第1光罩式唯讀記憶體 U和魏線18係透過第= :號_係透過複數第;^ SW2以及SW3係由MOS開關所構成。
制仏虎線19要供應到第1光罩式唯讀記憶體（MASKED i 號係:用來控制讀取第1光罩式唯讀記憶體 M) 11之讀取動作的信號或時脈信號等等。又，如 1344192 果第1光罩式唯讀記憶體（MASKED R0M)丨丨係藉由複數儲 BANK來軸的狀下’壯述控齡_ BANK中選擇出—個的信號。 ⑬数縣犀 藉由從未圖示的控制電路所供應的選擇信號來控制這些m〇s 開關SW、SW2以及SW3之開/關就可以切換要使用/未使^第1光 ϋ唯 1記憶體（MASKEDR〇M) U。也就是說，於苐10圖所示 的第2關斷方法上，係使賴〇s_SWi來電氣關斷第I光罩式唯 讀記憶體（^iASKEDRQM) 11和第丨崎匯流·之間的信號。
又，於第10圖之範例中，雖然係使用第2及第3開關SW2 來控制電源線18以及控制信號線19與第丨光罩式唯讀記憶體 (MASKED ROM) 11之間的電氣連接/關斷’但是也可:呈 此等第2及第3之開關SW2、SW3。 八 其次，茲參考第1丨圖，從線焊接(WIRE BOND丨NG)技術將可程 式，讀記㈣（PR〇M) (〇ΤΡ) 15電氣連制第丨内部匯流排13 之第1電氣連接方法來加以說明。第丨丨圖為說明本發明之第〗電氣 連接方法，於去时賴封賴丨7·態下來表示第】半導體積體 電路裝置（暫存微控制器）20之俯視模式圖。 第1半導體積體電路裝置20係具有第】半導體積體電路基板1〇 =及層積於此W半導體㈣電路基板丨G上之可程式唯讀記憶體 (PROM) (〇TP) 15。其中第！半導體積體電路基板⑴也稱為基 板日日片BASECHIP，而可程式唯讀記憶體（pR〇M) (〇τ 5 也稱為副晶片。 第1半導體積體電路基板10係具有形成光罩式唯讀記憶體 (MASKED ROM)】1 (脖考第1圖）區間（以下稱之為「masked > Μ區間」），且於第丨半導體積體電路基板1〇上層積有可程式唯 碩記憶體（PROM) (ΟΤΡ) 15。 第】半導體積體電路基板1〇進一步具有第】内部匯流排】3。此第 1内=匯流排丨3具有内部位址匯流排丨32和内部資料匯流排丨34 a 從内部位址匯流排將引出有内部位址用焊墊丨32_1，從内部資料 22 1344192 加以說明。第丨2圖為制本翻第2魏連接方法，於去除 在丨封裝體17的狀態下所示第1半導體積體電路裝i (第I微控 剌裔）20A的俯視模式圖。 第"12圖所不之第丨半導體積體電路裝置（第1微控健）2〇a， ΐ内部位址匯流排13 2所引出的内部位址用焊墊13 2 -1以及從 =貝料匯流排134所引出的内部資料用焊替j 34_】之處，除了如後 ，其餘皆與第U圖所示之第I半導_體電路裝 皆附有_^考&有相㈣構造。與第⑽具有相同功能者 和二電路裝置惠具有第1半導體積體電路基板10A (Ρί^Μ) 積體電路基板1〇八上的可程式唯讀記憶體 曰Η )丨5。其中第1半導體積體電路基板10A又稱之 =板aB W可程式唯讀記㈣（pR()M) (〇τρ) 15有稱之為副 曰曰乃° 考第電路基板赢具有形成MAS㈣R0M11 (兹參 =^圖）£間（以下稱為「MASKEDR〇M區間」） (OTP=電猶_上繼酬唯讀記憶體 (PROM ) 中第1内^基板黯進一步具有第1内部匯流排13。其 =内呢抓排13 ,、有内部位址匯流排132和内部資料匯流排 用焊墊!34]之内部資料用焊塾區間142。 狀成有内部貧步 r]〒:=i=r積 備，如卓7圖所不，當僅使用有基板晶片100時才會切< 另卜/、 另外’可程式唯讀記憶體（PROM) (〇tp)75且:二 焊侧和細焊塾丨5_2。其中位址轉魅1和^有用= 24 15-2合稱為輸出/入端子。 拉Γί式唯讀記憶體（PR0M)(οτρ)15之位址用焊塾⑻係 日，#線61電氣連接到内部位址用焊塾132“，而資料用焊塾 _係错由焊接線62電氣連接到内部資料用焊墊134-1。 半導體積體電路基板（第1微控制器基板）10Α、内部 憶體（pLii^141'内部資料用焊塾區間142以及可程式唯讀記 & (OTP)15係於可程式唯讀記憶體（PR〇M) (0TP) 能;ΐϋΓ半導體積體電路基板（第1微控制器基板）ι〇α上的狀 片片15之輸出入端子I5.卜15·2就可直接於基板晶 =:·===，來進行線焊接。藉此， 之端子數目，且也可控織板晶片1〇 :=’當僅使用有基板晶片_夺，就不V要内：二 片内部貧料烊塾區間142，因此當使时單一基板晶 片100時就可以控制晶片面積的增加。 其次’兹參考第〗3圖’藉由線焊接技術且將 :〇Μ)(⑽）15電氣連接到第_匯細3中之第電= 圖為說明本發明第3電氣連接方之^ ㈣所示糾導細瓣置（第職 第13圖所示的第】半導體積體電路裝置（第1微控制器）20B， 25 内部資料“二132所引出的内部位址用焊塾132]以及從 述有所引出的内部資料用烊墊134]之處，除了如後 置（第餘皆與第1丨圖所示之第1半導體積體電路裝 皆㈣丨職咖功能者 和層第 電路裝置2〇B具有第1半導體積體電路基板Κ)Α (PRniJ^f半導體㈣祕基板腸上的可財唯讀記憶體 A；te曰y 〇TP) 15。其中第1半導體積體電路基板l〇A又稱為 土笛U可程式唯讀記憶體（PR〇M)(OTP)15又稱為副晶片。 11半導體積體電路基板1〇Β具有形成MASKED R〇M1丨（茲參 黛1坐區間（以下稱為「MASKEDR0M區間」）11A。且於 ((^^^體電路基板丨⑽上層積有可程式唯讀記憶體⑽01^) 第1半導體積體電路基板1〇B進一步具有第〗内部匯流排丨3。其 弟1内部匯流排丨3具有内部位址匯流排丨32和内部資料匯流排 134。 、於第1半導體積體電路基板10B之MASKED ROM區間11A中形 成有内部位址用焊墊丨32-1以及内部資料用焊墊。 另外，可程式唯讀記憶體（PR0M) (〇TP) 15具有位址用焊 塾15-1和資料用焊墊15-2。其中位址用焊墊15-1和資料用焊墊15-2 合稱為輸出/入端子。 #可程式唯讀記憶體（PR0M) (〇τρ)15之位址用焊墊15」係 藉由焊接線61來電氣連接到内部位址用焊墊丨32-1，而資料用焊墊 15-2係藉由焊接線62來電氣連接到内部資料用焊墊134-1。 又’第1半導體積體電路基板（第丨微控制器基板）10Β和可程 式唯讀記憶體（PROM ) ( OTP ) 15係於可程式唯讀記憶體（PR〇M) (OTP) 15層積於第1半導體積體電路基板（第丨微控制器基板） 10B上的狀態下密封在相同半導體封裝體17内（茲參考第8圖）。 26 =攸半導體封裝體17g己置有複數的導線（ 稱為封裝接腳。 邊具有複數基板帛料1(M。減基板用焊 ^ (基板連接^子）职係错由複數焊接線&各自電氣連接到 體封裝體17之複數導線(端子)55上。 ，此，從副晶片MROM連接端子15_卜15_2就可直接縣板 :曰片10B内之匯流排配線（第纳部匯流排） 片裝體17之端子數目，且也可控制基板日:
. 00 0 ' a J另外/配置第1半導體積體電路裝置20B 體如第7圖所示可與僅使用基板晶片100之第2半導 路裝置2_職接腳來置換。如此Hi半導體積 可以置以導體積體電路裝置2〇〇之有關共同信賴性 虽僅使用有基板晶片_時，就不需要内部位址 11 a係使__繼则M1丨 片U)〇時就可喻制晶>{面積的增加。因此”使财早基板曰曰 和考第14®及第15®，藉由線焊接技術且將可程式唯 I雷(〇ΤΡ)丨5電氣連制第丨内部匯流排13中之 體刪丨7繼下㈣丨^置 (第^控制裔）20C的俯視模式圖。 豆之第1料雜㈣賊置⑶财繼）2〇c， 非132所引出的内部位址用焊塾132-i以及從 路占之外，其餘皆與第u圖所示之第1半導體積體電 能者皆附具綱的構造。與第η圖具有相同功 部=====；_位址_键—丨以及内 1344192 第1半導體積體電路裝置2〇c係具有第 10C和層積於此第i轉體積體祕基_ ==)，二=。㈣1半物體 ，基板a日片而可以唯讀記憶體（PRQM) (QTP) 15又稱二 曰曰片。 第1半導體積體電路基板loc具有形成隐 考第⑻區間（以下稱為「祖SKEDR〇M區間」）〇==參 路基板10C上層積有可程式唯讀記憶體（pR〇M)
第】半導體積體電路基板loc進一步具有第】内部匯 。1 中第i内部匯流·具有内部位址匯流排出和内部資料匯'-134。 h 如第聞所示’於第1内部匯流排13上形成有内部位址用焊墊 =以及㈣資_焊油4·1。就如後面詳細綱，㈣ 焊塾132·ΗΧ制部資湘焊㈣4·_彡成 所形成的焊墊用配線層。 Μ ^ 另外，可程式唯讀記賴（PR〇M) (〇τρ) 15係具有位址用 焊塾15·1和f湘料15_2。其巾他用科15_丨和資料用焊塾 15-2合稱為輸出/入端子。 、^叶纪 #可耘式唯§買5己憶體（PROM) (οτρ)〗5之位址用焊墊15_〗係 藉由焊，線61來電氣連接到内部位址用焊墊丨^-丨，而資料用焊墊 15-2係藉由焊接線62來電氣連接到内部資料用焊墊丨34_ j。 又」第1半導體積體電路基板（第丨微控制器基板） 10C和可程 式唯讀記憶體（PROM ) ( OTP ) 15係於可程式唯讀記憶體（pR〇M ) (OTP)〗5層積於第1半導體積體電路基板（第〗微控制器基板） 10C上的狀態下岔封在相同半導體封裝體17内（茲參考第8圖）。 其中從半導體封裝體17配置有複數的導線（端子）55。導線55又 稱為封裝接腳。 28 1344192 於基板晶片10C周邊具有複數基板用焊墊10_1。其中 ，係藉由複數焊躲65各自電氣連接到半導體封裝體17 之歿數導線（端子）55上。
•^此’從副晶片15之連接端子15卜15_2就可直接於基板晶片 c内之匯流排配線（第i内部匯流排）i 3來進行打線接合。藉此， ? 7以„控制半導體封裝體17之端子數目，且也可控制*板晶片10C Ji/〇區，的增加。另外，配置幻半導體積體電路裝置2〇c的封裝 接腳55，就如第7圖所示可與僅使用基板晶片1〇〇之第2半導體積體 電路裝置200的封裝接腳來置換。如此一來，第丨半導體積體電路 裝置20C和第2料體積體電路裝置2〇〇之有關共同信雛可以置 換。再者當僅使用有基板晶片1〇〇時，就不需要上述焊塾用配線 層，所以當使用有單-基板晶片100時就可以控制晶片冑造工程的 增加。 兹參考第16圖及第π圖，詳細說明關於第〗内部匯流排13所形 成之焊墊用配線層70。其中第16圖係局部放大第丨5圖的部分放大 俯視胃圖，而第17圖為表示第16圖之χνιι_χνιι線的剖面圖。 焊墊用配線層70係具備有覆蓋第1内部匯流排13之金屬層間膜 71。於此金屬層間膜71上形成有内部位址用焊墊132_〗以及内部資 料用焊墊134-1。其中内部位址用焊墊132_】係透過接觸孔72來電氣 連接到内部位址匯流排132的内部匯流排配線，而内部資料用焊墊 134-1係透過接觸孔73來電氣連接到内部資料匯流排丨34的内部匯 流排配線。金屬層間獏71的上面係利用内部位址用焊墊^]·〗以及 内部資料用焊墊134-1將有開口的鈍化層(P ASSI vati〇n LAYER)74來加以覆蓋。 茲參考第11圖及第17圖，且於已說明過的上述第丨至第4電氣連 接方法中，係藉由線焊接技術來將可程式唯讀記憶體（PROM) (^•TP) 15電氣連接到第I内部匯流排13。但是，也可如同於後述 之貫施形態έ兒明，藉由面朝下焊接（face b〇nding)技術來將 可程式唯讀記憶體（Pr〇m) (OTP) 15電氣連接到第1内部匯流
i C 29 1344192
唯^H ㈣面朝下焊接技術來將可程式 體（PROM) (0TP) 15電氣連接到第1内部匯流排狄 弟）電軋連接方法。第18圖及第19圖之各圖說明本發明第5電氣連 於去除半㈣職體17的狀態下卿第1半特積體電路 裴置（第1微控制器基板）20D之模式剖面圖及模式俯視圖。
第18圖及第19圖所示之第丨半導體積體電路裝置（第1微控制哭 严板）、20D，其中從内部位址匯流排132所引出的内部位址用焊墊 32-1以及從内部資料匯流排134所引出的内部資料用焊墊丨之 處，如後述有不同點且利用金屬凸塊(BUMp)來取代焊接線外，1 餘皆與第U圖所示之第1半導體積體電路裝置（第1微控制器）20、 土有相同的構造。與第11@具有相同功能者皆附有相同的參考符 號。 第1半導體積體電路裝置20D具有到半導體積體電路基板膽 此第1半導體積體電路基板贈上的可程式唯讀記憶體 =ROM) (OTP) 15Α。其中⑸半導體積體電路基板贈又稱為 ，板日日片，而可程式唯讀記憶體（PRqM) (OTp) 15又稱為副晶
第1半導體積體電路基板贈具有應形成隐嫩!）R〇Ml丨（u 參考第1圖）區間（以下稱為「maSKEDR〇m區間」）11A，且 於第1半賴频f路基板上可讓可程式唯讀記憶體（pR〇M、 (OTP) 15層積如後述所言。 第1半導體積體電路基板10D進一步具有第j内部隨排13 (譬 如爹考第12圖）。其令第1内部匯流排13具有内部位址匯 和内部資料匯流排134。 如_及®19所示，在鮮料讀記髓MASKED ROM之區 間上形成複數個内部位址用輝墊132_】與複數個内部資料用焊墊 134-1。如前述，内部位址用焊墊】32]與内部資料 稱為匯流排連接端子。 、 口 30 1344192 另一方面，可程式ROM (OTP) 15A係具有複數的位址用凸塊 (BUMP) 15A-1及複數的資料用凸塊（BUMP) 15A-2，位址用凸 塊（BUMP) 15A-1及複數之資料用凸塊（BUMP) 15A-2合稱為 ROM連接端子。如圖18及圖19所示’複數的位址用凸塊（BUMP) 15A-1與複數個内部位址用焊墊132_1形成在對應位置，複數的資 料用凸塊（BUMP) 15A-2與複數個内部資料用焊墊134-1形成在對 應位置，換言之，複數個内部位址用焊墊132-1 (匯流排連接端子） 係配設在與複數的位址用凸塊（ROM連接端子）i5A_i鏡設 (MIRROR)之反轉(相對)位置上，複數個内部資料用焊墊（匯流排 φ 連接端子）134_丨係配設在與複數的資料用凸塊（ROM連接端子） 15A-2鏡設之反轉(相對)位置上。 可程式ROM (OTP) 15A之複數的位址用凸塊^八-丨與各對應 之複數個内部位址用焊墊〗32-1電氣連接。複數的資料用凸塊μ 15Α-2與各對應之複數個内部資料用焊墊丨34_〗電氣連接。這些電 氣連接雖可採各種方法，但藉由異方性導電 conductive film)或絕緣膜NFC (non_c〇nductivefnm)連接較佳當 然使用軟焊（softsolder)凸塊或導電性連接劑亦佳。 田
又、第1半導體積體電路（第1微控制器基板）丨〇D及可程式R〇M (0TP) 15A係將可程式ROM (OTP) 15A層積在第丨半導體體積 • 電路基板（第1之微控制器基板）10D上之狀態下密封在 導 體封裝17内（參考圖8)。 關於除此之外的構成，因與上述實施樣態相同，故省略圖式及 其說明。 在此一本實施之樣態中，由副晶片15A之R〇M連接端子 =Α·1、I5A-2、在基底晶片10D内之匯流排配線13 (幻内部匯流 排亡）貫施面朝下焊接（無線焊接）。由此可抑制半導體封裝體17 之端子數，並能抑制基板晶片】〇〇之1/〇區間的增加。又^ ，體電路裝置2GD之封裝接腳之配置，係如圖7所示，愈只使 基板晶片100上之第2半導體體積電路裝置2〇〇之封裝接腳配置有
C ^44192 ======/賴2彻體積電 時，因可、、心μ Γ乂 ：賴置換。尚且，只使用基板晶片1 00 用焊t ^ 部位址用焊塾⑶·1與複數個内部資料 力用σ坏塾叫，故可抑制基板晶片100單體使用時之晶片面積之增 ΐί3:在可i呈式:0Μ (οτρ)丨5上寫入資料之相關問題。 下i要2程ί唯讀記憶體（pr〇m) (〇τρ)15情況 =要將貝枓寫入到可程式唯讀記憶體（PROM) (OTP) 15時， 之電壓（譬如12V)施加到可程式唯讀記憶體（pR〇M (OTP) 15之電源供應端子VPP。 师練耻料。帛2_絲福射程式唯讀記 (〇ΤΡ) 15之記憶單元8〇之構造剖面圖。其中圖示 之^隐早兀80係利用Ν區間型MOS電晶體來構成。 詳言之，也就是記憶單元80會將區間82、83擴散到ρ型芙 ί8】中。其中一方之Ν區間82係以源極來動作而另-方之Ν區間8土3 糸^及極來動作。Ρ型基板81的表面之沒極83和源極们之間的範圍 由ίΐ示之氧化膜來覆蓋’尚且’於其表面上附著有浮動閘 極其中於洋動閘極85上面係透過間層氧化膜來附著控制閘極 87 〇 8對於如此構造的記憶單元80當電氣寫入資料時，因將12ν的高 電壓施加到控制閘極87，故可將電子注入到浮動閘極85内。藉此 就可改變N區間型M0S電晶體之臨界值(THR£sh〇ld vauj9e)。 如此一來就可將“1，，、“0”資料寫入到記憶單元8〇内。由於浮動閘極 85上的電子周圍為絕緣，因此即使關掉電源也可保留資料。如此 一來’就可將記憶單元80用在可程式唯讀記憶體（pR〇M) 15上。 如上述所言，要將資料寫入到可程式唯讀記憶體（pR〇M) (OTP) 15就必須將較高的電壓（譬如12v)施加到可程式唯讀記 憶體（PROM) (OTP) 15之電源供應端子VPP。 ° 32 1344192 又，於本實施形態中雖然已經針對使用有〇TP15B來作為非 發性記憶體裝置的範例加以說明’但是也可以使用Epr〇m或快 記憶體之類的其他可程式化ROM (PROM)來作為非揮發性記 體裝置。 天〇思 茲參考第22圖及第23圖’其中可程式唯讀記憶體（pR〇M) (OTP) 15B係具有位址用焊墊丨5_】、資料用焊墊15_2、電源用 墊（電源供應器端子）15-3(VPP)以及重置輸出端子15_4(RES#)。 其中電源用焊墊（電源供應器端子）15-3 (VPP)又稱為第〗端子， 而重置輸出端子15-4 (RES#)又稱為第2端子。
於複數導線55其中之一為電源/重置用焊墊（電源供應/重 子VPP/RES#) 55-1。電源用焊墊（電源供應器端子）15_3係透 焊接線63來電氣連接到電源/重置用焊墊（電源供應/重置端子 VPP/RES#) 5^。且於電源/重置用連接焊塾55_丨可選擇性從外 來施加12V的高電壓和重置信號之低電壓。於本實施例中， 南電壓又稱為第1電壓’ *重置信號之低電壓又稱為第2電壓。、 半導體積體電路基板（習知微控繼基板）丨⑽細 端子RES#來作為複數基板用連接焊墊1(M之其中之一。 #)係透過焊麟65來電氣連接射置輸入端 f - (RES#)上。又’重置輸入端子_ (RES#)亦稱為第3 1不之午導體積體電路基板ι〇Ε，進一步且有 片^34 1 内^貪料匯流排134可引出有内部資料用的線銲墊 15R孫且2卜’如前述之可程式唯讀記憶體（PR0M) (OTP) 以及°位關焊些⑸
35 1344192 焊墊15-2係透過焊接線62來電氣連接到内部資料用焊墊丨3‘卜 就如第24圖所示，多晶片模組施係包含有CPUm ^題2 =及周邊電路（輸出/人控银Si) 123係作為其__積體電路 於^22至第24圖所示，於半導體積體電路裝置（微控制器）施 上’雖然封裝接腳（外部連接端子）55—丨係表示一已多工化（共用 電源供應端子VPP和重置端子res#之電源/重置用谭塾（源供 =置端子VPP/RES#)之範例，但是並非限定於此。也就是說，^ 裝接腳（外部引出配線、外部引出導線）55_丨也可為一多功化施加 • 有高電壓的電源供應端子VPP和施加有其他低電壓端子之焊墊。 如第25圖所示，可程式唯讀記憶體（pR〇M；) (〇τρ) ΐ5β包 括有連接到電源用焊墊（電源供應器端子）丨5_3 ( vpp ) 2EpR〇M ，體15卜連線接到電源用焊墊丨5_3 (電源供應端子vpp)之耐高 壓用緩衝器152以及連接到此耐高壓用緩衝器】52與重置輸出端子 15-4 (RES#)之間的電流放大用緩衝器153。如後述所言，耐高壓 用緩衝器152係作為將第1電壓轉換成比此第〗電壓低之第2電壓的 電壓轉換電路。 換言之，從第1端子15-3 (VPP)往可程式唯讀記憶體（pR〇M) • ( OTP ) 15B的内部EPROM主體151延伸配置有電源配線（ VPP電源）。從這個電源配線分歧有一既定的配線。這種既定的配 線係透過耐高壓用緩衝器152之作動來連接到第2端子15-4 ( RES# ) 以作為電壓轉換電路。 第26(A)圖為表示耐高壓用緩衝器152之方塊圖，而第26(B) 圖為表示耐高壓用緩衝器152之等效電路圖。如第26 (B)圖所示 之耐高壓用緩衝器152係包括串聯有第1C-MOS轉換器152-1和第 2C-M0S 轉換器(INVERTER)l 52-2 之電路。 第1C-MOS轉換器152-1係由第1 η區間FET152-1N和第1 p區間 FET152-1P所構成。其中第In區間FET152-1N和第lp區間 FET 152-1P之間的閘極係相互連接且連接到電源用焊墊（電源供應 36 1344192 器端子）15-3(VPP)。第In區間FET152-1N和第lp區間FET】52-1P 之間汲極為相互連接。 另外，第2C-M0S轉換器152-2係由第2n區間FET152-2N和第2p 區間FET152-2P所構成。其中第2n區間FET152-2N和第2p區間 FET152-2P之間的閘極係相互連接且連接到第1 n區間FET152-1N 和第lp區間FET152-1P之汲極。第2η區間FET152-2N和第2ρ區間 FET152-2P之間汲極為相互連接且連接到放大電流用缓衝器153之 輸入端子。 其次，茲參考第22圖及第27 (A)、（Β)圖，其說明有關第 25圖所示之可程式唯讀記憶體（prom) (OTP) 15Β動作原理。 其中’第27( A )圖為表示將資料寫入到可程式唯讀記憶體（prom ) (OTP) 15B、將12V高電壓施加到電源/重置用焊墊（電源供應/ 重置端子VPP/RES# ) 55-1時之可程式唯讀記憶體（prom ) (OTP ) 15B方塊圖。第27 (B)圖為表示要重置CPU121 (茲參考第24圖） 而將電源/重置用焊墊（電源供應/重置端子VPP/RES# ) 55-1輸入有 正常電壓（低電壓）之重置信號時之可程式唯讀記憶體（PROM) (OTP) 15B方塊圖。於此’ 12V的高電壓又稱為第1電壓，而重置 信號又稱為第2電壓。 首先’茲參考第22圖及第27圖（A)，且從資料寫入到可程式 唯讀記憶體（PROM) (OTP) 15B、12V高電壓（第1電壓）施加 到電源/重置用焊墊（電源供應/重置端子VPP/RES#) 55_1時之動作 原理加以說明。這種情況下，施加到電源/重置用焊墊（電源供應/ 重置端子VPP/RES#) 55-1之12V高電壓（第1電壓），係透過焊接 線63來供應到可程式唯讀記憶體（pR〇]vi) (〇TP) 15B之電源用 焊墊（電源供應器端子VjPP) 15-3。藉此，因為於ERPOM主體151 中施加有12V的高電壓，所以可以將資料寫入到可程式唯讀記憶體 (PROM) (OTP) 15B 内。 另外，12V高電壓（第1電壓）也施加到耐高壓用緩衝器152内。 其中耐高壓用緩衝器152會將12V高電壓（第1電壓）轉換成低電壓 37 U44192 【圖式簡單說明】 第1圖為表示第1半導體積體電路基板（第】微控制器基板）之示意 俯視圖。 半導體雜電縣板（第丨微控制 器基板）中連接有可程式唯讀記憶體（PR〇M)之狀態示意 俯視圖。 第3圖為表7F於第1半導體積體電路基板⑻難繼基板）上層
積有可程式唯讀記憶體（PROM)的狀態下密封於半導體封 褒體内之第1半導體積體電路裝置（第m控制器）之示意剖 面圖。 ^ 第4圖^表不將暫存程式寫入到第3圖所示之第】半導體積體電路 裝置（第1微控制器）之可程式唯讀記憶體（PROM)狀皞方 塊圖。 第5圖為表不實驗㈣存程式齡於可程式唯讀記紐⑽⑽） 莖㈣轉體雜電路裝置（第1難㈣）動作方塊圖。 圖為表不^由離子植入於構成第2半導體積體電路基板（第策 基板）之MASKED ROM來寫入最終程式狀態之記博
體早元剖面圖。 ^ 第7圖^表不於第6圖+ ’將記憶有最終程式之masked 電氣 在=内部匯流排狀態之第2半導體積體電路裝置（第2微控 制益）示意俯視圖。 第8圖3細表示第3圖所示之第1半導體積體電路裝置（第1微控 制益）之剖面圖。 第9圖==物理性切割祕卿尺⑽和内部匯流排狀態之 1 肝視圖。 第10圖^示物理性切割遍赃〇 r〇m和内部匯流排範例之 MASKED R〇M和内部匯流排方塊圖。 1圖表示本發明第1電氣連接方法且於去除半導體封裝體的狀 39 yz 恶下來表示第】半導體積體電路裝 式俯視圖。 夏（卓丨微控制器）之模 第！2圖電氣接方法且於去除半導 〜、下來表41半導雜體桃裝置 ’ I體的狀 式俯視圖。 （第1微控制器）之模 第13圖表示本發明第3電氣連接方法 半導_電心體的之狀模 第14圖賴封裝體的狀 式俯視圖。 電路裝置Ul微控制器）之模 第15圖所示之第1半導體積體電路裝置(第馳 ^ 焊墊配置關係俯視圖。 用 第16圖為表示放大第15圖之局部所示俯視圖。 第17圖來表示第μ圖χνΐΐ-χνπ線之剖面圖。 第18圖f示本發明第5電氣連接方法且於去除半導體封裝體的狀 怨下來表示第1半導體積體電路裝置（第丨微控制器）之 式俯視圖。 、 第19圖為表示第18圖所示之第】料體積體電路裝置（第J微控制 器）模式俯視圖。 第20圖為表示構成可程式唯讀記憶體（PROM )之記憶體單元構造 剖面圖。 第21圖為表示封裝接腳多工化之習知半導體積體電路裝置（微控 制器）示意俯視圖。 第22圖為表示封裝接腳多工化之本發明實施形態半導體積體電路 農置（微控制器）示意俯視圖。 第23圖為表示第22圖所示之半導體積體電路裝置（微控制器）俯 視配置線焊圖。 1344192 第24圖=?第22圖所示之半導體積體電路I置（微控制器）方 第25=== 導Γ二電路裝置咖 第26圖==示用在第25圖所示之可程式唯讀記憶體（PROM) 緩衝器方塊圖;(B)為表示耐高壓用緩衝器之 第27圖（A)為表示將資料寫入到可程式唯讀記憶體（pR〇M) (OTP)、將12V高電壓施加到電源/重置用焊 應/重置端子）時之可程式唯讀記憶體（PR〇M) (〇Tpf ^塊圖；（B)來表示要重置CPU而將正常電壓（低電壓 重置信號輸入到電源/重置用焊墊（電源供應/重置端子 之可程式唯讀記憶體（PROM) (OTP)方塊圖。 寸 【主要元件符號說明】 1〇、l〇A、10B、10C、10D、10E第1半導體積體電路基 微控制器基板、基板晶片）
10-1基板用錫焊墊片（基板連接端子） 11光罩式唯讀記憶體(MASKED ROM) 11A MASKED ROM 區間 12其他積體電路 121 CPU 122 RAM (唯讀記憶體） 123周邊電路（輸出/入控制LSI) 13内部匯流排 132内部位址匯流排 132-1内部位址用焊墊（匯流排連接端子） 134 内部資料匯流排 1344192 134-1内部資料用焊墊（匯流排連接端子） 15、15A ' 15B 可程式唯讀記憶體（PROM) (OTP) 15-1位址用焊墊（ROM連接端子） 15A-1位址用凸塊電極（ROM連接端子） 15-2資料用焊墊（ROM連接端子） 15A-2資料用凸塊電極（ROM連接端子） 15-3 電源用焊墊（電源供應器端子）（第1端子） 15-4重置輸出端子(第2端子） 151 EPROM 主體 152 耐高壓用緩衝器 152-1第1C-MOS轉換器 152-1N 第 In區間FET 152-1P 第 lp區間FET 152-2 第2C-MOS轉換器 152-2N 第 2n區間 FET 152-2P 第 2p 區間 FET 153電流放大用緩衝器 17半導體封裝體 18 電源線 19控制信號線 20、20A、20B、20C、20D、20E第1半導體積體電路裝置（第1 微控制器） 22 EPROM程式（寫入） 24位址、資料其他信號線 26 1C插槽 28評估用基板（標的板） 30位址、資料其他信號線 32電路模擬偵錯器 40記憶單元 42 1344192 VPP電源供應端子 RES#重置端子（重置輸出端子、重置輸入端子） VPP/RES# 電源供應/重置端子
44

Claims (1)

1344192 十、申請專利範圍： 1. 一種單晶片半導體積體電路裝置之製造方法，即係具 唯讀記憶體（MASKED ROM)以及利用金屬導線^連接 罩式唯讀記憶體（MASKED ROM)的内部匯流排之單B = 導體積體電路裝置之製造方法，其包括有以下5種步驟： a、 準備具有無儲存任何程式的第丨光罩式唯讀記憶體 (^ASKEDROM)以及利用金屬導線來連接^第丨光罩式 唯讀記憶體（MASKED ROM )的預定第丨内部匯流排> 第】半導體積體電路基板的準備步驟； b、 讓該第1光罩式唯讀記憶體（MASKEDR〇M)與該第丨内部 匯流排於電氣切離的狀態下，將與該第丨半導體積體電路^ 板獨立的可程式化唯讀記憶體（pR〇M)電接第" 内部匯流排的連接步驟； ^ c、將該第1半導體積體電路基板和該可程式化唯讀記憶體 jPROM)密封到同一之半導體封裝體内的密封步& ; 、藉由，子植入技術將使用該可程式化唯讀記憶體（pR〇M) 所決定的最後程式記憶到與該第丨半導體積體電路基板實質 構成之第2半體積體電路基板的第2光罩式唯讀記憶 體（MASKED ROM)上的記憶步驟；以及 e、藉，金屬導線將該第2光罩式唯讀記憶體 亥第2半導體積體電路基板的第2内部匯流排電氣連接的 連接步驟。 、古、Γ專，虼圍第1項所述之單晶片半導體積體電路裝置之製 ίίΓ 。其中該連接步驟13係藉由線焊接（WireBonding)技術 式化唯讀記㈣（PRQM)魏連制從該帛1内部匯 流排所引出的焊墊上。 3.如申μ專她_!項所述之單晶#半導體積體電路裝置之製 45 1344192 ϊίί狀於層積在該第1半導體積體電路基 之半=^^=^唯讀記憶體⑽⑽）密封到該同一 造方法’係具有光罩式唯讀記憶體 蝴峨_峨唯讀記 其:特徵包括有以下5二:内部匯流排之微控制器之製造方法， a、 準，具備有無儲存任何程式的第丨光罩式唯讀記憶體 唯心己 以及利用金屬•線來連接該;1光罩式 ===⑽)的預定第1内部匯流排之第1 b、 讓?*1光罩式唯讀記憶體（maskedr〇m) * 切離的狀態下，將與該第】微控制瞻獨立 記憶體(。ROM)電氣連接到該第1内部匯流 c 第1微控制器基板和該可程式化唯讀記憶體⑽〇M) d 役封到同一半導體封裝體内的密封步驟； 、藉由離子獻技騎使職可財化唯讀記紐（pR〇M) 所決定的最後程式記憶到與該第1微控制器基板實質同一構 成的第2微控制器基板之第2光罩式唯讀記憶體（Masked ROM)内的記憶步驟；以及 、藉由金屬導線將該第2光罩式唯讀記憶體（maskedr〇m) 第2微控制器基板的第2内部匯流排來電氣連接的連接 5.如申請專利範圍第4項所述之微控制器之製造方法，其中該連接 步驟b係藉由線焊接（wire Bonding)技術將該可程式化唯讀記 憶體（PROM)電氣連接到從該第丨内部匯流排所引出的焊^ 46 1344192 6_如申請專利範圍第4項所述之微控制器之製造方法，其中該密 步驟c係於層積在s玄第1微控制器基板上的狀態下將該可程式’ 化唯讀記憶體（PROM)密封到該同一之半導體封裝體内^的 步驟。 7. —種單，片半導體積體電路裝置之程式除錯方法，即係具有 罩式唯讀記憶體（MASKED ROM )以及利用金屬導線來連接爷
a、 準備具有無儲存任何程式的第1光罩式唯讀記憶體 (MASKED ROM)以及利用金屬導線來連接^第丨光 唯讀記憶體（MASKED ROM )的預定第丨内部匯流排& 半導體積體電路基板的準備步驟； b、 讓該^ 1鮮式唯讀記賴（偷张四R〇M )與該第 匯流排於電氣切離的妝能 T，脸Φ令舍铪1企措ΗΛ A »儿—
错由言玄臨B圭你士 ifc Wte n _ 作、 況時L』，多瓜咏臨呀程式，
，而決定最後的程式之步驟。 47
f、藉由離子植入技術將該最後之臨時程式記憶到與該第1半導 體積體電路基板實質同一構造的第2半導體積體電路基板之 第2光罩式唯讀記憶體（MASKED ROM)上的記憶步驟； 以及 g、藉由金屬導線來電氣連接該第2光罩式唯讀記憶體 (MASKEDROM)和該第2半導體積體電路基板之第2内部 匯流排的連接步驟。 48
TW96118963A 2006-07-31 2007-05-28 Manufacturing method of single chip semiconductor integrated circuit device, program debug method and manufacturing method of micro controller TW200807626A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006207797A JP2008033724A (ja) 2006-07-31 2006-07-31 シングル・チップ半導体集積回路装置の製造方法、プログラムデバッグ方法、マイクロコントローラの製造方法

Publications (2)

Publication Number Publication Date
TW200807626A TW200807626A (en) 2008-02-01
TWI344192B true TWI344192B (zh) 2011-06-21

Family

ID=39123046

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96118963A TW200807626A (en) 2006-07-31 2007-05-28 Manufacturing method of single chip semiconductor integrated circuit device, program debug method and manufacturing method of micro controller

Country Status (4)

Country Link
US (2) US7670875B2 (zh)
JP (1) JP2008033724A (zh)
KR (1) KR100856438B1 (zh)
TW (1) TW200807626A (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5080762B2 (ja) 2006-07-31 2012-11-21 ミツミ電機株式会社 半導体集積回路装置
JP5110247B2 (ja) * 2006-07-31 2012-12-26 ミツミ電機株式会社 半導体集積回路装置
DE102011010650A1 (de) * 2011-02-09 2012-08-09 Sciknowtec Gmbh Entwicklungsumgebung für Mikroprozessoren
TWI424544B (zh) * 2011-03-31 2014-01-21 Novatek Microelectronics Corp 積體電路裝置
US9627337B2 (en) 2011-03-31 2017-04-18 Novatek Microelectronics Corp. Integrated circuit device
US9024425B2 (en) 2011-09-01 2015-05-05 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional memory comprising an integrated intermediate-circuit die
US9117493B2 (en) 2011-09-01 2015-08-25 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising off-die address/data translator
US8890300B2 (en) 2011-09-01 2014-11-18 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising off-die read/write-voltage generator
US8921991B2 (en) 2011-09-01 2014-12-30 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory
DE102013217888A1 (de) * 2012-12-20 2014-06-26 Continental Teves Ag & Co. Ohg Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
US9659137B2 (en) * 2014-02-18 2017-05-23 Samsung Electronics Co., Ltd. Method of verifying layout of mask ROM
US10079239B2 (en) 2014-04-14 2018-09-18 HangZhou HaiCun Information Technology Co., Ltd. Compact three-dimensional mask-programmed read-only memory
US10304553B2 (en) 2014-04-14 2019-05-28 HangZhou HaiCun Information Technology Co., Ltd. Compact three-dimensional memory with an above-substrate decoding stage
CN104978990B (zh) 2014-04-14 2017-11-10 成都海存艾匹科技有限公司 紧凑型三维存储器
US10199432B2 (en) 2014-04-14 2019-02-05 HangZhou HaiCun Information Technology Co., Ltd. Manufacturing methods of MOSFET-type compact three-dimensional memory
US10211258B2 (en) 2014-04-14 2019-02-19 HangZhou HaiCun Information Technology Co., Ltd. Manufacturing methods of JFET-type compact three-dimensional memory
US10304495B2 (en) 2014-04-14 2019-05-28 Chengdu Haicun Ip Technology Llc Compact three-dimensional memory with semi-conductive address line portion
DE102014208177A1 (de) * 2014-04-30 2015-11-05 Robert Bosch Gmbh Bilden eines logischen Mikrocontrollers durch wenigstens zwei physikalische Mikrocontrollern auf einem gemeinsamen Halbleitersubstrat
KR102215826B1 (ko) * 2014-12-22 2021-02-16 삼성전자주식회사 입출력 부하를 감소하는 적층형 메모리 칩, 이를 포함하는 메모리 모듈 및 메모리 시스템
US20180137927A1 (en) * 2016-04-16 2018-05-17 Chengdu Haicun Ip Technology Llc Three-Dimensional Vertical One-Time-Programmable Memory Comprising No Separate Diode Layer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57124463A (en) * 1981-01-26 1982-08-03 Nec Corp Semiconductor device
JPH06119469A (ja) * 1992-10-01 1994-04-28 Hitachi Ltd 半導体装置
JPH09152979A (ja) * 1995-09-28 1997-06-10 Matsushita Electric Ind Co Ltd 半導体装置
KR19980061617A (ko) * 1996-12-31 1998-10-07 김광호 피기백 타입의 마이크로콘트롤러 응용 프로그램 검사용 패키지
JP3737333B2 (ja) * 2000-03-17 2006-01-18 沖電気工業株式会社 半導体装置
JP2002043504A (ja) * 2000-07-27 2002-02-08 Sharp Corp 複合デバイス
JP2002076248A (ja) * 2000-08-29 2002-03-15 Oki Micro Design Co Ltd マルチチップパッケージ
JP2002124626A (ja) * 2000-10-16 2002-04-26 Hitachi Ltd 半導体装置
JP2002231882A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP2003016049A (ja) * 2001-06-29 2003-01-17 Matsushita Electric Ind Co Ltd 半導体装置
US6720210B1 (en) * 2002-10-17 2004-04-13 Macronix International Co., Ltd Mask ROM structure and manufacturing method thereof
JP2004167899A (ja) * 2002-11-21 2004-06-17 Fuji Photo Film Co Ltd 露光装置
JP4232621B2 (ja) * 2003-12-08 2009-03-04 株式会社デンソー 半導体集積回路装置
KR100541655B1 (ko) * 2004-01-07 2006-01-11 삼성전자주식회사 패키지 회로기판 및 이를 이용한 패키지
CN1918581A (zh) * 2004-02-20 2007-02-21 株式会社瑞萨科技 Ic卡及其制造方法
JP5110247B2 (ja) * 2006-07-31 2012-12-26 ミツミ電機株式会社 半導体集積回路装置
JP5080762B2 (ja) * 2006-07-31 2012-11-21 ミツミ電機株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
TW200807626A (en) 2008-02-01
KR20080012133A (ko) 2008-02-11
JP2008033724A (ja) 2008-02-14
US7670875B2 (en) 2010-03-02
US20080050862A1 (en) 2008-02-28
KR100856438B1 (ko) 2008-09-04
US7892865B2 (en) 2011-02-22
US20100039847A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
TWI344192B (zh)
TWI360221B (zh)
TWI313008B (en) Integrated circuit chip having non-volatile on-chip memories for providing programmable function and features
US7414320B2 (en) Semiconductor device and method of manufacturing same
TW577152B (en) Semiconductor integrated circuit device
TWI271830B (en) Relay board and semiconductor device having the relay board
CN108336073A (zh) 半导体结构及其制作方法
TW200541000A (en) Semiconductor device and method for fabricating the same, integrated circuit die and method for packaging the same, and packaged integrated circuit
TWI400786B (zh) Semiconductor integrated circuit device
TWI241698B (en) Circuit module
TW200849243A (en) Method of manufacturing magnetic memory chip device
JP2004207378A (ja) 半導体装置及びその製造方法
TW440995B (en) Semiconductor integrated circuit device and the manufacturing method thereof
TW200425804A (en) Circuit device and method for manufacturing same
JP5311078B2 (ja) 半導体集積回路装置およびその製造方法
CN100552456C (zh) 具有多层弹性的微机电探针卡
JP5234298B2 (ja) シングル・チップ半導体集積回路装置の製造方法、プログラムデバッグ方法、マイクロコントローラの製造方法
JP2004133762A (ja) データキャリア及びその製造方法
TW200901423A (en) Leadframe configuration to enable strip testing of SOT-23 packages and the like
TW201027688A (en) Method and apparatus for small form factor and pin-saving package of integrated circuit
JPH11317456A (ja) Ｆｐｇａ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees