TWI338277B - Display - Google Patents

Description

Ϊ338277 , .· 九、發明說明： •【發明所屬之技術領域】 - 本發明係關於一種顯示裝置，尤其是關於一種具備移 ，"位暫存器電路的顯示裝置。 【先前技術】 以往，已知一種具備移位暫存器電路的顯示裝置。該 種顯示裝置係揭示於例如日本專利特開2〇〇5_1 7973號公 報。 ~ _ 第18圖係用以說明上述日本專利特開2〇〇5_17973號 公報所揭示之習知技術之一例之使顯示裝置的汲極線驅動 •的移位暫存器電路的電路構成的電路圖。參照第18圖，習 :知技術之一例之使顯示裝置的汲極線驅動的移位暫存器電 -路中，設有複數段的移位暫存器電路部ι001至1003。第j 段的移位暫存器電路部1001係由前段的第丨電路部1〇〇1& 及後段的第2電路部1001b所構成。而且，第丨段的移位 秦暫存器電路部1001的第！電路部1〇〇la係包含：n通道電 晶體NT501至NT503 ;呈二極體連接的n通道電晶體 NT504，以及電容C501。此外，第1段的移位暫存器電路 部1〇〇1的第2電路部l〇01b係包含：n通道電晶體NT5〇5 至NT507;呈二極體連接的n通道電晶體NT5〇8;以及電容 C502。以下，n通道電晶體NT5〇1至NT5〇8係稱為電晶體 NT501 至 NT508 。 此外，於第1電路部1001a中，電晶體NT5〇1的汲極 係連接於正側電位VDD，同時源極係與電晶體ΝΤ5〇2的汲 5 317912 1338277 極相連接。此外，電晶體NT501的閘極係連接於節點 -JVD501。電晶體NT502的源極係連接於負側電位VBB。此外， ^對於電晶體NT502的閘極係供應有開始信號ST。此外，在 **連接有電晶體NT501之閘極的節點ND501與負側電位VBB 之間，係連接有電晶體NT503。此外，對於電晶體NT503 的閘極係供應有開始信號ST。而且，在電晶體NT501的閘 極與源極之間係連接有電容C501。而且，在連接有電晶體 NT501之閘極的節點ND501與時脈信號線CLK1之間，連接 _有呈二極體連接的電晶體NT504。 此外，於第2電路部1001b中，電晶體NT505的汲極 • 係連接於正側電位VDD。電晶體NT505的源極係與電晶體 ：NT506的汲極相連接。此外，電晶體NT505的閘極係連接 , 於節點ND503。電晶體NT506的源極係連接於負側電位 VBB。此外，電晶體NT506的閘極係連接於設在第1電路部 1001a之電晶體NT501與電晶體NT502之間的節點ND502。 此外，在連接有電晶體NT505之閘極的節點ND503與 ®負側電位VBB之間，係連接有電晶體NT507。此外，電晶 體NT507的閘極係連接於第1電路部1001a的節點ND502。 而且，在電晶體NT505的閘極與源極之間係連接有電容 C502。而且，在連接有電晶體NT505之閘極的節點ND503 與時脈信號線CLK1之間，連接有呈二極體連接的電晶體 NT508 。 此外，由设在電晶體NT505之源極與電晶體N T 5 0 6之 汲極之間的節點ND504(輸出節點）輸出有第1段的移位暫 6 317912 存器電路部〗GGI的移位輪 位暫存器電路部100“ 3係具有與第1段的移 位暫存器電路部1 002=Γ電路構成。亦即，第2段的移 路部_的第丨電路二π與第〗段的移位暫存器電 電路構成的第！電路部1GG2aa 路部1GGlb相同的 段的移位暫存界電路邻1ηη，及第2電路部1嶋。第2 % a ^ 。 〇〇2的第1電路部l〇〇2a係連接於 二二電路部_b的節 :存器電路部1_的第丨電路部丨。心 ㈣_，接有用以供應時脈信號 CLK2 ^時脈信號線（CU2)，該時脈信號⑽的時序轉 段的移位暫存器電路部_的時脈信號⑽不 5 4 ’由第2段的移位暫存器電路部丨術的第$電路 f_b的節點·04(輸出節點）輸出第2段的移位暫存 克電路部1002的移位輸出信號SR5〇2。 此外，第3段的移位暫存器電路部刚3係包含具有盘 第1段的移位暫存器電路部_的第！電路部副a及第 2電路部1GGlb相同的電路構成的第1電路部1003a及第2 電路部職。第3段的移位暫存器電路部刪的第！電 路部圓3係連接於第2段的移位暫存器電路部·的第 2電路部lG02b的節點ND5G4(輸出節點）。藉此方式，第2 段的移位暫存器電路部的移位輪出信號sr5g2係被輸 317912 7 Ϊ338277 .·入至第3段的移位暫存器電路部10G3的第1電路部 1 〇〇3a此外’於第3段的移位暫存器電路部1 003 ,係連 接有用以供給與第丨段的移位暫存器電路部]〇〇1相同的時 脈信，CLK1的時脈信號線（ακι)。此外，由第3段的移位 暫^電路部1〇〇3的第2電路部1G〇3b的節點ND504(輪 1即點）輸出第3段的移位暫存器電路部_3的移位輪出 信號SR503。該移位輸出㈣SR5〇3係被輸入至未圖示之 下一段的移位暫存器電路部的第丨電路部。 此外，各段之移位暫存器電路部剛丨至丨剛的節點 廳04係連接於水平開關u⑽。具體而言，水平開關㈣ 係，、有複數個電晶體NT510至NT5I2。該電晶體NT510至 NT512的閘極係分別連接於第j段至第3段之移位暫存器 電路部1001至1 003的節點ND5〇[藉此方式，各段之移 位暫存器電路部圓至1〇〇3的移位輸出信號sr5〇i至 SR503係分別被輸入至水平開關11〇〇之電晶體nt5i〇至 ΝΤ512的閘極。此外，電晶體随〇至随2的及極係分 別連接於各段的汲極線。而且，電晶體ΝΤ5ι〇至的 源極係連接於視訊信號線video。 藉由上述之構成，在習知技術之一例之使顯示裝置的 汲極線驅動的移位暫存器電路中，藉由各段之移位暫存哭 電路部蘭至刪使上升至b準的時序移位的移㈣ 出信號s_iSR503係分別被輸入至水平開關ιι〇〇的電 晶體隱0至阳12的閘極。藉此方式，由於水平開關篇 的電晶體NT51〇sNT512依序呈導通⑽狀態，因此形成 317912 8 Ϊ338277 透過電晶體NT510至NT512，依序將影像信 線Video輸出至各段的沒極線的構成。？ 5 “號 然而，在第18圖所示之習知技術之— 存器電路的顯示裝置 備私位暫 VBB , ^ # ^ ^ - t , $仔态窀路之後，在尚未進行 ::的狀態下，會有作為各段之移㈣存器上 10〇3的輸出節點之節點腸〇4 位陶㈣〜間的不穩定電位的問題上正生側二 广㈣接於節點ND504的水平開關11 〇。的i =生此1至打512在意料之外的時序導通的情形的問題 ；T5i2，,1 ^^g^"^NT51 ^ 因并舍2 Γ 由視訊信號線v 1 d e。輸出缝極線， 題點會有在忍料之外的時序使影像信號輸出至沒極線的問 【發明内容】 本=明係為解決上述問題點所研創者，本發明之目的 搞綠·!、β供一種可抑制在意料之外的時序將信號輸出至開 極線或汲極線的顯示裝置。 移位述目的’本發明之一態樣的顯示裝置係具備 器電路部，用以於路包含··第1移位暫存 Λβ 輪出第1移位信號；第2移位暫存器電路

Si二置t第1移位暫存器電路部的下-段，並用以輸出 以及邏輯合成電路部1由以第1電位導通 、複個第1導電型的電晶體所構成，輸入有第1移位信 317912 9 训277 號ι以及弟2移位作號，间吐 ，信號予以邏輯合二：：第1移位信號與第2移位 _ 。成而輸出扣位輸出信號。而且， 、暫存器電路部及第2移位暫存器電路部的至少—方係= 重置電晶體’用以響應預定的驅動信號，而將輸出二 移位信號或第2移位信號之節點的電位重置為邏輯人^ 路部的電晶體不導通的第2電位。 Q攻電 在該-態樣的顯示裝置中，如上所述，係 1移位暫存器電路部包含重置電晶體，用 動信號’而將輸出有第丨移位信號或第2移位= 的電位重置為邏輯合成電路部的電晶體不導通的第2電 位，藉此可在對移位暫存器電路接通電源後，輸入 驅動信號，且若藉由重置電晶體，將輸出有第）移位片 或第2移位信號之節點的電位重置為第2電位，則可於 出至邏輯合成電路部的第1移位信號及第2移位信號的^ 少-方’固定在邏輯合成電路部的電晶體不導通的第2電 位。藉此方式，由於在對邏輯合成電路部的2個電晶體 開極分別輸入第1移位信號及第2移位信號的同時，將經 由該2個電晶體輸出的信號作為將第j移位信號與第^ 位k號予以邏輯合成後的移位輸出信號來使用時，將第1 移位信號及第2移位信號的至少一方固定在邏輯合成電 部的電晶體不導通的第2電位，因此可將邏輯合成電路 的2個電晶體的至少一方保持在不導通狀態。因此，㈣ 邏輯合成電路部的2個電晶體，並不會輸出移位輸_ 號，因此’可抑制在意料之外的時序將信號輸出至閉料 317912 /0 丨1338277 或沒極線。 於上述一態樣的顯示裝置中，最好第丨移位暫存器電 路部及第2移位暫存器電路部雙方均包含重置電晶體。若 以此方式構成’藉由重置電晶體由第1移位暫存器電路ζ 輸出的第1移位信號與由第2移位暫存器電路部輸出的第 2移位信號雙方均可固定在邏輯合成電路部的電晶體不導 通的第2電位。藉此方式，由於在對邏輯合成電路部的2 個電晶體的閘極分別輸入第i移位信號及第2移位作號的 同時，將經由該2個電晶體輸出的信號作為將第i = f與第2移位信號予以邏輯合成後的移位輪出位號來使用 時，可將邏輯合成電路部的2個電晶體雙方均保持在 =狀態。因此，可更加確實地抑制在意料之外的時序 輯合成電路部將信號輪出至閘極線或汲極線。 用以： = 示裝置中，最好預定的驅動信號係 : 路開始掃描的開始信號。若以此方式 構成，由於不需要另外形成用以產生預 號產生雷踗，座玍預疋的驅動信號的信 ::一=可抑制顯示裝置的電路構成複雜化。 於上述一態樣的顯示裝置中，最好 路部及第2移位暫存器電路部的至少 二電 段的第2電路部，第2電路部係包二導 輪出有第1移位二;ί電晶體係連接於第2電位側與 閑極連接於第2移位信號的節點之間，同時其 應預定的驅動信號_ ·’·重置電曰曰體係具有響 而將第】電路部的輸出節點重置為第】 317912 電位的功能，響應由重置♦曰 重置為第1電位，而使第：；曰二第1電路部的輪出節點 出有第2電路部的第1移位信：”狀態’藉此使輪 f為第2電位。若以此方式構：:藉：的節點重 疋的驅動信號而將第1電路部的輪出節點重響應預 位’藉此可使閘極連接於第 〜f為弟1電 電型的第1電晶體導通，因此。之輸出節點的第1導 電位_電位供;二第1電晶體由第2 信號的節點。藉此方式，可和位信號或第2移位 而將輸出有第i移位信號或；2=:預定:驅動信號’ 置為第2電位。 — 七號之即點的電位重

於前述重置電晶體且右 為第1雷你“处〃有將第1電路部的輸出節點重置 為第1電位的^的構成+，最好重置電 1電位側與第i電路部的輸 接於乐 铷出即點之間，同時其閘極連接 ;供應預定的驅動信號的第1 币1驅動k旎線。若以此方式構 成’可輕易地使重置電晶护且古鄉 ^ 1 日篮具有響應預定的驅動信號而將 弟I電路部的輸出節點售1 a j ®即”，，£董置為第1電位的功能。 /於包含刚述第1驅動信號線之構成中，第1驅動信號 線係供應開始信㈣開始㈣線，·始信號係作為預定 的驅動信號且用以使移位暫存器電路開始掃描。若以此方 2構成，可使用開始信號作為預定的驅動信號，因此，不 =要另外形成用以產生預定的驅動信號的信號產生電路。 精此方式’可抑龍示裝置的電路構成複雜化。此外，使 用用以供應開始信號的開始信號線來作為第丨驅動信號 12 317912 丄⑽277 線，藉此無須另外設置配線 ，的第1驅動信號線，因此，可抑==的驅動信 增大。 ，，員不裝置的電路規模 .磚 於上述一態樣的顯示裝置中， 如 電晶體係包含…電晶體，其源極路部的 用以供應切換成第！電位與第2電位及方連接於 號線，並對該第2 之第1尨唬的第！信 力楚w 電日曰體之問極輸入有第1移位 =第3電晶體，其源極a及極的一方連 以 源極/汲極的另—方，並對該第3電之=曰曰體的 2移位信號，當第“多位信號 ^閘極輪入有第 時’使第2電晶體及莖q : ’立仏號為第1電位 1,號二二 電晶體呈導通狀態，同時，由第 乜唬線供應第！電位之第于由第 汲極的一方，藉…苐2電晶體的源極/ 稽此透過第2電晶體及第3 姊 1電位的移位輸出信號，者 電曰曰粗而輸出第 成第2電位時，由第㈣由第】電位變化 ^ 0 _ M〇號線供應第2電位之笼1於„上 第2電晶體的源極/ 之第…至 第3電晶體而輸出第2電:的:位=第:電晶體* f成，當第1移位信號及第2移位方式 虻由邏輯合成電路部的第 =，可 晶體’輸出將第1電位的第〗移位作等2個電 移位信號予以邏輯合成之第1電位的二ψ電位的第2 當第1移位信號由第丨么、矛夕位輸出信號，同時 ^ . 苐電位變化成第2電&# 輯合成電路部的第2電電位時，可經由邏 輸出將第2電位& M j — 電晶體等2個電晶體，

Ml移位信號與第】電位的第2移位信 3179*2 13 號予以邏輯合成之第2電位的 ,可輕易地由邏輯合成電路部輸出將方式， .位信號予以邏輯合成的移位輪出信號/位“虎與第2移 此時’最好在第“言號為第2二 出信號強制性地保持 〜月間’將移位輪 ，輯合成電路部輸出::位: 弟2電位（例如 輸出㈣的電位依序由 於…號為第2電 輯合成電路部輸出的移位輸;^下可將由前段之邏 電路部輸出的移位輸出信號雔；二、二：一段之邏輯合成 位準）。藉此方式，當 制性地設在第2電位α 輸出信號為第1電位㈣^邏^；成電路部輸出的移位 部輸出的移位輸出信號為第2)邏輯合成電路 號設為第2電位α 電位（[位準）時，將第1信 Μ人士干 早）错此可將由前段及下一俨沾溫 I成電路部分別輸出的移 1下奴的邏

位準）。此外，在第！信號為第第2電位（L 化成第心部輸出的移位輸出信號變 位（l位準）的時序盘二7電位（h位準）變化成第2電 位輸出信號由第2雷純 邏輯合成電路部輸出的移 的時序相重叠 位準）變化成第1電位（H位準） 電路部輸出的“輸出抑制由於由前段之邏輯合成 電位（L位準）的時序^下就由第1電位（H位㈡變化成第2 〃由下一段之邏輯合成電路部輸出的 317912 i 14

移位輸出信號由第2電位(L 時序相重疊所引起的雜訊(n〇ise)。成第1電位(H位準) •.，時，號由第1電位變化成第2電仇 合成電路部係包出信號的構成中，最好邏輯 第〗電位變：：=部，以在第1移位信號由 2電位。若以此方弋槿：之後’將移位輸出信號固定在第 移位信號由第！ 由電位固定電路部，可在第1 籲號固定在第2雷 電之後，將移位輸出信 〇 r , ’因此备第1移位信號為第2電位、 私位h號為第1電位時， ，電位。此外，之德b 夕位輸出㈣固定在第2 …第丄二=2移位信號變化，電位， 時‘旒及第2移位信號雙方均變為第2電位 '時亦可將移位輸出信號固定在第2電位。 F的合成電路部包含對閉極輸入有第1移位信 =中Γ對閑極輸入有第2移位信號的第3電晶 構成中，最好第…立暫存器電路部係包含··第4電 曰曰體’對於其沒極至少供應第i電位， 於輸出有第1移位信號的節 φU連接 4雷曰科沾現白’即點’以及第1電容，連接於第 _之間’第2移位暫存器電路部係包 1門極'蛊曰體，對於其沒極至少供應第1電位，同時， 連：於第輸出有第2移位信號的節點;以及第2電容， 如，將L丨ί晶體的閘極-源極之間。若以此方式構成，例 極，同時^位VDD供應至第4電晶體（第5電晶體）的汲 n 4電晶體（第5電晶體）為〇通道電晶體時， 317912 15 1338277 由於可二吏帛4電晶體（第5電晶體）的閘極電位上升至比 -VDD 1阿第4電晶體（第5電晶體）的臨限值電壓（n)以上 ” ㈣（Va)份的電位，因此可對邏輯合成電路部的第 ^體及苐3電晶體的閘極分別供應具有高於VDD+Vt的 ^ (VDD+V a )的第i移位信號及第2移位信號。藉此方 二所IT制經由邏輯合成電路部的第2電晶體及第3電晶 及第二的私位輸出信號的電位僅由_降低第2電晶體 及弟3電晶體的臨限值雷 > 5電曰粬彳μ、， 電^以）伤。此外，對第4電晶體（第 曰曰版)的汲極供應負側電位憤，同 5電晶體)為ρ通道電晶體時，由於可使第4電曰電: 電晶體)的間極電位下降至比4電㈣(第5 晶體)的臨限值_==(電 因此可對㈣人士· 上的預疋電壓心）份的電位， 極分別供應具有低於，的電位⑽= 信號及第2移位信號。藉此方式， =^夕位 路部的第2電晶體及第3電晶體所 於由避輯合成電 電位僅由m上升第2電晶體^夕位輸出信號的 (Vt)份。 電日日體的臨限值電壓 於包含上述第4電晶體及第 係對於第4電晶體的汲極連接有用以：：的構成中’最好 :第2電位之第i信號的第ί信號 電 應有第1時脈信號，對於第5電寺對於閉極係供 供應第1信號的第丨信號線，同:;對於=:接有用以 時脈信號’第1信號係在第1時脈信號由第 317912 16 1338277 1電位之後，以及在第2時脈信號由第2電位變成第1電 ^位之後，分別由第2電位切換成第1電位。若以此方式構 _成，隨著藉由第1時脈信號（第2時脈信號）使第4電晶體 .(第5電晶體）的閘極電位由第2電位變化成第1電位，而 使第4電晶體（第5電晶體）呈導通狀態之後，可藉由第1 信號使第4電晶體（第5電晶體）的源極電位由第2電位變 化成第1電位。藉此方式，此時的第4電晶體（第5電晶體） 的源極電位的變化份亦可使第4電晶體（第5電晶體）的閘 參極電位上升或下降。亦即，除了對於第4電晶體（第5電晶 體）的汲極供應為固定電位的第！電位時的第4電晶體（第 .5電晶體）的閘極與源極之間的第1電容（第2電容）所引起 :的第4電晶體（第5電晶體）的閘極電位的上升或下降之 1外，使源極電位由第2電位變化成第1電位時的變化份亦 可使第4電晶體（第5電晶體）的閘極電位較高或較低。藉 方式可更輕易地將第1及第2移位信號的電位設定為 鲁比VD|)iS高臨限值電麼（vt)以上的電位或比還低臨限 值電壓（Vt)以上的電位。因此，可更輕易地對於邏輯合成 電路部的第2電晶體的閘極及第3電晶體的間極，供應具 有VDD+Vt以上的電位或νββ_η以下的電位的第丨移言 號及第2移位信號，因此’可更加抑制經由第"晶體‘ 第3電晶體所輸出的移位輸出信號的電位僅下降或上升臨 限值電壓（Vt)份。 在―包含上述第4電晶體及第5電晶體之構成中，最好 糸對於弟4電晶體的汲極連接有用以供應切換成第！電位 317912 與第2電位之第2信號的筮9 >上丄 ^ ^ r ^ > 2 k號線，同時對於閘極係供 二 =;:，對於第5電晶體的汲極係連接有用以 ==:與第2電位之第3信號的第3信號線， ^料閘極係供應有第2時脈信號，第2信號 時脈化號由第2電位變成第丨 ’、 成第工電位，第電位之後，由第2電位切換 第1 =弟2時脈信號由第2電位變成 構成二二::，第1電位… 存器電路部的第5電晶^；：的第4電晶體與第2移位暫 % 2 B# fl/f λ- ^ 。刀別配合響應第1時脈信號盥 =2時脈„號而導通的時序，使晶：二 電位由第2電位變化成第i電位 第：：：-的源極 存界雷欲都卜 了在苐1移位暫 電曰體八㈣ I晶體與第2移位暫存器電路部的第5 電曰曰體分別響應第^時 Μ’第5 為止，將第4及第5電日〜^ 2時脈#號而呈不導通 位。藉此方式，可抑I: 電位分別保持在第1電 信號與第2時财" 第5電晶體響應第1時脈 〇禾ζ時脈k號而呈不導 第5電晶體的源極電位成為第2電：而：期間，第4及 晶體的間極電位發生變動的問題產生4Ϊ弟4及第5電 接有第1移位暫存器電路部的第可抑制由連 輸出的第1移位信號以及由連接有第==的節點所 :第5電晶體的閑極的節點所 多:暫：器電路部 "此，可抑制對於間極輸 」“生灸 成電路部的第2電晶體的 、多位4號之邏輯合 移位信號之邏輯合成 /A及對於閘極輸入有第2 σ 、弟3電晶體的動作變得不穩 317912 18 1338277 定。

在包含上述第4電晶體及第5電晶體之構成中，最好 重置電晶體亦具有以下功能：響應預定的驅動信號，將第 4電晶體或第5電晶體的源極的電位重置為第2電位。若 以此方式構成，例如’當第4電晶體（第5電晶體）為η通 道電晶體’同時’在對第4電晶體（第5電晶體）的沒極供 應正側電位VDD(第1電位），而使第4電晶體（第5電晶體） 的源極的電位上升之前’若先將第4電晶體（第5電晶體） 的源極的電位重置為負側電位(第2電位）的話，則可 使第4電曰曰體（第5電晶體）的開極電位上升帛4電晶體（第 5電晶體）的源極的電位由負側電位VBB上升至正側電位 的電位差的量。藉此方式，與使第4電晶體（第5電晶 體）的源極的電位由正側電位VDD與負側電位νββ之間的不 穩定電位上升的情形相較之下，由於可使第4電晶體（第5 電晶體）的閘極電位更加上升，因此，可更加確實地使第* 電晶體（第5電晶體）的間極電位上升至比_還高第4電 晶體（第5電晶體）之臨限值電壓（八）以上的預定電壓㈤） 份的電位。此外’第4電晶體（第5電晶體）為p通道電晶 體’同時’在對第4電晶體（第5電晶體）的及極供應負側 f位種（第1電位），而使第4電晶體（第5電晶體）的源 =電位降低之前，若先將第4電晶體（第5電晶體）的源 極的電位重置為正側電位咖（第2電位）的話，則可使第4 :晶體(第5電晶體)的閘極電位降低第4電晶體(第5電晶 -)的源極的電位由正側電* _降低至負側電位的電 317912 19 1338277 藉此方式，與使第4電晶體(第5電晶體)的源 極的電位由正側電位觸與負側電位娜之 :降低的情形相較之下，由於可使第4電晶體(第5tT體) 的閘極電位更加降低，因此， (第_體_極電位降低至 5雷曰和w m 牛似主比·遇低第4電晶體（第 體)之私限值電卿以上的預定電峨)份的電 於上述一您樣的顯示裝置令，最好移位暫存器 乙用於用以驅動閘極線的移位暫 ° '、 線的移位暫存器電路的至少以驅動沒極 易地抑制在意料之外的時序奸 ^此方式構成，可輕 的至少_方。 手序將4就輸出至間極線及沒極線 於上述-態樣的顯示裝置中，最 器電路部、第2移位暫存器電路 冓==暫存 成，與藉由且有Ϊ 2 導電型。若以此方式構 ^曰曰體構成構成第1移位暫存器電路部、的 的次數以及離子植入遮罩的個離入製程 複雜化，同時可抑制製造成本增加。曰匕方式’可抑制製程 _於上述一態樣的顯示裝置中 顯示裝置及EL顯示裝置的任 …頁不#置係由液晶 【實施方式】 万所構成。 317912 20 1338277 以下參照圖示說明本發明之實施形雜。 (第1實施形態） 首先，參照第1圖’在本第i實施 1上設有顯示部2。在該顯 係在基板 2〇。此外，在第1圖中，為：圖Γ 置有像素 各個像素2。係由個…^ 電晶體⑴;像素電極2構:像； =20共通的對向電極23;夹持在像素電 ： =之間的液晶24;以及補助電容…而電晶體21 = 極係連接於像素電極22與補助電容25,同時， 連接於汲極線。該電晶體21的間極係連接於閘極線。’、 、古田此外’以沿著顯示部2的一邊的方式，在基板1上設 ，·、、、不0卩2之汲極線的水平開關（HSW)3及 =動H。此外’以沿著顯示部2的另一邊的方式，在基 板1上设有用以驅動（掃描）顯示部2之閘極線的V驅動器 但實此: 於第1圖的水平開關3，雖僅圖示2個開關， 證不上係配置有對應像素數的數量的開關。此外，關於 :2 Η驅動益4及v驅動器5 ’雖然分別僅圖示2個 移位暫存器電路部 的移位暫存器電:部置有對應像素數的數量 位目匕卜在基板1的外部係設置有驅動IC10。該驅動IC10 H彳。旒產生電路11及電源電路12。由驅動IC10往 ^ α。4係供應有：視訊信號Video、開始信號STH、掃 田“刀換信號CSH、時脈信號CKH、致能信號⑽仙 317912 21 1338277

Signal )ENB、正側電位 VDD 動驅動器5係供應有負::電二： ENB、掃描方向切換錢csv 5κ 5 4號 及負側電位VBB。 〗紅心0、正側電位彻 如第2圖所示’在第】實施形態中 内部設有：複數段的移位暫存器電路部51至二5: ::二電路部60;輸入信號切換電路部7〇;複數段：邏輯 :成電路部81至83 ;以及電路部9卜此外，在第2圖中 為簡化圖*，雖僅圖示5段份的移位暫存器電二圖至中 5及“又份的邏輯合成電路部81至83，但在實際上· 有對應像素數的數量的移位暫存器電路部及邏輯合成電ς 部0

第1 #又之私位暫存器電路部51係由前段的第】電路部 51a與後段的第2電路部51b所構成。第i電路部…係 包含:η通道電晶請及NT2 ;呈二通道電 晶體NT3 ’·電容C1及C2。此外，第2電路部仙係包含： η通道電晶體NT4、NT5、NT6及NT7 ;呈二極體連接之n 通道電晶體ΝΤ8;電容C3及C4。以下，η通道電晶體NT1 至NT8分別稱為電晶體NT1至NT8。 此外，設在第1段之移位暫存器電路部51的電晶體 NT1至NT8全部均係藉由纟n型M〇s電晶體（場效應型電晶 體）構成的TFT(thin film transist〇r，薄膜電晶體）所構 成。而且，電晶體町卜町2、町6、町7及耵8係具有相互 電性連接的2個閘極電極。此外，於第丨電路部中， 317912 22 1338277 ===係連接於負側電位㈣’同時，其汲極 電容ci的-方的電極=#之/=點的節點刪。此外， 方的電極係連接於節/^接於負側電位彻，同時，另一 經由電曰、 且，電晶體⑽2的源極係 ，工田电日日體jVT3而漣技认々々机心， _ . 接於即點⑧1 ’同時，其汲極#漣接 於時脈信號線（咖）。此外，雷〜〜 係連接 之閘極與源極之間。 電…糸連接於電晶請 接二：第2電路部训，’電晶體财4的源極係連 時，其沒極係連接於正側電位㈣。該電 == 接於節點肋2。此外，電晶請的 膽3 側電位彻，同時，其沒極係連接於節點 肋ΓΓ外/5的間極係連接於第1電路部…之節點 =此外’電晶體㈣的源極係連接於負側電位顺，同 2純係連接於節點N D 2。該電晶體Ν τ 6的閘極係連 之節點_。而且，電晶體ΝΤ6係當 ::體5呈¥通狀態時’為了將電晶體ΝΤ4設為不導通 ::! 置。而且，電晶體Ν τ 7的源極係經由電晶體㈣ 而=於㈣觀，同時，其㈣係連接於時脈信號線 υ。此外’電容C3係連接於電晶體ΝΤ4之問極與源極 之間。電容C4係連接於電晶體町7之閘極與源極之間。 /此外’第2段至第5段之移位暫存器電路部52至55 係具有與上述^段之移位暫存器電路部51幾乎相同的電 ㈣t ’第2段至第5段之移位暫存哭電路部 52至55係分別由以下所構成：電路構成幾乎與第】段之 317912 23 牙夕位暫存器電路 52a至55 . 、第1電路部51a相同的第工電路部 2電路部52b至5電5Γ。構成幾乎與第2電路部训相同的第 段之電路部52係包含：對應於第1 晶體1ΠΜ ^電路部51的電晶體呢至㈣&通道電 至曰=至咖以及對應於電容…的電請 體」及「第J通道電晶體NT14係本發明之「第4電晶 明之「第〗^晶體」之一例，11通道電晶體NT16係本發 「第！雷一晶體」之一例。此外’電容C13係本發明之 體ΪΤ1電容」及「第2電容」之-例。以下，n通道電晶 至NT18係分別稱為電晶體ΝΤη至此外， 位暫^移位暫存器f路部53係包含：對應於第1段之移 子為電路部51的電晶體Nn至謂的η通道電晶體 至NT28;以及對應於電容π至C4的電容⑶至⑼。 -曰’η通道電晶！| Nm係本發明之「第4電晶體」及「第 “電曰晶體」之一例，n通道電晶體叮26係本發明之「第1 電晶體」之一例。此外，電容C23係本發明之「第ι電容」 及第2電容」之一例。以下，n通道電晶體町21至灯28」 係分別稱為電晶體ΝΤ21至ΝΤ28。 ★此外，第4段之移位暫存器電路部54係包含：對應於 第1段之移位暫存器電路部51的電晶體NT1至ΝΤ8的耵 =道電晶體ΝΤ31至ΝΤ38 ;以及對應於電容C1至C4的電 今C31至C34。其中，n通道電晶體NT34係本發明之「第 電曰曰紅j及「第5電晶體」之一例，n通道電晶體NT% 3J7912 24 1338277 係本發明之「第1電晶體」之一例。此外，電容C33係本 發明之「第1電容」及「第2電容」之一例。以下，n通 道電晶體ΝΤ31至ΝΤ38係分別稱為電晶體ΝΤ31至ΝΤ38。 此外’第5段之移位暫存器電路部55係包含：對應於第1 段之移位暫存器電路部5丨的電晶體NT1至ΝΤ8的η通道電 曰曰體ΝΤ41至ΜΤ48 ;以及對應於電容C1至C4的電容匸41 至C44。其中，n通道電晶體NT44係本發明之「第4電晶 體」及「第5電晶體」之一例，n通道電晶體NT46係本發 ，，「第1電晶體」之一例。此外，電容c43係本發明之 第1電各」及「第2電容」之一例。以下，n通道電晶 體ΝΤ41至ΝΤ48係分別稱為電晶體ΝΤ41至ΝΤ48。 在此，在第1實施形態中，第4段之移位暫存器電路 部54之第1電路部54a係包含η通道電晶體ΝΤ39，用以 將輸出移位信號SR4的節點ND2的電位重置為負側電位 VBB。此外，第5段之移位暫存器電路部55之第丨電路部 55a係包含n通道電晶體NT49 ’用以將輸出移位信號邮 的節點ND2的電位重置為負側電位νββ。以下^通道電曰 體ΝΤ39及關係分別稱為重置電晶體及觸。日日 此外，對於重置電晶體咖的沒極係供應有正側電位 觸，同時，其源極係連接於為第4段之移位暫存器電路部 54之第i電路部54a之輸出節點的節點_。此外，於 置電晶體腿的閘極係連接有用以供應開始信號m的開 始信號線（STV)。纟中，開始信號STV係本發明之「預定的 驅動^號」之-例’開始信號線（STV)係本發明之「第1 317912 1338277 °動f。號線」之-例。藉此方式構成為··響應Η位準的開 始㈣STV而使重置電晶冑ΝΤ39導通時，經由重置電曰曰雕 ΝΤ39供應有正側電位ν卯’藉此使第^電路部5耗之 電位成為正側電位戰Η位準）。接著，構成為：由 二1電路部54a之節點_的電位成為正側電位咖(Η 位準）Βτ ’第2電路部54b的電晶體NT36為導通’因此， 經由電晶體NT36供應有負側電位彻，藉此將用以輸 位信號SR4的第2電路部灿之節點觀重置為負側電位夕 VBB 〇 此外，對於重置電晶體NT49的汲極係供應有正側電位 VDD’同時’其源極係連接於為第5段之移位暫存器電路部 55之第1電路部55a之輸出節點的節點卜此外，於重 置電晶體NT49的閘極係連接有用以供應開始信號STy 始信號線（STV)。藉此方式，在帛5段之移位暫存器電路部 55中’與上述帛4段之移位暫存器電路部54相同地，係 構成為：將用以輸出移位信號SR5的第2電路部5讥之節 點ND2重置為負側電位νββ。 此外，第2段之移位暫存器電路部52的電晶體ΝΤΐ2 及ΝΤ17、與第4段之移位暫存器電路部54的電晶體ΝΤ32 及ΝΤ37，係連接於時脈信號線（CKV2)。此外，第3段之移 位暫存器電路部53的電晶體NT22及NT27、與第5段之移 位暫存益電路部55的電晶體NT42及NT47，係連接於時脈 ^號線（GKV1)°亦即’時脈信號線（CKV1)與時脈信號線 (CKV2)係每隔1段交替連接。 317912 26 1338277 而且’在弟1貫施形態中，係將1條1條的致能信號 .線（ENB1)與致能信號線（ENB2)交替連接於第3段以後的移 -_位暫存器電路部53至55。其中，該致能信號線（ENB1)& ’ （ENB2)係本發明之「第2信號線」及「第3信號線」之一 例。構成為：經由該致能信號線（ENB1)，供應有在預定時 序將電位由L位準切換成η位準之致能信號（ENB1 )，同時， 經由致能信號線（ΕΝΒ2) ’供應有在與致能信號線ΕΝΒ1不同 的時序將電位由L位準切換成Η位準之致能信號ΕΝΒ2。而 ❿在第3段之移位暫存器電路部53及第5段之移位暫存器電 路部55中，係分別將致能信號線（ΕΝΜ)連接於電晶體町24 及ΝΤ44的汲極。此外，在第4段之移位暫存器電路部54 中，係將致能信號線（ΕΝΒ2)連接於電晶體ΝΤ34的汲極。 ’ 此外，掃描方向切換電路部60係包含η通道電晶體 ΝΤ51至ΝΤ60。以下，η通道電晶體ΝΤ51至町6〇係分別稱 為電晶體ΝΤ51至ΝΤ60。該電晶體ΝΤ51至ΝΤ6〇全部均係 鲁藉由由η型MOS電晶體構成的TFT所構成。 此外，電晶體NT51至NT55係以此順序將源極/汲極 的一方與源極/汲極的另一方相互連接。此外，於電晶體 NT5卜NT53 * NT55的間極係連接有掃描方向切換信號線 (fsv)，同時，於電晶體NT52及NT54的閘極係連接有反轉 知描方向切換彳5號線（XCSV)。亦即，於電晶體mg 1至NT55 的閘極係刀別父替連接有掃描方向切換信號線（⑽）及反 轉掃描方向切換信號線（XCSV)。 此外，電晶體NT56係連接於後述之電路部91的節點 317912 27 1338277 ND6。此外，電晶體NT57至NT60係以此順序將源極/沒極 的一方與源極/汲極的另一方相互連接。於電晶體NT56、 NT58及NT60的閘極係連接有反轉掃描方向切換信號線 ** (XCSV)，同時’於電晶體NT57及NT59的閘極係連接有掃 描方向切換信號線（CSV)。亦即，於電晶體NT56至NT60 的閘極，係分別交替連接有反轉掃描方向切換信號線（XCSV) 及掃描方向切換信號線（CSV)。 其中，當掃描方向為順向時，係以使掃描方向切換信 籲號CSV成為Η位準（VDD)的方式，且反轉掃描方向切換信號 XCSV成為L位準（VBB)的方式進行控制。因此，當掃描方 • 向為順向時，係以使電晶體ΝΤ51、ΝΤ53、ΝΤ55、ΝΤ57及 ： ΝΤ59呈導通狀態的方式，且電晶體ΝΤ52、ΝΤ54、ΝΤ56、ΝΤ58 、 及ΝΤ60呈不導通狀態的方式進行控制。此外，當掃描方向 為逆向時，係以使掃描方向切換信號CSV成為L位準 (VBB)、且反轉掃描方向切換信號KSV成為Η位準（VDD) 的方式進行控制。因此’當掃描方向為逆向時，係以使電 晶體ΝΤ51、ΝΤ53、ΝΤ55、ΝΤ57及ΝΤ59呈不導通狀態的方 式’且電晶體ΝΤ52、ΝΤ54、ΝΤ56、ΝΤ58及ΝΤ60呈導通狀 態的方式進行控制。 此外，第1段之移位暫存器電路部51的電晶體ΝΤ1 的閘極係連接於掃描方向切換電路部60之電晶體ΝΤ51的 源極/汲極的另一方（電晶體ΝΤ52的源極/汲極的一 方）’同時，第1段之移位暫存器電路部51的節點ND3係 連接於掃描方向切換電路部60之電晶體ΝΤ57之源極/汲 28 317912 1338277 極的一方。 - 此外，第2 #又之移位暫存器電路部52的電晶體NT 11 _的閘極係連接於掃描方向切換電路部6〇之電晶體Ντ57的 源極/汲極的另一方（電晶體ΝΤ58的源極/汲極的一 方）同時，第2 4又之移位暫存器電路部52的節點ND3係 連接於掃描方向切換電路部60之電晶體ΝΤ52之源極/汲 極的另一方（電晶體ΝΤ53的源極/汲極的一方）。 此外，第3 #又之移位暫存态電路部53的電晶體ντ2 1 _的閘極係連接於掃描方向切換電路部6G之電晶體_的 源極/汲極的另一方（電晶體NT54的源極/汲極的一 方）同日可，第3 #又之移位暫存器電路部53的節點ND3係 :連接於掃描方向切換電路部60之電晶體NT58之源極/汲 -極的另一方（電晶體NT59的源極/汲極的一方）。 此外，第4段之移位暫存器電路部54的電晶體ΝΠ1 勺閘極係連接於知描方向切換電路部6〇之電晶體NT。9的 鲁源極/汲極的另一方（電晶體NT6〇的源極/汲極的一 方）同蛉，第4段之移位暫存器電路部的節點ND3係 連接於掃描方向切換電路部60之電晶體NT54之源極/汲 極的另一方（電晶體NT55的源極/汲極的一方）。 此外，第5段之移位暫存器電路部55的電晶體nt4 1 的閘極係連接於掃描方向切換電路部6〇之電晶體MM的 源極^及極的另一方，同時，第5段之移位暫存器電路部 55的節點ND3係連接於掃描方向切換電路部6〇之電晶體 NT60之源極/汲極的另一方。 317912 29 1338277 將各段之移位暫存器電路部51至55與掃描方向切換 _電路部60連接成如上所述，冑此控制成：按照掃描方向， •;預疋奴之移位暫存器電路部的第1電路部，相對於掃杧 方向輸入前段的輸出信號（SRU至仰15)。但是，對於掃= 方向為順向時的前頭段的移位暫存器電路部51的第1電路 部51 a係輸入有開始信號STV。 “此外，輸入信號切換電路部70係包含：閘極連接於掃 榀方向切換信號線（(^¥)的n通道電晶體至财;以 f閘極連接於反轉掃描方向切換信號線（XCSV)的η通道電 曰曰體ΝΤ71至ΝΤ80。以下’ η通道電晶體ΝΤ61至町8〇係分 別稱為電晶體_至_。此外，構成輸入信號切換電刀 路部70的電晶體ΝΤ6ι至ΝΤ8〇全部均係藉由由η型m〇s 電晶體構成的TFT所構成。

此外，連接於掃描方向切換信號線（CSV)的n通道電晶 肢與連接於反轉掃描方向切換信號線^以^的η通道電晶 體係相對於各段的移位暫存器電路部51至55分別配置2 八體而σ，對應於第1段的移位暫存器電路部51，配 置有·閘極連接於掃描方向切換信號線（csv)的電 TOm以及閘極連接於反轉掃描方向切換信號線 ⑽的電晶體ινΠι及NT72。電晶體刪】及爪！的源 極/沒極的—方係連接於第1段的移位暫存器電路部51 的電晶體NT2的閘極。電晶體NT61的源極/及極的另一方 係連接於第2段的移位暫存器電路部52的節點_，同 7電b日ΜΤΉ的源極/沒極的另—方侍、連接於正側電位 317912 30 1338277 VDD。此外，電晶體町62及NT72的源極/汲極的一方係連 接於第1段的移位暫存n電路部51的電晶體NT7的間極。 電晶體NT62的源極/汲極的另一方係連接於供應有開始 信號STV之掃描方向切換電路部6〇的電晶體_的源極 /汲極的另一方（電晶體ΝΤ52的源極/汲極的一方）以及 2晶體ΝΤ1 @閘極’同時’電晶體m2的源極，汲極的另 -方係連接於第2段的移位暫存器電路部52的節點舰。 此外’對應於第2段的移位暫存器電路部52，配置有： 閘極連接於掃描方向切換信號線（c s v )的電晶體㈣3及 X及閘極連接於反轉掃描方向切換信號線（XCSV)的 -j體NT73及NT74。電晶體NT63及Nm的源極/沒極 ivl一連接於第2段的移位暫存器電路部52的電晶體 日曰體Ν τ 6 3的源極/沒極的另一方係連接 =3 &的移位暫存器電路部53的節點nd 3的源W的另—方係連接於^ 的節糊。此外，電晶體編及_的源 的電曰係連接於第2段的移位暫存器電路部52 方係S U 。電晶體ΝΤ64的源極a極的另一 時，電晶體NT74的源極/ 電路# 51的節點腦’同 移位暫存号電路邻心 一方係連接於第3段的 曰仔态電路部53的節點助2。 此外，對應於第3段的移位暫存 閘極連接於掃描方向切 - . NT66 · ri b 旎線（CSV)的電晶體NT65及 以及_連接於反轉掃描方“換信號線（腿）的 317912 31 電j體ΝΤ75及ΝΤ76。電晶體_及ΝΤ75的源極/沒極 Λ的方係連接於第3段的移位暫存器電路部53的電晶體 • NT22的閘極。電晶體NT65的源極/汲極的另一方係連接 •於第4段的移位暫存器電路部54的節點肋2，同時，電晶 體NT75的源極/ ；：及極的另一方係連接於第2段的移位暫存 器電路部52的節點觀。此外，電晶體Nm及N丁7β的源 極/汲極的-方係連接於第3段的移位暫存器電路部兕 的電晶體NT27的閘極。電晶體NT66的源極/沒極的另— 方係連接於帛2段的移位暫存器電路部52的節點繼，同 時，電晶體ΝΠ6的源極/汲極的另一方係連接於第4段的 移位暫存器電路部54的節點ND2。 : 此外，對應於第4段的移位暫存器電路部54，配置有： 、問極連接於掃描方向切換信號線（CSV)的電晶體耵67及 瞻；以及閘極連接於反轉掃描方向切換信號線^⑽的 電晶體NT77及NT78。電晶體_及NT77的源極/没極 鲁的一方係連接於第4段的移位暫存器電路部54的電晶體 N⑽的閘極。t晶體N τ 6 7的源極^及極的另_方係連接 於第5段的移位暫存器電路部巧的節點肋2，同時，電晶 體NT77的源極/及極的另一方係連接於第3段的移位暫: 器電路部53的節點ND2。此外，電晶體咖及_的源 極A及極的一方係連接於第4段的移位暫存器電路部54、 的電晶體NT37的間極。電晶體刪的源極/沒極的另一 方係連接於第3段的移位暫存器電路部53的節點·同 時，電晶體關的源極/汲極的另—方係連接於第5段的 3Ϊ79Ι2 32 1338277 和位暫存器電路部55的節點ND2。 • 此外，對應於第5段的移位暫存器電路部55，配置有： -問極連接於掃描方向切換信號線（CSV)的電晶體NT69及 70，以及閘極連接於反轉掃描方向切換信號線（XCSV)的 電^體町79及_。電晶體_及Nm的源極/沒極 的方係連接於第5段的移位暫存器電路部55的電晶體 職的閉極。電晶體卿的源極/汲極的另-方係連接 ;未圖示之帛6 &的移位暫存器電路部的節點舰，同時， =體NT79的源極/㈣的另—方係連接於第4段的移位 暫“電路部54的節點ND2。此外，電晶體Nm及麵 的源極/汲極的—方係連接於第5段的移 55的電晶侧的開極。電晶體ΝΠ。的源極/ = 二^連接於第4段的移位暫存器電路部54的節點咖， 體刪的源極/沒極的另—方係連接於未圖示 之第6&的移位暫存器電路部的節點繼。 丨藉由將構成輸入信號切換電路部7〇 _)構成如上料，當掃財向為順向 晶體，至㈣呈導通狀態，而且，電晶㈣τ;= 王不導通狀悲。此外，藉由將各段的移位暫存3電 至55與輸入信號切換電路部7〇 。 成：按照掃描方向，於預定段之移位' 而控制 電路部，相對於掃描方向輪人下—段^路^的第1 SR5)，而且，於預定段之移位暫存器電路夕部的第==1至 相對於掃描方向輸入前段的移位信號⑽ 317912 33 電路部51的第1電路部51a係輸入 對於初段的移位暫存器 有開始信號STV。 : 此外’ _合成電路部δ1至83係分別連接於假間極 ;:第1段的閘極線（Gatel)及第2段的閘極線 te其中，假閘極線（Dummy)係為未連接於設在顯示 。^之像素20(參照第】圖）的閑極線。此外，邏輯合成電 Μ1至83係分別構成為：將由所對應之預定段的移位 暫存器電路部輸出的移位信號與由該預定段之下一段的移 位暫存器電路部輸出的移位信號予以邏輯合成，而將移位 輸出信號輸出至各段的閘極線。此外，連接於假閘極線 :(D_y )的邏輯合成電路部8 Η系包含：η通道電晶體請1 至ΝΤ84，呈二極體連接之η通道電晶體;以及電容 • 其中，η通道電晶體關係本發明之「第2電晶體」 ^一例，η通道電晶體ΝΤ82係本發明之「第3電晶體」之 一例。以下，η通道電晶體ΝΤ81至ΝΤ85係分別稱為電晶 鲁體NTH至ΝΤ85。 此外，電晶體ΝΤ83至ΝΤ85係藉由電容C81而構成有 電位固定電路部81a。該電位固定電路部81a係當由邏輯 合成電路部81輸出L位準的移位輸出信號至假閘極線 (Dummy)時，為了固定該移位輸出信號的[位準的電位而 又此外構成邏輯合成電路部81的電晶體NT81至NT85 全=均係藉由由〇型M〇s電晶體構成的τπ所構成。此外， 電曰曰體NT81的汲極係連接於致能信號線（ENB)，同時，源 極係連接於電晶體NT82的汲極。此外，電晶體NT82的源 317912 34 1338277 極係連接於節點NM(假閘極線）。電晶體町81的閘極係連 -接=輸出有第2段之移位暫存器電路部52之移位信號SR2 •勺節ND2，同時，電晶體NT82的閘極係連接於輸出有第 之私位暫存态電路部53之移位信號的節點ND2。 此外，電晶體NT83的源極係連接於負侧電位VBB，同 時，'及極係連接於節點ND4(假閘極線）。該電晶體NT83的 閘極係連接於節點ND5。此外，電晶體NT84的源極係連接 於負側電位VBB，同時，汲極係連接於節點ND5。該電晶體 _ NT84的閘極係連接於節點ND4(假閘極線）。此外，電容c8i 的一方的電極係連接於負側電位Vbb，同時，另一方的電 •極係連接於節點ND5。此外，節點ND5係經由電晶體NT85 :而連接於反轉致能信號線（XENB)。 此外連接於苐1段之閘極線（G a f e 1)的邏輯合成電路 部8 2係具有與連接於假閘極線（Dummy)之邏輯合成電路部 81相同的電路構成。具體而言，連接於第丨段之閘極線 籲（Gatel)的邏輯合成電路部82係包含：對應於連接於假閘 極線（Dummy)之邏輯合成電路部81的電晶體NT81至NT85 及電容C81的η通道電晶體NT91至NT95及電容C91。其 中’η通道電晶體ΝΤ91係本發明之「第2電晶體」之一例， π通道電晶體ΝΤ92係本發明之「第3電晶體」之一例。以 下，η通道電晶體ΝΤ91至ΝΤ95係分別稱為電晶體财91至 ΝΤ95。此外，對應於連接於假閘極線（Dummy)之邏輯合成電 路部81之電位固定電路部81a的電位固·定電路部82a係由 電晶體NT93至NT95及電容C91所構成。 317912 35 1338277 其中’於連接於第1段之閘極線（Gate 1)的邏輯合成電 •路部82中’電晶體NT91的閘極係連接於輸出有第3段之 '移位暫存器電路部53之移位信號SR3的節點ND2，同時， Μ 電晶體ΝΤ92的閘極係連接於輸出有第4段之移位暫存器電 路部54之移位信號SR4的節點ND2。此外，節點ND5係經 由電晶體ΝΤ95而連接於反轉致能信號線（ΧΕΝΒ)。 此外連接於苐2段之閘極線（g a t e 2)的邏輯合成電路 部83係具有與連接於假閘極線（Dummy)之邏輯合成電路部 • 81相同的電路構成。具體而言，連接於第2段之閘極線 (Gate2)的邏輯合成電路部83係包含：對應於連接於假閘 極線（Dummy)之邏輯合成電路部81的電晶體NT81至NT85 -及電容C81的η通道電晶體NT101至NT105及電容C101。 .其中，η通道電晶體ΝΤ10〗係本發明之「第2電晶體」之 一例，η通道電晶體ΝΤ102係本發明之「第3電晶體」之 一例。以下，π通道電晶體ΝΤ1〇1至ΝΤ1〇5係分別稱為電 #晶體moi至ntig5。此外，對應於連接於假閘極線（Dum町） 之邏輯合成電路部81之電位固定電路部81a的電位固定電 路部83a係由電晶體NT1 〇3至NT j 〇5及電容π 〇〗所構成。 其中，於連接於第2段之閘極線（Gate2)的邏輯合成電 路部们中’電晶體NT101的閘極係連接於輸出有第4段之 移位暫存器電路部54之移位信號SR4的節點ND2，同時， 電晶體NT1 02的間極係連接於輸出有第5段之移位暫存器 電路部55之移位信號SR5的節點_。此外，節點廳係 、·坚由電晶體m 0 5而連接於反轉致能信號線（χ Ε Ν β)。 317912 36 1338277 此外’電路部91係包含·· η通道電晶體NTl 11至 NT113 ;呈二極體連接之^通道電晶體NT114 ;以及電容 C111。以下’ η通道電晶體NT111至NT114係分別稱為電 晶體ΝΤ111至ΝΤ114。構成電路部91的電晶體ΝΤ111至 ΝΤ114全部均係藉由由η型M〇s電晶體構成的TFT所構成。 接著，電晶體NT111的汲極係連接於致能信號線 (ENB)，同時，源極係連接於節點ND6。該電晶體NTH〗的 閘極係連接於第2段之移位暫存器電路部52的節點ND2。 ►電晶體NT112的源極係連接於負側電位νββ，同時，汲極 係連接於節點ND6。該電晶體ΝΤ112的閘極係連接於節點 ND7。電晶體NT1丨3的源極係連接於負側電位仰β，同時， 汲極係連接於節點ND7。該電晶體ΝΤη3的間極係連接於 節點咖。電容C⑴的一方的電極係連接於負側電位卿， 另一方的電極係連接於節點浙。此外，節點刪 ^連接於掃描方向切換電路部6〇之電晶體阳6的源極/ > ^的另-方。此外’節點ND7係經由電晶體灯】Μ而連 得於反轉致能信號線（ΧΕΝΒ)。 接著’參照第1圖至第3圖，第 顯干挞班口 就弟1貫把形態之液晶 ，員不裝置的V驅動器的動作加以說明。 輪出圖中的順向，就時序發生移位的移位 形)力=月出/各段之閑極線的情形（順向掃描㈣ 位VBB供應至ν驅動哭5 部之各奴的和位暫存器電路 然後，當為順向掃描時，將捂 t抑描方向切換信號csv保 317912 37 1338277 持在、H位準’同時，將反轉掃描方向切換信號XCSV保持在 、L位準。藉此方式，當進行順向掃描時，將掃描方向切換 η ^號CSV輸入至閘極的電晶體ΝΤ51、ΝΤ53、ΝΤ55、ΝΤ57、 NT59及NT61至NT70保持在導通狀態。此外，將反轉掃描 方向切換信號輸入至閘極的電晶體NT52、NT54、 NT56、町58、NT60及NT71至NT80保持在不導通狀態。然 後，在初始狀態下，各段之移位暫存器電路部51至55的 郎點ND1至ND3的電位係形成正側電位vdd與負側電位VBB 之間的不穩定電位。藉此方式，在初始狀態下，由各段之 移位暫存器電路部51至55輸出的移位信號SR1至SR5與 輸出信號SRI 1至SR1 5係形成正側電位VDD與負側電位VBB '之間的不穩定電位。在該狀態下，如第3圖所示，使開始 •信號STV上升至Η位準。 藉此方式’在第1實施形態中，係將Η位準的開始信 號STV輸入至第4段之移位暫存器電路部54之第1電路部 54a的重置電晶體ΝΤ39的閘極。因此，由於重置電晶體ΝΤ39 為導通，因此，經由重置電晶體NT39而將正側電位VDD 供應至第4段之移位暫存器電路部54之第1電路部54a 的節點ND1。藉此方式’在初始狀態下，為正側電位VDD 與負側電位VBB之間的不穩定電位的第1電路部54a的節 點ND1的電位係被重置為正側電位vdd(位準）^因此，分 別對於連接於第1電路部54a的節點ND1的第2電路部54b 的電晶體NT36及NT35的閘極施加正側電位vdd(h位準）。 藉此方式，由於電晶體NT36及NT35為導通，因此經由電 317912 38 1338277 晶體NT36及NT35而公幻丨從a v 刀別將負側電位VBB供應至第4段之 移位暫存器電路部54的節點仙2及肋3。 目此’^在？刀始狀態下’為正側電位彻與負側電位彻 之間的不穩疋電位的第4段之移位暫存器電路部54的節點 ND2及ND3的電位，係在開始信號STy^ h位準㈣^ 被重置為負側電位。藉此方式，分別由第4段之移位 暫存器電路部54的節點ND2及觸輸出的移位信號測 及輸出信號SR14係共同被重置為負側電位權α位準）。 、然後，由於L位準的移位信號SR4係被輸入至邏輯合 成電路部82之電晶體NT92的閉極以及邏輯合成電路部83 之電晶體NT101的閘極，因此，該等電晶體聽及n⑽ 係固疋在不‘通狀悲、。此外，L位準的移位信號測係經 由輸入信號切換電路部7〇呈導通狀態的電晶體祕，而 被輸入至第3段之移位暫存器電路部53之電晶體财22 閘極。藉此方式，第3段之移位暫存器電路部53之電晶體 ΝΤ22係岐在不導通狀態。此外，[位準的移位信號咖 係經由輸入信號切換電路部70呈導通狀態的電晶體 ΝΤ70,而被輸入至第5段之移位暫存器電路部“之電晶體 ΝΤ47的閘極。藉此方式5段之移位暫存器電路部π 之電晶體ΝΤ47係固定在不導通狀態。 此外，由第4段之移位暫存器電路部54的節點ND3 輸出的L位準的輸出信號SR14係經由掃描方向切換電路部 呈導通狀態的電晶體NT55,而被輸入至第5段之移位暫 存器電路部55之電晶體NT41的閘極。藉此方式，第5段 317912 39 1338277 =移位暫存器電路部55之電晶體咖係固定在 狀 悲。 • ίί位第5段之移位暫存器電路部55中，係藉由將 Η位準的開始信號STV輸人至第丨電路部…之重 體NT49的閘極，而盥上述第 〇上述弟4奴之移位暫存器電路部54 相同地，將節點_的電位重置為正側電位_位準）， 同夺將即點卵2及腦3的電位重置為負側電位位 準）。由此’分別由第5段之移位暫存器電路部55的節點 I腿及m輪出的移位信號SR5及輸出信號SR15亦

為負側電位VBB(L位準）。献後，兮T ^…、後該L位準的移位信號SR5 輸入至邏輯合成電路部83之電晶體NT102的閘極以及 =^邏輯_合成電路部83之電晶體_的邏輯合成電路 _ 又之邏輯合成電路部的η通道電晶體的間極。 錯此方式’該等電晶體係固定在不導通狀態。此外，L位 準的移位f。號SR5係經由輸入信號切換電路部呈導通狀 :的：晶體瞻’而被輸入至第4段之移位暫存器電路部 電晶體NT32的閘極。藉此方式，電晶體NT32係固定 在不導通狀態。 结如上所述，在開始信號STV成為η位準的„，係於 々4 U後的所有移位暫存器電路部中，將節點剛的電 位與節點舰的電位_次重置為正側電位彻 ，電位。然後’由此’分別由第4段以後的移位暫存 器電路部輸出的移位作跋十μ 藉此方==被重置為負惻電位 將该L位準的移位信號及輸出信 317912 40 1338277 =輪入極的各段的移位暫存器電路部的電晶體與進行 D σ成電路部之邏輯合成的電晶體係固定在不導 通狀態。 匕h Η位準的開始信號S7T係經由掃描方向切換電 路部60呈導通狀離的雷曰 、 心、白〕冤日日體NT51，而被輸入至第}段之 移位暫存器電路部51之電晶體NT1的閘極。因此，電曰體 们係呈導通狀態。之後，輸入至電晶體财2之汲極的曰曰時 脈L 5虎CKV1係上升至Η位準。

此時，經由呈導通狀態的電晶體ΝΤ61，將由第2段之 移位暫存益電路部52輸出的移位信1 SR2輸入至第！段之 移位暫存器電路部51之電晶體NT2的閘極。其中，此時輸 入至電晶體NT2的閘極的移位信號SR2雖為正側電位· 與負側電位VBB之間的不穩定電位，但為可使電晶體n丁2 不導通的電位。藉此方式，t晶體NT2係呈不導通狀態。 此外，由於第1段之移位暫存器電路部51之電晶體 NT1呈導通狀態、電晶體NT2呈不導通狀態，因此，經由 電晶體NT1由負側電位彻供應L位準的電位，藉此使節 點ND1的電位下降至L位準。藉此方式，閘極連接於第} 段之移位暫存器電路部51之節點ND1的電晶體nt5及财6 呈不導通狀態。此外，H位準的開始信號STV係經由呈導 通狀態的電晶體NT51及NT62,而被輸入至第丨段之移位 暫存器電路部51之電晶體NT7的閘極。藉此方式，電晶體 NT7係呈導通狀態。然後，輸入至電晶體Νπ之汲極的時 脈信號CKV1的電位係上升至η位準。 317912 41 1338277 此時，即使電晶體NT7呈導通狀態，由於電晶體NT6 王‘通狀態，因此貫通電流並不會經由電晶體Ντ7、 及财6而在時脈信號線（CKV1)與負側電位VBB之間流通。 此外，藉由經由電晶體NT7與呈二極體連接的電晶體NT8 輸入Η位準之時脈信號CKV1，使第丨段之移位暫存器電路 部Η的節‘點ND2的電位上升至。藉此方式，電晶體 NT4係王導通狀態。然後，將H位準^的電位由正側電 位VDD經由電晶體NT4供應至節點ND3。 。此時，即使電晶體NT4呈導通狀態，由於電晶體NT5 主導通狀恕，因此貫通電流並不會經由電晶體NT4及N丁5 而在正側電位VDD與負側電位νΒβ之間流通。然後，將Η 位準（VDD)的電位由正側電位VDD經由電晶體町4供應至節 點肋3，藉此使第！段之移位暫存器電路部51的節點ν⑽ 的電位上升至V D D側。此時，俾為藉由電容c 3來維持電晶 體NT4的閘極-源極間電壓1 i段之移位暫存器電路部 51的節點ND2的電位係伴隨著節點ND3的電位的上升而°啟 動（boot)而藉此上升。藉此方式，節點ND2的電位係上升 至比VDD還面電晶豸NT4的臨限值電璧)以上的預定電 壓^)份的電位。結果由^段之移位暫存器電路部^ 勺玲點ND2 ’輸出具有卿+Vt以上的電位（叩㈣^ )的η 位準的移位信號如。此外’同時由第】段之移位暫存器 電路部51的節點ND3’輸出Η位準（VDD)的輸出信號SRU。 然後，第1段之移位暫存器電路部51的fH4^(VDD) 的輪出信號sim係經由呈導通狀態的電晶體咖而被輸 317912 42 1338277 入至第2段之移位暫存器電路部52的電晶體NTl 1的閘 •極。藉此方式’電晶體NT11係呈導通狀態。然後，第1 ,段之移位暫存器電路部51的Η位準（VDD+V α )的移位信號 SR1係被輸入至呈導通狀態的電晶體ΝΤ64的汲極。此時， 電晶體ΝΤ64的閘極電壓係與掃描方向切換信號csv的電位 (VDD)相等，因此’連接於電晶體NT64之源極的電晶體NT17 的閘極電壓係被充電至（VDD-Vt)。藉此方式，電晶體NT17 係呈導通狀態。 .此外’經由呈導通狀態的電晶體NT63，將由第3段之 矛夕位暫存器電路部53的節點ND2輸出的移位信號SR3輸入 至第2段之移位暫存器電路部52的電晶體NT12的閘極。 -其中，此時輸入至電晶體NT12的閘極的移位信號SR3雖為 -正侧電位VDD與負側電位VBB之間的不穩定電位，但為可 使電晶體NT12不導通的電位。藉此方式，電晶體咖係 呈不導通狀態。 '

之後’輸入至第2段之移位暫存器電路部52的電晶體 NT17的汲極的時脈信號CKV2的電位係由L位準（幻上$ 至Η位準（VDD)。藉此方式，在電晶體Ντη中，藉由電容 C14的功能，一面保持閘極—源極間電麼，—面使閘極電位 由VDD - Vt上升與m的電位差份。因此，第2段之移 位暫存器電路部52的節點賺的電位係上升至H位準（ 的電位’而非降低電晶體Nm之臨限值電麼⑽份。之 :，’ '上述之第1段之移位暫存器電路部51的動作相同 由第2 &之私位暫存器電路部52的節點购2，輸出具 317912 43 1338277 有VDIHVt以上的電位}]位準的移位俨號 ‘邡2。料，同時由第2段之移位暫存器電路^^節點 • ·腳3，輸出Η位準（VD]))的輸出信號紐12。 • 然後’第2段之移位暫存器電路部52的Η位準（VDD+v "^卿+Vt)的移位信號SR2，係被輸入至連接於假開極線 之邈輯合成電路部81之電晶體町81的閘極。此外，Η位 準（職Va >VDD+Vt)的移位信號SR2係被輸入至藉由將 VDD之掃描方向切換信號csv輸入至閘極而呈導通的0 •體NT61及NT66的汲極。藉此方式，電晶體_及町6曰曰6 的源極電位係成為（,)，因此對於第！段之移位暫存 器電路部51之電晶體NT2的閘極與第3段之移位暫存器電 ’路部53之電晶體NT27的閘極係輸入有（VDD-Vt)的電位°。 .此外’ Η位準（VDD)的輸出信號㈣係經由呈導通狀態的 電晶體NT53而被輪入至第3段之移位暫存器電路部μ 電晶體ΝΤ21的閘極。 • 然後，連接於假閘極線之邏輯合成電路部81之電晶體 ΝΤ81係藉由將η位準（VDD+Va)的移位信號肥輸入至閘 極’而呈導通狀態。此時，電晶體NT83係保持在導通狀熊， 因此’經由電晶體NT83而將負側電位νβΒ供應至節點〜 。此外，此時’對於電晶體NT82的閘極係由第3段之 移位暫存器電路部5 3的節點N D 2輸入有正側電位·與負 侧電位VBB之間的不穩定電位的移位信號SR3。藉此方式， 電b曰體NT82係有形成意料之外之導通狀態的情形。 當電晶體NT82形成意料之外之導通狀態時，係藉由經 317912 44 1338277 由電晶體NT81及NT82所供應的致能信號ENB，使節點ND4 *的電位上升至比VBB還高的電位。藉此方式，會有由邏輯

,5成電路部81的節點卵4 ’在意料之外的時序將電位比VBB 退南的移位輸出信號Dummy輸出至假閘極線的情形。其 中，即使如上所述在意料之外的時序將電位比νββ還高的 移位輸出信號Dummy輸出至假閘極線，由於假閘極線並未 連接於像素20(參照第1圖），因此幾乎不會對於影像顯示 造成影響。 1 此外，由電晶體NT61將（VDD-Vt)的電位輸入至閘極， 藉此使第1 #又之移位暫存器電路部51之電晶體nt2呈導通 狀態。然後輸入至電晶體NT2及NT7之汲極的時脈信號 CKV1的電位係降低至匕位準。此時，第"史之移位暫存器 電路部51的節點_的電位係保持在L位準。藉此方式， 第1段之移位暫存器電路部51的電晶體nt5及町6係保持 在不導通狀態。

此外，由於時脈信號CKV1降低至L位準，電晶體ντ8 的問極電壓係降低至L位準，因此，電晶體謂係呈不導 通狀態。藉此方式’由於第丨段之移位暫存器電路部5ι 的節點ND2的電位係保持在H位準（觸+v 〇 )，因此，由第 1段之移位暫存器電路部51持續輸出Η位準（卿+⑷的 移位信號SR卜此外’藉由將第！段之移位暫存器電路部 的電耗持在仏待謝⑷，使電晶體 NT4保持在V通狀態，因此’由第1段之移位暫存哭電路 部5Ϊ之節點晴續輸出H位準(_的輪出信號洲。 317912 45 1338277 此外’由電晶體NT6 6將（VDD-Vt)的電位輸入至開極， .藉此使第3段之移位暫存器電路部53之電晶體NT27呈導 、通狀態。此外，電晶體NT21係藉由將η位準（VDD)的輪出 信號SR12輸入至閘極而呈導通狀態。此時，第3段之移位 暫存器電路部53之電晶體NT22係固定在不導通^態广然 後，由於電晶體NT21導通而經由電晶體NT21供應有負側 電位VBB’藉此使第3段之移位暫存器電路部53的^節點Νβι 的電位係固定在負側電位VBB(L位準）。藉此方式，電曰體 ► NT25及NT26係呈不導通狀態。 曰曰

此時，由於由時脈信號線（CKV1)經由呈導通狀態的 晶體NT27供應至電晶體關之f祕的時脈信號咖係由 下降至L位準(_，因此，電晶體職係呈 的。藉此方式’第3段之移位暫存器電路部53 的電位係保持在正側電位與負側電位㈣ 之=不穩定電位。因此，由第3段之移位暫存 間的不穩定電位的位:Γ負側電位νββ之 之移位暫存哭電二:二R3。此外’此時，使第3段 位_與負： = ;R郎點_的㈣ 之移位暫存哭電路::的不穩定電位，藉此由第3段 與負側電位it;::;㈣咖’嶋 然徭 ·不穩疋電位的輸出信號SR13。 式，第1段之VltSTV的電位係下降至L位準。藉此方 通狀態。因I t器電路部51的電晶體阳係呈不導 弟1奴之移位暫存器電路部51的節點ND1 317912 46 1338277 的電位係保持在L位準，闵+ η Λ ,^ . 料因此’電晶體NT5及NT6係保持 付進¥通狀'⑮°此外’由於開始信號STV的電位下降至L =，開始信號STV經由電晶體NT51及_而被輸入至 閑極的電晶體NT7亦呈不導通狀態β#此方式，第i段之 移位暫存器電路部51的節點肋2的電位係保持“位準 (VDD+V㈨’同時’節點則的電位係保持在h位準（彻）。 匕由帛1 &之移位暫存器電路部51持續輸出Η位準 (VDD+Va)的移位信號SR1與Η位準(则的輸出信號 SR 11。 ^此外’由於下降至L位準的開始信號挪亦輸入至與 第4段之移位暫存器電路部54的重置電晶體财39、第5、 ，之移位暫存器電路部55的重置電晶體ΝΤ49及未圖示之 第6 又以後的私位暫存器電路部的上述重置電晶體㈣9 及ΝΤ49㈣應@ η通道電晶體的問極，因此該等電晶體係 ★ 呈導通。藉此方式’於第4段以後的移位暫存器電路部中， 節點ND1係一面保持H位準的電位，一面 (floating)狀態，同時，節點ND2及難3的電位係保持在 L位準。因此’由第4段以後的移位暫存器電路部的節點 ’輸出的移位信號與由節點觸輪出的輸出信號係一同 保持在L位準。

之後’輸入至第3段之移位暫存器電路部53的電晶體 财27的汲極的時脈信號CKV1係上升至H位準。藉此方式， 由於第3段之移位暫存器電路部53的節點ND2的電位係上 升至Η位準（VDD) ’因此移位信號SR3的電位係上升至H 317912 47 1338277 位^此外’閘極連接於第3段之移位暫存器電路部Μ 的即點ND2的電晶體NT24係呈導通狀態。此時，由於將l 位準的致能信號刪供應至電晶體Nm的沒極，因此電 晶體NT24的源極電位(節點贈的電位)係保持在l位準。 、之後，在第1實施形態中，致能信號ENBl的電位由[ 位準上升至Η位準。藉此方式，由於第3段之移位暫存器 電路部53的節，點ND3的電位上升至Η位準（_，因此輸 出信號SR13的電位亦上升至Η位準（VDD)。其中，此時， 為了藉由電容C23來維持電晶體ΝΤ24的閘極_源極間電 壓，第3段之移位暫存器電路部53的節點ND2的電位係伴 隨著節點ND3的電位的上升而啟動（b〇〇t)，而藉此由VDJ) 更加上升。藉此方式’第3段之移位暫存器電路部53的節 點ND2的電位係上升至比VDD還高臨限值電壓（v〇以上的 預定電壓（V/3 )份的電位（VDD+Vy3 >VDD+Vt)。其中，此時 的節點ND2的電位（VDD+V万）係為比上述之第j段之移位暫 存态電路部51及第2段之移位暫存器電路部52中之上升 後的節點ND2的電位（VDD+Va)還要更高的電位。接著，由 第3段之移位暫存器電路部53的節點ND2輸出具有VDD+Vt 以上的電位（VDD+V々）的Η位準的移位信號SR3。 接著’ Η位準（VDD+V0 > VDD+Vt)的移位信號SR3係被 輸入至連接於假閘極線之邏輯合成電路部81的電晶體 NT82的閘極及連接於第1段之閘極線的邏輯合成電路部82 的電晶體NT91的閘極。而且，η位準（VDD+VyS > VDD+Vt) 的移位信號SR3係被輸入至呈導通狀態的電晶體NT63的汲 48 317912 ^38277 極，同時，被輸入至呈導通狀態的電晶體NT68的汲極。此 卜_ Η位準（VDD)的輸出信號sr 13係經由呈導通狀態的電 晶體ΝΤ59而被輸入至第4段之移位暫存器電路部^的電 晶體ΝΤ31的閘極。

此％，在第1實施形態中，於連接於假閘極線之邏輯 合成電路部81中，分別輸入至電晶體ΝΤ81及ΝΤ82的閘極 的移位信號SR2與移位信號SR3雙方均成為η位準，因此， 電晶體ΝΤ81及電晶體Nm雙方均呈導通狀態。藉此方式， 由致能信號線（ΕΝΒ)經由電晶體ΝΤ81及ΝΤ82將致能信號 ΕΝΒ供應至節點親。該致能信號㈣係在移位信號測 及即2雙方均㈣位準的時間點為匕位準，在其稍微之後 的期間後’電位即由L位準切換至H位準。藉此方式，由 於連接於㈣極線之邏輯合成電路部8]之節點_的電位 由L位準上升至H位準，因此，由邏輯合成電路部η將η =的移位輪出信號如卿輸出至假問極線。亦即，在致 能信號ΕΝΒ為L位準的期間，移位輸出信號―的電位 2強制性地保持在第2電位’同時，隨著致能信號刪 的電位由L位準上升至H位準，而上升至h位準。 其>中’此％ ’隨著連接於假間極線之邏輯合成電路部 1之郎點_的電位（移位輸出信㈣刪y的電位）上升至 1位準，閘極連接於節點ND4的電晶體嶋係呈導通狀 式，由於經由電晶體職由負側電位將L 位準的電位供應至電晶許 係呈不體NT83的閘極，因此，電晶體NT83 、 、狀怎。因此，在電晶體NT81及NT82雙方均呈 317912 49 1338277 導通狀態的情形時，電晶體NT83亦呈不導通狀態，因此， ， 可抑制貫通電流經由電晶體NT81、NT82及NT83，而在致 \ 能信號線（ENB)與負側電位vbb之間流通。 此外’在第1實施形態中，對於電晶體NT81及NT82 的閘極分別輸入有比VDD還高臨限值電壓（vt)以上的預定 電壓（Vo:或V冷）份的電位（VDD+Va或VDD+V石）的H位準的 移位信號SR2及SR3。藉此方式，當將具有VDD的電位的H 位準的致能信號ENB供應至電晶體NT81的汲極時，可抑制 在連接於假閘極線之邏輯合成電路部81之節點ND4所出現 的電位，由VDD下降電晶體NT81及NT82之臨限值電壓（vt) 份。因此，可抑制由邏輯合成電路部81輸出至假閘極線的 移位輸出信號Dummy的電位由Η位準下降。 此外，在連接於第丨段之閘極線的邏輯合成電路部Μ 中’藉由將第3段之移位暫存器電路部53的H位準（VDD+V 厶）的移位信號SR3輸入至電晶體NT91的閘極，而使電晶 • = NT91呈導通。此時’由於電晶體m2固定在不導通狀 態，因此，並不會由致能信號線（ENB)經由電晶體NT91及 NT92將致能信號ENB供應至節點體4。 其中’在該時間點之前的反轉致能信號XENB為Η位準 的：間’：極連接於反轉致能信號線(}(腿)的電晶體町朽 呈V通II此方式’經由電晶體ΝΤ95而將η位準 能信號ΧΕΝΒ #鹿s、s β人〇、+ a 仏應至邏軻合成電路部82的節點ND5。因此， 閘極連接於節點ND5的電晶體Nm呈導通，同時 C91充電。藉此方式， 、由冤日日肢NT93而將負側電位 317912 50 1338277 位準）供應至邏輯合成電路部82的節點ND4。因此，由邏 .輯合成電路部82將L位準的移位輸出信號Gatel輸出至第 ’ · 1段的閘極線。其申，此時，由於邏輯合成電路部82的節 點ND4的電位成為L位準，而使閘極連接於該節點助4的 電晶體NT94呈不導通狀態。藉此方式，邏輯合成電路部 82的節點ND5的電位係保持在η位準。 然後，當反轉致能信號ΧΕΝβ的電位由η位準切換至[ 位準時，電晶體ΝΤ95係呈不導通，因此L位準的反轉致能 籲信號XENB並不會經由電晶體NT95而供應至節點ND5。藉 此方式，電晶體NT93係保持在導通狀態，因此，經由電晶 體NT93 ’持續供應負側電位觸至節點_。因此，除了 ··反轉致能信號1£邶為11位準的期間之外，在反轉致能信號 '奵°為L位準的期間亦由邏輯合成電路部82的節點ND4" 輸出L位準的移位輸出信號如^至第！段的間極線。 此外’ Η位準（VDD+V/5 >VDD+Vt)的移位信號SR3係被 #，入至藉由將VDD的掃描方向切換信號csv輸入至閘極而 壬導通的電晶體NT63的沒極，藉此使電晶體财63的源極 電位成為（VDD-Vt)。藉此方式，對於第2段之移位暫存器 電路4 52的電晶體NT12的閘極係輸入有（v⑽_Vt)的電 因此f曰曰體NT1 2呈導通狀態。此時，時脈信號CKV2 、電位，為L位準。藉此方式’第2段之移位暫存器電路部 的即點ND1的電位係保持在L位準，因此，電晶體5 NT1 6係保持在不導通狀態。此外，此時，電晶體阳8 的問極電位係藉由時脈信號⑽而成為L位準，因此，電 317912 51 1338277 晶體NT18係呈不導通。因此，節點仙2的電位係 ，位準⑽!)心）。藉此方式，由第2段之移位暫存器電路部 ' 52持續輸出Η位準（VDD+Va)的移位信號SR2。此外，將電 ‘曰曰曰NT15保持在不導通狀態，藉此將g 2段之移位暫存器 電路部52的節點ND3的電位保持在H位準（VDD)。藉此方 式’由第2段之移位暫存器電路部52持續輸出仏準（_ 的輸出信號SR12。 此外，在第1段之移位暫存器電路部51中，由將Η ♦位準⑽嶋）的移位信號SR2輸入至沒極的電晶體 NT6卜持續將（VDD_Vt)的電位輸入至閑極，藉此使電晶體 NT2保持在導通狀態。在該狀態下，時脈信號⑽1由^位 準（VBB)上升至Η位準（VDD)，因此，使電日3日體㈣的源極 -電位上升。此時，在電晶體ΝΤ2中，藉由電容以而一面保 持閉極-源極間電壓，一面使閉極電位由⑽_ν〇上升· DD的電位差知。藉此方式’第！段之移位暫存器電路 •广51的節點N D1的電位（電晶體N T2的源極電位〕係上升至 位準（VDD)的電位’而非降低電晶體謂的臨限值電壓⑽ 份。 …、後由於第1段之移位暫存器電路部51的節點ND1 Β 士電位上升至Η位準’ t晶體NTS*㈣呈導通狀態。此 ^由於電晶體NT7為不導通狀態，因此，經由電晶體NT6 = 供應L位準的電位，藉此使第u之移位 式，子路。P 51的節‘點ND2的電位下降至L位準。藉此方 工，丨段之移位暫存器電路部51輸出的移位信號SR1 317912 52 338277 的電位係下降至L位準。此外， 即點ND2的電位下降 L位準’電晶體NT4係呈不導通狀態。藉此方式，婉由 電晶體NT5由負側電位種供應L位準的電位，藉此使第 段之移位暫存器電路部51的節點_的電位下降至“立 ^因此’由第i段之移位暫存器電路部51輸出的輸出信 的電位係下降至l位準。此外，在第i段之移位暫 存為電路部51的節點ND1的電位上升至H位準時，使電容 ci充電。藉此方式，接著在電晶體NT1呈導通狀態，且經 a由電晶體NT1㈣側電位觸供應L位準的電位為止，使 =ND1的電位保持在w準。目此，接著在電晶體们 呈導通狀態為止，使電晶體NT5及NT6保持在導通狀態， 因此，#夕位仏號SR 1及輸出信號SR 11的電位係保持在l 位準。 、

然後，致能信號ENB的電位由Η位準下降至L位準。 藉此方式，在連接於假閘極線的邏輯合成電路部81中，藉 ‘由經由電晶體NT81及NT82供應L位準的電位，而使節點 ND4的電位下降至L位準。因此，由邏輯合成電路部81輸 出至假閘極線的移位輸出信號Dummy的電位係下降至l位 準。此外’在致能信號ENB由η位準下降至l位準的同時， 反轉致能信號ΧΕΝΒ由L位準上升至Η位準。藉此方式，η 位準的反轉致能信號χΕΝΒ係經由連接於假閘極線之邏輯 合成電路部81的呈二極體連接的電晶體ΝΤ85，而被輸入 至電晶體ΝΤ83的閘極。藉此方式，電晶體ΝΤ83係呈導通 狀％。因此’藉由經由電晶體ΝΤ83由負側電位VBB供應L 53 317912 1338277 位準的電位’使連接於假閘極線之邏輯合成電路部81的節 點ND4的電位固定在L位準。藉此方式，由邏輯合成電路 4 81輸出至假閘極線的移位輸出信號的電位係固定 在L位準。

此外，在Η位準的反轉致能信號χΕ被輸入至電晶體 ΝΤ83的閘極時，使電容C81充電。藉此方式，接著，在電 晶體NT84呈導通狀態而由負側電位VBB經由電晶體NT84 供應L位準的電位為止，節點獅的電位(電晶體㈣3的 閉極電位）係保持在Η位準。因此，接著在電晶體鬧*呈 導通狀態為止，電晶體許83係保持在導通狀態，因此，由 邏輯合成電路部81輸出至假閘極線的移位輸出信號— 的電位係在固定在L位準的狀態下予以保持。 匕外由於日丁脈#號CKV2上升至Η位準，於第2段之 移位暫存器電路部52中，經由呈導通狀態的電晶體ντι2 而將Η位準的時脈信號CKV2供應至節點ND1。藉此方式， ，極連接於節點ND1的電晶體NT15及NT16係呈導通狀 心因此，經由電晶體NT16而由負側電位νβΒ供應乙位 的^位至即點ND2。藉此方式，纟第2段之移位暫心存器電 路部52的節點ND2輸出的移位信號SR2的電位係下降至[ =此外，由於節點_ 了降至L位準，而使電晶體NT14 精此方式’藉由經由電晶體NT15而由負側電位 ；二應位準的電位，而使節點ND3的電位下降至L·位 方式’由第2段之移位暫存器電路部52的節點 别出的輪出信號SR12的電位係下降至L位準。 317912 54 1338277 二夕，在第4段之移位暫存器電路部54甲，由將η ‘位準（DD+V幻的移位信號咖輸入至汲極的電晶體 N 丁 68將（VDD-Vt)的電位輪入至電晶體财37的閘極。此 外’將H位準（_的輸出信號SR13輸入至電晶體NT31 =極^外，電晶體NT32係固定在不導通㈣。在該狀 悲下’在輸入至電晶體Nm的汲極的時脈信號㈣的電 位上升至Η位準⑽）之後，輸入至電晶體顚的沒極的 f能信號_的電位由L位準⑽）上升至Η位準⑽）。 藉此方式’與上述之第3段之移位暫存器電路部Μ的動作 相同地，由第4段之移位暫存器電路部54輸出具有驗η 以上之電位（難⑷之Μ準的移位信號測與Η位準 (VDD)的輸出信號SR14。 ’、、、後’在連接於第1段之假閘極線的邏輯合成電路部 82中’將Η位準（VDD+V幻的移位信號聊輸入至電晶體 ㈣1的開極，同時，將H_(VDD+V/5)的移位信號咖 輸入至電晶體Π92的閘極。藉此方式’由於電晶體.91 與電晶體ΝΤ92雙方均呈導通狀態，因此，由致能信號線經 由電晶體請1及ΜΤ92而將致能信號簡供應至節點綱。 在由於移位信號SR3及SR4雙方均成為仏準而使電晶體 _及刚2雙方均呈導通狀態的時間點，該致能信號刪 係為L位準’在其稍微之後的期間後，電位即由l位準切 ，至Η位準。藉此方式’由於連接於第i段之假閉極線之 遴輯合成電路部82之節點ND4的電位上升至H位準，因 此，由邏輯合成電路部82將H位準的移位輸出信號 317912 55 輪出至第1段的閘極線。 亦即，在致能信號ΕΝβ為L位 號Ga⑷的電位係被強制性地位二輸二： 上致=:的電位_上升"二:二: 升Η位準。因此，致能信號£_為[位 合成電路部81輪出至假閘極線的 二由：輯 強制性地保持h位準，因而抑制移 Η位準下降至以準的時序與移位輸出==由 準上升至Η位準的時序相重疊的情形。==由位 由於移位輸出信號D_y由Η ^ 中制 移位輸出信_由,位準上==?序與 而產生雜訊的情形。 π子垔且 進行。'此外路部54及55中依序 相同的動作，係於輯合成電路部81 y、：連接於苐1 ^又以後的假間搞綠沾、思雜人 ;1::82 及 _ 行，，輸：=::: :;進二!的：出信ϊ㈣序’由各段之移位暫存器電‘ 雜方均：H此’則段的移位信號與下-段的移位信號 :'位準的時序亦隨著進入後段而進行移位。藉此 方式，在前段之Η位準的移位信號與下一段之：上 重疊的期間中’由於致能信號上升至： 至：=合成電路部輸位準之移位輸出信號 閉極線的時序亦隨著進人後段而進行移位。然 317912 56 1338277 依序 後，藉由該時序發生移位的H位準的移位輪 驅動各段的閘極線。 口览 如上所述，依序驅動（掃描）第丨實施形態之 裝置的各段的閘極線。然後，重覆 日日，4不 極線的掃描結束為止。之後，:===閘 電路部51反覆進行上述動作。 私位暫存器 接著，沿著第2圖中的逆向，當依序輸出時序 位的移位輸出信號至各段的閘極線時（逆向掃描時 方向切換信號CSV係保持在L位準，同時， ：： 切換信號XCSV係保持在η位準。藉此方式，在逆向^日士向 輸入掃描方向切換信號CSV至閘極的電晶體、町田才、 ΝΤ55、ΝΤ57、ΝΤ59及ΝΤ61至ΝΤ70係保持在不導通狀態， 同時’輸入反轉掃描方向切換信號xcsv至閘極的電曰 NT52、NT54、NT56、NT58、NT60 及 NT71 至 NT80 係保持在 導通狀態。接著，在逆向掃描時’與上述順向掃描時相 的動作係於沿著第2圖中的逆向於各段之移位暫存器電路 部與連接於各段之閘極線的邏輯合成電路部中進行。此 時，由前段的移位暫存H電路部輸人移位信號及輸出传號 :下-段的移位暫存器電路部時，或由下一段的移位暫： 器電路部輸入移位信號及輸出信號至前段的移位暫存器電 路部時’係經由藉由上述之H位準的反轉掃描方向切換信 號XCSV而呈導通狀態的電晶體NT52、NT54、NT56、、 ΝΤ60及ΝΤ71至ΝΤ80而分別被輸入。 、 在第1實施形態中，如上所述，在移位暫存器電路部 317912 57 1338277 54二置重置電晶體NT39，以將連接於輸出有移位信號 ^的節$ ND2與負側電位νββ之間的電晶體NT36的閘極所連 '接的第1電路部54a的節點ND1，重置為正側電位VDD，藉 *此使侍在對V驅動器5供應正側電位VDD及負側電位VBB 之後若輸入Η位準的開始信號ςτν，而藉由重置電晶體 ΝΤ39將第1電路部54a的節點ND1重置為正側電位VDD的 由於電aa體NT36為導通，因此’可經由電晶體nt36， 供應負側電位VBB至節點ND2❶藉此方式，可將移位信號 •=固定在負側電位VBB。此外，在移位暫存器電路部55 :置重置電晶體NT49，以將連接於輸出有移位信號的 即點ND2與負側電位VBB之間的電晶體NT46的閘極所連接 勺第1電路部55a的節點ND1 ’重置為正側電位VI)D，藉此 使知在對V驅動器5供應正側電位VDD及負側電位VBB之 1若輸入Η位準的開始信號πν，而藉由重置電晶體NT" 將第1電路部55a的節點ND1重置為正側電位卿的話， •由於電晶體NT46為導通，因此，可經由電晶體NT46，供 …f側電位至節點ND2。藉此方式，可將移位信號SR5 固疋在負側電位觸。藉此方式，可將邏輯合成電路部83 =電晶體NT101及NT1〇2S方均保持在不導通狀態。因此， 夕輸出唬Gate2並不會經由邏輯合成電路部83的電晶 士 101及NT 1 〇 2而被輸出，因此，可抑制在意料之外的 τ序將移位輸出信號Gate2輸出至閘極線。 ▲夫此外，在第1實施形態中，將時脈信號CKV1及CKV2 ”’、應至心位暫存器電路部53至55的電晶體[\JT24、 317912 58 1338277 NT34及NT44的閘極，同時，將時序不同的致能信號ENB1 及ENB2交替供應至汲極，藉此使得例如在第3段的移位暫 * 存器電路部53中，藉由時脈信號CKV1使電晶體NT24呈導 通狀態之後，藉由致能信號ENB1使電晶體NT24的源極電 位由VBB上升至VDD，因此，可使電晶體NT24的閘極電位 僅上升其電位的上升份（V召）。此外，在第4段的移位暫存 器電路部54中，藉由時脈信號CKV2使電晶體NT34呈導通 狀態之後，藉由致能信號ENB2使電晶體NT34的源極電位 • 由VBB上升至VDD，因此，可使電晶體NT34的閘極電位僅 上升其電位的上升份（V冷）。藉此方式，與電晶體NT24及 NT34的汲極連接於固定的正側電位VDD的情形相較之下， 可更加提高移位信號SR3及SR4的電位（VDD+V/3 < -VDD+Vt)，因此，可輕易地將移位信號SR3及SR4的電位設 定在比VDD還高臨限值電壓（Vt)以上的電位。是故，可輕 易地將具有VDD + Vt以上的電位（VDD+V/3 )的移位信號SR3

_及SR4分別供應至連接於第1段之閘極線的邏輯合成電路 W 部82的電晶體NT91及NT93的閘極。藉此方式，可抑制經 由邏輯合成電路部82的電晶體NT91及NT92而輸出至第1 段之閘極線的移位輸出信號Gatel的電位僅降低電晶體 NT91及NT92的臨限值電壓（Vt)份。 此外，在第1實施形態中，使用重置電晶體NT39及 NT49而將節點ND2的電位重置為負側電位VBB時，由於藉 由將Η位準的開始信號STV輸入至重置電晶體NT39及NT49 的閘極，而產生輸入至重置電晶體ΝΤ39及ΝΤ49的閘極的 59 317912 虎’並不需要另外形成信號產生電路，因此，可抑 'Ά驅動器5的液晶顯示裝置的電路構成複雜化。 (第2貫施形態） 參照第4圖及第5圖，在本第2實施形態中，說明以 、逼電晶體構成上述第1實施形態之V驅動器的情形。 i先參照第4圖，在本苐2實施形態中，係在基板 去咖示部2a。在該顯示部2“系以矩陣狀配置有像 去 b外在第4圖中’為簡化圖示’僅圖示1個像 (以二ί個像素、係由以下所構成：P通道電晶體21a 相對/ :電曰曰體2ΐ3);像素電極22a ;與像素電極22a 去愈°配置的各像素2〇a共通的對向電極23a ;夾持在像 極223與對向電極咖之間的液晶24a;以及補助電 :俜:接的源極係連接於沒極線，同時。及 ?糸連接於像素電極22a與補助電容2 的閘極係連接於閘極線。 电…la -有：外’以沿著顯示部的-邊的方式，在基板1a上 (掃描）顯示部2a^極線的水平開關⑽） 3a及^區動器、。此外，以沿著顯示部^的另一邊的方 v驅Γ上设有用以驅動（掃描）顯示部23之間極線 示2個開關，但實二水平開關如，雖僅圖 …、置有對應像素數的數量的開 二岡關於第4圖的H驅動器…驅動器 =ΪΓ2個移位暫存器電路部，但實際上係配置有 對應像素數的數量的移位暫存器電路部 = 317912 60 1338277 1貫施形態同樣地，在基板〗a的外部係設置有包八 生電路II及電源電路12的驅動iC1〇。 3 s琥產 此外’如第5圖所示，在第2實施形態十 動器5a的内部設有··複數段的移位暫存器電路香，e 5〇5;掃描方向切換電路部咖；輸人信號城f 以及複數段的邏輯合成電路部8〇1至8〇3。並中 ， 存器電路部502至505係本發明之「第…立暫存^立料 部」及「第2移位暫存器電路部」之一例。盆中 圖=化圖示’雖僅圖示5段份的移位暫存器電= 至505及3段份的邏輯合成電路部8〇i i 8〇3，但在本 有對應像素數的數量的移位暫存器電‘ 合成電路部。 、科 與第===電路部501係由第1電路部_ 通道電晶體PT1及PT2 ;呈50^係包含：p PTS · 呈一極體連接之P通道電晶體 =電日ΐτΓ。此外，第2電路部5Glb係包含：p PT8電。PT7 ;呈二極體連接之P通道電晶體 ，電容 C3 及 Γ4。π 別稱為電晶體PT1至ΡΤ8/Ρ通道f晶體PT1至ΡΤ8係分 ΡΤ1至構成第1段之移位暫存器電路部501的電晶體 第i段之移於與第2圖所示之第1實施形態之 的位f彳a曰存為電路部51的電晶體NT1至NT8相對應 實施形^同的是，電晶體阳 ;㊉電位VDD ’同時，電晶體ρτ4的及極 317912 61 1338277 係連接於負側電位VBB。此外，電晶體m及m的源極 •係連接於正側電位vdD。 -盥…第2段之移位暫存器電路部502係由第i電路部502a ，、第2電路部5〇2b所構成。第1電路部5G2a係包含：p 通道電晶體PT11及PT12;呈二極體連接之口通道電晶體 Ρτΐ3;電容C11及C12。此外，第2電路部5〇孔係包含·· P通道電晶體PT14至PT17;呈二極體連接之5通道電晶體 PT18，電容C13及C14。其中，p通道電晶體PT14係本發 明之「第4電晶體」及「第5電晶體」之一例，ρ通道電 晶體ΡΤ16係本發明之「第！電晶體」之一例。以下，ρ通 道電as體PT11至ΡΤ18係分別稱為電晶體ρτ 11至ρτ 1 8。 :· 此外，構成第2段之移位暫存器電路部5〇2的電晶體 ’ PTU至PT18係分別連接於與第2圖所示之第1實施形態 之第2段之移位暫存器電路部52的電晶體ΝΤ11至ΝΤ18 相對應的位置。但是，與上述第丨實施形態不同的是，電 _晶體ΡΤ11的源極係連接於正側電位VDD，同時，電晶體ρτι 4 的沒極係連接於負側電位VBB。此外，電晶體ρτ 15及PT1 6 的源極係連接於正側電位VDD。 第3段之移位暫存器電路部503係由第1電路部503a 與第2電路部503b所構成。第1電路部503a係包含：ρ 通道電晶體PT21及PT22 ;呈二極體連接之ρ通道電晶體 PT23 ;電容C21及C22。此外，第2電路部503b係包含： P通道電晶體PT24至PT27;呈二極體連接之ρ通道電晶體 PT28 ;電容C23及C24。其中，ρ通道電晶體ρΤ24係本發 62 317912 I338277 2「第4電晶體」及「第5電晶體」之一 :體PT26係本發明之「第1電晶體」之-例。以下，口通 、ΐ晶體ΡΤ21至ΡΤ28係分別稱為電晶體mi至ρτ28。 此外，構成苐3段之移位暫存器電 PT2UPT28係分別連接於金 ？3的電曰曰體 〇弟2圖所不之第1實施形熊 之第3段之移位暫存器電路部5 3的電晶體N τ 2}至N τ 2 8 相對應的位置。但是’與上述第】實施形態不同的是，電 晶體ΡΤ11、ΡΤ25及ΡΤ26的源極係分別連接於 VDD 〇 第4段之移位暫存器電路部5()4係由第丨電路部⑽ 與第2電路部504b所構成。第j電路部5〇4&係包含·· p 通道電晶體㈣及PT32 ;呈二極體連接之p通道電晶體 PT33 ;電容C31及C32。此外’第2電路部5〇扑係包含·· P通道電晶體PT34至PT37;呈二極體連接之？通道電晶體 卿；電容C33及C34。其中，ρ通道電晶體m4係本發 明之「第4電晶體」及「第5電晶體」之一例，ρ通道電 晶體ΡΤ36係本發明之「第i電晶體」之一例。以下，ρ通 道電晶體PT31至PT38係分別稱為電晶體pT31至pT38。 此外，構成第4段之移位暫存器電路部5〇4的電晶體 ΡΤ3—1至ΡΤ38係分別連接於與第2圖所示之第1實施形態 之第4段之移位暫存器電路部54的電晶體町31至町抑 相對應的位置。但是，與上述帛！實施形態不同的是，電 晶體PT31、PT35及PT36的源極係分別連接於正側電位 VDD。 317912 63 1338277 第5 4又之和位暫存态電路部5〇5係由第^電路部 與第2電路部5G5b所構成。第丨電路部5Q5a係包含：p 通道電晶體PT41及PT42;呈二極體連接之卩通道電晶體 ΡΤ43，電谷C41及C42。此外，第2電路部5〇5b係包含： P通道電晶體PT44至⑽；呈二極體連接之P通道電晶體 ΡΤ48 ’電谷C43及C44。其中，ρ通道電晶體ρΤ44係本發 明之「第4電晶體」及「第5電晶體」之-例’Ρ通道電 晶體ΡΤ46係本發明之「第i電晶體」之一例。以下，ρ通 道電晶體ΡΤ4Ϊ至m8係分別稱為電晶體mi至m8。 此外，構成第5段之移位暫存器電路部5〇5的電晶體 PT4UPT48係分別連接於與$ 2圖所示之第u施形態 之第5段之移位暫存器電路_ 55的電晶體灯41至咖 相對應的位置。但是，與上述第i實施形態不同的是 晶體PT4卜PT45及PT46的源極係分別連接於 VDD。 在此’在第2實施形態中，第4段之移位暫存器電路 部504之第i電路部5〇4a係包含p通道電晶體⑽，以 將輸出移位信號SR4之節點贈的電位重置為正側電位 VDD。此外’第5段之移位暫存器電路部5〇5之第】電路部 505a係包含p通道電晶體ρτ49，以將輸出移位信號娜 之節點ND2的電位重置為正側電位_。以下，ρ通道電曰 體PT39及PT49係分別稱為重置電晶體pT39及ρτ49。日曰 此外^對於重置電晶體ρ τ 3 9的沒極係供應有負側電位 時，源極係連接於為第4段之移位暫存器電路部 317912 64 電路部5G4a的輪出節點的節點_

的開始信號線⑽）。藉禮;T 信號STV _ 而使重置電晶體咖導通時，經由重置電晶體 NT二應綱

電位成為負側電位彻（L位準）。然後，構成為：當 H路部504a的節點則的電位成為負側電位遺（L > %由於第2電路部504b的電晶體PT36為導通，因 =由電晶體PT36供應正側電位_，藉此將輸出移位信 〜4的第2電路部5〇4b的節點觀重置為正側電位卿。 此外，對於重置電晶體PT49的沒極係供應有負側電位 VBB，同時，源極係連接於為第5段之移位暫存器電路部 505的第1電路部505a的輸出節點的節點刪。此外，於 重置電晶體PT49的閘極係連接有用以供應開始信號STV 的開始信號線（STV)。藉此方式，在第5段之移位暫存器電 路部505中，與上述第4段之移位暫存器電路部5〇4相同 地係構成為.將輸出移位信號SR5的第2電路部 的節點ND2重置為正側電位vdd。 此外’ 5又在上述各段之移位暫存器電路部5〇丨至5〇5 的電日日體 PT1 至 PT8、PT11 至 PT18、PT21 至 PT28、PT31 至PT38及PT41至PT48與重置電晶體PT39及PT49全部均 係藉由由ρ型MOS電晶體構成的TFT所構成。此外，電晶 μ PT1、PT2、PT6、PT7、PT8、PT11、PT12、PT16、PT17、 ΡΤ18、ΡΤ21、ΡΤ22、ΡΤ26、ΡΤ27、ΡΤ28、ΡΤ3卜 ΡΤ32、ΡΤ36、 65 317912 1338277 PT47及PT48係分別具 PT37 、 PT38 、 PT41 、 PT42 、 PT46 、 有相互電性連接的2個閘極電極。 ' 此外，掃描方向切換電路部600係包含p通道電曰曰體 .PT5!至PT60。p通道電晶體PT5!至p則係分別稱為=晶 體PT5i至PT60。該電晶體PT51至ρΤ6〇全部均係藉由由p 型MOS電晶體構成的TFT所構成。而構成掃描方向切換電 路部_㈣晶體P T 5!至P T 6 〇係分別連接於與第2圖所 示之第1實施形態之掃描方向切換電路部6〇的電晶體 癱NTH至NT60相對應的位置。 此外，輸入信號切換電路部700係包含p通道電晶體 • PT61至ΡΤδ0。以下，P通道電晶體PT61至PT80係分別稱 為電晶體ΝΤ61至ΝΤ80。該電晶體ΡΤ61至ΡΤ80全部均係 '藉由由Ρ型M0S電晶體構成的TFT所構成。而構成輸入信 號切換電路部700的電晶體PT61至PT80係分別連接於與 第2圖所示之第1實施形態之輸入信號切換電路部？〇的電 籲晶體NT61至NT80相對應的位置。但是，與上述第！實施 形態不同的是’電晶體PT71的源極/沒極的另一方係連接 於負側電位VBB。 此外’邏輯合成電路部801至803係分別連接於假閘 極線、第1段的閘極線及第2段的閘極線。連接於假閘極 線的邏輯合成電路部801係包含：ρ通道電晶體ρτ81至 PT84 ;呈二極體連接之P通道電晶體PT85 ;以及電容C81。 其中’ ρ通道電晶體ΡΤ81係本發明之「第2電晶體」之一 例，ρ通道電晶體ΡΤ82係本發明之「第3電晶體」之一例。 317912 66 1338277 以下’ p通道電晶體PT81至PT85係分別稱為電晶體pig 1 •至PT85。此外，藉由電晶體PT83至PT85及電容C81，構 •成有電位固定電路部8〇la。而構成連接於假閘極線的邏輯 合成電路部801的電晶體PT81至PT85係分別連接於與第 2圖所示之第1實施形態之邏輯合成電路部η的電晶體 NT81至NT85相對應的位置。但是，電晶體ρτ83的源極係 連接於正側電位VDD。 此外，連接於第1段之閘極線的邏輯合成電路部8〇2 係包含：ρ通道電晶體ΡΤ91至ΡΤ94 ;呈二極體連接的ρ 通道電ββ體ΡΤ95，以及電容C91。其中，ρ通道電晶體pTg 1 係本發明之「第2電晶體」之一例，ρ通道電晶體ρτ92係 本發明之「第3電晶體」之一例。以下，ρ通道電晶體ρτ9ΐ -至ΡΤ95係分別稱為電晶體ΡΤ91至ρτ9卜此外，藉由電晶 體ΡΤ93至ΡΤ95及電容C91’構成有電位固定電路部8〇2a。 而構成連接於第1段之閘極線的邏輯合成電路部802的電 •晶體PT91至PT95，係分別連接於與第2圖所示之第1實 %开> 態之連接於第1段之閘極線的邏輯合成電路部8 2的電 晶體NT91至NT95相對應的位置。但是，電晶體PT93的源 極係連接於正側電位VDD。 此外’連接於第2段之閘極線的邏輯合成電路部803 係包含：ρ通道電晶體ΡΤ101至ρτι〇4;呈二極體連接的ρ 通道電晶體ΡΤ105 ;以及電容C101。其中，ρ通道電晶體 ΡΤ101係本發明之「第2電晶體」之一例，ρ通道電晶體 ΡΤ102係本發明之「第3電晶體」之一例。以下，ρ通道電 317912 67 1338277 晶體PT101至PT105係分別稱為電晶體pT1〇1至pT1〇5。 ,此外’藉由電晶體ΡΤ103至ΡΤ105及電容C101，構成有電 •位固定電路部803a。而構成連接於第2段之閘極線的邏輯 合成電路部803的電晶體PT101至pT105，係分別連接於 與第2圖所示之第1實施形態之連接於第2段之閘極線的 邏輯合成電路部83的電晶體NT101至NT105相對應的位 置。但疋’電晶體PT1 03的源極係連接於正側電位vdd。 其中，設在上述邏輯合成電路部至8〇3的電晶體ρΤ81 聲至ΡΤ85、ΡΤ91至ΡΤ95及ΡΤ101至ΡΤ105全部均係藉由由 Ρ型M0S電晶體構成的TFT所構成。 此外，電路部901係包含：p通道電晶體ρτ 111至 PT113 ;呈二極體連接之p通道電晶體pT114 ;以及電容 .CU1。以下，Ρ通道電晶體ΡΤ111至ΡΤ114係分別稱為電 晶體PT111至PT114。而構成電路部9〇1的電晶體ΡΤ1Π 至PT114，係分別連接於與第2圖所示之第1實施形態之 籲電路部91的電晶體NT111至NT114相對應的位置。但是， 電晶體PT112的源極係連接於正側電位VDD。 接著，參照第5圖及第6圖，就第2實施形態之V驅 動器5a的動作加以說明。在該第2實施形態之v驅動器 5a中，係分別輪入使第3圖所示之第5實施形態的開始信 號STV，時脈信號CKV1、CKV2 ;致能信號ENB、ENB1、ENB2 及反轉致能信號XENB的Η位準與[位準反轉的波形的信 號，來作為開始信號STV ;時脈信號CKV1、CKV2;致能信 5虎ENB、ENB1、ENB2及反轉致能信號χΕΝΒ。藉此方式，由 68 317912 第2貫施形態的移位暫存器電路部5〇ι至5〇 具有使由第2圖所示之第！實施形態之移位暫存器輸電出路有， 51至55輸出的移位信號SR1至SR5及輸出信號卯丨丨至 —的Η位準與^位準反轉的波形的信號。此外，由第2 貫施形態的邏輯合成電路部801 i 803，係輸出有：具有 使由第2圓所示之第1實施形態之邏輯合成電路部81至 83輸出的移位輸出信號Du贿y及的η位準 與L位準反轉的波形的信號。本第2實施形態之ν驅動器 5/的上述以外的動作，係與第2圖所示之上述第1實施形 態之V驅動器的動作相同。 上其中，在第2實施形態中，將時脈信號CKV1及αν2 父替供應至移位暫存器電路部5〇3至5〇5的電晶體ρτ24 ' ΡΤ34及m4的閘極，同時，將時序不同的致能信號_ 及ENB2 乂替供應至汲極，藉此進行以下動作。例如，於第 3 的私位暫存益電路部5〇3中，藉由時脈信號aw使電 曰曰體PT24呈導通狀態之後，藉由致能信號ΕΝβ1使電晶體 PT24的源極電位由VDD下降至νΒβ，因此，使電晶體π% 的閘極電位僅下降其電位的下降份（ν冷）。此外，於第4 &的私位暫存器電路部5〇4中，藉由時脈信號CKV2使電晶 體PT34呈導通狀態之後，藉由致能信號ΕΝβ2使電晶體 ΡΤ34的源極電位由VDD下降至VBB’因此，可使電晶體打以 的閑極電位僅下降其電位的下降份（V/3 )。藉此方式’與電 曰b體PT24及PT34的汲極連接於固定的負側電位νββ的情 形相較之下，可更加降低移位信號SR3及的電位 317912 69 1338277 β <VDD-Vt)’因此，可輕易地將移位信號SR3及SR4的電 τ 位設定在比VBB還低臨限值電壓（)以上的電位。是故， *可更輕易地將具有VBB~Vt以下的電位（VBB-V/?)的移位信 5虎SR3及SR4分別供應至連接於第〗段之閘極線的邏輯合 成電路部802的電晶體PT91及PT92的閘極。藉此方式， 可抑制經由邏輯合成電路部8〇2的電晶體ρτ91及ρτ92而 輪出至第1段之閘極線的移位輸出信號Gatel的電位僅上 升臨限值電壓（Vt)份。 .此外，在第2實施形態中，如上所述，設置重置電晶 肚· PT39及PT49’同時，響應開始信號πν而使電晶體ρτ39 :及聞立導通，藉此可抑制於包含v驅動器的液晶顯示裝3置9 中在％、料之外的時序將移位輸出信號輸出至閘極線等， 而可獲得與上述第1實施形態相同的效果。 (第3實施形態） 二二第:圖，在本第3實施形態中，進行說明於上述 , /心中即使在第3段以後的移位暫存器電路部 第1段及第2段的移位暫存器電路部相同地，在將 =電=應至連接於輸出有輸出信號之節點的電晶體的 位暫存器電路部的輸出信號，將由邏輯 口成電路4輸出的移位輸 予以保持的情形。 幻5娩在固疋在L位準的狀,%下 中設7圖所示，在本第3實施形態的v驅動器 向切換電路邹认 电峪。丨丨bll至515，知描方 ，輸入信號切換電路部71〇;以及複數段 3)7912 70 1338277 的邏輯合成電路部811至813。其巾 ，至=係本發明之「第丨移:暫存器電路邹 移位暫存态電路部」之一例。此外， 弟2 圖示’雖僅圖示5段份的移位暫存器電路部 為間化 3段份的邏輯合成電路部811至813，但在 至515及 應像素數的數量的移位暫存器電路部及邏輯設有對 接著’第1段之移位暫存器電路部川::路部: 2圖所示之苐1實施形態之第 存雷有與第 的第！電路部51a與第2電路部= M路部Η 1電路邛5Π^笛9 φ々 511)相同的電路構成的苐 1電路。P5Ua及第2電路部5m所構成。此外 ”存器電路部512係由具有與第2圖所示之第二 ㈣怨之第2段之移位暫存器電路部 與第2電路部52b相同的電路構成的 電 2電路部512b所構成。 I路。P512a及苐 部5^^在第3實施形態中’第3段之移位暫存器電路 传將正側電位VDD供應至源極連接於輸出輸出 = _的電晶體NT24的汲極之外，具有與 53的it之！1實施形態之第3段之移位暫存器電路部 第1、電路邻咖與第2電路部53b相同的電路構成的 位暫存器i ^及第2電路部51儿。此外，第4段之移 接於矜心路部514係除了將正㈣位供應至源極連 之外别别出號SR14之節點ND3的電晶體NT34的汲極 暫存器電Si第2圖所示之第1實施形態之第4段之移位 ° 54的第1電路部54a與第2電路部54b相同 317912 7】 1338277 的電路構成的第1雷 第5段之移位暫存及第2電路部514卜此外， m $ ^ ^ ^ ^ 。電路部515係除了將正側電位VDD供 ίΤτ44的及朽於輸出輸出信號別15之節點ND3的電晶體 +。。〃、有與第2圖所示之第1實施形態之第 邱^子為電路部55的第1電路部55a與第2電路 部5 5 b相同的雷败拔々 ζ1,κ 路構成的第1電路部515a及第2電路部 515b。 此外’知描方向切換電路部6 之第1實施形態之掃指方……，、有，、“圖所不 y 9 却描方向切換電路部60相同的電路構 極/2m在第3實施形態中，係連接有電晶體NT56的源 /营=方與電晶體NT57的源極/沒極的一方。此 2圖所示之的輸Λ信號切換電路部710係具有與第 電^構成。態之輸人信號切換電路部7G相同的 •此外’連接於假閘極線的邏輯合成電路部811係包 含·電晶體 ΝΤ81 至 j\fTR4 .。 4c ja* * ,' NT8fi · φ - ，王二極體連接之電晶體NT85及 咖，以及電容。8卜亦即，㈣ 路部811係具有於第2 雷踗邱圃所不之第1只靶形態之邏輯合成 Π路：構成中’加上呈二極體連接之電晶體_ 、電構成。此外，藉由電晶體ΝΤ83至ΝΤ86及電容C81， 構成有電位固定電路部仙。此外，在第3實卿能中， 電晶體咖5的源極係連接於輸出有第！段之移位暫^器電 路部511之輸出信號SRU的節點_。此外 的源極係連接於輸出有第4段之移位暫存器電=: 317912 72 1338277 輸出信號SR!4的節點ND3，同時，汲極係連接於邏輯合成 • 電路部811的節點ND5。 ,/料，連接於第]段之間極線的邏輯合成電路部812 係包含：電晶體N丁91至NT94;呈二極體連接之電晶體_ 及NT96;以及電容C91。亦即，第3實施形態的邏輯合成 電路部812係具有於第2圖所示之第j實施形態之邏輯合 成電路部82的電路構成中，加上呈二極體連接之電晶體 NT96的電路構成。此外，藉由電晶體町93至叮96及電容 ^卜構成有電位固^電路部8心。此外，在第3實施形 態中，電晶體MT95的源極係連接於輸出有第2段之移位暫 存器電路部512之輸出信號SR12的節點觸。此外，電晶 體NT96的源極係連接於輪出有第5段之移位暫存哭電路邱 515之輸出信號SR15的節點ND3’同時’沒極係連接於邏 輯合成電路部812的節點ND5。

此外’連接於第2段之閘極線的邏輯合成電路部813 係包含：電晶體NT1〇1至NT104;呈二極體連接之電曰體 關5及NT106;以及電容C101。亦即，第3實施形的 邏輯合成電路部813係具有於第2圖所示之$丨實施形能 之邏輯合成電路部83的電路構成中，加上呈二極體連接 電晶體NT106的電路構成。此外，藉由電晶體Ντι⑽至 NT106及電容C101，構成有電位固定電路部8l3a。此外， 在第3實施形態中，電晶體NT1〇5的源極係連接於 ’ 第3段之移位暫存器電路部513之輪出信號卯η的"節點 ND3。此外，電晶體NT106的源極係連接於輸出有未圖示之 317912 73 第6段之移位暫存器電 極係連接於邏輯合成電I =㈣號的節點，同時，及 接著，參照第7圖及第Γ節點，

驅動器的動作。 弟8圖’說明第3實施形態之V 本第3實施形態之v 1實施形態之〜動器的動=動作3’基本上與上，第 形態的V驅動器中，斑上 二但疋，在本第3貫施 一上述第1貫施形態不同的是 =位VDD供應至連接於輪出有 存 Γ部513至515的輪出信號咖至_的節點 體_至_的—即，在第3實施形態二 =後的移位暫存器電路部513至515巾 述 第1貫施形態之第1段及筮± 4 的動作。 第2奴之移位暫存器電路部相同 此外，在第3實施形態中，係當將由邏輯合 輸出至各段之開極線的移位輪出信號D_y: 二:1及―2的電位固定在L位準時，使用來自移位暫 存為電路部的輸出信號來固定電位。例如，於 段之閘極線的邏輯合成電路部812中，經由一同: 狀態的電晶體NT91及咖而供應有η位準的致能

至第1段之閘極線的移位輸出信號㈣1 成為Η位準。之後，致能信號麵的電位下降至七位準 藉此方式’經由電晶體謂】及_供應L 號讓，藉此使輸出至第】段之間極線的移位輸出 Gatel的電位下降至l位準。 °儿 317912 74 1338277 之後，在第3實施形態中，係經由呈二極體連接的電 晶體NT96而將Η位準（VDD)的輸出信號SR15輸入至連接於 第Ϊ段之閘極線的邏輯合成電路部812的電晶體ΝΤ93的閘 極。藉此方式’電晶體ΝΤ93係呈導通狀態。因此，經由電 曰曰體ΝΤ93由負側電位VBB供應L位準的電位，藉此使連接 於第1段之閘極線的邏輯合成電路部812的節點ND4的電 位固疋在L位準。藉此方式，由邏輯合成電路部812輸出 至第1 #又之閘極線的移位輸出信號Gate 1的電位係固定在 L位準。此外，在第3實施形態中，當H位準（卿）的輸出 信號SR15被輸入至電晶體NT93的閘極時，使電容⑶丨充 電。藉此方式，接著’節點腿5的電位（電晶體耵93的閘 極電位）係保持在Η位準，直到電晶體刪呈導通狀態而 由負側電位經由電晶體聰供應L位準的電位為止。 因此，由於接著直到電晶冑議呈導通狀態為止 =呆㈣通狀態，因此’由邏輯合成電路部 &之閘極線的移位輸出信號Gatel的電位係在固 L位準的狀態下予以保持。 接著；^各段之移位暫存器電路 接於第1段之閘極線的邏輯合 上述連 動作，使用電路部812的動作相同的 夕暫存态電路部的輸出信號，將移位輸出俨 嬈的電位固定W位準 ㈣輸幻5 以外的動朴^ , 弟3貫苑形態之^驅動器的 外的動作，係與上述第 ^ 同。 罘1形恶之V驅動器的動作相 其中’在第3實施形能中仫 乂心中，係在電晶體ΝΤ4、ΝΤ14、 317912 75 1338277 ?^丁24、町34及耵44的閘極與源極之間，分別連接電容[：3、 • Π3、C23、C33及C43，同時，將正側電位VDD供應至電晶 '體NT4、NT14、町24、NT34及NT44的汲極，藉此進行以下 Λ 動作。例如，於第2段的移位暫存器電路部512中，響應 時脈信號CKV2而使電晶體Ντΐ4導通時’為了維持連接有 電谷C13的電晶體ΝΤ14的閘極-源極間電壓，電晶體NT14 的閘極電位（移位信號SR2的電位）隨著電晶體NT14的源極 電位的上升而上升。此外，於第3段的移位暫存器電路部 • 513中，響應時脈信號CKV1而使電晶體町24導通時，為 I >‘隹持連接有電谷C23的電晶體NT24的閘極-源極間電 壓，電晶體NT24的閘極電位（移位信號SR3的電位）隨著電 :晶體NT24的源極電位的上升而上升。如上所述，電晶體 .NT24的閘極電位（移位信號SR2的電位）與電晶體NT24的 閘極電位（移位信號SR3的電位）係下降至比VDD還高臨限 值電壓（Vt)以上之預定電壓（Va )份的電位，因此，將具有 籲比VDD+Vt還高的電位（VDD+V <2 )的移位信號仰2及SR3分 別供應至連接於假閘極線之邏輯合成電路部811之電晶體 NT81及電晶體NT82的閘極。藉此方式，可抑制經由邏輯 合f電路部811之電晶體NT81及耵82而輸出至假閘極線 的和位輸出4號Dummy的電位，僅由下降電晶體NTS 1 及NT82的臨限值電壓（Vt)份。 此外，在第3貫施形態申，如上所述，設置重置電晶 體NT39及NT49’同時，響應開始信號STV而使電晶體町39 及NT49導通，藉此可抑制在意料之外的時序將移位輸出信 317912 76 1338277 號輪出至閘極線等，而可獲得與上述第丨實施形態相同的 效果。 (第4實施形態） 參照第9圖，在本第4實施形態中’進行說明以1)通 道電晶體構成上述第3實施形態之v驅動器的情形。 亦即，如第9圖所示，在本第4實施形態的v驅動器 中設有：複數段的移位暫存器電路部52丨至525 ;掃描方 向切換電路部620;輸入信號切換電路部72〇;以及複數段 •的邏輯合成電路部821至823。其卜移位暫存器電路部又 521至525係本發明之「第！移位暫存器電路部」及「第2 移位暫存器電路部」之一例。此外，在第9圖中，為簡化 圖不，雖僅圖示5段份的移位暫存器電路部521至525及 3段份的邏輯合成電路部821至823,但在實際上係設有對 應像素，的數量的移位暫存器電路部及邏輯合成電路部。 接著，第1段之移位暫存器電路部521係由具有盘第 5圖所示之苐2實施形態之第1段之移位暫存器電路部501 的第1電路部501a與第2電路部5〇lb相同的電路構成的 苐1電路部521a及第2電路部521b所構成。此外，第2 二之移位暫存器電路部522係由具有與第5圖所示之第2 第2段之移位暫存器電路部5〇2的第1電路部 弟電路部502b相同的電路構成的第 及第2電路部522b所構成。 P 522a 在此，在第4實施形態令，對於源極 段以後的移位暫存器電 ，於輸出弟3 d主的輪出信號SR13 317912 77 1338277 至SRI5之節點nd3的電罗姊PT9/1 = η 供庳右备如士 乂 〕逼日日肢ΡΤ24至打44的汲極，係分別 f有負側電位種。亦即，在第4實施形態中，第3段 暫存f電路部523至525全部係具有相同的電 #且古ώ :體而5 1第3段至第5段的移位暫存器電路部 Γ 2實施形態之移位暫存器電路部之第1電路部 及第2電路部相同之電路構成的第】電路部及第2電路部。 此外2掃描方向切換電路部62〇基本上係具有與第5 圖所不之第2貫施形態之掃描方向切換電路部_相同的 電路構成。但疋’在第4實施形態之掃描方向切換電路部 620中，係連接有電晶體ρτ56的源極/汲極的另一方與電 晶體ΡΤ57的源極/没極的一方。此外，輸入信號切換電路 部720係具有與第5圖所示之第2實施形態之輸入信號切 換電路部700相同的電路構成。 此外，邏輯合成電路部821至823係具有以ρ通道電 晶體置換第7圖所示之第3實施形態之構成邏輯合成電路 _ °卩811至813的η通道電晶體的構成。具體而言，第4實 知形態之連接於假閘極線的邏輯合成電路部8 21，係具有 分別以電晶體ΡΤ81至ΡΤ86置換第7圖所示之第3實施形 態之邏輯合成電路部811的電晶體ΜΤ81至ΝΤ86的電路構 成。此外’第4實施形態之連接於第1段之閘極線的邏輯 合成電路部822 ’係具有分別以電晶體ΡΤ91至ΡΤ96置換 第7圖所示之第3實施形態之邏輯合成電路部812的電晶 體ΝΤ91至ΝΤ96的電路構成。此外’第4實施形態之連接 於第2段之閘極線的邏輯合成電路部823，係具有分別以 78 3)79)2 1338277 電晶體PT101至PT106置換第7圖所示之第3實施形態之 ， 邏輯合成電路部813的電晶體NT101至NT106的電路構 . 成。此外，在第4實施形態中，邏輯合成電路部821至823 之電晶體PT83、PT93及PT103的源極係連接於正側電位 VDD。 接著’參照第9圖及第10圖，就第4實施形態之v 驅動器的動作加以說明。在該第4實施形態之v驅動器中， 係分別輪入使第8圖所示之第3實施形態的開始信號

STV ;時脈信號CKV1、CKV2及致能信號ENB的H位準與L 位準反轉的波形的信號’來作為開始信號STV ;時脈信號 CKV1、CKV2及致能信號ENB。藉此方式，由第3實施形態 的移位暫存器電路部521至525，係分別輸出有：具有使^ 由第7圖所示之第3實施形態之移位暫存器電路部511至 515輸出的移位信號SR1至SR5及輸出信號SR11至SR15 勺Η位準與l位準反轉的波形的信號。此外，由第4實施 形態的邏輯合成電路部821至823，係輸出有：具有使由 第7圖所示之第3實施形態之邏輯合成電路部"I至 輸出的私位輸出信號Dummy、Gatel及Gate2的Η位準與L· 位準反轉的波形的信號。該# 4實施形態之ν驅動器的上 動作’係與第7圖所示之上述第3實施形態之V 驅動益的動作相同。 PTqyi: 在第4貫施形態中，在電晶體ΡΤ4、ΡΤ14、ΡΤ24、 ΡΤ34 及 ΡΤ44όίΐΡθ4·τ t Γ9〇 rQQ 3極與源極之間，分別連接電容C3、C13、 U Z U x U Ο 〇 Ρ 4 Q Γ=π ’同時’將負側電位VBB供應至電晶體ρΤ4、 317912 79 1338277 PT14、PT24、PT34及PT44的汲極，藉此進行以下動作。 ♦例如，於第2段的移位暫存器電路部522中，響應時脈作 \ 號CKV2而使電晶體PT14導通時，為了維持連接有電容cf3 的電晶體PT14的閘極-源極間電壓，電晶體ρτΐ4的閘極電 位（移位信號SR2的電位）隨著電晶體ΡΤ14的源極電位的= 降而下降。此外，於第3段的移位暫存器電路部$ 2 3中， 響應時脈信號CKV1而使電晶體ΡΤ24導通時，為了維持連 接有電谷C23的電晶體ΡΤ24的閘極-源極間電壓，電晶體 • ΡΤ24的閘極電位（移位信號SR3的電位）隨著電晶體MM •的源極電位的下降而下降。如上所述，電晶體PT14的閘極 電位（移位信號SR2的電位）與電晶體ΡΤ24的閘極電位（移 :位信號SR3的電位）係下降至比VBB還低臨限值電壓（Vt) 以上之預疋電塵（Va)份的電位，因此，將具有比 退低的電位（VBB-V α )的移位信號SR2及SR3分別供應至連 接於假閘極線之邏輯合成電路部821之電晶體pT81及電晶 參體ΡΤ82的閘極。藉此方式，可抑制經由邏輯合成電路部 821之電晶體ρτ8ΐ及ρΤ82而輸出至假閘極線的移位輸出 L唬Dummy的電位，僅由νΒβ上升電晶體ρτ81及ρτ82的 臨限值電壓（Vt)份。 此外，在第4實施形態中，如上所述，設置重置電晶 體PT39及PT49’同時’響應開始信號STV而使電晶體ρτ39 及PT49導通’藉此可抑制在意料之外的時序將移位輸出信 5虎輸出至閘極線等，而可獲得與上述第3實施形態相同的 效果。 80 317912 1338277 (第5實施形態） f照第11圖，在本第5實施形態中，進行說明於上沭 =1實施形態中，將共通的致能信號供應至連接於輸出= =3段以後之移位暫存器電路部的輸出信號的 體的汲極的情形。 电日日 亦即’如第11圖所卩’在本第5實施形態的V驅動哭 中设有.減段的移位暫存器電路部531至535;掃α 向切換電路部63G;輸入信號切換電路部73〇;以及複I 的邏輯合成電路部831至833;以及電路部911。其中，： 第圖中’為簡化圖示，雖僅圖示5段份的移位暫存 路部531至535及3段份的邏輯合成電路部831至咖， 係設有對應像素數的數量的移位暫存器電路部 及邏輯合成電路部。 接著，第1段之移位暫存器電路部531係由具有盘第 ^圖所不之第1實施形態之第1段之移位暫存器電路部51 >的弟1電路部51a與第2電路部51b相同的電路構成的第 電路部531a及第2電路部5灿所構成。此外，第2段 之移位暫存器電路部532係由具有與第2圖所示之第 2段之移位暫存器電路部52的第1電路部咖 ' 路4 52b相同的電路構成的苐1電路部532a及第 2電路部532b所構成。 =，在第5實施形態中，分別對於第3段之移位暫 予益電路部533、第4段之移位暫存器電路部⑽及第5 和位暫存器電路部535，連接有致能信號線（觀）。具 3I79I2 81 1338277 體而言，第3段之蔣私献士。 533a及第2電路部53 533係由第1電路部 電路部533b係分別且有 1電路部533a及第2 3段之移位暫存器==:之第1實施形態之第 电硌4 53的弟1電路部53a盥 部53b相同的電路構成。而在本$5_ _、 晶體圓的汲極連接有致能信號線⑽B)。 在電 部53Γ卜及第第Λ段之移位暫存器電路部534係由第1電路 2 534a^ 第…f位漸二別具有與第2圖所示之第1實施形態之 f 日存11電路部54的第1電路部54&斑第2 =路部5 4 b相同的電路構成。而在本第5實施形 5 極連接有致能信號線（叫糾，第 電m 路部535係由第1電路部抓及第2 :=二所構成。第1電路部％及第2電路部 係刀^具有與弟2圖所示之第】實施形態之第5段 暫存态電路部55的第】電路部55a盥第 的電路構成。而在本第5實施形態中、弟係2在電:；5 5 b相同 的汲極連接有致能信號線（ΕΝβ)。曰曰體ΝΤ44 之第切換電路部630係具有與第2圖所示 成第二掃二!的向二電路部60相同的電路構 :同=所示之第1實嶋之輪入信號切換電路部 831至833 此外，弟5實施形態的邏輯合成電路部 33係具有與第2圖所示之第1實施形態之邏輯合 317912 82 ^338277 成電路部81至83相同的電路構成。而且，邏輯 部f1至833係分別具備：具有與第2圖所示之第1實施 形態之電位固定電路部8丨a 5 β «3 J· 1 mBIa至83a相同的電路構 位 固定電路部8313至8心。此外，電路部⑴係具有愈第2 圖所示^第！實施形態之電路部91相同的電路構成^ 接者’參照第11圖及第12圖，說明第 V驅動器的動作。 ^ 本第5實施形態之V驅動器的動作，基本上盥上述第 1實施形態之V驅動器的動作相同。但是，在本第5實施 形態的V驅動器中，與上述第！實施形態不同的是，將: 通的致能信號刪供應至連接於輸出有第3段以後的移^ 暫存器電路部533至535的輸出信號SR13至SR15的節點 ND3的電晶體NT24至NT44的汲極。 具體而言，第1段及第2段之移位暫存器電路部531 及532(參照第11圖）的動作係與第2圖所示之第丨實施形 態之第1段及第2段之移位暫存n電路部51及52的動作 相同。接著’纟第2段之移位暫存器電路部532將H位準 (VDD+V α )的移位信號SR2輸入至電晶體町66的汲極。藉 此方式’ ϋ由將VDD的電位的掃描方向切換信號csv輸入 至閘極而呈導通的電晶體NT66的源極電位係成為 的電位。因此，將（VDD-Vt)的電位輸入至第3段之移位暫 存器電路部533的電晶體NT27的閘極。 9 此外，將Η位準（VDD)的輸出信號SR12輸入至電晶體 NT21的閘極。此外，對於電晶體町22的閘極係由第々段 317912 83 1338277 ^移位暫存器電路部534輸人有L位準的移位信號⑽。 /糟此方式，電晶體NT21及町27係呈導通狀態，同時，電 曰曰體NT22係呈不導通狀態。因此，經由電晶體Ντ2ι而由 ,負側電位供應L位準的電位，藉此使第3段之移位暫 存器電路部533的節點ND1的電位下降至L位準。藉此方 式，電晶體NT25及NT26係呈不導通狀態。在該狀態下， 輸入至電晶體NT27之汲極的時脈信號CKV1由L位準上升 fΗ位準。藉此方式，帛3段之移位暫存器電路部娜的 節點ND2的電位係上升為Η位準，因此，電晶體灯μ係呈 •導通狀態。此時，由於對電晶體ΝΤ24的汲極供應有L位準 的致能信號ENB’因此，電晶體NT24的源極電位（節點·3 •的電位）係保持在L位準。 之後，在第5實施形態中，致能信號ENB的電位由乙 位準上升至Η位準。藉此方式，第3段之移位暫存器電路 部=33的節點ND3的電位上升至Η位準。此時，為了藉由 籲電谷C23來維持電晶體ντ24的閘極-源極間電壓，第3段 之移位暫存器電路部533的節點ND2的電;J “ 刪輪的上升而啟動（_而藉此上升。點 第3段之移位暫存器電路部533的節點ND2的電位係上升 至比VDD還高臨限值電壓（η)以上的預定 份 電位一。其中，此時的節點咖= (職？幻係為於第1段及第2段之移位暫存H電路部511 及512中，比上升後的節點ND2的電位（VDD + Vo：)更高的電 位。接著，由第3段之移位暫存器電路部咖的節:腦 317912 84 1338277 :=以上的電位(·+ν幻的h位準的移位信 二二 ？使於第4段以後的移位暫存器電路糊 相同的叙你亦精由與上述第3段之移位暫存器電路部533 ⑽… t ’輪出具有比由上述第】實施形態的移位暫存 益電路部輸出的《位準（職Vc〇的移位信號更高的 以上的電位(_+” )的Η位準的移位信號⑽及 。

# 接著，第3段之移位暫存器電路部533之H位準（VDD+V 石〉VDDOt)的移位信號SR3係分別被輸入至電晶體n 及NT68的及極。藉此方式，藉由將_的電位的掃描方向 切換錢CSV輸入至閉極而呈導通的電晶體咖及删 _極電位係-同成為⑽_vt)的電位。因此，對於第2 之和位暫存器電路部532的電晶體Ν>Γ12的閉極及第4 k之移位暫存器電路部⑽的電晶體ντ37的閘極，輸入有 (VDD Vt)的電位。在該狀態下，由於時脈信號⑽2由l 籲位準（_上升至H位準（_，於第2段之移位暫存器電 路。P 532的電晶體NT12中’係-面藉由電容C12保持問極 1極間電壓’閘極電位—面由（VDD_Vt)上升彻與彻 的電位差伤。藉此方式來抑制發生在電晶體阳2之節點 顧側的電位，由_下降電晶體m 2的臨限值電壓（η) 份。因而抑制在第2段之移位暫存器電路部532的節點削 斤產生0¾ U位準的電位下降。此外’由於在對第4段之移 位暫存器電路部534的電晶體NT37的閘極輸入（VDD_Vt)

的電位的狀態下，時脈信號CKV2由L位準（VBB)上升至H 317912 85 1338277 位準（VDD) ’因而在電晶體NT37中，係一面藉由電容 /保持閘極-源極間電塵，閉極電位一面由（VDD_vt)上升· 與:ββ的電位差份。藉此方式來抑制發生在電晶體NT37 ，之節點ND2側的電位，由VDD τ降電晶體Nm的臨限值電 壓（νυ份。因而抑制在第4段之移位暫存器電路部534的 節點ND2所產生的η位準的電位下降。如上所述，於各段 之移位暫存器電路部中，當節點_《隨的電位隨著時 脈信號CKV1或CKV2的電位上升至心立準卿而上升時， 可抑制在節點ND1及ND2所產生的η位準的電位下降。 此外，第3段之移位暫存器電路部533的Η位準（VDD+V ^ )的移位信號SR3亦被輸入至連接於第丨段之閘極線的邏 •輯合成電路部832的電晶體ΝΤ91的閘極。此外，對於連接 -於第1段之閘極線的邏輯合成電路部832的電晶體ΝΤ91 的閘極，係輸入有第4段之移位暫存器電路部534的η位 準（VDD+V；5)的移位信號SR4。藉此方式，於連接於第ι段 籲之閘極線的邏輯合成電路部832中，當輸入至電晶體叮92 的汲極的致能信號ΕΝΒ的電位上升至Η位準（VDD)的電位 時’可抑制發生在節點ND4的電位由VDD下降電晶體NT91 及NT92的臨限值電壓（Vt)份。如上所述，於連接於第2 段以後之閘極線的邏輯合成電路部中亦相同地，當節點 ND4的電位隨著致能信號ENB的電位上升至H位準（vdd)而 上升時，可抑制在節點ND4所產生的Η位準的電位下降。 藉此方式來抑制輸出至各段之閘極線的移位輸出信號 Gaiel & Gate2 的 白勺 立"jrg 。 317912 86 1338277 第5貫施形,4之V驅動器的上述以外的動作，係與上 ^ 述第1實施形態之V驅動器的動作相同。 . 在第5貫施升> 態中，如上所述，於移位暫存器電路部 533至535中，藉由將致能信號線連接於電晶體ν丁24、ΝΤ34 及ΝΤ44的汲極，同時，將時脈信號CKV1(CKV2)供應至閘 極，致能信號ENB係在時脈信號CKV1(CKV2)* L位準上升 至Η位準之後，由L位準切換成H位準的構成，例如於第 3段的移位暫存裔電路部533中，伴隨著藉由時脈信號ckv 1 籲而使電晶體NT24的閘極電位由L位準（VBB)上升至H位準 (VDD)，而使電晶體NT24呈導通狀態之後，可藉由致能信 號ENB使電晶體NT24的源極電位由l位準（VBB)上升至η 位準（VDD)。此外，於第4段的移位暫存器電路部534中， •伴隨著藉由時脈信號CKV2而使電晶體NT34的閘極電位由 L位準（VBB)上升至Η位準（VDD)’而使電晶體NT34呈導通 狀態之後，可藉由致能信號ΕΝΒ使電晶體ΝΤ34的源極電位 籲由L位準（VBB)上升至η位準（VDD)。藉此方式，可使電晶 體NT24的閘極電位僅上升此時之電晶體町34的源極電位 的上升份（V /3 )。藉此方式，可使電晶體叮34的閘極電位 僅上升此時的電晶體NT34的源極電位的上升份（v冷）。藉 此方式，與電晶體NT24及NT34的汲極連接於固定的正側 電位VDD的情形相較之下，可更加提高移位信號SR3及SR4 。勺電位（VDD+V万〉VDD+Vt)，因此’可更加輕易地將移位信 號SR3及SR4的電位設定在比VDD還高臨限值電壓（η)以 上的電位。是故，可更輕易地將具有VDD+Vt以上的電位的 317912 87 1338277 辛夕位信號SR3及SR4分另丨丨扭·座$λ· 、“、A bK4刀別供應至連接於第1段之閘極線的 、輯合成電路部832的電晶體NT91的閘極及謂2的閘 極。藉此方式’可抑制經由邏輯合成電路部832的電晶體 _及電晶體NT92而輸出至第！段之閘極線的移位輸出 k號Gatel的電位僅下降臨限值電壓（Vt)份。 在第5實施形態中’除了上述效果之外，藉由設置重 置電晶體NT39及關’同時，響應開始信號仍而使電 晶體PT39及PT49導通，可抑制在意料之外的時序將移位 輪出信號輸出至閘極線等’而可獲得與上述第】實施形態 相同的效果。 u (第6實施形態） 、參照第13圖，在本第6實施形態中，進行說明以p 通道電晶體構成上述第5實施形態之v驅動器的情形。 亦即，如第13圖所示，在本第6實施形態的v驅動器 中設有：複數段的移位暫存器電路部541至545 ;掃描方 鲁向切換電路部64〇 ;輸入信號切換電路部74〇 ;複數段的邏 輯合成電路部841至843 ;以及電路部921。其中，在第 =圖中，為簡化圖示，雖僅圖示5段份的移位暫存器電路 邵541至545及3段份的邏輯合成電路部841至843，但 在只際上係設有對應像素數的數量的移位暫存器電路部及 邏輯合成電路部。 接著，第1段之移位暫存器電路部541係由具有與第 5圖所示之第2實施形態之第丨段之移位暫存器電路部5〇1 的第1電路部501a與第2電路部501b相同的電路構成的 317912 88 丄JJOZ// 幻電路部541a及第2電路部54lb所構成。此外，第2 ^之移位暫存器電路部542係由具有與第.5圖所示之第2 二2段之移位暫存器電路部咖的第1電路部 1第 電路部相同的電路構成的第！電路部542a 及弟2電路部542b所構成。 :此，在第6實施形態中，分別對於第3段之移位暫 :::路：543、第4段之移位暫存器電路部544及第5 暫存H電路部545，連接有輕錢線（薦）。具 咖及第2電路部54 糸由们電路# 齋，々…， 所稱成弟1電路部543a及第2 3尸之π l係/刀別具有與第5圖所示之第2實施形態之第 1;5夕二暫存器電路部503的第1電路部_與第2電 電：體ΡΤ2?Γ電路構成。而在本第6實施形態中，係在 電曰曰體ΡΤ24的汲極連接有致能信號線（觸。 部5/4匕外r第4段之移位暫存器電路部544係由第1電路 2電路二tT 2電路部5桃所構成。第1電路部544a及第 部⑽係分別具有與第5圖所示之第2實施形態之 =位暫存器電路部5〇4的第1電路部_與第2 在^曰二“同的電路構成。而在本第6實施形態中，係 Γ㈣極連財致能錢線（麵）。此外，第 5丰又之移位暫存器電路部5糾仫 . 電路部545b所構成。第電路部他及第2 係分別具有盘第5__電路# 545a及第2電路部545b 暫存器電路部I二:二2實施形態之第心 電路部505a與第2電路部505b 317912 89 1338277 相同的電路構成。而在本第6實施形態中，係在電晶體PT44 / 的及極連接有致能信號線（ΕΝΒ)。 . 此外，掃描方向切換電路部640係具有與第5圖所示 之第2實施形態之掃描方向切換電路部6〇〇相同的電路構 成:此外，輸入信號切換電路部74〇係具有與第5圖所示 之第2貫施形態之輸入信號切換電路部7〇〇相同的電路構 成。此外，邏輯合成電路部841至843係分別具有與第5 馨圖所示之第2實施形態之邏輯合成電路部801至803相同 的電路構成。而且，邏輯合成電路部841至843係分別具 •備·具有與第5圖所示之第2實施形態之電位固定電路部 801a至803a相同的電路構成的電位固定電路部至 .843a。此外，電路部921係具有與第5圖所示之第2實施 形態之電路部9 01相同的電路構成。 、 第14圖係用以說明本發明之第6實施形態之液晶顯示 裝置之v驅動器的動作的電壓波形圖。接著，參照第卫3 籲圖及第14圖，說明第6實施形態之v驅動器的動作。在本 第6貫施形悲之v驅動器中，係分別輸入使第丨2圖所示之 第5貫施形態的開始信號STV ;時脈信號CKV1、CKV2 ;致 能信號ENB及反轉致能信號χΕΝΒ的H位準與L位準反轉的 波形的信號，來作為開始信號STV;時脈信號CKVi、MM ; 致能信號ENB及反轉致能信號χΕΝΒ。藉此方式，由第6實 施形態的移位暫存器電路部541至545，係輸出有：具有Λ 使由第11圖所示之第5實施形態之移位暫存器電路部、53ι 至535輸出的移位信號SR1至SR5的Η位準與乙位準反轉 317912 90 1338277 的波形的信號。此外，由第6實施形態的邏輯合成電路部 / 841▲至8m43’係輸出* :具有使由第11圖所示之第5實施 .形癌之邏輯合成電路部831至833輸出的移位輸出信號 Mmmy'Gatel及Gate的η位準與L位準反轉的波形的信 號。本第6實施形態之ν驅動器的上述以外的動作，係與 第11圖所不之上述第5實施形態之ν驅動器的動作相同。 在第6實施形態中，如上所述，設置重置電晶體ρτ39 •及ΡΤ49同％’ .應開始信號ςτν而使電晶體pTgg及pug 導通，藉此可抑制在意料之外的時序將移位輸出信號輸出 .至閘極線等，而可獲得與上述第5實施形態相同的效果。 ? 其中，在第6實施形態中，係將時脈信號CKV1(CKV2) 供應至移位暫存器電路部543至545的電晶體ρτ24、ρτ34

及ΡΤ44的閘極，同時，將切換成Η位準（VDD)與L位準（VBB) 的致能信號ΕΝΒ供應至汲極，藉此進行以下動作。例如， 於第3段的移位暫存器電路部543中，藉由時脈信號ckvi 籲使電晶體PT24呈導通狀態之後，藉由致能信號ENB使電晶 體PT24的源極電位由VDD下降至VBB，因此，可使電晶體 PT24的閘極電位僅下降其電位的下降份（v占）。此外，於 第4奴的移位暫存器電路部544中，藉由時脈信號CKV2 使電晶體PT34呈導通狀態之後，藉由致能信號ENB使電晶 體PT34的源極電位由vdd下降至VBB’因此，使電晶體PT34 的閘極電位僅下降其電位的下降份（V /3 )。藉此方式，與電 曰曰體PT24及PT34的汲極連接於固定的負侧電位vbb的情 形相較之下’可更加降低移位信號SR3及SR4的電位（VBB-V 91 317912 1338277 /5 < VBB-Vt) ’因此，可更輕易地將移位信號SR3及SR4 •的電位設定在比VBB還低臨限值電壓（vt)以上的電位。是 -故，可更輕易地將具有VBB-Vt以下的電位（VBB_Vy5)的移 位k號SR3及SR4分別供應至連接於第1段之閘極線的邏 輯合成電路部842的電晶體PT91及PT93的閘極。藉此方 式’可抑制經由邏輯合成電路部842的電晶體PT91及PT92 而輪出至弟1 ^又之閘極線的移位輸出信號Gate 1的電位僅 上升臨限值電壓（Vt)份。 (第7貫施形態） 參R?、第15圖’在本苐7實施形態中，進行說明於第1 ，圖所示之第1實施形態的液晶顯示裝置中，將本發明應用 在用以驅動（掃描）没極線的Η驅動器的情形。 如第15圖所示’與第2圖所示之第1實施形態的ν 驅動器5相同地，在本第7實施形態的液晶顯示裝置的Η 驅動器4的内部係設有：複數段的移位暫存器電路部51 瘳至55;掃描方向切換電路部60;輸入信號切換電路部7〇 ; 以及複數段的邏輯合成電路部81至83。其中，在第15圖 中，為簡化圖示，雖僅圖示5段份的移位暫存器電路部51 55及3段伤的邏輯合成電路部Μ至83，但在實際上係 °又有對應像素數的數量的移位暫存器電路部及邏輯合成電 路。卩。而且，在本第7實施形態中，係連接有邏輯合成電 =。卩81至83與水平開關3。具體而言，水平開關3係包 含：數量與邏輯合成電路部81至83的段數相對應的1]通 道電晶體ΝΤ121至123。以下，η通道電晶體ΝΤ121至123 317912 92 1338277 係分別稱為電晶體NTl 21 _ 接著，電晶體NT121的源極係連接於假閘極線，同時， 汲極係連接於視訊信號線（Video)。該電晶體NT121的閘極 係連接於邏輯合成電路部81的節點ND4。此外，電晶體 NT 1 22的源極係連接於第1段之汲極線，同時，沒極係連 接於視訊信號線（Vi deo)。該電晶體NT122的閘極係連接於 邏輯合成電路部82的節點ND4。此外，電晶體NT123的源 極係連接於第2段之汲極線，同時，汲極係連接於視訊信 ^號線（Video)。該電晶體ΝΠ23的閘極係連接於邏輯合成電 路部83的節點_。而且，第7實施形態的Η驅動器4中， 係供應有.開始信號STH ;掃描方向切換信號;反轉掃 描方向切換信號XCSH;時脈信號以耵及以貶，來取代於 第[圖所示之第i實施形態的v驅動器5中所供應的：開 =號sn;掃描方向切換信號csv;反轉掃描方向切換信 STV .掃=1虎KV1及CKV2 °其中’該等之開始信號 H 號CSH;反轉掃描方向切換信號 ，m5#b CKH1及CKH2的波形係分別與上述第i實 方a开> 態的開始信號.搞γ 士人 、 ^ + 现MV，知描方向切換信號CSV;反轉掃γ 方向切換信號XCSV ;時脈 接著,參照第15圖:=尸_^ 移位暫存器電路部的動作 驅動器之 中，係由各段之邏輯合成電路二貫施形態的11驅動器4 與上述第1實麵m 。81至83 ’依序輸出有： G崎對應的Η位準：:：出信號―侧及 勺矛夕位輸出信號Dummy、Drainl及 317912 93 1338277

Drain2而。亥移位輸出信號〇題町、Draini及Drain2係分 ，別被輸入至所對應之水平開關3的電晶體NT121至NT123 •的閘極。藉此方式，水平開關3的各段的電晶體NT121至 NT123依序呈導通狀態。因此，由視訊信號線（Video)將影 像# #u經由水平開關3的各段的電晶體NT121至NT123依 序輸出至各段的沒極線。本第7實施形態之Η驅動器4的 上述以外的動作’係與第2圖所示之上述第1實施形態之 V驅動器5的動作相同。 在第7實施形態中，如上所述，藉由設置重置電晶體 ΝΤ39及ΝΤ49 ’同時，響應開始信號STV而使電晶體ΝΤ39 ..及ΝΤ49導通’可抑制在意料之外的時序將影像信號輸出至 汲極線等，而可獲得與上述第1實施形態相同的效果。 ' (第8實施形態） 芩肊第1 6圖，在本第8實施形態中，進行說明將本發 明應用在含有具有η通道電晶體之像素的有機EL顯示裝置 的情形。 亦即如第1 6圖所示，在本第8實施形態中，在基板 ib上形成有顯示部1〇2。在該顯示部1〇2係以矩陣狀配置 有像素120，该像素120包含：n通道電晶體121及122(以 下稱為電晶體121及122);補助電容123 ;陽極124丨陰 =25;夾在陽極124與陰極125之間的有機虹元件‘ :雷it第16圖的顯示部102中係顯示1像素份的構成。 極係連接於電晶體122的㈣與補助電 谷、方的電極’同時，汲極係連接於沒極線。該電 317912 94 1338277 日日組⑵的閘極係連接於閘極線。此外 極係連接於陽極124,同時， 電日日肢I22的源 圖示）。 聽W接於電流供應線（未 第驅動器4内部的電路構成係與，15圖所示之 動哭：二:： 的電路構成相同。此外，V驅 動时5内相電路構成係與第2圖所示 V驅動器5的電路構成相n a第戸、粑形態之 梦署夕w 貫施形態之有機乩顯示 裝置之該荨以外的部分的構成與第！ 態之液晶顯示裝置相同。 之第1貝㈣ 在第8實施形態中，藉由如上所述的構成，於 中，可抑制在意料之外的時序將影像信號輪出至 ^線’同時’可抑制在意料之外的時序將移位輸出信號 輸出^極線等，而可獲得與上述第1實施形態及第7實 施形態相同的效果。 、 (第9實施形態） 參照第17圖，在本第9實施形態中，進行說明將本發 明應用在含有具有ρ通道電晶體之像素的有機e l顯示裝置 的情形。 亦即，如第17圖所示，在本第9實施形態中，在基板 1C上形成有顯示部102a。在該顯示部102a係以矩陣狀配 置有像素12〇a，該像素12〇a包含：p通道電晶體121a及 1223(以下稱為電晶體121a及122a);補助電容123a ;陽 極124_a;陰極125a;夾在陽極12乜與陰極以“之間的有 機此疋件126a。其中，在第17圖的顯示部102a t係顯 3I79I2 95 1338277 同 時 =像素份的構成。而電晶體1213的源極係、連接於沒極， ° : ’汲極係連接於電晶體心的間極與補助電容⑽ :—方的電極。該電晶體121a的閘極係連接於閑極線。此 ，電晶體122a的源極係連接於電流供應線（未圖示） >及極係連接於陽極12 4 a。 第 =外^驅動器5a内部的電路構成係與第5圖所示之 :施形態之V驅動器53的電路構成相同。第9實施形 :之第示ί之置二該等以外的部分的構成與第_ 1炙弟2貫把形恝之液晶顯示裝置相同。

'顯干實施形態中，藉由如上所述的構成，於有機EL ,^裝置^可抑制在意料之外的時序將移位輸出信號輸 出至閘極線等，而可獲得與上 ； 罘貝鈀形態相同的效果。 制者人㈣示之實施形態均為例示，而非加以限 ㈣。本發明之範圍係由申請專利範圍所揭示， 貧施形態的說明，再者，包含盥 ^ 籲及範圍内之所有變更。 ^月專利乾圍均等涵義以 例如’在上述第1至第9實施形態中，雖例 明應用在液晶顯示裳置隹例不將本發 非揭限於此，亦可庫用在/^機此顯不I置’惟本發明並 以外的顯示裂置 顯示裝置及有機虬顯示裝置 此外’在上述第〗牵楚 明僅應用在V驅動器施形態中’雖說明將本發

, 二驅動器的任一方之例’惟太获·日B 並非侷限於此，亦可將本發 孓月 之雙方。 應用在V驅動器及Η驅動器 317912 96 ^38277 此外’在上述第7實施形態中，雖顯示均以η通道電 晶體構成用在本發明U驅動器的電晶體之例，惟本發明 並非侷限於此，亦可於w '若 J杓Up通道電晶體構成用在本發 Η驅動器的電晶體。 此外，於使用η通道電晶體之第i、第3、第5 :第8實施形態中’亦可藉由n通道電晶體構成所有的· 谷。此外’於使用p通道電晶體之第2、第4、第 ' 貫施形態中’亦可藉由P通道電晶體構成所有的電容。 【圖式簡單說明】 第1圖係顯示本發明之第1實施形態之液 的俯視圖。 裝置 里第2圖係為第1圖所示之第1實施形態之液晶顯禾姑 置的V驅動器内部的電路圖。 、裴 第3圖係用以說明本發明之第施形態之 裝置的V驅動器之動作的電壓波形圖。 ，示 第4圖係顯示本發明之第2實施形態之液晶顯 的俯視圖。 I置 第5圖係為第4圖所示之第2實施形態之液 置的V驅動器内部的電路圖。 —' 弟6圖係用以說明本發明之第2實施形態之液— 裝置的V酿& ”、'員不 —，動。。之動作的電壓波形圖。 第7圖係為本發明之第3實施形態之液晶顯示 ^驅動器内部的電路圖。 衣置的 第8圖係用以說明本發明之第3實施形態之液晶顯示 317912 97 裝置的V驅動器之動 第…“作的電壓波形圖。 第9圖係為本發 V畈叙rin如 第4貫施形態之液晶_示裝置的 V驅動态内部的電路圖。 衣置的 第1 〇圖係用以锘日日士& „ , 兄明本發明之第4實施形態之液晶顯- 裝置的V驅動器之動 ^夜s曰顯不 ^ w下的電壓波形圖。 第11圖係為本發明夕楚 之第5貫施形態之液晶顯示f — V驅動器内部的電路圖。 '丁裝置的 弟12圖係用以$ BB 々 兄明本發明之第5實施形態之液晶磲干 裝置:"驅動器之動作的電壓波形圖。 液日… 第3圖係為本發明之第6實施形態之液 V驅動器内部的電路圖。 戒罝的 梦署Γ:圖係用以說明本發明之第6實施形態之液晶顯示 乂 、驅動器之動作的電壓波形圖。 第15圖係為本發明之第7實施形態之液晶顯示裝 Η驅動器内部的電路圖。 、 第16圖係顯示本發明之第8實施形態之有機el顯二 裝置的俯視圖。 不 第1 7圖係顯示本發明之第9實施形態之有機EL顯，一、 裝置的俯視圖。 ‘”’'不 第18圖係用以說明使習知技術之一例之顯示裝置的 没極線驅動的移位暫存器電路的電路構成的電路圖。 【主要元件符號說明】 1、la、lb 基板 2 ' 2a > 102 ' 1 〇2a 顯示部 317912 98 1338277 3、 3a 4、 4a 5 ' 5a 11 12 、 120 、 120a 20 、 20a 21 ' 121 ' 122 21a • 22 、 22a 23 、 23a 水平開關（HSW) H驅動器 v驅動器10驅動IC 信號產生電路 電源電路 像素 η通道電晶體（電晶體） Ρ通道電晶體（電晶體） 像素電極 對向電極 24 ' 24a 液晶 25、25a、123、123a 補助電容 51 至 55、501 至 505、511 至 515、521 至 525、531 至 535 541至545 移位暫存器電路部 ,51a 至 55a、501a 至 505a、51 la 至 515a、521a 至 525a、 _ 531a 至 535a、541a 至 545a、1001a 至 1003a 第 1 電路部 51b 至 55b、501b 至 505b、511b 至 515b、521b 至 525b、 531b 至 535b、541b 至 545b、1001b 至 1003b 第 2 電路部 60、600、610、620、630、640掃描方向切換電路部 70、700、710、720、730、740輸入信號切換電路部 W 至 83、801 至 803、811 至 813、821 至 823、831 至 833、 841至843 邏輯合成電路部 81a 至 83a、801a 至 803a、811a 至 813a、821a 至 823a、 831a至833a、841a至843a電位固定電路部 99 317912 1338277 91、901、911、921 電路部 124 、 124a 125 、 125a <· 126 Video SRI 至 SR5 SR11 至 SR15 ST 、 STV 、 STH • (STV) ' (STH) CSV 、 CSH '(CSV) 、 （CSH) 陽極 陰極 有機EL元件 視訊信號（線） 移位信號 輸出信號 開始信號 開始信號線 掃描方向切換信號 掃描方向切換信號線 CKH 、 CKH1 、 CKH2 、 CKV 、 CKV1 、 CKV2 、 CLK1 、 -CLK2 時脈信號 (CKV1)、（CKV2)、（CLK1)、（CLK2)時脈信號線 SR501 至 SR503 、 Dummy 、 Drainl 、 Drain 2 、 Gatel 、

Gate2 ENB 、 ENB1 、 ENB2 (ENB1) 、 （ENB2) XENB (XENB) 移位輸出信號 致能信號 致能信號線 反轉致能信號 反轉致能信號線

VDD 正側電位 VBB 負侧電位 NT1 至 NT8、NT11 至 NT18、NT21 至 NT28、NT31 至 NT38、 NT41 至 NT48、NT51 至 NT85、NT91 至 NT95、NT101 至 NT105、 317912 100 1338277 NT111 至 NT114 、 NT121 至 NT123 、 NT500 至 NT508 、 NT510至NT512 η通道電晶體（電晶體） ΝΤ39、ΝΤ49 η通道電晶體（重置電晶體） ΡΤ1 至 ΡΤ8 、 ΡΤ11 至 ΡΤ18 、 ΡΤ21 至 ΡΤ28 、 ΡΤ31 至 ΡΤ38 、 ΡΤ41 至 ΡΤ48、ΡΤ51 至 ΡΤ85、ΡΤ91 至 ΡΤ95、ΡΤ101 至 ΡΤ105、 ΡΤ111至ΡΤ114 ρ通道電晶體（電晶體） ΡΤ39、ΡΤ49 ρ通道電晶體（重置電晶體） C1 至 C4、C11 至 C14、C21 至 C24、C31 至 C34、C41 至 C44、 • C8卜 C9卜 C1(U、Clll、C5(H、C502 電容 ND1 至 ND7、ND501 至 ND504 節點 1 XCSH、XCSV 反轉掃描方向切換信號 :(XCSH)、（XCSV) 反轉掃描方向切換信號線 (Dummy) (Gatel) (Gate2) φ (Video) 假閘極線 第1段的閘極線 第2段的閘極線 視訊信號線 101 317912

Claims (1)

1338277 十、申請專利範圍： 】.一種顯示裝置，係具備 電路包含： 立暫存益電路，該移位暫存器 第1移位暫存器電路部 ..4，用以輸出第1移位信號； wit 電路部，配置在前Ml移位暫存 =1:段’並用以輪出第2移位信號:以及 導電型的電晶體所構成，輪入有_!、立：通的複數個第1 前述第2移位信號，同時2=1移位信號以及 存器電路部的至少及别述第2移位暫 2移位信號之節點的電位移位信號或前述第 的電晶體不導通的第2電^置為則述邏輯合成電路部 2. 如申請專利範圍第！項之顯示 移位暫存器電路部及前述第2移位暫存:電 均包含前述重置電晶體。 電路#雙方 3. 如申請專利範圍第】項之顯示裝置，& 驅動信號係用以使前述移位路=預定的 始信號。 电峪開始知描的開 4. 如申請專利範圍第〗項之顯 移位暫存器電路部及前述第2=二:，前述第] 少-方係包含前段的第！電曰子态電路部的至 第1電路部及後段的第2電路部， 317912 102 洳述第2電路部係包人 該第】電晶體係連接於前述 3 ::的苐1電晶體 1移位信號或前述第2:、輸出有前述第 極連接於前述第 5即點之間，同時其閘 ^ 、弟】電路部的輸出節點， 别述重置電晶@ 而將前述第1電路二=述預定的驅動信號 功能，…的輪出節點重置為前述第i電位的 響應由前述重置電晶體將前 ㈣重置為前述第1電位，而使前述第^；?體的^出 狀離，|έ眇祜认，丄 乂币1兔日日體呈導通 U此使輪出有前守、 號或前述第电峪哔的刖述第1移位信 如SI 信就的節點重置為前述第2電位。 。月“巳圍第4項之顯示裝置 晶體係連接於前奸T則述重置電 節點之間，同二極^ 第1驅動信號線。應前述預定驅動信號的 如申請專利範圍第5項之顯示裝置，其中 騙動仏號線係供應開始信號的開 係作為前述預定的驅動…二：虎線该開始信號 電路開始掃描。動“且用以使前述移位暫存器 成電路圍第1項之顯示裝置’其中，前述邏輯合 战冤路。卩的電晶體係包含： ★ f as體’其源極/没極的—方連接於用以 切換成前述第1雷/ ώ a 供慝 信號線，㈣…電，、則述第電位之第1信號的第1 化、" '〜第2電晶體之閘極輸入有前述第】移位 317912 103 信號；以及 ^第3電晶體，其源極/汲極的—方連接於前述第2 電晶體的源極/汲極的另一方’並對該第3電晶體之間 極輸入有前述第2移位信號， 當前述第1移位信號及前述第2移位信號為前述苐 I使别述第2電晶體及前述第3電晶體呈導通 狀心同時，由則述第1信號線供應前述第丨電位之前 述第1信號至前述第2電晶體的源極/汲極的一方 此：過則之第2電晶體及前述第3電晶體而輸出前述苐 電位的前述移位輪出信號， d!)述第1移位信號由前述第】電位變化成前述第 第m前述第1信號線供應前述第2電位之前述 。、至則述第2電晶體的源極/汲極的一方， 電晶體及前述第3電晶體而輸出前述； 電位的前述移位輸出信號。 利批圍第7項之顯示裝置，其中’在前述第1 二伴：ί第2電位的期間’將前述移位輸出信號強制 f生地保持在舸述第2電位。 圍第7項之顯示裝置’其中’前述邏輯合 位固定電路部，以在前述第1移位信 位輸出"變化成前述第2電位之後，將前述移 位輸出㈣固^在_第2m。 .如申請專利範圍第7項之顯 移位暫存器電路部俜包含.第4堂置曰=巾别逃第1 你匕3.第4電晶體，對於其汲極至 3J79J2 104 2應前述第1電位’同時，其閘極連接於輸 電晶體^Γ ;以及第1電容，連接於前述第4 曰日體的閘極〜源極之間， 對移位暫存器電路部係包含··第5電晶體， 於輪二、，匕供應前述第1電位’同時’其閘極連接 接^ 述第2移位信號的節點；以及第2電容，連 接於則述第5電晶體的間極—源極之間。 谷連 申》月專利|巳圍第丨〇項之顯示裝置，其中，二 第4電晶體的汲 子於則述 電位與前述第2電換成前述第1 線，同㈣於閑極係供應㈣ls_fl U 述第？5電晶體的沒極係連接有用以供應前 第2時脈” ^幻信號線，同時對於閉極係供應有 電位在前述第1時脈信號由前述第2 *前述第2電= 及在前述第2時脈信號 2電位切換成前:苐;：1電位之後，分別由前述第 12.如申請專利範圍 ^ . 項之顯示裝置’其中，對於，、+. 第4電晶體的_# ^對於别迷 電位與前述第2雷你哲有應切換成前述第1 於棒庙 之第2信號的第2信號線，同時 於閘極係供應有第i時脈信號， 谓 換成的没極係連接有用以供應切 電位與前述第2電位之第3信號的第3 317912 105 1338277 信號線’同時對 前述苐2作二㈣'供應有第2時脈信號， .彳。龙係在前谈货 電位變成前述第〗 、弟1時脈信號由前述第2 述第】電位， —位之谈，由前述第2電仅切換成前 前述苐3信號係在 電位變成前述第】雷^ 、乐2時脈信號由前述第2 述第】電位。 位之後，由前述第2電位切換成前 13.==:第項之顯示裝置，其，，前述重置 前述第4電曰體^此·響應前述預定的驅動信號，將 ^電日日體或前述第5電晶體 刖述第2電位。 J电m垔置馬 14.如申請專利範圍第1 存琴雷跤後* 項之』不裝置，其中’前述移位暫 : ，、、用於用以驅動閘極線的移位暫存器電路 驅動沒極線的移位暫存器電路的至少一方 範圍第1項之顯示裝置，其中，構成前述第 ^暫存器電路部、前述第2移位暫存器電路部及前 =合成電路部的電晶體、以及前逃重置電晶體係具 有弟1導電型。 申請專利範圍第）項之顯示裝置，其中，前㈣示裝 糸由液晶顯示裝置及EL顯示裝置的任一方所構成。 317912 106