JP2006331633A - シフトレジスタとこれを用いた表示装置及びその駆動方法 - Google Patents

Abstract

【課題】シフトレジスタの出力線のロードを減少させ誤動作を防止できるようにしたシフトレジスタとこれを用いた表示装置及びその駆動方法を提供する。
【解決手段】本発明によるシフトレジスタは、ｎ（ただし、ｎは正の整数）個のステージを持つシフトレジスタにおいて、前記各ステージは、第ｉ−ｊ１（ただし、ｉは１〜ｎのうちいずれか一つの正の整数で、ｊ１は２以上の正の整数）ステージからの出力信号と第ｉ＋ｊ２（ただし、ｊ２は、ｊ１と等しいか異なる正の整数）ステージからの出力信号によって第１及び第２ノードの電圧を制御するノード制御部と、前記第１及び第２ノードの電圧によって複数のクロック信号入力ラインのうちいずれか一つからのクロック信号を出力する出力部とを備える。
【選択図】図４

Description

本発明は、シフトレジスタに係り、特に、シフトレジスタの出力線のロードを減少させて誤動作を防止できるようにしたシフトレジスタとこれを用いた表示装置及びその駆動方法に関する。

近来、陰極線管（Cathode Ray Tube）の短所とされている重さと体積を減らしうる種々の平板表示装置が台頭してきている。かかる平板表示装置には、液晶表示装置（Liquid Crystal Display)、電界放出表示装置（Field Emission Display）、プラズマ表示パネル（Plasma Display Panel）及び発光表示装置（Light Emitting Display）などがある。

通常の液晶表示装置は、電界を用いて液晶の光透過率を調節することによって画像を表示する。このため、液晶表示装置は、液晶セルがマトリクス形態に配列された液晶パネルと、この液晶パネルを駆動するための駆動回路とを備える。

液晶パネルにはゲートラインとデータラインが互いに交差して配列され、このゲートラインとデータラインとの交差によって定義される領域に液晶セルが位置する。また、液晶パネルには、液晶セルのそれぞれに電界を印加するための画素電極と共通電極が形成される。各画素電極は、スイッチング素子である薄膜トランジスタ（Thin Film Transistor、以下、‘ＴＦＴ'という。）のソース及びドレイン端子を経由してデータラインのいずれか一つに接続される。ＴＦＴのゲート端子はゲートラインのいずれか一つに接続される。

このように液晶表示装置に用いられるＴＦＴは、半導体層としてアモルファス（Amorphous）シリコンまたはポリ（Poly）シリコンを使用する。アモルファス型液晶表示装置は、アモルファスシリコン層が比較的良好な均一性及び安定した特性を有するという長所があるが、電荷移動度が小さいために画素密度を向上させ難いという短所がある。しかしながら、最近では回路的補完を通じてアモルファスシリコンを用いた駆動回路をアレイ基板上に内蔵可能になっている。

図１を参照すると、関連技術による液晶表示装置は、画像を表示する画像表示部１２にゲートパルスを供給するためのシフトレジスタ５０が形成された液晶パネル１０と、図示せぬ制御回路及び電源回路が実装された印刷回路基板（Printed Circuit Board）２０と、印刷回路基板２０と液晶パネル１０との間に接続された複数のテープキャリアパッケージ（Tape Carrier Package、以下、‘ＴＣＰ’という。）３０と、各ＴＣＰ３０に実装されて画像表示部１２にアナログ画像信号を供給する複数のデータ集積回路（Data Integrated Circuit）４０とを備える。

画像表示部１２は、マトリクス状に形成された液晶セルＬＣから画像を表示する。各液晶セルＬＣは、ゲートラインＧＬとデータラインＤＬとの交差点に接続されたスイッチング素子として、ポリシリコンまたはアモルファスシリコンを使用するＴＦＴを含む。データラインＤＬはデータ集積回路４０からアナログ画像信号が供給され、ゲートラインＧＬはシフトレジスタ５０からゲートパルスが供給される。

各ＴＣＰ３０は、ＴＡＢ（Tape Automated Bonding）方式によって印刷回路基板２０と液晶パネル１０間に電気的に接続される。この場合、各ＴＣＰ３０の入力パッドは印刷回路基板２０に電気的に接続され、出力パッドは液晶パネル１０に電気的に接続される。各データ集積回路４０は、印刷回路基板２０に実装された制御回路からＴＣＰ３０の入力パッドを介して制御信号及びデータ信号が入力され、入力された制御信号を用いてデータ信号をアナログ画像信号に変換してＴＣＰ３０の出力パッドを介して液晶パネル１０のデータラインＤＬに供給する。

シフトレジスタ５０は、液晶パネル１０の一側に直接形成される。このシフトレジスタ５０は、図２に示すように、ゲートラインＧＬの一側に出力端が各々接続された複数のステージ５１１〜５１ｎで構成される。

複数のステージ５１１〜５１ｎは、それぞれスタートパルスＳＰ入力ラインに縦属接続されるとともに、少なくとも一つのクロック信号ＣＬＫ入力ラインにそれぞれ接続される。少なくとも一つのクロック信号ＣＬＫは、１クロックずつ順次位相遅延された形態で供給される。このとき、クロック信号ＣＬＫ入力ラインに供給されるクロック信号ＣＬＫの個数が２である場合、シフトレジスタ５０は２相シフトレジスタという。

これにより、複数のステージ５１１〜５１ｎのそれぞれは、クロック信号ＣＬＫのうち一つのクロック信号を用いてスタートパルスＳＰを１クロックずつシフトさせて出力する。このようなシフトレジスタ５０の各ステージ５１１〜５１ｎ−１から出力される信号はゲートパルスＧＰとして供給されるとともに、次段のステージ５１２〜５１ｎのスタートパルスＳＰとして供給される。

このような関連技術による液晶表示装置は、液晶パネル１０に内蔵されたシフトレジスタ５０を用いてゲートラインＧＬにゲートパルスＧＰを順次供給することと同期がとれるように、複数のデータ集積回路４０からのアナログ画像信号をデータラインＤＬに供給することによって、画像表示部１２に希望する画像を表示するようになる。

しかしながら、かかる関連技術による液晶表示装置は、全てのステージ５１１〜５１ｎがクロック信号ＣＬＫ入力ラインに接続されるため、シフトレジスタの出力線のロードが増加し誤動作が発生する。また、関連技術による液晶表示装置は、ゲートパルスＧＰをゲートラインＧＬに順次に供給するため、必要時に液晶パネル１０の分割スキャン及びスキャン方向の変更ができないという問題があった。

本発明は上記の問題を解決するためのもので、その目的は、シフトレジスタの出力線のロードを減少させて誤動作を防止できるようにしたシフトレジスタとこれを用いた表示装置及びその駆動方法を提供することにある。

また、本発明の他の目的は、スタートパルスのタイミングを調節してスキャン方向を調節できるようにしたシフトレジスタとこれを用いた表示装置及びその駆動方法を提供することにある。

上記の目的を達成するための本発明に係るシフトレジスタは、ｎ（ただし、ｎは正の整数）個のステージを持つシフトレジスタにおいて、前記各ステージは、第ｉ−ｊ１（ただし、ｉは１〜ｎのうちいずれか一つの正の整数で、ｊ１は２以上の正の整数）ステージからの出力信号と第ｉ＋ｊ２（ただし、ｊ２は、ｊ１と等しいか異なる正の整数）ステージからの出力信号によって第１及び第２ノードの電圧を制御するノード制御部と、前記第１及び第２ノードの電圧によって複数のクロック信号の入力ラインのうちいずれか一つからのクロック信号を出力する出力部とを備えることを特徴とする。

また、他の発明に係るシフトレジスタは、ｎ（ただし、ｎは正の整数）個のステージを持つシフトレジスタにおいて、前記各ステージは、第ｉ−ｊ１（ただし、ｉは１〜ｎのうちいずれか一つの正の整数で、ｊ１は２以上の正の整数）ステージからの出力信号と第ｉ＋ｊ２（ただし、ｊ２は、ｊ１と等しいか異なる正の整数）ステージからの出力信号によって複数のクロック信号の入力ラインのうちいずれか一つからのクロック信号を出力することを特徴とする。

また、他の発明による表示装置は、ゲートラインとデータラインとの交差点に接続されたスイッチング素子を含む複数の画素セルを用いて画像を表示する画像表示部、及び前記ゲートラインにゲートパルスを供給するためのｍ（ただし、ｍは正の整数）個のステージを持つ第１及び第２シフトレジスタとが形成された表示パネルと、前記データラインにアナログ画像信号を供給するための複数のデータ集積回路とを備え、前記各ステージは、第ｋ−２（ただし、ｋは１〜ｍのうちいずれか一つの正の整数）ステージからの出力信号と第ｋ＋２ステージからの出力信号によって第１及び第２ノードの電圧を制御するノード制御部と、前記第１及び第２ノードの電圧によって少なくとも２個のクロック信号の入力ラインのうちいずれか一つからのクロック信号を前記ゲートラインに供給する出力部とを備えることを特徴とする。

また、他の発明による表示装置は、ゲートラインとデータラインとの交差点に接続されたスイッチング素子を含む複数の画素セルを用いて画像を表示する画像表示部、及び前記ゲートラインにゲートパルスを供給するためのｍ（ただし、ｍは正の整数）個のステージを持つ第１及び第２シフトレジスタが形成された表示パネルと、前記データラインにアナログ画像信号を供給するための複数のデータ集積回路とを備え、前記各ステージは、第ｋ−２（ただし、ｋは１〜ｍのうちいずれか一つの正の整数）ステージからの出力信号と第ｋ＋１ステージからの出力信号によって第１及び第２ノードの電圧を制御するノード制御部と、前記第１及び第２ノードの電圧によって少なくとも２個のクロック信号の入力ラインのうちいずれか一つからのクロック信号を前記ゲートラインに供給する出力部とを備えることを特徴とする。

また、本発明によるシフトレジスタの駆動方法は、ｎ（ただし、ｎは正の整数）個のステージを持つシフトレジスタの駆動方法において、第ｉ−ｊ１（ただし、ｉは１〜ｎのうちいずれか一つの正の整数で、ｊ１は２以上の正の整数）ステージからの出力信号と第ｉ＋ｊ２（ただし、ｊ２は、ｊ１と等しいか異なる正の整数）ステージからの出力信号によって第１及び第２ノードを制御する段階と、前記第１及び第２ノードによって２ｊ個のクロック信号の入力ラインのうちいずれか一つからのクロック信号を出力する段階と、を備えることを特徴とする。

また、他の発明による表示装置の駆動方法は、ゲートラインとデータラインとの交差点に接続されたスイッチング素子を含む複数の画素セルを用いて画像を表示する画像表示部、及び前記ゲートラインにゲートパルスを供給するためのｍ（ただし、ｍは正の整数）個のステージを持つ第１及び第２シフトレジスタが形成された表示パネルと、前記データラインにアナログ画像信号を供給するための複数のデータ集積回路とを備える表示装置の駆動方法において、前記第１及び第２シフトレジスタを用いて前記ゲートラインにゲートパルスを供給する段階は、第ｋ−２（ただし、ｋは１〜ｍのうちいずれか一つの正の整数）ステージからの出力信号と第ｋ＋２ステージからの出力信号によって第１及び第２ノードの電圧を制御する段階と、前記第１及び第２ノードの電圧によって少なくとも２個のクロック信号の入力ラインのうちいずれか一つからのクロック信号を前記ゲートパルスとして前記ゲートラインに供給する段階とを備えることを特徴とする。

また、他の発明による表示装置の駆動方法は、ゲートラインとデータラインとの交差点に接続されたスイッチング素子を含む複数の画素セルを用いて画像を表示する画像表示部、及び前記ゲートラインにゲートパルスを供給するためのｍ（ただし、ｍは正の整数）個のステージを持つ第１及び第２シフトレジスタが形成された表示パネルと、前記データラインにアナログ画像信号を供給するための複数のデータ集積回路とを備える表示装置の駆動方法において、前記第１及び第２シフトレジスタを用いて前記ゲートラインにゲートパルスを供給する段階は、第ｋ−２（ただし、ｋは１〜ｍのうちいずれか一つの正の整数）ステージからの出力信号と第ｋ＋１ステージからの出力信号によって第１及び第２ノードの電圧を制御する段階と、前記第１及び第２ノードの電圧によって少なくとも２個のクロック信号入力ラインのうちいずれか一つからのクロック信号を前記ゲートパルスとして前記ゲートラインに供給する段階とを備えることを特徴とする。

本発明によるシフトレジスタとその駆動方法は、第ｉ−ｊステージからの出力信号及び第ｉ＋ｊステージからの出力信号を用いることによって、シフトレジスタの奇数番目のステージと偶数番目のステージとを分離して駆動する。したがって、本発明は、シフトレジスタの奇数番目のステージと偶数番目のステージとの分離駆動によってシフトレジスタの出力線のロードを減少させ誤動作を防止可能になる。なお、本発明は、シフトレジスタに供給されるスタートパルスのタイミングを調節することによってスキャン方向を調節できる。

また、本発明によるシフトレジスタを用いた表示装置とその駆動方法は、表示パネルの左右側にシフトレジスタを直接形成し、第ｉ−ｊステージからの出力信号及び第ｉ＋ｊステージからの出力信号を用いて各シフトレジスタを駆動することによって、シフトレジスタの奇数番目のステージと偶数番目のステージとを分離して駆動する。したがって、本発明は、シフトレジスタの奇数番目のステージと偶数番目のステージとの分離駆動によってシフトレジスタの出力線のロードを減少させ誤動作が防止可能になる。なお、本発明は、シフトレジスタに供給されるスタートパルスのタイミングを調節することによってスキャン方向を調節できる。

以下、添付の図面を参照して本発明の実施形態を具体的に説明する。

図４は、本発明の第１の実施の形態によるシフトレジスタにおいて、一つのステージ１５１を示す図である。

図４を参照すると、本発明の第１の実施の形態によるシフトレジスタは、ｎ（ただし、ｎは正の整数）個のステージを有し、各ステージ１５１は、第ｉ−ｊ１（ただし、ｉは１〜ｎのうちいずれか一つの正の整数で、ｊ１は２以上の正の整数）ステージからの出力信号Ｖｉ−ｊと第ｉ＋ｊ２（ｊ２は、ｊ１と等しいか異なる正の整数）ステージからの出力信号Ｖｉ＋ｊによって第１及び第２ノードＱ，ＱＢの電圧を制御するノード制御部１５２と、第１及び第２ノードＱ，ＱＢの電圧によって２ｊ個のクロック信号ＣＬＫ入力ラインのうちいずれか一つからのクロック信号ＣＬＫを出力する出力部１５４とを備える。

ノード制御部１５２は、下記の表１のように、第ｉ−ｊ１ステージからの出力信号Ｖｉ−ｊ１によって第１ノードＱ上の電圧を制御すると同時に、第ｉ＋ｊ２ステージからの出力信号Ｖｉ＋ｊ２によって第２ノードＱＢ上の電圧を制御する。ここで、ｊ１とｊ２は同じ正の整数だ。

出力部１５４は、ノード制御部１５２によって制御される第１及び第２ノードＱ，ＱＢ上の電圧によって、クロック信号ＣＬＫ入力ラインからのクロック信号ＣＬＫを出力端Ｖｏに出力する。このため、出力部１５４は、第１ノードＱ上の電圧によってクロック信号ＣＬＫを出力端Ｖｏに供給する第１スイッチング素子Ｔ１と、第２ノードＱＢ上の電圧によって基底電源ＶＳＳを出力端Ｖｏに供給する第２スイッチング素子Ｔ２とを備える。

このように構成される本実施の形態によるシフトレジスタは、第ｉ−ｊ１ステージからの出力信号Ｖｉ−ｊ１及び第ｉ＋ｊ２ステージからの出力信号Ｖｉ＋ｊ２を用いてクロック信号ＣＬＫを出力端Ｖｏに出力する。

一方、図５は、ｊ１＝２及びｊ２＝２で、４相クロック信号を用いた本発明の第１の実施の形態によるシフトレジスタの駆動波形図である。

以下、図４及び図５を参照して、本発明の第１の実施の形態によるシフトレジスタの駆動方法について説明する。ここで、４相クロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４は、１クロックずつ順次に位相遅延された形態に繰り返し供給され、各ステージ１５１の第１スイッチング素子Ｔ１は、４個のクロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４入力ラインのうちいずれか一つに接続される。

まず、各ステージ１５１のノード制御部１５２は、第ｉ−２ステージから出力されるハイ状態の出力信号Ｖｉ−２を用いて第１ノードＱをハイ状態に充電すると同時に、第ｉ＋２ステージから出力されるロー状態の出力信号Ｖｉ＋２を用いて第２ノードＱＢ上の電圧がロー状態になるように放電させる。これにより、出力部１５４の第１スイッチング素子Ｔ１が第１ノードＱ上の電圧によってターンオンされ４個のクロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４入力ラインのうちいずれか一つから供給されるハイ状態のクロック信号ＣＬＫを出力端Ｖｏに出力する。

その後、各ステージ１５１のノード制御部１５２は、第ｉ＋２ステージから出力されるハイ状態の出力信号Ｖｉ＋２を用いて、第２ノードＱＢをハイ状態に充電すると同時に、第ｉ−２ステージから出力されるロー状態の出力信号Ｖｉ−２を用いて、第１ノードＱ上の電圧がロー状態となるように放電させる。これにより、出力部１５４の第２スイッチング素子Ｔ２がターンオンされ基底電源ＶＳＳからの基底電圧を出力端Ｖｏに供給する。

このように、本発明の第１の実施の形態によるシフトレジスタは、第ｉ−ｊステージからの出力信号Ｖｉ−ｊ及び第ｉ＋ｊステージからの出力信号Ｖｉ＋ｊを用いてクロック信号ＣＬＫを出力端Ｖｏに出力することによって、奇数番目のステージと偶数番目のステージとを分離して駆動するようになる。したがって、本発明の第１の実施の形態によるシフトレジスタは、奇数番目のステージと偶数番目のステージの分離駆動によってシフトレジスタの出力線のロードを減少させ誤動作を防止できる。そして、本発明の第１の実施の形態によるシフトレジスタは、スタートパルスのタイミングを調節することによって、出力信号を奇数番目及び偶数番号目に分離して出力することができる。

一方、図６は、ｊ１＝２及びｊ２＝２であり、４相クロック信号を用いた本発明の第１の実施の形態によるシフトレジスタの他の駆動波形図である。

図６を図４と結びつけて説明すると、本発明の第１の実施の形態によるシフトレジスタの他の駆動方法は、４個のクロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４入力ラインに供給される４個のクロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４を重畳させて図４に示す本発明の第１の実施の形態と同じ方式で駆動するため、重なる出力信号が発生する。ここで、４個のクロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４のそれぞれのパルス幅は、表示装置の種類によって調節可能である。例えば、各クロック信号の幅は、表示装置の大きさまたは解像度に応じて変更可能である。

また、図７は、ｊ１＝３及びｊ２＝３であり、６相クロック信号を用いた本発明の第１の実施の形態によるシフトレジスタのさらに他の駆動波形図である。

図７を図４と結びつけて説明すると、本発明の第１の実施の形態によるシフトレジスタのさらに他の駆動方法は、第ｉ−３ステージからの出力信号Ｖｉ−３及び第ｉ＋３ステージからの出力信号Ｖｉ＋３を用いて６個のクロック信号ＣＬＫ１〜ＣＬＫ６入力ラインに供給される６個のクロック信号ＣＬＫ１〜ＣＬＫ６のうちいずれか一つを出力する。

また、このシフトレジスタの駆動方法は、６個のクロック信号ＣＬＫ１〜ＣＬＫ６入力ラインに供給される６個のクロック信号ＣＬＫ１〜ＣＬＫ６を重畳させて駆動することによって、重なる出力信号を発生させることができる。
また、図８は、ｊ１＝４及びｊ２＝４であり、８相クロック信号を用いた本発明の第１の実施の形態によるシフトレジスタのさらに他の駆動波形図である。

図８を図４と結びつけて説明すると、本発明の第１の実施の形態によるシフトレジスタのさらに他の駆動方法は、第ｉ−４ステージからの出力信号Ｖｉ−４及び第ｉ＋４ステージからの出力信号Ｖｉ＋４を用いて８個のクロック信号ＣＬＫ１〜ＣＬＫ８入力ラインに供給される８個のクロック信号ＣＬＫ１〜ＣＬＫ８のうちいずれか一つを出力する。

また、図９は、ｊ１＝４及びｊ２＝４であり、８相クロック信号を用いた本発明の第１の実施の形態によるシフトレジスタのさらに他の駆動波形図である。

図９を図４と結びつけて説明すると、本発明の第１の実施の形態によるシフトレジスタのさらに他の駆動方法は、８個のクロック信号ＣＬＫ１〜ＣＬＫ８入力ラインに供給される８個のクロック信号ＣＬＫ１〜ＣＬＫ８を重畳させて駆動することによって、重なる出力信号を発生させる。

図１０は、本発明の第２の実施の形態によるシフトレジスタを示す図である。

図１０を参照すると、本発明の第２の実施の形態によるシフトレジスタは、第１乃至第４クロック信号ＣＬＫ１〜ＣＬＫ４入力ラインに接続されたｎ個のステージ１５１１〜１５１ｎを備え、各ステージ１５１１〜１５１ｎは、第ｉ−２ステージ１５１ｉ−２からの出力信号Ｖｉ−２及び第ｉ＋２ステージ１５１ｉ＋２からの出力信号Ｖｉ＋２を用いて４個のクロック信号ＣＬＫ１〜ＣＬＫ４入力ラインに供給される４個のクロック信号ＣＬＫ１〜ＣＬＫ４のうちいずれか一つを出力する。

第１乃至第４クロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４は、１クロックずつ順次位相遅延された形態で供給される。

第１ステージ１５１１は、第１スタートパルスＳＰ１入力ライン、第１クロック信号ＣＬＫ１入力ライン及び第３ステージ１５１３の出力端に接続される。このときに、第１スタートパルスＳＰ１は、図１１に示すように、第１クロック信号ＣＬＫ１の位相よりも２クロック早い形態で供給される。

第２ステージ１５１２は、第２スタートパルスＳＰ２入力ライン、第２クロック信号ＣＬＫ２入力ライン及び第４ステージ１５１４の出力端に接続される。このときに、第２スタートパルスＳＰ２は、第１スタートパルスＳＰ１よりも１クロック遅れるか同じ形態で供給される。

一方、第１及び第２スタートパルスＳＰ１、ＳＰ２は、第１ステージ１５１１の以前段に接続されたダミーステージからの出力信号になり得、外部から供給されることができる。そして、第ｎ−１及び第ｎステージ１５１ｎ−１、１５１ｎに供給される第ｎ＋１及び第ｎ＋２出力信号Ｖｎ＋１、Ｖｎ＋２は、第ｎステージ１５１ｎの次の段に接続された２個のダミーステージから発生でき、外部から発生することができる。

第３ステージ１５１３は、第１ステージ１５１１の出力端、第３クロック信号ＣＬＫ３入力ライン及び第５ステージ１５１５の出力端に接続される。

第４ステージ１５１４は、第２ステージ１５１２の出力端、第４クロック信号ＣＬＫ４入力ライン及び第６ステージ１５１６の出力端に接続される。

第１ステージ１５１１を除いた第４ｉ＋１（ただし、ｉは１〜ｎ／４のうちいずれか一つの正の整数）ステージ１５１５、１５１９〜１５１ｎ−３も同様に、第１クロック信号ＣＬＫ１入力ライン、第４ｉ−１ステージ１５１３、１５１７〜１５１ｎ＋１の出力端及び第４ｉ＋３ステージ１５１７、１５１９〜１５１ｎ−１の出力端に接続される。

また、第２ステージ１５１２を除いた第４ｉ＋２（ただし、ｉは１〜ｎ／４のうちいずれか一つの正の整数）ステージ１５１６、１５１１０〜１５１ｎ−２は、第２クロック信号ＣＬＫ２入力ライン、第４ｉステージ１５１４、１５１８〜１５１ｎの出力端及び第４ｉ＋２ステージ１５１８、１５１１０〜１５１ｎの出力端に接続される。

また、第３ステージ１５１３を除いた第４ｉ＋３ステージ１５１７、１５１１１〜１５１ｎ−１は、第３クロック信号ＣＬＫ３入力ライン、第４ｉ＋１ステージ１５１５、１５１９〜１５１ｎ＋１の出力端及び第４ｉ＋１（ただし、ｉは２〜ｎ／４のうちいずれか一つの正の整数）ステージ１５１９、１５１１３〜１５１ｎ＋１の出力端に接続される。

また、第４ステージ１５１４を除いた第４ｉステージ１５１８、１５１１２〜１５１ｎは、第４クロック信号ＣＬＫ４入力ライン、第４ｉ＋２ステージ１５１６、１５１１０〜１５１ｎ−２の出力端及び第４＋２ｉ＋２（ただし、ｉは１〜ｎ／４のうちいずれか一つの正の整数）ステージ１５１１０、１５１１４〜１５１ｎ＋２の出力端に接続される。

このようなｎ個のステージ１５１１〜１５１ｎは、奇数番目のステージと偶数番目のステージが互いに分離され独立的に動作する。すなわち、第１ステージ１５１１を除いた奇数番目のステージ１５１３、１５１５〜１５１ｎ−１の各出力信号は、以前の奇数番目のステージと次の奇数番目のステージに供給する。また、第２ステージ１５１２を除いた偶数番目のステージ１５１４、１５１６〜１５１ｎの各出力信号は、以前の偶数番目のステージと次の偶数番目のステージに供給する。

このような各ステージ１５１１〜１５１ｎは、第ｉ−２ステージ１５１ｉ−２からの出力信号Ｖｉ−２及び第ｉ＋２ステージ１５１ｉ＋２からの出力信号Ｖｉ＋２によって第１及び第２ノードＱ，ＱＢの電圧を制御するノード制御部１５２１〜１５２ｎと、第１及び第２ノードＱ，ＱＢの電圧によって第１乃至第４クロック信号ＣＬＫ１〜ＣＬＫ４入力ラインのうちいずれか一つからのクロック信号を出力する出力部１５４１〜１５４ｎとを備える。

ノード制御部１５２１〜１５２ｎは、下記の表２のように、第ｉ−２ステージからの出力信号Ｖｉ−２によって第１ノードＱ上の電圧を制御すると同時に、第ｉ＋２ステージからの出力信号Ｖｉ＋２によって第２ノードＱＢ上の電圧を制御する。

各出力部１５４１〜１５４ｎは、各ノード制御部１５２１〜１５２ｎによって制御される第１及び第２ノードＱ，ＱＢ上の電圧によってクロック信号ＣＬＫ入力ラインからのクロック信号ＣＬＫを出力端Ｖｏに出力する。このため、各出力部１５４１〜１５４ｎは、第１ノードＱ上の電圧によってクロック信号ＣＬＫを出力端Ｖｏに供給する第１スイッチング素子Ｔ１と、第２ノードＱＢ上の電圧によって基底電源ＶＳＳを出力端Ｖｏに供給する第２スイッチング素子Ｔ２とを備える。

このように構成される本発明の第２の実施の形態によるシフトレジスタは、第ｉ−２ステージからの出力信号Ｖｉ−２及び第ｉ＋２ステージからの出力信号Ｖｉ＋２を用いてクロック信号ＣＬＫを出力端Ｖｏに出力するようになる。

図１１は、図１０に示すシフトレジスタの駆動波形図である。

図１１を図１０と結びつけて説明すると、本発明の第２の実施の形態によるシフトレジスタの駆動方法は、下記の通りである。

まず、第１ステージ１５１１にハイ状態の第１スタートパルスＳＰ１が供給されるとともに、第３ステージ１５１３からロー状態の第３出力信号Ｖ３が供給されることによって、第１ステージ１５１１のノード制御部１５２１は、第１スタートパルスＳＰ１によって第１ノードＱにハイ状態の電圧を充電する。このときに、第２ノードＱＢはロー状態になる。これにより、第１ステージ１５１１の出力部１５４１は、出力端Ｖｏに第１クロック信号ＣＬＫ１入力ラインから供給されるハイ状態の第１クロック信号ＣＬＫ１を第１出力信号Ｖ１として出力する。このときに、第１出力信号Ｖ１は、第３ステージ１５１３のノード制御部１５２３に供給される。

その後、第２ステージ１５１２にハイ状態の第２スタートパルスＳＰ２が供給されるとともに、第４ステージ１５１４からロー状態の第４出力信号Ｖ４が供給されることによって、第２ステージ１５１２のノード制御部１５２２は、第２スタートパルスＳＰ２によって第１ノードＱにハイ状態の電圧を充電する。このときに、第２ノードＱＢはロー状態にとなる。これにより、第２ステージ１５１２の出力部１５４２は、出力端Ｖｏに第２クロック信号ＣＬＫ２入力ラインから供給されるハイ状態の第２クロック信号ＣＬＫ２を第２出力信号Ｖ２として出力する。このときに、第２出力信号Ｖ２は、第４ステージ１５１４のノード制御部１５２４に供給される。

第３ステージ１５１３のノード制御部１５２３は、第１ステージ１５１１から出力されるハイ状態の第１出力信号Ｖ１と第５ステージ１５１５からのロー状態の第５出力信号Ｖ５とを受信し、第１出力信号Ｖ１によって第１ノードＱにハイ状態の電圧を充電する。このときに、第２ノードＱＢはロー状態になる。これにより、第３ステージ１５１３の出力部１５４３は、出力端Ｖｏに第３クロック信号ＣＬＫ３入力ラインから供給されるハイ状態の第３クロック信号ＣＬＫ３を第３出力信号Ｖ３として出力する。このときに、第３出力信号Ｖ３は、第１及び第５ステージ１５１１，１５１５のノード制御部１５２１，１５２５に供給される。したがって、第１ステージ１５１１のノード制御部１５２１は、ハイ状態の第３出力信号Ｖ３を用いて第２ノードＱＢ上に基底電圧を供給し出力端Ｖｏを放電させ、これによって、第１出力信号Ｖ１はロー状態を維持する。

第４ステージ１５１４のノード制御部１５２４は、第２ステージ１５１２から出力されるハイ状態の第２出力信号Ｖ２と第６ステージ１５１６からのロー状態の第６出力信号Ｖ６を受信し、第２出力信号Ｖ２によって第１ノードＱにハイ状態の電圧を充電する。このときに、第２ノードＱＢはロー状態となる。これにより、第４ステージ１５１４の出力部１５４４は、出力端Ｖｏに第４クロック信号ＣＬＫ４入力ラインから供給されるハイ状態の第４クロック信号ＣＬＫ４を第４出力信号Ｖ４として出力する。このときに、第４出力信号Ｖ４は、第２及び第６ステージ１５１２，１５１６のノード制御部１５２２，１５２６に供給される。したがって、第２ステージ１５１２のノード制御部１５２２はハイ状態の第４出力信号Ｖ４を用いて第２ノードＱＢ上に基底電圧を供給し出力端Ｖｏを放電させ、これによって、第２出力信号Ｖ２はロー状態を維持する。

一方、第５乃至第ｎステージ１５１５〜１５１ｎは、上述した第３及び第４ステージ１５１３，１５１４と同じ方式で、第５乃至第ｎ出力信号Ｖ５〜Ｖｎを出力する。

図１２は、本発明の実施の形態による液晶表示装置を示す図である。

図１２を参照すると、本発明の実施の形態による液晶表示装置は、画像を表示する画像表示部２１２、及び画像表示部２１２にゲートパルスを供給するための第１及び第２シフトレジスタ２５０，２６０が形成された液晶パネル２１０と、図示せぬ制御回路及び電源回路が実装された印刷回路基板２２０と、印刷回路基板２２０と液晶パネル２１０間に接続された複数のテープキャリアパッケージ２３０と、各ＴＣＰ２３０に実装されて画像表示部２１２にアナログ画像信号を供給する複数のデータ集積回路２４０とを備える。

画像表示部２１２は、マトリクス状に形成された液晶セルＬＣから画像を表示する。各液晶セルＬＣは、ゲートラインＧＬとデータラインＤＬとの交差点に接続されたスイッチング素子としてポリシリコンまたはアモルファスシリコンを用いたＴＦＴを含む。データラインＤＬは、データ集積回路２４０からアナログ画像信号が供給する。ゲートラインＧＬは、第１及び第２シフトレジスタ２５０，２６０からゲートパルスが供給される。

各ＴＣＰ２３０は、ＴＡＢ（Tape Automated Bonding）方式によって印刷回路基板２２０と液晶パネル２１０間に電気的に接続される。このときに、各ＴＣＰ３０の入力パッドは印刷回路基板２２０に電気的に接続され、出力パッドは液晶パネル２１０に電気的に接続される。

各データ集積回路２４０は、印刷回路基板２２０に実装された制御回路からＴＣＰ２３０の入力パッドを介して制御信号及びデータ信号を受信し、受信した制御信号を用いてデータ信号をアナログ画像信号に変換してＴＣＰ２３０の出力パッドを介して液晶パネル２１０のデータラインＤＬに供給する。

第１シフトレジスタ２５０は、図１３に示すように、液晶パネル２１０の一側に直接形成される。この第１シフトレジスタ２５０は、ゲートラインＧＬののうち奇数番目のゲートラインＧＬ１、ＧＬ３〜ＧＬｎ−１のそれぞれに出力端がそれぞれ接続されたｍ（ただし、ｍは、ゲートライン数の半分）個のステージ２５１１〜２５１ｍを備え、各ステージ２５１１〜２５１ｍは、第ｋ−２（ただし、ｋは１〜ｍのうちいずれか一つの整数）ステージ２５１ｋ−２からの出力信号Ｖｋ−２と第ｋ＋２ステージ２５１ｋ＋２からの出力信号Ｖｋ＋２を用いて第１及び第３クロック信号ＣＬＫ１，ＣＬＫ３入力ラインに供給される第１及び第３クロック信号ＣＬＫ１，ＣＬＫ３のうちいずれか一つを出力する。

第１及び第３クロック信号ＣＬＫ１，ＣＬＫ３は、１クロックずつ順次位相遅延された形態で繰り返し供給される。

第１ステージ２５１１は、第１スタートパルスＳＰ１入力ライン、第１クロック信号ＣＬＫ１入力ライン及び第３ステージ２５１３の出力端に接続される。

第２ステージ２５１２は、第３スタートパルスＳＰ３入力ライン、第３クロック信号ＣＬＫ３入力ライン及び第４ステージ２５１４の出力端に接続される。このときに、第３スタートパルスＳＰ３は、第１スタートパルスＳＰ１よりも２クロック遅延された形態または同じ形態で供給される。

一方、第１及び第３スタートパルスＳＰ１，ＳＰ３は、第１ステージ２５１１の以前段に接続されたダミーステージからの出力信号になり得、外部から供給されることができる。そして、第ｍ−１及び第ｍステージ２５１ｍ−１，２５１ｍに供給される第ｍ＋１及び第ｍ＋２出力信号Ｖｍ＋１、Ｖｍ＋２は、第ｍステージ２５１ｍの次の段に接続された２個のダミーステージから発生でき、外部から発生することができる。

第３ステージ２５１３は、第１ステージ２５１１の出力端、第１クロック信号ＣＬＫ１入力ライン及び第５ステージ２５１５の出力端に接続される。

第４ステージ２５１４は、第２ステージ２５１２の出力端、第３クロック信号ＣＬＫ３入力ライン及び第６ステージ２５１６の出力端に接続される。

このような第１シフトレジスタ２５０は、ｍ個のステージ２５１１〜２５１ｍを奇数番目のステージ２５１１、２５１３〜２５１ｍ−１と偶数番目のステージ２５１２、２５１４〜２５１ｍとに分離して駆動する。このときに、第１ステージ２５１１を除いた奇数番目のステージ２５１３、２５１５〜２５１ｍ−１は、以前の奇数番目のステージと次の奇数番目のステージからの出力信号を用いて駆動され、第２ステージ２５１２を除いた偶数番目のステージ２５１４、２５１６〜２５１ｍは、以前の偶数番目のステージと次の偶数番目のステージの出力信号を用いて駆動される。

このような各ステージ２５１１〜２５１ｍは、第ｋ−２ステージ２５１ｋ−２からの出力信号Ｖｋ−２及び第ｋ＋２ステージ２５１ｋ＋２からの出力信号Ｖｋ＋２によって第１及び第２ノードＱ，ＱＢの電圧を制御するノード制御部２５２１〜２５２ｍと、第１及び第２ノードＱ，ＱＢの電圧によって第１及び第３クロック信号ＣＬＫ１、ＣＬＫ３入力ラインのうちいずれか一つからのクロック信号を出力する出力部２５４１〜２５４ｍとを備える。

ノード制御部２５２１〜２５２ｍは、第ｋ−２ステージからの出力信号Ｖｋ−２によって第１ノードＱ上の電圧を制御すると同時に、第ｋ＋２ステージからの出力信号Ｖｋ＋２によって第２ノードＱＢ上の電圧を制御する。

各出力部２５４１〜２５４ｍは、各ノード制御部２５２１〜２５２ｍによって制御される第１及び第２ノードＱ，ＱＢ上の電圧によって、第１及び第３クロック信号ＣＬＫ１、ＣＬＫ３入力ラインからのクロック信号ＣＬＫ１、ＣＬＫ３のうちいずれか一つを出力端Ｖｏから奇数番目のゲートラインＧＬ１、ＧＬ３〜ＧＬｎ−１に供給する。

このため、各出力部２５４１〜２５４ｍは、第１ノードＱ上の電圧によってクロック信号ＣＬＫ１、ＣＬＫ３のうちいずれか一つを出力端Ｖｏに供給する第１スイッチング素子Ｔ１と、第２ノードＱＢ上の電圧によって基底電源ＶＳＳを出力端Ｖｏに供給する第２スイッチング素子Ｔ２とを備える。

一方、第２シフトレジスタ２６０は、図１４に示すように、液晶パネル２１０の他側に直接形成される。この第２シフトレジスタ２６０は、ゲートラインＧＬのうち偶数番号目のゲートラインＧＬ２、ＧＬ４〜ＧＬｎのそれぞれに出力端がそれぞれ接続されたｍ個のステージ２６１１乃至２６１ｍを備え、各ステージ２６１１乃至２６１ｍは、第ｋ−２（ただし、ｋは、１〜ｍのうちいずれか一つの整数）ステージ２６１ｋ−２からの出力信号Ｖｋ−２と第ｋ＋２ステージ２６１ｋ＋２からの出力信号Ｖｋ＋２を用いて第２及び第４クロック信号ＣＬＫ２、ＣＬＫ４入力ラインに供給される第２及び第４クロック信号ＣＬＫ２、ＣＬＫ４のうちいずれか一つを出力する。

第２及び第４クロック信号ＣＬＫ２、ＣＬＫ４は、１クロックずつ順次位相遅延された形態で繰り返し供給される。

第１ステージ２６１１は、第２スタートパルスＳＰ２入力ライン、第２クロック信号ＣＬＫ２入力ライン及び第３ステージ２６１３の出力端に接続される。

第２ステージ２６１２は、第４スタートパルスＳＰ４入力ライン、第４クロック信号ＣＬＫ４入力ライン及び第４ステージ２６１４の出力端に接続される。このときに、第４スタートパルスＳＰ４は、第２スタートパルスＳＰ２よりも２クロック遅延された形態または同じ形態で供給される。

一方、第２及び第４スタートパルスＳＰ２、ＳＰ４は、第１ステージ２６１１の以前段に接続されたダミーステージからの出力信号になり得、外部から供給されることができる。そして、第ｍ−１及び第ｍステージ２６１ｍ−１、２６１ｍに供給される第ｍ＋１及び第ｍ＋２出力信号Ｖｍ＋１、Ｖｍ＋２は、第ｍステージ２６１ｍの次の段に接続された２個のダミーステージから発生でき、外部から発生することができる。

第３ステージ２６１３は、第１ステージ２６１１の出力端、第２クロック信号ＣＬＫ２入力ライン及び第５ステージ２６１５の出力端に接続される。

第４ステージ２６１４は、第２ステージ２６１２の出力端、第４クロック信号ＣＬＫ４入力ライン及び第６ステージ２６１６の出力端に接続される。

このような第２シフトレジスタ２６０は、ｍ個のステージ２６１１〜２６１ｍを奇数番目のステージ２６１１、２６１３〜２６１ｍ−１と偶数番目のステージ２６１２、２６１４〜２６１ｍとに分離して駆動する。このときに、第１ステージ２６１１を除いた奇数番目のステージ２６１３、２６１５〜２６１ｍ−１は、以前の奇数番目のステージと次の奇数番目のステージからの出力信号によって駆動され、第２ステージ２６１２を除いた偶数番目のステージ２６１４、２６１６〜２６１ｍは、以前の偶数番目のステージと次の偶数番目のステージの出力信号によって駆動される。

このような各ステージ２６１１〜２６１ｍは、第ｋ−２ステージ２５１ｋ−２からの出力信号Ｖｋ−２及び第ｋ＋２ステージ２５１ｋ＋２からの出力信号Ｖｋ＋２によって第１及び第２ノードＱ，ＱＢの電圧を制御するノード制御部２６２１〜２６２ｍと、第１及び第２ノードＱ，ＱＢの電圧によって第２及び第４クロック信号ＣＬＫ２、ＣＬＫ４入力ラインのうちいずれか一つからのクロック信号を出力する出力部２６４１〜２６４ｍとを備える。

ノード制御部２６２１〜２６２ｍは、第ｋ−２ステージからの出力信号Ｖｋ−２によって第１ノードＱ上の電圧を制御すると同時に、第ｋ＋２ステージからの出力信号Ｖｋ＋２によって第２ノードＱＢ上の電圧を制御する。

各出力部２６４１〜２６４ｍは、各ノード制御部２６２１〜２６２ｍによって制御される第１及び第２ノードＱ，ＱＢ上の電圧によって、第２及び第４クロック信号ＣＬＫ２、ＣＬＫ４入力ラインからのクロック信号ＣＬＫ２、ＣＬＫ４のうちいずれか一つを出力端Ｖｏから偶数番号目のゲートラインＧＬ２、ＧＬ４〜ＧＬｎに供給する。

このため、各出力部２６４１〜２６４ｍは、第１ノードＱ上の電圧によってクロック信号ＣＬＫ２、ＣＬＫ４のうちいずれか一つを出力端Ｖｏに供給する第１スイッチング素子Ｔ１と、第２ノードＱＢ上の電圧によって基底電源ＶＳＳを出力端Ｖｏに供給する第２スイッチング素子Ｔ２とを備える。

図１５は、本発明の実施の形態による液晶表示装置の第１及び第２シフトレジスタの駆動波形図である。

図１５を図１２乃至図１４と結付して第１及び第２シフトレジスタの駆動方法を説明すると、下記の通りである。

まず、第１乃至第４スタートパルスＳＰ１〜ＳＰ４は、外部から１／２区間が重畳するように順次位相遅延された形態で第１乃至第４スタートパルスＳＰ１〜ＳＰ４入力ラインに供給され、第１乃至第４クロック信号ＣＬＫ１〜ＣＬＫ４は、１／２区間が重畳するように順次位相遅延され反復する形態で第１乃至第４クロック信号ＣＬＫ１〜ＣＬＫ４入力ラインに供給される。

これにより、第１シフトレジスタ２５０の第１ステージ２５１１にハイ状態の第１スタートパルスＳＰ１が供給されるとともに、第３ステージ２５１３から第５ゲートラインＧＬ５に供給されるロー状態のゲートパルスが供給されることによって、第１ステージ２５１１のノード制御部２５２１は第１スタートパルスＳＰ１によって第１ノードＱにハイ状態の電圧を充電する。このときに、第２ノードＱＢはロー状態となる。これにより、第１シフトレジスタ２５０の第１ステージ２５１１の出力部２５４１は、第１クロック信号ＣＬＫ１入力ラインから供給されるハイ状態の第１クロック信号ＣＬＫ１を第１ゲートラインＧＬ１及び第３ステージ２５１３のノード制御部２５２３に供給する。

その後、第２シフトレジスタ２６０の第１ステージ２６１１にハイ状態の第２スタートパルスＳＰ２が供給されるとともに、第３ステージ２６１３から第６ゲートラインＧＬ６に供給されるロー状態のゲートパルスが供給されることによって、第１ステージ２６１１のノード制御部２６２１は第２スタートパルスＳＰ２によって第１ノードＱにハイ状態の電圧を充電する。このときに、第２ノードＱＢはロー状態となる。これにより、第２シフトレジスタ２６０の第１ステージ２６１１の出力部２６４１は、出力端Ｖｏに第２クロック信号ＣＬＫ２入力ラインから供給されるハイ状態の第２クロック信号ＣＬＫ２を第２ゲートラインＧＬ２及び第３ステージ２６１３のノード制御部２６２３に供給する。

続いて、第１シフトレジスタ２５０の第２ステージ２５１２にハイ状態の第３スタートパルスＳＰ３が供給されるとともに、第４ステージ２５１４から第７ゲートラインＧＬ７に供給されるロー状態のゲートパルスが供給されることによって、第２ステージ２５１２のノード制御部２５２２は第３スタートパルスＳＰ３によって第１ノードＱにハイ状態の電圧を充電する。このときに、第２ノードＱＢはロー状態となる。これにより、第１シフトレジスタ２５０の第２ステージ２５１２の出力部２５４２は、第３クロック信号ＣＬＫ３入力ラインから供給されるハイ状態の第３クロック信号ＣＬＫ３を第３ゲートラインＧＬ３及び第４ステージ２５１４のノード制御部２５２４に供給する。

その後、第２シフトレジスタ２６０の第２ステージ２６１２にハイ状態の第４スタートパルスＳＰ４が供給されるとともに、第４ステージ２６１４から第８ゲートラインＧＬ８に供給されるロー状態のゲートパルスが供給されることによって、第２ステージ２６１２のノード制御部２６２２は、第４スタートパルスＳＰ４によって第１ノードＱにハイ状態の電圧を充電する。このときに、第２ノードＱＢはロー状態となる。これにより、第２シフトレジスタ２６０の第２ステージ２６１２の出力部２６４２は、出力端Ｖｏに第４クロック信号ＣＬＫ４入力ラインから供給されるハイ状態の第４クロック信号ＣＬＫ４を第４ゲートラインＧＬ４及び第４ステージ２６１４のノード制御部２６２４に供給する。

続いて、第１シフトレジスタ２５０の第３乃至第ｍステージ２５１３〜２５１ｍは、第ｋ−２ステージ２５１ｋ−２からの出力信号と第ｋ＋２ステージ２５１ｋ＋２からの出力信号を用いて第１及び第３クロック信号ＣＬＫ１、ＣＬＫ３のうちいずれか一つをゲートパルスとして出力することによって、第５乃至第ｍゲートラインＧＬ５〜ＧＬｍのうち奇数番目のゲートラインＧＬ５、ＧＬ７、ＧＬｍ−１を順次駆動する。

そして、第２シフトレジスタ２６０の第３乃至第ｍステージ２６１３〜２６１ｍは、第ｋ−２ステージ２６１ｋ−２からの出力信号と第ｋ＋２ステージ２６１ｋ＋２からの出力信号を用いて第２及び第４クロック信号ＣＬＫ２、ＣＬＫ４のうちいずれか一つをゲートパルスとして出力することによって、第６乃至第ｍゲートラインＧＬ６〜ＧＬｍのうち偶数番号目のゲートラインＧＬ６、ＧＬ８、ＧＬｍを順次駆動する。

このように構成される本発明の実施の形態による液晶表示装置は、第１及び第２シフトレジスタ２５０、２６０を交互に駆動させることによって、画像表示部２１２のゲートラインＧＬに順次ゲートパルスを供給するようになる。

一方、本発明の実施の形態による液晶表示装置は、第１乃至第４スタートパルスＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４のタイミングを調節することによって、画像表示部２１２のゲートラインＧＬのスキャン方向を調節することができる。例えば、第１シフトレジスタ２５０が駆動した後に第２シフトレジスタ２６０が駆動されるように、第１乃至第４スタートパルスＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４のタイミングを調節する場合、奇数番目のゲートラインＧＬ１、ＧＬ３〜ＧＬｍ−１の駆動後に偶数番号目のゲートラインＧＬ２、ＧＬ４〜ＧＬｍを駆動することによって、画像表示部２１２のゲートラインＧＬは１→３→５→７→９→・・・→ｍ−１→２→４→６→８→１０→・・・→ｍの順に駆動される。

また、第１及び第２シフトレジスタ２５０，２６０のそれぞれの奇数番目及び偶数番目のステージが分離して駆動されるように第１乃至第４スタートパルスＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４のタイミングを調節する場合、画像表示部２１２のゲートラインＧＬは１→５→９→・・・→ｍ−３→２→６→１０→・・・→ｍ−２→３→７→１１→・・・→ｍ−１→４→８→１２→・・・→ｍの順に駆動される。

このような本発明の実施の形態による液晶表示装置は、液晶パネル２１０の左右側に第１及び第２シフトレジスタ２５０，２６０を直接形成し、第１及び第２シフトレジスタ２５０，２６０のそれぞれの奇数番目のステージ２５１１〜２５１ｍ及び偶数番目のステージ２６１１〜２６１ｍが分離して駆動されるようにする。したがって、本発明の実施の形態による液晶表示装置は、第１及び第２シフトレジスタ２５０，２６０のそれぞれの奇数番目のステージ２５１１〜２５１ｍ及び偶数番目のステージ２６１１〜２６１ｍの分離駆動によってシフトレジスタの出力線のロードを減少させ誤動作が防止される。そして、本発明の実施の形態による液晶表示装置は、第１乃至第４スタートパルスＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４のタイミングを調節することによって画像表示部２１２のスキャン方向を調節することができる。

一方、図１６及び図１７は、本発明の他の実施の形態による液晶表示装置の第１及び第２シフトレジスタを示す図であり、図１８は、本発明の他の実施の形態による液晶表示装置の第１及び第２シフトレジスタの駆動波形図である。

本発明の他の実施の形態による液晶表示装置の第１シフトレジスタ２５０は、図１６及び図１８に示すように、４相クロック信号ＣＬＫ１、ＣＬＫ３、ＣＬＫ５、ＣＬＫ７を用いる以外は、図１３に示す第１シフトレジスタ２５０と同じ方式で駆動されるので、その詳細説明は省くものとする。

また、本発明の他の実施の形態による液晶表示装置の第２シフトレジスタ２６０は、図１７及び図１８に示すように、４相クロック信号ＣＬＫ２、ＣＬＫ４、ＣＬＫ６、ＣＬＫ８を用いる以外は、図１４に示す第２シフトレジスタ２６０と同じ方式で駆動されるので、その詳細説明は省かれる。

一方、図１９及び図２０は、本発明のさらに他の実施の形態による液晶表示装置の第１及び第２シフトレジスタを示す図であり、図２１は、図１９及び図２０に示す第１及び第２シフトレジスタの駆動波形図である。

本発明のさらに他の実施の形態による液晶表示装置のシフトレジスタは、各ステージに供給されるスタートパルスを、第ｋ−ｊ１ステージと第ｋ−ｊ２ステージから供給される出力信号を用いて６相クロック信号ＣＬＫ１〜ＣＬＫ６のうちいずれか一つを選択して出力する。ここで、ｊ２は、ｊ１と異なる正の整数であ。以下では、ｊ１を２、ｊ２を１とする。

具体的に、第１シフトレジスタ２５０は、図１９及び図２１に示すように、第１及び第３スタートパルスＳＰ１、ＳＰ３によって開始され、第１及び第３スタートパルスＳＰ１、ＳＰ３を含む第ｋ−２ステージからの出力信号と、第ｋ＋１ステージからの出力信号を用いて３相クロック信号ＣＬＫ１、ＣＬＫ３、ＣＬＫ５のうちいずれか一つを選択して出力することによって、図２１に示すように、画像表示部の奇数番目ゲートラインに重畳するゲートパルスを供給する。

また、第２シフトレジスタ２６０は、図２０及び図２１に示すように、第２及び第４スタートパルスＳＰ２、ＳＰ４によって開始され、第２及び第４スタートパルスＳＰ２、ＳＰ４を含む第ｋ−２ステージからの出力信号と、第ｋ＋１ステージからの出力信号を用いて３相クロック信号ＣＬＫ２、ＣＬＫ４、ＣＬＫ６のうちいずれか一つを選択して出力することによって、図２１に示すように、画像表示部の偶数番号目のゲートラインに重畳するゲートパルスを供給する。

一方、図２２及び図２３は、本発明のさらに他の実施の形態による液晶表示装置の第１及び第２シフトレジスタを示す図である。

本発明のさらに他の実施の形態による液晶表示装置のシフトレジスタは、各ステージに供給されるスタートパルスを、第ｋ−ｊ１ステージと第ｋ−ｊ２ステージから供給される出力信号を用いて８相クロック信号ＣＬＫ１〜ＣＬＫ８のうちいずれか一つを選択して出力する。ここで、ｊ２はｊ１と異なる正の整数である。以下では、ｊ１を２、ｊ２を１とする。

具体的に、第１シフトレジスタ２５０は、図２２に示すように、第１及び第３スタートパルスＳＰ１、ＳＰ３によって開始され、第１及び第３スタートパルスＳＰ１、ＳＰ３を含む第ｋ−２ステージからの出力信号と、第ｋ＋１ステージからの出力信号を用いて４相クロック信号ＣＬＫ１、ＣＬＫ３、ＣＬＫ５、ＣＬＫ７のうちいずれか一つを選択して出力することによって、図１８に示すように、画像表示部の奇数番目のゲートラインに重畳するゲートパルスを供給する。

また、第２シフトレジスタ２６０は、図２３に示すように、第２及び第４スタートパルスＳＰ２、ＳＰ４によって開始され、第２及び第４スタートパルスＳＰ２、ＳＰ４を含む第ｋ−２ステージからの出力信号と、第ｋ＋１ステージからの出力信号を用いて４相クロック信号ＣＬＫ２、ＣＬＫ４、ＣＬＫ６、ＣＬＫ８のうちいずれか一つを選択して出力することによって、図１８に示すように、画像表示部の偶数番号目のゲートラインに重畳するゲートパルスを供給する。

一方、本発明の実施の形態によるシフトレジスタは、ゲートラインとデータラインの交差部に備えられるスイッチング素子を有する画素セルを用いて画像を表示する表示装置に適用されることができる。

一方、以上では具体的な実施の形態及び図面に基づいて本発明を説明してきたが、これに限定されず、本発明の技術的思想を逸脱しない範囲内で種々の置換、変形及び変更が可能であるということは、当該技術分野における通常の知識を持つ者にとって明白である。

関連技術による液晶表示装置を示す図である。 図１に示すシフトレジスタを概略的に表す図である。 図２に示すシフトレジスタの駆動波形図である。 本発明の第１の実施の形態によるシフトレジスタにおいて、一つのステージを示す図である。 図４に示す第１の実施の形態によるシフトレジスタの駆動方法を示す波形図である。 図４に示す第１の実施の形態によるシフトレジスタの他の駆動方法を示す波形図である。 図４に示す第１の実施の形態によるシフトレジスタのさらに他の駆動方法を示す波形図である。 図４に示す第１の実施の形態によるシフトレジスタのさらに他の駆動方法を示す波形図である。 図４に示す第１の実施の形態によるシフトレジスタのさらに他の駆動方法を示す波形図である。 本発明の第２の実施の形態によるシフトレジスタを示す図である。 図１０に示す本発明の第２の実施の形態によるシフトレジスタの駆動波形図である。 本発明の実施の形態による液晶表示装置を示す図である。 図１２に示す第１シフトレジスタを表す図である。 図１２に示す第２シフトレジスタを表す図である。 図１３及び図１４に示す第１及び第２シフトレジスタの駆動波形図である。 図１２に示す他の実施の形態による第１シフトレジスタを示す図である。 図１２に示す他の実施の形態による第２シフトレジスタを示す図である。 図１６及び図１７に示す第１及び第２シフトレジスタの駆動波形図である。 図１２に示すさらに他の実施の形態による第１シフトレジスタを示す図である。 図１２に示すさらに他の実施の形態による第２シフトレジスタを示す図である。 図１９及び図２０に示す第１及び第２シフトレジスタの駆動波形図である。 図１２に示すさらに他の実施の形態による第１シフトレジスタを示す図である。 図１２に示すさらに他の実施の形態による第２シフトレジスタを示す図である。

Claims (42)

1. ｎ（ただし、ｎは正の整数）個のステージを持つシフトレジスタにおいて、
   前記各ステージは、
   第ｉ−ｊ１（ただし、ｉは１〜ｎのうちいずれか一つの正の整数で、ｊ１は２以上の正の整数）ステージからの出力信号と第ｉ＋ｊ２（ただし、ｊ２は、ｊ１と等しいか異なる正の整数）ステージからの出力信号によって第１及び第２ノードの電圧を制御するノード制御部と、
   前記第１及び第２ノードの電圧によって複数のクロック信号の入力ラインのうちいずれか一つからのクロック信号を出力する出力部と
   を備えることを特徴とするシフトレジスタ。
2. 前記ノード制御部は、
   前記第ｉ−ｊ１ステージからの出力信号によって前記第１ノードを制御し、前記第ｉ＋ｊ２ステージからの出力信号によって前記第２ノードを制御することを特徴とする請求項１に記載のシフトレジスタ。
3. 前記出力部は、
   前記第１ノードの電圧によって前記クロック信号を出力端に出力する第１スイッチング素子と、
   前記第２ノードの電圧によって前記出力端の電圧を放電させる第２スイッチング素子と
   を備えることを特徴とする請求項２に記載のシフトレジスタ。
4. ｎ（ただし、ｎは正の整数）個のステージを持つシフトレジスタにおいて、
   前記各ステージは、
   第ｉ−ｊ１（ただし、ｉは１〜ｎのうちいずれか一つの正の整数で、ｊ１は２以上の正の整数）ステージからの出力信号と第ｉ＋ｊ２（ただし、ｊ２は、ｊ１と等しいか異なる正の整数）ステージからの出力信号によって複数のクロック信号の入力ラインのうちいずれか一つからのクロック信号を出力することを特徴とするシフトレジスタ。
5. 前記複数のクロック信号は、位相が順次遅延されることを特徴とする請求項１または４に記載のシフトレジスタ。
6. 前記複数のクロック信号は、重畳するように位相が順次遅延されることを特徴とする請求項１または４に記載のシフトレジスタ。
7. 前記複数のクロック信号は、４個、６個、及び８個のうちいずれか一つであることを特徴とする請求項１または４に記載のシフトレジスタ。
8. 前記ｎ個のステージは、奇数番目のステージと偶数番目のステージとに分離して独立して駆動されることを特徴とする請求項４に記載のシフトレジスタ。
9. 前記クロック信号は、前記奇数番目のステージのシーケンシャルな駆動と前記偶数番目のステージのシーケンシャルな駆動によって非シーケンシャルに出力されることを特徴とする請求項４に記載のシフトレジスタ。
10. ゲートラインとデータラインとの交差点に接続されたスイッチング素子を含む複数の画素セルを用いて画像を表示する画像表示部、及び前記ゲートラインにゲートパルスを供給するためのｍ（ただし、ｍは正の整数）個のステージを持つ第１及び第２シフトレジスタが形成された表示パネルと、
    前記データラインにアナログ画像信号を供給するための複数のデータ集積回路とを備え、
    前記各ステージは、
    第ｋ−２（ただし、ｋは１乃至ｍのうちいずれか一つの正の整数）ステージからの出力信号と第ｋ＋２ステージからの出力信号によって第１及び第２ノードの電圧を制御するノード制御部と、
    前記第１及び第２ノードの電圧によって少なくとも２個のクロック信号入力ラインのうちいずれか一つからのクロック信号を前記ゲートラインに供給する出力部と
    を備えることを特徴とする表示装置。
11. 前記第１シフトレジスタは、前記表示パネルの一側に直接形成されて奇数番目のゲートラインに接続され、前記第２シフトレジスタは、前記表示パネルの他側に直接形成されて偶数番号目のゲートラインに接続されることを特徴とする請求項１０に記載の表示装置。
12. 前記第１及び第２シフトレジスタのそれぞれは、ｍ個のステージを奇数番目のステージと偶数番目のステージとに分離して独立して駆動することを特徴とする請求項１０に記載の表示装置。
13. 前記ゲートパルスは、前記第１及び第２シフトレジスタの交互の駆動によってゲートラインに順次供給されることを特徴とする請求項１２に記載の表示装置。
14. 前記ゲートパルスは、前記第１及び第２シフトレジスタのシーケンシャルな駆動によってゲートラインに非シーケンシャルに供給されることを特徴とする請求項１２に記載の表示装置。
15. 前記第１シフトレジスタの奇数番目のステージは、第１スタートパルスによって開始され、以前の奇数番目のステージからの出力信号と次の奇数番目のステージからの出力信号によって前記少なくとも２個のクロック信号のうちいずれか一つを該当するゲートラインに出力し、
    前記第１シフトレジスタの偶数番目のステージは、第３スタートパルスによって開始され、以前の偶数番目のステージからの出力信号と次の偶数番目のステージからの出力信号によって前記少なくとも２個のクロック信号のうちいずれか一つを該当するゲートラインに出力することを特徴とする請求項１２に記載の表示装置。
16. 前記第２シフトレジスタの奇数番目のステージは、第２スタートパルスによって開始され、以前の奇数番目のステージからの出力信号と次の奇数番目のステージからの出力信号によって前記少なくとも２個のクロック信号を該当するゲートラインに出力し、
    前記第２シフトレジスタの偶数番目のステージは、第４スタートパルスによって開始され、以前の偶数番目のステージからの出力信号と次の偶数番目のステージからの出力信号によって前記少なくとも２個のクロック信号のうちいずれか一つを該当するゲートラインに出力することを特徴とする請求項１２に記載の表示装置。
17. 前記ノード制御部は、
    前記第ｋ−２ステージからの出力信号によって前記第１ノードを制御し、前記第ｋ＋２ステージからの出力信号によって前記第２ノードを制御することを特徴とする請求項１０に記載の表示装置。
18. ゲートラインとデータラインとの交差点に接続されたスイッチング素子を含む複数の画素セルを用いて画像を表示する画像表示部、及び前記ゲートラインにゲートパルスを供給するためのｍ（ただし、ｍは正の整数）個のステージを持つ第１及び第２シフトレジスタが形成された表示パネルと、
    前記データラインにアナログ画像信号を供給するための複数のデータ集積回路と
    を備え、
    前記各ステージは、
    第ｋ−２（ただし、ｋは１乃至ｍのうちいずれか一つの正の整数）ステージからの出力信号と第ｋ＋１ステージからの出力信号によって第１及び第２ノードの電圧を制御するノード制御部と、
    前記第１及び第２ノードの電圧によって少なくとも２個のクロック信号の入力ラインのうちいずれか一つからのクロック信号を前記ゲートラインに供給する出力部と
    を備えることを特徴とする表示装置。
19. 前記出力部は、
    前記第１ノードの電圧によって前記クロック信号を出力端に出力する第１スイッチング素子と、
    前記第２ノードの電圧によって前記出力端の電圧を放電させる第２スイッチング素子と
    を備えることを特徴とする請求項１０または１８に記載の表示装置。
20. 前記少なくとも２個のクロック信号は、位相が順次遅延されることを特徴とする請求項１０または１８に記載の表示装置。
21. 前記少なくとも２個のクロック信号は、重畳するように位相が順次遅延されることを特徴とする請求項１０または１８に記載の表示装置。
22. 前記ゲートパルスは、重畳するようにゲートラインに供給されることを特徴とする請求項１０または１８に記載の表示装置。
23. 交差する複数のデータラインと複数のゲートラインを含み、前記ゲートラインにゲートパルスを供給するためのｍ（ただし、ｍは正の整数）個のステージを含む第１及び第２シフトレジスタを有し、
    前記第１及び第２シフトレジスタのそれぞれの各ステージは、第ｉ−ｊ１（ただし、ｉは１〜ｍのうちいずれか一つの正の整数で、ｊ１は２以上の正の整数）ステージからの出力信号と第ｉ＋ｊ２（ただし、ｊ２は、ｊ１と等しいか異なる正の整数）ステージからの出力信号によって複数のクロック信号のうちいずれか一つを出力することを特徴とする表示装置。
24. 交差される複数のデータラインと複数のゲートラインを含み、前記ゲートラインにゲートパルスを供給するためのｍ（ただし、ｍは正の整数）個のステージを含む第１及び第２シフトレジスタを有し、
    前記第１及び第２シフトレジスタのそれぞれの各ステージは、第ｋ−２（ただし、ｋは１〜ｍのうちいずれか一つの正の整数）ステージからの出力信号と第ｋ＋１ステージからの出力信号によって複数のクロック信号のうちいずれか一つを出力することを特徴とする表示装置。
25. ｎ（ただし、ｎは正の整数）個のステージを持つシフトレジスタの駆動方法において、
    第ｉ−ｊ１（ただし、ｉは１〜ｎのうちいずれか一つの正の整数で、ｊ１は２以上の正の整数）ステージからの出力信号と第ｉ＋ｊ２（ただし、ｊ２は、ｊ１と等しいか異なる正の整数）ステージからの出力信号によって第１及び第２ノードを制御する段階と、
    前記第１及び第２ノードによって２ｊ個のクロック信号の入力ラインのうちいずれか一つからのクロック信号を出力する段階と
    を備えることを特徴とするシフトレジスタの駆動方法。
26. 前記第１及び第２ノードを制御する段階は、前記第ｉ−ｊ１ステージからの出力信号によって前記第１ノードを制御し、前記第ｉ＋ｊ２ステージからの出力信号によって前記第２ノードを制御することを特徴とする請求項２５に記載のシフトレジスタの駆動方法。
27. 前記少なくとも２ｊ個のクロック信号は、位相が順次遅延されることを特徴とする請求項２５に記載のシフトレジスタの駆動方法。
28. 前記少なくとも２ｊ個のクロック信号は、重畳するように位相が順次遅延されることを特徴とする請求項２５に記載のシフトレジスタの駆動方法。
29. ｎ（ただし、ｎは正の整数）個のステージを持つシフトレジスタの駆動方法において、
    第ｉ−ｊ１（ただし、ｉは１〜ｎのうちいずれか一つの正の整数で、ｊ１は２以上の正の整数）ステージからの出力信号と第ｉ＋ｊ２（ただし、ｊ２は、ｊ１と等しいか異なる正の整数）ステージからの出力信号によって複数のクロック信号のうちいずれか一つを各ステージから出力することを特徴とする表示装置の駆動方法。
30. ゲートラインとデータラインとの交差点に接続されたスイッチング素子を含む複数の画素セルを用いて画像を表示する画像表示部、及び前記ゲートラインにゲートパルスを供給するためのｍ（ただし、ｍは正の整数）個のステージを持つ第１及び第２シフトレジスタが形成された表示パネルと、前記データラインにアナログ画像信号を供給するための複数のデータ集積回路とを備える表示装置の駆動方法において、
    前記第１及び第２シフトレジスタを用いて前記ゲートラインにゲートパルスを供給する段階は、
    第ｋ−２（ただし、ｋは１〜ｍのうちいずれか一つの正の整数）ステージからの出力信号と第ｋ＋２ステージからの出力信号によって第１及び第２ノードの電圧を制御する段階と、
    前記第１及び第２ノードの電圧によって少なくとも２個のクロック信号の入力ラインのうちいずれか一つからのクロック信号を前記ゲートパルスとして前記ゲートラインに供給する段階と
    を備えることを特徴とする記載の表示装置の駆動方法。
31. 前記第１及び第２シフトレジスタを用いて前記ゲートラインにゲートパルスを供給する段階は、
    前記表示パネルの一側に直接形成された前記第１シフトレジスタを用いて奇数番目のゲートラインに前記ゲートパルスを供給する段階と、
    前記表示パネルに直接形成された前記第２シフトレジスタを用いて偶数番号目のゲートラインに前記ゲートパルスを供給する段階と
    を備えることを特徴とする請求項３０に記載の表示装置の駆動方法。
32. 前記第１及び第２シフトレジスタのそれぞれは、ｍ個のステージを奇数番目のステージと偶数番目のステージとに分離して独立して駆動することを特徴とする請求項３１に記載の表示装置の駆動方法。
33. 前記ゲートパルスは、前記第１及び第２シフトレジスタの交互の駆動によってゲートラインに順次供給されることを特徴とする請求項３２に記載の表示装置の駆動方法。
34. 前記ゲートパルスは、前記第１及び第２シフトレジスタのシーケンシャルな駆動によってゲートラインに非シーケンシャルに供給されることを特徴とする請求項３２に記載の表示装置の駆動方法。
35. 前記第１シフトレジスタの奇数番目のステージは、第１スタートパルスによって開始され、以前の奇数番目のステージからの出力信号と次の奇数番目のステージからの出力信号によって前記少なくとも２個のクロック信号のうちいずれか一つを該当するゲートラインに出力し、
    前記第１シフトレジスタの偶数番目のステージは、第３スタートパルスによって開始され、以前の偶数番目のステージからの出力信号と次の偶数番目のステージからの出力信号によって前記少なくとも２個のクロック信号のうちいずれか一つを該当するゲートラインに出力することを特徴とする請求項３２に記載の表示装置の駆動方法。
36. 前記第２シフトレジスタの奇数番目のステージは、第２スタートパルスによって開始され、以前の奇数番目のステージからの出力信号と次の奇数番目のステージからの出力信号によって前記少なくとも２個のクロック信号を該当するゲートラインに出力し、
    前記第２シフトレジスタの偶数番目のステージは、第４スタートパルスによって開始され、以前の偶数番目のステージからの出力信号と次の偶数番目のステージからの出力信号によって前記少なくとも２個のクロック信号のうちいずれか一つを該当するゲートラインに出力することを特徴とする請求項３２に記載の表示装置の駆動方法。
37. 前記第１及び第２ノードの電圧を制御する段階は、前記第ｋ−２ステージからの出力信号によって前記第１ノードを制御し、前記第ｋ＋２ステージからの出力信号によって前記第２ノードを制御することを特徴とする請求項３０に記載の表示装置の駆動方法。
38. ゲートラインとデータラインとの交差点に接続されたスイッチング素子を含む複数の画素セルを用いて画像を表示する画像表示部、前記ゲートラインにゲートパルスを供給するためのｍ（ただし、ｍは正の整数）個のステージを持つ第１及び第２シフトレジスタが形成された表示パネルと、前記データラインにアナログ画像信号を供給するための複数のデータ集積回路とを備える表示装置の駆動方法において、
    前記第１及び第２シフトレジスタを用いて前記ゲートラインにゲートパルスを供給する段階は、
    第ｋ−２（ただし、ｋは１〜ｍのうちいずれか一つの正の整数）ステージからの出力信号と第ｋ＋１ステージからの出力信号によって第１及び第２ノードの電圧を制御する段階と、
    前記第１及び第２ノードの電圧によって少なくとも２個のクロック信号の入力ラインのうちいずれか一つからのクロック信号を前記ゲートパルスとして前記ゲートラインに供給する段階と
    を備えることを特徴とする表示装置の駆動方法。
39. 前記第１及び第２ノードの電圧を制御する段階は、
    前記第ｋ−２ステージからの出力信号によって前記第１ノードを制御し、前記第ｋ＋１ステージからの出力信号によって前記第２ノードを制御することを特徴とする請求項３８に記載の表示装置の駆動方法。
40. 前記少なくとも２個のクロック信号は、位相が順次遅延されることを特徴とする請求項３０または３８に記載の表示装置の駆動方法。
41. 前記少なくとも２個のクロック信号は、重畳するように位相が順次遅延されることを特徴とする請求項３０または３８に記載の表示装置の駆動方法。
42. 前記ゲートパルスは、重畳するようにゲートラインに供給されることを特徴とする請求項３０または３８に記載の表示装置の駆動方法。

Images