TWI327820B - Class ab rail-to-rail operational amplifier - Google Patents

Class ab rail-to-rail operational amplifier Download PDF

Info

Publication number
TWI327820B
TWI327820B TW093127832A TW93127832A TWI327820B TW I327820 B TWI327820 B TW I327820B TW 093127832 A TW093127832 A TW 093127832A TW 93127832 A TW93127832 A TW 93127832A TW I327820 B TWI327820 B TW I327820B
Authority
TW
Taiwan
Prior art keywords
circuit
transistor
bias
voltage
output
Prior art date
Application number
TW093127832A
Other languages
English (en)
Other versions
TW200518445A (en
Inventor
Kyeong-Tae Moon
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200518445A publication Critical patent/TW200518445A/zh
Application granted granted Critical
Publication of TWI327820B publication Critical patent/TWI327820B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
    • H03F1/308—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers using MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Description

1327820 九、發明說明： 【發明所屬之技術領域】 本發明涉及AB級軌對軌運算放大器。 【先前技術】 運算放大器具有一有限電壓增益、有限輸入阻抗和一 大於零的輸出阻抗。 通常情況下，運算放大器要求具有足夠高的電壓增益 以便使高電壓增益維持在高頻率之上，而一般情況下 放大器的電壓增益又隨著頻率的增加而降低。 另外，運算放大器通常也要求具有高的輸入阻抗和低 的輸出阻抗。 _ 美國專利5311145描述了具有執對執輸入級和轨對執 輸出級的互補金屬氧化物半導體(CMOS)運算放大器。根據 美國專利5311145所介紹的互補金屬氧化物半導體(CM〇s) 運算放大器，與加法電路相接的浮動電源向加法電路提供 電流而偏流則提供給AB級輸出級的輸出電晶體。 '、 根據美國專利5311145所介紹的互補金屬氧化物 體(CMOS)運算放大器’其運算放大器的面積可以進行―― 的增大，因爲浮動電源具有多組電晶體。另外，其中的= 組電晶體均沿信號信道分佈。根據電壓增益的頻域特性了 電壓增益應該具有多對電極，因爲電晶體和接綫均分佈於 信號信道附近以便於運算放大器的頻率特性能夠二暾 級。 呀乂降 根據美國專利5311145所介紹的互補金屬氧化物半導 14700pif.doc 5 1327820 體(CMOS)運算放大器，其中兩個偏壓電晶體Q⑴和Qd2 被此平行耦接，且二極管耦合電路的輸出電壓作用於每個 ，壓控制電晶體的閘電極之上。因爲美國專利5311145所 紹的互補金屬氧化物半導體(CMOS)運算放大器並不是 通過外控制信號來實施控制的，而且輸出級的閘電壓隨決 1運异放大器製造工藝的不同參數而變化，所以輸出級的 靜態偏流將取決於運算放大器的製造工藝。 φ 此外，因爲電晶體和接綫均位於信號信道的毗鄰，所 以運算放大器的頻率特性以及相位特性也許會被降級。 【發明内容】因此，本發明提供了一種本質上能夠避 免因爲目前該相關技術中所存在的局限和缺點而導致的一 個或多個問題的方法。 本發明提供了一種AB軌對轨運算放大器，其中它能 夠採用外部控制信號來控制運算放大器的輸出級電路的靜 態偏流。 • 本發明也提供了一種能夠阻止因爲電晶體和接綫位於 仏號信道毗鄰而導致運算放大器箱位特性的降級的AB級 軌對軌運算放大器。 根據本發明的一個方面，軌對執運算放大器包括一個 差分輸入級電路、一個電流加法電路、一個輸出級電路和 一個偏壓控制電路。其中差分輪入級電路包括一個第一差 分放大器和一個第二差分放大器。第一差分放大器通過 第一電源與負極電源幹線電壓耦接，而第二差分放大器則 14700pif.doc 6 1327820 通過第二電源與正極電轉線電 括一個電流鏡相電路、 -個第三加法電路包 中電流加法電嶋於負極電源二：四電源。其 電屋之間接受差分輸入級電路的和；極電源幹線 電流加法電路的輸出終端輕接輪:t輸:級電路與 之間。偏卿電路與電流加源幹軸 於電流鏡相電路與第四電源之間。電： 端的偏壓以及㈣輸出㈣路的騎。祕的輸入終 舉例説明，執對軌運算放大器還包括一個頻率補 路。頻率補償電路的作用在於補償輸出級電路輸出信號的 頻率特性。其巾’辦卿電_祕齡以級電路的 輪出終端和輸出級電路的輸出終端之間，其頻率補償電路 包括第一電容器和第二電容器。 【實施方式】第一實施例 圖1為本發明方案之一中的AB級軌對執運算放大器 的電路圖。 參照圖1，AB級執對軌運算放大器包括一個差分輸入 級電路10、一個電流加法電路20 —個偏壓控制電路30以 及一個輸出級電路40。 差分輸入級電路10包括第一差分放大器12和第二差 分放大器14以及第一電源16和第二電源18。 第一差分放大器12包括兩個N型金屬氧化物半導體 14700pif.doc 7 1327820 (CMOS)電晶體QN1和QN2。其中，N型金屬氧化物半導 體(CMOS)電晶體QN1和QN2是一對相互匹配的電晶體 對。另外，N型金屬氧化物半導體(CM〇s)電晶體qNi和 QN2為共源元件。電晶體qN1和qN2中的每個的源極均 與共結點N1相接，且第一電源16連接於共結點N1和負 極電源幹線電壓Vss之間。第一電源16包括一個n型金 屬氧化物半導體(CMOS)電晶體QC1，其作用在於減弱第 一差分放大器12的偏流以便向電晶體qN1和qN2提供恆 定的偏流。偏壓控制電壓VS1輸入到電晶體qC1的閘電 極中從而控制提供給第一差分放大器12的偏流的總量。 第二差分放大器14包括兩個p型金屬氧化物半導體 (CMOS)電晶體qpi和qP2。其中，p型金屬氧化物半導 體(CMOS)電晶體qpi和Qp2是一對相互匹配的電晶體 對。另外’ P型金屬氧化物半導體(CM〇S)電晶體qpi和 QP2為共源元件。電晶體Qpi和Qp2中的每個的源極均 與共結點N2相接，且第二電源18連捿於共結點N2和正 極電源幹線電壓Vdd之間。第二電源18包括一個,Ρ型金 屬氧化物半導體(CMOS)電晶體QC2,其作用在於減弱第 二差分放大器14的偏流以便向電晶體qP1和QP2提供恆 定的偏流。偏壓控制電壓VS2輸入到電晶體QC2的閘電 極中從而控制提供給第二差分放大器14的偏流的總量。 舉例説明，提供給第一差分放大器12的偏流的值大體 上與提供給第二差分放大器的偏流值相同。也就是說，偏 壓控制電壓VS1和VS2應該被適當地控制以便使提供給 14700pif.doc 8 1327820 第一差分放大器12的偏流的值大體上與提供給第二差分 放大器的偏流值相同。 電晶體QP1和QN1的閘電極一起連接於正極輸入終 端POS，而電晶體QP2和QN2 —起連接於負極輸入終端 NEG 〇 、 電晶體QN1和QN2的汲極為第一差分放大器12的輸 出終端（即結點N3和N4)，具體說，電晶體qNi的汲極 為處於小信號操作模式下的第一差分放大器12的輸出終 %即結點N3，而電晶體qpi和QP2的汲極為第二差分放 大器14的輸出終端（即結點N5和N6)，具體說，電晶體 QP1的汲極為處於小信號操作模式下的第二差分放大器 14的輪出終端即結點N5。 運算放大器能夠在差分輸入級電路1〇中進行軌對軌 運算。差分輸入級電路10中的輸入共模電壓能夠在正極電 源幹線電壓Vdd和負極電源幹線電壓Vss範圍内變化。 電流加法電路20包括一個鏡相電路22和至少一個電 源。電流鏡相電路22連結於正極電源幹線電壓和負 極電源幹線電壓Vss之間；其中至少—個電源連接於偏壓 控制電路30和負極電源幹線電壓vss之間。 鏡相電路22包括電晶體qS1、qS2、qS3、QS4、QS5 和QS6。舉例説明，電晶體QS1至QS4為p型金屬氧化 物半導體(NMOS)電晶體，第一共閘放大器包括電晶體QS3 和QS4 ’而第二共閘放大器包括電晶體⑽和qs6。電晶 體QS1的閘電極通f與電晶體QS2賴電極和電晶體卿 14700pif.d〇c 9 1327820 的沒極相接。另外，電晶體QS1和_的源極與正極電 源幹線電壓Vdd相接，電晶體QS1 極與電晶體⑽ 的汲極和電晶體QS3的源極相接。 電晶體QS2的閘電極與電晶體QS3的沒極相接；而 電晶體QS2的汲極與電晶體QN1的汲極、電晶體 的 源極以及電晶體QB4的源極相接。 電晶體QS3和QS4的閘電極通常彼此相連，且與偏 壓控制電路30的電晶體QB4的閘電極相接，其用以接受 第二偏壓VB2。 電晶體QS3的源極與電晶體Qsi的沒極以及電晶體 QN2的 >及極相接；電晶體qs3的汲極與電晶體qsi和QS2 的閘電極相連，同時也與電晶體QS6的汲極相接；電晶體 QS1和QS3共同組成一負反饋電路，其作用在於控制通過 第一差分放大器12而得以放大的小信號。 電晶體QS4的汲極與偏壓控制電路30中的電晶體 QB1的汲極以及輸出級電路4〇中的電晶體q〇1的閘電極 相接；電晶體QS4重疊交叉地與第一差分放大器π的電 a曰體QN1相接，從而形成了小信號運算模式中的主信號信 道。 電流加法電路20包括至少一個電源，例如在本發明中 採用了兩個電源即電源24和26。 第三電源24包括一電晶體QS7。電晶體QS7的閘電 極用於接受偏壓控制電壓VS1 ;電晶體QS7的源極與負極 電源幹線電壓Vss相接；電晶體QS7的汲極與電晶體QS6 10 14700pjf.doc 1327820 的源極以及第二差分放大器14中的電晶體qp2的汲極相 接。 第四電源26包括一個電晶體qS8。電晶體qS8的閘 電極通常與電晶體QC1和QS7的閘電極相接，用於接受 偏壓控制電壓VS1 ;電晶體QS8的源極與負極電源幹線電 壓Vss相接；電晶體QS8的汲極與電晶體QS5的源極、 第二差分放大器14中的電晶體qP1的汲極以及偏壓控制 電路30中的電晶體QB2的源極相接。 電晶體QS6的閘電極通常與電晶體qb2和QS5的閘 電極相接’其閘電極通用於接受第一偏壓VB1。 仏號信道由電晶體QS3和QS6總電流組成。當一個 電壓小信號作用於負極輸入終端NEG時，由電晶體QN2 產生的小信號流入電晶體QS3，而由電晶體QP2產生的小 信號流入電晶體QS6。因此，小信號被導入由電晶體qS3 和QS6總電流組成的信號信道中；當電晶體qn2的跨導 (gm)和小信號輸出阻抗（Γ0)分別與電晶體qP2的相同 時，以及電晶體QS3的跨導（gm)和小信號輸出阻抗（r0) 分別與電晶體QS6的相同時，則電晶體qs3和QS6的汲 極總小信號等於零。 電晶體QS5的汲極與偏壓控制電路3〇中的電晶體 QB3的汲極以及輸出級電路4〇中的電晶體q〇2的閘電極 相接；電晶體QS5與第二差分放大器14中的電晶體QP1 交叉重疊相接，形成小信號運算模式中的主信號信道。 偏壓控制電路30包括一個第一偏壓控制電路32和一 14700pif.doc 11 1327820 個第二偏壓控制電路34。其中，第一偏壓控制電路32連 結於電晶體QS4和QS8之間而第二偏壓控制電路34連結 於電晶體QS2和QS5之間。 ^ 第一偏壓控制電路32包括偏壓控制電晶體和 QB2。偏壓控制電晶體QB1的閘電極用於接受第一控制電 壓VC1，而偏壓控制電晶體QB1的源極相接於電晶體 的汲極。 偏壓控制電晶體QB2的閘電極用於接受第一偏懕 VB1 〇 電晶體QOl的閘偏壓為一預設電壓值，其主要是通過 由電晶體QS4、QB1和QB2組成的信號信道預先設定；並 且電晶體QOl的閘偏壓由第二偏壓VB2和第一控制電壓 VC1控制。 第二偏壓控制電路34包括偏壓控制電晶體QB3和 QB4。偏壓控制電晶體QB3的閘電極用於接受第二控制電 壓VC2 ’而偏壓控制電晶體QB3的源極相接於電晶體QB4 的汲極。 偏壓控制電晶體QB4的閘電極用於接受第二偏壓 VB2。 電晶體Q〇2的閘偏壓為·一預設電壓值，其主要是通過 由電晶體QS5、QB3和QB4組成的信號信道預先設定；並 且電晶體Q02的閘偏壓由第一偏壓VB1和第二控制電壓 VC2控制。 輸出級電路40包括電晶體QOl和Q〇2。 14700pif.doc 12 1327820 電晶體Q01的源極與正壓電源幹線電壓vdd相接； :電晶體Q01的沒極與電晶體Q〇2的沒極以及運算放大 器的輸出終端VOUT相接；電晶體q〇1的閘電極與電流 加法電路2G中的電晶體qS4的沒極以及第—偏壓控制電 路32中的電晶體QB1的汲極相接。 電晶體Q02的源極與負壓電源幹線電壓Vss相接；而 電晶體Q02的汲極與電晶體Q〇1的汲極以及運算放大器 的輸出終端VOUT相接。 電晶體Q01和Q02屬於共源元件。另外，由偏壓所 決定的電晶體QOl和q〇2的偏流作用於電晶體Q〇1和 Q02的閘電極。因此’運算放大器便具有了氣級軌對軌 運算放大器的功能。 在下文中，我們將對本發明方案中的AB級軌對執運 算放大器的運算做具體的介紹和描述。 參照圖1，第一差分放大器12的電晶體QN1和QN2 為對差分k號，同樣第二差分放大器14的電晶體QP1 和QP2也是一對差分信號 舉例説明，第一差分放大器12由N型金屬氧化物半 導體(NMOS)電晶體組成而第二差分放大器μ由p型金屬 氧化物半導體(PM0S)電晶體組成。當n型金屬氧化物半 導體(NMOS)電晶體當電晶體QN1和QN2為匹配的電晶體 對時’電晶體QN1和QN2的起始電壓相同；而當ρ型金 屬氧化物半導體(PMOS)電晶體當電晶體QP1和qP2為匹 配的電晶體對時，電晶體QP1和QP2的起始電壓相同。 14700pif.doc 13 1327820 在下文中，假設差分輸入級電路10的電晶體是在飽和 區進行操作的，所以電晶體的基體效應可以忽略不計。 首先’弟一1差分放大器12的輸入電壓位於Vminl和 Vmaxl之間。其中，Vminl為第一差分放大器12的輸入 電壓的最小值，Vmaxl為第一差分放大器12的輸入電壓 的最大值。 <表達式1> • V min 1 = V ss+Δ c 1 + Vgsn 其中’ Vss表示負壓電源幹線電壓；am表示處於飽 和模式（|Vds’sat| )下的電晶體qci的汲極電壓；vgsn 表示電晶體QN1和QN2的閘電極電壓。 因爲Vgsn=Z\n+Vtn(其中Vtn表示電晶體QN1和QN2 的起始電壓，△!!表示電晶體QN1和QN2的| Vds，sat 丨）’所以由此可以得表達式2。 <表達式2>
Viminl=Vss+Acl+An+ Vtn φ <表達式3>
Vimax 1 =Vdd-A s 1 + Vgdn 其中’ Vdd表示正壓電源幹線電壓；as1表示電晶體 QS1和QS2的丨Vds ’ sat |。因爲電晶體QS1和QS2相 互匹配而形成一電流鏡相，因此電晶體QS1和QS2的| Vds，sat |的值相等；Vgdn表示電晶體qN1和qN2的閘 極-汲極電壓’ Vgdn的最大值為Vtn，其為電晶體QN1和 QN2處於夾止狀態時的閘極-汲極電壓。 14700pif.doc 1327820 因此’表達式3也可以表示成表達式4。 <表達式4>
Vimax 1 = V dd-A s 1 +Vtn 通常情況下，（Vdd-Asl+Vtn)的值比Vdd大，由此 可見第一差分放大器12的共模輸入電壓範圍位於 △sl+Vtn)和 Vdd 之間。 弟二差分放大器14的輸入電壓範圍位於Vmin2與 Vmax2之間。其中，Vmin2為第二差分放大器14的輸入 電壓最小值而Vmax2則為第二差分放大器14的輸入電壓 最大值。 <表達式5>
Vimin2=Vss+As2+Vgdp △ s2表示兩匹配電晶體qS7和qS8的|vds，sat| ; Vgdp表示電晶體qpi和QP2的閘極-汲極電壓電壓。因爲 Vgdp的最小值為· | vtp | (其中Vtp表示電晶體qpi和 QP2的起始電壓）’因此表達式5也可以用以下表達式6 來表示。 <表達式6>
Vimin2=Vss+As2- | Vtp | <表達式7>
Vimax2=:Vdcl-/\c2+Vgsp 其中’ Z\c2表示電晶體QC2的| Vds ’ sat | ; Vgsp 表示電晶體QP1和QP2的閘極_汲極電壓電壓。因爲Vgsp 的值與| Vtp丨）相等，所以表達式7頁可以表示 15 14700pif.doc 1327820 成表達式8，其中Δρ表示電晶體qP1和Qp2的I Ws， sat I。 <表達式8>
Vimax2=Vdd-Ac2-Ap- | Vtp | 通常情況下，（Vss+^s2- I Vtp丨）的值比Vss小，所 以第二差分放大器14的共模輸入電壓範圍處於Vss和 (Vss+^s2-丨Vtp | )之間。所以爲了使第一、第二差分 φ 放大器12和14滿足上述表達式關係，必須使電晶體QC1 的偏控制電壓vsi的值為（Vss+Vtn+An)而電晶體QC2 的偏控制電壓VS2的值為（Vdd-Λρ- | Vtp丨）。 差分，入級電路10總共具有三個操作區。 在第一操作模式中，輸入電壓範圍為Vss〜（Vss+A cl+An+Vtn)、第一差分放大器12的電晶體QN1和QN2 處於關閉狀態、第二放大器14處於開啓狀態並在飽和區内 運轉。由此，當差分輸入級10的輸出阻抗為小信號模式下 的Ro時’低頻率差分模式電壓增益則為Gmp(電晶體QP1 φ 和QP2的跨導）XRo。 在第一操作模式中，輸入電壓範圍為（Vss+Acl+A n+Vtn)〜（Vdd-Ac2-Ap- | Vtp | )、第一差分放大器 12 與第二差分放大器14均處於開啓狀態、同時第一差分放大 器12與第二差分放大器14的電晶體也都在飽和模式下運 轉。由此’當處於小信號模式下的電晶體qN1和qN2的 跨導為Ro時，低頻率差分模式電壓増益則為（Gmn+Gmp) XRo。 14700pif.doc 16 1327820 丨v在第三操作模式中，輸入電壓範圍為（v抓△dp- 電二丄了:此、第一差分放大器12處於開啓狀態，且 ，曰曰體Qm和QN2在飽和模式下運轉、而第二差分放大 =14處於_狀態。由此，低頻率差分模式電壓增益則為 Gmp X R0 〇 小信號電壓増益隨共模輸入電壓的變化而變化，但它 們之間並不是__。在運算放大器作用於負反饋ί路 情況下，當小信號電壓增益比整個共模輸入電壓範圍足夠 大時他們之間的非綫性關係將發生變化而變成綫形關係。 因此，運算放大器可以在整個共模輸入電壓範圍（從 Vss至Vdd)運轉。 偏壓控制電路30連接與電流鏡相電路2〇和第四電源 26之間。偏壓控制電路3〇根據外部偏壓控制信號vcl和 VC2控制輸出級電路4〇的閘偏壓，又因爲輸出級電路4〇 的閘偏壓決定輸出級電路40的靜態偏流，所以輸出級電路 4〇的靜態偏流可以通過外部偏壓控制信號VC1和VC2實 現對其的控制。 另外’第三電源24具有電流滲透功能。當由正極電源 幹線電壓Vdd所提供的偏流通過電流鏡相22的電晶體 QS1流經電晶體QS3和QS4時，第三電源24則將滲透流 經由電晶體QC2和QP2組成的信號信道的電流。在通常 情況下’電晶體QC1、QS7和QS8為相互匹配的電晶體對， 其他們的閘電極彼此相互相接，因此流經第一、第三和第 四電源16、24和26的偏流大致上相等。 14700pif.doc 17 1327820 第四電源26的電晶體QS8能夠滲透流經偏壓控制電 路f的偏流。通過電晶體QS2由正極電源幹線電壓Vdd 供的偏流在操作中將被分成兩個分支電流，而這兩個 ^流分別流進第一和第二偏壓控制電路32和34然後在電 曰曰體QS8的汲極匯總。然後匯總后的電流通過電晶體 流進負極電源幹線電壓Vss。 舉例來°兑，假定電晶體QS4和QB4為相互匹配的電 • 曰曰體對。電晶體⑽和QB4的閘電極在通常情況下是彼 此相接的’所以流經電晶體qS4的偏流與流經電晶體qb4 的偏流大致上是相等的。 再舉例來説，通常情況下電晶體QS5和QB2為相互 匹配的電晶體對且電晶體QS5和QB2的閘電極彼此相 接，所以，流經電晶體QS5的偏流與流經電晶體QB2的 偏流大致上是相等的。 在下文中，我們假設電流加法電路20、偏壓控制電路 3〇以及輸出級電路40的電晶體均處於飽和區，那麼電晶 _ 體的體位效應則可忽略不計。 首先，輪出級電路40的閘電壓範圍位於v〇minl至 Vomaxl之間，其ψ v〇minl為電晶體Q〇1閘電壓.的最小 值’而Vomaxl則為電晶體q〇1閘電壓的最大值。 <表達式9>
Vominl=VCl-Vgdbl 其中，Vgdbl表示電晶體QB1的閘_汲電壓電壓，因 爲Vgdbl的最大值為vtbl (其中Vtbl表示電晶體QB1的 14700pif.doc 18 1327820 起始電壓），所以表達式9可以表示成表達式丨〇。 <表達式10>
Vominl = VCl-Vtbl 電晶體Q01的閘電壓的最大值Vomaxl也可以用表達 式11和12表示。 <表達式11>
Vomax 1 =VB2-Vgds4 其中’ Vgds4表示電晶體QS4的閘-汲電壓電壓，因爲 Vgds4的最小值為_ | Vts4丨（Vts4表示電晶體QS4的起始 電壓），所以表達式11也可以用表達式12來表示。 <表達式12>
Vomax 1=VB2+ | Vts4 | 因爲第·一偏壓控制電路32的電晶體在飽和模式下運 轉，所以 VC1 的值比（Vss+As8+Ab2+Abl+Vtb2)大， 而 VB2 的值比（Vdd-As2-/\s4- | Vts4 | )小。其中as8 表示電晶體QS8的| Vds ’ sat |、Ab2表示電晶體QB2 的| Vds ’ sat |、Abl表示表示電晶體QB1的丨Vds，sat I、Z^s2表示電晶體QS2的I Vds ’ sat丨、八s4表示電晶 體 QS4 的 | Vds，sat |。 因此，電晶體QOl的閘電壓範圍在（VCl-Vtbl)至 (VB2+ | Vts4 | )之間。 輸出級電路40中的電晶體Q02的閘電壓範圍在 Vomin2至Vomax2之間，其中Vomin2為電晶體Q02的閘 電壓的最小值，而Vomax2則為電晶體Q02的閘電壓的最 19 14700pif.doc 1327820 大值。 <表達式13> V〇min2=VBl-Vgds5 其中，Vgds5表示電晶體QS5的閘_汲電壓電壓，因爲 VgdsS的最大值為Vts5 (Vts5表示電晶體QS5的起始電 壓）’所以表達式13也可以用表達式14來表示。 <表達式14> V〇min2=VBl-Vts5 <表達式15>
Vomax=VC2-Vgdb3
Vgdb3表示電晶體QB3的閘-¾電屢，因爲v北3的 最小值為-㈣（―丨則表示電晶趙二= 壓）’所以表達式15也可以用表達式16來表示。 <表達式16>
Vomax2=VC2+ | Vtb3 | 因爲第二偏壓控制電路34的電晶體在飽和模式下運 轉，所以 VC2 的值比（Vdd-As2-Z\b4-^b3- | Vtb3 | )小’ 而 VB1 的值比（vss_As8-As5- | Vts5 丨）大。其中Λβδ 表示電晶體QS8的| Vds，sat |、表示電晶體QB3 的I Vds ’ sat |、Z\S8表示表示電晶體QS8的| Vds，sat I、As2表示電晶體QS2的I Vds，sat I、Ab4表示電晶 體QB4的I Vds，sat I、AS5表示表示電晶體QS5的I Vds，sat I。 因此，電晶體Q02的閘電壓範圍在（VB1-Vts5)至 14700pif.doc 20 1327820 (VC2+ 丨 Vtb3 I )之間。 偏壓控制電路30基於外部偏壓控制信號VB1和VB2 以及電晶體QB1、QB2、QB3和QB4的閘-汲電壓控制輸 出級電路40的閘偏壓電壓。其中，輸出級電路4〇的閘偏 壓電壓決定了輸出級電路40的偏流，因此可以通過外部偏 壓控制信號VB1和VB2來控制輸出級電路40的偏流。 圖2A和圖2B為本發明方案之一中的AB級轨對執運 鼻放大器的模型化電晶體的小信號等效電路。 圖2A為模型化電晶體QN1和QS4的小信號等效電 路，其組成了作用於POS終端的小信號的主信號信道。在 圖2A中’電晶體QS2和QB4的小信號阻抗可以忽略不計。 參照圖2A，電晶體QN1和QS4均在飽和模式下運 轉，當小信號vi作用於電晶體QN1的閘電極時，在電晶 體QN1的源極和汲極之間將產生一值為g_ χ vi的電g 控制電壓，小信號阻抗Γ〇Νΐ連結於電晶體qn1的源極和 汲·極之間其中，gmNl表示電晶體QN1的跨導；電g體 QS4交叉重疊連接於電晶體QN1，而在電晶體QS4的^ 和汲極之間將產生一值為gMS4X νχ的電源控制電壓。其中 vx為電晶H QN1的小信號輸itj電壓和電晶體_的抑 ，輸入電壓。另外，小錢阻抗端平行地與電源控制^ 堅gmS4xvx相接。當相接於電晶體QS4的 阻器為恥時，位於電阻器一小^ 輸入電晶體Q01的閘電極的小信號電壓為ν〇ι可以採 14700pif.doc 21 用表達式17來表示vf旦前提是假設gmNl〉〉l/roNl >gmS4〉〉 l/roS4 成立。 <表達式17>
Vol=-gmNlx{ (roNlxgmS4xroS4) ||Ru}xVi 圖2B為模型化電晶體QN1和QS4的小信號等效電 其組成了作用於p〇S終端的小信號的主信號信道。 在圖2B中，電晶體QS8和QB2的小信號阻抗可以忽 略不計。 參照圖2B，電晶體QP1和QS5均在飽和模式下運轉， 當小信號vi作用於電晶體qpi的閘電極時，在電晶體Qpi 的源極和汲極之間將產生一值為gmP1 X vi的電源控制電 壓’小信號阻抗r〇Pl連結於電晶體QP1的源極和汲極之 間。其中’ gmP1表示電晶體QP1的跨導；電晶體QP4交又 重宜連接於電晶體QP1，而在電晶體QS5的源極和沒極之 間將產生一值為gMs5 x vy的電源控制電壓。其中vy為電 晶體QPN1的小信號輸出電壓和電晶體QS5的小信號輸入 電壓。另外’小信號阻抗roS5平行地與電源控制電壓gmS5 Χ =相接。當相接於電晶體QS5的汲極的電晶體的輸入電 阻器為Rl2時’位於電阻器Rl2末端的小信號電壓為Vo 2。 輸入電晶體Q〇2的閘電極的小信號電壓為v〇2可以採 用表達式18來表示，但前提是假設gmpi〉〉1/r〇pi、gmS5〉〉 l/roS5 成立。 <表達式18> 14700pif.doc 1327820
Vo2= -gmPlx{ (roPlx gmS5x roS5) || RL2}xVi 圖3為本發明方案之一中的ab級軌對執運算放大器 的輸出級電路中的模型化電晶體的小信號等效電路。 參照圖3 ’當小信號V〇l作用於電晶體的閘電 極時’在電晶體Q01的源極和汲極之間將產生一值為鼬〇1 X ν〇1的電源控制電壓；當小信號v〇2作用於電晶體q 〇2的閘電極時，在電晶體Q〇2的源極和汲極之間將產 生一值為gm〇2X v〇2的電源控制電壓。電源控制電壓鼬 ν〇2平行地與電源控制電壓χ v〇1相接，而小信號電 阻器Γ〇1和Γ〇2分別平行地與電源控制電壓gra01 X vol和 gm02 X V〇2 ° rol表不電晶體q〇1的小信號電阻器，而r〇2則表示 電晶體Q〇2的小信號電阻器。 運异放大器的小信號輸出電壓Vo可以通過表達式19 來表示。 <表達式19>
Vo= (gm01xV〇i+gm〇2xv〇2) x (rol || ro2) 如上所述，外部偏壓控制信號VB1和VB2能夠控制 輸出級電路40的靜態偏流，因此AB級軌對轨運算放大器 可以具有小的運算電流和高的小信號增益。 I用於偏壓控制電路30中的電晶體的數目可以適當減 少’所以運算放大器所佔的晶片面積也同樣可以得到適當 14700pif.doc 23 1327820 第二實施例 圖4為本發明另外一方案中的AB級軌對執運算放大 器的電路圖。 圖4中電路元件除了多一個頻率補償電路41〇外均與 圖1中的元件相同。因此，相類似的元件在此就不再重復 描述了。 參照圖4，頻率補償電路41〇包括，舉例説明，第一 電容器C1和第二電容器C2。其中第一電容器ci連結於 電流加法電路20中的電晶體qS2的汲極和運算放大器的 輸出終端VOUT ;而第二電容器C2則連接於電流加法電 路20中的電晶體QS8的汲極和運算放大器的輸出終端 VOUT。 ' 因爲運算放大器通常用於負反饋電路中，所以必須要 求運算放大器不能夠振動而在穩定的模式下運轉。又因爲 一般的運算放大器都充當共源差分放大器作爲輸入級電 路，因，一般的運算放大器都應該具有高小信號增益的優 點。但是，一般的運算放大器的頻率性質是相當糟糕的。 本發明方案之一提供了一種具有共源結構的差分放大器 QN2、QP卜QP2)用的重疊交叉的電路，其中共 源結構放大器分別與具有共閘結構的電晶體购、qs4、 QS5以及QS6相接。 一，各器C1和C2能夠提高運算放大器的高頻率特性。 tiff C1和C2㈣提高冑顯域的相位邊限。 圖5A和圖5B為本發明中AB級軌對軌運算放大器的 14700pi£d〇c 24 1327820 相位邊限的伯德圖。 圖5A為圖i所示的AB級軌對軌運算放大 邊限伯德圖，其中沒有_電容BC1和C2。 143H5A’當增f量為1 (或_時頻率相位約為 -M3度。因此，相位邊限為約37〇 (如ΐ8〇0·ΐ43〇) 圖5Β為圖4所示的ΑΒ級軌對執運算放大器的 邊限伯德圖’其中採用了電容器C1*C2。 。根據圖5B ’當增益量為1 (或。dB)時頻率相位約為 -103度。因此，相位邊限為約73〇 (如18〇。_1〇3〇)。由此 可見’當在運算放大器中採用頻率補償電容器C1和c2 時，相位邊限將約提升36〇。同時，也有上述可見，運瞀 放大器的頻率特性能夠通過頻率補償電容器〇和^ 得以提高。 用 根據上述本發明方案，AB級執對軌運算放大器的輸 出級電路的靜態偏流可輯料部職㈣信 盆 的控制。因此，AB級軌龍運算放A||的能夠提供一；； =操作電流和-高的小信號增益。另外，偏壓控制電路所 採用的電阳體的個數也大大降低，從而也降低了運算放大 器所佔的晶片面積。 除上述之外，AB級軌對執運算放大器的相位性質也 得以提高。 儘管本發明只對個別優選方案做了特別描述，但是對 於那些在本技術領域具有豐富經驗的人來説可以對本發 明做不同的改變’只要其不㈣制要求巾所定義的本發 14700pif.doc 25 uz/S2〇 明的精神和範圍。 · 【圖式簡單說明】 本發明前面所介紹的以及其他性質和優點在結合結合 附圖和對發明方案的具體描述之下將變得明確且顯而易 見。附圖的尺寸並不一定與事實相吻合，我們的目的和重 點在於結合附圖闡述本發明的基本原則。 圖1為本發明方案之一中的AB級軌對軌運算放大器 的電路圖。 — 圖2A和圖2B為本發明方案之一中的AB級執對執運 算放大器的模型化電晶體的小信號等效電路。 圖3為位於本發明方案之一中的AB級軌對執運算放 大器的輸出級電路之中的模型化電晶體的小信號等效電 路。 圖4為本發明另外一方案中的AB級軌對執運算放大 器的電路圖。 · 圖5A和圖5B為本發明中AB級軌對軌運算放大器的 相位邊限的伯德圖。 【主要元件符號說明】 10 :差分輸入級電路 12、14 :差分放大器 16 ' 18 ' 24、26 :電源 20 :電流加法電路 22 :鏡相電路 14700pif.doc
26 1327820 30、32、34 :偏壓控制電路 40 :輸出級電路 14700pif.doc 27

Claims (1)

1327820 十、申請專利範圍·· L 一種執對執運算放大器包括： 一 J差分?人級電路，其包括—第—差分放大器和-第 一刀放大益，其中該第一差分放大器通過該第一電源斑 一負極電源幹線電壓該第二差分放大器通過該第! 電源與一正極電源幹線電壓耦接； .一電流加法電路，其包括一電流鏡相電路、一第三電 源和第四電源’其巾該電流加法電_接於該負極電源 幹線電壓與該正極電源躲電壓之間，祕接受該差分輸 入級電路的一輸出信號； -輸出級電路’其無電流加法電路的複數個輸出終 端耦接並輸出-差分放大㈣，同時該輸出級電路也麵接 於該負極電源幹線電壓與該正極電源幹線電壓之間；以及 一偏壓控制電路，其與該電流加法電路的該些輸出終 端耦接，同時也耦接該電流鏡相電路和該第四電源之間， 其中該偏壓控制電路接受至少一偏壓控制信號以控制該輸 出級電路的複數個輸入終端的一偏壓，同時也以控制該輸 出級電路的一偏流， 其中該偏壓控制電路包括一第一偏壓控制電路和一第 二偏壓控制電路，該第一偏壓控制電路平行地與該第二偏 壓控制電路耦接，而該第二偏壓控制電路連接於該電流鏡 相電路和該第四電源之間， 其中該第一偏壓控制電路包括一第一偏壓控制電晶體 和一第二偏壓控制電晶體，其中該第一偏壓控制電晶體的 14700pif.doc 28 1327820 用於接受—第—偏壓控制電晶體偏壓’而該第 ==體的一控制電極用於接受-第-偏壓控制 哭，ϋ申/青專利範圍帛1項所述之軌對軌運算放大 二-4第偏壓控制電路可以向該輸出級電路的一第 端提供—第—輸人終端偏壓，而該第—輸入終端 約介於該第一偏壓控制電晶體偏壓和該第一偏 壓控制電晶體控制電壓之間的一電壓值。 範圍第1項所述之朗軌運算放大 二- ^ =「厂偏壓控制電路包括—第三偏壓控制電晶體 電晶體，其中該第三偏壓控制電晶體的 四於接受一第二偏壓控制電晶體偏壓，而該第 體的一控制電極用於接受-第™ 4.如申請專利範圍第3項所述之執對勅 器，其中該第二偏壓控制電路向該輪出級電^運 入終端提供—第二輸入終端偏壓，而該第 具有於約介於該第二偏壓控制電晶該、二 制電晶體控制電壓之間的一電壓值。^第-偏壓控 5·如申請專利範圍第1項所述之執 :極=:流鏡相電路連接於該負極電源幹線= 路:r—極 6·如申請專利範圍第5項所述之執對執運算放大 14700pif_doc 29 器，其tfcf 相接的—哲該電流鏡相電路包括與該第—差分放大器交叉 放大^共大11，該第—共聽大11輸出一第一 -輪第—放大信號係相#於該第—差分放大器之 器，其= 申5f專利範11第6項所述之執對執運算放大 柄接電流加法電⑽包括触第二差纽大器交叉 放大弟—共閘放大器，該第二共閘放大器輸出一第二 輸入4。’該第二放大錢相當於該第二差分放大器之- 器，发利|&圍第7項所述之執對軌運算放大 ，、中该輸出級電路包括： 以及 χ第放大k號以輸出該差分放大信號； 終端’作第r=體該m於該第二共閘放大器的-輸出 9.如申往直Γ丨放大“號以輸出該差分放大信號。 器，其中該二電ifc圍第8項所述之執對軌運算放大 出級電路的體输於該正極電源幹線電壓與該輸 極電源、幹線電“該第二電晶龍接於該負 一電晶體與該第二，出級電路的該輪出終端之間，該第 體與該第ϋ曰二从晶體具有—共源元件，且該第一電晶 的該輪出終^接魏個第1流電極與缝出級電路 1Q4申請細範圍第1中的轨對軌運算放大器，其 14700pif.doc 30 IJZ/dZU 中’為AB級轨對轨運算放大器。 器，還包括：°月㉚圍第1項所述之軌對執運算放大 輪出』曾其:用在於補償該輪出級電路之- 分輸入級電路的一輸出終端電路输於該差 之間。 °』出級電路的一輸出終端 12.如申請專利範圍第丨丨 器’其中該頻率補償電路包括—笛―二―對執運算放大 器’該第一電容器輕接於該第一差放= f = —第二電容 和該輸出級電路的該輸出終端双大益的-輸出終端 接於該第二差分放大器的一 而該第一電各器則輕 輪出終端之間。的輪出終端和該輸出級電路的該 147〇〇pif.do〇 31
TW093127832A 2003-10-13 2004-09-15 Class ab rail-to-rail operational amplifier TWI327820B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030070964A KR100560413B1 (ko) 2003-10-13 2003-10-13 에이비급 레일-투-레일 연산 증폭기

Publications (2)

Publication Number Publication Date
TW200518445A TW200518445A (en) 2005-06-01
TWI327820B true TWI327820B (en) 2010-07-21

Family

ID=36121601

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093127832A TWI327820B (en) 2003-10-13 2004-09-15 Class ab rail-to-rail operational amplifier

Country Status (6)

Country Link
US (1) US7187235B2 (zh)
JP (1) JP2005124173A (zh)
KR (1) KR100560413B1 (zh)
CN (1) CN100481718C (zh)
NL (1) NL1027052C2 (zh)
TW (1) TWI327820B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI492205B (zh) * 2013-06-17 2015-07-11 Himax Tech Ltd 一種源極驅動器的輸出緩衝電路

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771859B1 (ko) * 2004-07-13 2007-11-01 삼성전자주식회사 전류 제어가 용이한 증폭 회로
KR100771858B1 (ko) * 2004-07-13 2007-11-01 삼성전자주식회사 정지 전류 및 출력 전류의 제어가 용이한 ａｂ급 증폭 회로
KR100744112B1 (ko) * 2004-12-17 2007-08-01 삼성전자주식회사 전류 소모를 줄인 증폭기 및 증폭 방법
KR100784535B1 (ko) * 2006-02-20 2007-12-11 엘지전자 주식회사 연산 증폭기 및 이를 이용한 액정 표시 장치의 구동 장치및 그 방법
US7729672B2 (en) * 2006-03-22 2010-06-01 Qualcomm, Incorporated Dynamic bias control in power amplifier
JP2007267016A (ja) * 2006-03-28 2007-10-11 Ricoh Co Ltd 演算増幅器
US7701295B2 (en) * 2006-05-11 2010-04-20 Broadcom Corporation High-efficiency class-AB amplifier
US7639078B2 (en) * 2006-07-27 2009-12-29 Linear Technology Corporation Class AB folded-cascode amplifier having cascode compensation
US7414473B1 (en) * 2006-07-27 2008-08-19 Linear Technology Corporation Class AB folded-cascode amplifier having cascode compensation
KR100770731B1 (ko) * 2006-08-09 2007-10-30 삼성전자주식회사 레일-투-레일 에이비급 증폭기
JP4861791B2 (ja) * 2006-10-27 2012-01-25 ルネサスエレクトロニクス株式会社 演算増幅器及び表示装置
KR101330751B1 (ko) * 2007-02-08 2013-11-18 삼성전자주식회사 클래스 ａｂ 출력 스테이지를 갖는 투-스테이지 연산증폭기
JP2008219655A (ja) * 2007-03-06 2008-09-18 Sanyo Electric Co Ltd レールトゥレール型増幅回路及び半導体装置
US7545214B2 (en) * 2007-04-30 2009-06-09 Standard Microsystems Corporation Class AB rail-to-rail input and output operational amplifier
CN101471631B (zh) * 2007-12-29 2012-08-22 上海贝岭股份有限公司 Cmos音频运算放大器
US7466198B1 (en) 2008-04-18 2008-12-16 International Business Machines Corporation Differential gain boosted amplifier
JP2010041368A (ja) * 2008-08-05 2010-02-18 Nec Electronics Corp 演算増幅回路及び表示パネル駆動装置
JP2010041370A (ja) * 2008-08-05 2010-02-18 Nec Electronics Corp 演算増幅回路及び表示パネル駆動装置
KR20100021938A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 개선된 위상 마진을 갖는 폴디드 캐스코드 연산 증폭기
KR101022340B1 (ko) 2009-02-04 2011-03-22 (주)카이로넷 제어전압 발생회로 및 이를 포함하는 연산 증폭기
CN101510762B (zh) * 2009-03-12 2011-07-20 上海交通大学 低电源电压全差动轨对轨放大电路
WO2011092767A1 (ja) * 2010-02-01 2011-08-04 パナソニック株式会社 演算増幅回路、信号駆動装置、表示装置及びオフセット電圧調整方法
CN101958692B (zh) * 2010-10-19 2013-09-04 杭州电子科技大学 一种低压轨至轨运算放大电路
EP2667506A1 (en) * 2012-05-24 2013-11-27 ST-Ericsson SA Two-stage operational amplifier in class ab
CN103457554B (zh) * 2013-08-22 2016-08-10 龙芯中科技术有限公司 轨到轨运算放大器
US9525391B2 (en) * 2014-03-05 2016-12-20 Mediatek Singapore Pte. Ltd. Fully differential class A/AB amplifier and method thereof
US9312825B2 (en) * 2014-05-09 2016-04-12 Analog Devices Global Amplifier input stage and amplifier
CN104506152B (zh) * 2014-12-23 2017-09-19 工业和信息化部电子第五研究所 基于内部电流反相的轨到轨运算放大器
US9831840B2 (en) * 2015-05-18 2017-11-28 Texas Instruments Incorporated Amplifier circuit and method for adaptive amplifier biasing
CN105007052B (zh) * 2015-06-12 2017-12-15 长沙景嘉微电子股份有限公司 一种高增益甲乙类运算放大器电路
CN106100598B (zh) * 2016-05-31 2019-02-05 深圳市海思半导体有限公司 一种可变增益放大器
JP2018007070A (ja) * 2016-07-04 2018-01-11 新日本無線株式会社 差動増幅器
KR102598976B1 (ko) * 2021-08-17 2023-11-03 한국항공대학교산학협력단 공통모드 부궤환 이득을 가지는 상보적 구조의 연산 증폭기 및 그의 구동 방법
KR102573514B1 (ko) * 2021-08-25 2023-08-31 성균관대학교산학협력단 적응형 바이어스를 이용한 레일 투 레일 클래스 ab급 버퍼 증폭기
CN114640314B (zh) * 2022-04-07 2024-04-09 西安理工大学 一种用于传感器线性化电路的cmos功率放大器
CN114744971A (zh) * 2022-06-14 2022-07-12 禹创半导体(深圳)有限公司 一种ab类运算放大器
WO2024039261A1 (en) * 2022-08-15 2024-02-22 Closed-Up Joint-Stock Company Drive Single-supply apparatus for signal transmission

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294893A (en) * 1992-10-30 1994-03-15 Sgs-Thomson Microelectronics, Inc. Differential output amplifier input stage with rail-to-rail common mode input range
US5337008A (en) * 1993-02-25 1994-08-09 Hewlett-Packard Corporation High gain rail-to-rail CMOS amplifier
US5311145A (en) * 1993-03-25 1994-05-10 North American Philips Corporation Combination driver-summing circuit for rail-to-rail differential amplifier
KR0139335B1 (ko) 1995-03-10 1998-07-01 김광호 랜덤 코드 제너레이터
US5734297A (en) * 1996-03-29 1998-03-31 Philips Electronics North America Corporation Rail-to-rail input stages with constant gm and constant common-mode output currents
US6265929B1 (en) 1998-07-10 2001-07-24 Linear Technology Corporation Circuits and methods for providing rail-to-rail output with highly linear transconductance performance
JP2000124749A (ja) * 1998-10-16 2000-04-28 Matsushita Electric Ind Co Ltd 半導体集積装置
US6150883A (en) 1999-07-22 2000-11-21 Burr-Brown Corporation Rail-to-rail input/output operational amplifier and method
JP3830339B2 (ja) * 1999-09-17 2006-10-04 松下電器産業株式会社 高スルーレート差動増幅回路
US6657495B2 (en) * 2002-04-01 2003-12-02 Texas Instruments Incorporated Operational amplifier output stage and method
JP4614704B2 (ja) * 2003-07-23 2011-01-19 ルネサスエレクトロニクス株式会社 差動増幅器及びデータドライバと表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI492205B (zh) * 2013-06-17 2015-07-11 Himax Tech Ltd 一種源極驅動器的輸出緩衝電路

Also Published As

Publication number Publication date
TW200518445A (en) 2005-06-01
CN100481718C (zh) 2009-04-22
CN1607724A (zh) 2005-04-20
US7187235B2 (en) 2007-03-06
US20050077961A1 (en) 2005-04-14
JP2005124173A (ja) 2005-05-12
KR20050035547A (ko) 2005-04-19
KR100560413B1 (ko) 2006-03-14
NL1027052C2 (nl) 2006-02-14
NL1027052A1 (nl) 2005-04-14

Similar Documents

Publication Publication Date Title
TWI327820B (en) Class ab rail-to-rail operational amplifier
Duque-Carrillo et al. 1-V rail-to-rail operational amplifiers in standard CMOS technology
US7154334B2 (en) Common mode feedback circuit for fully differential two-stage operational amplifiers
JP5004393B2 (ja) 高シートｍｏｓ抵抗器の方法および装置
US7019591B2 (en) Gain boosted operational amplifier having a field effect transistor with a well biasing scheme
US6998917B2 (en) Common-mode feedback circuit and differential operational amplifier circuit having stable operation and low power consumption
Yao et al. A 0.8-V, 8-/spl mu/W, CMOS OTA with 50-dB gain and 1.2-MHz GBW in 18-pF load
US6150884A (en) Multistage amplifier circuit with improved nested transconductance capacitance compensation
US8169263B2 (en) Differential gm-boosting circuit and applications
US7652535B2 (en) Continuous time common mode feedback circuit, system, and method
Carrillo et al. Single-pair bulk-driven CMOS input stage: A compact low-voltage analog cell for scaled technologies
US6664912B1 (en) Preamplifier with improved CMRR and temperature stability and associated amplification method
US7315210B2 (en) Differential operational amplifier
CN1436400A (zh) 一个高增益、很宽共模范围、自偏置运算放大器
US6977543B2 (en) Biasing technique using thin and thick oxide transistors
JP4867066B2 (ja) 増幅回路
US11742803B2 (en) Amplifier circuit
US20050231273A1 (en) Low voltage wide ratio current mirror
CN114726321B (zh) 一种开环运放电路
EP0837558A1 (en) A CMOS op-amp input stage with constant small signal gain from rail-to-rail
Yan et al. A low-voltage fully differential constant signal behavior rail-to-rail input stage in 0.12 μm CMOS
KR100668364B1 (ko) 가변 이득 증폭기
CN109075746B (zh) 含压降元件的电路
US7113040B2 (en) Differential amplifier
Grasso et al. 195-nW 120-dB subthreshold CMOS OTA driving up to 200 pF and occupying only 4.4–10− 3 mm2