TWI321340B - A semiconductor device, a manufacturing method thereof, and an evaluation method of the semiconductor device - Google Patents

A semiconductor device, a manufacturing method thereof, and an evaluation method of the semiconductor device Download PDF

Info

Publication number
TWI321340B
TWI321340B TW095114272A TW95114272A TWI321340B TW I321340 B TWI321340 B TW I321340B TW 095114272 A TW095114272 A TW 095114272A TW 95114272 A TW95114272 A TW 95114272A TW I321340 B TWI321340 B TW I321340B
Authority
TW
Taiwan
Prior art keywords
gate electrode
gate
semiconductor
insulating film
region
Prior art date
Application number
TW095114272A
Other languages
English (en)
Other versions
TW200725746A (en
Inventor
Kazuo Hashimi
Hidekazu Sato
Original Assignee
Fujitsu Microelectronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Microelectronics Ltd filed Critical Fujitsu Microelectronics Ltd
Publication of TW200725746A publication Critical patent/TW200725746A/zh
Application granted granted Critical
Publication of TWI321340B publication Critical patent/TWI321340B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Description

九、發明說明： 相關申請案之對照參考資料 本申請案係基於對日本專利局於20〇5年12月19曰所提 申的曰本優先權申請案第2005-365074號，其整個内容於此 5 被併入參考。 【韻'明戶斤屬之_我_彳舞々員域^ 發明領域 % 本發明通常有關一種半導體元件、及其製造方法，並 且特別疋有關一種評估在一閘極電極之下的一石夕主動區之 〇雜質分佈的方法、及適合於評估此雜質分佈的一種半導體 元件與其製造方法。 相關技藝說明 隨著無所不在的時代”來臨，資訊裝置被要求甚至 15更微型化、能夠提供甚至更高性能、且能夠以甚至更少電 • 力操作。對於用於，例如，词服器、數位家用電器、及大 哥大之LSI的詳細規定(設計規定)正在發展。“45 .代” 電晶體的發展係進行，其中—閘極電極的線寬小於40 nm。 《了包含-大量的此詳細規定電晶體之LSI的穩定操作，每 2〇 -電晶體之性能為-致的是重要的，以至於—種減少在性 能上的變化之電晶體製造方法變得重要。 若藉由仙來形成電晶體之間極電極之形狀之變化是 大的，則該等電晶體的操作特性之變化是大的。於是，為 了決定該電晶體性能之變_ — _，—種藉由電子顯微 5 i321340 鏡評估在蝕刻閘極電極（閘極ler、閘極線邊緣粗糙度)後的 處理形狀之方法被廣泛使用於製造期間。 然而，由電子顯微鏡所觀察的閘極電極之處理形狀的 •. 一變化係非必要地相同如該電晶體性能的變化。即，即使 ★ 5該閘極電極之處理形狀的變化程度係同於一電晶體的’該 , 性能的變化從電晶體到電晶體可能不同。這是因為在一通 道區與該源極-沒極擴散層延伸至一在該閘極電極之下的 矽主動區的一延伸區之間的邊界之雜質分佈的變化。 • 於是，可理解的是，藉由除去該閘極電極，以一掃描 1〇穿隧顯微鏡(STM)直接測量與評估於該主動區中的雜質分 佈。 第1圖顯示一範例，其中一種傳統蝕刻方法被應用至該 閘極電極除去為了視覺上檢查雜質分佈。在第丨圖的左側， - 在(a) ’ 一側壁絕緣薄膜106係形成在一經由一閘極絕緣薄膜 - 15 (閘極氧化物薄膜）1〇4被形成在一矽基底101上之多晶矽閘 極電極105的一側壁。另外，一源極電極1〇2與一汲極電極 ® 1〇2被形成在該石夕基底101上，有一通道103在其間。如以上 所述，該源極電極與該汲極電極102突出至直接在該閘極電 極105之下的一延伸重疊距離(d)是用來評估電晶體特性之 20重要參數之一。為了獲得該延伸重疊距離(D)，該雜質分佈 的測量與評估是必須的。 傳統上’藉由KOH '氫氟酸-硝酸(HF-HN03)、有機剪 輯此類者之濕钱刻被執行來除去該閘極電極1〇5，其係由多 晶矽製成'並且採取該多晶矽對一閘極絕緣薄膜的一蝕刻 6 選擇姑、 、而’因為該混合率與處理溫度之精確調整是困 的’所以該閘極絕緣薄膜104與在其下的主動區往往被除 如第1圖右邊在(b)所示。即，一損害部分108係產生於該 -夕並且結果是不可能正破地測量該雜質分佈。 在少於0.13em之技術的情況下，由於MOSFET之閘極 極二乏的性能降低是嚴重的、且做出嘗試其中金屬被用 於5玄閘極電極。在此情況下，是難以藉由相同如該傳統多 明矽閘極之技術來製造MOSFET。結果，稱作取代閘極或 金屬鎮嵌閘極之技術被廣泛使用。根據該取代閘極方法， 典型製造程序係如下：一源極與一汲極係利用一假多晶 矽形成；一絕緣體層被覆蓋、該閘極表面係藉由一CMP(化 學機械研磨）法顯現；該假閘極被選擇性蝕刻；及然後一閘 極絕緣薄膜與一金屬閘極電極被形成。 在如上述之製造程序中（該取代閘極），嚴重地損害一通 道層之相同問題產生，因為該閘極絕緣薄膜亦在選擇性除 去該假閘極時被除去。如以上所述，是難以用該傳統蝕刻 處理來獲得一令人滿意的蝕刻選擇性、並且該基底矽往往 被損害。雖然已有嘗試藉由以三層的p〇ly/SiN/si〇2建構該 假閘極來解決問題’這增加了製造步驟的數量，其是不想 要的。 另外，為了解決該問題，僅除去由多晶矽製成之閘極 電極105不須熔化該閘極絕緣薄膜丨〇4的另一方法被提出， 其中TMAH(氫氧化四曱銨）溶液被使用並且一 TMAH處理 的條件係最佳化(例如，非專利參考1)。 1321340 [非專利參考 1] H. Fukutomo等，“Direct evaluation of Gate Line Roughness Impact on Extension Profiles in Sub-50 nm N-MOSFETs”，IEDM Tech. Dig”，pp. 433-436，2004 年12月。 5 [本發明所要解決的問題] 甚至隨著該TMAH處理其可被最佳化用來僅除去該多 晶矽閘極電極102並留下該閘極絕緣薄膜1〇4，條件的最佳 化與該蝕刻選擇性的控制係仍困難、並且不確信是否僅該 1閘極絕緣薄膜104被保留下。因為清楚的是當一閘極絕緣薄 祺的厚度變得越來越小時，希望一種藉此一閘極絕緣薄膜 係確定保留之閘極除去方法。 C發明内容;3 發明概要 15 然後，本發明提供一種半導體元件的評估方法，其中 於閘極電極之下的矽主動區之雜質分佈的精確評估被穩 也執行而不會損害一矽基底，該方法實質上排除因相關 技藝之限制與缺點所引起的一個或更多個問題。 另外，本發明提供—種有效製造該半導體元件的方 扣去’其在操作的變化被降低，該製造方法係根據一在該閑 極電極之下的矽主動區中雜質分佈的評估結果。 此外，本發明提供一種半導體晶圓其包含如上述的半 導體元件。 奎本發明實施例的特徵被提出於以下的說明、並從說明 書與該等附圖部分變得顯而易見、或可藉由本發明根據提 8 1321340 供於說明書之教示的實際而學習。由本發明的一實施例所 提供的問題解決係藉由特別是說明書中以此完整、清楚、 一致、及確切名稱所指出的一種半導體元件、一種半導體 元件的製造方法、及一種半導體元件的評估方法來實現並 5 獲得以便能使具有此技藝一般技術者實現本發明。 為了達成這些解決並根據本發明的一觀點，依照於此 所實施及概括說明的，本發明的一實施例提供一種半導 體、一種半導體元件之製造方法、及一種半導體元件之評 估方法如下。 10 [解決問題之手段] 本發明的一較佳實施例提供一閘極電極除去方法，其 中在一閘極絕緣薄膜與一閘極電極之間能獲得一高蝕刻選 擇性。 具體地，熱分解氫被用來除去該閘極電極；在此方式 15 中，即使該閘極電極是在一具有數個nm或更少之後度的薄 閘極絕緣薄膜上，僅該閘極電極被除去。在觀察該保留的 閘極絕緣薄膜之形狀或一側壁絕緣薄膜之形狀後，該閘極 絕緣薄膜係藉由使用稀釋氫氟酸除去。在此方式下，雜質 分佈能被正確地測量且評估而不會損害該主動區。另外， 20 在該閘極的處理形狀與該閘極電極之下的矽主動區中的雜 質分佈之間的校正能被獲得。 該熱分解氫，例如，係以接觸一加熱在約1800°C之高 熔點金屬觸媒劑的氫分子來產生。 本發明的一觀點提供一種半導體元件的評估方法。該 9 1321340 半導體元件包含一閘極電極其係由一包含材料之矽製成， 該閘極電極係設在一被形成在一半導體基底上的閘極絕緣 薄膜上；及形成在該半導體基底上的一源極電極與一汲極 電極，該源極電極與該汲極電極包夾該閘極電極。該評估 5 方法包含步驟有 (a) 藉由接觸該熱分解氫之半導體元件，除去該閘極電 極而不會除去該閘極絕緣薄膜，及 (b) 藉由觀察保留在該半導體基底上的閘極絕緣薄膜 的形狀、或藉由觀察一側壁絕緣薄膜的形狀，評估依照以 10 上（a)中所處理的閘極之形狀。 較佳地，該半導體元件之評估方法更包含步驟有： (c) 藉由一濕處理除去保留在該半導體基底上的閘極 絕緣薄膜，及 (d) 測量並評估於該閘極電極之下的矽主動區的雜質分 15 佈之步驟。 此處，能增加一評估該雜質分佈與該處理閘極的形狀 之間的一相互關係之處理。 本發明的另一觀點提供一種半導體元件之製造方法。 該製造方法包含步驟有： 20 (a)形成一監測半導體元件於該半導體基底的一監測 區，該監測半導體元件，隨著該半導體基底的一元件區中 的一半導體元件同時，包含一由配置在該半導體基底穿過 一閘極絕緣薄膜的含矽材料構成的閘極電極、一源極電極 及一形成在該半導體基底上該閘極電極之對應側邊的汲極 10 1321340 電極； (b) 藉由施加該熱分解氫，除去該監測區中該監測半導 體元件的閘極電極，不會除去該閘極絕緣薄膜， (c) 以一濕處理除去該閘極絕緣薄膜、並測量在該閘極 5 電極之下該矽主動區中的雜質分佈，及 (d) 將一測量結果反饋至一半導體製造程序。 例如，若該雜質分佈的測量結果不符合預定條件，則 該閘極電極的處理條件能被調整。 若該雜質分佈的測量結果符合該等預定條件，則該半 10 導體製造處理被繼續、並且一半導體晶圓依所示的被完成。 [本發明之功效] 該主動區與該閘極電極的餘刻處理形狀之間的雜質分 佈之間的相互關係能被評估而不損害該矽主動區。 如上述所製造的半導體元件之變化係能根據該評估結 15 果而減少。另外，生產效率能被提昇、在製造中有效地使 用該半導體晶圓。 圖式簡單說明 第1圖是一橫截面圖用以說明該傳統問題； 第2圖是一橫截面圖用以說明本發明的原則； 20 第3圖是一橫截面圖顯示根據本發明第一實施例的一 半導體元件的一製造程序(No. 1); 第4A圖是一橫截面圖顯示根據本發明第一實施例的一 半導體元件的製造程序(No. 2); 第4B圖是一平面圖顯示在除去一閘極絕緣薄膜如在第 11 1321340 4A圖的（d)所示之後顯現的一矽主動區之雜質分佈測量的 結果， 第5圖是一橫截面圖顯示根據本發明第一實施例的一 半導體元件的製造程序(No. 3); 5 第6圖是一橫截面圖顯示根據本發明第一實施例的一 半導體元件的製造程序(No. 4); 第7圖是一根據本發明該第一實施例之半導體元件的 一評估方法之流程圖； 第8圖是一橫截面圖顯示根據本發明第二實施例的一 10 半導體元件的製造程序(No. 1); 第9圖是一橫截面圖顯示根據本發明第二實施例的一 半導體元件的製造程序(No. 2); 第10圖是一橫截面圖顯示根據本發明第二實施例的一 半導體元件的製造程序(No. 3);及 15 第11圖是一橫截面圖顯示一範例其中本發明被應用至 LDM0S。 Ϊ：實施方式3 較佳實施例之詳細說明 在下文中，本發明之實施例係參考該等附圖來說明。 20 本發明的一種閘極電極除去方法之原則係參考第2圖 說明，其中本發明之方法被應用至第1圖所示之傳統除去程 序。 如在第1圖的（a)所示，一位在一閘極絕緣薄膜104之側 壁被一側壁絕緣106所覆蓋、'並且直接在該閘極電極105之 12 1321340 下的一通道103被夾在源極與汲極電極l〇2之間。—形成在 該晶圓表面上的自然氧化物薄膜係以例如稀釋氫氟酸除 去’然後’該晶圓被放入到一處理閥室、並且由多晶石夕製 成的開極電極之蝕刻除去係藉由熱分解氫完成。該處理閥 5 室包含’例如’ 一被加熱在約180CTC的鎢觸媒劑、並且該 氫氣在1.33 Pa之壓力與42(TC之溫度下被導入。該氫氣接觸 該加熱觸媒劑並被熱分解成氫原子，其被稱作“熱分解 氫”。該熱分解氫，以一高蝕刻選擇性，與該多晶矽電極 及該側壁絕緣薄膜i〇6之外部的矽基底1〇1反應，留下該薄 10閘極絕緣薄膜1〇4、並只除去該閘極電極。此處，雖然多晶 石夕被用來作為該閘極電極材料，此技術矽可應用至一由其 它含矽之材料，諸如多晶矽鍺，製成的閘極電極。 一種根據本發明該第一實施例之半導體元件的製造程 序係顯示於第3到第6圖，其中一製造與評估一實際半導體 15元件的範例被顯示，參考第2圖所述之原則被應用至此範 例。雖然該貫施例係利用一P型MOS電晶體來說明，相同於 一 η型電晶體的功效被獲得。 如第3圖之(a)所示，用以監測一矽主動區之雜質分佈的 監測區被提供於該半導體晶圓的—預定區域。該監測區係 20可提供給每-晶片、或每-鏡頭。另外，該監測區可被準 備於-晶片的一預定部分。另外，兩個或更多個監測區可 被設於一用來劃分晶片的畫線區。在任何情況下，該監測 區中的閘極絕緣薄膜與閘極電極係隨著該元件區十的電晶 體同時形成。此處，該監測區係可藉由一元件分隔區（未描 13 述於第3圖)與該元件區分開。 月確地，—元件分隔區（未描述)被形成於一P型矽基底 11的預定區域’它的平面方向是(_。接著，-η井(未 描述）伤> U 1 =从大於300KeV之加速能量與摻雜量 cm (lxl〇13/cm2)形成於一p型MOS電晶體形成區，藉由 凡成聖雜質，諸如碟(p)’的離子植入於該矽基底11。然後， 的表面被熱氧化以致一閘極絕緣薄膜14被形成 在〇正個表面上有5 〇 nm或更小的一希望厚度。此外，雖 然該閘極絕緣㈣14通常係由氧切製成，可是若需要氮 可被添加°在該閘極絕緣薄膜14上，-多薄膜係藉由 一CVD法長出有—在1〇〇 nm與300 nm之間的厚度，該薄膜 被蝕刻成—預定形狀、並且一閘極電極15被形成。然後， 一延伸的擴散層（延伸區）12a係藉由硼（B)作為該係基底u 中的P型雜質之離子植入來形成，利用該閘極電極15作為一 遮罩、具有0.2與l_〇KeV之間的加速能量以及在1£14/(；1112與 2E15/cm2(lxi〇i4/cm2與2xl〇i5/cm2)之間的一摻雜量。藉由此 電聚CVD法，一叫層被形成在整個表面上作為該側帶的 一絕緣體層、並且一絕緣層16係藉由回蝕形成。此外，兮 側壁之絕緣體層可以是一氮化矽層。藉由利用該側壁絕緣 薄膜16作為一遮罩，硼(B)作為p型雜質之離子植入被實行 以形成一高濃度擴散層12b、並且一連接至該源極電極與該 汲極電極的雜質層12被形成於該矽基底11 ^然後，該整個 表面係覆蓋有一層絕緣薄膜(例如，一氧化石夕薄膜）19。 接著’該監測區中的該層絕緣薄膜19與該側壁絕緣薄 膜16破除去’如在第3圖的(b)所示，並且該監測區中的閉極 電極15係在-孔21中出現。為了除去該層絕緣薄膜19:該 側壁絕緣賴16，乾㈣被實行，利關如叱氣體。^ 處，該側壁絕緣薄膜16不須被除去、而它可全部或部分 保留。 刀 接著，在藉由例如稀釋氫氟酸除去形成在該晶圓表面 上的天生的氧化物薄膜之後，氫(Η。氣被導入到—處理閥室 其包含一被壓熱在180CTC的鎢絲，然後熱分解氫被產生、 並且該監測區的多晶矽閘極電極15被該熱分解清除去如 在第4A圖的（c)所示。雖然該顯現的矽基底u表面在此時亦 可被除去，可是因為它被钱刻成一錐形之形狀不會產生一 底切，一具有一看似字母“W”之橫戴面形狀的孔22被形 成。因此，對該閘極電極之下的石夕主動區之損害被降低。 另外，當該熱分解氫被使用時，該多晶矽對該閘極電極之 下的閘極絕緣薄膜14的蝕刻選擇性變得幾乎無限大。奸 果，僅該閘極電極被除去，留下保留完整無缺具有高可靠 度的閘極絕緣薄膜14，並且直接在該閘極下方之延伸重最 區中的該矽主動區内的雜質分佈能被維持完整無缺。 在此階段’該顯現的閘極絕緣薄膜14的形狀直接被觀 察到並依要求利用電子顯微鏡被拍照。因為該間極絕緣薄 膜14之形狀對應該閘極電極15之基部的形狀，它最正確地 反映出該閘極電極的處理形狀。觀察該側壁絕緣薄膜16的 形狀亦服務該目的。 在此階段’一可能出現於該閘極絕緣薄臈14之針孔的 1321340 檢查亦有可能。這是因為，若有一針孔，在下的矽美底在 該閘極絕緣薄膜14被暴露至該熱分解氫時被蝕刻、 ^ 6¾ 針孔被實現。
10 接著，該閘極絕緣薄膜14藉由一使用氫氟酸之濕處理 被除去，如在第4A圖的（d)所示。然後，該閘極電極之下的 矽主動區中之雜質分佈被測量且評估，利用—掃描穿隨顯 微鏡(STM)，所測量的雜質分佈係依照第牝圖所顯示。在 該閘極電極下方的石夕主動區中’雜質濃度在朝向該問極邊 緣背離一通道區的方向變得更高。在此階段，該閘極電極 下方的雜質分佈、及一突出至該閘極電極下方的矽主動區 的延伸重疊距離(D)能被正確地測量。 另外，在此階段，若一針孔出現於該閘極絕緣薄膜Μ， 則一檢查是可能的。這是因為若有一針孔，當該閘極絕緣 薄膜14係暴露至熱分解氫時，該係基底被蝕刻並且一凹處 15 被形成於該矽主動區。 φ 該測量的雜質濃度及/或延伸重疊距離(D)係與該閘極 電極的蝕刻處理形狀，其被觀察在之前步驟，互相關聯、 並且該雜質分佈與該閘極的處理形狀之間的實際關聯能被 評估。另外，是否有一針孔於該閘極絕緣薄膜能被評估。 20在一測量與评估之結果滿足一預定準則的情況下，該晶圓 所涉及的半導體製造程序被繼續。 即，如在第5圖的⑷所示，於該元件區，一達到該電晶 體的源極/没極電極12的接觸洞23係經由該層絕緣薄膜19 而形成、並且—用於形成該接觸洞之遮罩（未述)被除去。 16 1321340 接著，如在第5圖的（b)所示，該接觸洞23的内部與該監 測區之孔21，經由一膠薄膜(未述）’被填滿有矽系統材料， 諸如多晶矽、或金屬材料諸如鎢，該表面被弄平的、並且 接觸栓25與一假接觸栓26被形成。 • 5 接著，如在第6圖的（g)所示，一連接至該接觸栓25的上 接線28被形成、一層絕緣薄膜27被沉積體電路晶片、若需 要’一上栓與接線可被形成、且該半導體元件被完成。雖 φ 然，狀似字母“W”之假栓被埋置在該完成晶圓的監測 區’但它係不連接任何地方並且該半導體元件之操作不被 10 影響。 第7圖是根據本發明該第一實施例之半導體元件的一 評估方法。首先，一具有一多晶矽閘極之電晶體被形成於 一矽基底上的元件區與監測區（S101)e該矽基底與該電晶體 的整個表面係覆蓋有一被沉基的層絕緣薄膜(sl〇2)，該監測 15區的層絕緣薄膜被除去並且用於測量與評估之整個閘極電 φ 極被顯現出（S1〇3)，熱分解氫僅除去該暴露的閘極電極。然 後，該保留的閘極絕緣薄膜之處理形狀係藉由一電子顯微 鏡觀察(S104)。 接著，-閘極絕緣薄膜藉由一使用氫氣酸之濕處理被 除去_5)、並且在該閘極電極之下的石夕主動區之雜質分佈 係利用-掃描穿隨顯微鏡測量與評估。另外，該閉極絕緣 薄膜的-針孔檢查可被實行。當一評估結果滿足預定條件 時(例如，當一濃度分部中的變化是在一預定限制當中），該 製造程序被繼續。即’ _達到該祕级極電極之接觸洞被 17 1321340 形成（S107)、金屬材料被埋置於該洞的内部、並且一接觸栓 被形成於該元件區的層絕緣薄膜(S108)。經由其它所須之製 造步驟，該晶圓被完成(S109)。 在雜質分部之測量與該評估結果不滿足預定條件之情 5 況下，該測量結果被反饋至下一產品製造程序（S110)。例 如，當該評估結果是稍微偏離該等預定條件時，閘極蝕刻 條件的一限度被擴大；並且當它是大大地偏離該等預定條 件時》—原因被決定且一對策被採納，例如，閘極触刻條 件、雜質注入條件、影響該雜質分部之熱處理條件被重新 10 檢查以至於該矽主動區的雜質分部可變成一預定分佈。在 此方式下，在一最終產品的電特性上的變化成為在容忍度 中。另外，藉由收集該蝕刻處理形狀與實際雜質分佈之間 的關聯資料，一電晶體的性能係能根據該關聯資料來預 測。另外，因為在一實際晶圓的製造程序中間的測量與評 15 估不影響該元件區，所以製造效率被提升。 第8到第10圖顯示根據本發明第二實施例的半導體元 件之製造程序，其中該閘極的處理形狀與雜質分佈測量被 應用至一金屬鑲嵌閘極之產生。 首先，如在第8圖之⑻所示，該半導體晶圓到處，一絕 20 緣薄膜被形成、並然後一多晶矽薄膜被形成。該等薄膜被 蝕刻成一預定形狀、並且一假閘極電極35經由一假閘極絕 緣薄膜34被形成於一元件區與該監測區。一低摻雜汲極 (LDD)12a係利用該假閘極電極35作為一遮罩而形成、一高 濃度擴散層12b係利用該側壁絕緣薄膜16作為一遮罩而形 18 接_(氧切_覆蓋。 膜二Γ 在第8圖之(b)所示，該層絕緣薄 膜為乾圍直到該假閘極電極35被顯現。 接者’如在第9圖之(e)所示’該監測區的層絕緣薄膜ο 現^壁絕緣薄膜16被除去、並且整個假閘極電㈣係顯 ^⑽°在此時’該元件區中的假閉極電極35之表面 同樣被顯現。 面 接著，如在第9圖之⑷所示，氫氣體被放置與加熱的觸 媒劑，绪域，接觸，然後熱分解氫被產生且該 該監測區的該等假閘極電極35被除去。因此，—孔43= 成在該元件區的該等側壁絕緣薄膜16之間。另外該監夠 區之孔41的底部被敍刻成字母“w”的形狀、並且一似^ 型槽42被形成在該閘極絕緣薄臈34的兩側。藉由熱分解氫 的高選擇比，該假閘極絕緣薄膜34㈣於該元件區與該2 測區，不會被蝕刻。出現於該監測區之孔41的假閘極絕$ 薄膜34利用一電子顯微鏡視覺上被檢查或拍照。 接著，如在第10圖之(e)所示，藉由利用氫氟酸之濕處 理，該元件區與該監測區的該等假閘極絕緣薄臈34被除 去、並且於一直接在該閘極下面的監測區之孔41中的测量 區45之雜質分部被一掃描穿隧顯微鏡測量與評估。當一坪 估結果滿足預定條件實施例’一金屬鑲歲閘極隨著以下矛。 序被形成。 即，如在第10圖之(f)所示，一絕緣體層係形成有材料 1321340 諸如Si〇2、SiON、SiN與Ta2〇5、及Hf〇2、Al2〇3。該絕緣體 層，其是一薄膜，充當在該元件區之該等孔43之底部的一 間屬鑲嵌閘極絕緣薄膜54a、並充當於該監測區之孔41的一 假閘極絕緣薄膜54b。該絕緣體層的一不必要部分被除去。 5 此外’金屬材料，諸如鋁、W及Mo，被沉積整個表面上。 因此’一金屬閘極電極55a被形成於該元件區的孔43中、並 且一假閘極電極55b被形成於該監測區之孔41中。然後，該 半導體元件經由所需之處理，諸如一層絕緣薄膜之形成、 一接觸栓之形成、及上接線之形成，被完成。 10 如以上所述，本發明亦可應用至一間屬鑲嵌閘極的製 造程序’其中在該閘極下面的矽主動區中之雜質分佈的正 確測量是可能的而不會損害該通道區。另外，該取代閘極 (金屬鑲嵌閘極）係能藉由一具高控制力之乾處理形成。此 處’雖然該等實施例被說明，其中多晶矽被用作該閘極電 15 極’可是含矽材料諸如多晶矽鍺可被使用。 第11圖顯示另一實施例，其中本發明被應用至LDMOS (雙側擴散MOSFET)°LDMOS經常被用於一驅動輸出，諸 如一功率放大器。在LDMOS，每一電極藉由兩個擴散步驟 係擴散在該侧方向。因為該源及與該汲極係配置在一基底 20 的同一表面’所以LDMOS能被包含於一積體電路。 在第11圖之(a)，一η通道主動間隙LDMOS (LDM0S1) 被顯示。有一間隙在一汲極電極72d與一閘極邊緣之間、並 且一圍住該n+汲極72d之η井充當一飄移區。一p體71，其充 當該通道區（反轉層形成區），對於該源極電極與該閘極邊緣 20 1321340 其中之-自我校準。在第U圖之⑼，一 n通道場間隙ldm〇s (LDMOS2)被顯示…閘極電極75的—部分覆蓋_後場氧化 物薄膜73。 於該η通道LDMOS，-自該？體71之閉極邊緣的一重疊 5長度用作該通道區之控制對於一操作特性是重要的。本發 明係可應用至決定該Ρ體之濃度輪廓。 即，LDMOS，像在該科區中，被形成於該監測區， φ _監測區的閘極電極75係藉由熱分解清除去、並且該間 極絕緣薄膜74的形狀被觀察❹隨後，該閉極絕緣薄膜^係 10藉由利用氫氟酸之祕刻除去、並且在該問極電極下面之ρ 體71之雜質濃度輪廓係藉由一掃描穿隧顯微鏡測量。一測 量結果能被反映至一隨後的晶圓之閘極處理條件、ρ體形成 條件等。 如以上所述，根據本發明’在該閘極電極下面的該矽 15主動區中的雜質分部與該間極電極的银刻形狀之間的關聯 • 隨著充分的精確性能被評估，而不會損害該係主動區、並 且電晶體性能能被預測。 另外，因為製造程序在評估後能被繼續以完成一產 品，所以維持高的生產效率。此處，雖然以上實施例被說 2〇明其中多晶矽被用作該閘極電極材料，可是其它含矽材料 諸如多晶矽鍺可被使用'並且上述技術仍可應用。 另外，本發明並不限於這些實施例，而在不離開本發 明範圍下可達成變化與修飾。 【圖式4簡專_ :¾¾明】 21 第1圖是一橫截面圖用以說明該傳統問題； 第2圖是一橫截面圖用以說明本發明的原則； 第3圖是一橫戴面圖顯示根據本發明第一實施例的一 半導體元件的一製造程序(No. 1); 第4A圖是一橫截面圖顯示根據本發明第一實施例的一 半導體元件的製造程序(No. 2); 第4B圖是一平面圖顯示在除去—閘極絕緣薄膜如在第 4A圖的（d)所示之後顯現的一矽主動區之雜質分佈測量的 結果； 第5圖是一橫截面圖顯示根據本發明第一實施例的一 半導體元件的製造程序(No. 3); 第6圖是一橫截面圖顯示根據本發明第一實施例的一 半導體元件的製造程序(No. 4); 第7圖是一根據本發明該第—實施例之半導體元件的 一評估方法之流程圖；
半導體元件的製造程序(No. 1);
半導體元件的製造程序(No. 2);
半導體元件的製造程序(No. 3);及 中本發明被應用至 第11圖是一橫截面圖顯示— LDMOS。 【主要元件符號說明】 1321340 11... p型矽基底 43...孔 12...雜質層 45...測量區 12a…延伸擴散層 54a...閘極絕緣薄膜 12b...高濃度擴散層 54b...假閘極絕緣薄膜 13…通道 55a...閘極電極 14…閘極絕緣薄膜 55b...假閘極電極 15...閘極電極 71. .·ρ 體 16…側壁絕緣薄膜 72s...n+源極(電極） 19...層絕緣薄膜 72d...n+汲極(電極） 21···孔 73...厚場氧化物薄膜 22. · ·孔 74...閘極絕緣薄膜 23···接觸洞 75...閘極電極 25…接觸栓 101...矽基底 26".假接觸栓 102...源才礙極 27...層絕緣薄膜 103···通道 28.··上接線 104…閘極絕緣薄膜 34...假閘極絕緣薄膜 105...閘極電極 35...假閘極電極 106...側壁絕緣薄膜 41. ••孔 42...似錐形槽 108...主動區損害部分 23

Claims (1)

1321340 第95114272號專利申請案申請專利範圍修正本修正日期：98年12月16日 十、申請專利範圍： 货年Θ月/“识泛}正本 1. 一種用於評估一半導體元件之評估方法，該半導體元件 具有一介於一半導體基底與一閘極電極之間的閘極絕緣 — 薄膜，以及一界定出該閘極電極之側壁絕緣薄膜，該評 ’ 5 估方法包含步驟有： 一藉由將以熱分解所產生的熱分解氫施加至該半導 體元件之一乾處理來除去該由一包括矽之材料所製成的 閘極電極而不會消除該閘極絕緣薄膜之步驟；及 一藉由觀察保留在該半導體基底上的閘極絕緣薄膜 10 與該側壁絕緣薄膜中之一者的形狀來評估該閘極電極的 一處理狀態之步驟。 2. 如申請專利範圍第1項所述之評估方法，更包含步驟有： ： 一藉由一濕處理除去保留在該半導體基底上之該閘 極絕緣薄膜之步驟；及 15 一測量並評估於該閘極電極除去後所露出的一矽主 動區中的一雜質分佈之步驟。 3. 如申請專利範圍第2項所述之評估方法，更包含步驟有： 一評估該雜質分佈與該閘極電極的處理狀態之間的 一相互關係之步驟。 20 4.如申請專利範圍第1項所述之評估方法，更包含步驟有： 一檢查保留在該半導體基底上的問極絕緣薄膜中之 一針孔之步驟。 5.如申請專利範圍第1項所述之評估方法，更包含步驟有： 一藉由提供氫氣至一經加熱的金屬觸媒劑來產生該 24 1321340 熱分解氫之步驟。 6.—種半導體裝置之製造方法，包含步驟有： 一在一半導體基底的一元件區中形成一半導體元件 同時形成一監測半導體元件之步驟，該監測半導體元件 5 包含一由配置在該半導體基底的一監測區中的閘極絕緣 薄膜上的含矽材料製成的閘極電極、及形成在該半導體 基底上位於該閘極電極對應側邊的一源極電極及一汲極 電極； 一藉由將熱分解所產生之熱分解氫施加在該監測區 10 中的監測半導體元件來除去該閘極電極而不會除去一閘 極絕緣薄膜之步驟； 一以一濕處理除去該閘極絕緣薄膜、並測量在該閘極 電極被除去後所出現的一矽主動區的雜質分佈；及 一將一測量結果反饋至一半導體製造程序之步驟。 15 7.如申請專利範圍第6項所述之半導體裝置的製造方法， 其進一步包含： 在一測量結果未符合預定條件的情況下，該閘極電極 的處理條件、雜質注入條件、及雜質擴散的熱處理條件 中至少一者被調整之步驟。 20 8.如申請專利範圍第6項所述之半導體裝置的製造方法， 其進一步包含： 在一測量結果符合預定條件的情況下，繼續該半導體 基底之半導體製造程序用以完成一半導體晶圓。 9.如申請專利範圍第6項所述之半導體裝置的製造方法， 25 1321340 其中該監測區係設於該半導體基底的一晶片區與劃分該 等晶片的一晝線區中之一者。 10_如申請專利範圍第6項所述之半導體裝置的製造方法， 其中該由含石夕材料製成的閘極電極是一用於一金屬镶欲 5 閘極（damascene gate)的假閘極電極（dummy gate electrode) 與LDM0S(側邊雙重擴散M0SFET)的一閘極電極中之一 者。 11. 如申請專利範圍第6項所述之半導體裝置的製造方法， 其中該熱分解氫係藉由將氫氣接觸至一約在1800°C加熱 10 的金屬觸媒劑來產生。 12. —種半導體晶圓，包含有： 一假金屬填充部分，係設於配置在一半導體基底上的 一預定部分的一監測區；其中 該假金屬填充部分的一橫截面形狀是狀似字母 15 “W”，並且該假金屬填充部分並未達成與任何其它元件 的一電性連接。 13. 如申請專利範圍第12項所述之半導體晶圓，其中該假 金屬填充部分是一假接觸栓與一假金屬閘極電極中之一 者。 20 14.如申請專利範圍第12項所述之半導體晶圓，其中該假 填充部分係配置於一晶片區與一劃分該等晶片的一畫線 區中之一者。 15.如申請專利範圍第5項所述之評估方法，更包含：一於 產生該熱分解氫時加熱該金屬觸媒劑至1800°C之步驟。 26
TW095114272A 2005-12-19 2006-04-21 A semiconductor device, a manufacturing method thereof, and an evaluation method of the semiconductor device TWI321340B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005365074A JP4769568B2 (ja) 2005-12-19 2005-12-19 半導体装置の製造方法、及び半導体装置の評価方法

Publications (2)

Publication Number Publication Date
TW200725746A TW200725746A (en) 2007-07-01
TWI321340B true TWI321340B (en) 2010-03-01

Family

ID=38172471

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095114272A TWI321340B (en) 2005-12-19 2006-04-21 A semiconductor device, a manufacturing method thereof, and an evaluation method of the semiconductor device

Country Status (5)

Country Link
US (3) US7691649B2 (zh)
JP (1) JP4769568B2 (zh)
KR (1) KR100740159B1 (zh)
CN (1) CN100468679C (zh)
TW (1) TWI321340B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5264374B2 (ja) * 2008-09-02 2013-08-14 東京エレクトロン株式会社 パターン形状検査方法及び半導体装置の製造方法
KR101531883B1 (ko) * 2008-12-31 2015-06-26 주식회사 동부하이텍 수평형 디모스 트랜지스터
US8288821B2 (en) * 2009-03-13 2012-10-16 International Business Machines Corporation SOI (silicon on insulator) substrate improvements
US9543406B2 (en) * 2010-11-30 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for overlay marks
CN102543702B (zh) * 2010-12-23 2014-05-07 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法
CN102543699B (zh) * 2010-12-23 2014-04-02 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法
CN106298912B (zh) * 2015-05-15 2020-06-30 联华电子股份有限公司 半导体结构及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03102819A (ja) 1989-09-18 1991-04-30 Nissan Motor Co Ltd 半導体装置の製造方法
JPH03280532A (ja) 1990-03-29 1991-12-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3132582B2 (ja) 1991-07-12 2001-02-05 日本電気株式会社 半導体装置
JPH07211757A (ja) * 1994-01-25 1995-08-11 Matsushita Electron Corp 不純物濃度測定方法
JPH0837218A (ja) 1994-07-25 1996-02-06 Sanyo Electric Co Ltd 半導体装置の製造方法
US5981967A (en) * 1996-12-17 1999-11-09 Texas Instruments Incorporated Method and apparatus for isolating defects in an integrated circuit near field scanning photon emission microscopy
JPH10261683A (ja) * 1997-03-18 1998-09-29 Fujitsu Ltd 半導体装置の製造方法
JP3806533B2 (ja) * 1999-02-05 2006-08-09 三洋電機株式会社 半導体装置の不良解析方法
US6306755B1 (en) * 1999-05-14 2001-10-23 Koninklijke Philips Electronics N.V. (Kpenv) Method for endpoint detection during dry etch of submicron features in a semiconductor device
JP3732979B2 (ja) * 1999-08-30 2006-01-11 三洋電機株式会社 半導体装置の不良解析方法
JP2001077195A (ja) 1999-09-07 2001-03-23 Sony Corp 半導体装置
US6509197B1 (en) 1999-12-14 2003-01-21 Kla-Tencor Corporation Inspectable buried test structures and methods for inspecting the same
JP4578705B2 (ja) * 2000-03-10 2010-11-10 富士通セミコンダクター株式会社 不純物濃度測定方法
JP3974507B2 (ja) * 2001-12-27 2007-09-12 株式会社東芝 半導体装置の製造方法
CN100347842C (zh) * 2002-12-10 2007-11-07 国际商业机器公司 集成电路和测量方法以及测量结构的制备
JP4209206B2 (ja) * 2003-01-14 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2004260003A (ja) 2003-02-26 2004-09-16 Fujitsu Ltd 半導体装置及びその製造方法
TW200524018A (en) * 2003-11-20 2005-07-16 Ulvac Inc Method of cleaning surface of semiconductor substrate, method of manufacturing film, method of manufacturing semiconductor device and semiconductor device
KR100591149B1 (ko) * 2003-12-27 2006-06-19 동부일렉트로닉스 주식회사 반도체 소자의 게이트 산화막 결함 검사 방법
JP4837902B2 (ja) * 2004-06-24 2011-12-14 富士通セミコンダクター株式会社 半導体装置

Also Published As

Publication number Publication date
CN100468679C (zh) 2009-03-11
US20100065947A1 (en) 2010-03-18
KR100740159B1 (ko) 2007-07-18
KR20070065191A (ko) 2007-06-22
JP4769568B2 (ja) 2011-09-07
CN1988123A (zh) 2007-06-27
US20120181671A1 (en) 2012-07-19
US8592951B2 (en) 2013-11-26
US20070138561A1 (en) 2007-06-21
JP2007173312A (ja) 2007-07-05
TW200725746A (en) 2007-07-01
US8163572B2 (en) 2012-04-24
US7691649B2 (en) 2010-04-06

Similar Documents

Publication Publication Date Title
US9825171B2 (en) Semiconductor device, method of manufacturing the same, and method of evaluating semiconductor device
US9793373B2 (en) Field effect transistor structure with abrupt source/drain junctions
TWI321340B (en) A semiconductor device, a manufacturing method thereof, and an evaluation method of the semiconductor device
TWI223846B (en) Manufacture method of semiconductor device with gate insulating films of different thickness
TW200414547A (en) Semiconductor device
JP2012199362A (ja) 半導体集積回路装置の製造方法
KR20070005463A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2004214607A (ja) 半導体装置及びその製造方法
WO2000030169A1 (en) Field effect transistor structure with abrupt source/drain junctions
US7825482B2 (en) Semiconductor device and method for fabricating the same
JP2012199360A (ja) 半導体集積回路装置の製造方法
JP2008078559A (ja) 半導体装置とその製造方法
JP5360119B2 (ja) 半導体装置とその製造方法
JP5333483B2 (ja) 半導体ウェーハ、及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees