JPH10261683A

JPH10261683A - 半導体装置の製造方法

Info

Publication number: JPH10261683A
Application number: JP6368397A
Authority: JP
Inventors: Isao Amano; 功天野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-03-18
Filing date: 1997-03-18
Publication date: 1998-09-29

Abstract

(57)【要約】【課題】プロセス管理を行うためのモニタ素子を搭載し
てなる半導体装置の製造方法に関し、必要なモニタ素子
をウエハ上に効率的に作り込むことができるようにし、
多種多様の半導体装置に対応することができるようにす
る。【解決手段】ライブラリ１０に、モニタブロックとし
て、基本Ａモニタブロック１１、基本Ｂモニタブロック
１２、ロジックモニタブロック１３、アナログモニタブ
ロック１４、メモリモニタブロック１５及び配線モニタ
ブロック１６を予め登録しておき、ライブラリ１０から
必要なモニタブロックを選択し、選択したモニタブロッ
クをウエハ上の予め定められた領域に作り込むようにす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プロセス管理を行
うためのモニタ素子を搭載してなる半導体装置の製造方
法に関する。

【０００２】

【従来の技術】製造バラツキをなくして良品の半導体装
置を製造するためには、半導体装置に作り込んだモニタ
素子を介してプロセス管理を行う必要があるが、プロセ
ス管理を行うためのモニタ素子を搭載してなる半導体装
置は、従来、ウエハに設定されているチップ領域内の空
き領域に品種間に共通なモニタ素子を作り込むことによ
り製造されていた。

【０００３】

【発明が解決しようとする課題】しかし、近年、半導体
装置は多種多様のものが開発され、必要とするモニタ素
子も多種多様となっており、品種間に共通なモニタ素子
のみならず、品種開発元で作成したモニタ素子を作り込
む必要もあり、ウエハに設定されたチップ領域内の空き
領域にモニタ素子を作り込むだけでは、充分なモニタ素
子を作り込むことが不可能となっている。

【０００４】本発明は、かかる点に鑑み、必要なモニタ
素子をウエハ上に効率的に作り込むことができるように
し、多種多様の半導体装置に対応することができるよう
にした半導体装置の製造方法を提供することを目的とす
る。

【０００５】

【課題を解決するための手段】本発明中、第１の発明
（請求項１記載の半導体装置の製造方法）は、測定用パ
ッドの配列を同一にし、かつ、管理するプロセスごとに
グループ化された複数のモニタ素子を含んでなる複数の
モニタブロックを予めライブラリに登録しておく工程
と、ライブラリから必要なモニタブロックを選択し、選
択したモニタブロックをウエハ上の予め定められた領域
に作り込む工程とを含むというものである。

【０００６】本発明中、第１の発明によれば、管理する
プロセスごとにグループ化された複数のモニタブロック
を予めライブラリに登録しておき、ライブラリから必要
なモニタブロックを選択し、選択したモニタブロックを
ウエハ上の予め定められた領域に作り込むという工程が
実行されるので、モニタ素子の搭載忘れや、仕様ミスの
発生を避けることができる。

【０００７】また、ライブラリに登録しておく複数のモ
ニタブロックは、測定用パッドの配列を同一としている
ので、モニタ素子の特性測定時に必要なプローブ針とし
て、同じものを使用することができる。

【０００８】また、同一製造ラインで製造される異なる
品種に同一のモニタブロックを搭載することができ、こ
のようにする場合には、品種ごとの特性差を相対的にも
絶対的にも把握することが可能となる。

【０００９】また、異なる製造ラインで製造される異な
る品種に同一のモニタブロックを搭載することができ、
このようにする場合には、製造ラインの特性比較を行う
ことができる。

【００１０】本発明中、第２の発明（請求項２記載の半
導体装置の製造方法）は、第１の発明において、管理す
るプロセスとして、ＣＭＯＳトランジスタ製造プロセ
ス、バイポーラトランジスタ製造プロセス、ロジック回
路製造プロセス、アナログ回路製造プロセス、メモリ回
路製造プロセス、配線製造プロセスのいずれか又は全て
を含んでいるというものである。

【００１１】本発明中、第３の発明（請求項３記載の半
導体装置の製造方法）は、第１又は第２の発明におい
て、モニタブロックは、測定用パッドを一列に配列して
いるというものである。

【００１２】本発明中、第４の発明（請求項４記載の半
導体装置の製造方法）は、第３の発明において、ライブ
ラリから、管理するプロセスを異にする複数のモニタブ
ロックを選択した場合、これら複数のモニタブロックを
測定用パッドが一列となるようにまとめて作り込むとい
うものである。

【００１３】本発明中、第５の発明（請求項５記載の半
導体装置の製造方法）は、第４の発明において、複数の
モニタブロックを複数のチップ領域を一つの集まりとみ
なした領域内に作り込むというものである。

【００１４】本発明中、第６の発明（請求項６記載の半
導体装置の製造方法）は、第１、第２、第３又は第４の
発明において、ウエハ上の予め定められた領域は、チッ
プ領域内のＸ方向又はＹ方向の辺に沿った領域であると
いうものである。

【００１５】本発明中、第７の発明（請求項７記載の半
導体装置の製造方法）は、第１、第２、第３又は第４の
発明において、ウエハ上の予め定められた領域は、スク
ライブ領域内のＸ方向又はＹ方向の辺に沿った領域であ
るというものである。

【００１６】本発明中、第８の発明（請求項８記載の半
導体装置の製造方法）は、第１、第２、第３又は第４の
発明において、ウエハ上の予め定められた領域は、有効
領域以外の領域であるというものである。

【００１７】本発明中、第９の発明（請求項９記載の半
導体装置の製造方法）は、第１、第２、第３、第４、第
５、第６、第７又は第８の発明において、ウエハ上の予
め定められた領域は、チップ領域の配列ピッチと同一ピ
ッチで配列されているというものである。

【００１８】本発明中、第１０の発明（請求項１０記載
の半導体装置の製造方法）は、第１、第２、第３、第
４、第５、第６、第７、第８又は第９の発明において、
同一伝導型のモニタ素子を同一のモニタブロックに含め
るというものである。

【００１９】

【発明の実施の形態】以下、図１〜図１６を参照して、
本発明の第１実施形態〜第５実施形態について説明す
る。

【００２０】第１実施形態・・図１〜図６図１〜図６は本発明の第１実施形態を説明するための図
であり、本発明の第１実施形態においては、図１に示す
ように、ライブラリ１０に、モニタブロックとして、基
本Ａモニタブロック１１、基本Ｂモニタブロック１２、
ロジックモニタブロック１３、アナログモニタブロック
１４、メモリモニタブロック１５及び配線モニタブロッ
ク１６を予め登録しておく。

【００２１】基本Ａモニタブロック１１は、ＣＭＯＳ回
路をモニタしてＣＭＯＳ回路製造プロセスを管理するた
めのものであり、モニタ素子として、例えば、サイズの
異なる複数のｐＭＯＳトランジスタや、サイズの異なる
複数のｎＭＯＳトランジスタや、サイズの異なる複数の
ｐＭＯＳキャパシタや、サイズの異なる複数のｎＭＯＳ
キャパシタ等を含むものである。

【００２２】また、基本Ｂモニタブロック１２は、バイ
ポーラ回路をモニタしてバイポーラ回路製造プロセスを
管理するためのものであり、モニタ素子として、例え
ば、サイズの異なる複数のＮＰＮトランジスタや、サイ
ズの異なる複数のＰＮＰトランジスタ等を含むものであ
る。

【００２３】また、ロジックモニタブロック１３は、ロ
ジック回路をモニタしてロジック回路製造プロセスを管
理するためのものであり、モニタ素子として、例えば、
インバータや、ＮＡＮＤ回路や、奇数個のインバータを
リング接続してなるリング・オシレータ等を含むもので
ある。

【００２４】また、アナログモニタブロック１４は、ア
ナログ回路をモニタしてアナログ回路製造プロセスを管
理するためのものであり、モニタ素子として、例えば、
差動増幅回路や、高抵抗値の抵抗や、大容量値のキャパ
シタ等を含むものである。

【００２５】また、メモリモニタブロック１５は、メモ
リ回路をモニタしてメモリ回路製造プロセスを管理する
ためのものであり、モニタ素子として、例えば、メモリ
セルを構成するセル・トランジスタや、メモリセルを構
成するセル・キャパシタ等を含むものである。

【００２６】また、配線モニタブロック１６は、配線を
モニタして配線製造プロセスを管理するためのものであ
り、モニタ素子として、例えば、線幅の異なる配線や、
配線容量の異なる配線や、配線抵抗の異なる配線等を含
むものである。

【００２７】これら基本Ａモニタブロック１１、基本Ｂ
モニタブロック１２、ロジックモニタブロック１３、ア
ナログモニタブロック１４、メモリモニタブロック１５
及び配線モニタブロック１６は、図２に示すように、測
定用パッド１８、１９、２０、２１の配列が同一となる
ように構成されている。なお、２２〜３９はモニタ素子
である。

【００２８】図３において、品種Ａ、品種Ｂ、品種Ｃは
製造するべき品種を示しており、図３は、品種Ａは基本
Ａモニタブロック１１、ロジックモニタブロック１３及
び配線モニタブロック１６を必要とし、品種Ｂは基本Ａ
モニタブロック１１、アナログモニタブロック１４及び
配線モニタブロック１６を必要とし、品種Ｃは基本Ａモ
ニタブロック１１、基本Ｂモニタブロック１２及びメモ
リモニタブロック１５を必要としている場合を示してい
る。

【００２９】本発明の第１実施形態においては、品種Ａ
を製造する場合、品種Ａに搭載すべき基本Ａモニタブロ
ック１１、ロジックモニタブロック１３及び配線モニタ
ブロック１６は、測定用パッド１８、１９、２０、２１
が一列になるようにまとめられ、図４に示すように、ウ
エハ４１のチップ領域４２内のＹ方向の辺に沿った予め
定められている領域に作り込まれる。なお、４３はスク
ライブ領域である。

【００３０】また、品種Ｂを製造する場合には、品種Ｂ
に搭載すべき基本Ａモニタブロック１１、アナログモニ
タブロック１４及び配線モニタブロック１６は、測定用
パッド１８、１９、２０、２１が一列になるようにまと
められ、図５に示すように、ウエハ４１のチップ領域４
２内のＹ方向の辺に沿った予め定められている領域に作
り込まれる。

【００３１】また、品種Ｃを製造する場合には、品種Ｃ
に搭載すべき基本Ａモニタブロック１１、基本Ｂモニタ
ブロック１２及びメモリモニタブロック１５は、測定用
パッド１８、１９、２０、２１が一列になるようにまと
められ、図６に示すように、ウエハ４１のチップ領域４
２内のＹ方向の辺に沿った予め定められている領域に作
り込まれる。

【００３２】なお、本発明の第１実施形態においては、
モニタブロックを作り込む領域であるチップ領域４２内
のＹ方向の辺に沿った領域は、チップ領域の配列ピッチ
と同一のピッチで配列されている。

【００３３】このように、本発明の第１実施形態によれ
ば、ライブラリ１０に、基本Ａモニタブロック１１、基
本Ｂモニタブロック１２、ロジックモニタブロック１
３、アナログモニタブロック１４、メモリモニタブロッ
ク１５及び配線モニタブロック１６を予め登録してお
き、ライブラリ１０から必要なモニタブロックを選択
し、ウエハ４１のチップ領域４２内のＹ方向の辺に沿っ
た予め定められている領域に作り込むとしたことによ
り、モニタ素子の搭載忘れや、仕様ミスの発生を避ける
ことができるので、必要なモニタ素子を効率的に搭載す
ることができ、多種多様の半導体装置に対応することが
できる。

【００３４】また、基本Ａモニタブロック１１、基本Ｂ
モニタブロック１２、ロジックモニタブロック１３、ア
ナログモニタブロック１４、メモリモニタブロック１５
及び配線モニタブロック１６は、測定用パッド１８、１
９、２０、２１の配列を同一としているので、モニタ素
子の特性測定時に必要なプローブ針として、同じものを
使用することができ、しかも、モニタブロックを作り込
む領域であるチップ領域４２内のＹ方向の辺に沿った領
域は、チップ領域の配列ピッチと同一のピッチで配列さ
れているので、モニタ素子の特性測定を容易に行うこと
ができ、測定用プログラムも共通化することができる。

【００３５】第２実施形態・・図７〜図９図７〜図９は本発明の第２実施形態を説明するための図
であり、本発明の第２実施形態においては、品種Ａを製
造する場合、品種Ａに搭載すべき基本Ａモニタブロック
１１、ロジックモニタブロック１３及び配線モニタブロ
ック１６は、測定用パッド１８、１９、２０、２１が一
列になるようにまとめられ、図７に示すように、ウエハ
４１に設定されているチップ領域４２内のＸ方向の辺に
沿った予め定められている領域に作り込まれる。

【００３６】また、品種Ｂを製造する場合には、品種Ｂ
に搭載すべき基本Ａモニタブロック１１、アナログモニ
タブロック１４及び配線モニタブロック１６は、測定用
パッド１８、１９、２０、２１が一列になるようにまと
められ、図８に示すように、ウエハ４１のチップ領域４
２内のＸ方向の辺に沿った予め定められている領域に作
り込まれる。

【００３７】また、品種Ｃを製造する場合には、品種Ｃ
に搭載すべき基本Ａモニタブロック１１、基本Ｂモニタ
ブロック１２及びメモリモニタブロック１５は、測定用
パッド１８、１９、２０、２１が一列になるようにまと
められ、図９に示すように、ウエハ４１のチップ領域４
２内のＸ方向の辺に沿った予め定められている領域に作
り込まれる。

【００３８】なお、本発明の第２実施形態においては、
モニタブロックを作り込む領域であるチップ領域４２内
のＸ方向の辺に沿った領域は、チップ領域の配列ピッチ
と同一のピッチで配列されている。

【００３９】このように、本発明の第２実施形態によれ
ば、ウエハ４１のチップ領域４２内のＸ方向の辺に沿っ
た領域をモニタブロックを作り込む領域としている点を
除き、本発明の第１実施形態の場合と同様に半導体装置
を製造することができるので、本発明の第１実施形態と
同様の効果を得ることができる。

【００４０】第３実施形態・・図１０〜図１２図１０〜図１２は本発明の第３実施形態を説明するため
の図であり、本発明の第３実施形態においては、品種Ａ
を製造する場合、品種Ａに搭載すべき基本Ａモニタブロ
ック１１、ロジックモニタブロック１３及び配線モニタ
ブロック１６は、測定用パッド１８、１９、２０、２１
が一列になるようにまとめられ、図１０に示すように、
ウエハ４１のスクライブ領域４３内のＹ方向の辺に沿っ
た予め定められている領域に作り込まれる。

【００４１】また、品種Ｂを製造する場合には、品種Ｂ
に搭載すべき基本Ａモニタブロック１１、アナログモニ
タブロック１４及び配線モニタブロック１６は、測定用
パッド１８、１９、２０、２１が一列になるようにまと
められ、図１１に示すように、ウエハ４１のスクライブ
領域４３内のＹ方向の辺に沿った予め定められている領
域に作り込まれる。

【００４２】また、品種Ｃを製造する場合には、品種Ｃ
に搭載すべき基本Ａモニタブロック１１、基本Ｂモニタ
ブロック１２及びメモリモニタブロック１５は、測定用
パッド１８、１９、２０、２１が一列になるようにまと
められ、図１２に示すように、ウエハ４１のスクライブ
領域４３内のＹ方向の辺に沿った予め定められている領
域に作り込まれる。

【００４３】なお、本発明の第３実施形態においては、
モニタブロックを作り込む領域であるスクライブ領域４
３内のＹ方向の辺に沿った領域は、チップ領域の配列ピ
ッチと同一のピッチで配列されている。

【００４４】このように、本発明の第３実施形態によれ
ば、ウエハ４１のスクライブ領域４３内のＹ方向の辺に
沿った領域をモニタブロックを作り込む領域としている
点を除き、本発明の第１実施形態の場合と同様に半導体
装置を製造することができるので、本発明の第１実施形
態と同様の効果を得ることができる。

【００４５】第４実施形態・・図１３〜図１５図１３〜図１５は本発明の第４実施形態を説明するため
の図であり、本発明の第４実施形態においては、品種Ａ
を製造する場合、品種Ａに搭載すべき基本Ａモニタブロ
ック１１、ロジックモニタブロック１３及び配線モニタ
ブロック１６は、測定用パッド１８、１９、２０、２１
が一列になるようにまとめられ、図１３に示すように、
ウエハ４１のスクライブ領域４３内のＸ方向の辺に沿っ
た予め定められている領域に作り込まれる。

【００４６】また、品種Ｂを製造する場合には、品種Ｂ
に搭載すべき基本Ａモニタブロック１１、アナログモニ
タブロック１４及び配線モニタブロック１６は、測定用
パッド１８、１９、２０、２１が一列になるようにまと
められ、図１４に示すように、ウエハ４１のスクライブ
領域４３内のＸ方向の辺に沿った予め定められている領
域に作り込まれる。

【００４７】また、品種Ｃを製造する場合には、品種Ｃ
に搭載すべき基本Ａモニタブロック１１、基本Ｂモニタ
ブロック１２及びメモリモニタブロック１５は、測定用
パッド１８、１９、２０、２１が一列になるようにまと
められ、図１５に示すように、ウエハ４１のスクライブ
領域４３内のＸ方向の辺に沿った予め定められている領
域に作り込まれる。

【００４８】なお、本発明の第４実施形態においては、
モニタブロックを作り込む領域であるスクライブ領域４
３内のＸ方向の辺に沿った領域は、チップ領域の配列ピ
ッチと同一のピッチで配列されている。

【００４９】このように、本発明の第４実施形態によれ
ば、ウエハ４１のスクライブ領域４３内のＸ方向の辺に
沿った領域をモニタブロックを作り込む領域としている
点を除き、本発明の第１実施形態の場合と同様に半導体
装置を製造することができるので、本発明の第１実施形
態と同様の効果を得ることができる。

【００５０】第５実施形態・・図１６図１６は本発明の第５実施形態を説明するための図であ
り、本発明の第５実施形態は、モニタブロックのまとま
り４５をウエハ４１の有効領域４６以外の領域４７に配
置するとしたものである。

【００５１】このように、本発明の第５実施形態によれ
ば、ウエハ４１の有効領域４６以外の領域４７にモニタ
ブロックのまとまり４５を作り込む領域としている点を
除き、本発明の第１実施形態の場合と同様に半導体装置
を製造することができるので、本発明の第１実施形態と
同様の効果を得ることができる。

【００５２】

【発明の効果】本発明中、第１、第２、第３、第４、第
５、第６、第７又は第８の発明（請求項１、２、３、
４、５、６、７又は８記載の半導体装置の製造方法）に
よれば、管理するプロセスごとにグループ化された複数
のモニタブロックを予めライブラリに登録しておき、ラ
イブラリから必要なモニタブロックを選択し、選択した
モニタブロックをウエハ上の予め定められた領域に作り
込むとしたことにより、モニタ素子の搭載忘れや、仕様
ミスの発生を避けることができるので、必要なモニタ素
子を効率的に搭載することができ、多種多様の半導体装
置に対応することができる。

【００５３】また、ライブラリに登録しておく複数のモ
ニタブロックは、測定用パッドの配列を同一としたこと
により、モニタ素子の特性測定時に必要なプローブ針と
して、同じものを使用することができるので、モニタ素
子の特性測定を容易に行うことができ、測定用プログラ
ムも共通化することができる。

【００５４】また、同一製造ラインで製造される異なる
品種に同一のモニタブロックを搭載することができ、こ
のようにする場合には、品種ごとの特性差を相対的にも
絶対的にも把握することが可能となり、プロセス管理の
目安を得ることができるので、プロセス管理の容易化を
図ることができる。

【００５５】また、異なる同一製造ラインで製造される
異なる品種に同一のモニタブロックを搭載することがで
き、このようにする場合には、製造ラインの特性比較を
行うことができるので、異なる製造ラインの同質化が容
易となる。

【００５６】本発明中、第９の発明（請求項９記載の半
導体装置の製造方法）によれば、第１、第２、第３、第
４、第５、第６、第７又は第８の発明と同様の効果を得
ることができると共に、測定用パッドの数を減らすこと
ができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態を説明するための図であ
る。

【図２】本発明の第１実施形態を説明するための図であ
る。

【図３】本発明の第１実施形態を説明するための図であ
る。

【図４】本発明の第１実施形態を説明するための図であ
る。

【図５】本発明の第１実施形態を説明するための図であ
る。

【図６】本発明の第１実施形態を説明するための図であ
る。

【図７】本発明の第２実施形態を説明するための図であ
る。

【図８】本発明の第２実施形態を説明するための図であ
る。

【図９】本発明の第２実施形態を説明するための図であ
る。

【図１０】本発明の第３実施形態を説明するための図で
ある。

【図１１】本発明の第３実施形態を説明するための図で
ある。

【図１２】本発明の第３実施形態を説明するための図で
ある。

【図１３】本発明の第４実施形態を説明するための図で
ある。

【図１４】本発明の第４実施形態を説明するための図で
ある。

【図１５】本発明の第４実施形態を説明するための図で
ある。

【図１６】本発明の第５実施形態を説明するための図で
ある。

【符号の説明】

１８、１９、２０、２１測定用パッド２２〜３９モニタ素子４１ウエハ４２チップ領域４３スクライブ領域

Claims

【特許請求の範囲】

【請求項１】測定用パッドの配列を同一にし、かつ、管
理するプロセスごとにグループ化された複数のモニタ素
子を含んでなる複数のモニタブロックを予めライブラリ
に登録しておく工程と、前記ライブラリから必要なモニタブロックを選択し、選
択したモニタブロックをウエハ上の予め定められた領域
に作り込む工程とを含むことを特徴とする半導体装置の
製造方法。
【請求項２】前記管理するプロセスとして、ＣＭＯＳ回
路製造プロセス、バイポーラ回路製造プロセス、ロジッ
ク回路製造プロセス、アナログ回路製造プロセス、メモ
リ回路製造プロセス、配線製造プロセスのいずれか又は
全てを含んでいることを特徴とする請求項１記載の半導
体装置の製造方法。
【請求項３】前記モニタブロックは、前記測定用パッド
を一列に配列していることを特徴とする請求項１又は２
記載の半導体装置の製造方法。
【請求項４】前記ライブラリから、管理するプロセスを
異にする複数のモニタブロックを選択した場合、これら
複数のモニタブロックを前記測定用パッドが一列となる
ようにまとめて作り込むことを特徴とする請求項３記載
の半導体装置の製造方法。
【請求項５】前記複数のモニタブロックを複数のチップ
領域を一つの集まりとみなした領域内に作り込むことを
特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】前記ウエハ上の予め定められた領域は、チ
ップ領域内のＸ方向又はＹ方向の辺に沿った領域である
ことを特徴とする請求項１、２、３又は４記載の半導体
装置の製造方法。
【請求項７】前記ウエハ上の予め定められた領域は、ス
クライブ領域内のＸ方向又はＹ方向の辺に沿った領域で
あることを特徴とする請求項１、２、３又は４記載の半
導体装置の製造方法。
【請求項８】前記ウエハ上の予め定められた領域は、有
効領域以外の領域であることを特徴とする請求項１、
２、３又は４記載の半導体装置の製造方法。
【請求項９】前記ウエハ上の予め定められた領域は、チ
ップ領域の配列ピッチと同一ピッチで配列されているこ
とを特徴とする請求項１、２、３、４、５、６、７又は
８記載の半導体装置の製造方法。
【請求項１０】同一伝導型のモニタ素子を同一のモニタ
ブロックに含めることを特徴とする請求項１、２、３、
４、５、６、７、８又は９記載の半導体装置の製造方
法。