TW201304095A - 測試電路，積體電路及測試電路佈局方法 - Google Patents

測試電路，積體電路及測試電路佈局方法 Download PDF

Info

Publication number
TW201304095A
TW201304095A TW101122283A TW101122283A TW201304095A TW 201304095 A TW201304095 A TW 201304095A TW 101122283 A TW101122283 A TW 101122283A TW 101122283 A TW101122283 A TW 101122283A TW 201304095 A TW201304095 A TW 201304095A
Authority
TW
Taiwan
Prior art keywords
wiring
test
dut
connection
pattern
Prior art date
Application number
TW101122283A
Other languages
English (en)
Inventor
Kazuhisa Ogawa
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201304095A publication Critical patent/TW201304095A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明揭示一種測試電路，其包含：一基板；一佈線區段，其具有複數條佈線；及一測試中裝置區段，其形成於該基板上且具有一測試中裝置主體及用於在該主體與該複數條佈線之間建立連接之複數個連接電極，連接該主體之圖案形成之一平面中之一旋轉中心之一位置與每一電極之一直線之一延伸方向與該等條佈線之一延伸方向成一預定角度而傾斜，且該等連接電極係配置於適當位置處以使得甚至當該主體及該等電極相對於該圖案形成之該平面中之該佈線區段而繞該旋轉中心之該位置旋轉90度時仍維持該等電極與該複數條佈線之間的連接關係。

Description

測試電路，積體電路及測試電路佈局方法
本發明係關於一種包含用於(舉例而言)在一半導體裝置之製造中間的一晶圓級之效能評估之一測試中裝置之測試電路，及一種該測試電路之佈局方法，以及一種藉由使用與該測試電路之該佈局方法相同之一佈局方法所製作之積體電路。
在相關技術中，用於晶圓出貨檢驗之一測試結構(稱作一TEG(測試元件群))經提供於一晶圓(基板)上以在製造一半導體裝置之一程序中間執行一晶圓級之電效能評估。該測試結構通常包含複數個測試中裝置(在下文中稱作DUT)、與一評估裝置(諸如例如，一晶圓測試器)之一探針接觸之一電極墊及用於在DUT與該電極墊之間建立電連接之連接佈線(連接接針)。
另外，在相關技術中，已提出此一測試結構之各種佈局設計圖案(舉例而言，參見美國專利7,489,151，在下文中稱作專利文件1)。圖21展示專利文件1中所提出之一測試結構之一佈局設計圖案之一示意性組態。順便提及，圖21係一個DUT及該DUT之附近之一示意性平面圖。
專利文件1闡述使用一MOS(金屬氧化物半導體)電晶體200作為一DUT之一實例。根據專利文件1，如圖21中所示，由一L形狀路由結構201形成之一連接接針連接至MOS電晶體200之一閘極、一汲極、一源極及一井(本體)中之每 一者。
以上所闡述之測試結構通常安置於晶圓內經形成以便沿一預定方向延伸之一切割道及/或經形成以便沿正交於該預定方向之一方向延伸之一切割道上。因此，當該測試結構之一形成區之大體形狀係一水平長形狀時，舉例而言，整個測試結構之佈局設計圖案需要根據在設計時測試結構安置於其上之切割道之延伸方向旋轉90度。
在此一情況下，舉例而言，當在測試結構內之佈局設計圖案不改變之情形下整個測試結構之佈局設計圖案旋轉90度時，發生以下問題。在其中測試結構內之DUT係一MOS電晶體之一情形下，舉例而言，閘極電極根據測試結構安置於其上之切割道之延伸方向而沿一預定方向及正交於該預定方向之一方向之一混合延伸。在此情形下，閘極電極之大小之變化在製作測試結構之一程序中增加(參見舉例而言「Intra-Field Gate CD Variability and Its Impact On Circuit Performance」，IEDM 1999，第479至482頁)。
順便提及，為處理此一問題，諸如形成具有小於40 nm之一大小之一圖案之高階處理技術(舉例而言)可指定閘極電極根據一設計規則而沿一個統一方向延伸。然而，在此情形下，整個測試結構之佈局設計圖案需要根據測試結構安置於其上之切割道之延伸方向而加以校正，且因此設計花費大量時間。
然而，以下方法(舉例而言)可設想為用於使閘極電極沿 一統一方向延伸之一簡單佈局設計圖案校正方法。首先，包含DUT之一測試結構之設計資料經受單元分層。然後，僅一DUT層之設計資料(DUT之單元資料)沿與整個測試結構之旋轉之方向相反之一方向旋轉90度。
然而，此校正方法導致提供於比DUT高層級之一層中之佈線(其將稱作較高階佈線)及該較高階佈線與DUT之間的連接接針之位置亦由於設計資料之組態而旋轉，且因此需要校正連接接針之位置及/或較高階佈線之圖案。因此，甚至此一佈局設計圖案校正方法之使用呈現設計花費大量時間之一問題。
已發明本發明來解決以上問題。期望提供甚至當整個一測試結構之佈局設計圖案需要在設計時旋轉90度時可由一較簡單設計方法製作之一測試電路及該測試電路之一佈局方法。亦期望提供藉由使用類似於根據本發明之一項實施例之測試電路佈局方法之一方法製作之一積體電路。
根據本發明之一項實施例之測試電路包含一基板、形成於該基板上之一佈線區段及形成於該基板上之一測試中裝置區段。該等部分中之每一者之組態如下。該佈線區段具有複數條佈線。該測試中裝置區段具有一測試中裝置主體及分別用於在該測試中裝置主體與該複數條佈線之間建立連接之複數個連接電極。然後，在根據本發明之該實施例之測試電路中，連接該測試中裝置主體之圖案形成之一平面中之一旋轉中心之一位置與該複數個連接電極中之每一者之一直線之一方向與該複數條佈線之一延伸方向成一預 定角度而傾斜。此外，在本發明之該實施例中，該複數個連接電極係配置於適當位置處以使得甚至當該測試中裝置主體與該複數個連接電極相對於該圖案形成之該平面中之該佈線區段而繞該旋轉中心之該位置旋轉90度時仍維持該複數個連接電極與該複數條佈線之間的連接關係。
順便提及，本說明書中之「旋轉中心之位置」係該測試中裝置主體(或待稍後闡述之裝置元件主體)之該圖案形成之該平面中之測試中裝置區段(或待稍後闡述之一裝置元件主體及複數個連接電極)之一形成區之中心位置。當測試電路(或待稍後闡述之一裝置元件區段)之設計資料在設計時旋轉90度時，測試中裝置區段(或裝置元件主體及複數個連接電極)之設計資料繞旋轉中心之位置旋轉。
另外，根據本發明之一項實施例之一積體電路包含一基板、形成於該基板上之一佈線區段及形成於該基板上之一裝置元件區段。該等部分中之每一者之組態如下。該佈線區段具有複數條佈線。該裝置元件區段具有一裝置元件主體及分別用於在該裝置元件主體與該複數條佈線之間建立連接之複數個連接電極。然後，在根據本發明之該實施例之積體電路中，連接該裝置元件主體之圖案形成之一平面中之一旋轉中心之一位置與該複數個連接電極中之每一者之一直線之一延伸方向與該複數條佈線之一延伸方向成一預定角度而傾斜。此外，在本發明之該實施例中，該複數個連接電極係配置於適當位置處以使得甚至當該裝置元件主體與該複數個連接電極相對於該圖案形成之該平面中之 該佈線區段而繞該旋轉中心之該位置旋轉90度時仍維持該複數個連接電極與該複數條佈線之間的連接關係。
此外，根據本發明之一項實施例之一測試電路佈局方法係用於形成根據本發明之以上所闡述實施例之測試電路之一佈局設計圖案之一方法。該測試電路佈局方法包含形成一佈線區段之一佈局圖案及形成一測試中裝置區段之一佈局圖案。
在根據本發明之以上所闡述之實施例之測試電路(積體電路)中，連接該測試中裝置主體(裝置元件主體)之該圖案形成之該平面中之該旋轉中心之該位置與該等連接電極中之每一者之該直線之該延伸方向與該複數條佈線之該延伸方向成該預定角度而傾斜。此外，在根據本發明之以上所闡述之實施例之測試電路中，該複數個連接電極係配置於適當位置處以使得甚至當該測試中裝置主體與該複數個連接電極相對於該測試中裝置區段之該圖案形成之該平面中之該佈線區段而繞該旋轉中心之該位置旋轉90度時仍維持該複數個連接電極與該複數條佈線之間的連接關係。此外，亦在根據本發明之以上所闡述之實施例之積體電路中，該複數個連接電極係配置於適當位置處以使得甚至當該裝置元件主體與該複數個連接電極相對於該裝置元件主體與該複數個連接電極之該圖案形成之該平面中之該佈線區段而旋轉90度時仍維持該複數個連接電極與該複數條佈線之間的連接關係。因此，在根據本發明之以上所闡述之測試電路(積體電路)中，當測試電路(裝置元件區段)需要 在設計時旋轉90時，可藉由僅使測試中裝置區段(裝置元件主體及複數個連接電極)相對於佈線區段旋轉90度而進行佈建。
如以上所闡述，在本發明中，當測試電路(裝置元件區段)在設計時旋轉90時，其足以使測試中裝置區段(裝置元件主體及複數個連接電極)相對於佈線區段旋轉90度。亦即，根據本發明之以上所闡述之實施例之測試電路(積體電路)之設計技術消除對校正連接電極之位置、佈線之圖案或諸如此類之一需求。因此，根據本發明，可較容易設計測試電路(積體電路)。
將參考圖式以以下次序闡述根據本發明之實施例之測試電路及用於佈局該等測試電路之方法之一實例以及使用類似於用於佈局根據本發明之該等實施例之該等測試電路之該等方法之一方法所製作之一積體電路。然而，本發明並不限於以下實例。
1.第一實施例：其中所有條之較高階佈線沿相同方向延伸之第一組態實例
2.第二實施例：其中所有條之較高階佈線沿相同方向延伸之第二組態實例
3.第三實施例：其中所有條之較高階佈線沿相同方向延伸之第三組態實例
4.第四實施例：其中所有條之較高階佈線沿相同方向延伸之第四組態實例
5.第五實施例：其中部分條之較高階佈線沿與其他條之較高階佈線之延伸方向不同之方向延伸之組態實例
6.各種修改實例
7.應用實例：積體電路之組態實例
<1.第一實施例> [測試結構之組態]
圖1展示根據本發明之一第一實施例之用於晶圓出貨檢驗之一測試結構(測試電路)之一示意性組態。根據本實施例之測試結構100包含：複數個DUT 10，其配置於一個列(測試中裝置區段)中；複數個測試電極墊(未展示)；及一佈線區段20，其具有用於分別在複數個測試電極墊與每一DUT 10之間建立連接之複數條較高階佈線。另外，儘管圖1中未展示，但測試結構100具有一半導體基板(基板)。DUT 10、測試電極墊及佈線區段20形成於半導體基板上。
順便提及，雖然圖1展示其中複數個DUT 10沿一預定方向(在圖1中為X軸方向)配置於一個列中之一實例，但本發明並不限於此。複數個DUT 10之配置之形式可根據諸如例如形成DUT 10之裝置之一用途及一種類的條件而酌情改變。因此，測試結構100之形成之一平面中(在圖1中之一X-Y平面中)之測試結構100之一形成區之形狀並不限於圖1中所示之矩形形狀(水平長形狀)，而可根據複數個DUT 10之配置之形式酌情改變。
在本實施例中，將對其中包含於一DUT 10中之稍後欲闡述之一DUT主體10a係一MOS電晶體(DUT 10之組態將稍 後詳細闡述)之一情形加以闡述。因此，在佈線區段20內提供分別連接至MOS電晶體之一井(本體)、一源極、一汲極及一閘極之四條較高階佈線21至24(其將分別稱作第一條DUT間佈線21至一第四條DUT間佈線24)。順便提及，每一條DUT間佈線(佈線)亦連接至一對應測試電極墊。
另外，在根據本實施例之測試結構100中，第一條DUT間佈線21至第四條DUT間佈線24係在複數個DUT 10之間共用。此外，在本實施例中，如稍後將闡述，一第二層間絕緣膜12形成於DUT 10之每一內部佈線形成於其中之一金屬層M1上，且第一條DUT間佈線21至第四條DUT間佈線24係形成於第二層間絕緣膜12之表面上(參見稍後闡述之圖3及圖4)。亦即，在本實施例中，第一條DUT間佈線21至第四條DUT間佈線24係形成於一個金屬層M2中。
順便提及，測試結構100之設計資料係分層的。佈線區段20(第一條DUT間佈線21至第四條DUT間佈線24)之設計資料之層係位於比每一DUT 10之單元資料之層高之一層級處。因此，第一條DUT間佈線21至第四條DUT間佈線24與每一DUT 10之間的連接關係係藉由引用每一DUT 10之單元資料作為設計資料中之佈線區段20之層中之較低層級層而構造。
[DUT之組態]
接下來將參考圖2至圖4詳細闡述每一DUT之組態。圖2係在旋轉根據本實施例之測試結構100之前的DUT 10及第一條DUT間佈線21之第四條DUT間佈線24之一佈局設計圖 案之一示意性平面圖(旋轉測試結構100之前的狀態將稱作一基本狀態)。圖3係沿圖2中之一線a-a所截取之一剖面圖。圖4係沿圖2中一線b-b所截取之一剖面圖。順便提及，如圖2中所示，本實施例表示其中在基本狀態中每一條DUT間佈線沿正交於稍後將闡述之一閘極電極4之延伸方向(在圖2中為Y軸方向，其將稱作一閘極方向)之一方向(在圖2中為X軸方向)延伸之一實例。
如圖2至圖4中所示，DUT 10包含一DUT主體10a(MOS電晶體)及形成於DUT主體10a之一個表面上(在金屬層M1之側上)之一第二層間絕緣膜12。DUT 10進一步包含經形成以便穿透第二層間絕緣膜12之四個連接電極13a至13d(在下文中稱作一第一連接接針13a至一第四連接接針13d)。順便提及，如圖3及圖4中所示，佈線區段20(金屬層M2)之第一條DUT間佈線21至第四條DUT間佈線24經安置以便埋入於位於與金屬層M1之側相對之側上之第二層間絕緣膜12之表面中。
DUT主體10a包含一半導體基板(基板：未展示)亦即安置於該半導體基板內之井區1、一源極區2、一汲極區3、一閘極電極4及一元件隔離層15。
舉例而言，井區1係由作為一載子極性之一P型之一雜質層形成。舉例而言，源極區2及汲極區3係由作為一載子極性之一N型之一雜質層形成。源極區2及汲極區3經形成以便埋入於在閘極電極4之側上之井區1之表面內之一預定區內。
閘極電極4係沿正交於每一條DUT間佈線之延伸方向之一方向(在圖2中為Y軸方向)延伸之一金屬薄膜形成。如圖2中所示，閘極電極4係形成於在源極區2及汲極區3之間的井區1之一區上，且係以一延伸方式形成以便實質上橫穿井區1之中心。
如圖3及圖4中所示，元件隔離層15經形成以便埋入於在閘極電極4之側上之井區1之表面中，且經形成以便覆蓋一井連接部分1a、源極區2、汲極區3及閘極電極4之形成之區之周邊。
DUT主體10a亦包含形成於在與井區1之側相對之一側上之第一層間絕緣膜11之表面上一第一層間絕緣膜11及內部佈線(一本體佈線薄膜5、一源極佈線薄膜6、一汲極佈線薄膜7及一閘極佈線薄膜8)。亦即，在根據本實施例之DUT 10中，本體佈線薄膜5、源極佈線薄膜6、汲極佈線薄膜7及閘極佈線薄膜8係形成於一個金屬層(在圖3及圖4中為金屬層M1)。順便提及，如圖2中所示，本體佈線薄膜5、源極佈線薄膜6、汲極佈線薄膜7及閘極佈線薄膜8各自係由在金屬層M1之形成之平面(圖2中之X-Y平面)中以實質上一L形狀延伸之一金屬薄膜形成。然而，內部佈線之圖案形狀並不限於圖2中之實例，而可任意經設定在諸如一設計規則及諸如此類之條件係令人滿意之一範圍內，舉例而言。
DUT主體10a進一步包含一第一接觸電極9a至一第四接觸電極9d。如圖3及圖4中所示，每一接觸電極係由垂直孔 佈線(導通體)形成，且經形成以便穿透第一層間絕緣膜11。順便提及，第一接觸電極9a至第四接觸電極9d將井區1、源極區2、汲極區3及閘極電極4分別電連接至本體佈線薄膜5、源極佈線薄膜6、汲極佈線薄膜7及閘極佈線薄膜8。
特定而言，第一接觸電極9a之一個端部(圖4中之下部端部)連接至實質上井連接部分1a之中心，且第一接觸電極9a之另一端部(圖4中之上部端部)連接至本體佈線薄膜5之一個端部。第二接觸電極9b之一個端部(圖3中之下部端部)連接至實質上源極區2之中心，且第二接觸電極9b之另一端部(圖3中之上部端部)係連接至源極佈線薄膜6之一個端部。第三接觸電極9c之一個端部連接至實質上汲極區3之中心，且第三接觸電極9c之另一端部連接至汲極佈線薄膜7之一個端部。第四接觸電極9d之一個端部連接至閘極電極4之一個部分(圖2中之下部端部)，且第四接觸電極9d之另一端部連接至閘極佈線薄膜8之一個端部。
順便提及，在本實施例中，將對其中藉由一個接觸電極建立DUT主體10a之每一區或閘極電極與對應內部佈線(佈線薄膜)之間的連接之一實例加以闡述。然而，本發明並不限於此。可在DUT主體10a之每一區或閘極電極與對應內部佈線之間提供複數個接觸電極。
如圖3及圖4中所示，第一連接接針13a至第四連接接針13d中之每一者係由垂直孔佈線(導通體)形成，且將對應內部佈線電連接至對應DUT間佈線。
特定而言，第一連接接針13a之一個端部(圖4中之下部端部)係連接至本體佈線薄膜5之另一端部(其係在與連接至接觸電極之側相對之一側上)。第一連接接針13a之另一端部(圖4中之上部端部)係連接至用於本體端子之第一條DUT間佈線21。第二連接接針13b之一個端部(圖3中之下部端部)係連接至源極佈線薄膜6之另一端部。第二連接接針13b之另一端部(圖3中之上部端部)係連接至用於源極端子之第二條DUT間佈線22。第三連接接針13c之一個端部係連接至汲極佈線薄膜7之另一端部。第三連接接針13c之另一端部係連接至用於汲極端子之第三條DUT間佈線23。第四連接接針13d之一個端部係連接至閘極佈線薄膜8之另一端部。第四連接接針13d之另一端部係連接至用於閘極端子之第四條DUT間佈線24。
[連接接針配置及旋轉測試結構之操作]
在根據本實施例之DUT 10中，如圖2中所示，第一連接接針13a至第四連接接針13d配置在使得分別連接至第一條DUT間佈線21至第四條DUT間佈線24之此等位置處。亦即，第一連接接針13a至第四連接接針13d配置在使得在DUT 10之圖案形成之平面中(在圖2中之X-Y平面中)分別疊加於第一條DUT間佈線21至第四條DUT間佈線24之形成之區上之此等位置處。
然而，在本實施例中，第一連接接針13a至第四連接接針13d經配置於通過DUT 10之圖案形成之平面中之一旋轉中心O(實質上閘極電極4之中心)且向DUT間佈線之延伸方 向(在圖2之實例中為X軸方向)傾斜達45度的一直線L1上。更特定而言，舉例而言，當使DUT 10之旋轉中心O之座標(旋轉中心之位置)作為一原點之一XY直角座標系統(右手系統)經設定時，直線L1由Y=-X表示，且第一連接接針13a至第四連接接針13d之各別座標係Y=-X之直線L1上之座標。
圖5展示當具有以上所闡述組態之第一連接接針13a至第四連接接針13d之DUT 10之圖案在DUT 10之圖案形成之平面中相對於佈線區段20自基本狀態沿一順時針方向繞旋轉中心O旋轉90度時之一狀態。順便提及，圖5係展示在旋轉後之DUT 10之第一連接接針13a至第四連接接針13d與佈線區段20之第一條DUT間佈線21至第四條DUT間佈線24之間的連接關係之一圖式。
如自圖5而清楚，展示根據本實施例之組態甚至在DUT 10之圖案相對於佈線區段20沿順時針方向(圖5中一箭頭A0之方向)旋轉90度時仍可維持旋轉之前連接接針與該等條DUT間佈線之間的連接關係。
舉例而言，當需要根據測試結構100安置於其上之一切割道之延伸方向而使測試結構100旋轉90度時，執行如以上所闡述之旋轉DUT 10之單元資料(圖案)之操作。特定而言，如圖1中所示，當具有沿X軸方向延伸之一矩形形成區之測試結構100係安置於沿X軸方向延伸之一切割道上時，在其處於基本狀態時其足以安置測試結構100而無需旋轉測試結構100。然而，舉例而言，當測試結構100係安置於 沿Y軸方向延伸之一切割道上時，測試結構100需要旋轉90度。此時執行如以上所闡述之旋轉DUT 10之操作。圖6A及圖6B中展示基本狀態及在旋轉之後的狀態。
圖6A係展示基本狀態中之DUT 10之第一連接接針13a至第四連接接針13d與佈線區段20之第一條DUT間佈線21至第四條DUT間佈線24之間的連接關係之一圖式。圖6B係展示在旋轉之後的DUT 10之第一連接接針13a至第四連接接針13d與佈線區段20之第一條DUT間佈線21至第四條DUT間佈線24之間的連接關係之一圖式。順便提及，為簡化闡述，圖6A及6B並不展示DUT 10之一詳細圖案，而展示連接接針及DUT 10之旋轉中心O之位置以及界定X-Y平面中之DUT 10之形成區之周界邊緣之一外框架。然而，舉例而言，界定DUT 10之形成區之周界邊緣之外框架預設係由一佈局設計編輯器設定。
當於沿圖6A中測試結構100將安置於沿Y軸方向延伸之切割道上時，設計資料中之DUT 10之圖案相對於佈線區段20沿順時針方向(圖6B中之一箭頭A1之方向)旋轉90度。另外，此時，整個測試結構100沿一逆時針方向(圖6B中之一箭頭A2之方向)繞旋轉中心O旋轉90度。因此，在旋轉後，第一條DUT間佈線21至第四條DUT間佈線24之延伸方向係Y軸方向，但連接接針(在圖6B中為B、S、D及G)與DUT間佈線之間的連接關係與基本狀態(圖6A)之連接關係相同。
亦即，當整個測試結構100之形狀自水平長形狀改變成垂直長形狀時，可藉由沿與整個測試結構100之旋轉之方 向相反之一方向使DUT 10旋轉90度維持連接接針與該等條之DUT間佈線之間的連接關係。順便提及，此時，如自圖2與圖5之間的比較而清楚，DUT 10內之包含各種種類之內部佈線之圖案、各種種類之接觸電極之位置及諸如此類之組態不需要校正。
[佈局設計方法]
接下來將參考圖7闡述根據本實施例之測試結構100之一佈局設計方法(佈局方法)。圖7係展示根據本實施例之測試結構100之佈局設計方法之一具體程序之一流程圖。
首先，一操作者使用一佈局設計編輯器形成DUT 10之一佈局設計圖案(佈局圖案)(步驟S1)。特定而言，操作者使用佈局設計編輯器形成DUT 10之源極區、汲極區、井連接部分、閘極電極、每一接觸電極、每條內部佈線及每一連接接針之一佈局設計圖案。此時，如圖2中所示，每一連接接針經安置以使得第一連接接針13a至第四連接接針13d之座標係由DUT 10之圖案形成之平面中之XY直角座標系統(其原點係DUT 10之旋轉中心O)中之Y=-X所表示之直線L1上之座標。
接下來，操作者使用佈局設計編輯器形成作為比DUT 10之單元資料高層級之層的各種種類之DUT間佈線(佈線區段20)之一佈局設計圖案(佈局圖案)(步驟S2)。此時，在本實施例中，每一條DUT間佈線之佈局設計圖案經形成以使得每條DUT間佈線之延伸方向係正交於DUT 10之閘極方向之一方向(在圖2中為X軸方向)。
作為以上所闡述之步驟S1及S2之一結果，形成測試結構100之基本狀態之佈局設計圖案。順便提及，在本實施例中，可在步驟S1之設計操作之前執行步驟S2之設計操作。
接下來，當將測試結構100安置於一晶圓上之一預定區中(舉例而言，在一切割道上)時，操作者(舉例而言)判定DUT 10之閘極方向是否係佈局設計編輯器上之一所要方向(步驟S3)。特定而言，在本實施例中，此時，操作者(舉例而言)判定DUT 10之閘極方向是否係佈局設計編輯器上圖2中之Y軸方向。
在步驟S3中，當測試結構100安置於沿X軸方向延伸之一切割道上時，舉例而言，閘極方向係所要方向(Y軸方向)，且因此步驟S3中之判定之一結果係是。在此情形下，其足以將測試結構100安置於基本狀態中。因此，操作者(舉例而言)在不旋轉DUT 10之單元資料之情形下將測試結構100安置於一預定位置中(步驟S4)。
另一方面，在步驟S3中，當測試結構100安置於沿Y軸方向延伸之一切割道上時，舉例而言，整個測試結構100旋轉90度。在此情形下，閘極方向係正交於所要方向(Y軸方向)之方向(X軸方向)，且因此步驟S3之判定之一結果係否。因此，在此情形下，操作者(舉例而言)藉由沿與整個測試結構100之旋轉方向相反之一方向僅將DUT 10之單元資料旋轉90度來將閘極方向設定至所要方向(步驟S5)。然而，此時，在本實施例(圖2及圖5中所示之實例)中，DUT 10之單元資料相對於佈線區段20沿順時針方向旋轉90度。
順便提及，當將由Cadence製造之Virtuoso(舉例而言)用作佈局設計編輯器時，可藉由在佈局設計編輯器上操作一DUT例項(或一DUT單元)之旋轉資訊來實現以上所闡述之旋轉DUT 10之操作。另外，作為旋轉DUT 10之操作之另一方法，直接操作DUT 10之引用資訊中所包含之DUT 10之角度資訊之一方法(舉例而言)可用於佈線區段20之層中。
在本實施例中，可如以上所闡述形成測試結構100之佈局設計圖案。順便提及，其中操作者執行各種種類操作之一實例已闡述於對以上步驟S3及隨後步驟中之操作之闡述中。然而，本發明並不限於此。舉例而言，佈局設計編輯器可藉由使用佈局設計編輯器自身內所包含之一程式而自動執行以上步驟S3及隨後步驟中之操作。
[比較實例]
圖8展示根據本實施例之DUT 10之連接接針之配置及組態未應用至之一測試結構之組態之一實例(比較實例)以進行比較。順便提及，在根據圖8中所示之比較實例之測試結構110中，類似於圖2中所示之根據本實施例之測試結構100之彼等構成元件之構成元件係由相同參考符號識別。在比較實例中，一DUT 111係一MOS電晶體。
如自圖8與圖2之間的比較而清楚，根據比較實例之DUT 111之每條內部佈線之形狀及每一連接接針之配置位置係不同於根據本實施例之DUT 10之彼等。測試結構110之其他組態類似於根據本實施例之測試結構100之對應組態。
在根據比較實例之DUT 111中，一本體佈線薄膜105、一源極佈線薄膜106、一汲極佈線薄膜107及一閘極佈線薄膜108係由在一金屬層M1之形成之一平面中以一直線之形狀延伸之一金屬薄膜形成。然後，每一連接接針經安置以使得一第一連接接針113a至一第四連接接針113d之座標並非由DUT 111之圖案形成之平面中之一XY直角座標系統(其原點係DUT 111之旋轉中心O)中之Y=-X所表示之直線L1上之座標。順便提及，在過去之一設計方法中，舉例而言，DUT之每條內部佈線之形狀及每個連接接針之配置位置任意設定於其中諸如一DUT形成空間、一設計規則及諸如此類之條件係令人滿意之一範圍內。
儘管未展示，但在旋轉之後當DUT 111之圖案相對於一佈線區段20旋轉90度時，根據比較實例之組態不能維持一基本狀態中之連接接針與DUT間佈線之間的連接關係。因此，在比較實例中，當測試結構110需要根據一切割道之延伸方向旋轉90度時，舉例而言，DUT 111之包含每條內部佈線之形狀、每一連接接針之配置位置及諸如此類之組態需要酌情加以校正。
另一方面，在根據本實施例之測試結構100中，當測試結構100需要旋轉90度時，可藉由僅將DUT 10之圖案相對於佈線區段20旋轉90度而進行佈建，如以上所闡述。另外，此時，甚至在旋轉之後在不校正(改變)旋轉之前DUT 10內之各種種類之內部佈線及佈線區段20之各種種類之DUT間佈線之圖案之情形下，本實施例仍可維持基本狀態 中之連接接針與該等條之DUT間佈線之間的連接關係。因此，本實施例使比比較實例更容易地設計測試結構100成為可能。
另外，在根據本實施例之測試結構100中，DUT 10之配置之方向(垂直或水平方向)可藉由僅操作DUT 10之引用資訊內之旋轉資訊而設定，如以上所闡述。如以上所闡述。因此，當使用根據本實施例之測試結構100之設計技術時，可構造一佈局設計系統，其中可容易選擇DUT 10之配置之方向，同時維持DUT 10與處於比DUT 10高之層級處之DUT間佈線之間的連接關係。
順便提及，在其中連接接針係由如在以上所闡述之專利文件1中所提及之設計方法中之一L形狀路由結構形成之情形下，甚至在整個測試結構旋轉90度時，DUT之內部佈線及DUT間佈線之圖案不需要加以校正。然而，本實施例中之測試結構100之設計方法具有以下優於以上所闡述專利文件1中所提出之設計方法之優點。
以上所闡述之專利文件1之設計方法要求：兩個L形狀連接接針形成在使得彼此相對之此等位置處，其中DUT之旋轉中心插置於連接接針之間。以上所闡述之專利文件1之設計方法因此對佈局強加較大限制性，且提供設計之一較低自由度。
另一方面，在本實施例中，其足以安置每一連接接針以使得第一連接接針13a至第四連接接針13d之座標係由DUT 10之圖案形成之平面中之XY直角座標系統(其原點係DUT 10之旋轉中心O)中之Y=-X所表示之直線L1上之座標。測試結構100之佈局設計圖案之其他組態可任意設定於其中諸如設計規則及諸如此類之條件係令人滿意之一範圍內，舉例而言。因此，如與專利文件1之方法比較，本實施例對佈局強加較少限制性，且提供設計之一較大自由度。
另外，專利文件1之設計方法僅允許至多兩個L形狀連接接針形成於一個金屬佈線層中。亦即，當需要為一個DUT提供三個或三個以上連接接針(一MOS電晶體需要四個連接接針)時，需要為一個DUT提供兩個或兩個以上金屬佈線層。
另一方面，根據本實施例之設計方法允許所有連接接針形成於一個層中，如以上所闡述。另外，本實施例允許任意設定每條內部佈線之圖案形狀。此外，本實施例允許所有條之內部佈線形成於一個金屬佈線層(M1)中，且達成DUT間佈線之有效使用。
<2.第二實施例> [測試結構之組態]
圖9展示根據本發明之一第二實施例之一測試結構之一示意性組態。圖9係根據第二實施例之測試結構120中之一基本狀態(在旋轉之前)之一DUT及各種種類之DUT間佈線之一佈局設計圖案之一示意性平面圖。順便提及，在根據圖9中所示之第二實施例之測試結構120中，類似於圖2中所示之根據第一實施例之測試結構100之彼等構成元件之構成元件係由相同參考符號表示。
儘管未展示，但如在前述第一實施例中，根據本實施例之測試結構120包含複數個DUT 30、複數個測試電極墊及具有用於分別在該複數個測試電極墊與每一DUT 30之間建立連接之複數條DUT間佈線之一佈線區段。另外，儘管未展示，測試結構120具有一半導體基板(基板)。DUT 30、測試電極墊及佈線區段係形成於半導體基板上。順便提及，根據本實施例之測試結構120中一DUT主體係由一MOS電晶體形成。因此，如在前述第一實施例中，佈線區段包含四條DUT間佈線(一第一條DUT間佈線41至一第四條DUT間佈線44)。
然而，如自圖9與圖2之間的比較而清楚，前述第一實施例中之用於源極端子之第二DUT間佈線之配置位置與用於汲極端子之第三DUT間佈線之配置位置在本實施例中彼此互換。亦即，在本實施例中，第二條DUT間佈線42係用於汲極端子之一條DUT間佈線，且第三條DUT間佈線43係用於源極端子之一條DUT間佈線。其他條之DUT間佈線之組態類似於前述第一實施例之對應組態。
另外，如自圖9與圖2之間的比較而清楚，根據本實施例之DUT 30之包含每一連接接針之配置位置、每條內部佈線之形狀及諸如此類之組態係不同於根據前述第一實施例之DUT 10之彼組態。DUT 30之其他組態類似於根據前述第一實施例之DUT 10之對應組態。
在本實施例中，一第一連接接針33a、一第二連接接針33b、一第三連接接針33c及一第四連接接針33d經安置在 使得分別連接至第一條DUT間佈線41、第三條DUT間佈線43、第二條DUT間佈線42及第四條DUT間佈線44之此等位置處。亦即，第一連接接針33a、第三連接接針33c、第二連接接針33b及第四連接接針33d安置在使得在DUT 30之圖案形成之一平面中(在圖9之X-Y平面中)分別疊加於第一條DUT間佈線41至第四條DUT間佈線44之形成之區上之此等位置中。
此外，在本實施例中，第一連接接針33a至第四連接接針33d經配置於通過DUT 30之圖案形成之平面中之一旋轉中心O(實質上閘極電極4之中心)且向DUT間佈線之延伸方向(在圖9之實例中為X軸方向)傾斜達45度的一直線L2上。然而，在本實施例中，直線L2相對於圖9中之一Y軸方向傾斜之方向係與前述第一實施例中之直線L1之傾斜之方向相反。更特定而言，舉例而言，當使DUT 30之旋轉中心O之座標作為一原點之一XY直角座標系統(右手系統)經設定時，直線L2由Y=X表示，且第一連接接針33a至第四連接接針33d之各別座標係Y=X之直線L2上之座標。
另外，在本實施例中，一本體佈線薄膜35、一源極佈線薄膜36、一汲極佈線薄膜37及一閘極佈線薄膜38各自形成於一金屬層M1中，且係由在金屬層M1之形成之一平面中以實質上一L形狀延伸之一金屬薄膜形成。
然而，在本實施例中，每一條內部佈線之圖案係隨各別連接接針之位置改變而改變，如以上所闡述。特定而言，根據本實施例之本體佈線薄膜35及閘極佈線薄膜38之L形 狀圖案與根據前述第一實施例之本體佈線薄膜5及閘極佈線薄膜8之L形狀圖案分別相對於圖9中之Y軸方向軸對稱。另外，根據本實施例之源極佈線薄膜36及汲極佈線薄膜37之L形狀圖案與根據前述第一實施例之源極佈線薄膜6及汲極佈線薄膜7之L形狀圖案分別相對於圖9中之X軸方向軸對稱。
順便提及，根據本實施例具有以上所闡述組態之測試結構120可藉由類似於前述第一實施例(圖7)中如以上所闡述之測試結構100之設計程序之一程序而設計。
[旋轉測試結構之操作]
當DUT 30之圖案相對於佈線區段沿一逆時針方向旋轉90度時，甚至在旋轉之後，根據本實施例之測試結構120仍可維持旋轉之前連接接針與該等條DUT間佈線之間的連接關係。圖10A及圖10B中展示旋轉操作之一實例。
圖10A係基本狀態中DUT 30之第一連接接針33a至第四連接接針33d與佈線區段之第一條DUT間佈線41至第四條DUT間佈線44之間的連接關係之一圖式。圖10B係展示旋轉之後DUT 30之第一連接接針33a至第四連接接針33d與佈線區段之第一條DUT間佈線41至第四條DUT間佈線44之間的連接關係之一圖式。順便提及，為簡化闡述，圖10A及10B並不展示DUT 30之一詳細圖案，而展示連接接針及DUT 30之旋轉中心O之位置以及界定X-Y平面中之DUT 30之一形成區之周界邊緣之一外框架。
順便提及，舉例而言，當需要根據測試結構120安置於 其上之一切割道之延伸方向而使整個測試結構120旋轉90度時，執行圖10A及圖10B中所示之旋轉操作。
當根據本實施例之測試結構120自基本狀態(圖10A)旋轉90度時，設計資料中之DUT 30之圖案相對於佈線區段沿一逆時針方向(圖10B中之一箭頭A3之方向)旋轉90度。另外，此時，整個測試結構120沿一順時針方向(圖10B中之一箭頭A4之方向)繞旋轉中心O旋轉90度。因此，在旋轉之後，第一條DUT間佈線41至第四條DUT間佈線44之延伸方向係Y軸方向，但連接接針(圖10B中之B、S、D及G)與DUT間佈線之間的連接關係與基本狀態(圖10A)之彼連接關係相同。
亦即，亦在本實施例中，當測試結構120旋轉90度時，可藉由沿與整個測試結構120之旋轉之方向相反之一方向使DUT 30旋轉90度來維持連接接針與該等條DUT間佈線之間的連接關係。另外，此時，亦在本實施例中，DUT 30內之包含各種種類之內部佈線之圖案、各種種類之接觸電極之位置及諸如此類之組態不需要改變。因此，亦在本實施例中，可較容易設計測試結構120，且可獲得類似於前述第一實施例之彼等效應之效應。
<3.第三實施例>
在前述第一及第二實施例中，已對其中DUT間佈線之延伸方向正交於測試結構之基本狀態中之閘極方向之一實例進行闡述。然而，本發明並不限於此。根據本發明之一實施例之測試結構設計技術亦適用於其中DUT間佈線之延伸 方向與一測試結構之基本狀態中之一閘極方向平行之情形。一第三實施例中將闡述此一情形之一實例。
[測試結構之組態]
圖11展示根據本發明之一第三實施例之一測試結構之一示意性組態。圖11係根據第三實施例之測試結構130中之一基本狀態(在旋轉之前)之一DUT及各種種類DUT間佈線之一佈局設計圖案之一示意性平面圖。順便提及，在圖11中所示之根據本實施例之測試結構130中，類似於圖2中所示之根據第一實施例之測試結構100之彼等構成元件之構成元件係由相同參考符號識別。
儘管未展示，但如在前述第一實施例中，根據本實施例之測試結構130包含複數個DUT 10、複數個測試電極墊及具有用於分別在該複數個測試電極墊與每一DUT 10之間建立連接之複數條DUT間佈線之一佈線區段。另外，儘管未展示，測試結構130具有一半導體基板(基板)。DUT 10、測試電極墊及佈線區段係形成於半導體基板上。順便提及，根據本實施例之測試結構130中一DUT主體係由一MOS電晶體形成。因此，如在前述第一實施例中，佈線區段包含四條DUT間佈線(一第一條DUT間佈線51至一第四條DUT間佈線54)。
另外，如自圖11與圖2之間的比較而清楚，根據本實施例之測試結構130具有藉由使每一條DUT間佈線之延伸方向與根據前述第一實施例之測試結構100中之DUT 10之閘極電極4之延伸方向(Y軸方向)平行所形成之一組態。測試 結構130之其他組態類似於前述第一實施例之對應組態。
然而，亦在本實施例中，如圖11中所示，一第一連接接針13a至一第四連接接針13d安置在使得分別連接至第一條DUT間佈線51至第四條DUT間佈線54之此等位置處。亦即，第一連接接針13a至第四連接接針13d安置在使得在DUT 10之圖案形成之一平面中(在圖11中之一X-Y平面中)分別疊加於第一條DUT間佈線51至第四條DUT間佈線54之形成之區上之此等位置中。
此外，在本實施例中，第一連接接針13a至第四連接接針13d經配置於通過DUT 10之圖案形成之平面中之一旋轉中心O(實質上一閘極電極4之中心)且向DUT間佈線之延伸方向(在圖11中為Y軸方向)傾斜達45度的一直線L1上。亦即，在本實施例中，如在前述第一實施例中，每一連接接針經安置以使得第一連接接針13a至第四連接接針13d之各別座標係由使DUT 10之旋轉中心O之座標作為一原點之一XY直角座標系統中之Y=-X所表示之直線L1上之座標。順便提及，根據本實施例具有以上所闡述組態之測試結構130可藉由類似於前述第一實施例(圖7)中如以上所闡述之測試結構100之設計程序之一程序而設計。
[旋轉測試結構之操作]
當DUT 10之圖案相對於佈線區段沿一逆時針方向旋轉90度時，甚至在旋轉之後，根據本實施例之測試結構130仍可維持旋轉之前連接接針與該等條DUT間佈線之間的連接關係。圖12A及圖12B中展示旋轉操作之一實例。
圖12A係展示基本狀態中之DUT 10之第一連接接針13a至第四連接接針13d與佈線區段之第一條DUT間佈線51至第四條DUT間佈線54之間的連接關係之一圖式。圖12B係展示在旋轉之後的DUT 10之第一連接接針13a至第四連接接針13d與佈線區段之第一條DUT間佈線51至第四條DUT間佈線54之間的連接關係之一圖式。順便提及，為簡化闡述，圖12A及12B並不展示DUT 10之一詳細圖案，而展示連接接針及DUT 10之旋轉中心O之位置以及界定X-Y平面中之DUT 10之一形成區之周界邊緣之一外框架。
順便提及，舉例而言，當需要根據測試結構130安置於其上之一切割道之延伸方向而使整個測試結構130旋轉90度時，執行圖12A及圖12B中所示之旋轉操作。
當根據本實施例之測試結構130自基本狀態(圖12A)旋轉90度時，設計資料中之DUT 10之圖案相對於佈線區段沿一逆時針方向(圖12B中之一箭頭A5之方向)旋轉90度。另外，此時，整個測試結構130沿一順時針方向(圖12B中之一箭頭A6之方向)繞旋轉中心O旋轉90度。因此，在旋轉之後，第一條DUT間佈線51至第四條DUT間佈線54之延伸方向係X軸方向，但連接接針(圖12B中之B、S、D及G)與DUT間佈線之間的連接關係與基本狀態(圖12A)之彼連接關係相同。
亦即，亦在本實施例中，當測試結構130旋轉90度時，可藉由沿與整個測試結構130之旋轉之方向相反之一方向使DUT 10旋轉90度來維持連接接針與該等條DUT間佈線之 間的連接關係。另外，此時，亦在本實施例中，DUT 10內之包含各種種類之內部佈線之圖案、各種種類之接觸電極之位置及諸如此類之組態不需要改變。因此，亦在本實施例中，可較容易設計測試結構130，且可獲得類似於前述第一實施例之彼等效應之效應。
<4.第四實施例>
在前述第三實施例中，已對其中DUT間佈線之延伸方向與根據前述第一實施例之測試結構100之閘極方向平行之一實例進行闡述。然而，本發明並不限於此。舉例而言，可使DUT間佈線之延伸方向與根據前述第二實施例之測試結構120中之閘極方向平行。一第四實施例中將闡述此一情形之一實例。
[測試結構之組態]
圖13展示根據本發明之一第四實施例之一測試結構之一示意性組態。圖13係根據第四實施例之測試結構140中之一基本狀態(在旋轉之前)之一DUT及各種種類之DUT間佈線之一佈局設計圖案之一示意性平面圖。順便提及，在圖13中所示之根據本實施例之測試結構140中，類似於圖9中所示之根據第二實施例之測試結構120之彼等構成元件之構成元件係由相同參考符號識別。
儘管未展示，但如在前述第一實施例中，根據本實施例之測試結構140包含複數個DUT 30、複數個測試電極墊及具有用於分別在該複數個測試電極墊與每一DUT 30之間建立連接之複數條DUT間佈線之一佈線區段。另外，儘管未 展示，測試結構140具有一半導體基板(基板)。DUT 30、測試電極墊及佈線區段係形成於半導體基板上。順便提及，根據本實施例之測試結構140中一DUT主體係由一MOS電晶體形成。因此，如在前述第一實施例中，佈線區段包含四條DUT間佈線(一第一條DUT間佈線61至一第四條DUT間佈線64)。
另外，如自圖13與圖9之間的比較而清楚，根據本實施例之測試結構140具有藉由使每一條DUT間佈線之延伸方向與根據前述第二實施例之測試結構120中之DUT 30之閘極方向(Y軸方向)平行所形成之一組態。測試結構140之其他組態類似於前述第二實施例之對應組態。
然而，亦在本實施例中，如圖13中所示，一第一連接接針33a、一第三連接接針33c、一第二連接接針33b及一第四連接接針33d安置在使得分別連接至第一條DUT間佈線61至第四條DUT間佈線64之此等位置處。亦即，第一連接接針33a、第三連接接針33c、第二連接接針33b及一第四連接接針33d安置在使得在圖13中之一X-Y平面中分別疊加於第一條DUT間佈線61至第四條DUT間佈線64之形成之區上之此等位置中。
此外，在本實施例中，第一連接接針33a至第四連接接針33d經配置於通過DUT 30之圖案形成之平面中之一旋轉中心O(實質上一閘極電極4之中心)且向DUT間佈線之延伸方向(在圖13中為Y軸方向)傾斜達45度的一直線L2上。亦即，在本實施例中，如在前述第二實施例中，每一連接接 針經安置以使得第一連接接針33a至第四連接接針33d之各別座標係由使DUT 30之旋轉中心O之座標作為一原點之一XY直角座標系統中之Y=X所表示之直線L2上之座標。
順便提及，根據本實施例具有以上所闡述組態之測試結構140可藉由類似於前述第一實施例(圖7)中如以上所闡述之測試結構100之設計程序之一程序而設計。
[旋轉測試結構之操作]
當DUT 30之圖案相對於佈線區段沿一逆時針方向旋轉90度時，甚至在旋轉之後，根據本實施例之測試結構140仍可維持旋轉之前連接接針與該等條DUT間佈線之間的連接關係。圖14A及圖14B中展示旋轉操作之一實例。
圖14A係展示基本狀態中之DUT 30之第一連接接針33a至第四連接接針33d與佈線區段之第一條DUT間佈線61至第四條DUT間佈線64之間的連接關係之一圖式。圖14B係展示在旋轉之後的DUT 30之第一連接接針33a至第四連接接針33d與佈線區段之第一條DUT間佈線61至第四條DUT間佈線64之間的連接關係之一圖式。順便提及，為簡化闡述，圖14A及14B並不展示DUT 30之一詳細圖案，而展示連接接針及DUT 30之旋轉中心O之位置以及界定X-Y平面中之DUT 30之一形成區之周界邊緣之一外框架。
順便提及，舉例而言，當需要根據測試結構140安置於其上之一切割道之延伸方向而使整個測試結構140旋轉90度時，執行圖14A及圖14B中所示之旋轉操作。
當根據本實施例之測試結構140自基本狀態(圖14A)旋轉 90度時，設計資料中之DUT 30之圖案相對於佈線區段沿一順時針方向(圖14B中之一箭頭A7之方向)旋轉90度。另外，此時，整個測試結構140沿一逆時針方向(圖14B中之一箭頭A8之方向)繞旋轉中心O旋轉90度。因此，在旋轉之後，第一條DUT間佈線61至第四條DUT間佈線64之延伸方向係X軸方向，但連接接針(圖14B中之B、S、D及G)與DUT間佈線之間的連接關係與基本狀態(圖14A)之彼連接關係相同。
亦即，亦在本實施例中，當測試結構140旋轉90度時，可藉由沿與整個測試結構140之旋轉之方向相反之一方向使DUT 30旋轉90度來維持連接接針與該等條DUT間佈線之間的連接關係。另外，此時，亦在本實施例中，DUT 30內之包含各種種類之內部佈線之圖案、各種種類之接觸電極之位置及諸如此類之組態不需要改變。因此，亦在本實施例中，可較容易設計測試結構140，且可獲得類似於前述第一實施例之彼等效應之效應。
<5.第五實施例>
在前述第一至第四實施例中，已對其中所有複數條DUT間佈線沿相同方向延伸之測試結構之組態之實例進行闡述。然而，本發明並不限於此。舉例而言，複數條DUT間佈線中之一部分之延伸方向與其他條之DUT間佈線之延伸方向可係彼此正交。一第五實施例中將闡述此一情形之一實例。
[測試結構之組態]
圖15展示根據本發明之一第五實施例之一測試結構之一示意性組態。圖15係根據第五實施例之測試結構150中之一基本狀態(在旋轉之前)之一DUT及各種種類之DUT間佈線之一佈局設計圖案之一示意性平面圖。順便提及，在圖15中所示之根據本實施例之測試結構150中，類似於圖9中所示之根據第二實施例之測試結構120之彼等構成元件之構成元件係由相同參考符號識別。
儘管未展示，但如在前述第一實施例中，根據本實施例之測試結構150包含複數個DUT 70、複數個測試電極墊及具有用於分別在該複數個測試電極墊與每一DUT 70之間建立連接之複數條DUT間佈線之一佈線區段。另外，儘管未展示，測試結構150具有一半導體基板(基板)。DUT 70、測試電極墊及佈線區段係形成於半導體基板上。順便提及，根據本實施例之測試結構150中一DUT主體係由一MOS電晶體形成。因此，如在前述第一實施例中，佈線區段包含四條DUT間佈線(一第一條DUT間佈線81至一第四條DUT間佈線84)。
在本實施例中，用於本體端子之第一條DUT間佈線81及用於閘極端子之第四條DUT間佈線84(第一佈線)之延伸方向在圖15中係一X軸方向，如在前述第二實施例中。然而，用於汲極端子之第二條DUT間佈線82及用於源極端子之第三條DUT間佈線83(第二佈線)之延伸方向在圖15中係一Y軸方向。亦即，在本實施例中，使用於汲極端子之第二條DUT間佈線82及用於源極端子之第三條DUT間佈線83 之延伸方向正交於用於本體端子之第一條DUT間佈線81及用於閘極端子之第四條DUT間佈線84之延伸方向。
另外，在本實施例中，用於本體端子之第一條DUT間佈線81及用於閘極端子之第四條DUT間佈線84形成於一金屬層M2中，如前述第二實施例中。另一方面。用於汲極之第二條DUT間佈線82及用於源極之第三條DUT間佈線83係形成於形成於金屬層M2上方之一金屬層M3中，其中一層間絕緣膜(未展示)插置於金屬層M2與金屬層M3之間。順便提及，除以上組態以外之每條DUT間佈線之組態類似於前述第二實施例之彼組態。
另外，如自圖15與圖9之間的比較而清楚，根據本實施例之DUT 70之包含每一連接接針之配置位置、每條內部佈線之形狀及諸如此類之組態係不同於根據前述第二實施例之DUT 30之彼組態。DUT 70之其他組態類似於前述第二實施例之DUT 30之對應組態。
在本實施例中，一第一連接接針73a、一第二連接接針73b、一第三連接接針73c及一第四連接接針73d安置在使得分別連接至第一條DUT間佈線81、第三條DUT間佈線83、第二條DUT間佈線82及第四條DUT間佈線84之此等位置處。亦即，第一連接接針73a、第三連接接針73c、第二連接接針73b及第四連接接針73d安置於使得在DUT 70之圖案形成之一平面中(在圖15之一X-Y平面中)分別疊加於第一條DUT間佈線81至第四條DUT間佈線84之形成之區上之此等位置中。
此外，在本實施例中，第一連接接針73a及第四連接接針73d經配置於通過DUT 70之圖案形成之平面中之一旋轉中心O且向對應DUT間佈線之延伸方向(在圖15中為X軸方向)傾斜達45度的一直線L2上。特定而言，在本實施例中，如在前述第二實施例中，第一連接接針73a及第四連接接針73d各自經安置以使得第一連接接針73a及第四連接接針73d之各別座標係由使DUT 70之旋轉中心O之座標作為一原點之一XY直角座標系統中之Y=X所表示之直線L2上之座標。
另外，在本實施例中，第二連接接針73b及第三連接接針73c經配置於通過DUT 70之圖案形成之平面中之旋轉中心O且向對應DUT間佈線之延伸方向(在圖15中為Y軸方向)傾斜達45度的一直線L1上。特定而言，如在前述第三實施例中，第二連接接針73b及第三連接接針73c各自經安置以使得第二連接接針73b及第三連接接針73c之各別座標係由使DUT 70之旋轉中心O之座標作為原點之XY直角座標系統中之Y=-X所表示之直線L1上之座標。亦即，藉由組合前述第二實施例之組態與前述第三實施例之組態而獲得根據本實施例之測試結構150中之連接接針之配置及組合。
另外，在本實施例中，一本體佈線薄膜35、一源極佈線薄膜76、一汲極佈線薄膜77及一閘極佈線薄膜38各自係由在DUT 70之形成之平面中以實質上一L形狀延伸之一金屬薄膜形成。
然而，在本實施例中，每一條內部佈線之圖案係隨各別 連接接針之位置改變而改變，如以上所闡述。特定而言，本體佈線薄膜35及閘極佈線薄膜38之L形狀圖案類似於前述第二實施例之彼等L形狀圖案。另一方面，源極佈線薄膜76及汲極佈線薄膜77之L形狀圖案與根據前述第二實施例之源極佈線薄膜36及汲極佈線薄膜37之L形狀圖案分別相對於圖15中之X軸方向軸對稱。
順便提及，根據本實施例具有以上所闡述組態之測試結構150可藉由類似於前述第一實施例(圖7)中如以上所闡述之測試結構100之設計程序之一程序而設計。
[旋轉測試結構之操作]
當DUT 70之圖案相對於佈線區段沿一逆時針方向旋轉90度時，甚至在旋轉之後，根據本實施例之測試結構150仍可維持旋轉之前連接接針與該等條DUT間佈線之間的連接關係。圖16A及圖16B中展示旋轉操作之一實例。
圖16A係展示基本狀態中之DUT 70之第一連接接針73a至第四連接接針73d與佈線區段之第一條DUT間佈線81至第四條DUT間佈線84之間的連接關係之一圖式。圖16B係展示在旋轉之後的DUT 70之第一連接接針73a至第四連接接針73d與佈線區段之第一條DUT間佈線81至第四條DUT間佈線84之間的連接關係之一圖式。順便提及，為簡化闡述，圖16A及16B並不展示DUT 70之一詳細圖案，而展示連接接針及DUT 70之旋轉中心O之位置以及界定X-Y平面中之DUT 70之一形成區之周界邊緣之一外框架。
順便提及，舉例而言，當需要根據測試結構150安置於 其上之一切割道之延伸方向而使整個測試結構150旋轉90度時，執行圖16A及圖16B中所示之旋轉操作。
當根據本實施例之測試結構150自基本狀態(圖16A)旋轉90度時，設計資料中之DUT 70之圖案相對於佈線區段沿一逆時針方向(圖16B中之一箭頭A9之方向)旋轉90度。另外，此時，整個測試結構150沿一順時針方向(圖16B中之一箭頭A10之方向)繞旋轉中心O旋轉90度。因此，在旋轉之後，第一條DUT間佈線81至第四條DUT間佈線84之延伸方向係Y軸方向，且第二條DUT間佈線82及第三條DUT間佈線83之延伸方向係X軸方向。然而，甚至在旋轉之後，連接接針(圖16B中之B、S、D及G)與DUT間佈線之間的連接關係與基本狀態(圖16A)之彼連接關係相同。
亦即，亦在本實施例中，當測試結構150旋轉90度時，可藉由沿與整個測試結構150之旋轉之方向相反之一方向使DUT 70旋轉90度來維持連接接針與該等條DUT間佈線之間的連接關係。另外，此時，亦在本實施例中，DUT 70內之包含各種種類之內部佈線之圖案、各種種類之接觸電極之位置及諸如此類之組態不需要改變。因此，亦在本實施例中，可較容易設計測試結構150，且可獲得類似於前述第一實施例之彼等效應之效應。
<6.各種修改實例>
根據本發明之測試結構之組態並不限於前述第一至第五實施例中所闡述之組態之實例。其足以滿足將DUT連接至DUT間佈線之連接接針通過DUT之圖案形成之平面中之旋 轉中心O且在向DUT間佈線之延伸方向傾斜達一預定角度之直線上安置於適當位置處。另外，在此情形下，其足以滿足連接接針安置於適當位置處以使得甚至在相對於DUT之圖案形成之平面中之DUT間佈線繞旋轉中心O旋轉90度時仍維持DUT與DUT間佈線之間的連接關係。可任意設計除連接接針之此等配置位置以外之根據本發明之測試結構之組態。以下將闡述根據前述各種實施例之測試結構之各種修改實例。
[第一修改實例]
在前述各種實施例中，已對其中連接接針安置於其上之直線向DUT間佈線之延伸方向傾斜達45度之一實例進行闡述。然而，本發明並不限於此。舉例而言，當DUT間佈線具有一特定線寬限度時，連接接針安置於其上之直線之方向與DUT間佈線之延伸方向之間的角度可在其中當DUT旋轉90度時維持DUT與DUT間佈線之間的連接關係之一範圍內不同於45度。
在第一修改實例中，將參考圖式具體地闡述連接接針之配置之此等實例。將對其中根據待以下闡述之修改實例1-1及1-2之測試結構之DUT主體係由一MOS電晶體形成(如在前述各種實施例中)之一實例進行闡述。因此，如在前述各種實施例中，根據以下修改實例1-1及1-2之DUT具有分別提供用於MOS電晶體之一本體(井)、一源極、一汲極及一閘極之四個連接接針(一第一連接接針至一第四連接接針)。另外，如在前述各種實施例中，將對其中四個連 接接針(第一連接接針至第四連接接針)分別連接至一佈線區段之對應四條DUT間佈線(一第一條DUT間佈線至一第四條DUT間佈線)之一實例進行以下闡述。
(1)修改實例1-1
在修改實例1-1中，將在其中每條DUT間佈線具有一相對小線寬(如在前述第一實施例中)之一情形下對一測試結構之一組態實例進行闡述。
圖17A及圖17B展示根據修改實例1-1之一測試結構160之一DUT 161中之四個連接接針(一第一連接接針163a至一第四連接接針163d)之配置之一實例。圖17A係展示在一基本狀態中之DUT 161之第一連接接針163a至第四連接接針163d(在圖中為正方形標記)與一第一條DUT間佈線21至一第四條DUT間佈線24之間的連接關係之一圖式。圖17B係展示在一選擇操作之後DUT 161之第一連接接針163a至第四連接接針163d與第一條DUT間佈線21至第四條DUT間佈線24之間的連接關係之一圖式。
順便提及，在圖17A及圖17B中所示之測試結構160中，類似於圖2中所示之根據前述第一實施例之測試結構100之彼等構成元件之構成元件係由相同參考符號識別。另外，為簡化闡述，圖17A及17B並不展示DUT 161之一詳細圖案，而展示連接接針及DUT 161之旋轉中心O之位置以及界定X-Y平面中之DUT 161之一形成區之周界邊緣之一外框架。
在本實例中，第一連接接針163a至第四連接接針163d配 置在使得在DUT 161之圖案形成之一平面中(在圖17A中之X-Y平面中)分別疊加於第一條DUT間佈線21至第四條DUT間佈線24之形成之區上之此等位置處。另外，在本實例中，每一連接接針安置於通過DUT 161之圖案形成之平面中之旋轉中心O且向DUT間佈線之延伸方向(在圖17A中為X軸方向)傾斜達稍微不同於45度(直線L1之傾斜角度)之一角度之一直線L3上。此外，在本實例中，直線L3之傾斜之角度經設定達一角度以使得甚至當DUT 161之圖案相對於佈線區段沿一順時針方向(圖17B中之一箭頭A11之方向)旋轉90度時仍維持每一連接接針與對應條之DUT間佈線之間的連接關係。
順便提及，除DUT 161之第一連接接針163a至第四連接接針163d之配置位置以外之根據修改實例1-1之測試結構160之組態類似於根據前述第一實施例之測試結構100之對應組態。
如以上所闡述，在根據修改實例1-1之組態中，儘管連接接針安置於其上之直線L3之方向與DUT間佈線之延伸方向之間的角度係稍微不同於45度，但甚至在DUT 161旋轉90度時仍維持DUT 161之連接接針與DUT間佈線之間的連接關係。因此，亦在本實例中，可更容易設計測試結構160，且可獲得類似於前述第一實施例之彼等效應之效應。
(2)修改實例1-2
在修改實例1-2中，將對其中如與前述修改實例1-1(前 述各種實施例)相比每條DUT間佈線具有一相對大線寬之一測試結構之一組態實例進行闡述。
圖18A及圖18B展示根據修改實例1-2之一測試結構170之一DUT 171中之四個連接接針(一第一連接接針173a至一第四連接接針173d)之配置之一實例。圖18A係展示一基本狀態中之DUT 171之第一連接接針173a至第四連接接針173d(圖中之正方形標記)與第一條DUT間佈線175至第四條DUT間佈線178之間的連接關係之一圖式。圖18B係展示在一旋轉之後的DUT 171之第一連接接針173a至第四連接接針173d與第一條DUT間佈線175至第四條DUT間佈線178之間的連接關係之一圖式。另外，為簡化闡述，圖18A及圖18B並不展示DUT 171之一詳細圖案，而展示連接接針及DUT 171之旋轉中心O之位置以及界定X-Y平面中之DUT 171之一形成區之周界邊緣之一外框架。
在本實例中，第一連接接針173a至第四連接接針173d配置在使得在DUT 171之圖案形成之一平面(在圖18A中之X-Y平面中)分別疊加於第一條DUT間佈線175至第四條DUT間佈線178之形成之區上之此等位置處。另外，在本實例中，每一連接接針安置於通過DUT 171之圖案形成之平面中之旋轉中心O且向DUT間佈線之延伸方向(圖18A中之X軸方向)傾斜達不同於45度(直線L1之傾斜之角度)之一角度之一直線L4。此外，在本實例中，直線L4之傾斜之角度經設定達一角度以使得甚至當DUT 171之圖案相對於佈線區段沿一順時針方向(圖18B中之一箭頭A11之方向)旋轉 90度時仍維持每一連接接針與對應條之DUT間佈線之間的連接關係。
順便提及，除DUT 171之第一連接接針173a至第四連接接針173d之配置位置以外之根據修改實例1-2之測試結構170之組態類似於根據前述第一實施例之測試結構100之對應組態。
如以上所闡述，如在前述修改實例1-1中，亦在根據修改實例1-2之組態中，連接接針安置於其上之直線L4之方向與DUT間佈線之延伸方向之間的角度係不同於45度之一值。然而，亦在本實例中，當DUT 171旋轉90度時維持DUT 171之連接接針與DUT間佈線之間的連接關係。因此，亦在本實例中，可更容易設計測試結構170，且可獲得類似於前述第一實施例之彼等效應之效應。
另外，由於修改實例1-2中之DUT間佈線之線寬大於前述修改實例1-1之彼線寬，可使修改實例1-2中之連接接針之配置(直線L4)之方向之傾斜之角度之不同於45度(直線L1)之一量大於前述修改實例1-1之彼角度。亦即，當如在修改實例1-2中DUT間佈線之線寬增加時，相對於DUT間佈線之延伸方向的連接接針之配置之方向之傾斜之角度之一容許範圍可增加
[第二修改實例]
在前述第五實施例中，藉由組合前述第二實施例之組態與前述第三實施例之組態所獲得之一組態實例已經闡述為其中使複數條DUT間佈線中之一部分之延伸方向與其他條 DUT間佈線之延伸方向彼此正交之一實例。然而，本發明並不限於此。舉例而言，可藉由組合前述第一實施例之組態與前述第四實施例之組態而使複數條DUT間佈線中之一部分之延伸方向與其他條DUT間佈線之延伸方向彼此正交。然而，亦在此情形中，如在前述第五實施例中，複數條DUT間佈線之部分及其他條DUT間佈線形成於各別單獨金屬佈線層中。
[第三修改實例]
在前述第一至第四實施例中，已對其中所有複數條DUT間佈線形成於金屬層M2中之一實例進行闡述。然而，本發明並不限於此。在前述第一至第四實施例之組態中，複數條DUT間佈線中之一部分及其他條DUT間佈線可如在前述第五實施例中形成於各別單獨金屬層中。
[第四修改實例]
在前述各種實施例中，已對其中界定DUT之圖案形成之平面中之DUT之形成區之周界邊緣之外框架之形狀係一正方形形狀之一實例進行闡述。然而，本發明並不限於此。舉例而言，界定DUT之圖案形成之平面中之DUT之形成區之周界邊緣之外框架之形狀可係一矩形形狀。
[第五修改實例]
在前述各種實施例中，已對其中DUT主體係一MOS電晶體之一實例進行闡述。專利文件1亦闡述限於其中DUT主體係一MOS電晶體之一情形之一技術。然而，用於設計根據前述各種實施例之測試結構之技術亦適用於其中DUT主 體係除一MOS電晶體以外之一裝置之情形，且用於設計根據前述各種實施例之測試結構之技術提供類似效應。
舉例而言，用於設計根據前述各種實施例之測試結構之技術亦適用於其中DUT主體係諸如一電阻元件、一電容元件或諸如此類之一裝置之情形。順便提及，在此情形下，DUT與DUT間佈線之間的連接接針之數目係兩個或兩個以上，但取決於形成DUT主體之裝置。
亦在其中連接接針之數目係除四以外之數目之情形下，其足以滿足將每一連接接針安置於通過DUT之圖案形成之平面中之旋轉中心O且向對應DUT間佈線之延伸方向傾斜達一預定角度(實質上45度)之一直線上之一位置處。在此情形下，所有複數個連接接針可安置於一條直線上，如在前述第一至第四實施例中，或複數個連接接針中之一部分安置於其上之一第一直線可不同於其他連接接針安置於其上之一第二直線，如在前述第五實施例。
<7.應用實例：積體電路之組態實例>
在前述各種實施例及前述各種修改實例中，已對其中根據本發明之設計技術應用於晶圓檢驗之一測試結構之一實例進行闡述。然而，本發明並不限於此。以上所闡述設計技術亦適用於包含一裝置(舉例而言，諸如一MOS電晶體、一電阻元件、一電容元件或諸如此類之一裝置元件主體)之諸如一預定電路單元、一硬體巨集或諸如此類之一裝置元件區段及包含該裝置元件區段之一積體電路，該裝置元件區段及該積體電路實際上經製作為產品。
舉例而言，當包含於裝置元件區段中之裝置係一MOS電晶體時，其足以將根據前述各種實施例及前述各種修改實例(舉例而言，參見圖2)之DUT及佈線區段之組態分別應用於裝置元件區段及其較高階佈線(佈線區段)之組態。亦即，其足以按原樣將根據前述各種實施例及前述各種修改實例之DUT主體及DUT間佈線之佈局設計圖案應用於包含於預定電路單元或硬體巨集及其較高階佈線中之MOS電晶體之佈局設計圖案。
亦在此情形下，當裝置元件區段之佈局設計圖案在積體電路之設計時旋轉90度時，其僅足以僅使各種種類之裝置之單元資料相對於佈線區段旋轉90度，且其他佈局設計圖案不需要校正。因此，當將用於設計前述各種實施例及前述各種修改實例中所闡述之測試結構之技術應用於積體電路之設計時，積體電路之設計可較容易。
以下將參考圖式具體闡述其中將根據本發明之用於設計以上所闡述DUT之技術應用於一積體電路之I/O單元之一實例。
[積體電路之組態]
圖19展示藉由應用根據本發明之用於設計以上所闡述DUT之技術所製作之一積體電路之一示意性組態。順便提及，為簡化闡述，圖19僅展示積體電路180內之I/O單元之一部分及其附近之組態。
在本實例中之積體電路180包含一晶片核心區段181及提供於晶片核心區段181之周邊上複數個第一I/O單元182及 複數個第二I/O單元183。積體電路180進一步包含一佈線區段184，該佈線區段包含經提供以便為I/O單元(裝置元件區段)中之每一者所共有之VDD電源供應佈線185及VSS電源供應佈線186。順便提及，儘管圖19中未展示，但積體電路180中之每一部分係形成於圖中未展示之一半導體基板(基板)上。
I/O單元中之每一者係用於控制晶片核心區段181內之一電路與外部之間的電連接之一介面電路單元。I/O單元中之每一者可(舉例而言)由包含諸如一MOS電晶體或諸如此類之一電路元件之一預定電路形成。另外，I/O單元中之每一者之一輸入電極區段191經由一接合佈線(未展示)或諸如此類連接至一外部接針(未展示)或諸如此類。I/O單元中之每一者之一輸出電極區段192連接至晶片核心區段181內之一預定電路之一電極或諸如此類。順便提及，稍後將詳細闡述I/O單元之每一者之組態。
在圖19中所示之實例中，晶片核心區段181之一形成區係一正方形形狀或一矩形形狀。複數個第一I/O單元182配置在晶片核心區段181之形成區之一對相對側部分(圖19中之一上側部分及一下側部分(未展示))之外部上。另一方面，複數個第二I/O單元183配置在晶片核心區段181之形成區之另一對相對側部分(圖19中之一左側部分及一右側部分(未展示))之外部上。另外，複數個第一I/O單元182及複數個第二I/O單元183各自沿著晶片核心區段181之形成區之對應側部分配置成一個列。
在本實例中，I/O單元中之每一者經安置以使得I/O單元之輸入電極區段191及輸出電極區段192彼此相對之一方向係正交於晶片核心區段181之形成區之對應側部分之延伸方向，且經安置以使得輸出電極區段192位於晶片核心區段181之側上。因此，在圖19中所示之積體電路180中，第一I/O單元182係垂直佈置之I/O單元，且第二I/O單元183係水平佈置之I/O單元。
VDD電源供應佈線185及VSS電源供應佈線186經安置於晶片核心區段181之形成區之周邊上，且經安置以便沿大約沿著晶片核心區段181之形成區之側部分前行之一方向延伸。另外，在本實例中，VSS電源供應佈線186經提供以便與VDD電源供應佈線185平行，且經安置在比VDD電源供應佈線185更接近晶片核心區段181之側之一位置處。
VDD電源供應佈線185連接至每一I/O單元內之待稍後闡述之一功能區塊區段190之一第二連接接針190b。VSS電源供應佈線186連接至待稍後闡述之功能區塊區段190之一第三連接接針190c。順便提及，舉例而言，VDD電源供應佈線185及VSS電源供應佈線186可形成於一相同金屬佈線層(金屬層)。
[I/O單元之組態]
接下來將參考圖20A及圖20B闡述每一I/O單元之組態。圖20A及圖20B分別係一第一I/O單元182及一第二I/O單元183之組態之示意性平面圖。每一I/O單元中之類似構成元件係由相同參考符號識別。另外，為簡化闡述，圖20A及 圖20B並不展示待稍後闡述之功能區塊區段之一詳細圖案，而展示功能區塊區段之連接接針及旋轉中心O之位置及界定一X-Y平面中之功能區塊區段之一形成區之周界邊緣之一外框架。順便提及，界定功能區塊區段之形成區之周界邊緣之外框架(正方形形狀)係藉由由一佈局設計編輯器預設而設定，舉例而言。
第一I/O單元182包含一功能區塊區段190、一輸入電極區段191及一輸出電極區段192。
功能區塊區段190包含一預定電路(未展示：一裝置元件主體)，該預定電路包含一預定電路元件(裝置)及四個連接電極190a至190d(在下文中分別稱作一第一連接接針190a至一第四連接接針190d)。順便提及，第一連接接針190a及第四連接接針190d分別係形成功能區塊區段190之電路之一輸入端子及一輸出端子。第二連接接針190b及第三連接接針190c皆係形成功能區塊區段190之電路之一電力供應端子。第一連接接針190a、第二連接接針190b、第三連接接針190c及第四連接接針190d分別連接至輸入電極區段191、VDD電源供應佈線185、VSS電源供應佈線186及輸出電極區段192(參見圖19)。
另外，儘管圖20A中未展示，但功能區塊區段190亦包含用於將功能區塊區段190內之電路元件連接至對應連接接針之內部佈線。內部佈線可形成於位於比VDD電源供應佈線185及VSS電源供應佈線186形成於其中之一金屬層低之一層級處之一金屬層中，舉例而言。
在本實例中之功能區塊區段190中，第一連接接針190a至第四連接接針190d配置在使得分別疊加於輸入電極區段191、VDD電源供應佈線185、VSS電源供應佈線186及輸出電極區段192之形成之區上之此等位置上。此外，第一連接接針190a至第四連接接針190d配置在通過功能區塊區段190之圖案形成之平面中之旋轉中心O且向每條電源供應佈線之延伸方向(圖20A中之X軸方向)傾斜45度之一直線L1上。更特定而言，舉例而言，當設定使功能區塊區段190之旋轉中心O之座標(旋轉中心之位置)作為一原點之一XY直角座標系統(右手系統)時，第一連接接針190a至第四連接接針190d安置於Y=-X之直線L1上之座標處。
輸入電極區段191包含一輸入佈線區段191a、一輸入墊區段191b及一連接區段191c。
輸入佈線區段191a係電連接至第一連接接針190a之一電極部分，且形成於第一連接接針190a上。在本實例中，輸入佈線區段191a經形成以便沿與VDD電源供應佈線185及VSS電源供應佈線186之延伸方向(圖20A中之X軸方向)相同之方向延伸。順便提及，在此情形下，輸入佈線區段191a形成於自正交於輸入佈線區段191a之延伸方向之功能區塊區段190之一個側部分(圖20A中之左側部分)之附近延伸至功能區塊區段190之另一側部分(右側部分)之附近之一區中。
另外，輸入墊區段191b係一接合佈線附接至之一電極部分。連接區段191c係使輸入佈線區段191a及輸入墊區段 191b彼此連接之一電極部分。如圖20A中所示，連接區段191c經形成以便以一直線之形狀自輸入佈線區段191a之中心沿輸入佈線區段191a之延伸方向延伸至輸入墊區段191b(沿圖20A中之一Y軸方向)。
輸出電極區段192包含一輸出佈線區段192a及一輸出連接區段192b。
輸出佈線區段192a係電連接至第四連接接針190d之一電極部分，且形成於第四連接接針190d上。在本實例中，輸出佈線區段192a經形成以便沿與VDD電源供應佈線185及VSS電源供應佈線186之延伸方向(圖20A中之X軸方向)相同之方向延伸。順便提及，在此情形下，輸出佈線區段192a形成於自正交於輸出佈線區段192a之延伸方向之功能區塊區段之一個側部分(圖20A中之左側部分)之附近延伸至功能區塊區段之另一側部分(右側部分)之附近之一區中。
輸出連接區段192b係連接至晶片核心區段181內之一預定電路之一電極部分。如圖20A中所示，輸出連接區段192b經形成以便自輸出佈線區段192a之中心沿輸出佈線區段192a之延伸方向以一預定長度延伸至功能區塊區段190之形成區之外部(沿圖20A中之Y軸方向)。
順便提及，舉例而言，輸入電極區段191及輸出電極區段192(輸入-輸出電極區段)可形成於位於比佈線區段184(VDD電源供應佈線185及VSS電源供應佈線186)形成於其中之金屬層高之一層級處之一金屬層中。另外，輸入電極 區段191及輸出電極區段192之平面形狀並不限於圖20A中所示之實例，但可考量(舉例而言)I/O單元之形成區之大小、晶片核心區段181內之一電路圖案、設計規則及諸如此類而酌情改變。
如圖20B中所示，如同第一I/O單元182，第二I/O單元183包含一功能區塊區段190、一輸入電極區段191及一輸出電極區段192。第二I/O單元183具有藉由僅使第一I/O單元182中之功能區塊區段190之圖案(單元資料)相對於輸入-輸出電極區段之圖案沿一順時針方向(一箭頭A12之方向)旋轉90度所獲得之一組態。順便提及，第二I/O單元183之其他組態類似於第一I/O單元182之對應組態。
如以上所闡述，在本實例中，第二I/O單元183之每一部分之組態(單元資料)與第一I/O單元182之對應組態相同。因此，在本實例中，第二I/O單元183之庫並非提前與第一I/O單元182分開地形成。而是，在本實例中，如稍後將闡述，第二I/O單元183係藉由在配置I/O單元時僅使第一I/O單元182之功能區塊區段190之單元資料相對於輸入-輸出電極區段之圖案沿一順時針方向旋轉90度而形成。
順便提及，在本實例中之積體電路180中，當VDD電源供應佈線185、VSS電源供應佈線186、輸入佈線區段191a及輸出佈線區段192a具有一特定線寬限度時，前述第一修改實例之設計技術可應用於本實例。亦即，連接接針安置於其上之一直線之方向與電源供應佈線之延伸方向之間的一角度可在其中當功能區塊區段190旋轉90度時維持功能 區塊區段190與每一條電源供應佈線及輸入-輸出電極區段之間的連接關係之一範圍內不同於45度。
[I/O單元配置操作及旋轉操作之實例]
接下來將對當如以上所闡述之組態之I/O單元在設計積體電路180時配置在晶片核心區段181之形成區之周邊上時所執行之一操作進行一簡要闡述。
首先，在圖19中所示之實例中，當I/O單元配置在晶片核心區段181之形成區之上側部分之外部上時，已參考圖20A闡述之垂直佈置之第一I/O單元182係實際上在不旋轉之情形下安置。順便提及，儘管圖19中未展示，但當I/O單元配置在晶片核心區段181之形成區之下側部分之外部上時，第一I/O單元182係在整個第一I/O單元182之圖案旋轉180度之後安置。
另外，在圖19中所示之實例中，當I/O單元配置在晶片核心區段181之形成區之左側部分之外部上時，垂直佈置之整個第一I/O單元182之圖案首先沿一逆時針方向旋轉90度，且安置在左側部分之外部上之預定位置處。接下來，僅功能區塊區段190之圖案(單元資料)沿與整個第一I/O單元182之圖案之旋轉之方向相反之一方向(順時針方向)旋轉90度。在圖19中所示之實例中，第二I/O單元183係藉由此一旋轉操作自第一I/O單元182形成，且第二I/O單元183安置在片核心區段181之形成區之左側部分之外部上。
此外，儘管圖19中未展示，但當I/O單元配置在晶片核心區段181之形成區之右側部分之外部上時，垂直佈置之 整個第一I/O單元182之圖案首先沿一逆時針方向旋轉270度，且安置在右側部分之外部上之預定位置處。接下來，僅功能區塊區段190之圖案沿與整個第一I/O單元182之圖案之旋轉之方向相反之一方向(順時針方向)旋轉90度。在圖19中所示之實例中，第二I/O單元183係藉由此一旋轉操作自第一I/O單元182形成，且第二I/O單元183安置在晶片核心區段181之形成區之右側部分之外部上。順便提及，可以類似於前述各種實施例中所闡述之DUT旋轉操作之方法之一方式執行在形成以上所闡述之第二I/O單元183時旋轉功能區塊區段190之圖案(單元資料)之操作。
在本實例中，第一I/O單元182之第一連接接針190a至第四連接接針190d配置在通過功能區塊區段190之圖案形成之平面中之旋轉中心O且向VDD電源供應佈線185之延伸方向傾斜達45度之直線L1上。因此，亦在由以上所闡述旋轉操作所形成且安置於晶片核心區段181之左側部分及右側部分之外部上之第二I/O單元183中，甚至在旋轉操作之後仍維持旋轉操作之前的連接接針與每一條電源供應佈線及輸入-輸出電極區段之間的連接關係(參見圖19)。另外，當功能區塊區段190之電路內包含一MOS電晶體時，由於以上所闡述之I/O單元旋轉操作，第二I/O單元183內之MOS電晶體之閘極方向與第一I/O單元182之閘極方向相同。
[各種效應]
如以上所闡述，亦在在本實例中，當I/O單元之佈局設計圖案在設計積體電路180時旋轉90度時，其足以僅使功 能區塊區段190之單元資料相對於佈線區段184沿一預定方向旋轉90度。因此，當用於設計前述各種實施例中所闡述之測試結構之技術應用於包含I/O單元之積體電路之設計時，可使積體電路之設計更簡單。如與待以下闡述之相關技術中之技術相比較，用於設計本實例中之積體電路180之技術亦提供以下各種效應。
在相關技術中，在一積體電路之設計時，一相同圖案(種類)之一I/O單元通常用作為垂直佈置(沿著一晶片核心區段之一上側部分及一下側部分佈署)之I/O單元及水平佈置(沿著晶片核心區段之一左側部分及一右側部分佈署)之I/O單元所共有之一I/O單元。將考量其中共同I/O單元包含一MOS電晶體且經設計以使得當共同I/O單元安置在晶片核心區段之上側部分及下側部分之外部上時一功能區塊區段之圖案(閘極)沿一恰當方向定向之一情形。
在此情形下，當I/O單元配置在晶片核心區段之左側部分及右側部分之外部時，配置在晶片核心區段之上側部分及下側部分之外部之I/O單元之整個單元資料旋轉90度或270度。然而，在此方法中，I/O單元內之閘極方向係一垂直方向及一水平方向之一混合，以使得積體電路內之閘極長度之變化增加。
另一方面，在根據以上所闡述之應用實例之積體電路180中，甚至當I/O單元中包含一MOS電晶體時，垂直佈置之I/O單元(第一I/O單元182)及水平佈置之I/O單元(第二I/O單元183)之閘極方向仍可變得統一。因此，以上所闡述之 應用實例可減少I/O單元內之閘極長度之變化，且因此解決以上所闡述相關技術之問題。
另外，作為相關技術中之另一I/O單元設計及配置方法，存在彼此分開地準備垂直佈置之一I/O單元及水平佈置之一I/O單元(庫)之一方法。在此方法中，垂直佈置之I/O單元之閘極方向經設定沿一垂直(或一水平)方向，且水平佈置之I/O單元之閘極方向經設定沿一水平(或一垂直)方向。然後，垂直佈置之I/O單元配置在一晶片核心區段之一周邊區之一垂直佈置區(舉例而言，一上側部分及一下側部分之外部上之區)中，且水平佈置I/O單元配置在晶片核心區段之一周邊區之一水平佈置區(舉例而言，一左側部分及一右側部分之外部上之區)中。此時，可藉由使垂直佈置之I/O單元及水平佈置之I/O單元中之一者旋轉90度而使I/O單元之兩者之閘極方向皆係一統一垂直(或水平)方向。
然而，此方法需要兩個種類之I/O單元庫(陣形)，且因此增加庫形成之麻煩。另外，此方法需要根據I/O單元配置區使用適於各別I/O單元配置區之專用I/O單元，且因此減少佈局之一自由度。
另一方面，在以上所闡述之應用實例中，第一I/O單元182安置在一預定位置處，且此後功能區塊區段190之圖案(單元資料)酌情根據第一I/O單元182之配置區(一垂直佈置區或一水平佈置區)沿一預定方向旋轉90度。因此，本實例消除單獨準備一專用垂直佈置之I/O單元及一專用水平 佈置之I/O單元之需求，且可因此減少庫形成之麻煩且改良I/O單元佈局之自由度。
此外，在相關技術中，日本專利特許公開案第2008-218751號(舉例而言)揭示沿相對於電力供應佈線之延伸方向之一傾斜方向配置用於將複數條電力供應佈線連接至一I/O單元(其形成區係一矩形形狀)之內部佈線之複數個觸點之位置之一方法。根據此文件，此設計方法允許在以下情形下共用I/O單元：其中所有I/O單元之長側之方向係垂直於一晶片核心區段之周邊側之統一方向(標稱配置)之一情形及其中所有I/O單元之長側之方向係平行於晶片核心區段之周邊側之統一方向(90度旋轉配置)之一情形。
然而，在根據以上文件之設計方法中，所有I/O單元之長側之方向垂直於或平行於晶片核心區段之周邊側。亦即，配置於晶片核心區段之左側部分及右側部分之外部上之整個I/O單元經安置而處於相對於配置於晶片核心區段之上側部分及下側部分之外部上之I/O單元旋轉90度之一狀態中，而不論I/O單元之一配置形式(標稱配置或90度旋轉配置)。因此，亦在此情形下，配置於上側部分及下側部分之外部上之I/O單元之閘極方向與配置於左側部分及右側部分之外部上之I/O單元之閘極方向係彼此不同，以使得閘極長度之變化增加。
另一方面，在前述應用實例中，如以上所闡述，可使閘極方向係一預定統一方向而不論I/O單元之配置區。因此，可解決以上文件之問題。
另外，日本專利特許公開案第2011-91084號(舉例而言)揭示將包含複數個功能區塊區段之I/O單元(其形成區係一矩形形狀)配置於一晶片核心區段之周邊上之一方法。在根據此文件之設計方法中，I/O單元經配置，其中使每一功能區塊區段之閘極方向係一預定統一方向而不論I/O單元之配置區。特定而言，當將配置於晶片核心區段之一左側部分之外部上之I/O單元配置於晶片核心區段之一上側部分之外部上時，該I/O單元在該I/O單元內之每一功能區塊不旋轉之情形下配置於晶片核心區段之上側部分上。
然而，以上文件並不論述電源供應佈線與I/O單元內之每一功能區塊之觸點之間的配置關係。另外，根據以上文件之方法要求用於連接每一功能區塊之一佈線圖案(內部佈線)根據I/O單元之一配置區改變，且因此要求大量設計時間。
另一方面，在本實例中，僅功能區塊區段之圖案(單元資料)酌情根據I/O單元之配置區旋轉90度，且內部佈線不需要校正。因此，本實例亦可解決以上文件之問題。
順便提及，本發明亦可採取以下構造。
(1)一種測試電路，其包含：一基板；一佈線區段，其具有複數條佈線且形成於該基板上；及一測試中裝置區段，其形成於該基板上，且具有一測試中裝置主體及分別用於在該測試中裝置主體與該複數條佈線之間建立連接之複數個連接電極，連接該測試中裝置主 體之圖案形成之一平面中之一旋轉中心之一位置與該複數個連接電極中之每一者之一直線之一延伸方向與該複數條該佈線之一延伸方向成一預定角度而傾斜，且該複數個連接電極係配置於適當位置處以使得甚至當該測試中裝置主體及該複數個連接電極相對於該圖案形成之該平面中之該佈線區段而繞該旋轉中心之該位置旋轉90度時仍維持該複數個連接電極與該複數條佈線之間的連接關係。
(2)根據(1)之測試電路，其中該預定角度係45度。
(3)根據(1)或(2)之測試電路，其中當該測試中裝置主體之該圖案形成之該平面中之該旋轉中心之該位置係設定為一原點時，該複數條佈線之該延伸方向係設定為一X軸方向，且正交於該複數條佈線之該延伸方向之一方向係設定為一Y軸方向，在該測試中裝置主體及該複數個連接電極在該圖案形成之該平面中繞該旋轉中心之該位置旋轉90度之前的一狀態中，該複數個連接電極係配置於由Y=-X表示之一直線上之位置處。
(4)根據(1)或(2)之測試電路，其中當該測試中裝置主體之該圖案形成之該平面中之該旋轉中心之該位置係設定為一原點時，該複數條佈線之該延伸方向係設定為一X軸方向，且正交於該複數條佈線之該延伸方向之一方向係設定為一Y軸方向，在該測試中裝置主體及該複數個連接電極在該圖案形成之該平面中旋轉90度之前的一狀態中，該複數個連接電極係配置於由Y=X 表示之一直線上之位置處。
(5)根據(1)或(2)之測試電路，其中當該測試中裝置主體之該圖案形成之該平面中之該旋轉中心之該位置係設定為一原點時，該複數條佈線之該延伸方向係設定為一Y軸方向，且正交於該複數條佈線之該延伸方向之一方向係設定為一X軸方向，在該測試中裝置主體及該複數個連接電極在該圖案形成之該平面中旋轉90度之前的一狀態中，該複數個連接電極係配置於由Y=-X表示之一直線上之位置處。
(6)根據(1)或(2)之測試電路，其中當該測試中裝置主體之該圖案形成之該平面中之該旋轉中心之該位置係設定為一原點時，該複數條佈線之該延伸方向係設定為一Y軸方向，且正交於該複數條佈線之該延伸方向之一方向係設定為一X軸方向，在該測試中裝置主體及該複數個連接電極在該圖案形成之該平面中旋轉90度之前的一狀態中，該複數個連接電極係配置於由Y=X表示之一直線上之位置處。
(7)根據(1)或(2)之測試電路，其中該佈線區段具有經形成以便沿一預定方向延伸之第一佈線及經形成以便沿正交於該預定方向之一方向延伸之第二佈線，該測試中裝置區段具有用於在該測試中裝置主體與該第一佈線之間建立連接之一第一連接電極及用於在該測試中裝置主體與該第二佈線之間建立連接之一第二連接電極，且 當該測試中裝置主體之該圖案形成之該平面中之該旋轉中心之該位置係設定為一原點時，該第一佈線之該延伸方向係設定為一X軸方向，且該第二佈線之該延伸方向係設定為一Y軸方向，在該測試中裝置主體及該複數個連接電極在該圖案形成之該平面中旋轉90度之前的一狀態中，該第一連接電極係安置於由Y=X表示之一直線上之一位置處且該第二連接電極係安置於由Y=-X表示之一直線上之一位置處。
(8)根據(1)至(7)中任一項之測試電路，其中該測試中裝置主體係一金屬氧化物半導體電晶體，且該測試中裝置區段具有分別連接至該金屬氧化物半導體電晶體之一閘極、一源極、一汲極及一井之四個連接電極，且該佈線區段具有分別連接至該四個連接電極之四條佈線。
(9)一種積體電路，其包含：一基板；一佈線區段，其具有複數條佈線且形成於該基板上；及一裝置元件區段，其形成於該基板上，且具有一裝置元件主體及分別用於在該裝置元件主體與該複數條佈線之間建立連接之複數個連接電極，連接該裝置元件主體之圖案形成之一平面中之一旋轉中心之一位置與該複數個連接電極中之每一者之一直線之一延伸方向與該複數條佈線之一延伸方向成一預定角度而傾斜，且該複數個連接電極係配 置於適當位置處以使得甚至當該裝置元件主體與該複數個連接電極相對於該圖案形成之該平面中之該佈線區段而繞該旋轉中心之該位置旋轉90度時仍維持該複數個連接電極與該複數條佈線之間的連接關係。
(10)根據(9)之積體電路，其中該裝置元件區段係一輸入/輸出單元。
(11)一種測試電路佈局方法，其包含：形成一佈線區段之一佈局圖案，該佈線區段具有複數條佈線；及形成一測試中裝置區段之一佈局圖案，該測試中裝置區段具有一測試中裝置主體及分別用於在該測試中裝置主體與該複數條佈線之間建立連接之複數個連接電極，連接該測試中裝置主體之圖案形成之一平面中之一旋轉中心之一位置與該複數個連接電極中之每一者之一直線之一延伸方向與該複數條佈線之一延伸方向成一預定角度而傾斜，且該複數個連接電極係配置於適當位置處以使得甚至當該測試中裝置主體與該複數個連接電極相對於該圖案形成之該平面中之該佈線區段而繞該旋轉中心之該位置旋轉90度時仍維持該複數個連接電極與該複數條佈線之間的連接關係。
本發明含有與於2012年2月29在日本專利局提出申請之日本優先專利申請案JP 2012-043216中所揭示之標的物相關之標的物，該日本優先專利申請案之整體內容以引用方式併入本文中。
熟習此項技術者應理解，可取決於設計需求及其他因素而作出各種修改、組合、子組合及變更，只要其在隨附申請專利範圍及其等效範圍之範疇內。
1‧‧‧井區
1a‧‧‧井連接部分
2‧‧‧源極區
3‧‧‧汲極區
4‧‧‧閘極電極
5‧‧‧本體佈線薄膜
6‧‧‧源極佈線薄膜
7‧‧‧汲極佈線薄膜
8‧‧‧閘極佈線薄膜
9a‧‧‧第一接觸電極
9b‧‧‧第二接觸電極
9c‧‧‧第三接觸電極
9d‧‧‧第四接觸電極
10‧‧‧測試中裝置
10a‧‧‧測試中裝置主體
11‧‧‧第一層間絕緣膜
12‧‧‧第二層間絕緣膜
13a‧‧‧第一連接接針
13b‧‧‧第二連接接針
13c‧‧‧第三連接接針
13d‧‧‧第四連接接針
15‧‧‧元件隔離層
20‧‧‧佈線區段
21‧‧‧佈線/第一條測試中裝置間佈線
22‧‧‧佈線/第二條測試中裝置間佈線
23‧‧‧佈線/第三條測試中裝置間佈線
24‧‧‧佈線/第四條測試中裝置間佈線
30‧‧‧測試中裝置
33a‧‧‧第一連接接針
33b‧‧‧第二連接接針
33c‧‧‧第三連接接針
33d‧‧‧第四連接接針
35‧‧‧本體佈線薄膜
36‧‧‧源極佈線薄膜
37‧‧‧汲極佈線薄膜
38‧‧‧閘極佈線薄膜
41‧‧‧第一條測試中裝置間佈線
42‧‧‧第二條測試中裝置間佈線
43‧‧‧第三條測試中裝置間佈線
44‧‧‧第四條測試中裝置間佈線
51‧‧‧第一條測試中裝置間佈線
54‧‧‧第四條測試中裝置間佈線
61‧‧‧第一條測試中裝置間佈線
64‧‧‧第四條測試中裝置間佈線
70‧‧‧測試中裝置
73a‧‧‧第一連接接針
73b‧‧‧第二連接接針
73c‧‧‧第三連接接針
73d‧‧‧第四連接接針
76‧‧‧源極佈線薄膜
77‧‧‧汲極佈線薄膜
81‧‧‧第一條測試中裝置間佈線
82‧‧‧第二條測試中裝置間佈線
83‧‧‧第三條測試中裝置間佈線
84‧‧‧第四條測試中裝置間佈線
100‧‧‧測試結構
105‧‧‧本體佈線薄膜
106‧‧‧源極佈線薄膜
107‧‧‧汲極佈線薄膜
108‧‧‧閘極佈線薄膜
110‧‧‧測試結構
111‧‧‧測試中裝置
113a‧‧‧第一連接接針
113d‧‧‧第四連接接針
120‧‧‧測試結構
130‧‧‧測試結構
140‧‧‧測試結構
150‧‧‧測試結構
160‧‧‧測試結構
161‧‧‧測試中裝置
163a‧‧‧第一連接接針
163d‧‧‧第四連接接針
170‧‧‧測試結構
171‧‧‧測試中裝置
173a‧‧‧第一連接接針
173d‧‧‧第四連接接針
175‧‧‧第一條測試中裝置間佈線
178‧‧‧第四條測試中裝置間佈線
180‧‧‧積體電路
181‧‧‧晶片核心區段
182‧‧‧第一輸入/輸出單元
183‧‧‧第二輸入/輸出單元
184‧‧‧佈線區段
185‧‧‧VDD電源供應佈線
186‧‧‧VSS電源供應佈線
190‧‧‧功能區塊區段
190a‧‧‧第一連接接針
190b‧‧‧第二連接接針
190c‧‧‧第三連接接針
190d‧‧‧第四連接接針
191‧‧‧輸入電極區段
191a‧‧‧輸入佈線區段
191b‧‧‧輸入墊區段
191c‧‧‧連接區段
192‧‧‧輸出電極區段
192a‧‧‧輸出佈線區段
192b‧‧‧輸出連接區段
200‧‧‧金屬氧化物半導體電晶體
201‧‧‧L形狀路由結構
A0‧‧‧表示順時針方向之箭頭
A1‧‧‧表示順時針方向之箭頭
A2‧‧‧表示逆時針方向之箭頭
A3‧‧‧表示逆時針方向之箭頭
A4‧‧‧表示順時針方向之箭頭
A5‧‧‧表示逆時針方向之箭頭
A6‧‧‧表示順時針方向之箭頭
A7‧‧‧表示順時針方向之箭頭
A8‧‧‧表示逆時針方向之箭頭
A9‧‧‧表示逆時針方向之箭頭
A10‧‧‧表示順時針方向之箭頭
A11‧‧‧表示順時針方向之箭頭
B‧‧‧連接接針
D‧‧‧連接接針
G‧‧‧連接接針
L1‧‧‧直線
L2‧‧‧直線
L3‧‧‧直線
L4‧‧‧直線
M1‧‧‧金屬層/金屬佈線層
M2‧‧‧金屬層
O‧‧‧旋轉中心
S‧‧‧連接接針
圖1係根據一第一實施例之一測試結構之一示意性方塊圖；圖2係根據該第一實施例之該測試結構之一示意性平面圖；圖3係沿圖2中之一線a-a所截取之一剖面圖；圖4係沿圖2中之一線b-b所截取之一剖面圖；圖5係在根據該第一實施例之該測試結構旋轉90度之後該測試結構之一示意性平面圖；圖6A及圖6B係輔助闡釋旋轉根據該第一實施例之該測試結構之一操作之一實例之一圖式；圖7係展示根據該第一實施例之該測試結構之一佈局方法之一程序之一實例之一流程圖；圖8係根據一比較實例之一測試結構之一示意性平面圖；圖9係根據一第二實施例之一測試結構之一示意性平面圖；圖10A及圖10B係輔助闡釋旋轉根據該第二實施例之該測試結構之一操作之一實例之圖式；圖11係根據一第三實施例之一測試結構之一示意性平面圖； 圖12A及圖12B係輔助闡釋旋轉根據該第三實施例之該測試結構之一操作之一實例之圖式；圖13係根據一第四實施例之一測試結構之一示意性平面圖；圖14A及圖14B係輔助闡釋旋轉根據該第四實施例之該測試結構之一操作之一實例之圖式；圖15係根據一第五實施例之一測試結構之一示意性平面圖；圖16A及圖16B係輔助闡釋旋轉根據該第五實施例之該測試結構之一操作之一實例之圖式；圖17A及圖17B係展示在旋轉根據一修改實例1-1之一測試結構之一操作之前及之後的每一連接接針之配置位置之圖式；圖18A及圖18B係展示在旋轉根據一修改實例1-2之一測試結構之一操作之前及之後的每一連接接針之配置位置之圖式；圖19係根據一應用實例之一積體電路中之I/O(輸入/輸出)單元之配置及組態之一圖式；圖20A及圖20B係根據該應用實例之該積體電路中所用之該I/O單元之示意性組態圖；且圖21係先關技術中之一測試結構之一示意性組態平面圖。
1a‧‧‧井連接部分
2‧‧‧源極區
3‧‧‧汲極區
4‧‧‧閘極電極
5‧‧‧本體佈線薄膜
6‧‧‧源極佈線薄膜
7‧‧‧汲極佈線薄膜
8‧‧‧閘極佈線薄膜
9a‧‧‧第一接觸電極
9b‧‧‧第二接觸電極
9c‧‧‧第三接觸電極
9d‧‧‧第四接觸電極
10‧‧‧測試中裝置
13a‧‧‧第一連接接針
13b‧‧‧第二連接接針
13c‧‧‧第三連接接針
13d‧‧‧第四連接接針
21‧‧‧佈線/第一條測試中裝置間佈線
22‧‧‧佈線/第二條測試中裝置間佈線
23‧‧‧佈線/第三條測試中裝置間佈線
24‧‧‧佈線/第四條測試中裝置間佈線
100‧‧‧測試結構
B‧‧‧連接接針
D‧‧‧連接接針
G‧‧‧連接接針
L1‧‧‧直線
O‧‧‧旋轉中心
S‧‧‧連接接針

Claims (11)

  1. 一種測試電路，其包括：一基板；一佈線區段，其具有複數條佈線且形成於該基板上；及一測試中裝置區段，其形成於該基板上，且具有一測試中裝置主體及分別用於在該測試中裝置主體與該複數條佈線之間建立連接之複數個連接電極，連接該測試中裝置主體之圖案形成之一平面中之一旋轉中心之一位置與該複數個連接電極中之每一者之一直線之一延伸方向與該複數條佈線之一延伸方向成一預定角度而傾斜，且該複數個連接電極係配置於適當位置處以使得甚至當該測試中裝置主體及該複數個連接電極相對於該圖案形成之該平面中之該佈線區段而繞該旋轉中心之該位置旋轉90度時仍維持該複數個連接電極與該複數條佈線之間的連接關係。
  2. 如請求項1之測試電路，其中該預定角度係45度。
  3. 如請求項2之測試電路，其中當該測試中裝置主體之該圖案形成之該平面中之該旋轉中心之該位置係設定為一原點時，該複數條佈線之該延伸方向係設定為一X軸方向，且正交於該複數條佈線之該延伸方向之一方向係設定為一Y軸方向，在該測試中裝置主體及該複數個連接電極在該圖案形成之該平面中繞該旋轉中心之該位置旋轉90度之前的一狀態 中，該複數個連接電極係配置於由Y=-X表示之一直線上之位置處。
  4. 如請求項2之測試電路，其中當該測試中裝置主體之該圖案形成之該平面中之該旋轉中心之該位置係設定為一原點時，該複數條佈線之該延伸方向係設定為一X軸方向，且正交於該複數條佈線之該延伸方向之一方向係設定為一Y軸方向，在該測試中裝置主體及該複數個連接電極在該圖案形成之該平面中旋轉90度之前的一狀態中，該複數個連接電極係配置於由Y=X表示之一直線上之位置處。
  5. 如請求項2之測試電路，其中當該測試中裝置主體之該圖案形成之該平面中之該旋轉中心之該位置係設定為一原點時，該複數條佈線之該延伸方向係設定為一Y軸方向，且正交於該複數條佈線之該延伸方向之一方向係設定為一X軸方向，在該測試中裝置主體及該複數個連接電極在該圖案形成之該平面中旋轉90度之前的一狀態中，該複數個連接電極係配置於由Y=-X表示之一直線上之位置處。
  6. 如請求項2之測試電路，其中當該測試中裝置主體之該圖案形成之該平面中之該旋轉中心之該位置係設定為一原點時，該複數條佈線之該延伸方向係設定為一Y軸方向，且正交於該複數條佈線之該延伸方向之一方向係設定為一X軸方向，在該測試中裝置主體及該複數個連接電極在該圖案形成之該 平面中旋轉90度之前的一狀態中，該複數個連接電極係配置於由Y=X表示之一直線上之位置處。
  7. 如請求項2之測試電路，其中該佈線區段具有經形成以便沿一預定方向延伸之第一佈線及經形成以便沿正交於該預定方向之一方向延伸之第二佈線，該測試中裝置區段具有用於在該測試中裝置主體與該第一佈線之間建立連接之一第一連接電極及用於在該測試中裝置主體與該第二佈線之間建立連接之一第二連接電極，且當該測試中裝置主體之該圖案形成之該平面中之該旋轉中心之該位置係設定為一原點時，該第一佈線之該延伸方向係設定為一X軸方向，且該第二佈線之該延伸方向係設定為一Y軸方向，在該測試中裝置主體及該複數個連接電極在該圖案形成之該平面中旋轉90度之前的一狀態中，該第一連接電極係安置於由Y=X表示之一直線上之一位置處且該第二連接電極係安置於由Y=-X表示之一直線上之一位置處。
  8. 如請求項1之測試電路，其中該測試中裝置主體係一金屬氧化物半導體電晶體，且該測試中裝置區段具有分別連接至該金屬氧化物半導體電晶體之一閘極、一源極、一汲極及一井之該四個連接電極，且該佈線區段具有分別連接至該四個連接電極之四條該 佈線。
  9. 一種積體電路，其包括：一基板；一佈線區段，其具有複數條佈線且形成於該基板上；及一裝置元件區段，其形成於該基板上，且具有一裝置元件主體及分別用於在該裝置元件主體與該複數條佈線之間建立連接之複數個連接電極，連接該裝置元件主體之圖案形成之一平面中之一旋轉中心之一位置與該複數個連接電極中之每一者之一直線之一延伸方向與該複數條佈線之一延伸方向成一預定角度而傾斜，且該複數個連接電極係配置於適當位置處以使得甚至當該裝置元件主體與該複數個連接電極相對於該圖案形成之該平面中之該佈線區段而繞該旋轉中心之該位置旋轉90度時仍維持該複數個連接電極與該複數條佈線之間的連接關係。
  10. 如請求項9之積體電路，其中該裝置元件區段係一輸入/輸出單元。
  11. 一種測試電路佈局方法，其包括：形成一佈線區段之一佈局圖案，該佈線區段具有複數條佈線；及形成一測試中裝置區段之一佈局圖案，該測試中裝置區段具有一測試中裝置主體及分別用於在該測試中裝置主體與該複數條佈線之間建立連接之複數個連接電極，連接該測試中裝置主體之圖案形成之一平面中之一旋轉中心之一位置與該複數個連接電極中之每一者之一直線 之一延伸方向與該複數條佈線之一延伸方向成一預定角度而傾斜，且該複數個連接電極係配置於適當位置處以使得甚至當該測試中裝置主體與該複數個連接電極相對於該圖案形成之該平面中之該佈線區段而繞該旋轉中心之該位置旋轉90度時仍維持該複數個連接電極與該複數條佈線之間的連接關係。
TW101122283A 2011-07-08 2012-06-21 測試電路，積體電路及測試電路佈局方法 TW201304095A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011152141 2011-07-08
JP2012043216A JP2013038380A (ja) 2011-07-08 2012-02-29 テスト回路、集積回路、及び、テスト回路のレイアウト方法

Publications (1)

Publication Number Publication Date
TW201304095A true TW201304095A (zh) 2013-01-16

Family

ID=47438166

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101122283A TW201304095A (zh) 2011-07-08 2012-06-21 測試電路，積體電路及測試電路佈局方法

Country Status (4)

Country Link
US (1) US8954916B2 (zh)
JP (1) JP2013038380A (zh)
CN (1) CN102867760A (zh)
TW (1) TW201304095A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8751993B1 (en) * 2013-03-15 2014-06-10 Resonant Llc Element removal design in microwave filters
JP6432443B2 (ja) * 2015-05-20 2018-12-05 三菱電機株式会社 半導体装置の製造方法
CN106707644A (zh) * 2017-01-06 2017-05-24 京东方科技集团股份有限公司 短路棒结构及其制作方法以及薄膜晶体管基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050958A (ja) * 1996-08-05 1998-02-20 Toshiba Corp 半導体記憶装置、半導体記憶装置のレイアウト方法、半導体記憶装置の動作方法および半導体記憶装置の回路配置パターン
JP2000258495A (ja) * 1999-03-12 2000-09-22 Oki Electric Ind Co Ltd 半導体デバイス試験装置
JP2006245802A (ja) * 2005-03-01 2006-09-14 Mitsubishi Electric Corp 電力線搬送通信システム及びその通信装置、並びに電力線搬送通信システムの構築方法
US7489151B2 (en) 2005-10-03 2009-02-10 Pdf Solutions, Inc. Layout for DUT arrays used in semiconductor wafer testing
CN101996910B (zh) * 2009-08-25 2012-05-30 中芯国际集成电路制造(上海)有限公司 检测半导体器件的测试结构的方法

Also Published As

Publication number Publication date
US8954916B2 (en) 2015-02-10
JP2013038380A (ja) 2013-02-21
US20130009314A1 (en) 2013-01-10
CN102867760A (zh) 2013-01-09

Similar Documents

Publication Publication Date Title
TWI615947B (zh) 半導體記憶體
US9217770B2 (en) Probe resistance measurement method and semiconductor device with pads for probe resistance measurement
JP5292005B2 (ja) 半導体集積回路
US7692319B2 (en) Efficient provision of alignment marks on semiconductor wafer
US8686567B2 (en) Semiconductor device having plural wiring layers
US9024407B2 (en) Monitoring testkey used in semiconductor fabrication
US10845662B2 (en) Display panel and manufacturing method thereof
US10566290B2 (en) Alignment mark and measurement method thereof
CN108400129B (zh) 具有接触跨接线的集成电路
KR100502797B1 (ko) 액정 표시 장치 및 그의 제조 방법
EP2878996A1 (en) Display device and manufacturing and testing methods thereof
JP5451747B2 (ja) 半導体ウェハ及び半導体装置の製造方法
US20120012843A1 (en) Semiconductor device, method of manufacturing the same, and method of designing the same
TW201304095A (zh) 測試電路，積體電路及測試電路佈局方法
JP2006032944A (ja) 容易に変更することができる配線構造体、前記配線構造体の設計及び変更方法
US8063468B2 (en) Semiconductor device, method for manufacturing semiconductor device, and method for designing manufacturing semiconductor device
US20120199829A1 (en) Semiconductor device
JP3708037B2 (ja) 半導体装置
US12010833B2 (en) Method and structure for reduce OTP cell area and leakage
CN104485337A (zh) 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法
WO2018059091A1 (zh) 阵列基板及其制造方法、显示面板和显示装置
JP2005032768A (ja) 半導体装置
KR101076776B1 (ko) 오버레이 버니어 및 이를 이용한 오버레이 측정 방법
JP2006139165A (ja) セルを記録した記録媒体及び半導体集積回路
TW202341236A (zh) 具有接墊結構的單元格陣列及其形成方法