CN106707644A - 短路棒结构及其制作方法以及薄膜晶体管基板 - Google Patents

短路棒结构及其制作方法以及薄膜晶体管基板 Download PDF

Info

Publication number
CN106707644A
CN106707644A CN201710009041.0A CN201710009041A CN106707644A CN 106707644 A CN106707644 A CN 106707644A CN 201710009041 A CN201710009041 A CN 201710009041A CN 106707644 A CN106707644 A CN 106707644A
Authority
CN
China
Prior art keywords
wire
short bar
survey line
bar structure
junction structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710009041.0A
Other languages
English (en)
Inventor
王勇
朱载荣
郭宏雁
于洋
郑尧燮
谢宗添
蒋增杨
汤存对
吴怀亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Fuzhou BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710009041.0A priority Critical patent/CN106707644A/zh
Publication of CN106707644A publication Critical patent/CN106707644A/zh
Priority to US15/680,328 priority patent/US10319651B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

本公开提供了一种短路棒结构及其制作方法以及薄膜晶体管(TFT)。所述短路棒结构包括：测试线；检测探针接触部分，与测试线相连，用于与检测探针接触；至少一个PN结结构，位于测试线与至少一根待测线之间，使测试信号沿从所述测试线至所述待测线的方向单向导通。

Description

短路棒结构及其制作方法以及薄膜晶体管基板
技术领域
本公开涉及显示设备检测领域，具体地涉及一种短路棒结构及其制作方法以及一种薄膜晶体管基板。
背景技术
在显示设备的生产过程中，需要在各个生产阶段对设备性能进行检测，以便及时发现存在的问题，保证面板的质量。检测探针接触方式是在需要通过加载信号进行的检测项目中常用的检测方式。举例来讲，在薄膜晶体管液晶显示器(TFT-LCD)的面板检测(如，cell test)中，常采用检测探针接触方式来对面板上的引线区域加载信号。在该过程中，检测探针与面板上的引线区域一一对应，通过将探针分别扎入相对应的引线区域而形成连接，进而加载信号。然而，由于引线间距很小(通常为38-40微米)，所以在检测探针与引线区域进行接触时容易发生偏差，并且容易对引线区域产生划伤，从而影响检测的效果。
短路棒结构用于将待测引线所对应的数据线或栅极线之间短路，从而，在检测时只需要使检测探针与被短路的多个引线之一接触即可。短路棒结构能够减少以上偏差情况出现的几率，增加了整个检测过程的效率和稳定性。然而，短路棒结构的引入会增加面板的边框厚度，这是不期望的。而且，为了保证面板能够使用，在测试结束后，必须通过修整(比如，激光修整)将短路棒结构清除，如果没有将短路棒结构清除干净，会造成瑕疵，影响面板的质量。此外，整个修整过程还需要投入较大的资金和人力，这大大增加了生产成本。
发明内容
为了至少部分地解决现有技术中存在的上述问题，本公开提出了一种短路棒结构及其制作方法以及一种薄膜晶体管(TFT)基板。
根据本公开的一个方面，提出了一种短路棒结构。该短路棒结构包括：测试线；检测探针接触部分，与测试线相连，用于与检测探针接触；至少一个PN结结构，位于测试线与至少一根待测线之间，使测试信号沿从所述测试线至所述待测线的方向单向导通。
在一个实施例中，所述至少一个PN结结构位于所述至少一根待测线的上方。
在一个实施例中，所述至少一个PN结结构位于所述至少一根待测线的下方。
在一个实施例中，当将要施加的测试电压为负时，所述至少一个PN结结构的P型半导体层与所述至少一根待测线相连，所述至少一个PN结结构的N型半导体层与所述测试线相连。
在一个实施例中，当将要施加的测试电压为正时，所述至少一个PN结结构的N型半导体层与所述至少一根待测线相连，所述至少一个PN结结构的P型半导体层与所述测试线相连。
在一个实施例中，所述检测探针接触部分具有连接区域和接触区域，所述接触区域的宽度大于所述连接区域的宽度。
在一个实施例中，所述短路棒结构包括两个检测探针接触部分，分别位于测试线的两端。
在一个实施例中，所述短路棒结构布置在TFT基板上。
在一个实施例中，布置在TFT基板上用于形成接合引线的区域之外。
在一个实施例中，所述测试线布置在TFT基板上用于形成接合引线的区域与用于叠加彩膜基板的区域之间。
在一个实施例中，所述待测线是数据线或栅极线。
根据本公开的另一方面，提出了一种制作短路棒结构的方法。该方法包括：在用于布置待测线的区域内形成测试线；在用于布置待测线的区域外形成检测探针接触部分，使得所述检测探针接触部分与所述测试线相连；在所述测试线上形成至少一个PN结结构，其中，所述PN结结构形成在所述测试线与要形成的待测线之间，并且所述PN结结构使得测试信号沿从所述测试线至所述待测线的方向单向导通。
根据本公开的另一方面，提出了一种制作短路棒结构的方法。该方 法包括：在至少一根待测线上形成至少一个PN结结构；在所述PN结结构上形成与所述PN结结构相连的测试线；在布置待测线的区域之外形成检测探针接触部分，使得所述检测探针接触部分与所述测试线相连，其中，所述PN结结构使得测试信号沿从所述测试线至所述待测线的方向单向导通。
根据本公开的另一方面，提出了一种TFT基板。该TFT基板包括：至少一根待测线；根据以上内容所述的至少一个短路棒结构；其中，所述短路棒结构与所述待测线相连。
在一个实施例中，所述至少一根待测线被分成至少一组，所述至少一个短路棒结构与所述至少一组一一对应地相连。
附图说明
图1示出了常规短路棒结构的示意图。
图2A示出了根据本公开实施例的短路棒结构的示意图。
图2B示出了根据本公开实施例的短路棒结构的侧视图。
图3A示出了根据本公开另一实施例的短路棒结构的侧视图。
图3B示出了根据本公开另一实施例的短路棒结构的侧视图。
图4示出了根据本公开另一实施例的短路棒结构的侧视图。
图5示出了根据本公开另一实施例的短路棒结构的示意图。
图6示出了根据本公开另一实施例的短路棒结构的示意图。
图7示出了根据第一情形实现的具有根据本公开实施例的短路棒结构的TFT基板的结构图。
图8示出了根据第一情形实现的具有根据本公开实施例的短路棒结构的TFT基板的分解结构图。
图9示出了TFT基板上的短路区域的示意图。
图10示出了根据第一情形的制作短路棒结构的方法的流程图。
图11示出了根据第二情形的制作短路棒结构的方法的流程图。
具体实施方式
下面将详细描述本公开的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本公开。在以下描述中，为了提供对本公开的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本公开。在其他实例中，为了避免混淆本公开，未具体描述公知的电路、材料或方法。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本公开至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
以下参考附图对本公开进行具体描述。
首先，图1示出的是常规短路棒结构的示意图。图1中的纵向线条是待测线，横向线条是用于对待测线进行短路的短路棒结构。每一个短路棒结构与若干个待测线的交点处示出为节点(比如，图1中的虚线圈出了四个节点)。可以看出，每个短路棒结构分别与特定的待测线相连接。
图2A示出了根据本公开的一个实施例的短路棒结构200的示意图。图2B示出了根据本公开的一个实施例的短路棒结构200的侧视图
如图2A所示，该短路棒结构200包括测试线210(无填充部分)、检测探针接触部分220(斜线填充部分)和至少一个PN结结构230(竖线填充部分)。检测探针接触部分220与测试线210相连，用于与检测探针接触。至少一个PN结结构230将位于测试线210与至少一根待测线(例如，图2A中的虚线所示)之间，用于将测试线210与待测线相连，并使测试信号沿从所述测试线210至所述待测线的方向单向导通。
应该理解的是，虽然图2A中将测试线210、检测探针接触部分220和PN结结构230(以及待测线)示为了特定的形状、大小、数量和相对位置等，但这只是示例性的，本公开的技术方案同样可以实现为其他的形 状、大小、数量和相对位置。比如，在本公开的其他实施例中，测试线210可以为直线线条。还应理解的是，虽然图2A中只通过虚线示出了与短路棒结构200中的一个PN结结构230相连的单个待测线，但这只是示例性的，在本发明的其他实施例中，短路棒结构200可以与任意数量的待测线相连。具体地，其连接情况包括但不限于，每个PN结结构230分别连接单个待测线，单个PN结结构230连接多个待测线，多个PN结结构230连接单个待测线以及以上各种情况的组合。
在一个实施例中，测试线210和检测探针接触部分220是一体成形的。
在如图2B所示的短路棒结构200的侧视图中，示出了测试线210和至少一个PN结结构230，PN结结构230位于测试线210与待测线(例如，图2B中的虚线所示)之间。需要指出的是，虽然图2B中将PN结结构230示为位于测试线210的上方，但这只是为了进行说明而示例性示出的。在其他实施例中，PN结结构230与测试线210可以具有其他位置关系，只要PN结结构230位于测试线210与待测线之间即可。
如图2B所示，PN结结构230被示为分层结构，即图2B中所示的白色填充层和灰色填充层。根据将要进行的测试所需要的检测电压(从测试线向待测线)的正负，所述白色填充层和灰色填充层中的一个对应于PN结结构230的P型半导体层，另一个对应于N型半导体层。
具体地，当将要施加的测试电压为负时，白色填充层对应于PN结结构230的P型半导体层，灰色填充层对应于N型半导体层，即PN结结构230的P型半导体层与待测线相连，PN结结构230的N型半导体层与测试线210相连。在这种情况下，在进行测试时，电流沿待测线→P型半导体层→N型半导体层→测试线210方向流动。对于作为负电压的测试信号，这条路径是导通的。此外，当引线接合后，对于负电压工作信号，电流沿像素电极→引线→PCB方向流动，即，负电压工作信号的传递方向是：PCB→引线→像素电极。由于如上布置的PN结结构230的存在，电流不会沿测试线210→N型半导体层→P型半导体层→引线(待测线)→PCB方向流动，负电压工作信号不会通过短路棒结构200进行传导，从而不会造成不同引线之间的短路。
当将要施加的测试电压为正时，白色填充层对应于PN结结构230的N 型半导体层，灰色填充层对应于P型半导体层，即PN结结构230的N型半导体层与待测线相连，PN结结构230的P型半导体层与测试线210相连。在这种情况下，在进行测试时，电流沿测试线210→P型半导体层→N型半导体层→待测线方向流动。对于作为正电压的测试信号，这条路径是导通的。此外，当引线接合后，对于正电压工作信号，电流沿PCB→引线→像素电极方向流动，即，正电压工作信号的传递方向是：PCB→引线→像素电极。由于如上布置的PN结结构230的存在，电流不会沿PCB→引线(待测线)→N型半导体层→P型半导体层→测试线210方向流动，正电压工作信号不会通过短路棒结构200进行传导，从而不会造成不同引线之间的短路。
可见，由于设置了PN结结构230，消除了接合工序中出现引线之间短路的可能。从而，根据本公开实施例的短路棒结构无需在检测后进行修整，能够大大的节约成本。
图3A示出了根据本公开另一实施例的短路棒结构的侧视图。与图2B中所示的短路棒结构200相比，在图3A中，所述至少一个PN结结构230中与测试线210相连的灰色填充层(P型半导体层或N型半导体层)是一体形成的单层结构，而其中用于与待测线相连的白色填充层(N型半导体层或P型半导体层)则仍为分离的结构(即，与图2B中一样，每个PN结结构230对应于一个分离的白色填充层)。
图3B进一步示出了根据另一实施例的短路棒结构的侧视图。与图3A所示的短路棒结构相比，在图3B中，所述至少一个PN结结构230中与测试线210相连的灰色填充层(P型半导体层或N型半导体层)采用分离的结构(即，与图2B中一样，每个PN结结构230对应于一个分离的灰色填充层)，并且在分离的灰色填充层(P型半导体层或N型半导体层)之间设置了用于隔离的绝缘区域(网格填充区域)，而用于与待测线相连的白色填充层(N型半导体层或P型半导体层)是一体形成的单层结构。
图4进一步示出了根据另一实施例的短路棒结构的侧视图。与图3所示的短路棒结构相比，在图4中，在分离的白色填充层(N型半导体层或P型半导体层)之间设置了用于隔离的绝缘区域(网格填充区域)。
应该理解的是，在其他实施例中，还可以将所述至少一个PN结结构 230实现为图2、图3A、图3B、图4所示情况的任意组合。
图5示出了根据本公开另一实施例的短路棒结构500的示意图。短路棒结构500包括测试线510(无填充区域)、检测探针接触部分520(斜线填充区域)和至少一个PN结结构530(竖线填充区域)。所述检测探针接触部分520包括连接区域520-1和接触区域520-2两部分。接触区域520-2的宽度(即，与检测探针接触部分520的延伸方向垂直的方向的尺寸)大于所述连接区域520-1的宽度。通过设置具有更大宽度的接触区域520-2，使得进行探针接触时更加准确和稳定，并且接触面积变大，减少了因为大电流而造成烧伤的几率。
虽然图5中将接触区域520-2示为矩形，但应当理解都是，在本公开的其他实施例中，接触区域520-2可以具有任意形状，比如直径大于连接区域520-1的宽度的圆形。
图6示出了根据本公开另一实施例的短路棒结构600的示意图。短路棒结构600包括测试线610(无填充区域)、两个检测探针接触部分620(斜线填充区域)和至少一个PN结结构630(竖线填充区域)。两个监测探针接触部分620分别位于测试线610的两端。设置两个检测探针接触部分620使得检测操作更加灵活，并且当检测到问题时，能够通过在两个检测探针接触部分620分别进行检测，更好地判断问题出现的位置和原因。
以下将结合图7-图11对在TFT基板上实现根据本公开实施例的短路棒结构的情形进行说明。应当理解的是，采用TFT基板进行说明只是示例性的，根据本公开实施例的短路棒结构同样可以用于其他适于应用短路棒结构的场合。
针对在TFT基板上实现短路棒结构的方式不同，分两种情形进行说明。其中，在第一情形中，测试线形成在TFT基板与待测线之间；在第二情形中，待测线形成在TFT基板与测试线之间。
第一情形
测试线形成在TFT基板与待测线之间，即PN结结构在TFT基板上位于待测线的下方。
图7示出了根据第一情形实现的具有根据本公开实施例的短路棒结构的TFT基板700的结构图。图8示出了根据第一情形实现的具有根据本公开实施例的短路棒结构的TFT基板700的分解结构图。
如图7和8所示，TFT基板700中具有两个短路棒结构710以及与之分别相连的多个待测线720。应该理解的是，虽然图7和8中示出了两个短路棒结构和多个待测线，但在本公开的其他实施例中，还可以包括更多或更少的短路棒结构和/或待测线。
本领域技术人员还应理解的是，短路棒结构710与待测线720的连接关系不限于此。
在一个实施例中，可以将在使用时用于相同功能的待测线720连接到同一个短路棒结构710。
在一个实施例中，可以将待测线720分成至少一组，并且使得短路棒结构710与所述至少一组一一对应地相连，比如采用本领域的2D或6D连接方式。
每个短路棒结构710都包括测试线711、检测探针接触部分712以及多个PN结结构713。测试线711和检测探针接触部分712布置在TFT基板的玻璃基底上。PN结结构713布置在测试线711上，每个待测线布置在相应的一个PN结结构713上，并通过PN结结构713与测试线711相连之一。需要指出的是，图7和8中所示的检测探针接触部分712的构成与图5中所示的检测探针接触部分520相同，图7和8中所示的PN结结构713的构成与图3A中所示的PN结结构230相同，但这都只是示例性的。在其他实施例中，检测探针接触部分712和PN结结构713还可以具有其他结构。
图9示出了TFT基板700上的短路区域的示意图。从图9可见，在TFT基板上用于叠加彩膜基板的区域之外，示出了从TFT基板的边缘向彩膜基板的边缘的方向依次排列的第一短路区域、接合区域和第二短路区域。第一短路区域、接合区域和第二短路区域都用于布置待测线。结合区域的待测线部分上将覆盖接合引线。
在一个实施例中，如图7和8所示短路棒结构710布置在第一短路区域或第二短路区域中，即布置在用于形成接合引线的区域之外。这样布置能够避免在随后的接合工序中对短路棒结构产生破坏，从而影响面板的 性能。
在一个实施例中，如图7和8所示短路棒结构710布置在第二短路区域中，即布置在用于形成接合引线的区域与用于叠加彩膜基板的区域之间。在这种情况下，可以不设置如图所示的第一短路区域，从而可以减小面板边缘的宽度，提高TFT玻璃基底的利用率。
在一个实施例中，所述待测线是数据线或栅极线。
图10示出了根据第一情形的制作短路棒结构710的方法1000的流程图。
在步骤S1010中，在用于布置待测线的区域内形成测试线711。
在步骤S1020中，在用于布置待测线的区域外形成检测探针接触部分712，使得所述检测探针接触部分712与所述测试线711相连。
在步骤S1030中，在所述测试线711上形成至少一个PN结结构713。
在方法1000中，使得所述PN结结构713形成在所述测试线711与要形成的待测线之间，并且所述PN结结构713使得测试信号沿从所述测试线711至所述待测线的方向单向导通。
第二情形
待测线形成在TFT基板与测试线之间，即PN结结构在TFT基板上位于待测线的上方。
从而，第二情形与第一情形相比，差别在于待测线、PN结结构和测试线在TFT基板上的形成顺序不同。其结构相当于将图7中由短路棒结构和待测线组成的整体上下翻转放置于TFT基板，而无需对该整体进行拆解与重组。因此，以上针对第一情形中短路棒结构、待测线、短路棒结构和待测线之间的关联、短路棒结构的布置区域等的描述在此同样适用，在此不再赘述。以下仅参照图11描述根据第二情形制作短路棒结构的方法。
图11示出了根据第二情形的制作短路棒结构的方法1100的流程图。
在步骤S1110中，在至少一根待测线上形成至少一个PN结结构。
在步骤S1120中，在所述PN结结构上形成与所述PN结结构相连的测试线。
在步骤S1130中，在布置待测线的区域之外形成检测探针接触部分，使得所述检测探针接触部分与所述测试线相连。
在方法1100中，使得所述PN结结构使得测试信号沿从所述测试线至所述待测线的方向单向导通。
以上的详细描述通过使用示意图、流程图和/或示例，已经阐述了众多实施例。在这种示意图、流程图和/或示例包含一个或多个功能和/或操作的情况下，本领域技术人员应理解，这种示意图、流程图或示例中的每一功能和/或操作可以通过各种结构、硬件、软件、固件或实质上它们的任意组合来单独和/或共同实现。
虽然已参照几个典型实施例描述了本公开，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本公开能够以多种形式具体实施而不脱离公开的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (14)

1.一种短路棒结构，包括：
测试线；
检测探针接触部分，与测试线相连，用于与检测探针接触；
至少一个PN结结构，位于测试线与至少一根待测线之间，使测试信号沿从所述测试线至所述待测线的方向单向导通。
2.根据权利要求1所述的短路棒结构，其中，所述至少一个PN结结构位于所述至少一根待测线的上方或下方。
3.根据权利要求1或2所述的短路棒结构，其中，当将要施加的测试电压为负时，所述至少一个PN结结构的P型半导体层与所述至少一根待测线相连，所述至少一个PN结结构的N型半导体层与所述测试线相连。
4.根据权利要求1或2所述的短路棒结构，其中，当将要施加的测试电压为正时，所述至少一个PN结结构的N型半导体层与所述至少一根待测线相连，所述至少一个PN结结构的P型半导体层与所述测试线相连。
5.根据权利要求1或2所述的短路棒结构，其中，所述检测探针接触部分具有连接区域和接触区域，所述接触区域的宽度大于所述连接区域的宽度。
6.根据权利要求1或2所述的短路棒结构，其中，所述短路棒结构包括两个检测探针接触部分，分别位于测试线的两端。
7.根据权利要求1或2所述的短路棒结构，其中，所述短路棒结构布置在薄膜晶体管(TFT)基板上。
8.根据权利要求7所述的短路棒结构，其中，所述测试线布置在TFT基板上用于形成接合引线的区域之外。
9.根据权利要求7所述的短路棒结构，其中，所述测试线布置在TFT基板上用于形成接合引线的区域与用于叠加彩膜基板的区域之间。
10.根据权利要求7所述的短路棒结构，其中，所述待测线是数据线或栅极线。
11.一种制作短路棒结构的方法，包括：
在用于布置待测线的区域内形成测试线；
在用于布置待测线的区域外形成检测探针接触部分，使得所述检测探针接触部分与所述测试线相连；
在所述测试线上形成至少一个PN结结构，
其中，所述PN结结构形成在所述测试线与要形成的待测线之间，并且所述PN结结构使得测试信号沿从所述测试线至所述待测线的方向单向导通。
12.一种制作短路棒结构的方法，包括：
在至少一根待测线上形成至少一个PN结结构；
在所述PN结结构上形成与所述PN结结构相连的测试线；
在布置待测线的区域之外形成检测探针接触部分，使得所述检测探针接触部分与所述测试线相连，
其中，所述PN结结构使得测试信号沿从所述测试线至所述待测线的方向单向导通。
13.一种薄膜晶体管(TFT)基板，包括：
至少一根待测线；
根据权利要求1-10中任一项所述的至少一个短路棒结构；
其中，所述短路棒结构与所述待测线相连。
14.根据权利要求13所述的TFT基板，其中，所述至少一根待测线被分成至少一组，所述至少一个短路棒结构与所述至少一组一一对应地相连。
CN201710009041.0A 2017-01-06 2017-01-06 短路棒结构及其制作方法以及薄膜晶体管基板 Pending CN106707644A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710009041.0A CN106707644A (zh) 2017-01-06 2017-01-06 短路棒结构及其制作方法以及薄膜晶体管基板
US15/680,328 US10319651B2 (en) 2017-01-06 2017-08-18 Shorting bar structure and method for manufacturing the same and thin film transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710009041.0A CN106707644A (zh) 2017-01-06 2017-01-06 短路棒结构及其制作方法以及薄膜晶体管基板

Publications (1)

Publication Number Publication Date
CN106707644A true CN106707644A (zh) 2017-05-24

Family

ID=58907178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710009041.0A Pending CN106707644A (zh) 2017-01-06 2017-01-06 短路棒结构及其制作方法以及薄膜晶体管基板

Country Status (2)

Country Link
US (1) US10319651B2 (zh)
CN (1) CN106707644A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117536A1 (en) * 2001-12-26 2003-06-26 Lg. Philips Lcd Co., Ltd. Liquid crystal display device
US20030117165A1 (en) * 2001-12-20 2003-06-26 Kim Dae Hong Liquid crystal display panel for testing line on glass type signal lines
CN102621721A (zh) * 2012-04-10 2012-08-01 深圳市华星光电技术有限公司 液晶面板、液晶模组及厘清其画面不良的原因的方法
CN102768421A (zh) * 2012-07-24 2012-11-07 深圳市华星光电技术有限公司 液晶面板及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4296424A (en) * 1978-03-27 1981-10-20 Asahi Kasei Kogyo Kabushiki Kaisha Compound semiconductor device having a semiconductor-converted conductive region
JP3529581B2 (ja) * 1997-03-14 2004-05-24 東芝マイクロエレクトロニクス株式会社 半導体ウェーハ及びｉｃカード
US5986283A (en) * 1998-02-25 1999-11-16 Advanced Micro Devices Test structure for determining how lithographic patterning of a gate conductor affects transistor properties
JP2000269567A (ja) * 1999-03-18 2000-09-29 Tdk Corp 半導体磁気抵抗素子
US6771077B2 (en) * 2002-04-19 2004-08-03 Hitachi, Ltd. Method of testing electronic devices indicating short-circuit
US20070295381A1 (en) * 2004-03-29 2007-12-27 Kyocera Corporation Solar Cell Module and Photovoltaic Power Generator Using This
DE102004036971B4 (de) * 2004-07-30 2009-07-30 Advanced Micro Devices, Inc., Sunnyvale Technik zur Bewertung lokaler elektrischer Eigenschaften in Halbleiterbauelementen
US9329433B2 (en) * 2010-03-12 2016-05-03 Sharp Kabushiki Kaisha Light-emitting device manufacturing method, light-emitting device, lighting device, backlight, liquid-crystal panel, display device, display device manufacturing method, display device drive method and liquid-crystal display device
JP2013038380A (ja) * 2011-07-08 2013-02-21 Sony Corp テスト回路、集積回路、及び、テスト回路のレイアウト方法
US20130239591A1 (en) * 2012-03-16 2013-09-19 Raytheon Company Thermal electric cooler and method
KR102028176B1 (ko) * 2013-06-03 2019-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117165A1 (en) * 2001-12-20 2003-06-26 Kim Dae Hong Liquid crystal display panel for testing line on glass type signal lines
US20030117536A1 (en) * 2001-12-26 2003-06-26 Lg. Philips Lcd Co., Ltd. Liquid crystal display device
CN102621721A (zh) * 2012-04-10 2012-08-01 深圳市华星光电技术有限公司 液晶面板、液晶模组及厘清其画面不良的原因的方法
CN102768421A (zh) * 2012-07-24 2012-11-07 深圳市华星光电技术有限公司 液晶面板及其制作方法

Also Published As

Publication number Publication date
US20180197798A1 (en) 2018-07-12
US10319651B2 (en) 2019-06-11

Similar Documents

Publication Publication Date Title
CN206040646U (zh) 静电防护与测试复合单元、阵列基板以及显示装置
CN102455553B (zh) Tft-lcd、阵列基板及其制造方法
CN108364598A (zh) 显示基板及其短路检测方法、显示装置
CN207183274U (zh) 阵列基板、显示面板和显示装置
TW201732978A (zh) 包含啟用ncem之填充單元格之doe的積體電路
CN104778908B (zh) 薄膜晶体管电气特性测量方法
CN103309065B (zh) 显示面板的测试线路及其测试方法
CN108873506A (zh) 母板和母板的测试方法
CN106054474B (zh) 液晶显示面板及液晶显示面板线路监测方法
CN103941171B (zh) 半导体测试结构及测试方法
CN104362156A (zh) 一种显示基板、其测试方法及制备方法
CN103197478A (zh) 一种阵列基板及液晶显示装置
CN105336731B (zh) 测试键结构与测试键群组
CN103837809B (zh) 测试mosfet匹配性的ic布局及测试方法
US20110279142A1 (en) Time dependent dielectric breakdown (tddb) test structure of semiconductor device and method of performing tddb test using the same
CN105047674B (zh) 阵列基板及其制备方法和显示装置
CN106019672A (zh) 一种薄膜晶体管阵列基板的制作方法
CN103887283B (zh) 多晶硅残留监测结构
CN107068696A (zh) 一种阵列基板和阵列基板的制作方法
CN104465620B (zh) 一种新的芯片测试结构
KR101469481B1 (ko) 표시장치용 표시패널 및 표시장치용 신호라인의 불량 검출방법
CN106707644A (zh) 短路棒结构及其制作方法以及薄膜晶体管基板
CN107093391B (zh) 液晶显示面板的检测电路结构与液晶显示面板
CN104090393B (zh) 一种液晶盒晶体管电性测试方法
CN105954898A (zh) 显示面板及测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524

RJ01 Rejection of invention patent application after publication