CN108873506A - 母板和母板的测试方法 - Google Patents

母板和母板的测试方法 Download PDF

Info

Publication number
CN108873506A
CN108873506A CN201710326287.0A CN201710326287A CN108873506A CN 108873506 A CN108873506 A CN 108873506A CN 201710326287 A CN201710326287 A CN 201710326287A CN 108873506 A CN108873506 A CN 108873506A
Authority
CN
China
Prior art keywords
display panel
signal
motherboard
electrically connected
way conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710326287.0A
Other languages
English (en)
Other versions
CN108873506B (zh
Inventor
张晗
王海峰
任兴凤
潘鑫
冯艳荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710326287.0A priority Critical patent/CN108873506B/zh
Priority to PCT/CN2017/116956 priority patent/WO2018205626A1/zh
Priority to US16/074,352 priority patent/US11309309B2/en
Publication of CN108873506A publication Critical patent/CN108873506A/zh
Application granted granted Critical
Publication of CN108873506B publication Critical patent/CN108873506B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种母板和母板的测试方法。该母板包括多个显示面板、多个第一测试端子和多个第一单向导通电路。每个显示面板具有显示区，且每个显示面板包括从显示区外并排延伸到显示区内的多根第一信号线；每个显示面板的多根第一信号线分别与多个第一测试端子之一电连接；多个第一单向导通电路在显示区外分别与多根第一信号线电连接，且配置为使得信号仅可从多个第一测试端子传输到每个显示面板的多根第一信号线。该母板和母板的测试方法可以确定母板中因静电释放而导致不良的显示面板。

Description

母板和母板的测试方法
技术领域
本公开的实施例涉及一种母板和母板的测试方法。
背景技术
液晶显示装置(Liquid Crystal Display Device)因具有功耗低等特性而倍受消费者青睐，并因此成为了显示领域发展的主流趋势。液晶显示装置的多个工艺流程(例如，传输、清洗、剥离、摩擦等工艺)会使得用于制作显示装置的母板上集聚大量的静电荷，在静电荷的集聚量超过一定阈值的情况下会发生静电释放。静电释放对显示装置有极大的危害，例如会使得相邻的栅线之间或相邻的数据线之间出现短路现象，并因此导致显示不良的发生。因此，在切割母板以得到单个的显示面板之前需要对母板所包含的显示面板进行检测，以确定存在因静电释放导致不良的显示面板。
发明内容
本公开的一个实施例提供了一种母板，该母板包括多个显示面板、多个第一测试端子和多个第一单向导通电路。每个显示面板具有显示区，且每个显示面板包括从显示区外并排延伸到显示区内的多根第一信号线；每个显示面板的多根第一信号线分别与多个第一测试端子之一电连接；多个第一单向导通电路在显示区外分别与多根第一信号线电连接，且配置为使得信号仅可从多个第一测试端子传输到每个显示面板的多根第一信号线。
本公开的另一个实施例提供了一种母板的测试方法，该母板的测试方法包括：通过多个第一测试端子将测试信号经相应的第一单向导通电路加载在每个显示面板的第一信号线上；以及基于多个显示面板的显示情况进行判断。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，并非对本公开的限制。
图1(a)是一种母板的示意图；
图1(b)是一种母板测试的仪器结果图；
图1(c)是一种静电环的设置方式；
图2(a)是图1(a)所示的母板的一种不良情况测试方法的示意图；
图2(b)是图1(a)所示的母板的另一种不良情况测试方法的示意图；
图2(c)是测试图1(a)所示的母板的另一种不良情况时的局部电流流向示意图；
图3(a)是本公开一个实施例提供的一种母板的示意图；
图3(b)是图3(a)所示的母板的一种不良情况的测试方法的示意图；
图3(c)是图3(a)所示的母板的另一种不良情况的测试方法的示意图；
图3(d)是图3(a)所示的母板的再一种不良情况的测试方法的示意图；
图4(a)是图3(a)所示的母板的一种设置防静电电路的方法；
图4(b)是图3(a)所示的母板的另一种设置防静电电路的方法；
图4(c)是图3(a)所示的母板的再一种设置防静电电路的方法；
图5(a)是本公开一个实施例提供的一种单向导通电路的截面示意图；
图5(b)是本公开一个实施例提供的另一种单向导通电路的截面示意图；
图6(a)是本公开一个实施例提供的另一种母板的示意图；
图6(b)是图6(a)所示的母板的一种不良情况的测试方法的示意图；
图7(a)是图6(a)所示的母板的一种设置防静电电路的方法；
图7(b)是图6(a)所示的母板的另一种设置防静电电路的方法；以及
图8是本公开另一个实施例提供的母板的测试方法的流程图。
具体实施方式
下面将结合附图，对本公开实施例中的技术方案进行清楚、完整地描述参考在附图中示出并在以下描述中详述的非限制性示例实施例，更加全面地说明本公开的示例实施例和它们的多种特征及有利细节。应注意的是，图中示出的特征不是必须按照比例绘制。本公开省略了已知材料、组件和工艺技术的描述，从而不使本公开的示例实施例模糊。所给出的示例仅旨在有利于理解本公开示例实施例的实施，以及进一步使本领域技术人员能够实施示例实施例。因而，这些示例不应被理解为对本公开的实施例的范围的限制。
除非另外特别定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。此外，在本公开各个实施例中，相同或类似的参考标号表示相同或类似的构件。
图1(a)是一种母板900的示意图，图1(a)所示的母板900包括多个显示面板901、测试端子(例如，如图所示，两个第一测试端子951和两个第二测试端子952)、多个焊盘961、多条测试总线953。每个显示面板901包括多条栅线911和多条数据线912，奇数行栅线911与一个第一测试端子951分别经由相应焊盘961电连接，偶数行的栅线911与另一个第一测试端子951分别经由相应焊盘961电连接；奇数列数据线912与一个第二测试端子952分别经由相应焊盘961电连接，偶数行的数据线912与另一个第二测试端子952分别经由相应焊盘961与电连接。
发明人注意到现有的母板900的测试(静电释放导致的不良)方法可以采用依次测试与栅线对应测试端子(第一测试端子951)之间的电阻，以及测试与数据线对应测试端子(第二测试端子952)之间的电阻，并通过电阻值是否下降确定母板900是否存在因静电释放导致的不良(例如，电阻值下降表示存在不良)。图1(b)是母板900测试的示例性仪器结果图，每一个矩形框代表一个显示面板901，图1(b)中虚线框所示的区域表示上述多个显示面板901中的至少一个存在因静电释放导致的不良，但是采用上述方法和仪器却无法确定有几个显示面板901存在因静电释放导致的不良，更无法确定哪一个或哪几个显示面板901存在因静电释放导致的不良，具体原因如下。
对于基于电阻值的母板900的测试方法，如果两个测试端子951之间的电阻(例如，图1(a)左侧的两个第一测试端子951之间的电阻)出现下降，表明与两个测试端子951相连接的导线之间存在因静电释放导致的不良(例如，短路)，例如，上述静电释放导致的不良可以存在于显示面板901的两条相邻的栅线911之间。又例如，如图1(c)所示，在两个相邻的焊盘961之间设置了静电环的情况下，上述静电释放引起的短路还可以是静电环的静电击穿导致的相邻的焊盘961之间的短路。由于多个显示面板901与所测试的两个第一测试端子951电连接，因此无法确定母板900的发生静电释放的显示面板901。因此，在确定母板900中存在因静电释放导致的不良的情况下，需要对母板900中的所有显示面板901进行人工检测，以确定存在因静电释放导致的不良的显示面板901。然而，人工检测不仅费时耗力，还存在易于漏检等问题。
发明人还注意到，对于现有的母板结构，也无法通过向第一测试端子951或/和第二测试端子952施加信号后观察各个显示面板901的显示情况的方法确定母板900中发生静电释放的显示面板901，具体原因如下。
例如，如图2(a)所示，向位于左二位置处的第一测试端子951施加扫描信号，向左三和左四位置处的第二测试端子952施加数据信号，在显示面板901没有发生静电释放的情况下，对于各个显示面板901，仅有位于偶数行的像素被驱动操作(点亮)，而位于奇数行的像素不被驱动操作。
例如，如图2(a)所示，在两个相邻的焊盘之间设置了静电环、且位于中间位置处的显示面板901的对应于两个第一测试端子951的两个焊盘之间设置的静电环发生静电释放的情况下，电信号不仅会经由发生静电击穿的静电环传输到位于中间位置处的显示面板901的偶数行的栅线911上，电信号还将经由发生了静电击穿的静电环传输到对应于左一位置处的第一测试端子951的测试总线上，并因此传输到位于上、下位置处的显示面板901的奇数行的栅线911上。因此，母板900上的所有显示面板901均出现显示异常，由此该测试方法无法确定母板900中发生静电释放的显示面板901。
例如，如图2(b)和图2(c)所示，在位于中间位置处的显示面板901的相邻的两行栅线911之间发生短路的情况下，经由左二位置处的第一测试端子951施加到偶数行栅线911的扫描信号将通过短路位置传输到与其相邻的奇数行栅线911上，并经由对应的焊盘传输到对应于左一位置处第一测试端子951的测试总线上，然后电信号将传输到位于上、下位置处的显示面板901的奇数行的栅线911上。因此，母板900上的所有显示面板901均出现显示异常，由此该测试方法无法确定母板900中发生静电释放的显示面板901。
本公开的实施例提供了一种母板和对于该母板的测试方法，该母板和对于该母板的测试方法可以确定母板中因静电释放而导致不良的显示面板。
本公开的至少一个实施例提供了一种母板，该母板包括多个显示面板、多个第一测试端子和多个第一单向导通电路。每个显示面板具有显示区，且每个显示面板包括从显示区外并排延伸到显示区内的多根第一信号线；每个显示面板的多根第一信号线分别与多个第一测试端子之一电连接；多个第一单向导通电路在显示区外分别与多根第一信号线电连接，且配置为使得信号仅可从多个第一测试端子传输到每个显示面板的多根第一信号线。显示面板的显示区包括子像素阵列，该子像素阵列在工作时用于显示；在显示区外，可以设置驱动电路、防静电电路等周边电路。
例如，图3(a)是本公开一个实施例提供的一种母板100的示意图。例如，如图3(a)所示，该母板100包括多个显示面板101、多个第一测试端子151和多个第一单向导通电路121。例如，母板100还可以包括多根测试总线(例如，第一测试总线153和第二测试总线154)。例如，为了清楚的说明本公开的实施例，图3(a)以及相关的附图中示例性的示出了母板100包括三个显示面板101，但本公开的实施例不限于此，例如，根据工艺条件和实际应用需求，每个母板100可以包括9个或者18个显示面板101。
例如，如图3(a)所示，每个显示面板101具有显示区102，且每个显示面板101包括从显示区102外并排延伸到显示区102内的多根第一信号线111和多根第二信号线112。例如，第一信号线111可以是栅线，而第二信号线112可以是数据线；又例如，第一信号线111可以是数据线，而第二信号线112可以是栅线。例如，本公开的实施例将以第一信号线111是栅线、第二信号线112是数据线为例对本公开的实施例进行详细阐述，但是本公开的实施例不限于此。例如，为了清楚的说明本公开的实施例，本公开的实施例示例性的示出了显示面板101包含八条第一信号线111和八条第二信号线112，但本公开的实施例不限于此，例如，根据实际应用需求，每个显示面板101可以包含900条第一信号线111和1440条第二信号线112。
例如，每个显示面板101的多根第一信号线111可以分别与多个第一测试端子151之一电连接。例如，第一测试端子151的设置个数以及第一信号线111与第一测试端子151电连接的方式可以根据实际应用需求进行选择，本公开的实施例对此不做具体限定。例如，第一测试端子151的设置个数以及第一测试端子151与第一信号线111的连接方式可以设置为满足如下的形式，也即，至少两条相邻的第一信号线111通过相应的第一单向导电电路121与不同的第一测试端子151电连接。
例如，如图3(a)和图4(a)所示，母板100可以包括两个与每个显示面板101的第一信号线111电连接的第一测试端子151，一个第一测试端子151(例如，位于左一位置处的第一测试端子151)与每个显示面板101的奇数行第一信号线111电连接，另一个第一测试端子151(例如，位于左二位置处的第一测试端子151)与每个显示面板101的偶数行第一信号线111电连接。
例如，多个第一单向导通电路121可以在显示区102外分别与多根第一信号线111电连接，且配置为使得信号仅可从多个第一测试端子151传输到每个显示面板101的多根第一信号线111。例如，多根第一测试总线153可以与多个第一测试端子151电连接(例如，每根第一测试总线153可以与每一个第一测试端子151电连接)，每个第一单向导通电路121可以与多根第一测试总线153之一电连接，从而每个显示面板101的多根第一信号线111分别与多个第一测试端子151之一电连接。例如，每个第一单向导通电路121可以包括第一端131和第二端132，每个第一单向导通电路121的导通方向为从第二端132至第一端131，第一端131可以与对应的第一信号线111电连接，第二端132可以与对应的第一测试总线153电连接，由此可以使得信号仅从多个第一测试端子151传输到每个显示面板101的多根第一信号线111。
例如，如图3(a)和图4(a)所示，母板100可以包括两个第一单向导通电路121。例如，母板100所包括的对应于第一单向导通电路121的第一测试总线153的条数和第一测试端子151的个数均等于第一单向导通电路121的个数。例如，在母板100包括两个第一单向导通电路121的情况下，母板100可以包括两个第一测试端子151和两根对应于第一测试端子151的第一测试总线153。
例如，在对应于每个显示面板101的多个单向导通电路(例如，四行单向导通电路)中，一个第一单向导通电路121(例如，位于第四行位置处的第一单向导通电路121)的第一端131可以与一个显示面板101的奇数行的第一信号线111(或位于每个显示面板101的第四行位置处的焊盘)电连接，上述一个第一单向导通电路121的第二端132可以与对应的第一测试总线153(例如，位于左一列的第一测试总线153)电连接，由此可以与对应的一个第一测试端子151(例如，位于左一位置处的第一测试端子151)电连接；另一个第一单向导通电路121(例如，位于第三行位置处的第一单向导通电路121)的第一端131可以与一个显示面板101的偶数行的第一信号线111(或位于显示面板101的第三行位置处的焊盘)电连接，上述另一个第一单向导通电路121的第二端132可以与对应的第一测试总线153(例如，位于左二列的第一测试总线153)电连接，由此可以与对应的一个第一测试端子151(例如，位于左二位置处的第一测试端子151)电连接。
例如，对于母板100的多个显示面板101，位于相对于所对应的显示面板101的相同位置处的第一单向导通电路121可以与同一根第一测试总线153和同一个第一测试端子151电连接。例如，在对应于每个显示面板101的多个单向导通电路中，每个显示面板101的位于第四行位置处的第一单向导通电路121均与位于左一列的第一测试总线153和位于左一位置处的第一测试端子151电连接，又例如，每个显示面板101的位于第三行位置处的第一单向导通电路121均与位于左二列的第一测试总线153和位于左二位置处的第一测试端子151电连接。由此，母板100所包括的一个第一测试端子151(例如，位于左一位置处的第一测试端子151)可以与每个显示面板101的奇数行第一信号线111电连接，母板100所包括的另一个第一测试端子151(例如，位于左二位置处的第一测试端子151)可以与每个显示面板101的偶数行第一信号线111电连接。
例如，为了避免静电荷在显示面板101的一个位置处聚集而引发静电释放导致的短路，还可以在每个显示面板101的显示区102外设置多个防静电电路141，例如，防静电电路141的设置方式可以根据实际应用需求进行设定，本公开的实施例对此不做具体限定。例如，如图4(a)所示，可以在相邻的两个焊盘之间设置防静电电路141，由此，静电荷可以比较均匀的分配在多个焊盘对应的导线上，进而降低了静电释放导致的显示面板不良(例如，短路)发生的几率。
例如，如图4(b)所示，每个显示面板101还可以包括静电释放线142(例如，静电释放线142可以接地)，多个防静电电路141可以在显示区102外分别电连接在多根第一信号线111和静电释放线142之间。由此，位于第一信号线111上的静电荷可以经由静电释放线142离开显示面板101，进而可以降低静电释放导致的不良(例如，短路)发生的几率。又例如，还可以使得多个防静电电路141(图4(b)未示出)在显示区102外分别电连接在多根第二信号线112和静电释放线142(例如，静电释放线142可以接地)之间，例如，与多根第二信号线112电连接的静电释放线以及与多根第一信号线111电连接的静电释放线可以是一根静电释放线或者两根不同的静电释放线。由此，位于第二信号线112上的静电荷可以经由静电释放线142离开显示面板101，进而可以进一步地降低静电释放导致的显示面板不良发生的几率。
例如，如图4(c)所示，可以在相邻的第一信号线111之间设置防静电电路141，由此，静电荷可以比较均匀的分配在每个显示面板101的第一信号线111上，进而降低了静电释放导致的显示面板不良发生的几率；又例如，还可以在相邻的第二信号线112之间设置防静电电路141，由此，静电荷可以比较均匀的分配在每个显示面板101的第二信号线112上，进而可以进一步地降低了静电释放导致的不良(例如，短路)发生的几率。尽管针对每个显示面板101设置了多个防静电电路141，但是还是会以一个较小的几率出现静电释放导致的显示面板不良，因此在母板100切割之前需要确定因静电释放导致不良存在的显示面板101。
例如，如图3(b)所示，在测试过程中，向位于左二位置处的第一测试端子151施加扫描信号，向左三和左四位置处的第二测试端子152施加数据信号。例如，在显示面板101没有发生静电释放引起的短路的情况下，对于各个显示面板101，仅有位于偶数行的像素被驱动工作(点亮)，而位于奇数行的像素不被驱动工作。
例如，如图3(b)所示，假设在两个相邻的焊盘之间设置了静电释放电路、且位于中间位置处的显示面板101的对应于两个第一测试端子151的两个焊盘之间设置的静电释放电路发生静电释放引起的短路的情况下，电信号会经由发生短路位置处传输到位于中间位置处的显示面板101的奇数行的第一信号线111上。又例如，如图3(b)所示，或者假设在位于中间位置处的显示面板101的相邻的两根第一信号线111之间发生短路的情况下，经由左二位置处的第一测试端子151施加到偶数行第一信号线111的扫描信号将通过短路位置传输到与其相邻的奇数行第一信号线111上，并将最终传输到整个显示面板101的奇数行第一信号线111上。
因此，对于上述两种情况，位于中间位置处的显示面板101的奇数行像素可能以较低的亮度被点亮，或者由于电压过低，位于中间位置处的显示面板101的所有像素均不能正常发光，也即，位于中间位置处的显示面板101的出现显示异常。然而，由于本公开实施例提供的单向导通电路，电信号无法被传输到位于左一列的第一测试总线153上，并因此也无法传输到位于上、下位置处的显示面板101的奇数行的第一信号线111上，也即，除了因静电释放而导致短路的显示面板之外的其它显示面板均能正常显示。由此本公开的实施例提供的一种母板100可以确定因静电释放而导致短路的显示面板101。
例如，本公开一个实施例提供的母板100还可以包括多个第二测试端子152和多个第二单向导通电路122。例如，母板100还可以包括多个第二测试总线154。例如，每个显示面板101的多根第二信号线112分别与多个第二测试端子152之一电连接。例如，第二测试端子152的设置个数以及第二信号线112与第二测试端子152电连接的方式可以根据实际应用需求进行选择，本公开的实施例对此不做具体限定。例如，第二测试端子152的设置个数以及第二测试端子152与第二信号线112的连接方式可以设置为满足如下的形式，也即，至少两条相邻的第二信号线112通过相应的第二单向导电电路122与不同的第二测试端子152电连接。
例如，如图3(a)和图4(a)所示，母板100可以包括两个与每个显示面板101的第二信号线112电连接的第二测试端子152，一个第二测试端子152(例如，位于左三位置处的第二测试端子152)与每个显示面板101的奇数列第二信号线112电连接，另一个第二测试端子152(例如，位于左四位置处的第二测试端子152)与每个显示面板101的偶数列第二信号线112电连接。
例如，多个第二单向导通电路122可以在显示区102外分别与多根第二信号线112电连接，且配置为使得电信号仅可从多个第二测试端子152传输到每个显示面板101的多根第二信号线112。例如，多根第二测试总线154可以与多个第二测试端子152电连接(例如，每根第二测试总线154可以与每一个第二测试端子152电连接)，每个第二单向导通电路122可以与多根第二测试总线154之一电连接，从而每个显示面板101的多根第二信号线112可以分别与多个第二测试端子152之一电连接。例如，每个第二单向导通电路122可以包括第三端133和第四端134，每个第二单向导通电路122的导通方向为从第四端134至第三端133，第三端133可以与对应的第二信号线112电连接，第四端134可以与对应的第二测试总线154电连接，由此可以使得信号仅从多个第二测试端子152传输到每个显示面板101的多根第二信号线112。
例如，如图3(a)和图4(a)所示，母板100可以包括两个第二单向导通电路122。例如，母板100所包括的第二测试总线154的根数和第二测试端子152的个数均等于第二单向导通电路122的个数。例如，在母板100包括两个第二单向导通电路122的情况下，母板100可以包括两个第二测试端子152和两根第二测试总线154。
例如，在对应于每个显示面板101的多个单向导通电路(例如，四行单向导通电路，包括第一单向导通电路121和第二单向导通电路122)中，一个第二单向导通电路122(例如，位于第二行位置处的第二单向导通电路122)的第三端133可以与一个显示面板101的奇数列的第二信号线112(或位于每个显示面板101的第二行位置处的焊盘)电连接，上述一个第二单向导通电路122的第四端134可以与对应的第二测试总线154(例如，位于左三列的第二测试总线154)电连接，由此可以与对应的一个第二测试端子152(例如，位于左三位置处的第二测试端子152)电连接；另一个第二单向导通电路122(例如，位于第一行位置处的第二单向导通电路122)的第三端133可以与一个显示面板101的偶数列的第二信号线112(或位于每个显示面板101的第一行位置处的焊盘)电连接，上述另一个第二单向导通电路122的第四端134可以与对应的第二测试总线154(例如，位于左四列的第二测试总线154)电连接，由此可以与对应的一个第二测试端子152(例如，位于左四位置处的第二测试端子152)电连接。
例如，对于母板100的多个显示面板101，位于相对于所对应的显示面板101的相同位置处的第二单向导通电路122可以与同一根第二测试总线154和同一个第二测试端子152电连接。例如，在对应于每个显示面板101的多个单向导通电路中，每个显示面板101的位于第二行位置处的第二单向导通电路122均与位于左三列的第二测试总线154和位于左三位置处的第二测试端子152电连接，又例如，每个显示面板101的位于第一行位置处的第二单向导通电路122均与位于左四列的第二测试总线154和位于左四位置处的第二测试端子152电连接。由此，母板100所包括的一个第二测试端子152(例如，位于左三位置处的第二测试端子152)可以与每个显示面板101的奇数列第二信号线112电连接，母板100所包括的另一个第二测试端子152(例如，位于左四位置处的第二测试端子152)可以与每个显示面板101的偶数列第二信号线112电连接。
例如，图3(c)是图3(a)所示的母板的另一种静电释放导致的不良(例如，短路)的测试方法的示意图。
例如，如图3(c)所示，在测试过程中，向位于左四位置处的第二测试端子152施加数据信号，向左一和左二位置处的第一测试端子151分别施加扫描信号。例如，在显示面板101没有发生静电释放引起的短路的情况下，对于各个显示面板101，仅有位于偶数列的像素被驱动工作(点亮)，而位于奇数列的像素不被驱动工作。
例如，如图3(c)所示，假设在两个相邻的焊盘之间设置了静电释放电路、且位于中间位置处的显示面板101的对应于两个第二测试端子152的两个焊盘之间设置的静电释放电路发生静电释放引起的短路的情况下，电信号会经由发生短路位置处传输到位于中间位置处的显示面板101的奇数列的第二信号线112上。又例如，如图3(c)所示，或者假设在位于中间位置处的显示面板101的相邻的两根第二信号线112之间发生短路的情况下，经由左四位置处的第二测试端子152施加到偶数列第二信号线112的数据信号将通过短路位置传输到与其相邻的奇数列第二信号线112上，并最终传输到整个显示面板的奇数列第二信号线112上。
因此，对于上述两种情况，位于中间位置处的显示面板101的奇数列像素可能以较低的亮度被点亮，或者由于电压过低，位于中间位置处的显示面板101的奇数列与偶数列像素均不能正常发光，也即，位于中间位置处的显示面板101的出现显示异常。然而，由于本公开实施例提供的单向导通电路，电信号无法传输到位于左三列的第二测试总线154上，并因此也无法传输到位于上、下位置处的显示面板101的奇数列的第二信号线112上，也即，除了因静电释放而导致短路的显示面板101之外的其它显示面板101均能正常显示。由此本公开的实施例提供的一种母板100可以确定因静电释放而导致短路的显示面板101。
例如，图3(d)是图3(a)所示的母板的再一种静电释放导致的短路的测试方法的示意图。
例如，如图3(d)所示，在测试过程中，向位于左二位置处的第一测试端子151施加扫描信号，向左四位置处的第二测试端子152施加数据信号。例如，在显示面板101没有发生静电释放引起的短路的情况下，对于各个显示面板101，仅有位于偶数行偶数列的像素被点亮，而位于奇数列的像素不发光。
例如，如图3(d)所示，假设在两个相邻的焊盘之间设置了静电释放电路、且位于中间位置处的显示面板101的对应于第一测试端子151和第二测试端子152的两个焊盘(也即第二行和第三行的焊盘)之间设置的静电释放电路发生静电释放引起的短路的情况下，电信号会经由发生短路位置处传输到位于中间位置处的显示面板101的奇数列的第二信号线112上。
例如，位于中间位置处的显示面板101的奇数列像素可能以较低的亮度被点亮，或者由于电压过低，位于中间位置处的显示面板101的所有像素均不能正常发光，也即，位于中间位置处的显示面板101的出现显示异常。然而，由于本公开实施例提供的单向导通电路，电信号无法传输到位于左三列的第二测试总线154上，并因此也无法传输到位于上、下位置处的显示面板101的奇数列的第二信号线112上，也即，除了因静电释放而导致短路的显示面板101之外的其它显示面板101均能正常显示。由此本公开的实施例提供的一种母板100可以确定因静电释放而导致短路的显示面板101。
例如，上述内容以母板100包括两个第一测试端子151和/或两个第二测试端子152为例详细阐述了本公开一个实施例的母板100，但本公开的实施例不限于此。例如，根据实际应用需求，母板100所包括的第一测试端子151的个数还可以为四个和/或母板100所包括的第二测试端子152的个数还可以为四个。例如，每四行相邻的第一信号线111可以分别与四个第一测试端子151电连接，每四列相邻的第二信号线112可以分别与四个第二测试端子152电连接；例如，在显示面板101包括N条(例如，N为4的倍数)第一信号线111的情况下，每个显示面板101的位于第4A+1、4A+2、4A+3和4A+4行(A大于等于零小于等于N/4)的第一信号线111分别与第一个、第二个、第三个和第四个第一测试端子151电连接。又例如，在显示面板101包括N条第一信号线111、M条第二信号线112的情况下，根据实际应用需求，母板100还可以包括N个第一测试端子151和M个第二测试端子152，每个第一测试端子151与每个显示面板101的一行第一信号线111电连接，每个第二测试端子152与每个显示面板101的一列第二信号线112电连接。例如，第一测试端子151与第一信号线111的具体连接方式以及第二测试端子152与第二信号线112的具体连接方式可以参见图3(a)的实施例，在此不再赘述。
例如，母板100还可以包括与其它导线(公共线)电连接的测试端子。例如，对于包含其它数目的第一测试端子151和/或第二测试端子152，或者包括与其它导线(公共线)电连接的测试端子的母板，也可以通过在相关测试端子上施加信号，并观察母板中多个显示面板的显示情况确定母板中是否存在因静电释放导致不良的显示面板，具体方法在此不再赘述。
例如，单向导通电路(第一单向导通电路121或/和第二单向导通电路122)的具体形式可以根据实际应用需求进行设定，本公开的实施例对此不做具体限定。例如，单向导通电路可以包括二极管或晶体管。例如，在单向导通电路为晶体管的情况下，晶体管的栅极与源极或漏极电连接。
例如，单向导通电路500可以设置为图5(a)和图5(b)所示的形式。例如，如图5(a)的截面图所示，单向导通电路500可以包括顺次设置的第一导电层510、第一绝缘层520、有源层530、第二绝缘层540和第二导电层550。第一导电层510可以包括相互绝缘的第一子区域511(例如，栅极)和第二子区域512，第二导电层550可以包括相互绝缘的第一连接电极551(例如，源极或漏极)和第二连接电极552(例如，相应地漏极或源极)，第一连接电极551的一端和第二连接电极552的一端可以分别通过第一绝缘层520和第二绝缘层540中的过孔分别与第一子区域511和第二子区域512电连接，第一连接电极551的另一端和第二连接电极552的另一端可以分别与有源层530电连接。
例如，该显示面板包括阵列基板以及与所述阵列基板对应的对置基板(例如彩膜基板)。该阵列基板包括多条栅线、多条数据线以及多个子像素，每个子像素可以包括像素电极以及作为开关元件的薄膜晶体管，薄膜晶体管的栅极连接到栅线之一，薄膜晶体管的源极连接到数据线之一，而薄膜晶体管的漏极连接到其所在的子像素的像素电极。而且，根据需要子像素还可以包括公共电极，该公共电极与像素电极配合在工作中驱动显示。例如，为了简化工艺流程，第一导电层510可以与显示面板的子像素的薄膜晶体管的栅极同层形成；第一绝缘层520可以与显示面板的子像素的薄膜晶体管的栅绝缘层同层形成；有源层530可以与显示面板的子像素的薄膜晶体管的半导体层同层形成；第二绝缘层540可以与显示面板中覆盖子像素的薄膜晶体管的钝化层同层形成；第二导电层550可以与显示面板的像素电极或公共电极同层形成。
例如，在导通电信号施加在第一连接电极551的情况下，由于第一连接电极551的一端通过第一绝缘层520和第二绝缘层540中的过孔与第一子区域511电连接，施加在第一子区域511的电信号使得有源层530导电，并因此使得电信号可以顺次经由第一连接电极551的另一端和有源层530传输到第二连接电极552上。例如，在电信号施加在第二连接电极552的情况下，尽管由于第二连接电极552的一端通过第一绝缘层520和第二绝缘层540中的过孔与第二子区域512电连接，施加在第二子区域512的电信号无法使得有源层530导电，因此电信号也无法顺次经由第二连接电极552的另一端和有源层530传输到第一连接电极551上。由此，图5(a)所示的结构具备单向导通性能。
又例如，如图5(b)的截面图所示，单向导通电路500可以包括顺次设置的第一导电层510、第一绝缘层520、有源层530、第三导电层560、第二绝缘层540和第二导电层550。例如，第三导电层560可以包括第一中间电极561和第二中间电极562，第一中间电极561的一端和第二中间电极562的一端分别通过第二绝缘层540中的过孔与第一连接电极551和第二连接电极552电连接，第一中间电极561的另一端和第二中间电极562的另一端分别与有源层530电连接。例如，为了简化工艺流程，对于图5(b)所示的单向导通电路500，第三导电层560可以与显示面板的子像素的薄膜晶体管的源极和漏极同层形成。例如，相比于如图5(a)所示的单向导通电路500，图5(b)所示的单向导通电路500不仅能够实现单向导通功能，第一连接电极551和第二连接电极552与有源层530之间还具有更好的接触特性。
根据本公开上述实施例的母板在完成了制备、测试等工序之后，将进行切割，例如可以沿着如图3(a)所示的切割线109进行切割，最后得到单个独立的显示面板，所得到的独立的显示面板再进行后续的工序。由于测试端子、测试总线以及单向导通电路等位于切割线109之外，因此在所得到的单个面板中可不保留这些部件。
例如，图6(a)是本公开一个实施例提供的另一种母板200的示意图，图7(a)和图7(b)是图6(a)所示的母板200的两种设置防静电电路的方法。
例如，如图6(a)和图7(a)所示，母板200包括多个显示面板201、多个第一测试端子251和多个第一单向导电路221。例如，母板200还可以包括多根第一测试总线253。例如，每个显示面板201具有显示区202，且每个显示面板201包括从显示区202外并排延伸到显示区202内的多根第一信号线211和第二信号线212。例如，第一信号线211和第二信号线212的设置个数可以参见图3(a)所示的母板，在此不再赘述。
例如，每个显示面板201的多根第一信号线211分别与多个第一测试端子251之一电连接。例如，第一测试端子251的设置个数以及第一信号线211与第一测试端子251电连接的方式可以根据实际应用需求进行选择，本公开的实施例对此不做具体限定。例如，第一测试端子251的设置个数以及第一测试端子251与第一信号线211的连接方式可以设置为满足如下的形式，也即，至少两条相邻的第一信号线211通过相应的第一单向导电路221与不同的第一测试端子251电连接。
例如，如图6(a)和图7(a)所示，母板200可以包括两个与每个显示面板201的第一信号线211电连接的第一测试端子251，一个第一测试端子251(例如，位于左一位置处的第一测试端子251)与每个显示面板201的奇数行第一信号线211电连接，另一个第一测试端子251(例如，位于左二位置处的第一测试端子251)与每个显示面板201的偶数行第一信号线211电连接。
例如，多个第一单向导电路221在显示区202外分别与多根第一信号线211电连接，且配置为使得信号仅可从多个第一测试端子251传输到每个显示面板201的多根第一信号线211。例如，相比于图3(a)所示的母板，图6(a)所示的母板200的第一单向导电路221可以设置在焊盘261与第一信号线211之间，且每个第一单向导电路221与一根对应的第一信号线211电连接。
例如，每个第一单向导电路221可以包括第一端231和第二端232，每个第一单向导电路221的导通方向为从第二端232至第一端231。例如，每个第一单向导电路221的第一端231可以与对应的一根第一信号线211电连接，每个第一单向导电路221第二端232可以经由对应的焊盘261与对应的第一测试总线253和对应的第一测试端子251电连接。由此可以使得信号仅从多个第一测试端子251传输到每个显示面板201的多根第一信号线211。例如，焊盘261、第一测试总线253和第一测试端子251之间的对应关系可以参见图3(a)所示的实施例，在此不再赘述。
例如，本公开另一个实施例提供的母板200还可以包括多个第二测试端子252和多个第二单向导通电路222。例如，母板200还可以包括多个第二测试总线254。例如，每个显示面板201的多根第二信号线212分别与多个第二测试端子252之一电连接。例如，第二测试端子252的设置个数以及第二信号线212与第二测试端子252电连接的方式可以根据实际应用需求进行选择，本公开的实施例对此不做具体限定。例如，至少两条相邻的第二信号线212可以通过相应的第二单向导通电路222与不同的第二测试端子252电连接。
例如，如图6(a)和图7(a)所示，母板200可以包括两个与每个显示面板201的第二信号线212电连接的第二测试端子252，一个第二测试端子252(例如，位于左三位置处的第二测试端子252)与每个显示面板201的奇数列第二信号线212电连接，另一个第二测试端子252(例如，位于左四位置处的第二测试端子252)与每个显示面板201的偶数列第二信号线212电连接。
例如，多个第二单向导电路222可以在显示区202外分别与多根第二信号线212电连接，且配置为使得电信号仅可从多个第二测试端子252传输到每个显示面板201的多根第二信号线212。例如，相比于图3(a)所示的母板200，图6(a)所示的母板200的第二单向导电路222可以设置在焊盘261与第二信号线212之间，且每个第二单向导电路222与一根对应的第二信号线212电连接。
例如，每个第二单向导电路222可以包括第三端233和第四端234，每个第二单向导电路222的导通方向为从第四端234至第三端233，每个第二单向导电路222的第三端233可以与对应的一根第二信号线212电连接，每个第二单向导电路222第四端234可以经由对应的焊盘261与对应的第二测试总线254和对应的第二测试端子252电连接。由此可以使得信号仅从多个第二测试端子252传输到每个显示面板201的多根第二信号线212。例如，焊盘261、第二测试总线254和第二测试端子252之间的对应关系可以参见图3(a)所示的实施例，在此不再赘述。
例如，为了避免静电荷在显示面板201的一个位置处聚集而引发静电释放导致的短路，可以在每个显示面板201的显示区202外设置多个防静电电路241，例如，防静电电路241的设置方式可以根据实际应用需求进行设定，本公开的实施例对此不做具体限定。
例如，如图7(a)所示，每个显示面板201可以包括静电释放线242(例如，静电释放线242可以接地)和多个防静电电路241，多个防静电电路241可以在显示区202外分别电连接在多根第一信号线211和静电释放线242之间，且分别电连接在多个第一单向导电路221的第一端231和静电释放线242之间。由此，位于第一信号线211上的静电荷可以经由静电释放线242离开显示面板201，进而可以降低静电释放导致的不良(例如，短路)发生的几率。又例如，还可以使得多个防静电电路241(图7(a)未示出)在显示区202外分别电连接在多根第二信号线212和静电释放线242(例如，静电释放线242可以接地)之间，且分别电连接在多个第二单向导电路222的第三端233和静电释放线242之间。由此，位于第二信号线212上的静电荷可以经由静电释放线242离开显示面板201，进而可以进一步地降低静电释放导致的不良(例如，短路)发生的几率。
例如，如图7(b)所示，每个显示面板201还可以包括多个防静电电路241，每个防静电电路241可以设置在相邻的两条第一信号线211之间，且设置在与相邻的两条第一信号线211电连接的两个第一单向导电路221的第一端231之间。由此，静电荷可以比较均匀的分配在每个显示面板201的第一信号线211上，进而降低了静电释放导致的不良(例如，短路)发生的几率；又例如，防静电电路241还可以设置在相邻的两条第二信号线212之间(图7(b)未示出)，且设置在与相邻的两条第二信号线212电连接的两条第二单向导电路222的第三端233之间。由此，静电荷可以比较均匀的分配在每个显示面板201的第二信号线212上，进而可以进一步地降低了静电释放导致的不良(例如，短路)发生的几率。尽管针对每个显示面板201设置了多个防静电电路241，但是还是会有一定的几率出现静电释放导致的不良(例如，短路)，因此在母板200切割之前需要确定因静电释放导致不良存在的显示面板201。
例如，如图6(a)所示，在测试过程中，向位于左二位置处的第一测试端子251施加扫描信号，向左三和左四位置处的第二测试端子252施加数据信号。例如，在显示面板201没有发生静电释放引起的短路的情况下，对于各个显示面板201，仅有位于偶数行的像素被驱动工作(点亮)，而位于奇数行的像素不被驱动工作。
例如，图6(b)是图6(a)所示的母板200的一种不良情况的测试方法的示意图。例如，如图6(b)所示，假设在位于中间位置处的显示面板201的相邻的两根第一信号线211之间发生短路的情况下，经由左二位置处的第一测试端子251施加到偶数行第一信号线211的扫描信号将通过短路位置传输到与其相邻的奇数行第一信号线211上。然而，由于本公开实施例提供的单向导通电路，电信号无法传输到位于中间位置处的显示面板201的其它奇数行第一信号线211上，因此，更无法传输到位于左一列的测试总线253上以及位于上、下位置处的显示面板201的奇数行的第一信号线211上。因此，对于上述情况，位于中间位置处的显示面板201的涉及短路的一行奇数行像素可能以较低的亮度被点亮，或者由于电压过低，位于中间位置处的显示面板201的涉及短路的一行奇数行与一行偶数行像素均不能正常发光，也即，位于中间位置处的显示面板201的部分区域出现显示异常。由此，对于本公开一个实施例提供的另一种单向导通电路，不仅能够确定母板200中因静电释放而导致不良(例如，短路)的显示面板201，还能够进一步确定不良在显示面板201中的位置。
例如，如图6(a)所示，对于本公开一个实施例提供的另一种母板200，假设在两列相邻的第二信号线212之间存在因静电释放导致不良的情况，可以首先通过向位于左四位置处的第二测试端子252施加数据信号，向左一和左二位置处的第一测试端子251施加扫描信号，然后通过观察母板200中各个显示面板201的部分区域是否存在显示不良的方法，确定母板200中存在因静电释放导致不良的显示面板201以及不良位于该显示面板201中的位置。例如，对于因静电释放导致不良的其它情况，可以参见本公开一个实施例提供的一种母板200，在此不再赘述。
根据本公开上述实施例的母板在完成了制备、测试等工序之后，也将进行切割，最后得到单个独立的显示面板，所得到的独立的显示面板再进行后续的工序。测试端子、测试总线以及单向导通电路等可被切除由此在所得到的单个面板中不保留。
例如，本公开的至少一个实施例还提供了一种母板的测试方法，该母板的测试方法包括通过多个第一测试端子将测试信号经相应的第一单向导通电路加载在每个显示面板的第一信号线上；以及基于多个显示面板的显示情况进行判断。
例如，图8是本公开另一个实施例提供的母板的测试方法的流程图。例如，以图3(a)和图3(b)所示出的情形为例，如图8所示，该母板的测试方法可以包括以下步骤：
步骤S10：通过多个第一测试端子将测试信号经相应的第一单向导通电路加载在每个显示面板的第一信号线上；
步骤S20：基于多个显示面板的显示情况进行判断。
例如，在步骤S10中，向位于左二位置处的第一测试端子施加扫描信号，向左三和左四位置处的第二测试端子施加数据信号。由此，可以通过位于左二位置处的第一测试端子将测试信号经相应的第一单向导通电路加载在每个显示面板的偶数行的第一信号线上。
例如，如图3(b)所示，假设在两个相邻的焊盘之间设置了静电释放电路、且位于中间位置处的显示面板的对应于两个第一测试端子的两个焊盘之间设置的静电释放电路发生静电释放引起的短路的情况下，电信号会经由发生短路位置处传输到位于中间位置处的显示面板的奇数行的第一信号线上。又例如，如图3(b)所示，假设在位于中间位置处的显示面板的相邻的两根第一信号线之间发生短路的情况下，经由左二位置处的第一测试端子施加到偶数行第一信号线的扫描信号将通过短路位置传输到与其相邻的奇数行第一信号线上，并最终传输到位于中间位置处的显示面板的所有奇数行第一信号线上。
因此，对于上述两种情况，位于中间位置处的显示面板的奇数行像素可能以较低的亮度被点亮，或者由于电压过低，位于中间位置处的显示面板的奇数行与偶数行像素均不能正常发光，也即，位于中间位置处的显示面板的出现显示异常。然而，由于本公开实施例提供的单向导通电路，电信号无法传输到位于左一列的测试总线上，并因此也无法传输到位于上、下位置处的显示面板的奇数行的第一信号线上，也即，除了因静电释放而导致短路的显示面板之外的其它显示面板均能正常显示。因此，在步骤S20中，可以基于多个显示面板的显示情况(例如，是否发生显示异常)确定母板中因静电释放而导致短路的显示面板。
又例如，在步骤S10中，向位于左一位置处的第一测试端子施加扫描信号，向左三和左四位置处的第二测试端子施加数据信号。由此，可以通过位于左一位置处的第一测试端子将测试信号经相应的第一单向导通电路加载在每个显示面板的奇数行的第一信号线上。
例如，如图3(b)所示，假设在对应于两个第一测试端子的两个焊盘之间设置的静电释放电路发生静电释放引起的短路的情况下或/和在位于中间位置处的显示面板的相邻的两根第一信号线之间发生短路的情况下，电信号会经由发生短路位置处传输到位于中间位置处的显示面板的偶数行的第一信号线上。因此，位于中间位置处的显示面板的出现显示异常。然而，由于本公开实施例提供的单向导通电路，电信号无法传输到位于左二列的测试总线上，并因此也无法传输到位于上、下位置处的显示面板的偶数行的第一信号线上，也即，除了因静电释放而导致短路的显示面板之外的其它显示面板均能正常显示。因此，在步骤S20中，可以基于多个显示面板的显示情况(例如，是否发生显示异常)确定母板中因静电释放而导致短路的显示面板。
例如，本公开以母板包括两个第一测试端子为例对本公开的实施例进行详细阐述，但本公开的实施例不限于此。例如，在母板包括四个第一测试端子的情况下，首先，可以将扫描信号通过一个第一测试端子加载在相互间隔的第一组第一信号线上，并通过观察显示面板的显示情况，确定第一组第一信号线与其相邻的第一信号线之间是否存在不良(例如短路)；其次，可以通过一个第一测试端子将扫描信号加载在相互间隔的第二/三/四组第一信号线上，并通过观察显示面板的显示情况，确定第二/三/四组第一信号线与其相邻的第一信号线之间是否存在不良(例如短路)。例如，可以将测试信号顺次加载在第一、二、三、四组第一信号线上，以顺次确定第一、二、三、四组第一信号线与其相邻的第一信号线之间是否存在不良(例如短路)，但本公开的实施例不限于此。例如，根据实际应用需求，还可以将测试信号顺次加载在第四、二、三、一组第一信号线上，以顺次确定第四、二、三、一组第一信号线与其相邻的第一信号线之间是否存在不良(例如短路)。
例如，根据实际应用需求，该母板的测试方法的示例还可以包括以下步骤：
步骤S30：通过多个第二测试端子将测试信号经相应的第二单向导通电路加载在每个显示面板的第二信号线上；
步骤S40：基于多个显示面板的显示情况进行判断。
例如，步骤S30和步骤S40的具体测试和判断方法类似于步骤S10和步骤S20，并且具体内容可以参见图3(c)所示的实施例，在此不再赘述。
例如，根据实际应用需求，本公开另一个实施例提供的母板的测试方法还可以先执行步骤S30和步骤S40，然后再执行步骤S10和步骤S20，由此可以先确定第二信号线之间或/和与第二信号线电连接的焊盘之间是否存在短路之后，再确定第一信号线之间或/和与第一信号线电连接的焊盘之间是否存在短路。
例如，根据实际应用需求，本公开另一个实施例提供的母板的测试方法还可以通过观察母板的多个显示面板的显示情况确定各个显示面板的第一信号线与第二信号线之间是否存在不良(例如，短路)，具体内容可以参见图3(d)所示的实施例，在此不再赘述。
例如，在母板还包括与其它导线(例如，公共线)电连接的测试端子的情况下，可以参照上述测试方法确定各个显示面板是否存在下述不良，例如，与其它测试端子电连接的导线之间是否存在短路；又例如，与第一/二测试端子电连接的导线以及与其它测试端子电连接的导线之间是否存在短路，在此不再赘述。
例如，本公开实施例的母板的测试方法，不仅可以应用于图3(a)示出的母板，还可以应用于图6(a)示出的母板以及其它包括单向导通电路的母板中，具体的测试流程可以根据母板的具体结构参照图3(a)和图6(a)示出的母板进行略微调整，在此不再赘述。
本公开的实施例提供了一种母板和母板的测试方法，该母板和母板的测试方法可以确定母板中因静电释放而导致不良的显示面板。
虽然上文中已经用一般性说明及具体实施方式，对本公开作了详尽的描述，但在本公开实施例基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本公开精神的基础上所做的这些修改或改进，均属于本公开要求保护的范围。

Claims (15)

1.一种母板，包括：
多个显示面板，其中，每个所述显示面板具有显示区，且每个所述显示面板包括从所述显示区外并排延伸到所述显示区内的多根第一信号线；
多个第一测试端子，其中，每个所述显示面板的所述多根第一信号线分别与所述多个第一测试端子之一电连接；
多个第一单向导通电路，其中，所述多个第一单向导通电路在所述显示区外分别与所述多根第一信号线电连接，且配置为使得信号仅可从所述多个第一测试端子传输到每个所述显示面板的所述多根第一信号线。
2.根据权利要求1所述的母板，还包括多根第一测试总线，其中，
所述多根第一测试总线与所述多个第一测试端子电连接，每个所述第一单向导通电路与所述多根第一测试总线之一电连接，从而每个所述显示面板的所述多根第一信号线分别与所述多个第一测试端子之一电连接。
3.根据权利要求2所述的母板，其中，每个所述第一单向导通电路包括第一端和第二端，所述第一端与对应的所述第一信号线电连接，所述第二端与对应的所述第一测试总线电连接，所述第一单向导通电路的导通方向为从所述第二端向至所述第一端，由此使得信号仅从所述多个第一测试端子传输到每个所述显示面板的所述多根第一信号线。
4.根据权利要求3所述的母板，其中，每个所述显示面板还包括：
多个防静电电路，
静电释放线，
其中，所述多个防静电电路在所述显示区外分别电连接在所述多根第一信号线和所述静电释放线之间，且分别电连接在所述多个第一单向导通电路的所述第一端和所述静电释放线之间。
5.根据权利要求3所述的母板，其中，每个所述显示面板还包括多个防静电电路，每个所述防静电电路设置在相邻的两条所述第一信号线之间，且设置在与所述相邻的两条第一信号线电连接的两条所述第一单向导通电路的所述第一端之间。
6.根据权利要求1-5任一所述的母板，其中，至少两条相邻的所述第一信号线通过相应的所述第一单向导电电路与不同的所述第一测试端子电连接。
7.根据权利要求6所述的母板，其中，
所述母板包括至少两个与每个所述显示面板的所述第一信号线电连接的所述第一测试端子，其中一个所述第一测试端子与每个所述显示面板的奇数行所述第一信号线电连接，另一个所述第一测试端子与每个所述显示面板的偶数行所述第一信号线电连接。
8.根据权利要求1-5任一所述的母板，其中，所述第一单向导通电路包括二极管或晶体管，所述晶体管的栅极与源极或漏极电连接。
9.根据权利要求1-5任一项所述的母板，还包括：多个第二测试端子和多个第二单向导通电路，
其中，每个所述显示面板还包括所述从显示区外并排延伸到所述显示区内的多根第二信号线；
每个所述显示面板的所述多根第二信号线分别与所述多个第二测试端子之一电连接；
所述多个第二单向导通电路在所述显示区外分别与所述多根第二信号线电连接，且配置为使得信号仅可从所述多个第二测试端子传输到每个所述显示面板的所述多根第二信号线。
10.根据权利要求9所述的母板，还包括多根第二测试总线，其中，
所述多根第二测试总线与所述多个第二测试端子电连接，每个所述第二单向导通电路与所述多根第二测试总线之一电连接，从而每个所述显示面板的所述多根第二信号线分别与所述多个第二测试端子之一电连接。
11.根据权利要求9所述的母板，其中，
至少两条相邻的所述第二信号线通过相应的所述第二单向导电电路与不同的所述第二测试端子电连接。
12.根据权利要求1-5任一所述的母板，其中，
所述第一单向导通电路包括顺次设置的第一导电层、第一绝缘层、有源层、第二绝缘层和第二导电层，其中，
所述第一导电层包括相互绝缘的第一子区域和第二子区域，
所述第二导电层包括相互绝缘的第一连接电极和第二连接电极，所述第一连接电极的一端和所述第二连接电极的一端分别通过所述第一绝缘层和所述第二绝缘层中的过孔与所述第一子区域和所述第二子区域电连接，所述第一连接电极的另一端和所述第二连接电极的另一端分别与所述有源层电连接。
13.根据权利要求12所述的母板，其中，
所述第一单向导通电路还包括第三导电层，其中，
所述第三导电层位于所述第一绝缘层和所述第二绝缘层之间，所述第三导电层包括第一中间电极和第二中间电极，所述第一中间电极的一端和所述第二中间电极的一端分别通过所述第二绝缘层中的过孔与所述第一连接电极的和所述第二连接电极电连接，所述第一中间电极的另一端和所述第二中间电极的另一端分别与所述有源层电连接。
14.一种如权利要求1所述的母板的测试方法，包括：
通过所述多个第一测试端子将测试信号经相应的第一单向导通电路加载在每个显示面板的第一信号线上；以及
基于多个所述显示面板的显示情况进行判断。
15.根据权利要求14所述的测试方法，其中，
通过所述多个第一测试端子将测试信号经相应的第一单向导通电路顺次加载在每个显示面板的奇数行和偶数行的所述第一信号线上；
基于多个所述显示面板的显示情况进行判断。
CN201710326287.0A 2017-05-10 2017-05-10 母板和母板的测试方法 Expired - Fee Related CN108873506B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710326287.0A CN108873506B (zh) 2017-05-10 2017-05-10 母板和母板的测试方法
PCT/CN2017/116956 WO2018205626A1 (zh) 2017-05-10 2017-12-18 母板和显示面板
US16/074,352 US11309309B2 (en) 2017-05-10 2017-12-18 Mother substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710326287.0A CN108873506B (zh) 2017-05-10 2017-05-10 母板和母板的测试方法

Publications (2)

Publication Number Publication Date
CN108873506A true CN108873506A (zh) 2018-11-23
CN108873506B CN108873506B (zh) 2021-01-22

Family

ID=64104253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710326287.0A Expired - Fee Related CN108873506B (zh) 2017-05-10 2017-05-10 母板和母板的测试方法

Country Status (3)

Country Link
US (1) US11309309B2 (zh)
CN (1) CN108873506B (zh)
WO (1) WO2018205626A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110827692A (zh) * 2019-11-28 2020-02-21 昆山国显光电有限公司 制作显示面板的母板
CN110890410A (zh) * 2019-11-29 2020-03-17 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN111462666A (zh) * 2020-05-20 2020-07-28 京东方科技集团股份有限公司 阵列基板母板及其检测方法、阵列基板、显示装置
CN112433406A (zh) * 2020-11-27 2021-03-02 武汉天马微电子有限公司 一种显示面板母板、显示面板及显示装置
CN112967642A (zh) * 2020-01-08 2021-06-15 重庆康佳光电技术研究院有限公司 Led显示面板的快速测试电路及其测试系统
CN112967643A (zh) * 2020-01-15 2021-06-15 重庆康佳光电技术研究院有限公司 Led显示面板的测试电路
CN114019735A (zh) * 2021-10-29 2022-02-08 绵阳惠科光电科技有限公司 显示面板和显示母板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109188743A (zh) * 2018-11-14 2019-01-11 惠科股份有限公司 显示面板的制作方法及显示装置
CN109239955A (zh) * 2018-11-20 2019-01-18 惠科股份有限公司 一种显示面板的测量方法、系统及显示装置
CN113641019B (zh) * 2021-10-14 2022-02-18 惠科股份有限公司 一种显示面板、显示装置和显示母板
CN114397785B (zh) * 2021-12-22 2024-03-19 绵阳惠科光电科技有限公司 显示面板及其制作方法和显示装置
CN114296263B (zh) * 2022-01-25 2023-08-25 昆山龙腾光电股份有限公司 点灯测试线路、显示面板以及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038300A (zh) * 2006-03-15 2007-09-19 中华映管股份有限公司 检测线路布局以及液晶显示面板的制造方法
CN103943611A (zh) * 2013-02-22 2014-07-23 上海天马微电子有限公司 一种阵列基板及面板
CN204314579U (zh) * 2015-01-04 2015-05-06 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN105489613A (zh) * 2016-01-04 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制作方法、检测方法、显示装置
CN105976745A (zh) * 2016-07-21 2016-09-28 武汉华星光电技术有限公司 阵列基板测试电路、显示面板及平面显示装置
CN106405889A (zh) * 2015-07-30 2017-02-15 乐金显示有限公司 显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402594B (zh) * 2007-04-27 2013-07-21 Chunghwa Picture Tubes Ltd 主動元件陣列基板
KR100947448B1 (ko) * 2008-06-11 2010-03-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치의 제조방법
CN102789076B (zh) * 2012-08-01 2016-02-03 深圳市华星光电技术有限公司 一种检测线路及液晶显示面板的制作方法
US8529307B1 (en) 2012-08-01 2013-09-10 Shenzhen China Star Optoelectronics Technology Co., Ltd. Detection circuit and manufacturing method for LCD panel
KR102105369B1 (ko) 2013-09-25 2020-04-29 삼성디스플레이 주식회사 표시 기판용 모기판, 이의 어레이 검사 방법 및 표시 기판

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038300A (zh) * 2006-03-15 2007-09-19 中华映管股份有限公司 检测线路布局以及液晶显示面板的制造方法
CN103943611A (zh) * 2013-02-22 2014-07-23 上海天马微电子有限公司 一种阵列基板及面板
CN204314579U (zh) * 2015-01-04 2015-05-06 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN106405889A (zh) * 2015-07-30 2017-02-15 乐金显示有限公司 显示装置
CN105489613A (zh) * 2016-01-04 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制作方法、检测方法、显示装置
CN105976745A (zh) * 2016-07-21 2016-09-28 武汉华星光电技术有限公司 阵列基板测试电路、显示面板及平面显示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110827692A (zh) * 2019-11-28 2020-02-21 昆山国显光电有限公司 制作显示面板的母板
CN110890410A (zh) * 2019-11-29 2020-03-17 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN110890410B (zh) * 2019-11-29 2022-08-09 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN112967642A (zh) * 2020-01-08 2021-06-15 重庆康佳光电技术研究院有限公司 Led显示面板的快速测试电路及其测试系统
CN112967643A (zh) * 2020-01-15 2021-06-15 重庆康佳光电技术研究院有限公司 Led显示面板的测试电路
CN111462666A (zh) * 2020-05-20 2020-07-28 京东方科技集团股份有限公司 阵列基板母板及其检测方法、阵列基板、显示装置
CN111462666B (zh) * 2020-05-20 2023-11-03 京东方科技集团股份有限公司 阵列基板母板及其检测方法、阵列基板、显示装置
CN112433406A (zh) * 2020-11-27 2021-03-02 武汉天马微电子有限公司 一种显示面板母板、显示面板及显示装置
CN114019735A (zh) * 2021-10-29 2022-02-08 绵阳惠科光电科技有限公司 显示面板和显示母板
CN114019735B (zh) * 2021-10-29 2023-03-10 绵阳惠科光电科技有限公司 显示面板和显示母板

Also Published As

Publication number Publication date
CN108873506B (zh) 2021-01-22
US11309309B2 (en) 2022-04-19
WO2018205626A1 (zh) 2018-11-15
US20210210482A1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
CN108873506A (zh) 母板和母板的测试方法
US10775953B2 (en) In-cell touch display device and methods for testing and manufacturing the same
CN105093593B (zh) 显示基板及其测试方法、显示装置
CN108364598A (zh) 显示基板及其短路检测方法、显示装置
CN104022127B (zh) 一种阵列基板及其制作方法、以及显示装置
CN103163668B (zh) 液晶显示装置的检测装置
CN105607316B (zh) 一种阵列基板母板和显示面板母板
JPH11167129A (ja) 静電気保護回路を有する液晶表示装置及びこの回路を利用した表示検査方法
CN106652870A (zh) 一种显示装置、显示面板及其驱动方法
CN104280970B (zh) 阵列基板及液晶显示面板
CN204964956U (zh) 一种阵列基板及显示面板
JP3190238B2 (ja) アクティブマトリクス液晶パネルの欠陥検出方法
CN209232376U (zh) 一种阵列基板、显示面板及显示装置
CN110599936B (zh) 一种显示面板、其显示检测方法及显示装置
CN106128342A (zh) 阵列基板、显示装置及阵列基板的检测方法
CN105739768A (zh) 一种触控显示面板和一种触控显示设备
CN208477888U (zh) 显示面板和显示装置
CN110488547A (zh) 显示面板
CN110286513A (zh) 显示面板母板及显示面板的加工方法
WO2014012306A1 (zh) 晶体管特性测试结构及采用该结构的测试方法
CN107004386B (zh) 显示装置
CN107068696A (zh) 一种阵列基板和阵列基板的制作方法
CN109841535A (zh) 阵列基板及其制备方法、显示面板、显示装置
CN110379840A (zh) 显示面板母板
CN105954906B (zh) 一种阵列基板及液晶显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210122

CF01 Termination of patent right due to non-payment of annual fee