CN103943611A - 一种阵列基板及面板 - Google Patents

一种阵列基板及面板 Download PDF

Info

Publication number
CN103943611A
CN103943611A CN201310057816.3A CN201310057816A CN103943611A CN 103943611 A CN103943611 A CN 103943611A CN 201310057816 A CN201310057816 A CN 201310057816A CN 103943611 A CN103943611 A CN 103943611A
Authority
CN
China
Prior art keywords
tft
public electrode
electrode wire
array base
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310057816.3A
Other languages
English (en)
Other versions
CN103943611B (zh
Inventor
郑礼朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201310057816.3A priority Critical patent/CN103943611B/zh
Priority to EP13194221.1A priority patent/EP2770532B1/en
Priority to US14/090,889 priority patent/US9220161B2/en
Publication of CN103943611A publication Critical patent/CN103943611A/zh
Application granted granted Critical
Publication of CN103943611B publication Critical patent/CN103943611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/02—Carrying-off electrostatic charges by means of earthing connections
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种阵列基板，包括位于周边区域的公共电极线和位于所述公共电极线内侧的被保护结构、电连接于所述被保护结构和所述公共电极线之间的短路棒，用于释放所述被保护结构上的静电。所述被保护结构和所述公共电极线之间还电连接有第二静电保护电路，所述第二静电保护电路在所述短路棒被切断后通过所述公共电极线释放静电。本发明可使积聚在被切断的短路棒处的静电由向阵列基板内部单向传导，变为向阵列基板内部和边缘双向传导，降低阵列基板内部器件静电损伤概率；同时，由于所述第二静电保护电路的位置更接近外部电路，亦可实现优先释放静电，从而解决了短路棒被断开后形成的静电损伤问题。

Description

一种阵列基板及面板
技术领域
本发明涉及平板显示及平板图像传感器领域，特别涉及一种用于平板显示或平板图像传感器的阵列基板以及相应面板。
背景技术
当前，平板显示及平板图像传感技术已经进入了飞速发展的阶段，各种应用于平板显示、平板图像传感领域的新型技术正在成为当下研究的热点之一。在其阵列基板的制作过程中，静电成为了提升良率、制造出合格的阵列基板的一个劲敌，随之而来的各种ESD（Electro-Static discharge）防静电手段也应运而生。
现有技术通常在位于阵列基板的周边区域的公共电极线（common line）1与被保护金属线2之间电连接一个短路棒（shorting bar）3来解决静电释放的难题，如图1a所示。在阵列基板的制程过程中，为了防止静电，被保护的金属线2通过短路棒3电连接公共电极线1，具体的，如图1b所示，导电物质4将位于透明基板上原本断开的公共电极线1和被保护金属线2电连接在了一起，从而使得积聚在被保护金属线2上的电荷通过导电物质4释放到公共电极线1上，以便电荷能在大范围扩展，从而降低阵列基板制程中静电损伤风险，实现了静电保护。接近制程结束时，再将覆盖导电物质4的绝缘膜5刻蚀出一个过孔，并进一步将所述过孔暴露出的导电物质4也刻蚀掉，使刻蚀后的导电物质4成为互相电绝缘的两部分，如图1c所示。最后重新覆盖一层新的绝缘膜6将此结构保护起来，这样就实现了阵列基板制程结束时，将被保护金属线2与公共电极线1电绝缘的目的，也即断开短路棒，以便使各被保护金属线2能正常工作。
然而，在实际阵列基板的制造过程中，使短路棒3断开而刻蚀的过孔较深，刻蚀后新覆盖的绝缘膜6在此处的膜质较松；面板使用过程中，尤其在面板拿取时，此处容易发生静电放电，且此时短路棒因被切断而已无静电防护功能，进而很容易导致器件受到静电损伤；另外，因外部静电导入面板（例如柔性电路板FPC带来的外部静电）而引起的良品报废也不容小觑。
发明内容
本发明所要解决的技术问题是现有技术的阵列基板在短路棒断开后，在被切断的短路棒处产生或者积聚的静电对被保护结构可能造成的静电损伤、静电防护能力缺乏的问题。
具体地，本发明提供的一种阵列基板包括位于周边区域的公共电极线和位于所述公共电极线内侧的被保护结构，电连接于所述被保护结构和所述公共电极线之间的短路棒，用于释放所述被保护结构上的静电，所述被保护结构和所述公共电极线之间还电连接有第二静电保护电路，所述第二静电保护电路在所述短路棒被切断后通过所述公共电极线释放静电。
进一步的，所述短路棒设置在所述公共电极线远离所述阵列基板中心区域的一侧，所述被保护结构与所述公共电极线交叠，所述公共电极线在所述交叠区域包括至少一个镂空区域，所述第二静电保护电路包括至少一个由所述被保护结构和所述公共电极线交叠形成的电容。
进一步的，所述镂空区域位于所述公共电极线远离所述阵列基板中心区域的一侧，或者位于所述公共电极线的中心区域，或者位于所述公共电极线的两侧边缘。
进一步的，所述短路棒设置在所述公共电极线靠近所述阵列基板中心区域的一侧，所述公共电极线包含至少一个第一分支，所述第二静电保护电路包括由所述第一分支与所述被保护结构交叠形成的电容。
进一步的，所述被保护结构包含至少一个第二分支，所述第二静电保护电路包括由所述第一分支和所述被保护结构的第二分支交叠形成的电容。
进一步的，所述被保护结构包括一个镂空区域，被镂空的那部分被保护结构区段被所述镂空区域分为第一部分和第二部分，所述第一分支与所述第二部分交叠且与所述第一部分不交叠，所述第二静电保护电路包括由所述第一部分与所述第一分支形成的尖端放电结构。
进一步的，所述短路棒设置在所述公共电极线靠近所述阵列基板中心区域的一侧，所述第二静电保护电路包括至少一个TFT，所述TFT的源极或者漏极电连接所述被保护结构，所述TFT的漏极或者源极电连接所述公共电极线，所述TFT的栅极接低电平。
进一步的，所述短路棒设置在所述公共电极线靠近所述阵列基板中心区域的一侧，所述第二静电保护电路包括第一TFT、第二TFT、第三TFT、以及第四TFT，其中：
所述第一TFT的源极与第二TFT的源极相连，并连接至第二TFT的栅极；
所述第一TFT的漏极与第二TFT的漏极相连，并连接至第一TFT的栅极；
所述第三TFT的源极与第四TFT的源极相连，并连接至第三TFT的栅极；
所述第三TFT的漏极与第四TFT的漏极相连，并连接至第四TFT的栅极；
第二TFT的栅极与第三TFT的栅极相连，
第一TFT的栅极连接至所述被保护结构，第四TFT的栅极连接至所述公共电极线。
进一步的，所述第二静电保护电路包括一个虚拟像素单元，所述短路棒设置在所述公共电极线靠近所述阵列基板中心区域的一侧，所述虚拟像素单元包括一个虚拟像素TFT、一个虚拟像素二极管，所述虚拟像素TFT的源极或漏极电连接所述被保护结构，所述虚拟像素TFT的漏极或源极电连接所述虚拟像素二极管的负极，所述虚拟像素TFT的栅极连接低电平；所述虚拟像素二极管的正极连接至一条虚拟像素公共线，所述虚拟像素公共线电连接至所述周边区域的公共电极线，所述周边区域的公共电极线连接低电平，所述第二静电保护电路在所述短路棒被切断后通过所述虚拟像素公共线或者所述虚拟像素TFT的栅极释放静电。
本发明还相应地提供了一种面板，包括上述任意一种阵列基板。
本发明所述阵列基板既可以用于显示面板也可以用于图像传感器面板，相对于现有技术，本发明利用短路棒电连接公共电极线和需要ESD静电防护的被保护结构，设计第二静电保护电路，通过公共电极线，释放在阵列基板制程后短路棒处和第二静电保护电路附近产生或积聚的静电，避免被保护结构受到静电损伤。本发明的第二静电保护电路形式灵活，集尖端放电、电容、TFT（thin film transistor）电路、虚拟像素（dummy pixel）等多种形式，并可灵活设置。例如，在被保护结构上有电路绑定区的情况下，可在被保护结构的绑定区外围设置第二静电保护电路，同时绑定区内侧也可放置，从而大大减小了阵列制程后短路棒处和该保护电路附近积聚静电的概率，避免了被保护结构受到静电损伤。
附图说明
图1a为现有技术中短路棒的连接关系示意图；
图1b是现有技术中阵列基板制成过程中短路棒的剖面示意图；
图1c是现有技术中阵列基板制成结束时短路棒的剖面示意图；
图2a至2d是本发明实施例一的示意图；
图3a至3c是本发明实施例二的示意图；
图4是本发明实施例三的示意图；
图5是本发明实施例四的示意图；
图6是本发明实施例五的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
本发明提供了一种阵列基板，所述阵列基板包括位于周边区域的公共电极线和位于所述公共电极线内侧的被保护结构，电连接于所述被保护结构和所述公共电极线之间的短路棒，用于释放所述被保护结构上的静电。所述被保护结构和所述公共电极线之间还电连接有第二静电保护电路，所述第二静电保护电路在所述短路棒被切断后通过所述公共电极线释放静电。本发明中的短路棒用于使阵列基板在制程过程中，对于积聚在被保护结构上的电荷进行快速放电，电荷可以通过短路棒快速地被释放到公共电极线上，从而快速有效地防止静电积聚带来的静电损伤。此外，本发明所防护的静电可以是积聚在短路棒本身上的，也可以是积聚在所述第二静电保护电路上的，也可以是其他外部电路导入阵列基板的。下面的实施例将分别具体说明几种不同形式的第二静电保护电路。
实施例一
如图2d所示，所述阵列基板包括位于所述阵列基板中心区域的阵列区域202和包围阵列区域202的周边区域201，阵列区域202位于所述周边区域201的内侧。如图2a所示，所述阵列基板还包括位于周边区域201的公共电极线1和位于公共电极线1内侧的被保护结构2、电连接于被保护结构2和公共电极线1之间的短路棒3，短路棒3设置在公共电极线1远离所述阵列基板中心区域的一侧，用于释放被保护结构2上的静电。被保护结构2与公共电极线交叠，且公共电极线2在所述交叠区域包括至少一个镂空区域7。被保护结构2和公共电极线1之间电连接有第二静电保护电路，所述第二静电保护电路包括至少一个由被保护结构2和公共电极线1交叠形成的电容，所述第二静电保护电路在短路棒3被切断后通过公共电极线1释放静电。
需要说明的是，图2a中所述的被保护结构2位于公共电极线1的内侧，是宏观意义上而言，并不是说被保护结构2绝对地、完全地被公共电极线1所包围，而是指大部分都设置在了公共电极线1的内侧（图中未示出被包围的被保护结构2的部分），应该理解也包括如图2a所示少部分位于公共电极线1的外侧的情况。
本实施例中，短路棒3设置在公共电极线1远离所述阵列基板中心区域的一侧，相对设置于所述阵列区域202，更接近外部电路，例如FPC（flexibleprinted circuit），则能优先释放外部电路导入阵列基板的静电，以便更快更及时的避免外部电路导入阵列基板的静电给阵列基板带来的损伤。
此外，这里的被保护结构2为了清楚地说明，仅以一根导线作为示意，实际中可灵活界定，凡是需要被保护的电路都属于此处指的被保护结构2。同样，为了清楚说明，图2a中只示意性的显示了2个镂空区域7，但本领域技术人员理解不应以此为限。
另外，本发明所有实施例中公共电极线1和被保护结构2之间的交叠位置都有绝缘膜对两者电性绝缘，下面的实施例不再重复赘述。
本实施例将短路棒3放置在公共电极线1的外围，被保护结构2与公共电极线1交叠，通过分割公共电极线1，使公共电极线1远离所述阵列基板中心区域的一侧与被保护结构2形成一个或多个电容，当切割后短路棒3处产生静电，静电使得所述电容击穿，从而使得公共电极线1和被保护结构2短路，并使静电通过公共电极线1扩散，从而使得被保护结构2免受静电损伤。当发生静电击穿后，通过将发生静电击穿的电容隔离，被保护结构2便能正常工作。
在本实施例中，镂空区域7位于公共电极线1远离所述阵列基板中心区域的一侧，在本实施例的变形中，镂空区域7也可以位于公共电极线1的中心区域，如图2b所示，或者位于公共电极线1的两侧边缘，如图2c所示。同样，镂空区域7的数量不限于图示的2个。
值得注意的是，对于图2b所示镂空区域7位于公共电极线1的中心区域的情况，当短路棒3或被保护结构2产生或积聚静电时，较弱的静电会被公共电极线1与被保护结构2形成的较大容量的电容过滤，进而保护较小容量的电容不被损伤；而较强的静电会则使得较小电容击穿。因此，此种排布结构也可单独应用于信号比较稳定的导线，如地线、公共电极线等，以过滤或释放这些线上的静电，为本实施例优选方案。
实施例二
如图3a所示，所述阵列基板包括位于周边区域的公共电极线1和位于公共电极线1内侧的被保护结构2、电连接于被保护结构2和公共电极线1之间的短路棒3，用于释放所述被保护结构2上的静电。短路棒3设置在公共电极线1靠近所述阵列基板中心区域的一侧，公共电极线1包含至少一个第一分支101。被保护结构2和公共电极线1之间还电连接有第二静电保护电路，所述第二静电保护电路包括由第一分支101与被保护结构2交叠形成的电容，所述第二静电保护电路在短路棒3被切断后通过公共电极线1释放静电。
需要说明的是，本实施例中公共电极线1包含至少一个第一分支，图3a中仅示意性示出了一个第一分支101，还可以包括两个或多个第一分支，他们分别与被保护结构2交叠，相应形成两个或多个电容，因此不应以图3a所示为限。
在本实施例的一个变形中，如图3b所示，被保护结构2包含至少一个第二分支201，所述第二静电保护电路包括由第一分支101和被保护结构2的第二分支201交叠形成的电容。同理，这里的第二分支201也可以是两个或者多个，他们分别与第一分支101相交叠形成两个或者多个电容，不应以图3b所示为限。
本实施例将短路棒3放置在公共电极线1的内侧，被保护结构2或其分支与公共电极线1交叠，形成一个或多个电容，当切割后短路棒3所在处或者被保护结构2产生或积聚静电，静电使得这些电容击穿，静电通过公共电极线1扩散，从而使得被保护结构2免受静电损伤。事后，通过将击穿的电容隔离，被保护结构2便能正常工作。
进一步的，可以对本实施例做进一步改进。具体的，如图3c所示，被保护结构2包括一个镂空区域8，被镂空的那部分被保护结构区段被镂空区域8分为第一部分21和第二部分22，第一分支101与第二部分22交叠且与第一部分21不交叠，所述第二静电保护电路包括由第一部分21与第一分支101形成的尖端放电结构。
通过用镂空区域8分割被保护结构2，使其与公共电极线1部分交叠（此处与第二部分22交叠），形成一个或多个电容（当第一分支101为多个时，分别与镂空区域8形成的第二部分22交叠形成多个电容），此电容的排布结构既能有效释放静电，又不至于使得被保护结构2整体损伤。通过调节第一分支101到第一部分21靠近第一分支101的一侧边缘的距离D，形成一个尖端放电结构，进而提高静电拦截概率。需要说明的是，本实施例中的第二静电保护电路也可单独应用于一般金属线，尤其是信号比较敏感的金属线，如数据线。
实施例三
如图4所示，所述阵列基板包括位于周边区域的公共电极线1和位于公共电极线1内侧的被保护结构2、电连接于被保护结构2和公共电极线1之间的短路棒3，用于释放所述被保护结构2上的静电。短路棒3设置在公共电极线1靠近所述阵列基板中心区域的一侧。被保护结构2和公共电极线1之间还电连接有第二静电保护电路，所述第二静电保护电路包括至少一个TFT，所述TFT的源极电连接所述被保护结构2且所述TFT的漏极电连接公共电极线1，或者，所述TFT的漏极电连接所述被保护结构2且所述TFT的源极电连接公共电极线1（这取决于所述TFT是N型的还是P型的）。所述TFT的栅极通过导线9接一个低电平信号，使所述TFT处于常关模式。优选的，当所述阵列基板阵列区域的像素用开关TFT控制时，这里所述的第二静电保护电路中的TFT沟道的长度不大于阵列区域的开关TFT的沟道长度。
当短路棒3或者被保护结构2产生或积聚静电，静电使得所述TFT源漏极之间互相导通或击穿，静电通过公共电极线1或者所述TFT的栅极及导线9扩散，从而使得被保护结构2免受静电损伤。事后，通过该TFT隔离，被保护结构2便能正常工作。这样，所述第二静电保护电路在短路棒3被切断后仍可释放静电。
需要说明的是，图4中显示了公共电极线1和所述TFT的源极或者漏极在同一工艺步骤中制作，但这仅仅是为了清楚地说明本实施例的方案而采用的示意图。本领域技术人员所知，公共电极线1的具体制作既可以在制作所述TFT的源极或者漏极时同步制作，也可以在制作所述TFT的栅极时同步制作，也可以在其他工艺步骤中制作；公共电极线1既可以与所述TFT的源极或者漏极同时制作，也可以通过过孔电连接所述TFT的源极或者漏极，或者采用其他电连接两者的方式。本实施例中对此不作限制，不应以图4中公开的具体内容作为对本实施例的限制。
实施例四
如图5所示，所述阵列基板包括位于周边区域的公共电极线1和位于公共电极线1内侧的被保护结构2、电连接于被保护结构2和公共电极线1之间的短路棒3，短路棒3设置在公共电极线1靠近所述阵列基板中心区域的一侧，用于释放所述被保护结构上的静电。被保护结构2和公共电极线1之间还电连接有第二静电保护电路11，所述第二静电保护电路11包括第一TFT10a、第二TFT10b、第三TFT10c、以及第四TFT10d，其中：第一TFT10a的源极与第二TFT10b的源极相连，并连接至第二TFT10b的栅极；第一TFT10a的漏极与第二TFT10b的漏极相连，并连接至第一TFT10a的栅极；第三TFT10c的源极与第四TFT10d的源极相连，并连接至第三TFT10c的栅极；第三TFT10c的漏极与第四TFT10d的漏极相连，并连接至第四TFT10d的栅极；第二TFT10b的栅极与第三TFT10c的栅极相连，第一TFT10a的栅极连接至被保护结构2，第四TFT10d的栅极连接至公共电极线1。所述第二静电保护电路11在短路棒3被切断后通过公共电极线1释放静电。
本实施例将短路棒3放置在公共电极线1的内侧，被保护结构2通过图5所示的一个或多个背靠背ESD防护结构（第一TFT至第四TFT）组成的第二静电保护电路11电连接到公共电极线1。当短路棒3或者被保护结构2处积聚静电，静电使得背靠背ESD防护结构打开，并使静电通过公共电极线1得到扩散，从而使得被保护结构2免受静电损伤。
当然，根据TFT的类型有P型和N型之分，上述第一TFT10a、第二TFT10b、第三TFT10c、以及第四TFT10d的源漏极的连接关系也可以因为类型的不同而互换，在此不再赘述。
实施例五
如图6所示，所述阵列基板包括位于周边区域的公共电极线1和位于公共电极线1内侧的被保护结构2、电连接于被保护结构2和公共电极线1之间的短路棒3，用于释放被保护结构2上的静电。短路棒3设置在公共电极线1靠近所述阵列基板中心区域的一侧。被保护结构2和公共电极线1之间还电连接有第二静电保护电路，所述第二静电保护电路包括一个虚拟像素单元12，虚拟像素单元12包括一个虚拟像素TFT121、一个虚拟像素二极管122，虚拟像素TFT121的源极或漏极电连接被保护结构2，虚拟像素TFT121的漏极或源极电连接虚拟像素二极管122的负极，虚拟像素TFT121的栅极通过导线9连接低电平；虚拟像素二极管122的正极连接至一条虚拟像素公共线13，虚拟像素公共线13电连接至所述周边区域的公共电极线1，所述周边区域的公共电极线连接低电平，所述第二静电保护电路在短路棒3被切断后通过虚拟像素公共线13或者虚拟像素TFT121的栅极及导线9释放静电。
本实施例中，被保护结构2可以连接一个或多个虚拟像素单元12，当面板工作时，虚拟像素TFT121的栅极通过导线9连接到一低电压，使虚拟像素TFT121关闭，并且优选的，虚拟像素TFT121沟道长度不大于阵列区域像素开关TFT的沟道长度。虚拟像素二极管122电连接到虚拟像素公共线13，使虚拟像素二极管122保持反向偏置。当短路棒3或者被保护结构2处产生或者积聚静电，静电使得虚拟像素TFT121或虚拟像素二极管122导通或击穿，并使得静电通过虚拟像素公共线13或虚拟像素TFT121的栅极及导线9扩散出去，从而使得被保护结构2免受静电损伤。事后，通过将被静电击伤的虚拟像素单元12隔离，被保护结构2便能正常工作。
综上，本发明提供了一种阵列基板，通过在公共电极线和被保护结构之间电连接一个第二静电保护电路，可使积聚在被切断的短路棒处的静电由向阵列基板内部单向传导，变为向阵列基板内部和边缘双向传导，降低阵列基板内部器件静电损伤概率；同时，由于第二静电保护电路的位置更接近外部电路，亦可在外部电路向阵列基板导入静电时实现优先释放静电，从而解决了短路棒被断开后形成的静电损伤问题。
相应的，本发明还提供了一种面板，包括上述任意一种实施例所述的阵列基板。所述面板既可以用于平板显示器，也可以用于图像传感器。
需要说明的是，以上实施例可以互相借鉴、综合使用。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种阵列基板，所述阵列基板包括位于周边区域的公共电极线和位于所述公共电极线内侧的被保护结构，电连接于所述被保护结构和所述公共电极线之间的短路棒，用于释放所述被保护结构上的静电，其特征在于，所述被保护结构和所述公共电极线之间还电连接有第二静电保护电路，所述第二静电保护电路在所述短路棒被切断后通过所述公共电极线释放静电。
2.如权利要求1所述的阵列基板，其特征在于，所述短路棒设置在所述公共电极线远离所述阵列基板中心区域的一侧，所述被保护结构与所述公共电极线交叠，所述公共电极线在所述交叠区域包括至少一个镂空区域，所述第二静电保护电路包括至少一个由所述被保护结构和所述公共电极线交叠形成的电容。
3.如权利要求2所述的阵列基板，其特征在于，所述镂空区域位于所述公共电极线远离所述阵列基板中心区域的一侧，或者位于所述公共电极线的中心区域，或者位于所述公共电极线的两侧边缘。
4.如权利要求1所述的阵列基板，其特征在于，所述短路棒设置在所述公共电极线靠近所述阵列基板中心区域的一侧，所述公共电极线包含至少一个第一分支，所述第二静电保护电路包括由所述第一分支与所述被保护结构交叠形成的电容。
5.如权利要求4所述的阵列基板，其特征在于，所述被保护结构包含至少一个第二分支，所述第二静电保护电路包括由所述第一分支和所述被保护结构的第二分支交叠形成的电容。
6.如权利要求4所述的阵列基板，其特征在于，所述被保护结构包括一个镂空区域，被镂空的那部分被保护结构区段被所述镂空区域分为第一部分和第二部分，所述第一分支与所述第二部分交叠且与所述第一部分不交叠，所述第二静电保护电路包括由所述第一部分与所述第一分支形成的尖端放电结构。
7.如权利要求1所述的阵列基板，其特征在于，所述短路棒设置在所述公共电极线靠近所述阵列基板中心区域的一侧，所述第二静电保护电路包括至少一个TFT，所述TFT的源极或者漏极电连接所述被保护结构，所述TFT的漏极或者源极电连接所述公共电极线，所述TFT的栅极接低电平。
8.如权利要求1所述的阵列基板，其特征在于，所述短路棒设置在所述公共电极线靠近所述阵列基板中心区域的一侧，所述第二静电保护电路包括第一TFT、第二TFT、第三TFT、以及第四TFT，其中：
所述第一TFT的源极与第二TFT的源极相连，并连接至第二TFT的栅极；
所述第一TFT的漏极与第二TFT的漏极相连，并连接至第一TFT的栅极；
所述第三TFT的源极与第四TFT的源极相连，并连接至第三TFT的栅极；
所述第三TFT的漏极与第四TFT的漏极相连，并连接至第四TFT的栅极；
第二TFT的栅极与第三TFT的栅极相连，
第一TFT的栅极连接至所述被保护结构，第四TFT的栅极连接至所述公共电极线。
9.如权利要求1所述的阵列基板，其特征在于，所述短路棒设置在所述公共电极线靠近所述阵列基板中心区域的一侧，所述第二静电保护电路包括一个虚拟像素单元，所述虚拟像素单元包括一个虚拟像素TFT、一个虚拟像素二极管，所述虚拟像素TFT的源极或漏极电连接所述被保护结构，所述虚拟像素TFT的漏极或源极电连接所述虚拟像素二极管的负极，所述虚拟像素TFT的栅极连接低电平；所述虚拟像素二极管的正极连接至一条虚拟像素公共线，所述虚拟像素公共线电连接至所述周边区域的公共电极线，所述公共电极线连接低电平，所述第二静电保护电路在所述短路棒被切断后通过所述虚拟像素公共线或者所述虚拟像素TFT的栅极释放静电。
10.一种面板，包括如权利要求1-9中任一权利要求所述的阵列基板。
CN201310057816.3A 2013-02-22 2013-02-22 一种阵列基板及面板 Active CN103943611B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310057816.3A CN103943611B (zh) 2013-02-22 2013-02-22 一种阵列基板及面板
EP13194221.1A EP2770532B1 (en) 2013-02-22 2013-11-25 Array substrate and panel
US14/090,889 US9220161B2 (en) 2013-02-22 2013-11-26 Array substrate and panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310057816.3A CN103943611B (zh) 2013-02-22 2013-02-22 一种阵列基板及面板

Publications (2)

Publication Number Publication Date
CN103943611A true CN103943611A (zh) 2014-07-23
CN103943611B CN103943611B (zh) 2016-11-23

Family

ID=49766855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310057816.3A Active CN103943611B (zh) 2013-02-22 2013-02-22 一种阵列基板及面板

Country Status (3)

Country Link
US (1) US9220161B2 (zh)
EP (1) EP2770532B1 (zh)
CN (1) CN103943611B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104698712A (zh) * 2015-04-07 2015-06-10 京东方科技集团股份有限公司 一种阵列基板、液晶面板及显示装置
CN106449705A (zh) * 2016-10-14 2017-02-22 深圳市华星光电技术有限公司 Oled显示面板
CN106959562A (zh) * 2017-05-09 2017-07-18 惠科股份有限公司 一种显示面板
WO2017166637A1 (zh) * 2016-03-30 2017-10-05 京东方科技集团股份有限公司 静电防护结构、阵列基板及显示装置
CN108873506A (zh) * 2017-05-10 2018-11-23 京东方科技集团股份有限公司 母板和母板的测试方法
CN108987445A (zh) * 2018-07-16 2018-12-11 京东方科技集团股份有限公司 一种阵列基板、电致发光显示面板及显示装置
CN109449140A (zh) * 2018-10-31 2019-03-08 昆山国显光电有限公司 显示面板及母板
CN110456943A (zh) * 2019-08-13 2019-11-15 京东方科技集团股份有限公司 触控基板及其制作方法、触控显示面板和触控显示装置
WO2020042834A1 (zh) * 2018-08-30 2020-03-05 京东方科技集团股份有限公司 静电放电保护电路、显示面板及显示装置
WO2020093453A1 (zh) * 2018-11-06 2020-05-14 惠科股份有限公司 一种显示面板和显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104280908A (zh) * 2014-10-21 2015-01-14 深圳市华星光电技术有限公司 一种检测电路和液晶显示面板及其制造方法
TWI544272B (zh) 2015-04-17 2016-08-01 元太科技工業股份有限公司 顯示裝置
CN107402464B (zh) * 2017-07-21 2019-12-24 惠科股份有限公司 一种静电放电电路和显示面板
CN110308829B (zh) * 2018-03-27 2023-06-20 群创光电股份有限公司 触控显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101091257A (zh) * 2004-06-02 2007-12-19 珀金埃尔默公司 平板成像检测器中用于静电放电保护的方法及工艺中间物
US20080079859A1 (en) * 2006-09-28 2008-04-03 Epson Imaging Devices Corporation Liquid crystal display panel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW440736B (en) * 1997-10-14 2001-06-16 Samsung Electronics Co Ltd Liquid crystal displays and manufacturing methods thereof
KR100304924B1 (ko) 1997-12-30 2001-11-22 서평원 코드분할다중접속셀룰러시스템의주파수간핸드오프제어방법
GB0119299D0 (en) 2001-08-08 2001-10-03 Koninkl Philips Electronics Nv Electrostatic discharge protection for pixellated electronic device
JP2004246202A (ja) * 2003-02-14 2004-09-02 Koninkl Philips Electronics Nv 静電放電保護回路を有する電子装置
CN101290408B (zh) * 2007-04-17 2010-04-14 北京京东方光电科技有限公司 一种薄膜晶体管显示器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101091257A (zh) * 2004-06-02 2007-12-19 珀金埃尔默公司 平板成像检测器中用于静电放电保护的方法及工艺中间物
US20080079859A1 (en) * 2006-09-28 2008-04-03 Epson Imaging Devices Corporation Liquid crystal display panel

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104698712B (zh) * 2015-04-07 2017-10-10 京东方科技集团股份有限公司 一种阵列基板、液晶面板及显示装置
CN104698712A (zh) * 2015-04-07 2015-06-10 京东方科技集团股份有限公司 一种阵列基板、液晶面板及显示装置
US10128202B2 (en) 2016-03-30 2018-11-13 Boe Technology Group Co., Ltd. Electrostatic protection structure, array substrate and display device
WO2017166637A1 (zh) * 2016-03-30 2017-10-05 京东方科技集团股份有限公司 静电防护结构、阵列基板及显示装置
CN106449705B (zh) * 2016-10-14 2019-04-02 深圳市华星光电技术有限公司 Oled显示面板
CN106449705A (zh) * 2016-10-14 2017-02-22 深圳市华星光电技术有限公司 Oled显示面板
WO2018205238A1 (zh) * 2017-05-09 2018-11-15 惠科股份有限公司 一种显示面板
US10989970B2 (en) 2017-05-09 2021-04-27 HKC Corporation Limited Display panel having electrostatic discharge circuit and display device
CN106959562A (zh) * 2017-05-09 2017-07-18 惠科股份有限公司 一种显示面板
CN108873506A (zh) * 2017-05-10 2018-11-23 京东方科技集团股份有限公司 母板和母板的测试方法
CN108987445B (zh) * 2018-07-16 2020-07-07 京东方科技集团股份有限公司 一种阵列基板、电致发光显示面板及显示装置
CN108987445A (zh) * 2018-07-16 2018-12-11 京东方科技集团股份有限公司 一种阵列基板、电致发光显示面板及显示装置
WO2020042834A1 (zh) * 2018-08-30 2020-03-05 京东方科技集团股份有限公司 静电放电保护电路、显示面板及显示装置
US11502112B2 (en) 2018-08-30 2022-11-15 Boe Technology Group Co., Ltd. Electro-Static Discharge protection circuit, display panel and display device
US11837609B2 (en) 2018-08-30 2023-12-05 Boe Technology Group Co., Ltd. Electro-static discharge protection circuit, display panel and display device
CN109449140A (zh) * 2018-10-31 2019-03-08 昆山国显光电有限公司 显示面板及母板
WO2020093453A1 (zh) * 2018-11-06 2020-05-14 惠科股份有限公司 一种显示面板和显示装置
US11302229B2 (en) 2018-11-06 2022-04-12 HKC Corporation Limited Display panel and display apparatus
CN110456943A (zh) * 2019-08-13 2019-11-15 京东方科技集团股份有限公司 触控基板及其制作方法、触控显示面板和触控显示装置
CN110456943B (zh) * 2019-08-13 2023-11-03 京东方科技集团股份有限公司 触控基板及其制作方法、触控显示面板和触控显示装置

Also Published As

Publication number Publication date
CN103943611B (zh) 2016-11-23
EP2770532B1 (en) 2020-01-01
EP2770532A1 (en) 2014-08-27
US20140240889A1 (en) 2014-08-28
US9220161B2 (en) 2015-12-22

Similar Documents

Publication Publication Date Title
CN103943611A (zh) 一种阵列基板及面板
CN104571758B (zh) 一种阵列基板和显示面板
CN104113053B (zh) 静电放电保护电路、显示基板和显示装置
CN203811938U (zh) 一种显示面板和显示装置
CN107219699B (zh) 一种阵列基板
CN108873515B (zh) 显示面板和显示装置
US10101621B2 (en) Display substrate and manufacturing method thereof, display device
CN103296021B (zh) Tft阵列基板
CN203218262U (zh) 静电防护单元、静电防护结构及阵列基板和显示面板
CN103227173B (zh) 阵列基板及其制造方法、显示装置
CN104865764B (zh) 走线结构及阵列基板
CN102929051A (zh) 一种防静电液晶显示屏及其制造方法
CN106057782A (zh) 半导体面板的防静电保护结构及提高可靠性的方法
CN106024781B (zh) 静电放电器件、其制造方法及阵列基板、显示面板和装置
CN105097800B (zh) 一种显示基板、显示面板和显示装置
CN106200172A (zh) 一种阵列基板及显示装置
CN204883133U (zh) 一种阵列基板及显示器件
CN105633060A (zh) 集成电路装置及其静电防护装置
CN102157443A (zh) 图像传感器的阵列单元的保护电路制作方法
CN103545365B (zh) 用于静电保护的高压nldmos结构
CN105448224B (zh) 显示面板及显示装置
KR20190057395A (ko) 집적 회로, 휴대폰 및 디스플레이 장치
CN202421683U (zh) 一种tft阵列基板的中间产品、阵列基板及显示器件
CN104698712B (zh) 一种阵列基板、液晶面板及显示装置
CN103715681A (zh) 一种静电放电保护电路及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant